Circuitos Electrónicos Digitales Combinacionales

CIRCUITOS ELECTRÓNICOS DIGITALES COMBINACIONALES 3

Circuitos Electrónicos Digitales Combinacionales
Los sistemas electrónicos digitales combinacionales se definen como un
modelo de circuito electrónico digital en el que, en cualquier instante de tiempo, el
valor de su salida se puede predecir exclusivamente a partir del valor de sus
entradas en ese mismo instante. De este modo, para una combinación dada de
valores de entrada del circuito, el valor de las salidas es único. Por ello, se le
llaman también circuitos digitales sin memoria.
Un problema electrónico combinacional se expresa como la descripción de los

valores que pueden adoptar cada una de las salidas requeridas en función de
todas las combinaciones posibles de los valores en las variables de entrada que
se consideren. Estos valores se pueden representar en forma de:
Copyright © 2014. Servicio de Publicaciones y Divulgación Científica de la Universidad de Málaga. All rights reserved.
 Una tabla: tabla de verdad o ‘true table’.
X2 X1 X0 F
0 0 0 0
0 0 1 ∅
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
 Un conjunto de suma de términos (OR de variables de entrada: A + B + C)

o de productos de términos (AND de variables de entrada A*B*C)
o A las combinaciones posibles de suma de todas las variables de

entrada, en su forma directa o inversa, se les conoce como
maxtérminos. La función se representa por el producto de los
maxtérminos que producen un “0” en la función.
2, 1, 0 0,1,5,6
o A las combinaciones posibles de productos de todas las variables

de entrada, en su forma directa o inversa, se les conoce como
mintérminos. La función se representa por la suma de los
mintérminos que producen un “1” en la función.

Gago, Calderón, Alfonso, and Retamero, José Luis González. Electrónica digital: problemas resueltos, Servicio de Publicaciones y
Divulgación Científica de la Universidad de Málaga, 2014. ProQuest Ebook Central, http://ebookcentral.proquest.com/lib/biblioemisp/detail.action?docID=4570298.
Created from biblioemisp on 2018-10-08 14:14:46.
4 ELECTRÓNICA DIGITAL: PROBLEMAS RESUELTOS
2, 1, 0 2,3,4,7
Existen múltiples soluciones o criterios de elección de una implementación para

un circuito digital combinacional. De entre todas ellas interesa encontrar la
solución mínima en cuanto al número de puertas lógicas requeridas de modo que
se minimice el coste de fabricación, el espacio ocupado, el tiempo de respuesta y
el consumo de energía:
A.- Representación canónica y suma mínima o producto mínimo:
Generación de una función basada en puertas lógicas simples (AND, OR y

NOT) que exprese el circuito combinacional en función de una suma de
mintérminos o un producto de maxtérminos. La representación canónica no
representa la implementación mínima, pero a partir de ella se puede encontrar.

Existen diversos sistemas para buscar la suma o el producto mínimo que
represente a una función (solución que minimiza el número de puertas lógicas
necesarias para el circuito y el número de entradas de esas puertas):
 Mapas de Karnaug:
Sistema gráfico, formado por una matriz rectangular de celdas de

dimensiones 2*n x 2*m celdas, para la minimización de una función
booleanas, basado en la identificación y agrupación de celdas adyacentes
(que difieren solamente en el valor de 1 variable de entrada) de la tabla de
verdad de la función, formando ‘Implicantes’:
X1 X0 \ X3 X2 00 01 11 10
0 0 00 14 1 12 08
0 1 Ø1 05 1 13 19
1 1 13 17 Ø 15 1 11
1 0 12 06 1 14 Ø 10
o Implicante: todo aquel elemento o grupo de elementos adyacentes

que participa en la generación de una función digital. Agrupa a 1 o
más mintérminos o maxtérminos, que constituyan un submapa de
Karnaug bien de mintérminos bien de maxtérminos.


o Implicante prima: toda implicante que no puede ser incluida por
completo en otra implicante de mayor tamaño.
o Implicante prima esencial: toda implicante prima que incluye algún

mintérmino/maxtérmino de manera exclusiva.
De este modo, la suma mínima resulta de la suma de las implicantes

primas esenciales más el menor número de implicantes primas que se
requieran para que todos los mintérminos estén incluidos en la suma mínima.
De la misma manera el producto mínimo se obtiene como el producto de

las implicantes primas esenciales de maxtérminos y el menor número de
implicantes primas necesarias para que estén incluidos todos los
maxtérminos.
 Algoritmo de Quime Mckluskey:
Algoritmo que permite de manera mecánica y algorítmica obtener las

implicantes primas de una función combinacional booleana.
B.- Uso de Codificadores/Decodificadores digitales:
 Codificador: Circuito combinacional estandarizado con 2N entradas y N

salidas. En las salidas presenta el código binario correspondiente a la
entrada activada.

 Decodificador: Circuito combinacional estandarizado con N entradas y 2N

salidas. Activa la salida que se corresponda con el valor numérico binario
aplicado en las entradas del circuito.
C.- Uso de Multiplexores/Demultiplexores
 Multiplexor: Circuito combinacional estandarizado con N + 2N entradas y 1

salida. El funcionamiento de este circuito consiste en que las entradas de
control representan el índice en binario de la entrada de datos que se
representa en la salida del circuito.
 Demultiplexor: Circuito combinacional estandarizado con N + 1 entradas y

2N salidas. El funcionamiento de este circuito consiste en que solamente la


salida cuyo índice coincide con el valor binario descrito por las entradas de
control copia el valor de la entrada de datos.


BLOQUE I: PROBLEMAS DE CIRCUITOS COMBINACIONALES 9

BLOQUE DE PROBLEMAS I
EJERCICIOS DE CIRCUITOS ELÉCTRÓNICOS
DIGITALES COMBINACIONALES



PROBLEMA 1.1
Una función booleana tiene la representación canónica:
, , , , , , , , , , , ∅ , ,
A) Indicar todas las implicantes primas y todas las implicantes primas

esenciales de esta función, expresadas tanto para los mintérminos
como para los maxtérminos y encontrar la suma mínima y el
producto mínimo.
B) Indicar un circuito mínimo que realice esa función booleana:
a. Correspondientes a la suma y al producto mínimo encontrado
b. Un circuito mínimo de múltiples niveles
c. Utilizando un multiplexor del tipo 3x8.
d. Utilizando un multiplexor del tipo 2x4.

e. Utilizando un decodificador de 4 entradas.
La representación de la función en forma de tabla es la siguiente:
Mintérmino X3 X2 X1 X0 F
0 0 0 0 0 0
1 0 0 0 1 ∅
2 0 0 1 0 1
3 0 0 1 1 1
4 0 1 0 0 1
5 0 1 0 1 0
6 0 1 1 0 0
7 0 1 1 1 1
8 1 0 0 0 0
9 1 0 0 1 1
10 1 0 1 0 ∅
11 1 0 1 1 1
12 1 1 0 0 1
13 1 1 0 1 1
14 1 1 1 0 1
15 1 1 1 1 ∅
Resolvemos y analizamos cada uno de los puntos pedidos:

1.- SUMA MÍNIMA. Generamos el mapa de Karnaug para los mintérminos:
X1X0\X3X2 00 01 11 10
00 00 14 1 12 08
01 Ø1 05 1 13 19
11 13 17 Ø 15 1 11
10 12 06 1 14 Ø 10
Marcamos las implicantes primas de nuestra función:
X1X0\X3X2 00 01 11 10
00 0 1 1 0
01 Ø 0 1 1 2 3
11 1 1 Ø 1
10 1 0 1 Ø
X1X0\X3X2 00 01 11 10
00 0 1 1 0
01 Ø 0 1 1 0 1
11 1 1 Ø 1
10 1 0 1 Ø
X1X0\X3X2 00 01 11 10
00 0 1 1 0
01 Ø 0 1 1
0 3
11 1 1 Ø 1
10 1 0 1 Ø
X1X0\X3X2 00 01 11 10
00 0 1 1 0
01 Ø 0 1 1
0 1 2
11 1 1 Ø 1
10 1 0 1 Ø


X1X0\X3X2 00 01 11 10
00 0 1 1 0
01 Ø 0 1 1
1 2
11 1 1 1 1
10 1 0 1 Ø
X1X0\X3X2 00 01 11 10
00 0 1 1 0
01 Ø 0 1 1
1 3
11 1 1 1 1
10 1 0 1 Ø
X1X0\X3X2 00 01 11 10
00 0 1 1 0
01 Ø 0 1 1
0 3
11 1 1 1 1
10 1 0 1 Ø
De las 7 implicantes primas, 4 son esenciales (A, B, D y E) al contener cada

una de ellas al menos un mintérmino de manera exclusiva. Las implicantes primas
no esenciales son la C, la F y la G. La suma mínima es la suma de todas las
implicantes primas esenciales más la C o la G.
3, 2, 1, 0 0 3 2 3 0 1 1 2 0 1 2
3, 2, 1, 0 0 2 2 3 0 1 1 2 0 1 2
La representación gráfica del circuito quedaría del modo:

2.- PRODUCTO MÍNIMO: Analizamos ahora la función a partir de los

maxtérminos:
X1X0\X3X2 00 01 11 10
00 00 14 1 12 08
01 Ø1 05 1 13 19
11 13 17 Ø 15 1 11
10 12 06 1 14 Ø 10
Seleccionamos los valores de los dont´t care (Ø) más adecuados a la

minimización de nuestra función y agrupamos las implicantes primas:
X1X0\X3X2 00 01 11 10
00 0 1 1 0
01 Ø 0 1 1 0 1 3
11 1 1 Ø 1
10 1 0 1 Ø


X1X0\X3X2 00 01 11 10
00 0 1 1 0
01 Ø 0 1 1
0 1 2
11 1 1 Ø 1
10 1 0 1 Ø
X1X0\X3X2 00 01 11 10
00 0 1 1 0
01 Ø 0 1 1 0 1 2 3
11 1 1 Ø 1
10 1 0 1 Ø
Las tres implicantes primas identificadas son esenciales ya que cada una de
ellas contiene, al menos, 1 maxtérmino en exclusividad.
Estas implicantes primas esenciales generan la representación de nuestra

función mínima en forma de producto de sumas:
3, 2, 1, 0 3 2 0 ∗ 2 1 0 ∗ 3 2 1 0

3.- OBTENEMOS UN CIRCUITO MÍNIMO DE MÚLTIPLES NIVELES.
A partir de la suma mínima, aplicamos las propiedades del algebra de Boole y

obtenemos:
3, 2, 1, 0 0 1 3 2 3 1 0
Este circuito queda de esta manera del modo:

4.- IMPLEMENTACIÓN DEL CIRCUITO CON UN MULTIPLEXOR 3x8.
Un multiplexor es un sistema electrónico que consta de ‘n’ señales de control,

2n entradas y una salida. Su funcionamiento se basa en que las ‘n’ señales de
control deciden cuál de las 2n entradas del circuito se propaga hasta la salida del
circuito.
De este modo, tomamos las variables X3, X2 y X1 como variables de control del
multiplexor. Con esta configuración la tabla de comportamiento de circuito la
desarrollamos como la salida de la función según los valores de X0 para cada uno
de los posibles casos que pueden tomar las 3 señales de control fijadas.
Así, vemos en el primer renglón de la siguiente tabla que para X3X2X1 = “000”,
la función es 0 para X0 = “0” y don´t care (Ø) para X0 = “1”. Por tanto la función
puede ser siempre “0” para las señales de control X3 X2 X1 =”000”. Entonces la
entrada “0” del multiplexor será la constante cero.


En el segundo renglón de la tabla vemos que para X3 X2 X1= “001” la función
vale siempre “1” tanto para X0 = “0” como para X0 = “1”. Por tanto la entrada “1” del
multiplexor será la constante uno.
En el tercer renglón de la tabla vemos que para X3 X2 X1 = “010” el valor de la
función es la inversa del valor de la variable X0. Por tanto, a la entrada 2 del
multiplexor aplicaremos la señal inversa de X0.
Aplicando el mismo razonamiento vemos que en las restantes entradas del
multiplexor debemos aplicar las señales X0, X0, ”1”, ”1” y “1”.
X0
X3 X2 X1 0 1 F
0 0 0 F=0 Ø 0
0 0 1 F=1 1 1
0 1 0 F=1 0 X0
0 1 1 F=0 1 X0
1 0 0 F=0 1 X0
1 0 1 F=Ø 1 1
1 1 0 F=1 1 1
1 1 1 F=1 Ø 1
Según esta tabla el circuito quedaría del siguiente modo:

5.- IMPLEMENTACIÓN DEL CIRCUITO CON UN MULTIPLEXOR 2X4.
Tomamos las variables X3 y X2 como variables de control del multiplexor. De

este modo la tabla de comportamiento de circuito será:
X1X0\X3X2 00 01 11 10
00 0 1 1 0
01 Ø 0 1 1
11 1 1 Ø 1
10 1 0 1 Ø
Asignamos el valor más adecuado para los elementos don´t care (Ø) para
poder minimizar una función por cada una de las columnas de esta tabla.
X1X0\X3X2 00 01 11 10
00 0 1 1 0
01 0 0 1 1
11 1 1 1 1
10 1 0 1 0
Analizamos columna a columna la tabla anterior para obtener el valor de cada

una de las 4 entradas del multiplexor: En la primera columna vemos que el valor
de la función coincide con el valor de X1. En la segunda columna observamos que
el valor de la función es el valor de la EXOR de las variables X1 y X2. En la última
columna, la 10, el valor de la función coincide con el valor de X0 y en la tercera
columna, la 11, el valor de la función es “1”:
Columna 00: X3 = “0” y X2 = “0”  X1
Columna 01: X3 = “0” y X2 = “1”  EXOR (X0, X1)
Columna 11: X3 = “1” y X2 = “0”  X0
Columna 10: X3 = “1” y X2 = “1”  “1”
Según esta tabla de combinaciones de entradas del multiplexor para cada uno
de los valores posibles de las variables de entradas X3 y X2 el circuito quedaría del
siguiente modo:


6.- IMPLEMENTACIÓN DEL CIRCUITO CON UN DECODIFICADOR DE 4

ENTRADAS.
Volvemos a la representación de la función inicial en forma de tabla de verdad.
Mintérmino X3 X2 X1 X0 F
0 0 0 0 0 0
1 0 0 0 1 Ø
2 0 0 1 0 1
3 0 0 1 1 1
4 0 1 0 0 1
5 0 1 0 1 0
6 0 1 1 0 0
7 0 1 1 1 1
8 1 0 0 0 0
9 1 0 0 1 1
10 1 0 1 0 Ø
11 1 0 1 1 1
12 1 1 0 0 1
13 1 1 0 1 1
14 1 1 1 0 1
15 1 1 1 1 Ø

Un decodificador es un sistema electrónico que consta de ‘n’ entradas

digitales, 2n salidas y una señal de enable. Su funcionamiento se basa en los
siguientes principios:
 Mientras la señal de enable este desactivada todas las salidas van a estar
en bajo.
 Al activarse la señal de enable una de las salidas se va activar (en alto),

aquella cuya numeración corresponda con el valor binario que se
encuentre en sus entradas.
El circuito resultante es el de la siguiente figura.

Para minimizar la complejidad de las puertas a usar podemos utilizar una

puerta NOR para usar como entradas los “0”, que son minoría en la tabla
(suponemos todos los mintérminos don´t care como “1”). Al tener cuatro conjuntos
de valores de las entradas que deben dar como resultado de la función un cero,
usamos esas cuatro salidas del multiplexor como entradas de una puerta NOR.
En nuestro circuito la señal de enable va a estar permanentemente activa.
En el esquema de representación de la implementación, en este caso, solo

representamos las salidas del decodificador que se conectan en el circuito.


PROBLEMA 1.2
Minimizar la función:
, , , , , , , , , , , , , , ∅ , , , ,
Obtener una implementación electrónica de esta función con los siguientes

criterios de realización:
A) Combinación de puertas inversoras, NAND y NOR
B) Un multiplexor de 3x8 y un número mínimo de puertas para las entradas.
APARTADO A.‐ Inicialmente generamos el mapa de Karnaug con los datos que se
ofrecen de nuestra función:
AB\CDE 000 001 011 010 110 111 101 100

00 1 0 1 1 1 3 1 2 1 6 0 7 0 5 1 4
01 1 8 Ø 9 1 11 0 10 0 14 0 15 0 13 1 12
11 0 24 0 25 1 27 0 26 0 30 0 31 0 29 1 28
10 Ø 16 Ø 17 Ø 19 Ø 18 0 22 0 23 0 21 0 20

Se pueden encontrar 4 implicantes primas esenciales para nuestra función:
(1)
AB\CDE 000 001 011 010 110 111 101 100

00 1 1 1 1 1 0 0 1
01 1 Ø 1 0 0 0 0 1
11 0 0 1 0 0 0 0 1
10 Ø Ø Ø Ø 0 0 0 0

(2)
AB\CDE 000 001 011 010 110 111 101 100

00 1 1 1 1 1 0 0 1
01 1 Ø 1 0 0 0 0 1
11 0 0 1 0 0 0 0 1
10 Ø Ø Ø Ø 0 0 0 0

(3)
AB\CDE 000 001 011 010 110 111 101 100

00 1 1 1 1 1 0 0 1
01 1 Ø 1 0 0 0 0 1
11 0 0 1 0 0 0 0 1
10 Ø Ø Ø Ø 0 0 0 0

(4)
AB\CDE 000 001 011 010 110 111 101 100

00 1 1 1 1 1 0 0 1
01 1 Ø 1 0 0 0 0 1
11 0 0 1 0 0 0 0 1
10 0 0 Ø 0 0 0 0 0

En la siguiente tabla resumimos como se han usado los don´t care (Ø) y
asignamos los valores que más nos interesan.
AB\CDE 000 001 011 010 110 111 101 100

00 1 1 1 1 1 0 0 1
01 1 1 1 0 0 0 0 1
11 0 0 1 0 0 0 0 1
10 0 0 1 0 0 0 0 0


De este modo, la suma mínima de la función planteada es:
, , , , ̅ 1 ̅ 2 ̅ ̅ 3 4
Según esta función el circuito quedaría del siguiente modo:
APARTADO B.‐ Usamos ahora un multiplexor de 3x8 y un número mínimo de
puertas para las entradas.
Un multiplexor es un sistema electrónico que consta de ‘n’ señales de control,
n
2 entradas y una salida. Su funcionamiento se basa en que las ‘n’ señales de
control deciden cuál de las 2n entradas del circuito se propaga hasta la salida del
circuito. Es este caso, un multiplexor de 8 señales de entrada tiene 3 señales de
control (2n=3 = 8).
Para las señales de control del multiplexor vamos a usar las variables
independientes ‘C’, ‘D’ y ‘E’.
Para cada entrada del multiplexor se va a resolver con puertas lógicas sus
valores en función de las señales ‘A’ y ‘B’. Vamos a minimizar cada una de las
columnas del mapa de Karnaug de nuestra función para todos los casos posibles
de las señales ‘C’, ‘D’ y ‘E’.

AB\CDE 0 0 0 0 0 1 0 1 1 0 1 0 1 1 0 1 1 1 1 0 1 1 0 0

00 1 1 1 1 1 0 0 1
01 1 Ø 1 0 0 0 0 1
11 0 0 1 0 0 0 0 1
10 Ø Ø Ø Ø 0 0 0 0

Asignamos los valores que nos interesan para los casos que no tienen una
salida específica para poder minimizar la ecuación, columna a columna.
AB\CDE 0 0 0 0 0 1 0 1 1 0 1 0 1 1 0 1 1 1 1 0 1 1 0 0

00 1 1 1 1 1 0 0 1
01 1 1 1 0 0 0 0 1

11 0 0 1 0 0 0 0 1
10 0 0 1 1 0 0 0 0


 ‘C’ = 0 ‘D’ = 0 ‘E’ = 0 (Columna 1)  ̅ . En esta columna el valor de la
función coincide con la inversa de A.
AB\CDE 0 0 0
00 1
01 1
11 0
10 0

 ‘C’ = 0 ‘D’ = 0 ‘E’ = 1 (Columna 2)  ̅ . Igual que en el caso anterior
AB\CDE 0 0 1
00 1
01 1
11 0
10 0


 ‘C’ = 0 ‘D’ = 1 ‘E’ = 0 (Columna 4)  . En esta columna el valor de la
función coincide con la inversa de B.
AB\CDE 0 1 0
00 1
01 0
11 0
10 1

 ‘C’ = 0 ‘D’ = 1 ‘E’ = 1 (Columna 3)  Vcc. En esta columna el valor de la
función es siempre “1”, por tanto conectamos esta entrada a Vcc.
AB\CDE 0 1 1
00 1
01 1
11 1
10 1

 ‘C’ = 1 ‘D’ = 0 ‘E’ = 0 (Columna 8) 
AB\CDE 1 0 0
00 1
01 1
11 1
10 0

 ‘C’ = 1 ‘D’ = 0 ‘E’ = 1 (Columna 7)  Gnd
AB\CDE 1 0 1
00 0
01 0
11 0
10 0

 ‘C’ = 1 ‘D’ = 1 ‘E’ = 0 (Columna 5) 
AB\CDE 1 1 0
00 1
01 0
11 0
10 0

 ‘C’ = 1 ‘D’ = 1 ‘E’ = 1 (Columna 6)  Gnd
AB\CDE 1 1 1
00 0
01 0
11 0
10 0

Con todos estos resultados, el circuito quedaría del siguiente modo:


PROBLEMA 1.3
Minimizar la función mediante el uso del método de reducción de McKluskey
, , , , , , , , , , ,
Primero colocamos en una tabla de forma ordenada el grupo de los

mintérminos (en base 2 o binario) que no tienen ningún “1” en su código, los
mintérminos que contienen un “1”, dos “1”s, y así sucesivamente.
mintérmino Entradas ‘a’, ‘b’, ‘c’ y ‘d’

0 0 0 0 0
2 0 0 1 0
4 0 1 0 0
8 1 0 0 0
6 0 1 1 0
10 1 0 1 0
7 0 1 1 1
11 1 0 1 1

15 1 1 1 1
Combinamos los elementos de los diferentes grupos consecutivos que

permitan generar implicantes  combinación de mintérminos entre los que
únicamente varía una entrada. Obtenemos la siguiente tabla:
Implicante Entradas ‘a’, ‘b’, ‘c’ y ‘d’

0,2 0 0 - 0
0,4 0 - 0 0
0,8 - 0 0 0
2,6 0 - 1 0
2,10 - 0 1 0
4,6 0 1 - 0
8,10 1 0 - 0
6,7 0 1 1 -
10,11 1 0 1 -
7,15 - 1 1 1
11,15 1 - 1 1

Lo hacemos comparando los mintérminos de una subtabla con los de la

siguiente. Así, el mintérmino “0” hace una implicante con el mintérmino “2”, el “4” y
el “8”…
De este modo se generan 11 implicantes de dos mintérminos. Hasta este punto

todas los mintérminos se han podido incluir en alguna implicante, por tanto ningún
mintérmino es una implicante prima por sí solo.
Intentamos seguir combinando implicantes usando la misma metodología.

Englobar las implicantes entre las que solo varía una entrada. Marcamos en la
tabla anterior qué implicantes se incluyen en las nuevas implicantes que se van
generando.
Implicante ‘a’, ‘b’, ‘c’, ‘d’
0,2 0 0 ‐ 0 √
0,4 0 ‐ 0 0 √
0,8 ‐ 0 0 0 √
2,6 0 ‐ 1 0 √
2,10 ‐ 0 1 0 √
4,6 0 1 ‐ 0 √
8,10 1 0 ‐ 0 √
6,7 0 1 1 ‐ .
10,11 1 0 1 ‐ .
7,15 ‐ 1 1 1 .

11,15 1 ‐ 1 1 .
Implicante ‘a’, ‘b’, ‘c’, ‘d’
0,2,4,6 0 ‐ ‐ 0
0,2,8,10 ‐ 0 0 0

Tras esta etapa es imposible seguir agrupando implicantes de dos mintérminos

en implicantes de cuatro mintérminos, por tanto todas aquellas implicantes que no
se hayan podido incluir en otra más grande son implicantes primas de nuestra
función.


Implicante ‘a’, ‘b’, ‘c’, ‘d’ Implicante ‘a’, ‘b’, ‘c’, ‘d’
0,2 0 0 ‐ 0 √ 0,2,4,6 0 ‐ ‐ 0 E
0,4 0 ‐ 0 0 √ 0,2,8,10 ‐ 0 ‐ 0 F
0,8 ‐ 0 0 0 √
2,6 0 ‐ 1 0 √
2,10 ‐ 0 1 0 √
4,6 0 1 ‐ 0 √
8,10 1 0 ‐ 0 √
6,7 0 1 1 ‐ A
10,11 1 0 1 ‐ B
7,15 ‐ 1 1 1 C
11,15 1 ‐ 1 1 D
Tenemos:
4 implicantes primas de 2 mintérminos: A, B, C y D
2 implicantes primas de 4 mintérminos: EyF
Buscamos ahora las implicantes primas esenciales, que son aquellas que
contienen al menos 1 mintérmino que solo lo incluye ella.
0 2 4 6 7 8 10 11 15

A X X
B X X
C X X
D X X
E X X X X

F X X X X
La implicante prima ‘E’ es la única que tiene la entrada 4
La implicante prima ‘F’ es la única que tiene la entrada 8
Por tanto las dos son implicantes primas esenciales de primer orden y entran
seguro en la suma mínima. Con ellas dos nos quedan cubiertos los mintérminos
que quedan sombreados en la siguiente tabla.

0 2 4 6 7 8 10 11 15

A X X
B X X
C X X
D X X
E X X X X

F X X X X
Con el resto buscamos implicantes primas esenciales de segundo orden.
7 11 15
A X
B X
C X X

D X X
En esta nueva tabla no se puede encontrar ninguna implicante prima esencial

de segundo orden. En este caso, elegimos aquellas implicantes primas que cubran
los mintérminos restantes. De este modo, eliminamos las implicantes primas A y B.
A 7 11 15
C X X

D X X
En esta nueva situación las dos implicantes primas quedan como esenciales de
tercer orden.
A partir de estas tablas, la suma mínima de este problema es:
, , ,
E (0 ‐ ‐ 0)  ̅
F (0 ‐ 0 ‐) 
C (‐ 1 1 1) 
D (1 ‐ 1 1) 
, , , ̅ ̅



PROBLEMA 1.4
Minimizar la función:
, , , , , , , , , , , , , , , , , ,
∅ , , ,
A.- RESOLUCIÓN MEDIANTE EL USO DEL MÉTODO DE REDUCCIÓN DE
MCKLUSKEY
(1) 0 0 0 0 1 (1,5) 0 0 – 0 1 (1,5,9,13) 0 – – 0 1 A (4,5,6,7,12,13,14,15) 0 – 1 – – B

(4) 0 0 1 0 0 (1,9) 0 – 0 0 1 (4,5,6,7) 0 0 1 – – (4,6,12,14,20,22,28,30) – – 1 – 0 C
‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐ (4,5) 0 0 1 0 – (4,5,12,13) 0 – 1 0 – ‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐
(5) 0 0 1 0 1 (4,6) 0 0 1 – 0 (4,6,12,14) 0 – 1 – 0 (9,11,13,15,25,27,29,31) – 1 – – 1 D
(6) 0 0 1 1 0 (4,12) 0 – 1 0 0 (4,6,20,22) – 0 1 – 0 (12,13,14,15,28,29,30,31) – 1 – 1 E
(9) 0 1 0 0 1 (4,20) – 0 1 0 0 (4,12,20,28) – – 1 0 0

(12) 0 1 1 0 0 ‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐ ‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐
(20) 1 0 1 0 0 (5,7) 0 0 1 – 1 (5,7,13,15) 0 – 1 – 1
‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐ (5,13) 0 – 1 0 1 (6,7,14,15) 0 – 1 1 –
(7) 0 0 1 1 1 (6,7) 0 0 1 1 – (6,14,22,30) – – 1 1 0
(11) 0 1 0 1 1 (6,14) 0 – 1 1 0 (9,11,25,27) – 1 0 – 1
(13) 0 1 1 0 1 (6,22) – 0 1 1 0 (9,13,25,29) – 1 – 0 1
(14) 0 1 1 1 0 (9,11) 0 1 0 – 1 (12,13,14,15) 0 1 1 – –
(22) 1 0 1 1 0 (9,13) 0 1 – 0 1 (12,13,28,29) – 1 1 0 –
(25) 1 1 0 0 1 (9,25) – 1 0 0 1 (12,14,28,30) – 1 1 – 0
‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐ (12,13) 0 1 1 0 – (20,22,28,30) 1 – 1 – 0
(15) 0 1 1 1 1 (12,14) 0 1 1 – 0 (9,11,13,15) 0 1 – – 1
(27) 1 1 0 1 1 (12,28) – 1 1 0 0 ‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐
(29) 1 1 1 0 1 (20,22) 1 0 1 – 0 (11,15,27,31) – 1 – 1 1
(30) 1 1 1 1 0 (20,28) 1 – 1 0 0 (13,15,29,31) – 1 1 – 1
‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐ ‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐ (14,15,30,31) – 1 1 1 –
(31) 1 1 1 1 1 (7,15) 0 – 1 1 1 (25,27,29,31) 1 1 – – 1
(11,28) – 1 0 1 1 (28,29,30,31) 1 1 1 – –
(13,29) – 1 1 0 1
(14,15) 0 1 1 1 –
(14,30) – 1 1 1 0
(22,30) 1 – 1 1 0
(25,27) 1 1 0 – 1
(25,29) 1 1 – 0 1
(28,29) 1 1 1 0 –
(28,30) 1 1 1 – 0
‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐
(15,31) – 1 1 1 1
(27,31) 1 1 – 1 1
(29,31) 1 1 1 – 1
(30,31) 1 1 1 1 –


Aplicamos el algoritmo de manera tabulada buscando las implicantes primas de

nuestra función. Según la tabla anterior se identifican finalmente 4 implicantes
primas a las que denominamos: A, B, C, D, E
A (1,5,9,13) 0––01
B (4,5,6,7,12,13,14,15) 0–1––
C (4,6,12,14,20,22,28,30) ––1–0
D (9,11,13,15,25,27,29,31) –1––1
E (12,13,14,15,28,29,30,31) –1–1–

Entre estas buscamos cuales de ellas son esenciales con una nueva tabla en la
que representamos de manera conjunta a los mintérminos que incluyen cada una
de ellas:
4 6 7 9 11 12 13 14 15 20 22 25 27 28 30

A X X
B X X X X X X X
C X X X X X X X X
D X X X X X X

E X X X X X X
Observamos que todos los mintérminos de las implicantes ‘A’ y ‘E’ están
completamente incluidas por el conjunto de las implicantes ‘B’, ‘C’ y ‘D’. Por tanto
estas tres últimas son las implicantes primas esenciales de nuestra función.
B (4,5,6,7,12,13,14,15) 0–1––
C (4,6,12,14,20,22,28,30) ––1–0
D (9,11,13,15,25,27,29,31) –1––1

De este modo, la función se puede representar en suma mínima del modo:
, , , , ̅
Y el circuito resultante se desarrolla del modo:

B.- RESOLUCIÓN MEDIANTE EL USO DE UN MAPA DE KARNAUG.
Representamos la información de la función:

AB\CDE 000 001 011 010 110 111 101 100

00 00 Ø1 03 02 16 17 Ø5 14
01 08 Ø9 1 11 0 10 1 14 1 15 1 13 1 12
11 0 24 1 25 1 27 0 26 1 30 Ø 31 Ø 29 1 28
10 0 16 0 17 0 19 0 18 1 22 0 23 0 21 1 20
Asignamos los valores que consideramos adecuado a los ‘don´t care’ Ø.
AB\CDE 000 001 011 010 110 111 101 100

00 0 0 0 0 1 1 1 1
01 0 1 1 0 1 1 1 1
11 0 1 1 0 1 1 1 1
10 0 0 0 0 1 0 0 1
Encontramos 3 implicantes primas esenciales para nuestra función:
AB\CDE 000 001 011 010 110 111 101 100

00 0 0 0 0 1 1 1 1
01 0 1 1 0 1 1 1 1
11 0 1 1 0 1 1 1 1
10 0 0 0 0 1 0 0 1
1 ̅


AB\CDE 000 001 011 010 110 111 101 100
00 0 0 0 0 1 1 1 1
01 0 1 1 0 1 1 1 1
11 0 1 1 0 1 1 1 1
10 0 0 0 0 1 0 0 1
AB\CDE 000 001 011 010 110 111 101 100

00 0 0 0 0 1 1 1 1
01 0 1 1 0 1 1 1 1
11 0 1 1 0 1 1 1 1
10 0 0 0 0 1 0 0 1
De este modo, la función se puede resolver del modo:
, , , , 1 2 3 ̅
Podemos ver que el resultado obtenido es exactamente igual al que se obtiene

aplicando el algoritmo de McKluskey y, de este modo, tanto la representación de la
función en suma mínima como el circuito de implementación son idénticos.
C.- IMPLEMENTAR EL CIRCUITO USANDO UN MULTIPLEXOR DE 2x4
De las 5 señales de entrada, la variable ‘D’ no tiene efecto sobre la salida. De

las 4 restantes escogemos las señales ‘A’ y ‘B‘ como elementos de control del
multiplexor.
Sobre las 4 posibilidades de valores de estas dos variables seleccionadas,

asignamos los valores que nos interesan para los casos que no tienen una salida
específica para poder minimizar la ecuación fila a fila de la tabla de Karnaug de la
función del problema.

AB\CDE 000 001 011 010 110 111 101 100

00 0 0 0 0 1 1 1 1
01 0 1 1 0 1 1 1 1
11 0 1 1 0 1 1 1 1
10 0 0 0 0 1 0 0 1

 ’A’ = “0” ‘B’ = “0” (Fila 1)
AB\CDE 000 001 011 010 110 111 101 100

00 0 0 0 0 1 1 1 1
AB\CDE 000 001 011 010 110 111 101 100

00 0 0 0 0 1 1 1 1

0,0, , , 1 0, 0

 ‘A’ = 0 ‘B’ = 1 (Fila 2)
AB\CDE 000 001 011 010 110 111 101 100

01 0 1 1 0 1 1 1 1

AB\CDE 000 001 011 010 110 111 101 100

01 0 1 1 0 1 1 1 1

AB\CDE 000 001 011 010 110 111 101 100

01 0 1 1 0 1 1 1 1

0,1, , , 2 0, 1


 ‘A’ = 1 ‘B’ = 0 (Fila 4)
AB\CDE 000 001 011 010 110 111 101 100

10 0 0 0 0 1 0 0 1

AB\CDE 000 001 011 010 110 111 101 100

10 0 0 0 0 1 0 0 1

1,0, , , 3 1, 0
 ‘A’ = 1 ‘B’ = 1 (Fila 3) 
AB\CDE 000 001 011 010 110 111 101 100

11 0 1 1 0 1 1 1 1
AB\CDE 000 001 011 010 110 111 101 100
11 0 1 1 0 1 1 1 1

AB\CDE 000 001 011 010 110 111 101 100

11 0 1 1 0 1 1 1 1

1,1, , , 4 1, 1
De este modo el circuito quedaría implementado del modo:

PROBLEMA 1.5
Implementar la función propuesta utilizando multiplexores:
, , , ,
, , , , , , , , , , , , , , , , , , ,
Por claridad, representamos inicialmente la información de la función requerida

en un mapa de Karnaug:
ab\cde 000 001 011 010 110 111 101 100

00 10 01 03 12 16 07 15 14
01 08 19 1 11 0 10 1 14 1 15 1 13 0 12
11 0 24 1 25 1 27 1 26 1 30 0 31 0 29 1 28
10 1 16 0 17 0 19 1 18 1 22 0 23 0 21 1 20
En este caso vamos a usar en nuestro diseño un multiplexor con dos señales
de control y 4 entradas, para conseguir la salida que se nos pide.
Según hemos dibujado la tabla de nuestra función, seleccionamos como las

señales de control del multiplexor las señales de entrada ‘a’ y ‘b’.
De este modo, necesitamos generar 4 sub funciones Combinacionales que se

convertirán en cada una de las 4 entradas del circuito integrado del multiplexor en
función en los 4 casos posibles en los que se pueden encontrar estas dos
entradas ‘a’ y ‘b’:
1.- Si ‘a’ = “0” y ‘b’ = “0”
ab\cde 000 001 011 010 110 111 101 100

00 1 0 0 1 1 0 1 1
Tenemos dos implicantes primas esenciales:
ab\cde 000 001 011 010 110 111 101 100

00 1 0 0 1 1 0 1 1


ab\cde 000 001 011 010 110 111 101 100
00 1 0 0 1 1 0 1 1
La función de la primera entrada del multiplexor queda del modo:
0,0, , , 1 , ,
2.- Si ‘a’ = “0” y ‘b’ = “1”
ab\cde 000 001 011 010 110 111 101 100

01 0 1 1 0 1 1 1 0
Tenemos dos implicantes primas esenciales:

ab\cde 000 001 011 010 110 111 101 100

01 0 1 1 0 1 1 1 0
ab\cde 000 001 011 010 110 111 101 100

01 0 1 1 0 1 1 1 0
La función de la segunda entrada del multiplexor queda del modo:
0,1, , , 2 , ,
3.- Si ‘a’ = “1” y ‘b’ = “0”
ab\cde 000 001 011 010 110 111 101 100

10 1 0 0 1 1 0 0 1
Tenemos solamente una implicante prima esencial:
ab\cde 000 001 011 010 110 111 101 100

10 1 0 0 1 1 0 0 1
La función de la tercera entrada del multiplexor queda del modo:
1,0, , , 3 , ,

4.- Si ‘a’ = “1” y ‘b’ = “1”
ab\cde 000 001 011 010 110 111 101 100

11 0 1 1 1 1 0 0 1
Tenemos tres implicantes primas para la suma mínima:
ab\cde 000 001 011 010 110 111 101 100

11 0 1 1 1 1 0 0 1
ab\cde 000 001 011 010 110 111 101 100

11 0 1 1 1 1 0 0 1
ab\cde 000 001 011 010 110 111 101 100

11 0 1 1 1 1 0 0 1
La función de la cuarta entrada del multiplexor queda del modo:
1,1, , , 4 , ,
Con estas cuatro funciones, nuestro circuito en torno al multiplexor de 2

entradas de control queda del modo:


PROBLEMA 1.6
El departamento de seguridad de una habitación de un museo que tiene
dos puertas (P1 y P2) y tres ventanas (V1, V2 y V3) quiere poner un semáforo
de seguridad que ayude a los vigilantes del museo. Cada puerta y ventana
tiene un sensor digital de apertura o cierre. Se pide diseñar un circuito que
controle las tres luces (roja, amarilla y verde) según el siguiente criterio:
 La luz roja se debe encender si:

o Están abiertas las dos puertas y las tres ventanas.
 Las luz amarilla se debe encender si:
o Está abierta una puerta y dos o tres ventanas.
o Si están abiertas las dos puertas
o Si están abiertas las ventanas V1y V2
o No se debe encender si la luz roja está encendida.

 Las luz verde se debe encender en todos los demás casos:
Se deben generar dos versiones de la solución:
A.- Usando una implementación mínima de puertas NAND y NOR
B.- Usando multiplexores de 4 a 1.
A.- USAMOS UNA IMPLEMENTACIÓN MÍNIMA DE PUERTAS NAND y NOR:
Un planteamiento sistemático de este tipo de problemas es diseñar un circuito

de control para cada luz. Tenemos las mismas 5 entradas para los tres casos: P1,
P2, V1, V2 y V3,
El control de la bombilla roja es el más sencillo ya que debe tener una salida
activa solamente en un caso posible. Por tanto, es un circuito que cuenta
solamente con 1 mintérmino.
1, 2, 1, 2, 3 1 2 1 2 3

Control de la bombilla amarilla: Planteamos, paso a paso, su tabla de Karnaug

según las especificaciones del problema. Los casos donde se debe encender la
luz amarilla son:
1.- Está abierta una puerta y dos o tres ventanas.
P1P2\V1V2V3 000 001 011 010 110 111 101 100

00 X0 X1 X3 X2 X6 X7 X5 X4
01 X8 X9 1 11 X 10 1 14 1 15 1 13 X 12
11 X 24 X 25 X 27 X 26 X 30 X 31 X 29 X 28
10 X 16 X 17 1 19 X 18 1 22 1 23 1 21 X 20
2.- Están abiertas las dos puertas.

P1P2\V1V2V3 000 001 011 010 110 111 101 100

00 X0 X1 X3 X2 X6 X7 X5 X4
01 X8 X9 X 11 X 10 X 14 X 15 X 13 X 12
11 1 24 1 25 1 27 1 26 1 30 1 31 1 29 1 28
10 X 16 X 17 X 19 X 18 X 22 X 23 X 21 X 20
3.- Si están abiertas las ventanas 1 y 2.
P1P2\V1V2V3 000 001 011 010 110 111 101 100

00 X0 X1 X3 X2 16 X7 X5 X4
01 X8 X9 X 11 X 10 1 14 X 15 X 13 X 12
11 X 24 X 25 X 27 X 26 1 30 X 31 X 29 X 28
10 X 16 X 17 X 19 X 18 1 22 X 23 X 21 X 20
4.- No se debe encender si la luz roja está encendida
P1P2\V1V2V3 000 001 011 010 110 111 101 100

00 X0 X1 X3 X2 X6 X7 X5 X4
01 X8 X9 X 11 X 10 X 14 X 15 X 13 X 12
11 X 24 X 25 X 27 X 26 X 30 0 31 X 29 X 28
10 X 16 X 17 X 19 X 18 X 22 X 23 X 21 X 20


Si combinamos todos estos requisitos, dando prioridad a los “1”s y rellenando
los huecos no ocupados por algún “1” con “0”s tenemos:
P1P2\V1V2V3 000 001 011 010 110 111 101 100

00 00 01 03 02 16 17 05 04
01 08 01 1 11 0 10 1 14 1 15 1 13 0 12
11 1 24 1 25 1 27 1 26 1 30 0 31 1 29 1 28
10 0 16 0 17 1 19 0 18 1 22 1 23 1 21 1 20
Esta es una tabla con una cierta complejidad. Su resolución se puede

simplificar bastante si cambiamos la posición 31 de un “0” a un “1”. Esta señal es
la que corresponde al control de la luz roja. Así podemos modificar la tabla y el
circuito resultante completarlo en su salida con una AND con otra entrada que es
la salida del circuito de la luz roja.
Así nos quedan las siguientes implicantes primas esenciales:
P1P2\V1V2V3 000 001 011 010 110 111 101 100

00 00 01 03 02 16 17 05 04
01 08 09 1 11 0 10 1 14 1 15 1 13 0 12
11 1 24 1 25 1 27 1 26 1 30 1 31 1 29 1 28
10 0 16 0 17 1 19 0 18 1 22 1 23 1 21 0 20
1 1 2
P1P2\V1V2V3 000 001 011 010 110 111 101 100

00 00 01 03 02 16 17 05 04
01 08 09 1 11 0 10 1 14 1 15 1 13 0 12
11 1 24 1 25 1 27 1 26 1 30 1 31 1 29 1 28
10 0 16 0 17 1 19 0 18 1 22 1 23 1 21 0 20
2 1 2

P1P2\V1V2V3 000 001 011 010 110 111 101 100

00 00 01 03 02 16 17 05 04
01 08 09 1 11 0 10 1 14 1 15 1 13 0 12
11 1 24 1 25 1 27 1 26 1 30 1 31 1 29 1 28
10 0 16 0 17 1 19 0 18 1 22 1 23 1 21 0 20
3 2 2 3
P1P2\V1V2V3 000 001 011 010 110 111 101 100

00 00 01 03 02 16 17 05 04
01 08 09 1 11 0 10 1 14 1 15 1 13 0 12
11 1 24 1 25 1 27 1 26 1 30 1 31 1 29 1 28
10 0 16 0 17 1 19 0 18 1 22 1 23 1 21 0 20
4 1 2 3
P1P2\V1V2V3 000 001 011 010 110 111 101 100

00 00 01 03 02 16 17 05 04
01 08 09 1 11 0 10 1 14 1 15 1 13 0 12
11 1 24 1 25 1 27 1 26 1 30 1 31 1 29 1 28
10 0 16 0 17 1 19 0 18 1 22 1 23 1 21 0 20
5 2 1 3
P1P2\V1V2V3 000 001 011 010 110 111 101 100

00 00 01 03 02 16 17 05 04
01 08 09 1 11 0 10 1 14 1 15 1 13 0 12
11 1 24 1 25 1 27 1 26 1 30 1 31 1 29 1 28
10 0 16 0 17 1 19 0 18 1 22 1 23 1 21 0 20
6 1 1 3


Y la función mínima de salida de la función de control de la luz amarilla queda:

1, 2, 1, 2, 3 1 2 3 4 5 6
1 2 1 2 2 2 3 2 1 3 1 2 3
1 1 3
Esta función se puede modificar aplicando el álgebra de Boole para tener un

circuito con menos puertas lógicas aunque con más niveles:
1, 2, 1, 2, 3
1 2 1 2 1 2 1 3 1 2 2 3
1 2 1 2 3 1 2 1 2

De manera práctica y en consonancia con las especificaciones del problema, el

circuito de la luz verde se puede expresar como una función resultante de las
salidas de los dos circuitos anteriores. Como debe encenderse cuando las otras
dos luces estén apagadas sería la NOR de las señales de control de la luz amarilla
y la roja.
B.- USANDO MULTIPLEXORES DE 4 A 1.

Los circuitos de la luz roja y la verde son solamente dos puertas lógicas
simples, por tanto, solamente vamos a implementar con un multiplexor el circuito
de la luz amarilla.
Un multiplexor de 4 a 1 tiene dos entradas. Por sencillez vamos a usar como

entradas P1 y P2


Generamos 4 sub funciones que se convertirán en las 4 entradas del

multiplexor:
 Si P1 = “0” y P2 = “0”
P1P2\V1V2V3 000 001 011 010 110 111 101 100

00 0 0 0 0 1 1 0 0
0,0, 1, 2, 3 00 1, 2, 3 1 2
 Si P1 = “0” y P2 = “1”
P1P2\V1V2V3 000 001 011 010 110 111 101 100

01 0 0 1 0 1 1 1 0
P1P2\V1V2V3 000 001 011 010 110 111 101 100

01 0 0 1 0 1 1 1 0
P1P2\V1V2V3 000 001 011 010 110 111 101 100

01 0 0 1 0 1 1 1 0
0,1, 1, 2, 3 01 1, 2, 3
1 2 2 3 1 3

 Si P1 = “1” y P2 = “0”
P1P2\V1V2V3 000 001 011 010 110 111 101 100

10 0 0 1 0 1 1 1 0
Es exactamente el mismo caso que la subfunción anterior.
1,0, 1, 2, 3 10 1, 2, 3
01 1, 2, 3
 Si P1 = “1” y P2 = “1”
P1P2\V1V2V3 000 001 011 010 110 111 101 100

11 1 1 1 1 1 1 1 1
1,1, 1, 2, 3 11 1, 2, 3
De este modo el circuito para el control de las tres señales quedaría del modo:


Circuitos Electrónicos Digitales Combinacionales

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Circuitos Electrónicos Digitales Combinacionales

Cargado por

Copyright:

Formatos disponibles

CIRCUITOS ELECTRÓNICOS DIGITALES COMBINACIONALES 3

Un problema electrónico combinacional se expresa como la descripción de los

 Una tabla: tabla de verdad o ‘true table’.

 Un conjunto de suma de términos (OR de variables de entrada: A + B + C)

o A las combinaciones posibles de suma de todas las variables de

o A las combinaciones posibles de productos de todas las variables

Existen múltiples soluciones o criterios de elección de una implementación para

A.- Representación canónica y suma mínima o producto mínimo:

Generación de una función basada en puertas lógicas simples (AND, OR y

representa la implementación mínima, pero a partir de ella se puede encontrar.

Sistema gráfico, formado por una matriz rectangular de celdas de

o Implicante: todo aquel elemento o grupo de elementos adyacentes

o Implicante prima esencial: toda implicante prima que incluye algún

De este modo, la suma mínima resulta de la suma de las implicantes

De la misma manera el producto mínimo se obtiene como el producto de

 Algoritmo de Quime Mckluskey:

Algoritmo que permite de manera mecánica y algorítmica obtener las

B.- Uso de Codificadores/Decodificadores digitales:

 Codificador: Circuito combinacional estandarizado con 2N entradas y N

 Decodificador: Circuito combinacional estandarizado con N entradas y 2N

C.- Uso de Multiplexores/Demultiplexores

 Multiplexor: Circuito combinacional estandarizado con N + 2N entradas y 1

 Demultiplexor: Circuito combinacional estandarizado con N + 1 entradas y

EJERCICIOS DE CIRCUITOS ELÉCTRÓNICOS

A) Indicar todas las implicantes primas y todas las implicantes primas

d. Utilizando un multiplexor del tipo 2x4.

Resolvemos y analizamos cada uno de los puntos pedidos:

1.- SUMA MÍNIMA. Generamos el mapa de Karnaug para los mintérminos:

Marcamos las implicantes primas de nuestra función:

De las 7 implicantes primas, 4 son esenciales (A, B, D y E) al contener cada

La representación gráfica del circuito quedaría del modo:

2.- PRODUCTO MÍNIMO: Analizamos ahora la función a partir de los

Seleccionamos los valores de los dont´t care (Ø) más adecuados a la

Estas implicantes primas esenciales generan la representación de nuestra

3.- OBTENEMOS UN CIRCUITO MÍNIMO DE MÚLTIPLES NIVELES.

A partir de la suma mínima, aplicamos las propiedades del algebra de Boole y

Este circuito queda de esta manera del modo:

4.- IMPLEMENTACIÓN DEL CIRCUITO CON UN MULTIPLEXOR 3x8.

Un multiplexor es un sistema electrónico que consta de ‘n’ señales de control,

Según esta tabla el circuito quedaría del siguiente modo:

5.- IMPLEMENTACIÓN DEL CIRCUITO CON UN MULTIPLEXOR 2X4.

Tomamos las variables X3 y X2 como variables de control del multiplexor. De

Analizamos columna a columna la tabla anterior para obtener el valor de cada

Columna 00: X3 = “0” y X2 = “0”  X1

Columna 01: X3 = “0” y X2 = “1”  EXOR (X0, X1)

Columna 11: X3 = “1” y X2 = “0”  X0

Columna 10: X3 = “1” y X2 = “1”  “1”

6.- IMPLEMENTACIÓN DEL CIRCUITO CON UN DECODIFICADOR DE 4

Volvemos a la representación de la función inicial en forma de tabla de verdad.

Un decodificador es un sistema electrónico que consta de ‘n’ entradas

 Al activarse la señal de enable una de las salidas se va activar (en alto),

El circuito resultante es el de la siguiente figura.

Para minimizar la complejidad de las puertas a usar podemos utilizar una

En nuestro circuito la señal de enable va a estar permanentemente activa.

En el esquema de representación de la implementación, en este caso, solo

Obtener una implementación electrónica de esta función con los siguientes

A) Combinación de puertas inversoras, NAND y NOR

B) Un multiplexor de 3x8 y un número mínimo de puertas para las entradas.

AB\CDE 000 001 011 010 110 111 101 100

AB\CDE 000 001 011 010 110 111 101 100

AB\CDE 000 001 011 010 110 111 101 100

AB\CDE 000 001 011 010 110 111 101 100

AB\CDE 000 001 011 010 110 111 101 100

AB\CDE 000 001 011 010 110 111 101 100