TALLERES 2018

DISEÑO DE SISTEMAS DIGITALES USANDO FPGA’s

(Módulo I)

INSTRUCTOR: Ing. Pedro Aberga Farro, titulado y colegiado en la especialidad de

Ingeniería Electrónica en la Universidad Nacional de Ingeniería, docente de las
universidades UNI y UTP en las cátedras de Sistemas Digitales. Entrenado por la
empresa Xilinx (Primer fabricante de FPGA's) en el Primer y Único Entrenamiento “Xilinx
Training” hasta la fecha en Perú, realizado en la Universidad Nacional de Ingeniería en
el año 2016.

TEMARIO:

SESIÓN 1: INTRODUCCIÓN AL VHDL Y FPGA's

• ¿Por qué HDL?
• Estructura del Código VHDL
• Arquitectura de un FPGA

SESIÓN 2: CÓDIGO CONCURRENTE

• Señales y Variables
• Código Concurrente
• Multiplexores, Decodificadores, Sumadores, etc.

SESIÓN 3: CÓDIGO SECUENCIAL

• Código Secuencial
• Procesos y Lista de Sensibilidad
• Registros, Contadores, Circuitos Síncronos/Asíncronos.

SESIÓN 4: METODOLOGÍA ESTRUCTURAL

• Metodología Estructural
• Componentes, Paquetes, Librerías
Proyecto: ALU (Arithmetic Logic Unit)

SESIÓN 5: MÁQUINAS DE ESTADO

• Diseño de Máquinas de Estados usando VHDL
• Descripción de máquinas tipo Mealy y Moore
Proyecto: Detector de Monedas

SESIÓN 6: MÓDULOS DE DESARROLLO

• Implementación en Módulos de Desarrollo para FPGA's
• Consideraciones de Voltaje y Corriente en GPIO's
Proyecto: Control de Drivers para múltiples Periféricos

REQUISITOS: Conocimientos de Circuitos Lógicos Combinacionales y Secuenciales.

Informes e Inscripciones:
Correo: maelprosac@gmail.com | informes@maelpro.com
Celular: 989 853 080
Web: www.maelpro.com
Facebook: Facebook.com/maelprosac