Un generador de número aleatorios del tipo “true” basado en un flip flop que

resuelve el tiempo de inestabilidad impulsado por una fuente caótica aleatoria

1. PROBLEMÁTICA
 La necesidad para secuencias de bits aleatorias pueden encontrarse en
varios campos de la ingeniería incluyendo a la criptografía (encriptación
asimétrica y algoritmos de firma digital), prueba del sistema (sistemas de
comunicaciones y circuitos digitales complejos) o estadística
 Procesadores avanzados son equipados con coprocesadores criptográficos
que permiten el acceso a secuencias aleatorias generadas por hardware
como funciones de software
 Varios sistemas ligeros como dispositivos IOT se tiene que asegurar el nivel
de seguridad apropiada (alta calidad de aleatoriedad y resistencia al SCA) a
pesar de los recursos de hardware limitados
 Tales soluciones extienden la funcionabilidad de microcontroladores por un
acceso a parámetros no determinísticos, las cuales están disponibles en
dispositivos reconfigurables
 Se recolecta fuentes de aleatoriedad físicas que no requieren el uso
circuitos especializados (coprocesadores criptográficos); sin embargo,
requiere el uso de circuitos sofisticados como DCM, PDL y PLL.

2. ESTADO DEL ARTE

 Método: Procesos de amplificación de ruido
 Método: Detección de coherencia de osciladores de funcionamiento libre
 Método: Metaestabilidad
Desventaja: Se requiere condiciones iniciales estables de operación and/or
muy específicos, las cuales una pequeña inexactitud resulta en un
decrecimiento relevante en los parámetros de salida que incluso pueden
llevar a un mal funcionamiento.
 Método: Mapas caóticos.
Ventajas: Diseñados para ser insensibles a tolerancias de componentes y
varias perturbaciones
I. Circuitos caóticos no deterministas
Ventajas: Alta calidad de aleatoriedad
Desventajas: Implementaciones personalizadas completas o
implementaciones discretas de circuitos analógicos
II. Implementaciones caóticos digitales (incorpora dispositivos
reprogramables)
Desventaja: Sufren de precisión computacional limitada resultando en
secuencias recurrentes y salida pseudo aleatoria
3. FUNDAMENTO TEÓRICO
 Identificar una variable aleatoria continua que puede ser utilizada en
circuitos digitales, la cual podría juntar las ventajas de las señales caóticas
analógicas y circuitos digitales.
 La apropiada operación depende en la tasa de retardo en vez de valores de
retardo absolutos; por tanto la solución es escalable y puede también ser
implementada en dispositivos con mayor velocidad lógica elemental (FPGA)
 Un flip-fop es estimulado por condiciones iniciales caóticas

4. CARACTERÍSTICAS CUALITATIVAS
 Método: Circuito caótico (1era etapa) que utiliza la variable de tiempo en el
lazo de realimentación junto con una Metaestabilidad oscilatoria (2da
etapa)
 Ventajas:
- El comportamiento caótico permite la inmunidad del circuito frente a
ataques ingresados en el canal lateral (ataque de frecuencia)
- Parámetros de diseño del circuito pueden variar en un amplio rango
permitiéndole ser insensible frente a condiciones PVT y tolerancia
- Diseño extremadamente simplificado para implementaciones en
dispositivos reprogramables. No se requiere un control de reloj digital,
línea de retardo programable ni PLL
- No requiere post-procesamiento
- Implementación ligera y extremadamente flexible
- Alta calidad aleatoria de números con una tasa de bits constante
moderada
- Entropía alta en comparación con único evento metaesble por
generador de bit debido a que cada bit resulta de eventos múltiples
metaestables
- No se requiere mecanismos adicionales de remover tendencia como la
corrección de Von Neumann.
- El mecanismo de ajuste de fase fuerza el biestable al comportamiento
metaestable en casi todas las condiciones de funcionamiento, por tanto
no se necesita de un punto de operación de ajuste

5. CARACTERÍSTICAS CUANTITATIVAS
 Tasa de información (bits de salida): 1 Mb/s

6. ESTRUCTURA
 Circuito caótico (1er etapa): Utiliza el tiempo como variable aleatoria
continua en un lazo de realimentación
 Metaestabilidad (2da etapa)
7. ORGANIZACIÓN DEL PAPER
 Sección II: Fondo teórico necesario para mayor análisis
 Sección III: La idea y principio de operación de la soucion propuesta
 Sección IV: Implementación (modelo de comportamiento avanzado y un
prototipo de hadware CPLD)
 Sección V: Mediciones, resultados de pruebas estadísticas y vulnerabilidad
frente a las frecuencias de ataques electromagneticas inyectadas y
condiciones ambientales

8. PROPUESTA
Variable resultante del comportamiento caótico de osciladores en anillo
switchable (SROSs) combinándolo con un comportamiento metaestable
oscilatorio de un flip-flop

9. PALABRAS CLAVE
- TRNG
- Randomness
- Metaestability
- Chaotic circuit
- CPLD
- FPGA
- Programable devices
- Ring-oscillator
- Resolve time
- Flip-flop
- Side-channel attacks
- Frequency attack
- NIST tests