Repblica Bolivariana de Venezuela

Ministerio del Poder Popular para la Defensa

Universidad Nacional Experimental Politcnica de la Fuerza Armada.

UNEFA Ncleo Maracay, Aragua.

Memoria SPI.

Isbrainy Rangel

Ing. Electrnica.
 Se ingresaran 6 datos hexadecimales por teclado y el led indicara cuando dichos
datos terminen de entrar a la memoria.

Seal TP

Circuito para el control del teclado.

Registro paralelo paralelo, donde su salida ser la que se cambiara a serie para entrar
en la memoria spi.

Cada par de registros tendr la parte alta y baja de los datos. En los dos
primeros registros entrara la direccin donde se guardara los datos. El siguiente par de
registros ser el primer dato.
Seguidamente los registros que continan establecern el dato dos y tres

Dato cuatro y cinco respectivamente

 Dato seis y un comparador para la seal de guardar.

La seal de TP viene regida por cada botn presionado en el teclado, se utilizar

como seal de reloj del contador de 4 bits, as ir aumentando el contador el cual har
que se desplace un cero (cambiado a un uno por la not) en el multiplexor de 4x16.
Cada salida del multiplexor rige al buffer de cada registro visto anteriormente,
permitiendo as que cada vez q se presione un numero este se ponga en la salida de un
solo registro.
 Al presionar guardar se habilita un conteo que como en el multiplexor anterior
har un barrido con un cero (cambiado a uno), y dichas salidas regir cada buffer de los
siguientes registros paralelo serie.

SEIS

En la entrada del primer registro se encuentra el nmero seis el cual se usa para
habilitar la escritura, al presionar guardar comienza el barrido en el multiplexor la
segunda lnea de salida junto con la seal de guardar (que sale del comparador)
permitir que el seis entre a la memoria spi, habilitando la escritura.
 Al iniciar la simulacin la memoria estar inhabilitada (Lnea A en uno), la lnea
B (aparte de regir el buffer visto anteriormente) habilitara la memoria. Luego la lnea C
vuelve a inhabilitar la memoria.

DOS

Con la lnea D se habilitar el buffer del segundo registro junto con la memoria spi, y
entrara un 2 que establecer que procederemos a escribir en ella.
 El resto de lneas siguientes ira una a cada buffer en cada registro para habilitar
el paso de datos. La lnea L inhabilitara la memoria, y ser una seal de reset para el
registro que mantiene la seal de guardar.

La lnea E permitir la salida del registro el cual establece la direccin donde se

guardaran los datos.
 Las lneas siguientes (desde la F hasta la K) irn permitiendo el paso de los datos
progresivamente. Luego se podr visualizar en un mapa de memoria los datos
guardados en la direccin seleccionada.