UNIVERSIDADA NACIONAL DEL CALLAO

NOMBRE Y
APELLIDO: TINEO
QUISPE ROLAN
PAPER:
MIPS
COD: 1223220597
I.- ABSTRAC
1981: Hennessy at Stanford
University started working on a new
Processor capable segmentation.
1984: Hennessy left Stanford to
start their own business: MIPS
Computer
Systems.
1985: hits stores R2000 processor
(MIPS R), 32 bits.
1988: Version R3000 (MIPS update
I), 32 bits.
1991: R4000 (MIPS III) version of
64 bits. Its main customer is SGI.

1992:
Purchase
SGI
MIPS
Computer Systems, which becomes
MIPS
Technologies. In this decade MIPS
licenses to allow third-party
("3rd party vendors"), that perform
various implementations of the
architecture.
1999: Versions MIPS32 (MIPS II)
and MIPS64 (MIPS V). Multiple
manufacturers

They have acquired their license:

IDT, NEC, Siemens, Sony, Toshiba,
etc.
Current: MIPS present in millions
of homes for example with Nintendo
64 and Sony Playstation 2.
MIPS: Microprocessor without
Interlocked
Pipeline
Stages
(Microprocessor without
blockages in the pipeline stages)

II.- INTRODUCCION
1981: Hennesy en la Universidad
de Stanford empieza a trabajar en
un nuevo
procesador
que
permita
segmentacin.
1984: Hennesy deja Stanford para
crear su propia empresa: MIPS
Computer
Systems.
1985: Sale al mercado el
procesador R2000 (MIPS I), de 32
bits.

1988:
Versin
R3000
(actualizacin de MIPS I), de 32 bits.
1991: Versin R4000 (MIPS III), de
64 bits. Su principal cliente es SGI.
1992: SGI compra MIPS Computer
Systems, que pasa a ser MIPS
Technologies.
En
esta
dcada
permiten licencias de MIPS a
terceros fabricantes
(3rd party vendors), que realizan
diversas implementaciones de la
arquitectura.

CURSO : ARQUITECTURA DE COMPUTADORA

ESTUDIANTE: TINEO QUISPE ROLAN

1999: Versiones MIPS32 (MIPS II) y

MIPS64
(MIPS
V).
Mltiples
fabricantes
han adquirido su licencia: IDT, NEC,
Siemens, Sony, Toshiba, etc.
Actualidad: MIPS presente en
millones de hogares por ejemplo
con Nintendo
64 y Sony Playstation 2.
MIPS: Microprocessor without
Interlocked
Pipeline
Stages
(microprocesador sin
bloqueos
en
las
etapas
de
segmentacin).

III.- MARCO TEORICO

A.- REPERTORIO DE
INSTRUCCIONES
Su repertorio de instrucciones
consiste en aproximadamente 111
instrucciones, cada una de las
cuales se codifica con 32 bits
(codificacin de longitud fija). A

UNIVERSIDADA NACIONAL DEL CALLAO

continuacin se proporciona un
ejemplo de instruccin:

lgicas, direccionamientos a
memoria y saltos.

correspondientes a los campos

primero y ltimo. En este caso
concreto, el procesador reconoce
que la instruccin es una suma

Figura 2: Ejemplo de instruccin

del

procesador

representa

la

MIPS.

Se

instruccin

"Add

R12, R7, R8"

mediante

el

en

su

Campos de la instruccin:

primer

campo, y el 20 en su ltimo

Rs: Registro fuente.

campo.

estn

Rt: Registro destino.

representados en los campos azul

Los

operandos

y amarillo, y el resultado deseado

al

se presenta en el cuarto campo

procesador que debe calcular la

(color morado). El campo naranja

suma de los valores contenidos en

representa un valor que no se

los registros 7 y 8, y que debe

utiliza en este caso concreto, el

guardar el resultado de la suma en

campo Shift Amount.

Esta

instruccin

le

indica

basada en registros de propsito

general).

La

representacin

en

binario coloreada representa los 6

campos de una instruccin de tipo
Add en el MIPS. El procesador
identifica el tipo de instruccin
mediante

los

dgitos

binarios

Aunque todas las instrucciones del

Inmediate: Operando
inmediato o desplazamiento
en
direccionamientos
a
memoria u offset relativo al
PC en los saltos.

Instrucciones tipo R:
Este tipo de instrucciones es el
usado en las operaciones ALU
registro - registro.

el registro 12 (hay que recordar

que el MIPS es una arquitectura

OpCode: Cdigo de la
operacin.

Campos de la instruccin:

repertorio se codifican con 32 bits,

OpCode: Cdigo de
operacin.

Rs: Primer
operando fuente.

Instrucciones tipo I:

Rt: Segundo registro

operando fuente.

Se trata de instrucciones que

necesitan incorporar un operando
inmediato, es decir, aritmtico-

Rd:
Registro
operando destino, donde se

existen
instruccin

tres

formatos

diferentes

en

de
el

MIPS64:

CURSO : ARQUITECTURA DE COMPUTADORA

ESTUDIANTE: TINEO QUISPE ROLAN

registro

UNIVERSIDADA NACIONAL DEL CALLAO

almacena el resultado de la
operacin.

Shamt
(Shift
Amount):
Desplazamiento
para las instrucciones de tipo
Shift.

Funct:
Funcin.
Completa el OpCode para
seleccionar
el
tipo
de
instruccin del que se trata.

Instrucciones tipo J:
Por ltimo, este es el tipo usado
en las operaciones de salto
incondicional.

del microprocesador MIPS

Campos de la instruccin:

OpCode: Cdigo de
operacin.

B.- REGISTROS DE LA
CPU

Offset: Offset relativo

al PC.

Figura 3: Formato de Instrucciones

CURSO : ARQUITECTURA DE COMPUTADORA

ESTUDIANTE: TINEO QUISPE ROLAN

32 registros de propsito general

de 32 bits.
Algunos de ellos son:
_ r0 = $zero (puenteado a
0x00000000).
_ r2-r3 = $v0-$v1 (valores
devueltos en funciones).
_ r4-r7 = $a0-$a3 (argumentos
en funciones).
_ r8-r15 = $t0-$t7 (registros
temporales).

UNIVERSIDADA NACIONAL DEL CALLAO

_ r16-r23 = $s0-$s7 (registros
salvados).
_ r28 = $gp (puntero global).
_ r29 = $sp (puntero de pila).
_ r31 = $ra (direccin de
retorno).

Registros
propsito
especfico:
_ HI: En productos almacena los
32 bits ms significativos del
resultado. En divisiones almacena
los 32 bits del resto.
_ LO: En productos almacena los
32 bits menos significativos del
resultado. En divisiones almacena
los
32 bits del cociente.
_ PC: Contador de programa. Al
inicio de cada ciclo,almacena la
direccin
de
memoria
que
contiene la instruccin que se va
a ejecutar.

IV.- CARACTERISTICAS
Mquina
RISC
(Reduced
Instruction
Set
Computer
=
computador con repertorio
de instrucciones reducido).
Ancho de palabra y tamao de
los buses: 32 bits.
Tamao de los datos en las
instrucciones:

_
Bit
(b):
en
muy
pocas
instrucciones.
_ Byte (8 bits, B)
_ Halfword (16 bits, H)
_ Word (32 bits, W)
_ Doubleword (64 bits, D)

Arquitectura
de
carga
/
almacenamiento:
_ Antes de ser utilizado en una
instruccin aritmtica, todo dato
debe ser cargado
previamente en un registro de
propsito general.
_ Instrucciones aritmticas con 3
operandos de 32 bits en registros.
Esquema de bus nico para
memoria y E/S.
Modos de funcionamiento:
usuario,
ncleo
(kernel),
supervisor y depuracin.

V.- CONCLUCION

Los
MIPS
como se
present en la parte terica
visto presenta tres formatos
bsicos
de
instruccin:
TIPO R (INSTRUCCIN DE
DESPLAZAMIENTO) , TIPO I
CARGA
O
ALMACENAMIENTO, TIPO J
SALTO INCONDICIONAL.

CURSO : ARQUITECTURA DE COMPUTADORA

ESTUDIANTE: TINEO QUISPE ROLAN

VI.- BIBLIOGRAFIA
_ D.A. PATTERSON, J.L HENNESSY.
Computer Organization and Design.
Morgan
Kaufmann, 2005.
_ D.A. PATTERSON, J.L HENNESSY.
Estructura y diseo de computadores.
Revert,
2000.
_ D. SWEETMAN. See MIPS Run.
Morgan Kaufmann, 2002.
_ E. FARQUHAR, P. BUNCE. The MIPS
Programmers
Handbook.
Morgan
Kaufmann,
1994.
_ J. GOODMAN, K. MILLER. A
Programmers View of Computer
Architecture. Saunders
College Pub., 1993.
_
MIPS32
Architecture
For
Programmers Volume I: Introduction
to the MIPS32
Architecture. MIPS Technologies Inc.,
2003.
_
MIPS32
Architecture
For
Programmers Volume II: The MIPS32
Instruction Set. MIPS
Technologies Inc., 2003.
_
MIPS32
Architecture
For
Programmers Volume III: The
MIPS32 Privileged Resource
Architecture. MIPS Technologies Inc.,
2003.