Proyectos de Circuitos Digitales

REALIZADO POR: JOSE AGUILAR C.I. 11.592.018-SECCIN 3046 PROFESOR: Ing.
INRRI TOVAR CIRCUITOS DIGITALES
PROYECTO # 1 (4.5)
Disee un circuito lgico cuya salida es ALTA slo cuando la mayora de las entradas A, B y C son BAJAS.
TABLA DE LA VERDAD
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 X 1 1 1 0 1 0 0 0
TABLA DE KARNAUGH C AB AB AB AB 1 1 0 1 C 1 0 0 0
ABC ABC ABC ABC
X= ABC + ABC + ABC + ABC
X= AB + AC + BC
SIMPLIFICACIN CIRCUITO LOGICO
A B C X
REALIZADO POR: JOSE AGUILAR C.I. 11.592.018-SECCIN 3046 PROFESOR: Ing. INRRI TOVAR CIRCUITOS DIGITALES
PROYECTO # 2 (4.8)
La figura 4-42 muestra el diagrama de una alarma para automvil empleada para detectar ciertas condiciones no deseables. Los tres interruptores se emplean para indicar el estado en el que se encuentra la puerta del lado del conductor, el encendido y l os faros respectivamente. Disee un circuito lgico con estos tres interruptores como entradas, de manera que la alarma se active cuando se presenten cualquiera de las siguientes condiciones: Los faros estn prendidos mientras el encendido est apagado. La puerta est abierta mientras el encendido est prendido. A= Puerta, B= Encendido, C= Luces.
TABLA DE LA VERDAD.
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 X 0 1 0 0 0 1 1 1
SIMPLIFICACIN
C ABC AB AB ABC ABC ABC AB AB 0 0 1 0
C 1 0 1 1
X= AB + BC X= ABC + ABC + ABC + ABC
CIRCUITO LOGICO A B X
DIAGRAMA DE CONEXIN
PROYECTO # 3 (4.25) Cuatro tanques de gran capacidad de una planta qumica contien en diferentes lquidos sometidos a calentamiento. Se utilizan sensores de nivel de lquido para detectar si el nivel de los tanques A y B excede un nivel predeterminado. Los sensores de temperatura de los tanques C y D detectan cuando la temperatura de est os tanques desciende de un lmite prescrito. Suponga que las salidas A y B del sensor de nivel del liquido son BAJOS cuando el nivel es satisfactorio y ALTOS cuando es demasiado alto. Asimismo, las salidas C y D del sensor de temperatura son BAJAS cuando la temperatura es satisfactoria y ALTAS cuando la temperatura es demasiado baja. Disee un circuito lgico que detecte cuando el nivel del tanque A o B es muy alto al mismo tiempo que la temperatura ya sea en el tanque C o en el D es muy baja.
TABLA DE LA VERDAD
A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 X 0 0 0 0 0 1 1 1 0 1 1 1 0 1 1 1
ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD
X = ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD
SIMPLIFICACIN
CD AB AB AB AB 0 0 0 1
CD 0 1 1 1
CD 0 1 1 1
CD 0 1 1 1
X= AB + BC + BD
CIRCUITO LOGICO
A B X
DIAGRAMA DE CONEXIN
PROYECTO # 4 (4.16)
La figura 4.44 muestra un contador BCD que produce una salida de 4 bits que representa el cdigo BCD para el nmero de pulsos que se han aplicado en la entrada del contador. Por ejemplo, despus de 4 pulsos, la salidas del contador son BCBA = 01002 = 410. El contador se reajusta a 0000 2 despus del decimo pulso y comienza a contar de nuevo. En otras palabras; las salidas DCBA nunca representarn un nmero mayor que 1001 2 = 910. Disee el circuito lgico que produzca una salida en ALTO cada ve z que el valor de la cuenta sea 2, 3 9. Utilice el mapa de karnaugh y aproveche las condiciones no importa.
TABLA DE LA VERDAD
D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 X 0 0 1 1 0 0 0 0 0 1 X X X X X X
SIMPLIFICACIN
DCBA DCBA DC DC DCBA DC DC
AB 0 0 X 0
AB 1 0 X X
AB 1 0 X X
AB 0 0 X 1
X= BC + BD + AD + DC
X= DCBA + DBCA + DBCA
CIRCUITO LOGICO D C B A X
DEAGRAMA DE CONEXIN
PROYECTO # 5 (4.26) La figura 4-50 muestra el cruce de una autopista principal con un c amino de acceso secundario. Se colocan sensores de deteccin de vehculos a lo largo de los carriles C y D (camino principal) y en los carriles A y B (camino de acceso). Las salidas del sensor son BAJAS (0) cuando no pasa ningn vehculo y ALTAS (1) cuando pasa algn vehculo. El semforo del crucero se controlar de acuerdo con la siguiente lgica:
1. El semforo E-O estar en luz verde siempre que los carriles C y D estn ocupados. 2. El semforo E-O estar en luz verde siempre que ya sea C o D estn ocupados pero A y B no lo estn. 3. El semforo N-S estar en luz verde siempre que los carriles A y B estn ocupados pero C y D no lo estn. 4. El semforo N-S tambin estar en luz verde cuando A o B estn ocupados en tanto que C y D no lo estn. 5. El semforo E-O estar en luz verde cuando no haya vehculos transitando.
Utilizando las salidas del sensor A, B, C y D como entradas, disee un circuito lgico para controlar el semforo. Debe haber dos salidas N -S y E-O, que pasen a ALTO cuando la luz correspondiente se p one verde. Simplifique el circuito lo ms que sea posible y muestre todos los pasos.
TABLA DE LA VERDAD
Camino de acceso A B 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1
Camino principal C D 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1
E-O 1 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1
N -S 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0
NOTA: prioridad de paso al camino principal.
E-O = ABCD + ABCD + ABCD + ABCD + ABCD +ABCD + ABCD + ABCD + ABCD + ABCD +ABCD OBSERVACIN: Se tomo la salida N-S para desarrollar el circuito lgico aplicndole la simplificacin, esto se debe a que todas las condiciones que no se cumple en la salida N S se cumplen en E-O, esto quiere decir que la salida E-O es el negado de N-S.
N-S = ABCD + ABCD + ABCD
NS = ABCD + ABCD + ABCD
CD SIMPLIFICACIN AB AB AB AB 0 1 1 1
CD 0 0 0 0
CD 0 0 0 0
CD SALIDA N-S 0 0 0 0 NS = BCD + ACD
CIRCUITO LOGICO
A B C E-O D N-S
DIAGRAMA DE CONEXIN
PROYECTO # 6 (4.17)
La figura 4-45 muestra cuatro interruptores que son parte de la circuitera de control de una mquina copiadora. Los interruptores se encuentran en distintos puntos a lo largo del camino que recorre el papel dentro de la mquina. C ada interruptor est normalmente abierto y, cuando el papel pasa sobre el interruptor, ste se cierra. Es imposible que los interruptores S 1 y S4 se cierren al mismo tiempo. Disee un circuito lgico que genere una salida ALTO cada vez que dos o ms interr uptores estn cerrados al mismo tiempo. Utilice el mapa K y aproveche las ventajas que ofrecen las condiciones no importa.
TABLA DE LA VERDAD
A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 X 0 0 0 1 0 1 1 1 0 X 1 1 1 X 1 X
ABCD ABCD ABCD ABCD
S1 = A S2 = B S3 = C S4 = D
ABCD ABCD ABCD ABCD
X = ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD +ABCD SIMPLIFICACIN CD AB AB AB AB 0 0 1 0 CD 0 1 X X CD 1 1 X 1 CD 0 1 X = CD + B (A+C+D) + AC 1 1 X = CD + AB + BC + BD + AC
CIRCUITO LOGICO
A X
B C
DIAGRAMA DE CONEXIN
PROYECTO # 7 (4.22)
La figura 4-49 representa un circuito multiplicador que toma dos nme ros de 2 bits, X 1X0 y Y1Y0 y produce un numero binario de salida Z3Z2Z1Z0 que es igual al producto aritmtico de los dos nmeros de entrada. Disee el circuito lgico para el multiplicador. (sugerencia: el circuito lgico tendr cuatro entradas y cuatro sa lidas).
TABLA DE LA VERDAD
XI=D XO=C Y1=B Y0=A Z3 Z2 Z1 Z0
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1
0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 0
0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0
0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 1
Z0= DCBA + DCBA + DCBA + DCBA Z1= DCBA + DCBA + DCBA + DCBA + DCBA + DCBA Z2= DCBA + DCBA + DCBA Z3= DCBA
SIMPLIFICACIN DE Z0
BA DC DC DC DC 0 0 0 0
BA 0 1 1 0
BA 0 1 1 0
BA 0
Z0 = AC
0 0 0
CIRCUITO LOGICO
NOTA: Z0 ms adelante se fusionar

A Z0 B
con Z3 esto por que comparten las mismas entradas haciendo un ahorro de componentes.
Z1= DCBA + DCBA + DCBA + DCBA + DCBA + DCBA
SIMPLIFICACIN DE Z1
BA 0 0 1 1
BA 0 1 0 1
BA 0 Z1 = ABC + BCD + ACD + ABD 1 1 0
CIRCUITO LOGICO
A B C D
Z1
Z2 = DCBA + DCBA + DCBA
SIMPLIFICACIN DE Z2
BA 0 0 0 0
BA 0 0 0 1
BA 0 0 1 1 Z1 = ABC + BCD
CIRCUITO LOGICO
A B C D
Z2
Z3= DCBA
OBSERVACIN: Z3, no tiene simplificacin pero puede ser fusionado con Z 0 para reducir la cantidad de componentes y para trabajar con un solo modelo de compuerta AND.
A B C D
Z3
Z0
FUSIN
Z0
C
Z3
D B
CIRCUITO LOGICO
CIRCUITO DE CONEXIN INTEGRADO
Z0
Z1
Z2
Z3
DIAGRAMA DE CONEXIN

Proyectos de Circuitos Digitales

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Proyectos de Circuitos Digitales

Cargado por

Copyright:

Formatos disponibles

REALIZADO POR: JOSE AGUILAR C.I. 11.592.018-SECCIN 3046 PROFESOR: Ing.

INRRI TOVAR CIRCUITOS DIGITALES

ABC ABC ABC ABC

X= ABC + ABC + ABC + ABC

SIMPLIFICACIN CIRCUITO LOGICO

C ABC AB AB ABC ABC ABC AB AB 0 0 1 0

X= AB + BC X= ABC + ABC + ABC + ABC

ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD

DCBA DCBA DC DC DCBA DC DC

X= DCBA + DBCA + DBCA

NOTA: prioridad de paso al camino principal.

N-S = ABCD + ABCD + ABCD

NS = ABCD + ABCD + ABCD

CD SALIDA N-S 0 0 0 0 NS = BCD + ACD

ABCD ABCD ABCD ABCD

ABCD ABCD ABCD ABCD

NOTA: Z0 ms adelante se fusionar

Z1= DCBA + DCBA + DCBA + DCBA + DCBA + DCBA

BA 0 Z1 = ABC + BCD + ACD + ABD 1 1 0

Z2 = DCBA + DCBA + DCBA

CIRCUITO DE CONEXIN INTEGRADO

También podría gustarte