Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Comb I Nacionales
Comb I Nacionales
CODIFICADORES
Son los dispositivos MSI que realizan la operacin inversa a la realizada por
los decodificadores. Generalmente, poseen 2n entradas y n salidas.
Cuando solo una de las entradas est activa para cada combinacin de salida, se
le denomina codificador completo.
Por ejemplo, el siguiente circuito proporciona a la salida la combinacin
binaria de la entrada que se encuentra activada. En este caso se trata de un
codificador completo de 8 bits, o tambin llamado codificador de 8 a 3 lneas:
/EN I0
1
X
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
I1
X
0
1
0
0
0
0
0
0
I2
X
0
0
1
0
0
0
0
0
I3
X
0
0
0
1
0
0
0
0
I4
X
0
0
0
0
1
0
0
0
I5
X
0
0
0
0
0
1
0
0
I6
X
0
0
0
0
0
0
1
0
I7 O1 O2 O3
X 0 0 0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
1 1 1 1
I0
I1
I2
I3
I4
I5
I6
I7
Oct/Bin
O1
O2
O3
/EN
I1
0
1
0
0
0
0
0
0
0
0
I2
0
0
1
0
0
0
0
0
0
0
I3
0
0
0
1
0
0
0
0
0
0
I4
0
0
0
0
1
0
0
0
0
0
I5
0
0
0
0
0
1
0
0
0
0
I6
0
0
0
0
0
0
1
0
0
0
I7
0
0
0
0
0
0
0
1
0
0
I8
0
0
0
0
0
0
0
0
1
0
I9
0
0
0
0
0
0
0
0
0
0
A
0
0
0
0
0
0
0
0
1
1
B
0
0
0
0
1
1
1
1
0
0
C
0
0
1
1
0
0
1
1
0
0
D
0
1
0
1
0
1
0
1
0
1
I1
I2
I3
I4
I5
I6
I7
I8
I9
Dec/BCD
A
B
C
D
Por otro lado la figura siguiente representa el diagrama lgico del circuito
74147, que es un codificador de prioridad de Decimal a BCD natural; en la
tabla de funcionamiento adjunta se puede notar la diferencia con el anterior.
/I1
X
X
X
X
X
X
X
X
0
1
/I2
X
X
X
X
X
X
X
0
1
1
/I3
X
X
X
X
X
X
0
1
1
1
/I4
X
X
X
X
X
0
1
1
1
1
/I5
X
X
X
X
0
1
1
1
1
1
/I1
/I2
/I3
/I4
/I5
/I6
/I7
/I8
/I9
Dec/BCD
/A
/B
/C
/D
/EI: Habilitacin
/GS: es 0 cuando el dispositivo est
habilitado y una o ms de sus entradas
est activa
/EO: salida para habilitar otro decodificador
de ms baja prioridad
MULTIPLEXORES
Multiplexar es pasar informacin de muchos canales o lneas a pocos
canales o lneas.
Un MULTIPLEXOR (MUX) es un circuito combinacional que selecciona
una entrada y la transfiere a la salida. La seleccin de la entrada, o dato, se
realiza segn un conjunto de valores de las variables de control.
Poseen por tanto, n entradas de seleccin, para 2n entrada de datos,
proporcionando dos salidas: una para el dato directo y otra para el dato negado.
A continuacin se presenta la tabla de funcionamiento y el Smbolo lgico
estndar para un multiplexor de 8 a 1 lneas. Se trata del circuito 74151, con
entrada de habilitacin activa a nivel bajo.
Un multiplexor muy usado es el 74157 (El 74158 es una versin del primero
con las salidas activas a nivel bajo). Se trata de un circuito con cudruple
multiplexor de dos a una lneas:
Este Mux funciona como selector de palabras: segn sea el valor de seleccin
G1, en las cuatro salidas aparece A[1-4] B[1-4], lo que lo hace muy til en las
aplicaciones aritmticas que se vern en el tema siguiente.
EXTENSIN DE MULTIPLEXORES
Como siempre, no siempre se dispone del nmero necesario de entradas en un
solo dispositivo, con lo que hay que recurrir a asociar dispositivos de menor
nmero de entradas para obtener uno mayor.
Vamos a construir un MUX de 16:1 usando MUX de 4:1.
La asociacin es muy similar a la que se hace con los decodificadores, pero
cambian la disposicin de los MSB y LSB (bits ms significativos y menos
significativos).
S3 S2 S1 S0
D0
D7
Dato
1 de 16
D8
gnd
D15
gnd
A 0
1
000
1
1
1
I1
0
8
001
0
0
0
I2
1
9
010
1
0
/A
I3
2
10
011
1
0
/A
I4
3
11
100
0
0
0
I5
4
12
101
0
1
A
I6
5
13
110
0
0
0
I7
6
14
111
1
1
1
7
15
EJERCICIO DE MUX
Para familiarizarnos con el empleo de MUX, deduzcamos la funcin que
realiza el siguiente circuito
10
11
DEMULTIPLEXORES
En realidad no existen como tales, sino que vienen definidos por los
decodificadores/demultiplexores.
La funcin que debe realizar es la inversa de la que realiza el MUX, o sea,
debemos seleccionar una salida por donde transmitir el dato de la entrada.
Por tanto, el circuito constar de 1 entrada de datos, n entradas de seleccin de
salida, y 2n salidas.
El Decodificador/DEMUX 74138 que ya conocemos utiliza su entrada de
habilitacin G1 para entrada de Datos: