Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Boylestad PDF
Boylestad PDF
TEORA DE CIRCUITOS
6 Polarizacin de FET Polarizacin fija: Vas = -Vaa . Vos = Voo - IJio: autopolarizacin: Vas = -IJis' Vos = Voo Io(Rs + Ro)' Vs = IsRs: divisor de voltaje: Va = R, Vool(R, + R,), Vas = Va - IJis' Vos = Voo - lo(Ro + R): MOSFET
incremental: ID == k(VGS - VGS(Th 2 , k == 1D(encendido)/(VGS(encendido) - VGS(Th2; polarizacin por retroalimentacin: VDS =VGS'
Vas = Vro- loRD: divisor de voltaje: Va =R,Vool(R, + R,). VGS = VG-1oRs: curva universal: m = 1V p 1IlossRs' M = m x
vall Vp 1, Va =R, Vool(R, + R,)
ModeJaje de transistores bipolares
Z,= Y,Jl,,l, = (V, - V,)/R""",,,lo = (V, - V) IR""",,,ZO = V)Io,A,= V)V,.A" =
+ Rs)' A == -AvZJRL' re == 26 mV/l base comn: Z == re,Zo ::::: 00 n,Av ::::: Rfre' A :::: -1; emisor comn: Z = fjre
Zo ro' Av = -R{Jre' A :::: f3, h ie = f3r e, hft! == f3ac ' h ib == Te' hfb = -a.
7
ZAv~L /(Z
8 Anlisis a pequea seal del transistor bipolar Emisor comn: A, = -Reir,. Z, = RBIIf3r,. Zo = Re. A, = f3: divisor de
voltaje: R' = R,I\R,. A, = -Re Ir,. Z, = R'1If3r,. Zo = Re: polarizacin en emisor: Zb = f3(r, + RE) = f3R"A,. = -f3Re IZb = -RJ
(r, + RE) = -ReiR emisor seguidor: Zb = f3(r, + RE)' A, = l. Zo = r,: base comn: A, = Reir,. Z, = REllr,. Zo = Re: retroali-'
mentacin en colector: A, =-Reir,. Z, = f3r,IIR F/I A,I. Zo = ReIIRe: retroalimentacin de de en colector: A, =-(RF.IIRe)/r"
Z, = RF, lIf3r,. Zo = RclIRF,: parmetros hbridos: A, = h(l + hoRL). A, = -hRJ[h, + (h,h o - hh,)RLl. Z, = h, - hh/?LI(l +
gm(Rollr)
10 Aproximacnalossistemas:efectodeR,yRL
BJT:A v =RLA VNL I(RL+R o).A.=-A
7./RL V=RVj(R.+R):
I
v<-'
I
l i S
polarizacin fija: A, = -(RcIlRL)/r,. A" = Z,A)(Z, + R,). Z, = f3r,. Zo = Re: divisor de voltaje: A,. = -(RcIlRL)/r,. A" = ZA)
(Z, + R,). Z, = R,IIRzllf3r,.Z, = Re: polarizacin en emisor: A, = -(RclIRL)/R" A" = Z,A)(Z, + R,). Z, = RBIlf3RE'Zo = Re:
retroalimentacin en colector: A, = -(RcIlRL)lr,. A" = Z,A,/(Z, + R,). Z, f3r,lIRF/IA). Z, RclIRF: emisor seguidor: R~ =
REIIRL' A,. = R~(R~ + r,), A" = R~/(R~ + R/f3 + r,l. Z, = RB Ilf3(r, + R~). Zo = REIICR/f3 + r,): base comn: A, = (RelIRL)lr,.
A, = -l. Z, = r,.Zo = Re: FET: con desvo R,: A, = -gm(RoIIRL). Z, = RG'Zo = Ro: sin desvo Rs: A, = -gm(RoIIRL)/(l +
gmRS)' Z, = RG,Zo =RD : seguidor de fuente: A, = gm(RsIIRL)/[1 + gm(RsIIRL)], Z, =RG'Zo = Rsllrdll1lgm; compuerta comn:
A..' = gm(RDIIRL). ZI = Rslll/gm Zo = Ro: en cascada: A lir = A VI . A \12 . A \13 .. ' A11. ,AIr = A\Ir Z11 IR L
w
ECUACIONES IMPORTANTES
1 Diodos semiconductores
W = QV, I eV = 1.6 x 10-'9 J,lD
ID' r" =I!.V/Md , PD =VdD , Te =I!.V/[V,(T,- To )] x 100%
2
Aplicaciones de diodos
VBE = VD
=1,(e kV ff,
D
4 Polarizacin en dc-BJT
En general: VBE = 0.7 V, Ic = lE' Ic =f31B; polarizacin fija: lB =(Vcc- VBE)/RB, VCE =
Vcc-lcRc- Ic~ = Vcc'R estabilizada en emisor: lB = (Vcc- VBE)/(RB + (13+ I)R E), R= (13+ I)RE' VCE = Vcc-I"Rc+
RE),ICw =V cc/(R e + RE); divisor de voltaje: exacto: RTh =R, 11 R2, ETh =R2Veel(R, + R2), lB =(ETh - VBE)I(R Th + (13 +
l)R E), VeE = Vcc-I"Rc + RE)' aproximado: VB =R2Vee /(R, + R2), f3RE ? IOR2, VE =VB- VBE' Ic = lE V;IR por
retroalimentacin de voltaje: lB = (Vee- VBE)/[R B + f3(R e + RE)]; base comn: lB = (VEE - VBE)/R conmutacin de
transistores: le,,,,,"do =t, + Id' I,p, ,do =1, + 11; estabilidad: S(leo) =Me/Meo; polarizacin fija: S(leo) =13 + 1;
polarizacin en emisor: S(leo) = (~+ 1)(1 + RIRE)/(l + 13 + RIRE); divisor de voltaje: S(lco) = (13 + 1)(1 + RnfRE)/(l + 13 +
RnfRE); polarizacin por retroalimentacin: S(lco) = (13 + 1)(1 + R/Rc)/(l + 13 + RB/Re), S(VBE) = MI!.VB polarizacin
fija: S(VBE) = -/3IRB; polarizacin en emisor: S(VBE) = -/3I[RB + (13 + l )RE]; divisor de voltaje: S(VBE) = -/3I[RTh + (13 +
I)R E]; polarizacin por retroalimentacin: S(VBE) =-/3I(R B+ (13+ I)R e), S(f3J =M e/l!..f3; polarizacin fija: S(f3J =le,lf3,;
polarizacin en emisor: S(f3J = Ic,o + RBIR E)/[I3,(I + 13 2 + RBIRE)]; divisor de voltaje: S(f3J = le,o + RTh IR E)/[f3(l + 132 + _
RTh/RE)]; polarizacin por retroalimentacin: S(f3J = Ic,(RB + Rc )/[f3,(RB + R"I + 132 ))], Me = S(lco) Meo + S(VBE) I!.VBE +
S(f3J I!.f3
ELECTRNICA:
TEORA DE CIRCUITOS
Sexta edicin
Robert L. Boylestad
Louis Nashelsky
TRADUCCIN:
Pearson
Educacin
-------
EDICIN EN INGLS
Editor: Dave Garza
Developmental Editor: Carol Hinklin Robison
Production Editor: Rex Davidson
Cover Designer: Brian Deep
Production Manager: Laura Messerly
Marketing Manager: Debbie Yarnell
1l1ustrations: Network Graphics
ISBN 968-880-805-9
[J
ISBN 0-13-375734-X
IMPRESO EN MXICO/PRINTED IN MEXICO
[J
Dedicado a
ya
KATRIN, KIRA, LARREN, TOMMY, JUSTIN Y PATIT
Contenido
PREFACIO
AGRADECIMIENTOS
1
1.1
1.2
1.3
1.4
1.5
1.6
1.7
1.8
1.9
1.10
1.11
1.12
1.13
1.14
1.15
1.16
1.17
DIODOS SEMICONDUCTORES
xvii
xxi
Introduccin 1
El diodo ideal 1
Materiales semiconductores 3
Niveles de energa 6
Materiales extrnsecos: tipo n y tipo P 7
Diodo semiconductor 10
Niveles de resistencia 17
Circuitos equivalentes para diodos 24
Hojas de especificaciones de diodos 27
Capacitancia de transicin y difusin 31
Tiempo de recuperacin inverso 32
Notacin de diodos semiconductores 32
Prueba de diodos 33
Diodos Zener 35
Diodos emisores de luz 38
Arreglos de diodos: circuitos integrados 42
Anlisis por computadora 44
ix
APUCACIONFS DE DIODOS
2.1
2.2
2.3
2.4
2.5
2.6
2.7
2.8
2.9
2.10
2.11
2.12
2.13
Introduccin 53
Anlisis mediante la recta de carga 54
Aproximaciones de diodos 59
Configuraciones de diodos en serie con entradas dc 61
Configuraciones en paralelo y en serie-paralelo 66
Compuertas ANDtOR 69
Entradas senoidales; rectificacin de media onda 71
Rectificacin de onda completa 74
Recortadores 78
Cambiadores de nivel 85
Diodos Zener 89
Circuitos multiplicadores de voltaje 96
Anlisis por computadora 99
3.1
3.2
3.3
3.4
3.5
3.6
3.7
3.8
3.9
3.10
3.11
3.12
Introduccin 114
Construccin de transistores 115
Operacin del transistor 115
Configuracin de base comn 117
Accin amplificadora del transistor 121
Configuracin de emisor comn 122
Configuracin de colector comn 129
Lmites de operacin 130
Hoja de especificaciones de transistores 132
Prueba de transistores 136
Encapsulado de transistores e identificacin de terminales 138
Anlisis por computadora 140
POLARIZACIN DE DC-BJT
4.1
4.2
4.3
4.4
4.5
4.6
4.7
4.8
4.9
4.10
4.11
4.12
4.13
Introduccin 144
Punto de operacin 145
Circuito de polarizacin fija 147
Circuito de polarizacin estabilizado en emisor 154
Polarizacin por divisor de voltaje 158
Polarizacin de dc por retroalimentacin de voltaje 166
Diversas configuraciones de polarizacin 169
Operaciones de diseo 175
Redes de conmutacin con transistores 181
Tcnicas para la localizacin de fallas 186
Transistores pnp 189
Estabilizacin de la polarizacin 191
Anlisis por computadora 200
Contenido
53
114
144
5.1
5.2
5.3
5.4
5.5
5.6
5.7
5.8
5.9
5.10
5.11
5.12
S.13
Introduccin 215
Construccin y caractersticas de los JFET 216
Caractersticas de transferencia 223
Hojas de especificaciones (JFET) 227
Instrumentacin 230
Relaciones importantes 231
MOSFET de tipo decremental 238
MOSFET de tipo incremental 238
Manejo del MOSFET 246
VMOS 247
CMOS 248
Tabla resumen 250
Anlisis por computadora 251
6.1
6.2
6.3
6.4
6.5
6.6
6.7
6.8
6.9
6.10
6.11
6.12
6.13
Introduccin 256
Configuracin de polarizacin fija 257
Configuracin de autopolarizacin 261
Polarizacin mediante divisor de voltaje 267
MOSFET de lipa decremental 273
MOSFET de tipo incremental 277
Tabla resumen 283
Redes combinadas 285
Diseo 288
Localizacin de fallas 290
FET de canal-p 291
Curva universal de polarizacin para JFET 294
Anlisis por computadora 297
7.1
7.2
7.3
7.4
7.5
7.6
7.7
7.8
7.9
Introduccin 311
Amplificacin en el dominio de ac 311
Modelaje de transistores EJT 312
Los parmetros importantes: Z;, Zo' A~, A; 314
El modelo de transistor r, 320
El modelo hbrido equivalente 327
Determinacin grfica de los parmetros h 333
Variaciones de los parmetros de transistores 337
Anlisis por computadora 339
215
256
311
Contenido
xi
8
8.1
8.2
8.3
8.4
8.5
8.6
8.7
8.8
8.9
8.10
8.11
8.12
8.13
9
9.1
9.2
9.3
9A
9.5
9.6
9.7
9.8
9.9
9.10
9.11
9.12
9.13
9.14
9.15
Introduccin 346
Configuracin de emisor comn con polarizacin fija 346
Polarizacin mediante divisor de voltaje 350
Configuracin de E-C con polarizacin en emisor 353
Configuracin emisor-seguidor 360
Configuracin de base comn 366
Configuracin con retroalimentacin en colector 368
Configuracin con retroalimentacin de dc en colector 374
Circuito equivalente hbrido aproximado 377
Modelo equivalente hbrido completo 383
Tabla resumen 390
Solucin de problemas 390
Anlisis por computadora 393
415
Introduccin 415
Modelo de pequea seal del FET 416
Configuracin de polarizacin fija para el IFET 424
Configuracin de autopolarizacin para el JFET 426
Configuracin de divisor de voltaje para el JFET 432
Configuracin fuente-seguidor (drenaje comn) para el JFET 433
Configuracin de compuerta comn para el JFET 436
MOSFET de tipo decremental 440
MOSFET de tipo incremental 442
Configuracin de retroalimentacin en drenaje para el EMOSFET 443
Configuracin de divisor de voltaje para el EMOSFET 446
Cmo disear redes de amplificador FET 447
Tabla resumen 450
Solucin de problemas 453
Anlisis por computadora 453
10
10.1
10.2
10.3
lOA
10.5
10.6
10.7
10.8
10.9
10.10
10.11
lU2
xii
346
Contenido
468
11
11.1
11.2
11.3
11.4
11.5
11.6
11.7
11.8
11.9
11.10
11.11
11.12
11.13
RESPUESTA EN FRECUENCIA
DE TRANSISTORES BJT Y JFET
509
Introduccin 509
Logaritmos 509
Decibeles 513
Consideraciones generales sobre la frecuencia 516
Anlisis a baja frecuencia, grfica de Bode 519
Respuesta a baja frecuencia, amplificador a BIT 524
Respuesta a baja frecuencia, amplificador FET 533
Capacitancia de efecto MiIler 536
Respuesta a alta frecuencia, amplificador BJT 539
Respuesta a alta frecuencia, amplificador FET 546
Efectos de frecuencia en multietapas 550
Prueba de onda cuadrada 552
Anlisis por computadora 554
12 CONFlGURACIONES COMPUESTAS
560
12.1
Introduccin 560
Conexin en cascada 560
12.2
12.3
Conexin cascade 565
Conexin Darlington 566
12.4
Par retroalimentado 571
12.5
Circuito CMOS 575
12.6
Circuitos de fuente de corriente 577
12.7
Espejo de corriente 579
12.8
Circuito de amplificador diferencial 582
12.9
12.10 Circuitos de amplificador diferencial BiFET, BiMOS y CMOS 590
12.11 Anlisis por computadora 591
13
13.1
13.2
13.3
13A
13.5
13.6
13.7
13.8
13.9
TCNICAS DE FABRICACIN DE
CIRCUITOS DISCRETOS E INTEGRADOS
607
Introduccin 607
Materiales semiconductores, Si, Ge y GaAs 607
Diodos discretos 609
Fabricacin de transistores 611
Circuitos integrados 612
Circuitos integrados monolticos 614
El ciclo de produccin 617
Circuitos integrados de pelcula delgada y pelcula gruesa 626
Circuitos integrados hbridos 627
Contenido
xiii
14
14.1
14.2
14.3
14.4
14.5
14.6
14.7
14.8
15
15.1
15.2
15.3
ISA
15.5
15.6
15.7
16
16.1
16.2
16.3
16.4
16.5
16.6
16.7
16.8
16.9
17
17.1
17.2
17.3
17A
17.5
17_6
17.7
17.8
18
xiv
18.1
18.2
AMPUFlCADORES OPERACIONALES
628
Introduccin 628
Operacin en modo diferencial y en modo comn 630
Amplificador operacional bsico 634
Circuitos prcticos con amplificadores operacionales 638
Especificaciones, parmetros de desvo de dc 644
Especificaciones de parmetros de frecuencia 647
Especificaciones para una unidad de amplificador operacional 651
Anlisis por computadora 657
669
AMPUFlCADORES DE POTENCIA
701
CI UNEALES/DIGITALES
741
Introduccin 741
Operacin del comparador 741
Convertidores analgicos-digitales 748
Operacin del el temporizador 752
Oscilador controlado por voltaje 755
Lazo de seguimiento de fase 758
Circuitos de interfaz 762
Anlisis por computadora 765
773
18.3
18.4
18.5
18.6
18.7
18.8
18.9
18.10
19
19.1
19.2
19.3
19.4
19.5
19.6
19.7
FUENTES DE ALIMENTACIN
(REGULADORES DE VOLTAJE)
805
Introduccin 805
Consideraciones generales de filtros 805
Filtro capacitor 808
Filtro Re 811
Regulacin de voltaje con transistores discretos 814
Reguladores de voltaje de CI 821
Anlisis por computadora 826
Introduccin 832
Diodos de barrera Schottky ("portadores calientes") 832
Diodos varactores (varicap) 836
20A Diodos de potencia 840
20.5
Diodos tnel 841
20.6
Fotodiodos 846
20.7
Celdas fotoconductoras 849
20.8
Emisores de IR 851
20.9
Pantallas de cristal lquido 853
20.10 Celdas solares 855
20.11 Termistores 859
21
21.1
21.2
21.3
21A
21.5
21.6
21.7
21.8
21.9
21.10
21.11
21.12
21.13
21.14
21.15
21.16
DISPOSITIVOS pnpn
Introduccin 864
Rectificador controlado de silicio 864
Operacin bsica del rectificador controlado de silicio 864
Caractersticas y valores nominales del SCR 867
Construccin e identificacin de terminales del SCR 869
Aplicaciones del SCR 870
Interruptor controlado de silicio 874
Interruptor controlado en compuerta 876
SCR activado por luz 877
Diodo Shockley 880
DIAC 880
TRIAC 882
Transistor monounin 883
Fototransistores 893
Optoaisladores 895
Transistor monounin programable 897
864
xv
22
22.1
22.2
22.3
22.4
22.5
22.6
22.7
22.8
22.9
OSCILOSCOPIO Y OTROS
INSTRUMENTOS DE MEDICIN
906
Introduccin 906
Tubo de rayos catdicos: teora y construccin 906
Operacin del osciloscopio de rayos catdicos 907
Operacin del barrido de voltaje 908
Sincronizacin y disparo 911
Operacin en multitrazo 915
Medicin utilizando las escalas calibradas 915
Caractersticas especiales 920
Generadores de seales 921
xvi
(EXACTAS Y APROXIMADAS)
924
926
933
APNDICE D: PSPICE
935
APNDICE E: SOLUCIONES
A LOS PROBLEMAS SELECCIONADOS
CON NMERO NON
937
NDICE
943
Contenido
Prefacio
Segn nos acercbamos al XXV aniversario del texto, se hizo verdaderamente claro que esta
sexta edicin deba continuar con el importante trabajo de revisin que tuvo la edicin. La
creciente utilizacin de la computadora, los circuitos integrados y el expandido rango de cobertura necesaria en los cursos bsicos que contribuyeron al refinamiento de la pasada edicin
continan siendo los factores principales que afectan el contenido ele una nueva versin. A
travs de los aos, hemos aprendido que el mejoramiento de la lectura se puede obtener a travs
de la apariencia general del texto, de tal fortna que nos hemos comprometido al fortnato que
encontrar en la sexta edicin de tal manera que el material del texto parezca ms "'amistoso"
para un amplio sector de estudiantes. De la misma manera que en el pasado, continuamos
empeados en el fuerte sentido pedaggico del texto, la exactimd y en un aruplio rango de
materiales auxiliares que apoyan el proceso educativo.
PEDAGOGA
Sin duda, una de las mejoras ms importantes que se han retenido de la quinta edicin es la
manera en la cual el texto se presta para el compendio ordinario del curso. La nueva secuencia
de la presentacin de los conceptos que afect la ltima edicin se ha conservado en la presente. Nuestra experiencia docente con esta presentacin ha reforzado la creencia de que el material tiene ahora una pedagoga mejorada para apoyar la presentacin del instructor y ayudar al
estudiante a construir los fundamentos necesarios para sus futuros estudios. Se ha conservado
la cantidad de ejemplos, los cuales fueron incrementados de modo considerable desde la quinta edicin. Las declaraciones aisladas en negritas ("balas") identifican aseveraciones y conclusiones importantes. El formato ha sido diseado para establecer una apariencia amistosa para
el estudiante y para asegurar que el trabajo artstico se encuentre tan cercano a la referencia
como sea posible. Se han utilizado pantallas para definir caractersticas importantes o para aislar cantidades especficas en una red o en una caracterstica. Los iconos, desarrollados para
cada captulo del texto, facilitan la referencia de un rea en particular tan rpidamente como
sea posible. Los problemas, los cuales han sido desarrollados para cada seccin del texto, van
en progreso a partir de lo ms simple a lo ms complejo. Asimismo, un asterisco identifica los
ejercicios ms difciles. El ttulo en cada seccin tambin se reproduce en la seccin de problemas para identificar con claridad los ejercicios de inters para un tema de esmdio en particular.
xvii
ENFOQUE DE SISTEMAS
Durante varias visitas a otros colegios, institutos tcnicos, y juntas de varias sociedades, se
mencionaba que debera desarrollarse un mayor "enfoque de sistemas" para apoyar la necesidad de un estudiante de convertirse en adepto de la aplicacin de paquetes de sistemas. Los
captulos 8,9 Y 10 estn especficamente organizados para desarrollar los cimientos del anlisis de sistemas en el grado posible en este nivel introductorio. Aunque puede resultar ms fcil
considerar los efectos de Rs y RL con cada configuracin cuando sta se presenta por primera
vez, los efectos de Rs y RL tambin ofrecen una oportunidad para aplicar algunos de los conceptos fundamentales del anlisis de sistemas. Los ltimos captulos referentes a amplifIcadores
operacionales y circuitos integrados desarrollan an ms los conceptos presentados en los
captulos iniciales.
EXACTITUD
No hay duda que una de las metas primarias de cualquier publicacin es que sta se encuentre
libre de errores en lo posible. Ciertamente, la intencin no es de retar al instructor o al estudiante con inconsistencias planeadas. De hecho, no existe algo ms tenso para un autor que el
escuchar sobre errores en su libro. Despus de una verificacin extensiva acerca de la exactitud en la quinta edicin, ahora nos sentimos seguros que este texto gozar del nivel ms alto de
exactitud que se puede obtener para una publicacin de este tipo.
MODELAJE DE TRANSISTORES
El modelaje del transistor bipolar de unin (BJT) es un rea que se ha enfocado de varias
maneras. Algunas instituciones utilizan exclusivamente el modelo re mientras que otras se
apoyan en el enfoque hbrido o en una combinacin de estos dos. La sexta edicin destacar el
modelo r, con la suficiente cobertura del modelo hbrido como para permitir una comparacin
entre los modelos y la aplicacin de ambos. Se ha dedicado un captulo completo (captulo 7)
.la introduccin de los modelos para asegurar un entendimiento claro y correcto de cada uno
y de las relaciones que existen entre los dos.
PSpice y BASIC
Los recientes aos han visto un crecimiento continuo del contenido de computacin en los
curSOs introductorios. No solamente aparece la utilizacin de procesadores de texto en el primer semestre, sino que tambin se presentan las hojas de clculo y el empleo de un paquete de
anlisis tal como PSpice en numerosas instituciones educativas.
Se eligi PSpice como el paquete que aparecer a travs de este texto debido a que
recientes encuestas sugieren que es el que se emplea con mayor frecuencia. Otros paquetes
posibles incluyen Micro-Cap III y Breadboard. La :obertura de PSpice ofrece suficiente
capacidad para permitir la escritura del archivo de captura para la mayora de las redes
analizadas en este texto. No se supone un conocimiento anterior acerca de paquetes para
computadora.
PSpice en el ambiente WINDOWS permite entrar al circuito en forma esquemtica, el
cual puede ser analizado despus con resultados de salida similares a PSpice. An se incluyen
en el texto algunos programas en BASIC para demostrar las ventajas de conocer un lenguaje
de computacin y de los beneficios adicionales que surgen de su utilizacin.
xviii
SOLUCIN DE PROBLEMAS
La solucin de los problemas es indudablemente una de las habilidades ms difciles para
presentar, desarrollar y demostrar en un texto. Se trata de un arte que debe ser introducido
utilizando una variedad de tcnicas, pero la experiencia y la exposicin son obviamente los
elementos clave en el desarrollo de estas habilidades. El contenido es en forma esencial una
revisin de situaciones que ocurren con frecuencia dentro del ambiente de laboratorio. Se
presentan algunas ideas sobre cmO aislar un rea problemtica as como una lista de las causas posibles. Esto no pretende sugerir que un estudiante se convertir en un experto en la
solucin de las redes presentadas en este texto, pero al menoS el lector tendr algn entendimiento de lo que est relacionado con el proceso de la solucin.
Agradecimientos
Nuestros ms sinceros agradecimientos se deben extender a los profesores que han utilizado el
texto y han enviado algunos comentarios, correcciones y sugerencias. Tambin deseamos agradecer a Rex Davidson, editor de Prentice-Hall, por mantener unidos los tantos aspectos detallados de produccin. Nuestro ms sincero agradecimiento a Dave Garza, editor senior, y a
Carol Robison, editor senior de desarrollo, de Prentice-Hall, por su apoyo editorial en la sexta
edicin de este texto.
Deseamos agradecer a aquellas personas que han compartido sus sugerencias y evaluaciones del presente texto a travs de sus muchas ediciones. Los comentarios de estas personas nos
han permitido presentar Electrnica: Teora de Circuitos en esta nueva edicin:
xxi
Albert L. Ickstadt
Jeng-Nan Juang
Karen Karger
Kenneth E. Kent
Donald E. King
Charles Lewis
Donna Liverman
George T. Mason
William Maxwell
Abraham Michelen
John MaeDougall
Donald E. MeMillan
Thomas E. Newman
Dr. Robert Payne
E. F. Rockafellow
Saeed A. Shaikh
Dr. Noel Shammas
Erie Sung
Donald P. Szymanski
Parker M. Tabor
Peter Tampas
Chuek Tinney
Katherine L. Usik
DomingoUy
Richard J. Walters
Julian Wilson
Syd R. Wilson
Jean Younes
Charles E. Yunghans
U1rieh E. Zeisler
xxii
ELECTRNICA:
TEORA DE CIRCUITOS
CAPTULO
Diodos
semiconductores
---------------------------~--1.1 INTRODUCCIN
Unas cuantas dcadas que han seguido a la introduccin del transistor, hacia finales de los aos,
cuarenta, han sido testigo de un cambio asombroso en la industria de la electrnica. La
miniaturizacin que se ha logrado nos deja sorprendidos de sus alcances. Sistemas completos
aparecen ahora sobre una oblea de silicio, miles de veces ms pequea que un solo elemento de
las redes iniciales. Las ventaja~ asociadas con los sistemas actuales, comparados con las redes
de bulbos de los aos anteriores, resultan, en su mayor parte, obvias de inmediato: son ms
pequeos y ligeros, no tienen requerimientos de calentamiento o disipacin de calor (como en
el caso de los bulbos), tienen una construccin ms robusta, son ms eficientes y no requieren
de un periodo de calentamiento.
La miniaturizacin desarrollada en los aos recientes ha dado por resultado sistemas tan
pequeos que ahora el propsito bsico del encapsulado slo es obtener algunos medios para
manipular el dispositivo y asegurar que las conexiones permanezcan fijas en fonna adecuada
en la base del semiconductor. Los lmites de la miniaturizacin dependen de tres factores: la
calidad del material semiconductor, la tcnica del diseo de redes y los lmites de la manufactura y el equipo de procesamiento.
1.2
EL DIODO IDEAL
VD
+
o
ID
Ca)
ID
....1
...
Vo (
~I
Vo
lo
+
VD
lo
(b)
OV
IF
=- F =
OQ
(corto circuito)
donde VF es el voltaje de polarizacin directa a travs del diodo e 1F es la corriente a travs del
diodo.
Por tanto, el diodo ideal es un circuito cerrado para la regin de conduccin.
V.
RR =-
=Q
(circuito abierto)
OmA
IR
Corto circuito
o~
./.
lo
o
+
o>----I~II---~o
__
0-0--..../
--
ei"uito abierto
o
ID =0
FIgUra 1.2
Cb)
Por lo general, resulta sencillo hasta cierto punto determinar si un diodo se encuentra en la
regin de conduccin o de no conduccin, al observar la direccin de la corriente ID que se
establece mediante un voltaje aplicado. Para el flujo convencional (opuesto al flujo de electrones), si la corriente resultante del diodo tiene la misma direccin que la punta de la flecha del
smbolo del diodo, ste est operando en la regin de conduccin, segn se descnbe en la
figura 1.3a. Si la corriente resultante tiene la direccin opuesta, como se muestra en la figura
l.3b, el circuito abierto equivalente es el apropiado.
2
Capitulo l
Diodos semiconductores
(al
FIgura 1.3
o
al Estados de
(bl
Como se indic antes, el propsito inicial de esta seccin es presentar las caractersticas
de un dispositivo ideal para poder compararlas con las caractersticas de la variedad comercial. Segn se avance a travs de las prximas secciones, se deben considerar las siguientes
preguntas:
Qu tan cercana ser la resistencia directa o de "encendido" de un diodo prctico
comparado con el nivel O-.Q deseado?
Es la resistencia inversa parcial lo suficientemente grande como para permitir una
aproximacin de circuito abierto?
1.3
MATERIALES SEMICONDUCTORES
El trmino semiconductor revela por si mismo una idea de sus caractersticas. El prefijo semi
suele aplicarse a un rango de niveles situado a la mitad entre dos lmites.
El trmino conductor se aplica a cualquier material que soporte un flujo generoso de
carga, cuando una fuente de voltaje de magnitud limitada se aplica a travs de sus
terminales.
Un aislante es un material que ofrece un nivel muy bajo de conductividad bajo la
presin de una fuente de voltaje aplicada.
Un semiconductor, por tanto, es un material que posee un nivel de conductividad sobre
algn punto entre los extremos de un aislante y un conductor.
p=--=
1
(n)(cm')
(l.l)
=>n-cm
cm
cm
p~-
A=lcm 2 l=lcm
Iplohms
Este hecho ser de utilidad cuando se comparen los niveles de resistividad en los anlisis que se
presentan enseguida.
En la tabla 1.1 se muestran los valores tpicos de resistividad para tres categoras amplias
de materiales. Aunque se pueda estar familiarizado con las propiedades elctricas del cobre y la
mica, las caractersticas de los materiales semiconductores, germanio (Ge) y silicio (Si), pue1.3 Materiales semiconductores
Semiconductor
Aislante
p == 10-6 O-cm
p == 50 O-cm (germanio)
p == 50 X 103 O-cm (silicio)
p= 10 12 n-cm
(cobre)
/
/
/
/
/
.1
(mica)
den ser relativamente nuevas. Como se encontrar en los captulos que siguen, ciertamente no
son los nicos dos materiales semiconductores; sin embargo, son los que ms interesan en el
desarrollo de dispositivos semiconductores. En aos recientes el cambio ha sido estable con
el silicio, pero no as con el germanio. cuya produccin an es escasa.
Observe en la tabla 1.1 el rango tan grande entre los materiales conductores y aislantes para
la longitud de 1 cm (un rea de lcm') de material. Dieciocho lugares separan la colocacin del
punto decimal de un nmero a otro. Ge y Si han recibido la atencin que tienen por varias razones. Una consideracin muy importante es el hecho de que pueden ser fabricados con un muy
alto nivel de pureza. De hecho, los avances recientes han reducido los niveles de impureza en el
material puro a una parte por cada 10 mil millones (1 : 10 000 000 000). Es posible que alguien
se pregunte si estos niveles de impureza son realmente necesarios. En realidad lo son si se considera que la adicin de una parte de impureza (del tipo adecuado) por milln, en una oblea de
silicio, puede cambiar dicho material de un conductor relativamente pobre a un buen co~ductor .
de electricidad. Como es obvio, se est manejando un espectro completamente nuevo de niveles de comparacin, cuando se trata con el medio de los semiconductores. La capacidad de cambiar las caractersticas del material en forma significativa a travs de este proceso, que se conoce
como "dopado", es otra razn ms por la cual el Ge y el Si han recibido tanta atencin. Otras
razones incluyen el hecho de que sus caractersticas pueden alterarse en forma significativa a
travs de la aplicacin de calor o luz, una consideracin importante en el desarrollo de dispositivos sensibles al calor o a la luz.
Algunas de las cualidades nicas del Ge y el Si que se observaron antes se deben a su
estructura atmica. Los tomos de ambos materiales forman un patrn muy definido que es
peridico en naturaleza (esto es que continuamente se repite el mismo). A un patrn completo
se le llama cristal, y al arreglo peridico de los tomos, red cristalina. Para el Ge y el Si el
cristal tiene la estructura de diamante de tres dimensiones que se muestra en la figura 1.5.
Cualquier material compuesto slo de estructuras repetidas de cristal del mismo tipo se deno
mina estructura de cristal nico. Para los materiales semiconductores de aplicacin prctica en
el campo de la electrnica, esta caracterstica de cristal nico existe y, adems, la periodicidad
de la estructura no cambia en forma significativa con la adicin de impurezas en el proceso de
dopado.
Ahora, se examinar la estructura del tomo en s y se observar cmo se pueden afectar
las caractersticas elctricas del material. Como se tiene entendido, el tomo se compone de
tres partculas bsicas: el electrn, el protn y el neutrn. En la red atmica, los neutrones y los
protones forman el ncleo, mientras que los electrones se mueven alrededor del ncleo sobre
una rbita fija. Los modelos de Bohr de los semiconductores que se usan con mayor frecuencia, el germanio y el silicio, se muestran en la fignra 1.6.
Como se indica en la figura 1.6a, el tomo de germanio tiene 32 electrones en rbita,
mientras que el silicio tiene 14 electrones en varias rbitas. En cada caso, existen cuatro electrones en la rbita exterior (valencia). El potencial (potencial de ionizacin) que se requiere
para movilizar cualquiera de estos cuatro electrones de valencia, es menor que el requerido
por cualquier otro electrn dentro de la estructura. En un cristal puro de germanio o de silicio
estos cuatro electrones de valencia se encuentran unidos a cuatro tomos adjuntos. como se
muestra en la figura 1.7 para el silicio. Tanto el Ge como el Si son referidos como tomos
tetravalentes, porque cada uno tiene cuatro electrones de valencia.
Electrones
en rbita
EI,,,mn,,~
de valencia
lb)
Figura 1.7
silicio.
Si bien la unin covalente generar una unin ms fuerte entre los electrones de valencia
y su tomo, an es posible para los electrones de valencia absorber suficiente energa cintica
por causas naturales, para romper la unin covalente y asumir el estado "libre". El trmino
"libre" revela que su movimiento es muy sensible a los campos elctricos aplicados, como los
establecidos por las fuentes de voltaje o cualquier diferencia de potencial. Estas causas naturales incluyen efectos como la energa lumnica en la forma de fotones y la energa trmica del
medio que lo rodea. A temperatura ambiente existen aproximadamente 1.5 x 10 10 portadores
libres en un centmetro cbico de material intrnseco de silicio.
Se dice que los materiales semiconductores como el Ge y el Si, que muestran una
reduccin en resistencia con el incremento en la temperatura, tienen un coeficiente
de temperatura negativo.
Quiz el lector recuerde que la resistencia de casi todos los conductores se incrementar
con la temperatura. Esto se debe al hecho de que el nmero de portadores en un conductor no
se incrementar significativamente con la temperatura, pero su patrn de vibracin con respecto a una localizacin relativamente fija aumentar la dificultad para que los electrones pasen a
travs de ella. Un incremento en la temperatura, por tanto, genera un aumento del nivel de
resistencia y un coeficiente positivo de temperatura.
Energa
Nivel de valencia (capa ms externa)
Banda de energa vaca!
Banda de energa vaca
etc.
.. Ncleo
(a)
Energa
Energa
ElectroneS
Banda de conduccin
"libres" para
establecer la
Banda de conduccin
conduccin --_._
f-.,-------'""
t
I
Energa
-.
Banda de conduccin
Las bandas
se traslapan --I;;;:;;;;
Banda de valencia
/ Electrones ~ -
f-'-------,. de valencia
e.
.'
unidos a la
Banda de valencia
:.. ,Banda de y.alencia .
estructura
atmica
E = 1.1 eV (Si)
= 0.67 eV (Ge)
,,~ =
Aislante
1.41 eV (GaAs)
Semiconductor
Conductor
(b)
Entre los niveles de energa discretos existen bandas vacas, en las cuales no pueden aparecer electrones dentro de la estructura atmica aislada. Cuando los tomos de un material se
unen para formar la estructura de la red cristalina, existe una interaccin entre los tomos que
ocasiona que los electrones dentro de una rbita en particular de un tomo tengan ligeras
diferencias en sus niveles de energa. respecto a los electrones en la misma rbita de un tomo
adjunto. El resultado neto es una expansin de la banda de los niveles discretos de estados de
energa posibles para los electrones de valencia, como se muestra en la figura 1.8b. Observe
que existen niveles y estados de energa mximos en los cuales se puede encontrar cualquier
electrn, y una regin prohibida entre la banda de valencia y el nivel de ionizacin. Recuerde
que la ionizacin es el mecanismo mediante el cual un electrn puede absorber suficiente
energa para separarse de su estructura atmica y entrar en la banda de conduccin. Se observar que la energa asociada con cada electrn se mide en electrn volts (eV). La unidad de
medida es adecuada, porque
I W=QV I
eV
(1.2)
segn se deriv de la ecuacin definida para el voltaje V = W /Q. Q es la carga asociada con un
nico electrn.
Sustituyendo la carga de un electrn y una diferencia de potencial de 1 volt en la ecuacin
(1.2) se tiene un nivel de energa referido como un electrn volt. Debido a que la energa
tambin se mide en joules y que la carga de un electrn = 1.6 x 1j}-19 coulomb,
(1.3)
A O K o cero absoluto (-273.15 OC), todos los electrones de valencia de los materiales
semiconductores se encuentran en la capa exterior del tomo con niveles de energa asociados
con la banda de valencia de la figura 1.8b. Sin embargo, a temperatura ambiente (300 K, 25 oC)
un gran nmero de electrones de valencia han adquirido suficiente energa para dejar la banda
de valencia, y han atravesado la banda de energa vaca definida por Eg en la figura 1.8b y
entrado a la banda de conduccin. Para el silicio Eg es de 1.1 eV, para el germanio 0.67 eV
y para el arseniuro de galio 1.41 e V. Para el germanio, Eg obviamente es menor, y se debe al
gran nmero de portadores en dicho material, comparado al silicio expuesto a temperatura
ambiente. Observe que para el aislante la banda de energa es con frecuencia de 5 eV o ms, lo
cual limita drsticamente el nmero de electrones que pueden entrar a la banda de conduccin
a temperatura ambiente. El conductor tiene electrones en la banda de conduccin aun a O K.
Por tanto, es bastante obvio que a temperatura ambiente existan portadores libres ms que
suficientes para soportar un gran flujo de carga o corriente.
En la seccin 1.5 encontrar que si ciertas impurezas se aaden a los materiales
semiconductores intrnsecos, ocurrirn estados de energa en las bandas prohibidas, lo que
causar una reduccin neta en Eg para ambos materiales semiconductores y, por consecuencia, tambin una mayor densidad de portadores en la banda de conduccin a temperatura
ambiente.
Material tipo n
Tanto el material tipo n como el tipo p se forman mediante la adicin de un nmero predeterminado de tomos de impureza al gennanio o al silicio. El tipo n se crea a travs de la introduccin
de elementos de impureza que poseen cinco electrones de valencia (pentavalentes), como el
antimonio, arsnico y fbsforo. El efecto de estos elementos impuros se indica en la figura 1.9
Figura 1.9
Impureza de antimonio
en el material tipo n.
(utilizando el antimonio como impureza en el silicio). Observe que las cuatro uniones covalentes
an se encuentran presentes. Existe, sin embargo, un quinto electrn adicional debido al tomo
de impureza, mismo que se encuentra desasociado de cualquier unin covalente en particular.
Este electrn restante, unido dbilmente a su tomo (antimonio), se encuentra relativamente
libre para moverse dentro del recin formado material tipo n. Debido a que el tomo de impureza insertado ha donado un electrn relativamente "libre" a la estructura:
A 1m; impureZ/lS tlifundJos con cinco electrones de valencll se les l/mnll tomos donares.
Es importante comprender que, aunque un nmero importante de portadores "'libres" se
han creado en el material tipo n, ste an es elctricamente neutral, debido a que de manera
ideal el nmero de protones cargados positivamente en los ncleos es todava igual al nmero
de electrones 'libres" cargados negativamente y en rbita en la estructura.
El efecto de este proceso de dopado sobre la conductividad relativa se describe mejor a
travs del diagrama de bandas de energa de la figura 1.10. Observe que un nivel de energa
discreto (llamado el nivel del donor) aparece en la banda prohibida con un Eg significativamente
menor que aquel del material intrnseco. Aquellos electrones "libres" que se deben a la impureza aadida se sitan en este nivel de energa, y tienen menor dificultad para absorber la
energa trmica suficiente para moverse a la banda de conduccin a temperatura ambiente. El
resultado es que a temperatura ambiente existe un gran nmero de portadores (electrones) en el
nivel de conduccin, y la conductividad del material aumenta en forma significativa. A temperatura ambiente en un material de Si intrnseco existe aproximadamente un electrn libre por
cada 10 12 tomos (uno por cada 109 para Ge). Si el nivel de "dosificacin" fuera de 1 en 10
millones (lO'), la proporcin (10 12110 7 = 105 ) indicaria que la concentracin de portadores se
ha incrementado en una proporcin de 100,000 : l.
Energa
:;'B~~;da~de~~~~~
Es como antes
de la banda de energa.
Capitulo l
Diodos semiconductores
Material tipo p
El material tipo p se forma mediante el dopado de un cristal puro de germanio o de silicio con
tomos de impureza que poseen tres electrones de valencia. Los elementos que se utilizan
con mayor frecuencia para este propsito son el boro, galio e indio. El efecto de alguno de
estos elementos, como el boro sobre el silicio, se indica en la figura 1.11.
Observe que ahora existe un nmero de electrones insuficiente para completar las uniones
covalentes de la red cristalina recin fonnada. A la vacante que resulte se le llama hueco, y est
representado por un pequeo crculo o signo positivo debido a la ausencia de una carga negativa. Por tanto, la vacante resultante aceptar con facilidad un electrn "libre"':
A las impurezas difundidas con tres electrones de valencia se les conoce como tomos
aceptores.
El material resultante tipo p es elctricamente neutro, por las mismas razones descritas
para el material tipo n.
Flujo de huecos
Flujo de electrones
FIgUra 1.12
minoritario.
Cuando el quinto electrn de un tomo donor deja a su tomo, el tomo restante adquiere
una carga positiva neta: de ah el signo positivo en la representacin del ion donar. Por razones
anlogas, el signo negativo aparece en el ion aceptor.
Los materiales tipo n y p representan los bloques de construccin bsicos de los dispositivos semiconductores. En la siguiente seccin se encontrar que la "unin" de un solo material
tipo n con un material tipo p tendr por resultado un elemento semiconductor de importancia
considerable en los sistemas electrnicos.
Iones donores
Iones aceptores
Ponadores
mayoritarios
Portadores
minoritarios
Portadores
mayoritarios
Tipo n
Tipop
Portadores
minoritarios
10
Captulo l
Diodos semiconductores
1"
':~-~:I"
~~I.
FluJo de ponadores mayoritarios
tzD ~ DmA
"------0+
VD ~ DV
(sin polarizacin)
JI
El smbolo para el diodo se repite en la figura 1.15 con las regiones tipo n y tipo p asociadas. Observe que la flecha est asociada con el componente tipo p y la barra con la regin de
tipo n. Como se indic, para VD = O V, la corriente en cualquier direccin es O roA.
Si un potencial externo de V volts se aplica a travs de 1,,: unin p-n de tal forma que la
terminal positiva se encuentre conectada con el material tipo n y la terminal negativa est
conectada con e1 materia1 tipo p como se muestra en la figura 1.16, el nmero de iones
positivos en la regin de agotamiento del material tipo n se incrementar debido al gran
nmero de electrones "libres" atrados por el potencial positivo del voltaje aplicado. Por
razones similares, el nmero de iones negativos se incrementar en el material tipo p. El
efecto neto, por tanto, es una ampliacin de la regin de agotamiento. Dicha ampliacin
establecer una barrera de potencial demasiado grande para ser superada por los portadores
mayoritarios, adems de una reduccin efectiva del flujo de los portadores mayoritarios a
cero, como se muestra en la figura 1 .16 .
'---------,----
Regin de agotamiento
Figura 1.16
inversa.
o---I~M-----<o
_t,
La corriente de saturacin inversa rara vez es mayor que unos cuantos microamperes, con
excepcin de los dispositivos de alta potencia. De hecho, en aos recientes se encontr que su
nivel est casi siempre en el rango de nanoamperes para dispositivos de silicio, y en el rango de
microamperes para el germanio. El trmino saturacin proviene del hecho de que alcanza su
mximo nivel con rapidez y no cambia de manera significativa con el incremento del potencial
de polarizacin inversa, como se muestra en las caractensticas de los diodos de la figura 1.19
para VD < O V. Las condiciones de polarizacin inversa se describen en la figura 1.17 para el
smbolo de diodo y la unin p-n. Observe, en particular, que la direccin de 1, es contra la
flecha del smbolo. A su vez, que el potencialaegativo est conectado al materia! tipo p y el
potencial positivo a! material tipo n, y que la diferencia en las literales subrayadas para cada
regin revela una condicin de polarizacin inversa.
12
Una condicin de polarizacin directa O "encendido" se establece al aplicar el potencial positivo al materia! tipo p y el potencia! negativo al materia! tipo n, como lo muestra la figura 1.18.
Por tanto, para mayor referencia:
_1,
.
-,+~
}
)'
Imavoril:mo
ID
= lmayom:mo - 1,
8~8+
+ 8 + (-'"~ C<r.'
+8+8
p
Regin de agotamiento
VD
ID(mA)
I
I
20
19
Ec. (1.4)
lB
17
- -
16
I
I
15
14
I
I
l3
12
II
10
I
I
1/
3
I
-20
r->::0.3
-\0
-0.1
~A
--O.21J.A
5
4
-30
-, -
-40
~
-ID
1,
VD
-?4 .LA
,/
05
0.7
VD (V)
Ji Si~ polariz~ci~
(VD=OV,ID=OmA)
I I
11
I I
1.6
Diodo semiconductor
13
rsticas de la figura 1.19. Observe que la escala vertical de la figura 1.19 est en miliamperes
(aunque algunos diodos semiconductores tendrn una escala vertical en amperes), y la escala
horizontal en la regin de polarizacin directa tiene un mximo de 1 V. Por tanto, en general, el
voltaje a travs de un diodo de polarizacin directa ser de menos de 1 V. Observe tambin la
rapidez con que se incrementa la corriente despus del punto de inflexin de la curva de respuesta.
A travs del empleo de la fsica del estado slido se puede demostrar que las caractersticas generales de un diodo semiconductor se pueden definir mediante la ecuacin siguiente
(Similares)
14
Para valores positivos de VD' el primer trmino de la ecuacin anterior crecer con mayor
rapidez, y superar el efecto del segundo trmino. El resultado ser positivo para los valores
positivos de Vv e [v' y crecer de la misma manera que la funcin y = ex, la cual aparece en la
figura 1.20. En Vv =0 V, la ecuacin (1.4) se convierte en Iv = [,(e0 - 1) =IP - 1) = O mA, como
aparece en la fIgura 1.19. Para valores negativos de Vv' el primer trmino disminuir rpidamente debajo de 1" dando como resultado Iv =-1" que es la lnea horizontal de la figura 1.19. La ruptura
de las caractersticas en Vv = OV se debe slo al cambio drstico en la escala de mA a !LA.
Observe en la figura 1.19 que la unidad comercial disponible tiene caractersticas que se
encuentran desplazadas a la derecha por unas cuantas dcimas de un volt. Esto se debe a la
resistencia interna del "cuerpo" y a la resistencia externa de "contacto" de un diodo. Cada una
contribuye a un voltaje adicional sobre el mismo nivel de corriente, como lo determina la ley
de Ohm (V = IR). Con el tiempo, mientras se mejoran los mtodos de produccin, esta diferencia disminuir y las caractersticas reales se aproximarn a aquellas de la seccin (1.4).
Es importante observar el cambio en la escala para los ejes vertical y horizontal. Para
los valores positivos de ID' la escala se encuentra en miliamperes y la escala de la corriente
abajo del eje se calcula en microamperes (o posiblemente nanoamperes). Para Vv' la escala
para los valores positivos est en dcimas de volts y para los valores negativos la escala es
en decenas de volts.
En un principio, la ecuacin (l.4) parece algo compleja y es susceptible de generar un
temor injustificado de que sta se someter a todas las aplicaciones subsecuentes de diodos.
Sin embargo, afortunadamente en una seccin posterior se har un nmero de aproximaciones
que eliminar la necesidad de aplicar la ecuacin (1.4) Yofrecer una solucin con un mnimo
de dificultad matemtica.
Antes de dejar el tema del estado de polarizacin directa, las condiciones para la conduccin
(el estado "encendido") se repiten en la fIgura 1.21 con los requerimientos de polaridad y la
direccin resultante del flujo de portadores mayoritarios. Observe en particular cmo la direccin de la conduccin concuerda con la flecha en el smbolo (segn se revel para el diodo ideal).
Regin Zener
Aunque la escala de la figura 1.19 se encuentra en mltiplos de diez volts en la regin negativa,
existe un punto en el cual la aplicacin de un voltaje demasiado negativo dar por resultado un
agudo cambio en las caractersticas, como lo muestra la figura 1.22. La corriente se incrementa
V/
,,
,
1-- Regin
Zener
a una velocidad muy rpida en una direccin opuesta a aquella de la regin de voltaje positivo.
El potencial de polarizacin inversa que da como resultado este cambio muy drstico de las
caractersticas se le llama potencial Zener y se le da el smbolo Vz .
Mientras el voltaje a travs del diodo se incrementa en la regin de polarizacin inversa, la
velocidad de los portadores minoritarios responsables de la corriente de saturacin inversa (
tambin se incrementarn. Eventualmente, su velocidad y energa cintica asociada (WK :=
: mv 1 ) ser suficiente para liberar portadores adicionales por medio de colisiones con otras
estructuras atmicas estables. Esto es, se generar un proceso de ionizacin por medio del cual
los electrones de valencia absorben suficiente energa para dejar su tomo. Dichos portadores
adicionales pueden luego ayudar al proceso de ionizacin, hasta el punto en el cual se establece una gran corriente de avalancha que determina la regin de ruptura de avalancha.
La regin de avalancha (Vz ) se puede acercar al eje vertical al incrementar los niveles de:
dopado en los materiales tipo p y tipo n. Sin embargo, mientras Vz disminuye a niveles muy
bajos, como -5 V, otro mecanismo llamado ruptura Zener contribuir con un cambio agudo en
la caracterstica. Esto ocurre debido a que existe un fuerte campo elctrico en la regin de la
unin que puede superar las fuerzas de unin dentro del tomo y "generar" portadores. Aunque el
mecanismo de ruptura Zener es un contribuyente significativo slo en los niveles ms bajos de Vz
este cambio rpido en la caracterstica a cualquier nivel se denomina regin Zener, y los diodos que
utilizan esta porcin nica de la caracterstica de una unin p-n son los diodos Zener. Estos
diodos se describen en la seccin 1.14.
La regin Zener del diodo semiconductor descrito se debe evitar si la respuesta de un
sistema no debe ser alterada completamente por el severo cambio en las caractersticas de esta
regin de voltaje inverso.
El mximo potencial de polarizacin inversa que puede ser aplicado antes de entrar a
la regin Zener se conoce como voltaje pico inverso (referido simplemente como el
valor PIV, por las iniciales en ingls de: Peak Inverse Voltage) o PRV, por las
iniciales en ingls de: Peak Reverse Voltage).
Si una aplicacin requiere de un valor PIV mayor que el de una sola unidad. se deben
conectar en serie un nmero de diodos de la misma caracterstica. Los diodos tambin se
conectan de manera paralela para aumentar la capacidad de transporte de corriente.
15
lo (roA)
30
25
G,
Si
20
lS
lO
Vz(Ge)
~
D.l 0.2 0.3 0.4 0.5 0.6 0.7 0.8 VD (V)
t
J, (Ge)
Si
1 ~A
VT(Ge)
VT(Si)
2 }.lA
3~
Ge
para alcanzar la regin de conduccin. ste suele ser del orden de 0.7 V de magnitud para los
diodos de silicio disponibles en el mercado, y 0.3 V para diodos de germanio cuando se redondea a la siguiente dcima. La mayor variacin para el silicio se debe, bsicamente, al factor r
en la seccin (lA). Este factor toma parte en la determinacin de la forma de la curva slo en
niveles de corriente muy bajos. Una vez que la curva empieza su crecimiento vertical, el factor
r cae a 1 (el valor continuo del germanio). Esto es evidente por las similitudes en las curvas
una vez que el potencial de conduccin se ha alcanzado. El potencial por el cual ocurre este
crecimiento se conoce como potencial de conduccin de umbralo de encendido. Con frecuencia, la primera letra de un trmino que describe una cantidad en particular se usa en la notacin
para dicha cantidad. Sin embargo, para asegurar un mnimo de confusin con otros trminos,
como el voltaje de salida (VD' por las iniciales en ingls de: output) y el voltaje de polarizacin
directa (Vp por la inicial en ingls de:forward), la notacin Vrha sido adaptada para este libro
por la palabra "umbral" (por la inicial en ingls de: threshold).
En resumen:
VT = 0.7 (Si)
VT = 0.3 (Ge)
Obviamente, mientras ms cercana al eje vertical es la excursin, ms cerca de lo "ideal" est
el dispositivo. Sin embargo. las otras caractersticas del silicio comparadas con el germanio lo
hacen ser el elegido en la mayor parte de las unidades disponibles en el mercado.
Efectos de la temperatura
La temperatura puede tener un marcado efecto sobre las caractersticas de un diodo
semconductor de silicio, segn se comprob mediante un diodo de silicio tpico en la figura
1.24. A partir de mltiples experimentos se encontr que:
La corriente de saturacin inversa ls ser casi igual al doble en magnitud por cada
10C de incremento en la temperatura.
16
ID (mA)
(392F)
200C 100C 25C
12
lO
I
I
I
I
I
f---H---i--I::::=p-1F
_=. (punto de ebullicin
f-----fl-,--If---f'--+----1
/1
,-- ---1--------1--1
-
_1- -
,:
~- ;
~
0.7
1.5
_/f- 2
-
1:
./
/...%:: .......('
I
..................................
(1
/1
I--+-l'-h//I-...rl:"..'---+-----1
lO
'fl
del ag.ua)
(V)
, I
(!lA)
oc.
1. 7
NIVELES DE RESISTENCIA
Cuando el punto de operacin de un diodo se mueve desde una regin a otra, la resistencia del
diodo tambin cambiar debido a la forma no lineal de la curva caracterstica. En los siguientes
prrafos se demostrar cmo el tipo de voltaje o seal aplicado definir el nivel de la resistencia de inters. Se presentarn tres niveles diferentes en esta seccin, pero aparecern de nuevo
cuando se analicen otros dispositivos. Por tanto, es muy importante que su detenninacin se
comprenda con claridad.
17
Resistencia en dc o esttica
La aplicacin de un voltaje de a
( 1.5)
Los niveles de resistencia en de en el punto de inflexin y hacia abajo sern mayores que
los niveles de resistencia que se obtienen para la seccin de crecimiento vertical de las caractersticas. Como es natural, los niveles de resistencia en la regin de polarizacin inversa sern
muy altos. Debido a que, por lo regular, los hmetros utilizan una fuente de comente relativamente constante, la resistencia determinada ser en el nivel de corriente predeterminado (casi
siempre unos cuantos miliamperes).
ID (mA)
EJEMPLOl.l
30
_
20
Silicio
------------
10
_
....- - - - + 0
lIlA
0.5
0.8
VD (V)
Solucin
a)
0.5 V
2rnA
18
= 2500
b)
c)
En VD=-lOV,ID=-I,=-lpA(delacurva)y
VD
10V
RD = = - - = 10 MO
ID
1 pA
Es obvio que se sustentan algunos de los comentarios anteriores con respecto a los niveles de
resistencia de de un diodo.
Resistencia en ac o dinmica
A partir de la ecuacin 1.5 y en el ejemplo l.l resulta obvio que la resistencia en dc de un diodo
es independiente de la forma de la caracterstica en la regin que rodea el punto de inters. Si
se aplica una entrada senoidal en lugar de una entrada de de, la situacin cambiar por completo. La entrada variante desplazar de manera instantnea el punto de operacin hacia arriba y
abajo en una regin de las caractersticas y, por tanto, define un cambio especfico en corriente
y voltaje, como lo muestra la figura 1.27. Sin tener una seal con variacin aplicada, el punto
de operacin sera el punto Q que aparece en la figura 1.27, determinado por los niveles de dc
aplicados. La designacin del punto Q se deriva de la palabra estable (por la inicial en ingls
de: quiescent), que significa "estable o sin variacin~'.
fCfJ'
'" ----------
Lnea tangente
L_ _ , _ _ _ . ' :
___
-----
-.
PuntoQ
(ope"dn de)
Figura 1.27
Definicin de la
Una lnea recta dibujada tangencialmente a la curva a travs del punto Q, como se muestra en
la figura 1.28, definir un cambio en particular en el voltaje, as como en la corriente que pueden
ser utilizados para detenninar la resistencia en ac o dinmica para esta regin en las caractersticas del diodo. Se debe hacer un esfuerzo para mantener tan pequeo y equidistante como sea
posible el cambio en ei voltaje y en la corriente a cualquier lado del punto Q. En forma de ecuacin,
I = ~Vd
rd - dI
(1.6)
Mientras mayor sea la pendiente, menor ser el valor de ~Vd para el mismo cambio en Md y
menor ser la resistencia. La resistencia ac en la regin de crecimiento vertical de la caracterstica es, por tanto, muy pequea, mientras que la resistencia ac es mucho ms alta en los niveles
de corriente bajos.
19
EJEMPLO 1.2
30
1I
25
. raI"
20
\"v
u"
15
10
5
4 - ............
-----------------,.,
0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9
VI> (V)
aY,}
F.gura 1.29
Ejemplo 1.2.
Solucin
a)
!J.[d;
!J.Vd
4mA - O mA = 4mA
y la resistencia en ac:
!J.Vd
r = -d
b)
!J.[d
0.11 Y
= - - = 27.5 O
4 mA
= lOmA
!J.[d
= 30mA - 20mA
!J.Vd
y la resistencia ac:
!J.V
0.02 Y
r d = - d- = - - ; 2 0
!J.[d
20
10 mA
e)
0.7V
Vv
= --
Iv
2mA
= 350 Q
Vv
0.79 V
Iv
= 31.62 Q
25 roA
(lo)
dVv
= dV
k
dIo
[IsCekVDITK - 1)]
=-(lv+ / ,)
TK
dVo
- - '" --Iv
dVo
TK
k=
II ,600
II ,600
=11,600
TI
y a temperatura ambiente
TK
dIo
dVD
1l,6OO
- 38.93
298
= 38.931v
=VIl), se obtiene
rd =
Iv
26mV
(1.7)
L -_ _ _I_o_....JGe.s;
21
El significado de la ecuacin (1.7) debe comprenderse con claridad. Este implica que la resistencia dinmica se puede encontrar mediante la sustitucin del valor de la corriente en el punto
de operacin del diodo en la ecuacin. No hay necesidad de tener las caractensticas disponibles o de preocuparse per trazar lneas tangenciales como se defmi en la ecuacin (1.6). Sin
embargo, es importante considerar que la ecuacin (l.7) es exacta slo para valores de ID en la
seccin de crecimiento vertical de la curva. Para valores menores de ID' 1] 2 (silicio) y el
valor obtenido de rd se debe multiplicar por un factor de 2. Para los valores pequeos de ID por
abajo del punto de inflexin de la curva,la ecuacin (1.7) resulta inadecuada.
Todos los niveles de resistencia que se han detenninado hasta ahora han sido definidos
para la unin p-n y no incluyen la resistencia del material semiconductor en s (llamada resistencia del cuerpo), y la resistencia que presentan la conexin entre el material del semiconductor
y el co~ductor metlico exterior (llamada resistencia del contacto). Estos niveles de resistencia
adicionales pueden incluirse en la ecuacin (1.7) al aadir la resistencia denotada por rB como
aparece en la ecuacin (1.8). Por tanto,la resistencia incluye la resistencia dinmica definida por la ecuacin 1.7 y la resistencia r B que recin se present.
r;
r'
26mV
=: - - -
+ rB
ohms
(1.8)
El factor r B puede tener un rango tpico desde 0.1 O para los dispositivos de alta potencia
a 2 O para algunos diodos de baja potencia y propsitos generales. Para el ejemplo 1.2 la
resistencia ac en 25 mA se calcul como 2 O. Utilizando la ecuacin (l.7) se obtiene
26mV
26mV
rd = - 1 - = 25mA = 1.04D
D
rd = 2(
---r
26m'V\
ID
(26mj
2 - - = 2(130) = 260
2mA
Resistencia en ac promedio
Si la seal de entrada es lo suficientemente grande para producir una gran excursin tal como
lo indica la figura 1.30, a la resistencia asociada con el dispositivo para esta regin se le llama
resistencia en ac promedio. La resistencia ac promedio es, por definicin, la resistencia deter-
22
ID (mA)
20
15
tJ d
10
0.1
0,2
0.3
DA
0.5
0.6
0.7
0.8
0.9
" ,V,
minada por una lnea recta dibujada entre dos intersecciones establecidas por unos valores
mximos y mnimos del voltaje de entrada, En forma de ecuacin (obsrvese la figura 1.30),
L\, Vd
r av:::: ..ld
(1.9)
punto por punto
=0.725 V
= 0.075 V
L\,Vd
con
L\,Vd
0.075 V
r,,=--=----=5Q
Md
15 mA
- 0.65 v
Tabla resumen
La tabla 1.2 se desarroll con objeto de reforzar las importantes conclusiones de las ltimas
pginas y de hacer nfasis en las diferencias entre los diversos niveles de resistencia. Como se
indic antes, el contenido de esta seccin es el fundamento para gran cantidad de clculos de
resistencia que se efectuarn en secciones y captulos posteriores.
1.7 Niveles de resistencia
23
Tipo
DC
especiales
Determinacin
grfica
o
esttica
AC
o
dinmica
b.Vd
26mV
rd = - - : - !!.id
ID
26mV/IDQ
ac
promedio
.6./d
1.8
punto a punto
24
ID (mA)
()
0.7\1 O.sV
VD (V)
(Vj)
+
o
travs del dispositivo. y se generar una condicin de polarizacin inversa en el estado de circuito abierto para el dispositivo. Debido a que un diodo semiconductor de silicio no alcanza el
estado de conduccin hasta que VD alcanza 0.7 V con una polarizacin directa (segn se muestra
en la figura 1.31), debe aparecer una batera Vr que se opone a la conduccin en el circuito
equivalente segn se muestra en la figura 1.32. La batera slo especifica que el voltaje a travs
del dispositivo debe ser mayor que el umbral del voltaje de la batera antes que pueda establecerse la conduccin a travs del dispositivo en la direccin que dicta el diodo ideal. Cuando se
establezca la conduccin, la resistencia del diodo ser el valor especificado de '".
Sin embargo, tenga en cuenta que V T en el circuito equivalente no es una fuente de voltaje
independiente. Si se coloca un voltmetro a travs de un diodo aislado encima de una mesa de
laboratorio, no se obtendr una lectura de 0.7 V. La batera slo representa el defasamiento
horizontal de las caractersticas que deben excederse para establecer la conduccin.
0.8 V - 0.7V
lOmA - DmA
0.1 V
=lOQ
lOmA
25
.,... r~,,=OQ
equivalente es la misma que aparece en las caractersticas del diodo, tal como se muestra en la
figura 1.33. Desde luego, esta aproximacin se emplea con frecuencia en el anlisis de circuitos semiconductores segn se demuestra en el captulo 2. El circuito equivalente reducido
aparece en la misma figura. ste establece que un diodo de silicio con polarizacin directa en
un sistema electrnico bajo condiciones de de tiene una cada de 0.7 V a travs de l, en el
estado de conduccin a cualquier nivel de corriente del diodo (desde luego, dentro de los
valores nominales).
Tabla resumen
Por claridad, los modelos de diodos que se utilizan para el rango de parmetros y aplicaciones
de circuito se presentan en la tabla 1.3, con todas sus caractersticas en segmentos lineales.
Cada uno se investigar con mayor detalle en el captulo 2. Siempre existen excepciones a la
regla general, pero es muy cierto que el modelo equivalente simplificado se utilizar con mucha frecuencia en el anlisis de sistemas electrnicos, mientras que el diodo ideal es aplicado
con mayor regularidad en el anlisis de los sistemas de fuente de alimentacin donde se localizan los mayores voltajes.
26
Tipo
Modelo
Modelo de segmentos
lineales
Caractersticas
v,
v,
Modelo
simplificado
Dispositi vo
ideal
1.9
Rred r~v
Ered VT
Los datos acerca de los dispositivos semiconductores especficos suele presentarlos el fabricante de dos maneras. Es comn que consistan slo de una breve descripcin limitada, a veces
de una pgina. De otra forma, es un extenso examen de las caractersticas con sus grficas,
trabajo artstico, tablas, etc. Sin embargo, en cualquier caso, existen piezas especficas de datos que deben incluirse para una correcta utilizacin del dispositivo. stos incluyen:
27
Si se aplica el modelo simplificado para una aplicacin en particular (un caso frecuente), se puede sustituir VD = VT = 0,7 V para un diodo de silicio en la ecuacin (1.10), y
determinar la disipacin de potencia resultante para compararla contra el valor de mxima
potencia. Es decir,
Pdi'ip'd' -
(Ul)
(0,7 V)/D
ENCAPSULADO 0035
c-l----
SOOmW
3.33 mWOC
0-1-----
100 V
180V
200mA
500mA
600mA
BAY73
BA129
VF
CARACTERSTICA
Voltaje
dir~cto
F
G
IR
MN
BA 129
MX
0.85
1.00
0.81
0.94
0.78
0.69
0.88
0.80
0.67
0.75
0.60
0.68
MN
MX
0.69
1.00
0.83
0.60
0.51
0.71
0.60
0.78
500
5.0
Corriente inversa
Bv
Voltaje de ruptura
Capacitancia
8.0
3.0
rr
125
UNIDADES
nA
nA
V R -20V,T A - 12S"C
VR = lOOV
VR = lOOV,T A
125C
VR = 180V
VR = 180V.TA
100C
nA
5.0
~A
6.0
=
=
=
IF
200 mA
IF
100 mA
IF
SOmA
IF=lOmA
If =5.0mA
IF = 0.1 mA
IF = 0.1 mA
10
200
CONDICIONES DE PRUEBA
V
V
V
V
V
V
V
~A
1.0
l.OA
4.0A
BAY73
SMBOLO
NOTAS
Cone~iones d~
pF
~,
lOO~A
IR -
vR
= O,f -
1.0MHz
IF - IOmA,V R
35V
RL
1.0 a lOOkO
CL
lOpF,IAN256
=
=
NOTAS:
t Estos son valores lmites sobre 10$ cuales el funcionamiento del diodo puede ser daado.
2 Estos son lmit~~ de estado estables. La fbrica debe ser consultada sobre aplIcaciones que involucran pulsos u operacin con ciclo ele trabajo bajo.
Figura 1.35 Caractersticas elctricas de los diodos de alto voltaje y baja fuga Fairchild BAY73 . BA
129. (Cortesa de Fairchild Camera and Instrument Corporation.)
28
Una copia exacta de los datos proporcionados por Fairchild Camera and Instrument
Corporaton para sus diodos de alto voltaje y baja fuga BAY73 y BA 129 aparece en las figuras
1.35 y 1.36. Este ejemplo representara la lista extensa de datos y caractersticas. El trmino
rectificador se aplica a un diodo cuando se emplea con frecuencia en un proceso de rectificacin,
mismo que se describir en el capitulo 2.
a 25
1000
CAPACITANCIA CONTRA
VOLTAJE INVERSO
6.0
500
-;;
"
.~
-<
100
.- -, =-
1.0
1.0
001
0.0 1
0.2
0.4
VF
0.6
0.8
1.0
1.2
I,
T" = 2~oC
-::;;p
0.1
.S
E
0.5
0.2
:7
I '
0.05
-'
0.02
1I
om
25
50
2.0
2.5
'--';"
i
8.0
4.0
(MPEDANCIA DINMICA
CONTRA CORRIE~TE DIRECTA
100
~+.
I
1.0
lO
1.0
~";
100
, 11
25
TA
50
75
100
125
o. I
400
300
200
100
\.
E
,
10
1.0
100
IK
JQK
RD -Impedancia dinmica - Q
'"
r\T
Tip~W
ISO
400
i
I
500
CORRIENTE RECTIFICADA
PROMEDIO Y CORRIENTE DIRECTA
CONTRA TEMPERATURA AMBIENTE
DISIPACiN DE POTENCIA
1'\
'\ i
f'\:
,I
Temperatura ambiente _ oC
CURVA DE PRDIDA DE
500
1~<.=?I,dc
,
0.0 I
0.1
125
II
folkH,
r,'~.
7S
'.
I~~
lOO
E
e
16
12
10
3.0
~ v,, 125 V
IK
1.5
,
!
\.
"'-.
5K
vl
I
1.0
\"
\'
1.0
0.5
2-D
-X
30
40
O. 1
=
~
"O
(;
-:'i
'2.
.~-
~-' ' -
10
'
50
, I i
toO
I,
1'\
~~'
;,
300
"'1;
T
. ,\1
0,
I
I
'"
200
100
I
I
f--+-I--+C",",;:'
OL-~
__-L~~~~~
Figura 1.36
29
Las reas especficas de las hojas de datos se resaltaron en gris con una letra de identificacin correspondiente a la descripcin siguiente:
A:
Los voltajes mnimos de polarizacin inversa (PIV) para cada diodo a una corriente
de saturacin inversa especificada.
B:
C:
D:
E:
El rango de valores de VF en IF =200 mA. Observe que excede VT =0.7 V para ambos dispositivos.
F:
El rango de valores de VFen I F = 1.0 mA. En este caso, observe cmo los lmites superiores se encuentran alrededor de 0.7 V.
G:
En V R " 20 Vy una temperatura de operacin tpica IR" 500 nA= 0.5 LA, mientras
que a un voltaje inverso mayor IR cae a S nA = 0.005 ..A.
H:
1:
En algunas de las curvas de la figura 1.36 se utiliza una escala logartmica. Una breve
investigacin de la seccin 11.2 debe ayudar a la lectura de las grficas. Observe, en la figura
superior izquierda, la manera en que VF se increment desde cerca de 0.5 V a ms de 1 V,
mientras I F aument de lO ..A a ms de lOO mA. En la figura inferior se encuentra que la
corriente de saturacin inversa cambia un poco con los cambios crecientes de VR, pero permanece en menos de 1 nA a temperatura ambiente hasta VR = 125 V. Sin embargo, como se
aprecia en la figura adjunta, la comente de saturacin inversa se incrementa con rapidez con el
aumento en la temperatura (tal como se pronostic antes).
En la figura superior derecha se observa cmo disminuye la capacitancia con el incremento en el voltaje de polarizacin inversa, y en la figura inferior se puede ver que la resistencia ac
(rd ) es slo cercana al Q en lOO mA y aumenta a lOO Q en corrientes menores de 1 mA (segn
se esperaba a partir del anlisis en secciones anteriores).
La corriente rectificada promedio, la corriente directa pico repetitiva y la corriente de
sobrecarga pico, COmo aparecen en la hoja de especificaciones, se definen de la manera
siguiente:
1. Corriente rectificada promedio. Una seal rectificada de media onda (descrita en la seccin 2.8) tiene un valor promedio definido por 1" = 0.318 Ip"o' El valor de la corriente
promedio es menor que las comentes directas continuas o pico repetitivo, porque una forma de onda de corriente de media onda tendr valores instantneos mucho ms altos que el
valor promedio.
2. Corriente directa pico repetitivo. ste es el valor mximO instantneo de la corriente directa repetitiva. Observe que debido a que se encuentra en este nivel durante un breve periodo,
y otros factores similares, existirn corrientes muy altas a travs del dispositivo durante
breves intervalos de tiempo (que no Son repetitivos). Este valor nominal define el valor
mximo y el intervalo de tiempo para tales sobrecargas del nivel de corriente.
30
captulo l
Diodos semiconductores
C(pF)
..
15
10
Polarizacin inversa (C r )
7
5
(V)
7
POlarizacin,directa (CD ) -
-25
-20
-15
-lO
0.25
0.5
31
1.11
Existen ciertas partes de datos que, por lo general, presentan los fabricantes en las hojas de
especificaciones de diodos. Una de estas cantidades que todava no se ha considerado es el
tiempo de recuperacin inverso, y se denota mediante t rr . En el estado de polarizacin directa,
se mostr antes que existe un gran nmero de electrones del material tipo n que pasan a travs
del material tipo p, y un gran nmero de huecos en el tipo n, lo cual es un requisito para la
conduccin. Los electrones en el tipo p y los huecos que se difunden hacia el material tipo n
establecen un gran nmero de portadores minoritarios en cada material. Si el voltaje aplicado
se invierte para establecer una nueva situacin de polarizacin inversa, idealmente se deseara
ver que el diodo cambia de fonna instantnea, del estado de conduccin al de nO conduccin.
Sin embargo, debido a que un gran nmero de portadores minoritarios se localizan en cada
material, la corriente del diodo se invertir como se muestra en la figura 1.39, Y permanecer
en este nivel susceptible de ser medido durante un tiempo t, (tiempo de almacenamiento) que
requieren los portadores minoritarios para retornar a su estado de portadores mayoritarios dentro del material opuesto. En esencia~ el diodo pennanecer en el estado de circuito cerrado con
una corriente linversa determinada por los parmetros de la red. En algn momento, una vez que
ha pasado esta fase de almacenamiento, la corriente se reducir en nivel hasta llegar a aquel
asociado con el estado de no conduccin. Este segundo periodo se denota mediante t, (intervalo de transicin). El tiempo de recuperacin inversa es la suma de estos dos intervalos: t rr := t s
+ t{ Naturalmente, es una consideracin importante en las aplicaciones de conmutacin de
alta velocidad. Casi todos los diodos de conmutacin disponibles en el mercado tienen un t rr en
el rango de unos cuantos nanosegundos hasta 1 J.1.s. Sin embargo, hay unidades disponibles con
un t rr de slo unos cuantos cientos de picosegundos (10- 12 ).
-'='"""+--i/
[dircc.
ti'
[in\lersa
'-_-'-!
1-,,-
. . . " ....
1.....-t,'~
1.12
La notacin que ms se suele utilizar para los diodos semiconductores se presenta en la figura
1.40. Para la mayor parte de los diodos cualquier marca, como un punto o banda, segn lo
muestra la figura 1.40, aparece en el extremo del ctodo. La terminologa nodo y ctodo es
una herencia de la notacin de bulbos. El nodo se refiere a un potencial mayor O positivo y el
ctodo se refIere a una terminal a un potencial ms bajo o negativo. Esta combinacin de
niveles de polarizacin dar por resultado una condicin de polarizacin directa o "encendido"
para el diodo. En la figura 1.41 aparecen varios diodos semiconductores disponibles en el
mercado. Algunos detalles de la construccin real de dispositivos. como los que aparecen en la
figura 1.41, se explican en los captulos 12 y 20.
32
cb
nooo
TCrod~
Figura 1.40
O',
K, etc.
(,)
(b)
(e)
FlgUra 1.41 Varios tipos de diodos de unin. [a) Cortesa de Motorola lnc.; y
b) y e) Cortesa de International Rectifier Corporation.]
1.13
PRUEBA DE DIODOS
je, como se muestra en la figura 1.43b. Una indicacin OL al conectar como en la figura 1.43a
revela un diodo abierto (defectuoso). Si las conexiones se encuentran invertidas, debe resultar
una indicacin OL debido a la equivalencia de circuito abierto que se espera para el diodo. Por
tanto, en general, una indicacin OL en ambas direcciones es indicativa de un diodo abierto o
defectuoso.
33
{D (mA)
Terminal roja
(Vl)
tI
tI
Terminal negra
(COM)
---I~M---
,t----I
o
(a)
0.67 V
(b)
Terminal roja
(VQ)
1 1
Terminal negra
(COM)
+-----'...- (a)
R relativamente alta
Terminal negra
(COM)
lTerminal roja
(Vl)
-'--I..
~,--+,
Trazador de curvas
(b)
El trazador de curvas de la figura 1.45 puede desplegar las caractersticas de una gran cantidad
de dispositivos, incluyendo el diodo semiconductor. Al conectar el diodo en forma adecuada al
tablero de pruebas en la parte central e inferior de la unidad y ajustando los controles, se puede
34
Captulo l
Diodos semiconductores
Por divi~in
lOmA
VenIC;\
9mA
mA
SmA
Pordjvi~in
7mA
horilOntal
100
&mA
m'
'mA
'mA
3mA
2mA
lmA
r> o g",
por diVj,in
DmA
ov
O,IV 0.2\1
03V
0.4\1 O,SV
0.6V
0.7\1 O.SV
0,9V
1.0V - - - -
obtener una imagen en la pantalla como la de la figura 1.46. Observe que la escala vertical
es de I mA/div, lo que da por resultado los niveles indicados. Para el eje horizontal, la escala es
de 100 m V/div, lo que da por resultado los niveles de voltaje que se indican. Para un nivel de
2-mA, como se defini para un DDM,el voltaje resultante sera de 625 mV = 0.625 y. Aunque,
en principio, el instrumento parece ser muy complejo, el manual de instrucciones y algunos
momentos de contacto revelarn que los resultados deseados por lo general se pueden obtener
sin mucho esfuerzo y tiempo. El mismo instrumento aparecer en ms de una ocasin en los
captulos subsecuentes, a medida que se investigan las caractersticas de diversos dispositivos.
Zener,
35
~--ffi-o
~ 1,
~ID
VD
fa)
lb)
v-L
f - "'f
v,
(a)
Figura 1.49
1T
(b\
Circuito equivalente de
Esta regin de caractersticas nicas se utiliza en el diseo de los diodos Zener, los cuales
tienen el smbolo grfico que aparece en la figura 1.48a. Tanto el diodo semiconductor como
el diodo Zener se presentan uno alIado de otro en la figura 1.48 con objeto de asegurar que la
direccin de la conduccin se comprenda con todo detalle junto con la polarizacin requerida
del voltaje aplicado. El diodo semiconductor, en el estado "encendido", soportar una corrienle en la direccin de la flecha en el smbolo. Para el diodo Zener la direccin de la conduccin es
opuesta a la de la flecha sobre el smbolo, de acuerdo con el comentario en la introduccin de
esta seccin. Observe, a su vez, que la polarizacin de VD y de Vz son iguales, como si se
hubieran obtenido en caso de que cada uno hubiera sido un elemento resistivo.
La localizacin de la regin Zener puede controlarse mediante la variacin de los niveles de
dopado. Un incremento en el dopado, que produzca un aumento en el nmero de impurezas
agregadas, disminuir el potencial Zener. Los diodos Zener se encuentran disponibles con potenciales Zener desde 1.8 hasta 200 V, con rangos de potencia desde 1hasta 50 W. Debido a su
capacidad para soportar mayor temperatura y comente, por lo general en la manufactura de los
diodos Zener se prefiere silicio. El circuito equivalente completo del diodo Zener en la regin
Zener, incluye una pequea resistencia dinmica y una bateria igual al potencial Zener, como se
muestra en la figura 1.49. Sin embargo, para todas las aplicaciones siguientes se deber suponer
como primera aproximacin que las resistencias son de magnitudes mucho mayores que la resistencia Zener equivalente, y que el circuito equivalente es el que se indica en la figura 1.49b.
En la figura 1.50 se muestra un dibujo ms grande de la regin Zener con objeto de'pennitir una descripcin de los datos con el nombre Zener que aparecen en la tabla lA para un diodo
Fairchild IN961 de 500-mW y 20%. El trmino "nominal" asociado con Vz indica que se trata
de un valor tpico promedio. Debido a que se trata de un diodo de 20%. se puede esperar que el
'z
v,
v"
..10 .uA
/'
(
"'- r
1" Vz
0.25 mA = I ZK
l;r= 12.5 mA
=8.5.Q=Zn
lz.w= 32 mA
TABLA 1.4 Caractelisticas elcmcas (25C de temperatura ambiente, a menos que se observe lo contrario)
dinmica
Impedancia
maxima de
Corriente
Corriente
de prueba,
mxima
punto de inflexin
mxima
ZZJ( o IZK
IR o VR
Impedancia
Voltaje
Zener
nominal,
36
inversa
Corriente
Voltaje
de prueba
reguladora
Coeficiente
mxima
Tipo
Vz
IZT
ZZT O IZT
Jedec
(V)
emA)
en)
en)
emA)
(A)
VR
(V)
emA)
de temperatura
tpico
e%rc)
IN961
lO
12.5
8.5
700
0.25
lO
7.2
32
+0.072
IZM
%/OC
(1.12)
donde ~ Vz es el cambio que resulta en el potencia! Zener debido a la variacin de la temperatura. Observe en la figura 1.51 que el coeficiente de temperatura puede ser positivo, negativo,
o incluso hasta cero para diferentes niveles Zener. Un valor positivo reflejara un incremento
en Vz con un aumento en la temperatura. mientras que un valor negativo dara corno resultado
la disminucin en el valor con un incremento en la temperatura. Los niveles de 24 V, 6.8 V. y
3.6 V se refieren a tres diodos Zener que tienen estos valores nominales dentro de la misma
familia Zener como el lN96l. Naturalmente. la curva para el lN96l de 10 V caera entre las
curvas de los dispositivos de 6.8 V Y 24 V. Regresando a la ecuacin (1.12), Tu es la temperatura a la cual se ofrece Vz (por lo regular la temperatura ambiente. 25 OC), Y TI es el nuevo
nivel. El ejetuplo l.3 demostrar el empleo de la ecuacin (1.12).
Impedancia dinmica
contra corriente Zener
+0.12
:::
+0.08
,T"'"T
lil~;Tl. -,"'-rT1L"Tl
l;-rr--c
1 "1-'
1 kQ
500
tf-~:2~~~~~'I.='~':l!!=I~!::~\*\~;!,=ttt=1
+Q.G4 tr~''-:1~\J:j:t~i1:!tt:::d'j'l:::j
, l'
l.
'
f-;...l. :_.l-+I-tI++-~+!+-1+1-;1-;-1+'l-c
!\
! 1,
! 1.11
,!
'i
el
,:'
-V.04
-008
"
~
e
f-h~3+v4-,-'"""1'-+1-+,+--'--'I-+++III-+--Hj,,-I
ili
"
'II!'
t~,;j;~=t:t~\tljlttj
i !i
I
I
1 I,!
f-~'I!-,~+'Ht~-+i_+-jll+-+,-++HII-+i
12 L...J..:1-_'-.!.l_-'--'-CL..-'-.l..J.lL.~
0.01 0.050.1
0.5
5 10
Corrente Zener.
Iz - (mA)
50 100
K!
100
.~
50
:~
20
"
10
I,
i!
200
""'.
.I
"-
'
Ir
"' m1v
"- ~lJ ~
I 1
0.1 0.2
0.5
1 2
" "-
6.8 V
10 20
50
100
Figura 1.51 Caractersticas elctricas para un diodo Zener Farchild de 500 mW.
(Cortesa de Fairchild Camera and Instrument Corporation.)
Detenninar el voltaje nominal para un diodo Zener Fairchild 1N96l de la tabla 1.4 a una
temperatura de lOO oc.
EJEMPLO 1.3
Solucin
A partir de la ecuacin (1.12).
37
= 0.54 V
y debido al coeficiente de temperatura positivo, un nuevo potencial Zener, definido por
V~ = Vz
V;, es
+ 0.54 V
= 10.54 V
La variacin en la impedancia dinmica (fundamentalmente, su resistencia en serie) con
la corriente aparece en la figura 1.51b. Una vez ms, el Zener de 10 V surge entre los Zeners de
6.8 V Yde 24 V. Observe que mientras ms grande es la comente (o mientras ms arriba se est
en el eje vertical de la figura 1.47), menor ser el valor de la resistencia. Observe igualmente
que cuando se cae abajo del punt? de inflexin de la curva, la resistencia se incrementa a
niveles significativos.
La identificacin de la terminales y el encapsulado pata una variedad de diodos Zener aparece en la figura 1.52. La figura 1.53 es una fotografa de diversos dispositivos Zener. Observe
que su aspecto es muy similar al diodo semiconductor. Algunas reas de aplicacin del diodo
Zener se examinarn en el captulo 2.
38
en la familia de los dispositivos de unin p-n, se estudiar en este captulo y algunas de sus
redes se estudiarn en los captulos siguientes. La pantalla LCD se describe en el captulo 20.
Como su nombre lo indica, el diodo emisor de luz (LED) es un diodo que emite luz visible
cuando se energiza. En cualquier unin p-n con polarizacin directa existe, dentro de la estructura y en forma primaria cerca de la unin. una recombinacin de huecos y electrones. Esta
recombinacin requiere que la energa que posee un electrn libre se transfiera a otro estado.
En todas las uniones p-n de semiconductor, parte de esta energa se emite como calor y otra
parte en forma de fotones. En el silicio y el germanio el mayor porcentaje se genera en forma
de calor y la luz emitida es insignificante. En otros materiales, como el fosfuro arseniuro de
galio (GaAsP) o fosfuro de galio (GaP), el nmero de fotones de energa de luz emitida es
suficiente para crear una fuente de luz muy visible.
Al proceso de emisin de luz mediante la aplicacin de una fuente de energa
elctrica se le llama electroluminiscencia.
Como se muestra en la figura 1.54 con su smbolo grfico, la superficie conductora conectada al material p es mucho ms pequea, con objeto de permitir la emisin de un nmero
mximo de fotones de energa lumnica. Observe en la figura que la recombinacin de los
portadores inyectados debido a la unin con polarizacin directa genera luz, que se emite en el
lugar en que se da la recombinacin. Puede haber, desde luego, alguna absorcin de los paquetes de energa de los fotones en la superficie misma, pero un gran porcentaje se encuentra
disponible para salir, segn se muestra en la figura.
el-
+e
-::--I"--~e
~
----..
(-)
ID
VD
(b)
Contacto/
metlico
"" Contacto
metlico
La apariencia y caractersticas de una lmpara subminiatura de estado slido de gran eficiencia que fabrica Hewlett-Packard aparece en la figura 1.55, Observe, en la figura 1.55(b),
que la corriente pico directa es de 60 rnA con 20 mA de corriente directa promedio tpica, Sin
embargo, las condiciones de prueba que se enumeran en la figura 1.55(c) corresponden a una
corriente directa de 10 rnA, El nivel de VD bajo condiciones de polarizacin directa se indica
como VF y se extiende de 2.2 a 3 V. En otras palabras, se puede esperar una corriente de
operacin tpica de aproximadamente 10 rnA a 2.5 V para una buena emisin de luz,
Aparecen dos cantidades que an no se han identificado bajo el encabezado de caractersticas elctricas / pticas a TA = 25 oC, Estas son la intensidad lumnica axial (Iv) y la eficiencia
lumnica (1), La intensidad de la luz se mide en candelas, Una candela emite un flujo de luz
de 4n lmenes y establece una iluminacin de 1 candela pie en un rea de 1 pie cuadrado a 1
pie de la fuente de luz, Aunque esta descripcin quiz no ofrezca una comprensin clara de la
candela como unidad de medida, su nivel bien puede compararse entre dispositivos similares.
El trmino eficacia es, por definicin, una medida de la capacidad de un dispositivo para
generar un efecto deseado. Para el LED, este es el cociente del nmero de lmenes generados
por watt aplicado de energa elctrica. Esta eficiencia relativa est definida por la intensidad
1,15 Diodos emisores de luz
39
---------
lumnica por unidad de corriente, segn se muestra en la figura 1.55g. La intensidad relativa de
cada color contra la longitud de onda se muestra en la figura 1.55d,
Debido a que el LED es un dispositivo de unin p-n, tendr una caracterstica en polarizacin
directa (figura 1.5Se) similar a las curvas de respuesta del diodo. Observe el incremento casi
lineal en la intensidad lumnica relativa con corriente directa (figura 1.55f). La figura 1.55h
revela que mientras ms larga es la duracin del pulso a una frecuencia en particular, menor
ser la corriente pico permitida (despus de pasar el valor de ruptura de tp )' La figura 1.55i
muestra que la intensidad es mayor a 0 (de cabeza) y la menor a 90 (cuando el dispositivo se
observa desde un lada).
= 25 Oc
Rojo de afra eficiencia
Parmetros
Disipacin de potencia
Corriente directa promedio
Corriente directa pico
Rango de temperatura de operacin
y almacenamiento
Temperatura de soldadura de la cone;<..in
[1.6 mm (0.063 pulg) del cuerpo
~160
Unidades
120
20,11
mv,:
60
_55C a 100 C
mA
mA
(a)
(b)
Oc
Rojo de alta eficiencia
4160
Smbolo
Descripcin
Intensidad lumnica
axial
Incluyendo el ngulo
entre los Pl..mtos de la
mitad de intensidad
lumnica
Longitud de onda de pico
Longitud de onda dominante
Velocidad de respuesta
Capacitancia
Resistencia tnnica
Voltaje directo
Voltaje de ruptura inverso
Eficacia lumnica
Mnimo
npico
LO
3.0
med
80
deg.
635
628
om
om
Mximo
90
Unidades
"'
II
pF
120
crw
2.2
3.0
5.0
147
Condiciones de prueba
Nota 1
Medida en el pico
Nota 2
VF = 0:1= 1 Mhz
nin a la
conexin ctodo a
079 mm (.031 pulg)
desde el cuerpo
lF=lOmA
IR=lOO~A
lmJW
)ota 3
NOTAS,
l. el.'~ es el ngulo fuera dd eje al cual la intensidad lumnica es la mitad de la intensidad lumnica axial.
2. La longitud de onda dominante, P.d , se deriva del diagrama de cromaticidad elE y representa la longitud de onda nica que
define el color del dispositivo.
3. La intensidad radiante. le' en watts/estereorradianes. se puede encontrar a partir de la ecuacin 1,. = /,.ITf l donde/l' es la
intensidad lumnica en candelas y Tf,. es la eficacia luminica en lmenes/waU.
(e)
FIgUra 1.55 Lmpara subminiatura roja de estado slido de alta eficiencia de Hewlett-Packard;
a) apariencia; b) valores nominales mximos absolutos; e) caractersticas elctricas/pticas;
d) intensidad relativa contra longitud de onda; e) corriente directa contra voltaje directo; f) intensidad
lumnica relativa contra corriente directa; g) eficiencia relativa contra corriente pico; h) corriente
pico mxima contra duracin del pulso; i) intensidad lumnica relativa contra desplazamiento angular.
(Cortesa de Hewlett-packard Corporation.)
40
1.or-----------r-~--~~--_r------~
__~~--------~----------_,
. /' Rojo GaAsP
Verde
ii 0.5 f-------,II------\---+--'----+'r--=="+--~--__j
:g
.
-=
O~~~~~----~~~~~~~---=~-----~==_~~~~-~=----~
500
550
600
750
700
650
Longitud de onda - nm
(d)
2O
T,
<
3.0
~ 25~
r-
1.6
1'.4 = 25C
15
2.0
"-O
2
10
6
u
.g
1.0
~-
o
O
05
1.0
1.5
o
2.0
2.5
V
../'
O
3.0
i:g
1.3
1~s
l.l
1.2
--
1.0
0.9
OR
07
10
15
I r - Corriente directa - mA
(,
(f)
1.4
1.5
Vr - Voltaje directo - V
--->-
,""
20
0"
20
10
I p""
40
50
"o
I~
El
~J~
....:i,
... ....:~
10
100
(000
10.000
20
(h)
41
Hoy en da, las pantallas de visualizacin LEO se encuentran disponibles en muchos tamaos y formas diferentes. La regin de emisin de luz est disponible en longitudes desde 0.1
a 1 pulgada. Los nmeros pueden crearse por segmentos como los que se ejemplifican en la
figura 1.56. Al aplicar una polarizacin directa al segmento apropiado de material tipo p, se
puede desplegar cualquier nmero del O al 9 .
.t:C.-. oto". i
~
.LtJ
'r"
I~0803,,-I
smIDJ
O.IOO"Tip
--..11--
42
Captulo l
Diodos semiconductores
Un arreglo posible aparece en la figura 1.58. Observe que los ocho diodos son internos en
el arreglo de diodos Fairchild FSAI4IOM. Esto es, en el encapsulado mostrado en la figura
1.59 existe un arreglo de diodos en una placa nica de silicio que tiene todos los nodos conectados a la terminal 1 y los ctodos de cada una a las terminales 2 al 9. Observe. en la misma
figura, que la tenninal 1 puede detenninarse como la que est del lado izquierdo de la pequea
proyeccin o ceja del encapsulado si se mira desde abajo hacia el encapsulado. Los otros
nmeros siguen despus en secuencia. Si slo se utiliza un diodo, solamente se utilizarian las
tenninales 1 y 2 (o cualquier otro nmero del 3 al 9).
FSA1410M
ARREGLO MONOLTICO PLANAR DE DIODOS AISLADOS DEL AIRE
. c ... 5.0 pF CMX)
. dV F
15 mv (~X) @ lOmA
DIAGRA:vtA DE COl\"EXIl\"
FSA]4 ]OM
_55C a +200 oC
+150C
+260 oC
SMBOLO
V,
1.0 A
CARACTERSTICA
MNIMO
60
MXIMO
UNIDADES
Corriente inversa
Corriente inversa (TA = 150C)
Capacitancia
1.0
100
100
nA
~A
V R =40V
V R = 40 V
5.0
4.0
lF = 500 mA
lF = 200 mA
IF = 100 mA
11
CONDICIONES DE PRUEBA
V
V
V
1.5
1
V",
2.0A
I
1,
55 V
350 mV
rfHtHH
400mW
600mW
3.2 mWOC
4.8 mWOC
40
t rr
10
I
I,
I
pF
VR = O. f = 1 MHz
n,
11
n,
l I = 1, =10- 200mA
R L = IOOn. Rec. a 0.1 Ir
II = 5ODmA.I, = 50mA
R L = !DOn. Ret. a 5 mA
50
Igualdad de voltaje directo
15
n,
mV
IF = lOmA
-----_._-
NOTAS:
I Estos valore, son nlores limItes sobre Jo, cuales la vida O el de'empeo satIsfactorios pueden ser daado,
2 Estos son lmites estable~ de los estados. La fbrica debe ser con,ultada para aplicaciones que mvolucn:n operacIn con pulso o un Ctclo de tra1::>;Jo 1::>;jo.
:; V F se mide utill2lmdo un pulso de & ms
Figura 1.58 Arreglo monoltico de diodos. (Cortesa de Fairchild Camera and lnstrument
Corporation.)
43
.... 0.230" +-
~ Plano de montaje
2
6
La forma del
aislador de
separacin
puede variar
0.500"
~~~~~~~~~n
Vidrio
Notas:
Conex.iones de Kovar, banadas en oro
Encapsulado sellado hennticamente
Peso del encapsulado: 1.32 gramos
Los diodos restantes se quedaran "colgando" y no afectaran la red a la cual slo estaran
conectadas las terminales 1 y 2.
Otro arreglo de diodos aparece en la figura 1.60. En este caso el encapsulado es diferente,
pero la secuencia de numeracin aparece en el diagrama de base. La terminall es la que est
directamente arriba de la pequea muesca cuando el dispositivo se observa con las terminales
hacia abajo.
Diagramas de base
FSA2500M
l'
TO-116-2 Descripcin
0.785"
+" C:::::J
....L,..,...._~--:-..,.....---,
o~r:"~:;::;;
-- -
.".';
Notas:
Aleacin 42. terminales estaadas
Terminales baadas en oro disponibles
Encapsulado de cermica sellado
hermticamente
Figura 1.60 Arreglo monoltico de diodos. Todas las dimensiones se encuentran en pulgadas.
(Cortesa de Fairchild Camera and Instrument Corporation.)
44
Capitulo 1
Diodos semiconductores
usuario y la computadora, el cual permite un dilogo entre los dos con el fin de establecer las
operaciones que deben llevarse a cabo,
El lenguaje que se usa en este libro es el BASIC, y se eligi debido a que emplea una
cantidad de palabras y frases familiares de la lengua inglesa que revelan, por s mismas, la
operacin que se desarrollar. Cuando se utiliza un lenguaje para analizar un sistema, se desarrolla un programa que define, en fanna secuencial, las operaciones que se llevarn a cabo, en
su mayor parte, siguiendo el mismo orden con que se realiza el mismo anlisis efectuando los
clculos a mano. Al igual que ocurre con el mtodo de calcular a mano, un paso incorrecto y el
resultado que se obtiene carecer por completa de significado. Obviamente, los programas que
se desarrollan con tiempo y aplicacin son medios ms eficaces para obtener una solucin.
Una vez que se establecen en su e"mejor" forma, se pueden catalogar y utilizar posterionnente.
La ventaja ms importante del mtodo de los lenguajes radica en que el programa puede adaptarse con objeto de satisfacer todas las necesidades especiales del usuario. Permite que este
ltimo haga "movimientos" especiales que darn por resultado la obtencin de datos en forma
impresa, de manera informativa e interesante.
El mtodo alterno que se describi antes utiliza un paquete de computadora para llevar a
cabo la investigacin deseada. Un paquete de programacin es un programa escrito y probado
durante cierto tiempo, que se disea para realizar un tipo de anlisis o sntesis en particular de
manera eficiente y con un alto nivel de exactitud.
El paquete en s no puede ser alterado por el usuario y su aplicacin est limitada a las operaciones que se integran al sistema. Un usuario debe ajustar su deseo de informacin de salida al
rango de posibilidades que ofrece el paquete. Adems, el usuario debe capturar informacin, tal y
como lo exige el paquete, o de lo contrario los datos pueden ser malinterpretados, El paquete de
programacin que se eligi para este libro es PSpice.* En la actualidad, PSpice se encuentra disponible en dos formas: DOS y Wmdows, El formato DOS fue el primero que se introdujo y es el ms
popular hoy en da. Sin embargo, la versin Windows cobra cada vez ms aceptacin confonne los
usuarios conocen sus capacidades. Es como todo: una vez que se logra dominar un mtodo que har
el trabajo por nosotros, se genera menos entusiasmo por tomar el tiempo para aprender otro mtodo
del que se obtendrn resultados similares, Sin embargo, los autores confIrman que confonne se
conoce ms la versin Wmdows, sta ofrece algunas caractersticas interesantes que bien vale la
pena investigar. La versin de DOS que se usa en este texto es la 6.0 y la de Windows es la 6.1. En
MicroSim, ubicada en Irvine, California, se encuentran disponibles copias para evaluacin, En la
fIgura 1.61 aparece una fotografa de un paquete de Centro de Diseo completo con la versin CDROM 6.2, Tambin se encuentra disponible en discos flexibles de 35", Una versin ms compleja,
que se denomina SPICE, est encontrando una amplia gama de aplicaciones en la industria,
Por tanto, en general, un paquete de programacin est "empacado" para realizar una serie
de clculos y operaciones, y para ofrecer los resultados en un formato definido. Un lenguaje
1,17
45
permite un mayor nivel de flexibilidad, pero tambin omite los beneficios que brindan las
numerosas pruebas y la investigacin exhaustiva que se suelen realizar para desarrollar un
paquete ~'confiable". El usuario debe definir cul mtodo satisface mejor sus necesidades
del momento. Obviamente, si existe un paquete para el anlisis o sntesis que se desea realizar, debe considerarse antes de optar por las muchas horas de trabajo que se requieren para
desarrollar un programa confiable y eficiente. Adems, es posible adquirir los datos que se
necesitan para un anlisis en particular de un paquete de programacin y luego buscar un
lenguaje para definir el formato de salida. En muchos aspectos, los dos mtodos van de la
mano. Si alguien continuamente tiene que depender del anlisis por computadora, es necesario que conozca el uso y las limitaciones tanto de los lenguajes como de los paquetes. La
decisin en cuanto a con qu lenguaje o paquete conviene familiarizarse es, bsicamente,
una funcin del rea de investigacin. Sin embargo, por fortuna, el conocimiento fluido de
un lenguaje o un paquete especfico ayudar al usuario a familiarizarse con otros lenguajes y
paquetes. Existen similitudes en propsitos y procedimientos que facilitan la transicin de
un mtodo a otro.
En cada captulo se harn algunos comentarios respecto al anlisis por computadora. En
algunos casos aparecer un programa BASIC y una aplicacin PSpice, mientras que en otras
situaciones slo se aplicar uno de los dos. Conforme surja la necesidad de entrar en detalles,
se proporcionar la informacin necesaria para permitir cuando menos una comprensin superficial del anlisis.
Dl
(+)
(-)
o--I~II--~o
Este captulo aborda las caractersticas del diodo semiconductor en particular. En el captulo 2
el diodo se investiga utilizando el paquete PSpice. Como un primer paso dirigido hacia tal
anlisis, se presenta ahora el "modelo" para el diodo semiconductor. La descripcin en el
manual PSpice incluye un total de 14 parmetros para definir sus caractersticas tenninales.
stos incluyen la corriente de saturacin, la resistencia en serie, la capacitancia de la conexin,
el voltaje de ruptura inverso, la corriente de ruptura inversa, y muchos otros factores que en
caso necesario pueden especificarse para el diseo o anlisis que vaya a realizarse.
La especificacin de un diodo en una red tiene dos componentes. El primero especifica la
ubicacin y nombre del modelo, el otro incluye los parmetros que se mencionan antes. El
fonnato para definir la ubicacin y el nombre del modelo del diodo es el siguiente para el
diodo de la figura 1.62:
2
'-v-'
DI
'-v-'
'-v-'
nodo
nombre
del modelo
+
nombre
nodo
Observe que el diodo se especifica mediante la literal D al principio del rengln seguida
por la identificacin que se asigna al diodo en el esquema. La secuencia de los nodos (puntos
de conexin para los diodos) define el potencial en cada nodo y la direccin de la conduccin
para el diodo de la figura 1.62. En otras palabras, la conduccin se especifica a partir del nodo
positivo y hacia el nodo negativo. El nombre del modelo es el nombre que se asigna a la
descripcin del parmetro que sigue. El mismo nombre de modelo puede aplicarse a cualquier
nmero de diodos en la red, como D2, D3, Y as sucesivamente.
Los parmetros se especifican cuando se usa una instruccin MODEL que tiene el fonnato
siguiente para un diodo:
MODEL
DI
'-v-'
nombre
del modelo
D(IS = 2E - 15)
'---"
especificaciones
de parmetro
La especificacin se inicia con los datos .MODEL seguido por el nombre del modelo
segn se especific en la descripcin de la ubicacin y la literal D para especificar un diodo.
46
Las especificaciones del parmetro aparecen en parntesis y deben utilizar la notacin que se
especifica en el manual PSpice. La corriente de saturacin inversa se encuentra listada como
IS y se le asigna un valor de 2 x 10- t5 A. Se eligi este valor debido a que, por lo general,
resulta en un voltaje de diodo de cerca de 0.7 V para niveles de corriente de diodo que con
frecuencia se encuentran en las aplicaciones que se analizan en el captulo 2. De esta manera,
del anlisis manual y por computadora se obtendrn resultados relativamente cercanos en cuanto
a magnitud. Si bien en el listado anterior se especific un parmetro, la lista puede incluir los
10 parmetros que aparecen en el manual. Para los dos enunciados anteriores, es en particular
importante seguir el fonnato segn se defini. La ausencia de un punto antes de MODEL o la
omsin de la letra D en el mismo rengln invalidarn por completo el registro.
PROBLEMAS
1. Describa, con sus propias palabras, el significado de la palabra ideal cuando se aplica a un dispositivo o a un sistema.
2. Describa. con sus propias palabras, las caractersticas del diodo ideal y cmo se determinan los
estados "encendido" y "apagado" del dispositivo. Es decir, describa por qu son adecuados los equi~
valentes de circuito cerrado y circuito abierto.
4. Con sus propias palabras, defina semiconductor, resistividad, resistencia de volumen y resistencia
de contactos hmicos.
S. a) Utilizando la tabla 1.1, determine la resistencia de una muestra de silicio que tiene un rea de
1 cm2 y una longitud de 3 cm.
b) Repita el inciso a si la longitud es de 1 cm y el rea de 4 cm2 .
c) Repita el inciso a si la longitud es de 8 cm y el rea de 0.5 cm2
d) Repita el inciso a para el cobre y compare los resultados.
Problemas
47
6. Dibuje la estructura atmica del cobre y analice por qu es un buen conductor y cmo su estructura
es diferente del gennanio y del silicio.
7. Defina, con sus propias palabras. un material intrnseco, un coeficiente de temperatura negativo y
una unin covalente.
8. Consulte su biblioteca de referencia y mencione tres materiales que tengan un coeficiente de temperatura negativo y tres que tengan un coeficiente de temperatura positivo.
9. Cunta energa en joules se necesita para mover una carga de 6 C a travs de una diferencia en
potencial de 3 V?
10. Si se requieren 48 eV de energa para mover uoacarga a travs de una diferencia de potencial de 12
Y, determine la carga involucrada.
11. Consulte su biblioteca de referencia y precise el nivel de E" para GaP y ZnS, dos materiales
semiconductores de valor prctico. Adems. determine el non~bre escrito para cada material.
11
y tipo p.
15. Dibuje la estructura atmica del silicio e inserte una impureza de arsnico como se mostr para el
silicio en la figura 1.9.
16. Repita el problema 15, pero inserte una impureza de indio.
17. Consulte su biblioteca de referencia y localice otra explicacin para el flujo de huecos contra el de
electrones. Utilizando ambas descripciones, seale con sus propias palabras, el proceso de la conduccin de huecos.
18. Explique, con sus propias palabras, las condiciones establecidas por las condiciones de
polarizacin directa e inversa en un diodo de unin P-ll, y la manera en que se afecta la corriente
resultante.
19. Describa, cmo recordar los estados de polarizacin directa e inversa en el diodo de unin p-n. Es
decir, cmo recordar cul potencial (positivo o negativo) se aplica a cul terminal?
20. Utilizando la ecuacin (1 .4), precise la corriente del diodo a 20 oC para un diodo de silicio con l ~
= 50 nA y una polarizacin directa aplicada de 0.6 V.
21. Repita el problema 20 para T = 100 oC (punto de ebullicin del agua). Suponga que Is se increment
a 5.0 LA.
22. a) Utilizando la ecuacin (lA), detennine la corriente del diodo a 20 oC para un diodo de silicio
con Is = 0.1 J1A a un potencial de polarizacin inversa de -10 V.
b) El resultado es el esperado? Por qu?
23. a) Grafique la funcin y::;; eX para x desde O hasta 5.
b) Cul es el valor de y = eX para x = O?
c) Basndose en los resultados del inciso b, por qu es importante el factor -1 en la ecuacin (lA)?
24. En la regin de polarizacin inversa la corriente de saturacin de un diodo de silicio es de
aproximadamente 0.1 Ji.A (T = 20 OC). Determine su valor aproximado si la temperatura se
incrementa 40 oC.
25. Compare las caractersticas de un diodo de silicio y uno de gennanio y detennine cul preferira
utilizar para la mayor parte de las aplicaciones prcticas. Proporcione algunos detalles. Refirase
a caractersticas de fabricante y compare las caractersticas de un diodo de germanio y uno de
silicio de valores mximos similares.
26. Detennine la cada de voltaje directo a travs del diodo cuyas caractersticas aparecen en la figura
1.24 a temperaturas de -75 oC, 2S oC, 100 oC y 200 oC y una corriente de 10 mA. Para cada
temperatura precise el nivel de la corriente de saturacin. Compare los extremos de cada una y
haga un comentario sobre la relacin de ambos.
48
Capitulo I
Diodos semiconductores
27. Determine la resistencia esttica o de del diodo disponible en el mercaao ae la figura 1.19 con una
corriente directa de 2 mA.
28. Repita el problema 26 con una corriente directa de 15 mA Y compare los resultados.
29. Determine la resistencia esttica o de del diodo disponible en el mercado de la figura 1.19 con un
voltaje inverso de -10 V. Cmo se compara con el valor determinado para un voltaje inverso de
-30 V?
30. a)
Determine la resistencia dinmica (ac) del diodo de la figura 1.29 con una corriente directa de
10 mA utilizando la ecuacin (1.6).
b) Precise la resistencia dinmica (ae) del diodo de la figura 1.29 con una corriente directa de 10
mA utilizando la ecuacin (1.7).
e) Compare las soluciones de los incisos a y b.
31. Calcule las resistencias dc y ac para el diodo de la figura 1.29 con una corriente directa de lOmA
y compare sus magnitudes.
32. Utilizando la ecuacin (1.6), determine la resistencia ac con una corriente de 1 mA y 15 mA para
el diodo de la figura 1.29. Compare las soluciones y d~sarrol1e una conclusin general respecto a
la resistencia ac y a los crecientes niveles de corriente del diodo.
33. Utilizando la ecuacin (1.7), determine la resistencia lC con una corriente de 1 mA y 15 mA para
el diodo de la figura 1.19. Modifique la ecuacin cuando sea necesario para los niveles bajos de
corriente de diodo. Compare con las soluciones que obtuvo en el problema 32.
34. Determine la resistencia ac promedio para el diodo de la figura 1.19 para la regin entre 0.6 y
0.9 V.
35. Determine la resistencia ac para el diodo de la figura 1 19 a 0.75 Vy compare con la resistencia ac
promedio obtenida en el problema 34.
36. Encuentre el circuito equivalente de segmentos lineales para el diodo de la figura 1.19. Utilice un
segmento de lnea recta que interseque el eje horizontal en 0.7 V Y que mejor se aproxima a la
curva para la regin mayor a 0.7 V.
37, Repita el problema 36 para el diodo de la figura 1.29.
* 38.
Grafique 1F contra VF utilizando escalas lineales para el diodo Fairchild de la figura 1.36. Observe
que la grfica que se presenta utiliza una escala logartmica para el eje vertical (las escalas
logartmicas se cubren en las secciones 11.2 y 11.3).
40. Cambia significativamente en magnitud la corriente de saturacin inversa del diodo BAY73 para
potenciales de polarizacin inversa en el rango de -25 Va-lOO V?
* 41.
Detennine para el diodo de la figura 1.36 el nivel de IR a temperatura ambiente (25 OC) Y en el
punto de ebullicin del agua (100 OC). Es significativo el cambio? Casi se duplica el nivel por
cada incremento de 10 oC en la temperatura?
42. Para el diodo de la figura 1.36 detenrune la resistencia en ac mxima (dinmica) con una corriente
directa de 0.1 mA, 1.5 mA Y20 mA. Compare los niveles y comente si los resultados respaldan las
conclusiones derivadas en las primeras secciones de este captulo.
43. Utilizando las caractersticas de la figura 1.36, determine los niveles mximos de disipacin de
potencia para el diodo a temperatura ambiente (25 OC) Y 100 oC. Suponiendo que VF permanece
fijo a 0.7 V, cmo ha cambiado el nivel mximo de IF entre los dos niveles de temperatura?
44. Haciendo uso de las caractersticas de la figura 1.36, detennine la temperatura en la cual la corriente del diodo ser del 50% de su valor a temperatura ambiente (25 OC).
Problemas
49
* 45.
47. Describa, con sus propias palabras, cmo difieren las capacitancias de difusin y de transicin,
48. Detenmne la reactancia ofrecida por un diodo descrito con las caractersticas de la figura 1.37, a
un potencial directo de 0.2 V Y a un potencial inverso de -20 V si la frecuencia que se aplica es de
6 MHz.
1.11
49. Dibuje la fonna de la onda para i en la red de la figura 1.63 si tI = 2ts Y el tiempo total de recuperacin inverso es de 9 ns.
!O
ti
= 5 ns
10 k!l
o
.5
SO. Las siguientes caractersticas estn especificadas para un diodo Zener en particular: V z = 29 V, V R =
16.8 V, Izr:: 10 mA, IR:; 20}lA Y 12M :: 40 mA. Dibuje la curva caracterstica de la manera que
tiene en la figura 1.50.
* 51
* SS.
Compare los niveles de impedancia dinmica para el diodo de 24 V de la figura 1.5 1b a los niveles
de corriente de 0.2 mA, 1 roA, Y 10 mA. Cmo se relacionan los resultados a la forma de las
caractersticas en esta regin?
56. RefIrindose a la fIgura 1.55e, cul parecera ser un valor apropiado de VT para este dispositivo?
Cmo se compara con el valor de Vr para el silicio y el germanio?
57. Utilizando la infonnacin que se proporciona en la figura 1.55, determine el voltaje directo a
travs del diodo si la intensidad lumnica relativa es de 1.5.
* 58.
50
a)
Capitulo I
Diodos semiconductores
* 59.
* 61.
Dibuje la curva de prdida de corriente para la corriente directa promedio del LED rojo de alta
eficiencia de la figura 1.55a como se determin para la temperatura. (Observe los valores mximos promedio.)
Problemas
51
CAPTULO
Aplicaciones de
diodos
2.1
INTRODUCCIN
53
2.2
Normalmente, la carga aplicada tendr un impacto importante en el punto o regin de operacin del dispositivo. Si el anlisis se debe llevar a cabo de manera grfica, se puede dibujar una
lnea recta sobre las caractersticas del dispositivo que represente la carga aplicada. La
ID
-"+
+
+
-l
E_
VD
+
R
VR
interseccin de la recta de carga con las caractersticas determinar el punto de operacin del
sistema. Por razones obvias, a este anlisis se le llama anlisis mediante la recta de carga.
Aunque la mayor parte de las redes de diodos que se analizan en este captulo no utilizan el
sistema de la recta de carga, la tcnica se usa de manera frecuente en los captulos siguientes,
y esta introduccin ofrece la aplicacin ms simplificada del mtodo. Pennite de igual fonna
una validacin de la aproximacin de la tcnica descrita a lo largo del resto del captulo.
Considere la red de la figura 2.1 que utiliza un diodo, el cual tiene las caractersticas de la
figura 2.1 b. Obsrvese en la figura 2.1a que la "presin" que proporciona la batera tiene como
objetivo establecer una corriente a travs del circuito en serie, de acuerdo con el sentido de las
manecillas del reloj. El hecho de que esta corriente y la direccin de conduccin definida del
diodo sean "semejantes", indica que el diodo est en estado "encendido" y que se establece la
conduccin. La polaridad resultante a travs del diodo ser como se seala, y el primer cuadrante (VD e ID positivos) de la figura 2.1b ser la regin de inters, es decir, la regin de
polarizacin directa.
Al aplicar la ley de voltaje de Kirchhoff al circuito en serie de la figura 2.1a dar por resultado
E - VD - VR
(a)
E = VD + Irft
(2.1)
Las dos variables en la ecuacin (2.1) (VD e ID) son las mismas que las variables de los ejes
del diodo de la figura 2.1 b. Esta similitud permite una graficacin de la ecuacin (2.1) sobre
las mismas caractersticas de la figura 2.lb,
Las intersecciones de la recta de carga sobre las caractersticas pueden detenninarse con
facilidad si se considera que en cualquier lugar del eje horizontal ID = O A Y que en cualquier
lugar del eje vertical VD'" O V.
Si se establece VD = O V en la ecuacin (2.1) y se resuelve para ID' se tiene una magnitud
de ID sobre el eje vertical. Por tanto, con VD = O V la ecuacin (2.1) se convierte en
ID (mA)
o
(b)
Figura 2.1
=O
Configuracin de
El
ID = R
VD = OY
(2.2)
como lo indica la figura 2.2. Si se establece ID = OAen la ecuacin (2.1) y se resuelve para VD'
se tiene la magnitud de VD sobre el eje vertical. Por tanto, con ID = O A la ecuacin (2.1) se
convierte en
E = VD + Irft
= VD + (OA)R
y
VD '" EIID
oA
(2.3)
como lo seala la figura 2.2. Una lnea recta dibujada entre los dos puntos definir una recta de
carga como la descrita en la figura 2.2. Si se cambia el nivel de R (la carga), cambiar la
interseccin sobre el eje vertical. El resultado ser un cambio en la pendiente de la recta de
carga, y en un punto de interseccin diferente entre la recta de. carga y las caractersticas del
dispositivo.
Ahora se tiene una recta de carga definida por la red y una curva de caractersticas definida por el dispositivo. El punto de interseccin entre las dos es el punto de operacin para este
54
Caractesticas (dispositivo)
'-,
Punto Q
circuito. Mediante el sencillo dibujo de una lnea recta hacia abajo hasta el eje horizontal puede
determinarse el voltaje del diodo VD' mientras que una lnea horizontal a partir del punto de interseccin y hasta el eje vertical dar el ~ivel de ID . La corriente ID es en realidad la corriente a travs
de toda 1a conflgracin en serie de la figura t.la. En general, al punto de operacin se le llama
punto estable (abreviado "Q-pt". por las palabras en ingls de: Quiescent PoinT) y refleja sus
cualidades de "estable y sin movimiento" segn se defini para una red de de.
La solucin que se obtiene por la interseccin de las dos curvas es la misma que podra
conseguirse mediante la solucin matemtica de las ecuaciones simultneas (2.1) Y (1.4 ) [ID =
IsCeKvD/TK - 1)]. Puesto que la curva para un diodo tiene caractersticas no lineales,
las matemticas involucradas requeriran del uso de tcnicas no lineales que estn fuera de las
necesidades y objetivo de este libro. El anlisis de la recta de carga descrito antes ofrece una
solucin con un mnimo de esfuerzo, y una descripcin "pictrica" de la razn por la cual se
obtuvieron los niveles de solucin para VDQ e 1DQ' Los siguientes dos ejemplos demostrarn las
tcnicas que se presentaron, las cuales ofrecen una facilidad relativa con la que puede dibujarse
la recta de carga utilizando las ecuaciones (2.2) y (2.3).
Determinar para la configuracin de diodos en serie de la figura 2.3a usando las caractersticas
de diodo de la figura 2.3b:
a) VDQ e IDQ
b)
EJEMPLO 2.1
VR
10
9
8
.....
Si
> 1 k,Q VR
6
5
4
3
2
0.5
0.8
(b)
Figura 2.3
a) Circuito; b) caractersticas.
55
Solucin
a)
= -E I
La ecuacin (2.2): ID
10V
=- = 10 mA
IkQ
VD=OV
ID
",9.25mA
VR
= I.R =
ID R
Q
o VR =E-VD =IOV-0.78V=9.22V
La diferencia en los resultados se debe a la exactitud con la cual se pueda leer la grfica. Es
ideal cuando los resultados que se obtienen de una ti otra manera son los mismos.
n (mA)
'"
lO
I DQ == 9.25 mA
8
7
6
5
4
0.5 \ J
10
VD (V)
(E)
Figura 2.4
EJEMPLO 2.2
La ecuacin (2.2):
ID
= !...I
R
=~=5
VD =
ov
mA
2 kQ
I DQ '" 4.6mA
b)
VR
La diferencia en los niveles se debe, una vez ms, a la exactitud con la cual se pueda leer la
grfica. Es cierto que los resultados ofrecen una magnitud esperada para el voltaje VR.
56
10
9
8
f
''1
Punto Q
11\! == 4.6 mA 4
3
(del ejemplo 2.1)
05 \ I
10
(E)
VDQ == O.7V
Figura 2.5
Como se observa en los ejemplos anteriores, la recta de carga est determinada slo por la
red aplicada, mientras las caractersticas estn definidas para el dispositivo elegido. Si se recurre
al modelo aproximado para el diodo y no se cambia la red, la recta de carga ser exactamente la
misma que se obtuvo en los ejemplos anteriores. De hecho, los siguientes dos ejemplos repiten
el anlisis de los ejemplos 2.1 y 2.2 mediante el empleo del modelo aproximado para permitir
una comparacin de los resultados.
Repetir el ejemplo 2.1 usando el modelo equivalente aproximado para el diodo semiconductor'
de silicio.
EJEMPLO 2.3
Soluciu
Se dibuja de nuevo la recta de carga segn se muestra en la figura 2.6, con la misma interseccin
como se defini en el ejemplo 2.1. Las caractersticas del circuito equivalente aproximado para
el diodo tambin se han trazado en la misma grfica. El punto Q resultante:
VD
Q
= 0.7 V
ID Q = 9.25 mA
IDQ
=9.25 mA
10
9
8
7
6
5
4
3
2
05 \1
10
VD (V)
Figura 2.6 Solucin al ejemplo 2.1 usando el modelo aproximado del diodo.
2.2
57
Los resultados que se obtienen en el ejemplo 2.3 son muy interesantes, porque el nivel de
ID es exactamente el mismo que el del ejemplo 2.1 empleando una curva de caractersticas
qu~ resulta mucho ms fcil dibujar que la que aparece en la figura 2.4. El nivel de VD ~ 0.7 V
contra 0.78 V del ejemplo 2.1 tiene una diferencia en magnitud del orden de las centsimas,
pero es cierto que estn en la misma vecindad, si se comparan sus magnitudes con las de los
otros voltajes en la red.
EJEMPLO 2.4
Repetir el ejemplo 2.2 usando el modelo equivalente aproximado para el diodo semiconductor
de silicio.
Solucin
La recta de carga se dibuja de nuevo como lo indica la figura 2.7, con la misma interseccin
definida en el ejemplo 2.2. Las caractersticas del circuito equivalente aproximado para el
diodo tambin se dibujaron en la misma grfica. El punto Q resultante:
VDQ
0.7 V
lo Q
4.6 mA
1/)(mA)
10
9
8
7
6
I DQ =: 4.6 mA
--
0.7 V
=>-;cIf-o-
3
2
0.5 \1
V
DQ
10
VD (V)
=:O.7V
En el ejemplo 2.4 los resultados que se obtienen tanto para VD como para IDo son los
mismos que los que resultaron empleando las caractersticas compfetas en el ejemplo 2.2.
Los ejemplos anteriores demuestran que los niveles de corriente y voltaje que se obtuvieron al
utilizar el modelo aproximado, son muy cercanos a los que resultaron al utilizar las caractersticas completas. Esto sugiere, como se ver al aplicarlo en las prximas secciones, que el uso
de las aproximaciones adecuadas puede dar como resultado la obtencin de soluciones que son
muy cercanas a la respuesta real con un nivel reducido de incertidumbre acerca de la reproduccin adecuada de las caractersticas, eligiendo a su vez una escala lo suficiente grande. Los
resultados indicarn las condiciones que deben ser satisfechas para poder aplicar el equivalente ideal de forma adecuada.
EJEMPLO 25
58
Punto Q
I DQ =10mA 10
9
8
VD=OV
~~
.:::----
o"
Figura 2.8 Solucin al ejemplo 2.1 usando el modelo del diodo ideal.
Los resultados son lo suficientemente diferentes para las soluciones del ejemplo 2.1 como
para causar una incertidumbre acerca de su exactitud. Es cierto que ofrecen alguna indicacin
acerca del nivel de voltaje y corriente que deben esperarse para otros niveles de voltaje de la
red, pero el esfuerzo adicional de incluir el equivalente de 0.7 V, muestra que el mtodo del
ejemplo 2.3 es ms apropiado.
Por tanto, el uso del modelo del diodo ideal debe reservarse para aquellas ocasiones cuando
la funcin de un diodo sea ms importante, que los niveles de voltaje que pueden variar en
dcimas de un volt, y en las situaciones donde los voltajes aplicados son de manera considerable
ms grandes que el voltaje de umbral VT" En las siguientes secciones se usar en forma casi
exclusiva el modelo aproximado, ya que los niveles de voltaje que resulten sern sensibles a las
variaciones que se aproximan a VT" Tambin en secciones posteriores se usar el modelo ideal con
mayor frecuencia debido a que los voltajes aplicados sern un poco ms altos que VT. Ylos autores
desean asegurarse que la funcin del diodo quede comprendida en fonna correcta y clara.
59
0.7\1
~
Siliciu
if-o
~O.7~
lo
(E> V-,Rr",)
=>
0.3 V
-~
Germanio
0.3 V
VD
+ OV
-~
-l~--
(EVT,Rr",)
=> ------4--------+
~'_
________V_D_
60
---
En las siguientes secciones se demostrar el impacto de los modelos de la tabla 2.1 sobre
el anlisis de las configuraciones'de los diodos. Para las situaciones en que se emplee el circuito equivalente aproximado. el smbolo del diodo aparecer como lo seala la figura 2.93 para
los diodos de silicio y de germanio. Si las condiciones son las que podran usarse en el modelo
del diodo ideal, el smbolo del diodo aparecer como lo indica la figura 2.9b.
Ge
(a)
2.4
(b)
En esta seccin se usar el modelo aproximado para investigar una variedad de configuraciones de diodos en serie con entradas de de. Dicho contenido establece los fundamentos en el
anlisis de diodos que se aplicarn en las secciones y captulos siguientes. El procedimiento
descrito podr aplicarse a redes con cualquier nmero de diodos y en una variedad de configuraciones.
Primero. para ca.da configuracin debe detenninarse el estado de cada diodo. ,Cules diodos
se encuentran en "encendido" y cules en "apagado"? Una vez que esto se hace. se puede
sustituir el equivalente adecuado como se defini en la seccin 2.3 y determinar los parmetros
restantes de la red detenninada.
Si
Para cada configuracin, se reemplazarn mentalmente los diodos por elementos resistivos
y se observar la direccin resultante de la corriente, de acuerdo como se establece debido a los
voltajes aplicados ("presin"). Si la direccin resultante es "similar" a la flecha del smbolo del
diodo. ocurrir la conduccin a travs del diodo y el dispositivo estar en estado 'encendido".
La descripcin anterior depende de que la fuente suministre un voltaje mayor que el voltaje de
"encendido" (VT) de cada diodo.
Si un diodo est en estado "encendido", se puede colocar una cada de 0.7-V a travs del
elemento. o dibujar de nuevo la red con el circuito equivalente VT como se defini en la tabla
2.1. Con el tiempo, probablemente se preferir incluir la cada de 0.7 Va travs de cada diodo
en "encendido" y dibujar una lnea a travs de cada diodo en estado "apagado" o abierto.
Inicialmente el mtodo de sustitucin se utilizar con el fin de asegurar que se detenninen el
voltaje y los niveles de corriente adecuados.
El circuito en serie de la figura 2.10, descrito brevemente en la seccin 2.2. se necesitar
para demostrar la aproximacin descrita en los prrafos anteriores. Primero, el estado del diodo
se determina de forma mental al reemplazar el diodo con un elemento resistivo, como lo indica
la figura 2.11. La direccin resultante de 1 coincide con la flecha en el smbolo del diodo, y
dado que E> VT. el diodo se encuentra en estado "encendido". Se dibuja de nuevo la red como
lo seala la figura 2.12 con el modelo equivalente apropiado para el diodo de silicio con
polarizacin directa. Obsrvese para una futura referencia. que la polaridad de VD es la misma
'l.ue la que resultara si de hecho el diodo fuera un elemento resistivo. El voltaje resultante y los
niveles de corriente son .los siguientes:
(2.4)
v,
...
Figura 2.11 Determinacin del
estado del diodo de la figura. 2.10.
+ v{) -
F' o.~v
lL
+
R
vR
(2.5)
...
(2.6)
61
--1-
if"'"''''
+~
+
R
~=-
V,
+F
+
R
VD=E
V,
l"t,
R
V,
..
Figura 2.13 Invirtiendo el diodo
de la figura 2.10.
..
Figura 2.15 Sustitucin del modelo
equivalente para el diodo en estado
"apagado" de la figura 2.13.
En la figura 2.13 el diodo de la figura 2.10 se invirti. El reemplazo mental del diodo por
un elemento resistivo segn la figura 2.14 indicar que la direccin resultante de la corriente
no coincide con la flecha del smbolo del diodo. El diodo est en estado "apagado", lo que
genera el circuito equivalente de la figura 2.15. Debido al circuito abierto, la corriente del
diodo es de O A Y el voltaje a travs .de la resistencia R es la siguiente:
El hecho de que VR = O V establecer E volts a travs del circuito abierto, como se defini por
la ley de voltaje de Kirchhoff. Siempre se tomar en cuenta que bajo cualesquiera circunstancias, valores instantneos de de, ac, pulsos, etc., deber satisfacerse la ley de voltaje de Kirchhoff.
EJEMPLO 2.6
Para la configuracin de diodos en serie de la figura 2.16, determinar VD' VRe ID'
Solucin
Vo
+F
E
l'L,
Si
8 V
Debido a que el voltaje establece una corriente en la direccin de las manecillas del reloj para
coincidir con la flecha del smbolo y que el diodo est en estado "encendido",
2.2kQ
V,
..
VD
= 0.7 V
VR=E-VD =8V-O.7V=73V
ID=IR=
VR
7.3 V
_332mA
2.2kn
EJEMPLO 2.7
Repetir el ejemplo 2.6 con el diodo invertido.
ID = OA
8V
o---l1
VD -
Solucin
'R =
O:
2.2 ka
..
Al eliminar el diodo, resulta que la direccin de 1 es opuesta a la flecha en el smbolo del diodo,
y que el equivalente del diodo es el circuito abierto sin importar qu modelo se utilice. Debido
l~,
E - VD - VR
62
=O
VD=E-VR=E-O=E =8V
Obsrvese en el ejemplo 2.7 el alto voltaje a travs del diodo a pesar de que se encuentra
en estado "'apagado". La corriente es cero, pero el voltaje es significativo. Con el fin de repasar,
debe recordarse el anlisis siguiente:
l. Un circuito abierto puede tener cualquier voltaje a travs de sus terminales, pero la
corriente siempre ser igual a OA.
2. Un circuito cerrado tiene una cada de O V a travs de sus terminales, pero la corriente
estar limitada por la red que la rodea.
En el siguiente ejemplo es importante la notacin de la figura 2.18 para el voltaje aplicado.
Se trata de una notacin comn en la industria, con la que el lector debe familiarizarse. Dicha
notacin y otros niveles definidos de voltaje se tratarn con mayor profundidad en el captulo 4.
E =+lOVo
Figura 2.18
Notacin de la fuente.
EJEMPLOZ;8
Si
+
E
-=:=- 0.5
R < 1.2 kQ V
Solucin
A pesar de que la "presin" establece una comente con la misma direccin que el smbolo de la
flecha, el nivel del voltaje aplicado resulta insuficiente para "encender" el diodo de silicio. El
punto de operacin sobre las caractersticas se seal~. en la figura 2.20, y establece el equivalente del circuito abierto como la aproximacin adecuada. El voltaje resultante y los niveles de
corriente son por tanto los siguientes:
ID = OA
VD =E=O.5V
o
Figura 2.20 Punto de operacin
con E '" 0.5 V.
0.7 V
VD == 0.5 V
63
EJEMPLO 2.9
Si
+12V
G,
IR
V,
ID
5.6 kO
Solucin
Un enfoque similar que se aplic en la figura 2.6 revelar que la corriente resultante tiene la
misma direccin que las flechas de los smbolos de ambos diodos, y que la red de la figura 2.22
es el resultado, porque E = 12 V > (0.7 V + 0.3 V) =1 V. Ntese la fuente redibujada de 12 V
Y la polaridad de Vo a travs de la resistencia de 5.6 kQ. El voltaje resultante
Vo = E - VT , - VT , = 12 V - 0.7 V - 0.3 V
VR
Vo
11 V
5.6kQ
[D=[R=-=-=
= 11 V
0'1,96mA
ejemplo 2.9.
EJEMPLO 2.10
V D2 Si
+ 12 v o---~---f4I--ri-:-<' V,
Si
IR
5.6 kn
Solucin
64
1=
La pregunta que permanece es: qu sustituir en lugar del diodo de silicio? Para el anlisis
que seguir y para los captulos subsecuentes, slo debe recordarse que para el diodo prctico
real ID =OA, VD =O Y (y viceversa), como se describi para la situacin sin polarizacin en el
captulo l. Las condiciones descritas por ID = OA Y VD, = O Y se indican en la figura 2.26.
= I? = lrfi = (OA)R = OY
VD2 = Vcitcuito abierto =E = 12 V
Vo
con
Vo
=E = OV
VD, - Vo
= l2V
- O - O = 12V
EJEMPLO 2,11
+ v,
R,
4.7 ka
+
FIgUra 2.27 Circuito para el
ejemplo 2.11.
Solucin
Las fuentes se dibujan de nueve. y la direccin de la corriente se indica en la figura 2.28. El
diodo est en estado "encendido" y la notacin que aparece en la figura 2.29 est incluida para
indicar este estado. Obsrvese que el estado "encendido" se anota slo mediante VD = 0.7 V
(T
E,
110V
...
VI -
O.7V-
4.7 kn
2.2 ka:
5V
R2
+
v,
E,
V,
J.
65
adicional en la figura. Esto elimina la necesidad de dibujar de nuevo la red y evita cualquier
confusin que pueda generarse por la aparicin de otra fuente. Como se seal en la introduccin de esta seccin, es probable que esta sea la ruta y notacin que se tomar, una vez que se
establece un nivel de confiabilidad en el anlisis de las configuraciones de los diodos. Con el
tiempo, el anlisis completo se desarrollar slo refirindose a la red original. Recuerde que
puede indicarse un diodo con polarizacin inversa. slo con una lnea a travs del dispositivo.
La corriente resultante a travs del circuito es,
1=
E + E, - VD
10 V + 5 V - 0.7 V
R + R,
Y los voltajes son
V
V,
4.7 kQ + 2.2 kQ
14.3 V
_2.07mA
6.9 kQ
Vo = V, - E,
= 4.55 V
- 5V
= ~.45 V
El signo de menos indica que Vo tiene una polaridad opuesta a la que aparece en la figura 2.27.
2.5
CONFIGURACIONES EN PARALELO
Y EN SERIE-PARALELO
Los mtodos aplicados en la seccin 2.4 se pueden extender al anlisis de las configuraciones
en paralelo y en serie-paralelo. Para cada rea de aplicacin, slo se igualan las series
secuenciales de pasos aplicados a las configuraciones de diodos en serie.
EJEMPLO 2.12
......
FIgura 2.30
Red para el
ejemplo 2.12.
Solucin
Para el voltaje aplicado, la "presin" de la fuente es para establecer una corriente a travs de
cada diodo en la misma direccin que se muestra en la figura 2.31. Debido a que la direccin
de la corriente resultante es igual a la de la flecha en cada smbolo de diodo. y que el voltaje
aplicado es mayor que 0.7 V. ambos diodos estn en estado "encendido". El voltaje a travs de
los elementos en paralelo es siempre el mismo y
Vo = 0.7 V
66
11
+
1
'
~ 0.33 kn
R
E
110
v
0_
.".
La corriente
VR
IOV - 0.7 V
1, = - R =
= 2S.1SmA
0.33 kQ
D,
28.18 mA
1,
=- =
2
2
14.09mA
El ejemplo 2.12 demostr una razn para colocar diodos en paralelo. Si la corriente nominal de los diodos de la figura 2.30 es slo de 20 mA. una corriente de 28.18 mA daara el
dispositivo si apareciera slo en la figura 2.30. Al colocar dos en paralelo, la corriente est
limitada a un valor seguro de 14.09 mA con el mismo voltaje terminal.
EJEMPLO 2.13
........D,
Si
-+
E=20V
D_
2.2kQ
....
Figura 2.32
Red para el
ejemplo 2.13.
'-'
Si
Solucin
Al dibujar de nuevo la red como lo indica la fIgura 2.33. se seala que la direccin de la
corriente resultante es como para encender el diodo DI y apagar el diodo D 2 " La corriente
resultante 1 es entonces
20 V - 4 V - 0.7 V
1=
_ 6.95mA
2.2kQ
1 R = 2.2 kQ
0.7 V
:1]'
:' T
4V
67
EJEMPLO 2.14
12 v
s,
I----~v.
2.2 kSl
Inicialmente, parecera que el voltaje aplicado "encender" ambos diodos; sin embargo. si
ambos estn en "encendido", la cada de 0.7-Va travs del diodo de silicio no ser igual a los
0.3 V a travs del diodo de germanio como se requiere, por el hecho de que el voltaje a travs
de elementos paralelos debe ser el mismo. La accin resultante se puede explicar slo con
notar que cuando la fuente se enciende incrementar de O Va 12 V en un periodo, aunque quiz
se podra medir en milisegundos. Durante el incremento en que se establece 0.3 V a travs del
diodo de gennanio. ste '''prender'' y mantendr un nivel de 0.3 V. El diodo de silicio nunca
tendr la oportunidad de capturar su 0.7 V requerido, y por tanto pennanecer en su estado de
circuito abierto como lo indica la figura 2.35. El resultado:
Vo
= 12 V
= 11.7 V
- 0.3 V
rS
~
F
vTTo3V
03V
O7 V
vo
... 2.2 kD
EJEMPLO 2.15
_.
Si
R,
33 kQ
D,
E
-;.- 20 v
5.6 kQ
0,7V
3.3 kQ
= 0.212mA
R,
5.6 kQ
- V1 +
68
3.3kQ
-V2 + E - V T ,
V, = E - VT ,
1, =
con
VT . = O
Vo
R,
18.6 V
18.6 V
= - - - - = 3.32 mA
5.6kQ
2.6
+ JI = 1:..
COMPUERTAS ANDjOR
s;
(1) E=10
ye
(
D,
s;
(O(
Oy
av,
D,
Rt
kQ
...
Figura 2.38 Compuerta lgica
OR positiva.
EJEMPLO 2.16
+ ... r.
D,
69
I kQ.
Figura 2.40
"="
compuerta ORo Un anlisis de la misma red con dos entradas de lO-y dar por resultado que
ambos diodos estn en estado "encendido" y con una salida de 9.3 Y. Una entrada de O-Yen ambas entradas, no proporcionar el 0.7 Y requerido para encender los diodos y la salida ser de
O debido al nivel de salida de O-v. Para la red de la figura 2.40 el nivel de corriente se encuentra
determinado por
I =
10 Y - 0.7 Y
= - - - - - = 9.3mA
lkQ
EJEMPLO 2.17
(1)
Determinar el nivel de salida para la compuerta lgica ANO positiva de la figura 2.41.
Si
Solucin
D,
Obsrvese en este caso que la fuente independiente aparece en la terminal conectada a tierra de
la red. Debido a razones que pronto sern obvias, se elige el mismo nivel que el nivel lgico de la
E, = OY
Si
(01
Ez
=ov
OVo
D,
I k!l
1
...
lO\'
entrada. La red est dibujada en la figura 2.42 con las suposiciones iniciales respecto a
los estados de los diodos. Con 10 Y del lado del ctodo de DI se asume que DI se encuentra en
estado "apagado", aunque exista una fuente de lO-y conectada al nodo de DI a travs de la
resistencia. Sin embargo, recuerde que se mencion en la introduccin de esta seccin que el
empleo del modelo aproximado servir de ayuda para el anlisis. Para DI de dnde vendr
el 0.7 Y, si los voltajes de entrada y fuente se encuentran en el mismo nivel y creando "presiones" opuestas? Se supone que D, se encuentra en estado "encendido" debido al bajo voltaje del
lado del ctodo y la disponibilidad de la fuente de !O-Ya travs de la resistencia de l-kQ .
Para la red de la figura 2.42 el voltaje en Vo es de 0.7 Y, debido a que el diodo D, est
polarizado directamente. Con 0.7 Y en el nodo de DI y 10 Y en el ctodo, DI est defi-
lOY- 0.7Y
= 9.3 mA
lkQ
70
.,
El estado de los diodos es, por tanto, confinnado y el anlisis anterior fue correcto. A pesar
de que no hay O V como se especific antes para el nivelO, el voltaje de salida es lo suficientemente pequeo para poder considerarlo en un nivelO. Para la compuerta AND, por tanto, una
nica entrada dar por resultado un nivelO de salida. Los estados restantes de los diodos para
las posibilidades de dos entradas y ninguna entrada se examinarn en los problemas que aparecen al final del captulo.
+
~-.-~-......,
+
+
R
~
leido
...
v, = Vmsen oor
Figura 2.43
A travs de un ciclo completo, definido por el periodo T de la figura 2.43, el valor promedio (la suma algebraica de las reas arriba y abajo del eje) es cero. El circuito de la figura 2.43,
llamado rectificador de media onda, generar una forma de onda vo' la cual tendr un valor
promedio de uso particular en el proceso de conversin de ac a dc. Cuando un diodo se usa en
el proceso de rectificacin, es comn que se le llame rectificador. Sus valores nominales de
potencia y corriente son nonnalmente mucho ms altos que los de los diodos que se usan en
otras aplicaciones, como en computadoras o sistemas de comunicacin.
Durante el intervalo t = O .... TI2 en la figura 2.43, la polaridad del voltaje aplicado Vi es
como para establecer "presin" en la 'direccin que se indica, y encender el diodo con la polaridad indicada arriba del diodo. Al sustituir la equivalencia de circuito cerrado por el diodo
dar por resultado el circuito equivalente de la figura 2.44, donde parece muy obvio que la
seal de salida es una rplica exacta de la seal aplicada. Las dos terminales que definen el
voltaje de salida estn conectadas directamente a la seal aplicada mediante la equivalencia de
corto circuito del diodo.
+
+
,,
Figura 2.44
R,
"
+
~
,,
...
Regin de conduccin (O
Vo
...
~
T/2).
71
Para el periodo T/2 ---'> T, la polaridad de la entrada v; es como se indica en la figura 2.45,
y la polaridad resultante a travs del diodo ideal produce un estado "apagado" con un equivalente de circuito abierto. El resultado es la ausencia de una trayectoria para el flujo de carga y
V o = iR = (O)R = O V para el periodo T/2 ---'> T. La entrada v; y la salida va se dibujaron juntas en
la figura 2.46 con el propsito de establecer una comparacin. Ahora, la seal de salida v(J tiene un
rea neta positiva arriba del eje sobre un periodo completo, y un valor promedio detenninado por
Vdc = 0.318Vm
(2.7)
Imediaonda
v"
"0 = OV
...
Figura 2.45
T) .
....,.o+-+--,f--....,......,--~
.L
= OV
Vd'::
-r-
+ vr
--o-jt---o~-~+
O.7V
11
I
I
11
11
~2
Defasamiento debido a VT
72
T t
natural el nivel resultante de voltaje de. Para las situaciones donde Vm Vp la ecuacin 2.8
puede aplicarse para determinar el valor promedio con un alto nivel de exactitud.
(2.8)
Si vm es suficientemente ms grande que V T' la ecuacin 2.7 es a menudo aplicada como
una primera aproximacin de VdC
a)
b)
e)
EJEMPLO 2.18
TI
Solucin
a)
En esta situacin el diodo conducir durante la parte negativa de la entrada segn se muestra en la figura 2.49, y V o aparecer como se seala en la misma figura. Para el periodo
completo, el nivel dc es
Vd' = -D.3l8Vm = -D.318(20 V) = -6.36 V
,.
-14+
ro
Figura 2.49
b)
'.
20
+
2kQ
'o
Vd' = -D.318(Vm
VT )
= -(0.318)(199.3 V) = -63.38 V
la que es una diferencia que. en efecto. puede ignorarse para la mayor parte de las aplicaciones.
Para el inciso e el desvo y la cada en la amplitud debido a VT no sera discernible en un
osciloscopio tpico si se despliega el patrn completo.
L
2
73
PIV (pRV)
El valor del voltaje pico inverso (PIV, por las iniciales en ingls de: Peak Inverse Voltage) (o
PRV, por las iniciales en ingls de: Peak Reverse Va/tage) del diodo es muy importante en el
diseo de sistemas de rectificacin. Recuerde que se trata del valor del voltaje que no debe
excederse en la regin de polarizacin inversa, pues de otra fonna el diodo entrar en la regin
de avalancha Zener. El valor PIV requerido para el rectificador d~ media onda puede determinarse
a partir de la figura 2.51, la cual muestra el diodo de la figura 2.43 con polarizacin inversa con
un voltaje mximo aplicado. Al aplicar la ley de voltaje de Kirchhoff, parece muy obvio que el
valor PIV del diodo debe ser igualo mayor al valor del pico del voltaje aplicado. Por tanto,
Valor PIV G Vm
'--------'
vo ==
IR= (O)R=O V
0------------+-----,o+
2.8
(2.9)
Puente de diodos
El nivel de dc que se obtiene a partir de una entrada senoidal puede mejorar al 100% si se
utiliza un proceso que se llama rectificacin de onda completa. La red ms familiar para llevar
a cabo tal funcin aparece en la figura 2.52 con sus cuatro diodos en una configuracin en
forma de puente. Durante el periodo t '" O a Tl2 la polaridad de la entrada se muestra en la
figura 2.53. Las polaridades resultantes a travs de los diodos ideales tambin se sealan en
la figura 2.53 para mostrar que D, y D3 estn conduciendo, en tanto que D y D, se hallan
en estado "apagado". El resultado neto es la configuracin de la figura 2.54, con su corriente y
polaridad indicadas a travs de R. Debido a que los diodos son ideales, el voltaje de carga V o =
Vi' segn se muestra en la misma figura.
R
D4
+ "encendido"
+
_ "encendido"_
+
_ "apagado"
"
A
v.
74
T
2
,,
,,
o
,,
,
\
",
"2
"2
+
Figura 2.55 Trayectoria de conduccin para la regin negativa de v-
Debido a que el rea arriba deI eje para un ciclo completo es ahora doble, en comparacin
con la obtenida para un sistema de media onda, el nivel de dc tambin ha sido duplicado y
Vd'
= 2(Ec.2.7) = 2(0.318V
m)
Vd' = 0.636Vm
IOOd"OffiPet,
(2.10)
S se emplea diodos de silicio en lugar de los ideales como se indica en la figura 2.57, una
aplicacin de la ley de voltaje de Kirchhoff alrededor de la trayectoria de conduccin resultara
Vi -
Vr Vo
Vo -
Vi -
Vr = O
2Vr
Para las situaciones donde V m 2VT , puede aplicarse la ecuacin (2.11) para el valor promedio
con un nivel relativamente alto de precisin.
(2.11)
~::::;::==7
~ ~=O.7V
_ 0-+
R
o_\,,=;:;v
75
PIV
El PIV que se requiere para cada diodo (ideal) puede determinarse a partir de la figura
2.58 que se obtuvo en el pico de la regin positiva de la seal de entrada. Para la malla indicada
el voltaje mximo a travs de R es Vm y el valor PIV se define por
PIV~
(2.12)
' -_ _ _V
-"'...Jrectificador
m
puente de onda completa
"
",
~~
, +
"
cr
"
D,
l'2~-,-_~-o_ _- -
~
:
I.
!Jim
~II >0-----'1,,'0/1".,.+,....,
Tfii.
. V
,.;".g.
__ :'.
'.'
:~:
I.
2
+
Figura 2.60 Condiciones de la red para la regin positiva de Vi'
Durante la porcin negativa de la entrada, la red aparece como lo indica la figura 2.61,
invirtiendo los papeles de los diodos, pero manteniendo la misma polaridad para el voltaje a
~~
,
I
T
Vm
t~'~
, V
76
lA
va'" +
CT
~
~
+
Figura 2.61
~,,~
I.
Vm
I.
2
travs de la resistencia de carga R. El efecto neto es una salida igual a la que aparece en la
figura 2.56 con los mismos niveles de dc.
PIV
PIV ;;;
Vsecundario
+ VR
= Vm + Vm
(2.13)
PIV
f;_
2V
' -_ _
__
....:::_--'
transformador CT. rectificador de onda completa
m
La red de la figura 2.62 ayudar a determinar el PIV neto para cada diodo de este rectificador
de onda completa. La insercin del voltaje mximo del voltaje secundatio y el Vm de acuerdo
con lo establecido para la red adjunta dar por resultado
v'" +
EJEMPLO 2.19
Determinar la forma de onda de salida para la red de la figura 2.63 y calcular el nivel dc de
salida y el PIV que se requiere para cada diodo.
+
2 kO
T,
2Hl
2 kO
Figura 2.63
Solucin
La red aparecer como en la figura 2.64 para la regin positiva del voltaje de entrada. El redibujo
de la red generar la configuracin de la figura 2.65, donde V o +v; oVo +V; +(10 V)
5 V, como lo indica la figura 2.65. Para la parte negativa de la entrada la funcin de los diodos
ser intercambiada y V o aparecer segn la figura 2.66.
~
o
2 ill
2k.{l
>
'.
'.
'.
2ill
2 ill
2k.{l
>
~
o
T'
2:
El efecto de remover dos diodos de la configuracin puente fue, por tanto, reducir el nivel
de dc disponible al siguiente:
Vd' = 0.636(5 V) = 3.18 V
o al disponible de un rectificador de media onda con la misma entrada. Sin embargo, el PIV
segn se determin en la figura 2.58 es igual al voltaje mximo a travs de R, el cual es de 5 V
o la mitad de lo que se requiere para un rectificador de media onda con la misma entrada.
I.
77
2.9
RECORTADORES
Existe una variedad de redes de diodos que se llaman recortadores y tienen la capacidad de
"recortar" una porcin de la seal de entrada sin distorsionar la parte restante de la forma
de onda alterna. El rectificador de media onda de la seccin 2.7 es un ejemplo de la forma ms
simple de un recortador de diodo, una resistencia y un diodo. Dependiendo de la orientacin
del diodo, la regin positiva O negativa de la seal de entrada es "recortada".
Existen dos categoras generales de recortadores: en serie y en paralelo. La configuracin
en serie es donde el diodo est en serie con la carga, mientras que en paralelo tiene un diodo en
una trayectoria paralela a la carga.
En serie
La respuesta de la configuracin en serie de la figura 2.67a a una variedad de formas de onda
alternas se ilustra en la figura 2.67b. Aunque se present al principio como un rectificador de
media onda (para fonnas de onda senoidales), no existen limitaciones sobre el tipo de seales
que pueden aplicarse a un recortador. La adicin de una fuente de de como la que se muestra en
la figura 2.68 puede tener un efecto pronunciado sobre la salida de un recortador. El anlisis
inicial se limitar a los diodos ideales, y se reservar el efecto de VT a un ejemplo posterior.
Yo
...
(a)
'o
(b)
v
~I-__f---'---o+
T
Y,
No existe un procedimiento genera! para el anlisis de las redes como las del tipo que se
presenta en la figura 2.68, pero existen ciertas ideas que debern considerarse mientras se trabaja en la solucin.
78
el estado "apagado", soportado ms an por la fuente dc. En general, se puede estar muy seguro que el diodo est en circuito abierto (estado "apagado") para la regin negativa de la seal de
entrada.
v,
=V
(2.14)
Para un voltaje de entrada mayor que V volts el diodo est en estado de corto circuito, mientras
que para los voltajes de entrada menores que V volts est en estado de circuito abierto o "apagado".
~I------<>----r--o
"~
.'
i
V-
o = a (direccin
VD.
'
(2.15)
v o = v., - V
Vi -
,T
=-
,
, '
IV 1_ Vi
, "'1,
T
v, ==
vm
1~~
+
R
'o
-+-
T
v,
cuando Vi
= Vm'
'=
2.9 Recortadores
79
EJEMPLO 220
V=5
~l-+-JI~II-~-~
Or-----_-+--__O
Solucin
La experiencia anterior sugiere que el diodo estar en estado "encendido" para la regin positiva de Vi' especialmente cuando se observa el efecto de ayuda de V:;: 5 V. La red aparecer
como lo seala la figura 2.75 y va:;: Vi + 5 V. Sustituyendo id == O para vd:;: O para los niveles de
transicin, se obtiene la red de la figura 2.76 y Vi == -5 V.
o----; I--~-<>----...-----<>
+- +
+
SV
'.
Agura 2.76
O~-------+---'O
Vi
abierto, mientras que para los voltajes ms positivos de -5 V el diodo estar en estado de corto
circuito. Los voltajes de entrada y de salida aparecen en la figura 2.77.
20
5V
--'F"""'''''--''----+
T\
f \
Voltaje de
transicin
El anlisis de las redes de recortadores con las entradas de onda cuadrada es en realidad
ms fcil que las redes con entradas senoidales, debido a que slo deben considerarse dos
niveles. En otras palabras, la red puede analizarse como si tuviera dos entradas de nivel de con
la salida resultante V o graficada en el marco adecuado de tiempo.
80
EJEMPLO 2.21
20
T
-2
,--=---,1
T
10
Solucin
Para vi = 20 V (O -7 T/2) generar la red de la figura 2.79. El diodo est en estado de corto
circuito y V o 20 V + 5 V 25 V. Para Vi -10 V dar como resultado la figura 2.80, colocando
el diodo en estado "apagado" y V o i RR (O)R OV. El voltaje resultante de salida aparece en
la figura 2.81.
=----I+
+ ~
20
=
=
1r+
5V
IOV
v,,=O V
Oy
FJ.gUra 2.79
o a vi
25 Y
5V
= +20 V.
Figura 2.80
Vo
vi '"
-10 V.
"2
Figura 2.81
Dibujo de va para el
ejemplo 2.21.
En paralelo
La red de la figura 2.82 es la ms sencilla de las configuraciones de diodos, en paralelo con la
salida para las mismas entradas de la figura 2.67. El anlisis de las configuraciones en paralelo
es muy similar a la que se aplica a las configuraciolles en serie, como se demostrar en el
siguiente ejemplo.
'{---'\fV'.,----,--O
-+-
Figura 2.82
o
-v
o
-v
2.9
Recortadores
81
----EJEMPLO 222
16
v,
c_--_____v__I~_4_v~o
Figura 2.83
Ejemplo 2,22.
Solucin
La polaridad de la fuente de y la direccin del diodo sugieren que el diodo est en estado "encendido" para la regin negativa de la seal de entrada. Para esta regin la red aparecer como lo
seala la figura 2.84, donde las terminales definidas para V o requieren que V o = V = 4 y,
O-~"'''''~-._-----O
4V
o-------------~------~o
V_-~j[~4-'-'--_<o
o_----_____
Figura 2.85
"
v
Figura 2.86
id
Determinacin del
1
1
"
'o
4v
Determinacin de
'2
Agora 2.87 Dibujo de V o para el
ejemplo 2.22.
Vo
Para examinar los efectos de VT sobre el voltaje de salida, el siguiente ejemplo especificar un diodo de silicio, en lugar del equivalente del diodo ideal.
82
EJEMPLO 2.23
Solucin
El voltaje de transicin suele detenninarse en primera instancia al aplicar la condicin de i d :=
OA cuando vd VD 0.7 V. y obteniendo la red de la figura 2.88. Al aplicar la ley de voltaje de
Kirchhoff alrededor del lazo de salida en el sentido de las manecillas del reloj, se encuentra que
= =
+ VT
Vi
V;
=V-
\}R ::::
i/?::::
=4V
VT
if?
V= O
- 0.7 V
= 3.3 V
ov
= (O)R =
Figura 2.88
Para los voltajes de entrada mayores que 3.3 V, el diodo estar en circuito abierto y va = v;.
Para los voltajes de entrada menores que 3.3 V, el diodo estar en estado "encendido" y resul
tar la red de la figura 2.89, donde
v
o
= 4V
0.7V
3.3 V
;,
+
e
] ; 07V
Figura 2.89
-
4V
o_ _ _ _ _ _~_ _ _o
Determinacin de V o
estado "encendido",
La forma de onda resultante de salida aparece en la figura 2.90. Ntese que el nico efecto de
VT fue disminuir el nivel de transicin desde 3.3 V a 4 V.
16 V
3.3 V
J,
"2
Figura 2.90
Dibujo de
para
el ejemplo 2.23.
No hay duda de que incluir los efectos de VTccmplicarn el anlisis un poco, pero una vez
que el anlisis se comprende con el diodo ideal, el procedimiento, incluyendo los efectos de V ro
no sern tan difciles.
Resumen
Una variedad de recortadores en serie y en paralelo con los resultados de salida para las entradas senoidales se presentan en la figura 2.91. Obsrvese en particular la respuesta de la ltima
configuracin, con su capacidad de recortar Una seccin positiva o negativa como se detennne
por la magnitud de sus fuentes de de.
2.9 Recortadores
83
~I
POSITIVO
-o
+
R
,,
-o
"~
+
R
-vm
(Vm-V)
- (v", + V)
0---1
v
o---J
+
v
,,
+
R
,,
V
-o
'"
+
R
"
o
-(Vm-V)
+ ~~\vm
~
T
v.
_-v
~
-;
T-;
+
,,
,,
v,
o
I v'I
"
o
Figura 2.91
84
Circutos de recorte.
"
2.10
CAMBIADORES DE NIVEL
Una red de cambiadora de nivel es la que "cambia" una seal a un nivel de de diferente. La red
debe tener un capacitor, un diodo y un elemento resistivo: pero tambin puede usar una fuente de de independiente para introducir un cambio de nivel de de adicional. La magnitud de R y
e debe elegirse de tal fanna que la constante de tiempo r = Re es lo suficiente grande para
asegurar que el voltaje a travs del capacitor no se descarga de manera significativa, durante el
intervalo en que el diodo no est conduciendo. A travs de todo el anlisis se asumir que para
propsitos prcticos, el capacitor se cargar o descargar totalmente en cinco constantes de
tiempo.
La red de la figura 2.92 cambiar el nivel de la seal de entrada a cero volts (para diodos
ideales). La resistencia R puede ser una resistencia de carga o una combinacin en paralelo de
la resistencia de carga y una resistencia diseada para ofrecer el nivel deseado de R.
"
e
~:r-~----~--~+
;;
"
+
<
-v
Figura 2.92
Cambiador de niveL
Durante el intervalo 0-> Tl21a red aparecer como lo indica la figura 2.93; con el diodo en
estado "encendido" efectivamente hace corto circuito el efecto de la resistencia R. La constante
de tiempo Re resultante es tan pequea (R se detennina por la resistencia inherente de la red)
que el capacitar se cargar a V volts rpidamente. Durante este intervalo el voltaje de salida
est directamente a travs del "corto circuito" y V o = O V.
Cuando la entrada cambia al estado -V, la red aparecer como lo indica la figura 2.94, con
el equivalente de circuito abierto para el diodo determinado por la seal aplicada y el voltaje
almacenado a travs del capacitar, ambos "presionando" la corriente a travs del diodo desde el
ctodo hacia el nodo. Ahora que R se encuentra de regreso en la red, la constante de tiempo
determinada por el producto Re es lo suficiente grande para establecer un periodo de descarga
5 r mucho mayor que el periodo Tl2 -> T, Y puede asumirse sobre una base aproximada que el
capacitar mantiene toda su carga y, por tanto, el voltaje (debido a que V = QIC) durante este
periodo.
Debido a que V o est en paralelo con el diodo y la resistencia, tambin puede dibujarse en
la posicin alterna que se indica en la figura 2.94. La aplicacin de la ley de voltaje de Kirchhoff
alrededor del lazo de entrada dar por resultado
"
\J"
>R
>
~~
v-
V -
e
+
= O
= -2V
El signo negativo se debe a que la polaridad de 2Ves opuesta a la polaridad definida por vO' La
forma de onda de salida que resulta aparece en la figura 2.95 junto con la seal de entrada.
La seal de salida "cambia de nivel" a O V durante el intervalo de O a T12, pero mantiene la
misma excursin de voltaje total (2\1) que la entrada.
Para una red de cambio de nivel:
Cambiadores de nivel
2:
-v
T._
2" ..'
-2
.'
para la
85
EJEMPLO 224
= 1000Hz
C=IlF
~--~II~!--~----r---~+
~
R
V-;.-5V
Solucin
C
~!~+~--~~--~+
ve
+
V-;;-
20 V
>
R
>100
kQ
Vo
5V
Figura 2.97
Determinacin de V o
y Ve con el diodo en estado
"encendido".
-20V+Ve -5V=0
Ve = 25 V
25 V""'+------,
~(----'-.,..---,--~
IOY
KVL
+10 V + 25 V -
86
= 35 V
= O
'o
P.
35
10
"
-20
."
'3
"
.. ,-\
.-, :<;::
30 V
30Y
'2
"
'3
"
EJEMPLO 2.25
puede
+5V-0.7V-vo =0
y
= 5 V - 0.7 V = 4.3 V
Ve = 25 V - 0.7 V = 24.3 V
Ahora, para el periodo 1, -; 13 la red aparecer como la figura 2.101, siendo el nico
cambio el voltaje a travs del capacitar. La aplicacin de la ley de voltaje de Kirchhoff genera
+10 V + 24.3 V V
Yo
=0
= 34.3 V
~~~+~--~--~+
24.3 V
IOV
....,..-._ _ _ _ _ _~J
87
La salida resultante aparece en la figura 2.102, comprobndose el enunciado de que las eXCursiones de voltaje de entrada y salida son iguales.
34.3 V
30V
4.3 V
t,
o f-+--i-+
-v
:TI
v"
----
VJ
v"
o h"''-''''-tr+t
2V
--o
",
- 2vr '--
,-1
v,
I~
~~
v, --; ;;--
v"
v,
+-l
--o
v,
o
2V
",
v,
VI
t F:
"
rl~
o
-v,_ 1-
v,
r-
Figura 2.103
.t
2V
--o
v,
88
2V
v,
;-~
v,
_1
v,
~ ..
v, -" ::...
+
R
v,
-v,
Circuitos cambiadores de nivel con diodos ideales (Sr o::: SRC> T/2).
2V
-t
.,
V
(V)
~I~:--~--~----~+
e
R
-T-
!O V
2.11
DlODOSZENER
El anlisis de las redes que utilizan diodos Zener es muy similar al que se aplica al anlisis de
diodos semiconductores de las secciones anteriores. Primero debe determinarse el estado
del diodo seguido por una sustitucin del modelo adecuado, y una detenninacin de las otras
cantidades desconocidas de la red. A menos que se especifique 10 contrario, el modelo Zener
utilizado para el estado "encendido" ser como el que indica la figura 2.105a. Para el estado
"apagado" de acuerdo con su definicin para un voltaje menor que Vz pero mayor que OV con
la polaridad que se indica en la figura 2.l05b, el equivalente Zener es el circuito abierto que
aparece en la misma figura.
+
vz
1l-
vZ
=:>
+
v=:>
(Vz
>v
1
1
>0 V)
"encendido"
"apagado"
(,)
(b)
Vi Y R fijas
Las redes ms simples del diodo Zener aparecen en la figura 2.106. El voltaje de dc aplicado
es fijo, as como la resistencia de carga. El anlisis puede hacerse fundamentalmente en dos
pasos.
Figura 2.106
bsico.
Regulador Zener
La aplicacin del paso 1 a la red de la figura 2.106 generar la red de la figura 2.107, donde
una aplicacin de la regla del divisor del voltaje resultar
v,
(2.16)
Si V;::: Vz , el diodo Zener est en estado "encendido" y se puede sustituir el modelo equivalente de la figura 2.1 OSa. Si V < Vz , el diodo est en "apagado" y se sustituye la equivalencia de
circuito abierto de la figura 2.105b,
2,11
Diodos Zener
89
.j.Iz
+
-==- V z
PZM
2.
1,
:< R,
+
V,.
Para la red de la figura 2.106 el estado "encendido" dar por resultado la red equivalente
de la figura 2.108. Puesto que los voltajes a travs de los elementos paralelos deben ser los
-~
Figura 2.108
Sustitucin del
La comente del diodo Zener debe determinarse por la aplicacin de la ley de comente de
Kirchhoff. Esto es
(2.18)
e
donde
=
Antes de continuar, es muy importante darse cuenta de que el primer paso se utiliz slo
para determinar el estado del diodo Zener. Si el diodo Zener est en estado "encendido". el
voltaje a travs del diodo no es de V volts. Cuando el sistema se enciende, el diodo Zener se
encender tan pronto como el voltaje a travs de l sea de Vz volts. Se "atar" en este nivel y
nunca alcanzar un nivel ms alto de V volts.
Los diodos Zener se utilizan con mayor frecuencia en las redes reguladoras o como un
voltaje de referencia. La figura 2.106 es un regulador simple diseado para mantener un voltaje fijo a travs de la carga Re Para los valores de voltaje aplicado mayores que el que se
requiere para encender el diodo Zerrer, el voltaje a travs de la carga se mantendr en Vz volts.
Si el diodo Zener se emplea como un voltaje de referencia, ofrecer un nivel para compararlo
EJEMPLO 2.26
a)
b)
Iz
lkil
v, "'"
16 V
Vz = IOV
~~.
+
R,
12 kQ
VL
P zM =30mW
Solucin
a)
V=
1.2 kQ(16 V)
lkQ+1.2kQ
90
= 8.73 V
+
v,
16 V
Figura 2.110
Determinacin de V
para el regulador de la figura 2.109.
iz(mA)
Dado que V = 8.73 Ves menor que Vz = 10 V, el diodo est en estado "apagado", como se
muestra en las caractersticas de la figura 2 .111. Sustituyendo el equivalente de circuito abierto
resultar la misma red que en la figura 2 .11 0, donde se encuentra que
VL
= 8,73 V
'2
8.73 V
Iz = OA
y
b)
Figura 2.111
Punto de operacin
resultante para la red de la figura
2.109.
Pz = V!z = Vz(OA) = OW
= 12 V
lkQ+3kQ
Debido a que V = 12 V es mayor que Vz = 10 V, el diodo est en estado "encendido" y la red de
la figura 2.112 ser el resultado. La aplicacin de la ecuacin (2.17) genera
VL = Vz = 10V
VR = Vi - V L
con
10V
VL
IL = - - = - - - = 3.33 mA
3kQ
RL
IR =
VR
6V
=
16V-lOV=6V
= 6mA
1 kQ
IR - IL [Ec. (2.18)]
= 6 mA - 3.33 mA
= 2,67mA
La potencia disipada
Pz = V!z = (lOV)(2.67mA) = 26,7mW
vR
R
IkQ
V,
~T
16V
2,11
Diodos Zener
91
Vi fijo, RL variable
Debido al voltaje Vz ' existe un rango de valores de resistencias (y por tanto, de corriente de
carga) que asegurar que el dispositivo Zener est en estado "'encendido". Una resistencia de carga RL muy pequea generar un voltaje VL a travs de la resistencia de carga menor que Vz y el
dispositivo Zener estar en estado "apagado".
Para determinar la resistencia de carga mnima de la figura 2.106 que encender el diodo
Zener, simplemente se calcula el valor de RL y dar como resultado un voltaje de carga VL = Vz .
Esto es,
Resolviendo RL , se tiene
(2.20)
Cualquier valor de resistencia de carga mayor que el RL que se obtiene de la ecuacin (2.20)
asegurar que el diodo Zener est en estado "encendido" y que el diodo puede ser reemplazado
por su fuente equivalente VzLa condicin defInida por la ecuacin (2.20) establece el RL mnimo, pero a su vez especifIca
ellL mximo como
(2.21)
Una vez que el diodo est en estado "encendido", el voltaje a travs de R permanece constante en
(2.22)
e IR permanece fija en
(2.23)
La corriente Zener
(2.24)
(2.26)
92
a)
b)
IR
Ik,Q
-+
=l"V'
~ 1,
R
VZ
V,=50V
EJEMPLO 2.27
= 10 v
D,
IzM =32mA
Solucin
a)
Para determinar el valor de R L que encender el diodo Zener, se aplica la ecuacin (2.20):
R
Lmm
IOkQ
RVz
(1 kQ)(lO V)
= --=-- = [ D f - - - - - - - =
V _ V
50 V - lO V
40
,
z
150Q
VR
1 =--=
R
R
40V
=40mA
1 kQ
IR -
IZM
= 40 mA - 32 mA = 8 mA
.
m",
Vz
= -- =
I
10 V
= 1.251<.0
8mA
L mL "
V,
V,
10+ 1..--------,
lOV
:-'.~'j\,:(-.
-:'1
','1
250
1.25k.Q
40mA
8mA
1,
(b)
2.11
Diodos Zener
93
RL fija, Vi variable
Para los valores fijos de R L en la figura 2.106, el voltaje Vi debe Ser lo suficientemente grande
para encender el diodo Zener. El voltaje de encendido mnimo Vi V est determinado por
1",'0
RV
VL = V
Z -
Li
RL + R
v. =
(2.27)
min
El valor mximo de Vi est limitado por la corriente Zener mxima 12M , Debido a que 12M
=IR-IL'
I IRm~ = IZM + IL I
(2.28)
Debido a que IL est fijo en V:!R L y que l ZM es el valor mximo de lz, el mximo Vi se
define por
V =VR
+Vz
"""
,,,,,.
V1m:!.>: = IR m:h R + Vz
EJEMPLO 2.28
(2.29)
-+-
~ Iz
220Q
Vz = 20 V
=lV'
R,
I ZM =60 mA
1.2 kQ
+
V,
Solucin
Ecuacin (2.27):
v.
mm
(R L
+ R)Vz
RL
Ecuacin (2.28):
I R"",
(1200 O + 2200)(20 V)
1200 O
IL
20V
= IZM
+ lL
RL
1.2 kO
= 60 mA
+ 16.67 mA
= 76.67 mA
20V
- - - - - - -
==,-"
Ecuacin (2.29):
Vi m, -- 1Rmx R + VZ
10
20
23.67 V
Figura 2.116
40
36.87 V
VL en funcin de Vi
= 16.87V+20V
= 36.87 V
2.115.
94
+ 20 V
= 23.67 V
Los resultados del ejemplo 2.28 revelan que para la red de la figura 2.115 con una RL fija.
el voltaje de salida permanecer fijo en 20 V para un rango de voltaje de entrada que se extiende desde 23.67 V hasta 36.87 V.
La entrada podra aparecer como lo indica la figura 2.117 y la salida permanecera constante en 20 V, como aparece en la figura 2.IJ6. La forma de onda en la figura 2.117 se obtiene
alfillrar una salida de media onda o de onda completa rectificada. proceso descrito con mayor
detalle en un captulo posterior. Sin embargo, el efecto neto es el de establecer un voltaje de de
estable (para un rango definido de V) como se seala en la figura 2.116 de una fuente senoidal
con un valor promedio de O.
v,
40
36.87 V
23.67 V
20
10
Figura 2.117
Forma de onda
20V _
5 kn
10 V (Vz )
Pueden establecerse dos o ms niveles de referencia al colocar diodos Zener en serie como
lo indica la figura 2.118. Mientras Vi sea mayor que la suma de Vz y V", ambos diodos se
encontrarn en estado "encendido" y estarn disponbles tres voltajes de referencia.
Tambin pueden utilizarse dos diodos Zener conectados en sus ctodos (espalda con espalda) como un regulador de ac, como lo indica la figura 2.1l9a. Para la seal senoidal Vi' el
circuito aparecer como en la figura 2.119b en el instante Vi = 10 V. La regin de operacin de
cada diodo se indica en la figura adjunta. Obsrvese que Z est en una regin de baja impedancia,
mientras que la impedancia de Z2 es muy grande. la que corresponde a la representacin de
circuito abierto. El resultado es V o = Vi cuando Vi;;;; 10 V. La entrada y salida continuarn duplicndose mutuamente hasta que Vi alcance 20 V. Entonces Z2 se encender (como un diodo
",
,
Olt
5 kQ
z,
30V
____
...
____
-4_________~
"
",
20-V<
Zener
Olt
z,
I
(a)
5kQ
z,
20V
v,=IOV
z,
(b)
2.11
Diodos Zener
95
Zener), mientras que 2 1 est en una regin de conduccin con un nivel de resistencia lo suficiente pequeo comparado con la resistencia de 5-kO en serie para considerarlo como un
circuito cerrado. La salida resultante para el rango completo de vise indica en la figura 2 .l19( a).
Obsrvese que la forma de onda no es puramente senoidal, pero su valor rms es menor que el
asociado con una seal pico completa de 22-V. La red est limitando en forma efectiva el valor
rms del voltaje disponible. La red de la figura 2.119a puede ampliarse a la de un generador
simple de onda cuadrada (debido a la accin de recorte) si la seal de
Vi
se incrementa a quiz
50-V pico con Zener de lO-V, como lo seala la figura 2.120 con la forma de onda de salida
resultante.
SOV
,.,
5 kO
z,
IOV
FtgUra 2.120
IO-V\
v,
Zener
2 1t rol
v,
-lOV
Doblador de voltaje
La red de la figura 2.121 es un doblador de voltaje de media onda. Durante el medio ciclo de
voltaje positivo a travs del transformador, el diodo del secundario D, conduce (y el diodo
D, est en corte), cargando el capacitar C I hasta el voltaje pico rectificado (Vm ) El diodo D,
es idealmente un circuito cerrado durante este medio ciclo, y el voltaje de entrada carga al
capacitar C I hasta Vm con la polaridad mostrada en la figura 2.122a. Durante el medio ciclo
negativo del voltaje del secundario, el diodo D, est en corte y el diodo D, conduce carga al
capacitor C 2 . Dado que el diodo D 2 acta como un corto circuito durante el medio ciclo
negativo (y el diodo DI abierto), pueden sumarse los voltajes alrededor del lazo externo
-Vc, + Vm + Vm = O
de la cual
~ + + :(
~I
v.
v.
14
r
!'
D,
96
-o
D,
2V. {
c,
2v.
+
+
+ V",_
Diodo Do
no condt7ctor
+ el
~II
DiodoD,
condUClo-r
c-:::---1v!-~--,-'-t-D---i,1414---r-~2~
Diodo DI
conductor
no conductor
r"
(b)
En el siguiente medio ciclo positivo, el diodo Dz no est conduciendo y el capacitar Cz se descargar a travs de la carga. Si ninguna carga est conectada a travs del capacitar C z' ambos
capacitares permanecen cargados, el a Vm y C? a 2Vm Si, como pudiera esperarse, existe una
carga conectada a la salida del doblador de voltaje, el voltaje a travs del capacitor Cz Cae durante
el medio ciclo positivo (en la entrada). el capacitor se recarga hasta 2Vm durante el medio ciclo
negativo. La forma de onda de la salida a travs del capacitor C z es la de una seal de media onda
filtrada por un filtro capacitar. El voltaje pico inverso a travs de cada diodo eS de 2Vm .
Otro circuito doblador es el doblador de onda completa de la figura 2.123. Durante el
medio ciclo positivo del voltaje del secundario del transformador (vase la figura 2.124a),
el diodo DI conduce carga al capacitar C l hasta un voltaje pico Vm . El diodo D 2 no est conduciendo en este momento.
...,
~II
D,
vI>!
'lJ
j
21/ m
'm ;,J.;c,
-~
"D.
ConductOr
\c+
~
No conductor
,..--......--_..-,
.....11". - - D,
~II
(al
"']\io conductor
.....D ~ Conductor
2
(b)
97
111
Durante el medio ciclo negativo (vase la figura 2.l24b) el diodo D, conduce carga al
en tanto que el diodo DI no est conduciendo. Si no hay consumo de corriente en
capacitor
la carga del circuito, el voltaje a travs de los capacitores el y e z es 2Vm. Si hay consumo de
corriente de carga en el circuito, el voltaje en los capacitares C l y C z es el mismo que a travs
de un capacitor alimentado por un circuito rectificador de onda completa. Una diferencia es la
capacitancia efectiva de el y e, en serie, que es menor a la capacitancia de el y e, solos. El
valor menor del capacitor ofrecer una accin de filtrado ms pobre que el circuito de filtrado
con un solo capacitor.
El voltaje pico inverso a travs de cada diodo es 2Vm as como lo es para el circuito de
filtro con capacitar. En resumen,los circuitos dobladores de voltaje de media onda y de onda
completa ofrecen el doble del voltaje pico del secundario del transformador, y no se requiere
un transformador con derivacin central sino nicamente un valor PIV de 2 Vm para los diodos.
e"
'------1
e+
~I I
v'"
+11l'
Triplicador (3Vm )
-----~I
2V",
+u1\
e,
e,
~~
~ ~ D,
D,
e,
e,
+ "
l'
"
+"2Vm
Doblador (2V.,,)
~ ..
~ ~ D,
.1
Cuadruplicador (4 V,J
'V
Durante la operacin el capacitor el se carga a travs del diodo DI a un voltaje pico, Vm'
durante el medio ciclo positivo del voltaje del secundario del transformador. El capacitor e,
se carga al doble del voltaje pico 2 Vm desarrollado por la suma de los voltajes a travs del
capacitor el y el transformador, durante el medio ciclo negativo del voltaje del secundario
del transformador.
Durante el medio ciclo positivo, el diodo D3 conduce y el voltaje a travs del capacitor e 2
carga al capacitor e, al mismo voltaje pico de 2Vm . En el medio ciclo negativo, los diodos D,
y D4 conducen con el capacitar e3 ,cargando e4 a 2Vm
El voltaje a travs del capacitor e2es 2Vm , a travs de el y e3es de 3Vm , ya travs de e2
y e4 es de 4 V m. Si se utilizan secciones adicionales de diodo y capacitor, cada capacitar ser
cargado con 2Vm . La medicin desde la parte superior del devanado del transformador (figura
2.125) ofrecer mltiplos nones de Vm en la salida, mientras que si la medicin es desde la
parte inferior del transformador el voltaje de salida ofrecer mltiplos pares del voltaje pico Vm'
El valor del voltaje nominal de salida del transformador es nicamente Vm , mximo, y
cada diodo en el circuito debe tener un valor nominal de 2Vm para PIV. Si la carga es pequea
y los capacitores tienen poca fuga, pueden desarrollarse de de voltajes de muy altos mediante
este tipo de circuito, utilizando muchas secciones para aumentar el voltaje de de.
98
Pi
4.7 ka
3
Si
+
lOV
Figura 2.126
Dibujar de nuevo la
Archivo de entrada
Descripcin
de
la red
Instrucciones
para anlisis
Instruccin END
Figura 2.127
Componentes de
un archivo de entrada.
1 2 4.71':
Dl
2 3 DI
R2
3 4 2.28:
VE2045V
.MODEL DI D(IS-2E-1S)
.OC VEl lOV lOV lV
.PRINT De Ve') I(Dl) V(1.2) VI3,O) V(2.J)
.OPTIONS NOPAGE
.EIfD
La siguiente entrada en el archivo es un elemento resistivo que requiere una literal R para
empezar el rengln seguido por el nombre elegido (en este caso slo el nmero 1 para referir el
subndice en la red de la figura 2.126). La "presin" de la fuente de lO-y sugiere que la corriente resultante har al nodo 1 positivo respecto al nodo 2, de ah el orden de los nodos en el archivo de entrada. La magnitud de la resistencia se especific como de 4.7 ldl.
El formato para la entrada del diodo se present en el captulo 1. Obsrvese la entrada en
el rengln 3 de la descripcin de la red y la del modelo del diodo en el rengln 6. Recuerde que
99
se especific IS como 2E-15 para obtener una cada de 0.7-V (o lo ms cercana posible a este
nivel) a travs de los diodos de silicio en estado "encendido" con los niveles de corriente
usuales para los sistemas electrnicos.
Las siguientes dos entradas son la segunda resistencia y la fuente de alimentacin. Obsrvese
en cada caso un intento para definir los nodos positivos y negativos en el orden de las entradas
de los nodos. Una suposicin incorrecta dar por resultado slo en un signo negativo para el
voltaje a travs de un elemento en particular.
La entrada .De especifica un anlisis en dc con una fuente El a 10 V. El anlisis .De
puede especificarse para un rango de valores, de ah la repeticin del nivel de lO-Ven el
rengln de captura. Si el nivel se repite, como es el caso. el anlisis se desarrollar nicamente
al nivel que se indica. Si el segundo nivel fuera diferente, el anlisis se desarrollar desde el
primer nivel al segundo nivel y a los niveles definidos por el incremento que se especifica
como la siguiente entrada en el rengln. Aunque el anlisis es slo a un nivel, se requiere una
entrada para el incremento como se indica por el 1 V utilizado generalmente para este propsito. Una vez que se corre el programa y el sistema de cmputo observa una repeticin del nivel
de 10 V. slo llevar a cabo el anlisis a un nivel nico (10 V) e ignora el impacto de la captura
del incremento. No es necesario incluir la segunda fuente de de en esta instruccin. La entrada
.De especifica el tipo de anlisis a un nivel de El = 10 V con todos los otros elementos segn
se especific en la descripcin de la red.
La instruccin _PRINT (IMPRESIN) define las cantidades que deben incluirse en los
datos de salida. La cantidad V(3) es el voltaje del nodo 3 a tierra. el voltaje de salida de la
figura 2.126.A continuacin se encuentra la corriente a travs del diodo seguido por los voltajes
entre los nodos indicados.
La entrada ,OPTIONS NOPAGE (OPCIONES NO PGINAS) es una instruccin para
"ahorrar papel", el que limita los datos presentados en el archivo de salida a menos que se
so1.icite especficamente. El archivo de entrada termina con la instruccin .END.
Una vez que el archivo de entrada se captur adecuadamente, el programa PSpice puede
ser "corrido" y la informacin deseada que se obtiene en el fOffilato del archivo de salida que
aparece en la figura 2.129. Obsrvese en la figura la posicin del rengln de ttulo y la repeticin de la descripcin de toda la red. Se listan los parmetros del modelo que se especific
seguidos por los resultados deseados. VEl es slo una repeticin del nivel de E, (l.OOOE + 1 =
10) Y lo controla la computadora para especificar la condicin bajo la que se hicieron los
clculos (recordar la instruccin ,De): mientras que V(3) = Ve> =-4.455E-Ol =-0.4455 V. el
que se compara de manera favorable con el -.45 V que se obtuvo en el ejemplo 2.11. La
corriente del diodo I(DI) = ID = 2.07 mA, es una rplica exacta del ejemplo 2.11. El voltaje
V(1.2) = VI =9.73 V que se compara con 9.73 V para el ejemplo 2.11 y V(3,4) = V2 =4.554 V
que se compara con 4.55 V es para el mismo ejemplo. El ltimo elemento del archivo de salida
es el voltaje a travs del diodo. el cual es para el nivel de corriente IS elegido de 0.715 V,
Figura 2.129 Archivo de salida
para la red de la figura 2.126.
**..
*
CIRCUIT OESCRIPTION
VE! 1 O lOV
Rl 1 2 4.7K
01 2 3 DI
R2
:3 4
2~2K
VE2045V
.MODEL DI 0(IS=2E-15)
.DC VE! lOV lOV IV
.PRINT oc V(3) I(Dl) V(l,2} V(J,4) V(2,J)
.QPTIONS NOPAGE
.END
_...
OC TRANSFER CURVES
VE1
1.000E+Ol
100
V(J)
-4. 455E-Ol
1(01)
2.070E-03
TEMPERATURE '"
V(l,2)
V(3~4)
9.730E+OO
27.000 OEG
4.554E+OO
V{2. J)
7.155E-Ol
comparado con el 0.7 V Y utilizado en el ejemplo 2.11. Del captulo 1 recuerde que el voltaje
del diodo es una funcin de una variedad de parmetros, como la corriente de saturacin inversa, el nivel de corriente, la temperatura, y as sucesivamente; pero no puede especificarse slo
como 0.7 V amenos que se elimine el uso de todo el modelo.
En general, los resultados son exactos con los que se obtuvieron en el ejemplo 2.11, como
deben ser si se aplica el cuidado adecuado para ambos mtodos. El primer contacto con cualquier tcnica nueva, como el anlisis PSpice que se presenta en esta seccin, es natural que
dejar preguntas y dudas acerca de su aplicacin. Sin embargo, se debe estar consciente que la
intencin de este libro es presentar al lector varios mtodos de computacin, y no necesariamente el detalle que se requiere para desarrollar el anlisis por su propia cuenta para una variedad de configuraciones. Esto no quiere decir que la descripcin anterior no sea suficiente para
iDtentar varias configuraciones de diodos. sino slo qlle pueden surgir preguntas que requieran
un curso sobre el tema o por lo menos la disponibilidad del manual PSpice. Lo anterior es el
tipo de anlisis PSpice que se presentar a lo largo de este libro. Debe tenerse presente que
PSpice es uno de los paquetes aplicados con mayor frecuencia en la comunidad educacional. y
que cualquier conocimiento acerca de su aplicacin ser valioso en cualquier sistema de anliss por computadora que se pueda elegir.
R
Primero se coloca la resistenciaR en la posicin adecuada al dar "click" a Draw (dibujar)
en la barra de men seguido por Get New Part (seleccionar una parte nueva) y Browse (hojear). La caja de dilogo de Get Part aparecer, y si se recorre la biblioteca hasta que aparece
analog.slb. se da "click" en la librera analog.slb y aparecer un listado de alternativas bajo el
encabezado de Part (parte). Recorrindolo hasta ver R, se hace "click" en R y luego OK, y
aparecer una resistencia en la pantalla. La secuencia entera puede reducirse con teclear R en la
caja de dilogo de Add Part (aadir parte) y dando "click" en OK; sin embargo. la secuencia
superior permite un primer acercamiento a una lista importante de bibliotecas y opciones. La
resistencia aparecer en forma horizontal, lo que es perfecto para R l' Se mueve la resistencia a
una posicin lgica, se le da "click" al botn izquierdo del mouse, y la resistencia R 1 est en
posicin. Ntese la forma en que se "adhiere" a la estructura de la malla.
Ahora. se tiene que colocar R 2 , pero R 2 es vertical en la figura 2.126. Al presionar etrl y R
de manera simultnea, puede girar la resistencia 90 0 , permitiendo su colocacin en la fonna
vertical adecuada. Puesto que no hay ms resistencias en el diagrama, slo se hace "click" al
botn derecho del mouse y el proceso se completa. Las etiquetas Rl y R2 estn de manera
correcta~ pero los valores son incorrectos.
2.13 Anlisis por computadora
101
Para cambiar un valor, se hace doble "click" en el valor sobre la pantalla (primer R 1) Y
aparecer una caja de dilogo Set Attribute Value (establecer valor del atributo). Se escribe el
valor correcto y aparecer en la pantalla al dar OK. Aparecer el 4.7k dentro de la caja, que
puede moverse slo haciendo "click" en la pequea caja y mientras se mantenga oprimido el
botn, se mueve el 4.7k a la posicin que se desee. Se libera el botn y la etiqueta de 4.7k
permanecer donde se coloc. Una vez ah, un "click" adicional en cualquier lugar de la pantalla eliminar las cajas y terminar el proceso. Si se desea mover e14.7k posteriormente, se da
un "click" sobre el valor y las cajas reaparecern. Se repite lo anterior para el valor de la
resistencia R 2
E
Las fuentes de voltaje se encuentran en la biblioteca source.slb de Get Part y eligiendo
VSRC. Dando OK da por resultado el smbolo de la fuente en el esquema, que puede colocarse
como sea necesario. Despus de darle "click" para colocarlo donde se requiere, aparecer una
etiqueta VI. Para cambiar la etiqueta a El, se hace "click" al VI un par de veces y aparecer
una caja de dilogo de Edit Reference Designator (editar el designador de referencia). Se
cambia la etiqueta a El y se la da "click" a OK y aparecer E 1 sobre la pantalla dentro de una
caja. La caja puede moverse de la misma manera que las etiquetas para las resistencias. Cuando
se tengan en la posicin correcta, slo se oprime el mouse una vez ms y El estar en posicin.
Para establecer el valor de El se oprime el smbolo dos veces y aparecer una caja de
dilogo. El Part Name:VSRC (nombre de la parte El: VSRC). Se seleccionaDC= y se establece el valor de 10 V. Antes de dejar la caja de dilogo se debe estar seguro de dar Save Attr
(guardar atributos). Se hace "click" en OK y El ha sido fijado con un valor de 10 V aunque no
aparezca en la red. Para aadir la etiqueta de 10 V al diagrama, se selecciona Draw en la barra
de men seguido por Text (texto). Se escribe 10 V Y se hace "click" en OK; aparecer una caja
en blanco que puede moverse a la posicin deseada. Cuando se hace "click" para colocarla, los
10 V aparecern en la pantalla. Se oprime el lado derecho del mouse para terminar el proceso
y luego se oprime el lado izquierdo para eliminar la caja. El proceso ser el mismo para Ez'
pero se debe estar seguro de incluir el signo negativo.
DIODO
El diodo est en la biblioteca eval.slb de la caja de dilogo Get Parto Oprimiendo el diodo
DIN4l48 y el OK colocar el smbolo del diodo en la pantalla. Se mueve el diodo a la posicin correcta, y se oprime una vez. Las etiquetas DI y D1N4l48 aparecern cerca del diodo.
Se oprime el lado derecho del mouse para terminar las series de colocacin de los diodos. En la
figura 2.126 la etiqueta Si aparece en lugar del Dl' Al dar doble "click" el DI traer el Edit
Reference Designator para cambiarlo a Si. Si la etiqueta DI no desaparece por completo, se
utiliza la instruccin Ctrl L para dibujar de nuevo la red y sta eliminar cualquier lnea que
persista. Si se desean ver las especificaciones de los diodos, se oprime una vez el smbolo del
diodo y se utiliza la secuencia Edit (editar) - Model (modelo) - EditInslance Model (editar
modelo ejemplo). El Model Editor aparecer y mediante un "click" puede cambiarse una
parte. Para este anlisis se cambi Is a 2E-15 en lugar del valor implcito de 1 pA.
IPROBE
Puede desplegarse la corriente de la red al insertar un IPROBE (ensayo) en serie con
los elementos de la red. IPROBE est en la librera special.slb y aparece como una cartula
de medidor en la pantalla. El IPROBE responder con una respuesta positiva si la corriente
entra al smbolo al final con un arco que representa la escala. Debido a que se est buscando
una respuesta positiva en esta investigacin, el IPROBE debe ser instalado como se indica
en la figura 2.130. Donde aparece el smbolo primero, ste est 180' fuera de fase con la
corriente deseada. Por tanto, es necesario oprimir la secuencia Ctrl R dos veces para rotar el
smbolo antes de colocarlo en posicin. Una vez en posicin, un "c1ick" completar el proceso. Un "click" en el botn derecho del mouse terminar la caracterstica de insercin del
IPROBE.
102
LNEA
Los elementos ahora necesitan ser conectados al elegir Draw y luego Wire (cable). Aparecer entonces un lpiz que puede dibujar las lneas deseadas de la siguiente manera. Se mue
ve el lpiz al principio de la lnea y se oprime el botn izquierdo del mouse. Luego se dibuja la
lnea y se hace "click" una vez ms al botn izquierdo al final de la lnea. Si slo se debe dibujar
una lnea. el proceso puede terminarse al oprimir el botn derecho del mouse. Si deben dibujarse
lneas adicionales, slo se presiona la barra espaciadora despus de terminar una lnea y se
dibuja la siguiente lnea.
v
EGND
El sistema debe tener tierra para actuar como punto de referencia para los voltajes de los
nodos. La tierra (EGND, por las palabras en ingls de: Earth GrouND) es parte de la biblioteca
port.slb y puede colocarse de la misma manera que los otros elementos de la red.
VIEWPOINT
Los voltajes de los nodos pueden desplegarse sobre el diagrama despus de la simulacin
utilizando VIEWPOINTS (puntos de vista) que estn en la biblioteca special.slb de la caja de
dilogo Get Parto Slo se coloca la flecha del smbolo VIEWPOINT en el punto donde se
desea el voltaje respecto a la tierra. Puede colocarse un VIEWPOINT en cada nodo de la red si
es necesario. Ahora. la red est completa como lo indica la figura 2.130.
~
:
El
RI
DI
4.7k
DIN4148
-.4542
R2
2.2 k
2.066E-3
1-
-==-- lV
E2
-'---==-
-TL-____~.------~~
+
5V
ASIGNACIN DE NODOS
Cuando los elementos son capturados como en la parte anterior. la probabilidad es que
los nodos asociados con cada elemento no concuerden con las referencias de los nodos asignadas de la figura 2.126. Sin embargo, esto puede cambiarse al oprimir el Examine Netlist
(examinar la lista neta) bajo el encabezado Analysis (anlisis). El resultado es un listado de
los elementos de la red y el valor numrico asignado a cada nodo. Esta lista puede cambiarse
para igualar la de la figura 2.126 con una simple secuencia de insercinlborrado para cada
referencia de los nodos. Para este anlisis las referencias de los nodos se cambiaron para
igualarlas a la figura 2.126.
ANLISIS
Ahora. la red est lista para el anlisis. Para acelerar el proceso, se oprime Analysis (anlisis) y se elige Probe Setup (irticializacin de la prueba). Se elige Do Not Auto-Run Probe
(no autoejecutar la prueba) debido a que Probe no es apropiada para este anlisis. Es una
opcin que se presentar en un captulo posterior cuando se manejen las cantidades que cambian con el tiempo, la frecuencia o cualquier otra variable importante. Despus se procede con
OK-Analysis-Simulate (Ok,anlisis, simulacin) para llevar a cabo el anlisis. Si se desarrolla correctamente, una caja de dilogo de PSpice aparecer indicando que el anlisis en de se
termin. Se sale de la caja y el diagrama tendr la corriente y el voltaje de los nodos como en la
figura 2.130. La corriente del circuito de 2.07 mA concuerda con la solucin en DOS, y el
voltaje de los nodos en -{).46 Ves muy cercano a la solucin DOS de -{).45 V.
2.13 Anlisis por computadora
103
El archivo de salida puede observarse con la secuencia Analysis--Examine Output (anlisis, examinar salida), Varias de las partes importantes del archivo de salida aparecen en la
figura 2,131, Obsrvese que las asignaciones de los nodos del Schematics Netlist (lista esquemtica neta) concuerda con las referencias de los nodos de la figura 2.126. Los parmetros de
...................................................................
-.......
CIRCUIT DESCRIPTlON
.. Scbemati<:;s Ncdist ..
R RI
a:R2
V_El
SNJ)OOSODC lOV
V El
D:DI
$N OOG40DC-SV
SN-OOOI $N 0003 DIN4148-X
SN:0005 SN:0002 e
v_V6
......
........_.................................................................
IS
D1N414J.X
2.000000E-J S
BV JOO
lBV l00.000000E~15
RS 16
TI 12.()()O()C)Ot...()9
CJO 2.000000E-12
TEMPERATURE = 27.000 DEG e
............
-.........................................................
NODE VOLTAOE
VOLTAGE
NOnE VOLTAGE
(SN_0001) .2925
(SN_OO<l3) ,4561
(SN_oooS) 10.0000
NQDE VOLTAGE
:NODE
(SN-"002) 10.0000
(SN_OOO4) '0000
-2,065E-03
2.06SE-03
v_w~
2.06SE-03
OPEltA~GPOINTJNFOlJ.MAnON
TEMPBRAnJRE- 27.000DEGC
.....
........................................."' ! ..
DIODES
NAME
O_DI
MODEL
D1N4I4&-X
ID
2.01E-03
Figura 2.131
VD
7.49E-Ol
REQ
CAP
1.2SE+Ol
9,62&10
Archivo de salida para el anlisis PSpice (Windows) del circuito de la figura 2.126.
los diodos se repiten bajo el listado Diode MODEL PARAMETERS (parmetros de modelos
de diodOS). La SMALL SIGNAL BIAS SOLUTION (solucin de pequea seal de polarizacin)
incluye todos los voltajes de los nodos con la corriente listada a continuacin como las VOLTAGE
SOURCE CURRENTS (corrientes de las fuentes de voltaje). La OPERATING POlNT
INFORMATION (informacin del punto de operacin) revela que ID es de 2.07 mA Y que el
voltaje a travs del diodo es de 0.749 V en lugar del 0.7 V utilizado en la solucin manual, una
posihle razn para la ligera diferencia en el voltaje de los nodos listado arriba.
104
2.2
PROBLEMAS
Utilizando las caractersticas de la figura 2; 132b. determine ID' VD Y VR, para el circuito de la
figura 2.132a.
b) Repita el inciso a usando el modelo aproximado para el dodo y compare los resultados.
e) Repita el inciso a utilizando el modelo ideal para el diodo y compare los resultados.
1. a)
I1
I
,
D(mA)
1-30
~25
~20
1 _ ,_
i5
f-- 1O
,,
I
I,
O.7V
I
!
I
1
1
1,
!
!
,
,
1
"R
O.33kQ
1
,
\
,
,
ro)
,
Figura 2.132
Problemas 1.2.
,
1
1,
,
,
I
1
1,
,
3
I
1
i
i,
!
,
I,
I,
i!
1
:
!
I
7
1
"
9
1
10
,
V~(V)
I
,
I~
rb)
5v
L______-'
Figura 2.133 Problemas 2. 3.
2. a) Usando las caractersticas de la fIgura 2.132b, detennine JD Y VD para el circuito de la figura
2.133.
b) Repita el inciso a con R == 0.47 kQ.
c) Repita el inciso a con R == 0.18 ka.
3. Determine el valor de R para el circuito de la figura 2.133 que resultar para una corriente del
diodo de 10 mA si E:; 7 V. Utilice las caractersticas de la figura 2.132b para el diodo.
VD
s,
R
4. a) Usando las caractersticas aproximadas para el diodo de Si. detennine el valor de V0.10 YV R,
para el circuito de la figura 2.134.
b) Desarrolle el mismo anlisis del inciso lA utilizando el modelo ideal para el diodo.
e) Sugieren los resultados que se obtuvieron en los incisos a y b que el modelo ideal
puede ofrecer una buena aproximacin para la respuesta real bajo algunas condiciones?
Problemas
+
2.2 ka
105
v'"
--
20 V
10Q
SI
12 V
,1
'1
*SI
tI
10Q
Figura 2.135
~~
"ro-
SI
tI
>
~ Ion
IOV
>20n
~~
lb)
(o)
SI
Problema 5.
1.2 kQ
SI
2.2 kQ
4.7 kQ
s,
Si
lb)
Figura 2.136
Problemas 6, 52.
20 v
o
SI
G,
1"'
2 kQ
'VV'v
2 kn
"
...
la)
Figura 2.137
(b)
Problema 7. 51.
SI
/t
1
"='
lOmA
2.2 kQ
1.2 kD:
+20 V
':'
"='
5V
6.8 kn
SI
lb)
106
,
*
Si
3.3 kQ
(a)
F1gura 2.139
(b)
Problema 9.
+;ov
ID
-+
~ ID
SI
Vo
i --...-
SI~
SI
~,
SI
4.7 kQ
Vo
}>
>2.2 kQ
_L
(b)
(a)
Figura 2.140
* 11.
-5 V
+16V
t---~V,
>
>4.7kn
12 V
(a)
Figura 2.141
(b)
Problema 11.
Problemas
107
~I
* 13.
10/'
1 kD
2kD
Si
+10 V
Si
~. 20 V
2 kQ
Figura 2.142
Si
Problema 12.
Figura 2.143
2 kQ
kn
Problema 18.
.5 V
IOV
Si
av
Si
5V
IOV
Vo
Vo
Si
Si
Ge
2.2 kQ
-5 V
Figura 2.145
2.2 kD.
IkD
...
10V
Problema 19.
flgura 2.146
Problema 20.
figura 2.147
Problema 21.
22. Suponiendo un diodo ideal, dibuje vi' Vd e id para el rectificador de media onda de la figura 2.148.
La entrada tiene una forma de onda senoidal con una frecuencia de 60 Hz.
~_-I"'W--.llld~e'i!!I~_
; +.....
"
1...
oVd,=2V
~
T
2.2 kD
* 23.
Dibuje v L e i L
25. Para la red de la figura 2.150, dibuje Vo y determine V dc .
* 24. Repita el problema 22 con una carga aplicada de 6.8 kQ como 10 indica la figura 2.149.
,,
"
V(\c= 2V
Ideal
~1,
i,
2.2 kO
Hgura 2.149
108
R,
2.2 kO
6.8 k.Q vL
Problema 24.
Ideal
,i
* 26. Para la red de la figura 2.151, dibuje va e iR'
I ka
-10 V
Figura 2.151
* 27.
a)
b)
e)
d)
e)
Problema 26.
Dado Pm;l:' == 14 rnW para cada diodo de la figura 2.152, determine el valor mximo de corriente de cada diodo (utilizando el modelo equivalente aproximado).
Determine 1m:\ para Vi m~,::;: 160 V,
Determine la comente a travs de cada diodo para V. utilizando los resultados del inciso b.
Es la corriente detenninadaenel inciso e menorque~r~alor mximo determinado enel inciso a?
Si slo estuviera presente un diodo, detennine la corriente del diodo y comprela con el valor
m,,-imo.
~:
o---
--....,;
Figura 2.152
....
1""
>
~
47 kQ
> 56
kn
<
Problema 27.
28. Un puente rectificador de onda compieta con una entrada senoidal de 120- V nns tiene una resistencia de carga de 1 ill.
a) Si se utilizan diodos de silicio, cul es el voltaje dc disponible en la carga?
b) Determine el valor PIV que se requiere de cada diodo.
e) Encuentre la corriente mxima a travs de cada diodo durante la conduccin.
d) Cul es el valor de potencia que ser requiere de cada diodo?
29. Determine va y el valorPIV que se requiere para cada diodo de la configuracin de la figura 2.153.
Diodos ideales
+
2.2 kQ
-100 V
Figura 2.153
Problema 29.
Problemas
109
---
~---~
.,
* 30. Dibuje V o para la red de la figura 2.154 y determine el voltaje de de disponible.
+
Diodos ideales
2.2 kQ
2.2 kQ
2.2 kQ
-100 V
* 31.
+
Diodos
ideales
2.2 kn
2.2 kn
-170V
2.9 Recortadores
32. Dibuje V o para cada red de la figura 2.156 para la entrada que se indica.
"
5V
Si
20V
2.2 kn
'o
"
Ideal
+
6~8
kfl
"
-20 V
(b)
Figura 2.156
Problema 32.
33. Dibuje V o para cada red de la figura 2.157 para la entrada que se indica.
OV
"
Si
5V
~c--I~M----1II--_____- - - <
1.2 ldl
4.7 kQ
-lOV
(a)
llO
(b)
* 34.
Dibuje
2() V
:--JT
Ideal
2V
\',
O---IM----.-~ ro
v,
I kQ
2.2 kQ
~o-----<j~o
Ideal
"
-5 V
+5 y
(b)
(a)
Figura 2.158
* 35.
Dibuje
Problema 34.
4Y
2_2 k.Q
,
~AA.
2.2 kQ ~T
,~vvv---
"0
S(
S(
(a)
FIgura 2.159
36. Dibuje
(b)
Problema 35.
iR
Vo
10 kQ
o--JVV\;
-+
'R
i1
"
S3Y
'
37. Dibuje V o para cada red de la figura 2.161 para la entrada que se indica.
0--.1'"
20 V
",
Id,al
.
~
j
~>R "
o
-20 V
Figura 2.161
(a)
" 0--.1
"
Ideal
R
5Y
...
.".
(b)
Problema 37.
Problemas
III
_.~
38. Dibuje V o para cada red de la figura 2.162 para la entrada que se indica. Sera una buena
macin considerar que se trata de un diodo ideal para ambas configuraciones? Por qu?
o-------j'
120 v
aproxi~
o-------j
1\
fR
<
sr ~
,,
sr
R
l',
20 V
"
(b)
Figura 2.162
* 39.
Problema 38.
e
o--KI~---.---~-~
+\0
0.\)lF
,,
~
sr
R ~56kn
-'1=- 2 v
L------I _ lO
f = 1 kHz
* 40.
Disear un circuito cambiador de nivel para llevar a cabo la funcin que se seala en la figura 2.164.
+30 V
Diodos ideales
20V
+
Diseo
o
-lOV
-20 V
Figura 2.164
* 41.
Problema 40.
Disear un circuito cambiador de nivel para llevar a cabo la funcin que se indica en la figura 2.165.
Diodos de silido
IOV
+
Diseo
o
-10 V
Captulo 2
-17.3 V
112
2.7 V
Aplicaciones de diodos
2. Il
* 42.
Diodos Zener
Zener.
d) Detennine el valor mnimo de RL para asegurar que el diodo Zener est en estado 'encendido".
R,
220 Q
+ - IR
Vi'::::
10 V
P2m" = 400 mW
V f.
Figura 2.166
* 43.
a)
Problema 42.
Disee la red de la figura 2.167 para mantener V[ en 12 V para una variacin en la carga (lL)
desde O hasta 200 mA. Esto es, determine Rs y Vz.
* 44.
45. Disear un regulador de voltaje que mantendr un voltaje de salida de 20 V a travs de una carga
de 1 kQ con una entrada que tendr una variacn entre 30 y 50 V. Esto es. determine el valor
adecuado de Rs y la corriente mxima IZM '
....
46. Dibuje la salida de la red de la figura 2.120 si la entrada es una onda cuadrada de 50 V. Repita para
una onda cuadrada de S-v.
91 Q
Vz = 8 V
47. Determine el voltaje disponible del doblador de voltaje de la figura 2.121 si el voltaje del secundario del transfonnador es de 120 V (rrns).
P Zm "
=400rn'W'
0.22 kQ
48. Detennine los valores PIV que se requieren por los diodos de la figura 2.121 en tI1Ilinos del
voltaje pico del secundario Vm .
,Figura 2.168
Problemas
113
CAPTULO
Transistores bipolares
de unin
f3
3.1
INTRODUCCIN
Durante el periodo de 1904 a 1947, el bulbo fue, sin duda, el dispositivo electrnico ms
interesante y tambin el que ms se desarroll. El diodo de bulbo fue introducido por J. A.
Fleming en 1904. Poco tiempo despus, en 1906, Lee De Forest le aadi un tercer elemento al
diodo al vaco, denominado rejilla de control, lo cual dio por resultado el triodo, primer
amplificador de su gnero. En los aos subsecuentes, la radio y la televisin ofrecieron un gran
estmulo a la industria de los bulbos. La produccin se increment,de cerca de un milln de
bulbos en 1922 a .cien millones aproximadamente en 1937. A principio de los aos treinta el
tubo de vaco de cuatro y cinco elementos cobr gran importancia en la industria de los tubos
electrnicos al vaCo. En los aos siguientes la industria se convirti en una de las ms
importantes y se lograron rpidos avances en el diseo. tcnicas de manufactura. aplicaciones
de alta potencia y alta frecuencia y la miniaturizacin.
Sin embargo, el 23 de diciembre de 1947, la industria de la electrnica registr la aparicin de un nuevo campo de inters y desarrollo. Fue esa tarde cuando Walter H. Brattain y
Joseph Bardeen demostraron la accin amplificadora del primer transistor en la compaa Bell
Telephone Laboratories. El transistor original (un transistor de punto de contacto) se muestra
en la figura 3.1. Las ventajas de este dispositivo de estado slido de tres terminales respecto al
bulbo se manifestaron de inmediato: era ms pequeo y ligero, no tena requerimientos de
Minnesota. 1928
Todos compartieron el Premio Nobel en
114
Figura 3.1
calentamiento o disipacin de calor, su construccin era resistente y era ms eficiente debido a que el mismo dispositivo consuma menos potencia, estaba disponible para utilizarse de
inmediato, no requera de un periodo de calentamiento y era posible utilizar voltajes de operacin ms bajos. Ntese que, a partir del anlisis anterior, en este captulo se aborda por
primera vez el anlisis de dispositvos con tres o ms terminales_ El lector encontrar que
todos los amplificadores (dispositivos que incrementan el voltaje, la corriente o nivel de
potencia) tendrn por lo menos tres terminales, donde una controla de flujo de las otras dos
terminales.
3.2
p
O,150l"l
0.001 itl.
~I
CONSTRUCCIN DE TRANSISTORES
El transistor es un dispositivo semiconductor de tres capas que consiste de dos capas de material tipo n y una capa tipo p, o bien, de dos capas de material tipo p y una tipo n. Al primero se
le llama transistor npn, en tanto que al segundo transistor pnp.Ambos se muestran en la figura
3.2 con la polarizacin de de adecuada. En el captulo 4 encontrar que la polarizacin de de es
necesaria para establecer la regin de operacin adecuada para la amplificacin de ac. La capa
del emisor se encuentra fuertemente dopada. la base ligeramente dopada y el colector slo muy
poco dopado. Las capas exteriores tienen espesores mucho mayores que el material tipo pon
al que circundan. Para los transistores que se muestran en la fIgura 3.2, la proporcin del
espesor total respecto al de la capa central es de 0.150/0.001 = 150: 1. El dopado de la capa
central es tambin mucho menor que el dopado de las capas exteriores (casi siempre 10: 1 o
menos). Este nivel bajo de dopado disminuye la conductividad (aumenta la resistencia) de este
material al limitar el nmero de portadores "libres".
Para la polarizacin que se muestra en la figura 3.2 las terminales se indican mediante
las literales E para el emisor, e para el colector y B para la base. Se desarrollar una apreciacin de la eleccin de esta notacin cuando se analice la operacin bsica del transistor. La
abreviatura BJT, de transistor bipolar de unin (del ingls, Bipolar Junction Transistor),
suele aplicarse a este dispositivo de tres terminales. El trmino bipolar refleja el hecho de
que los huecos y los electrones participan en el proceso de inyeccin hacia el material polaIlzado de forma opuesta. Si slo se utiliza un portador (electrn o hueco), entonces se considera un dispositivo unipolar. El diodo Schottky, que se considera en el captulo 20, es uno de
estos dispositivos.
r--
(a)
0.150I"l
0.001 in.
~II-
(b)
+Portadores mayoritarios
....
+- + +
+-++ p-+ -:++-+- + ++/ _B
Regin de agotamiento
+ 1, l'
115
f3
Ahora se eliminar la polarizacin base-colector del transistor pnp de la figura 3 .2a, segn
se muestra en la figura 3.4. Es pertinente considerar las similitudes entre esta situacin y la del
diodo con polarizacin inversa de la seccin 1.6. Recuerde que el flujo de los portadores
mayoritarios es cero, y da por resultado slo un flujo de portadores minoritarios. corno indica
la figura 3.4. Por consiguiente. en resumen:
Una unin p-n de un transistor tiene polarizacin inversa, mientras que la otra tiene
polarizacin directa.
En la figura 3,5 ambos potenciales de polarizacin se aplicaron a un transistor pnp, con el
flujo resultante indicado de portadores mayoritarios y minoritarios. Obsrvense, en la figura
3.5, los espesores de las regiones de agotamiento, que indican con claridad cul unin tiene
polarizacin directa y cul polarizacin inversa. Como se indica en la figura 3.5, habr una
gran difusin de portadores mayoritarios a travs de la unin p~n con polarizacin directa
hacia el material tipo n. As, la pregunta sera si acaso estos portadores contribuirn de forma
directa a la corriente de base lB o si pasarn directamente al material tipo p. Debido a que el
material tipo n del centro es muy delgado y tiene baja conductividad. un nmero muy pequeo
de estos portadores tomar esta trayectoria de alta resistencia hacia la tenninal de la base. La
magnitud de la corriente de base casi siempre se encuentra en el orden de los microamperes.
comparado con miliamperes para las corrientes del emisor y del colector. La mayor cantidad
'"de estos portadores mayoritarios se difundir a travs de la unin con polarizacin inversa,
hacia el material tipo p conectado a la terminal del colector, segn se muestra en la figura 3.5.
La razn de esta relativa facilidad con la cual los portadores mayoritarios pueden atravesar la
unin con polarizacin inversa se comprender con facilidad si se considera que para el diodo
con polarizacin inversa, los portadores mayoritarios inyectados aparecern como portadores
minoritarios en el material tipo n. En otras palabras, tuvo lugar una inyeccin de portadores minoritarios al material de la regin de la base tipo n.A la combinacin de esto con el hecho
de que todos los portadores minoritarios en la regin de agotamiento atravesarn la unin con
polarizacin inversa de un diodo puede atribursele el flujo que se indica en la figura 3.5.
+Portadores mayoritarios
+Ponadores minoritarios
+Portadores minoritarios
Regin de agotamiento
Regin de agotamiento
y se observa que la corriente del emisor es la suma de las corrientes del colector y de la base. Sin
embargo, la corriente del colector est fonnada por dos componentes: los portadores mayoritarios y minoritarios, segn se indica en la figura 3.5. Al componente de corriente minoritaria se le
denomina corriente de fuga y se le asigna el smbolo leo (corriente le con la tenninal del emisor
abierta). Por tanto, la corriente total del colector se detennina mediante la ecuacin (3.2).
(3.2)
116
(3
Para los transistores de propsto general, le se mide en miliamperes, mientras que leo se
mide en microamperes o nanoamperes. leo' al igual que Is para un diodo con polarizacin
inversa, es sensible a la temperatura y debe analizarse con cuidado cuando se consideren rangos amplios de temperatura. S lo anterior no se considera de manera adecuada, es susceptible
de afectar de manera severa la estabilidad de un sistema a una temperatura alta. Las mejoras en
las tcnicas de construccin han generado niveles significativamente ms bajos de leo' a tal
grado que casi siempre es posible omitir sus efectos.
vcc
VI./"
3.4
La notacin y los smbolos que se utilizan junto Con el transistor en casi todos los textos y
manuales que se publican hoy en dia, se indican en la figura 3.6, para la configuracin de base
comn con transistores pnp y npn. La tenninologia de la base comn se deriva del hecho de
que la base es comn tanto a la entrada como a la salida de la configuracin. A su vez, por lo re~
guIar la base es la terminal ms cercana a, o que se encuentra en, el potencial de tierra. A lo
largo de este libro todas las direcciones de corriente harn referencia al flujo convencional
(huecos) en lugar de hacerlo respecto al flujo de electrones. Esta eleccin se bas, sobre todo.
en el hecho de que en la gran cantidad de literatura disponible en instituciones educativas e
industriales se utiliza el flujo convencional. y las flechas en todos los simbolos electrnicos
tienen una direccin definida por esta convencin. Recuerde que la flecha en el simbolo del
diodo define la direccin de la conduccin para la corriente convencional. Para el transistor:
La flecha en el smbolo grfico define la direccin de la corriente del emisor (flujo
convencional) a travs del dispositivo.
Todas las direcciones de corriente que aparecen en la figura 3.6 son las direcciones reales.
definidas por medio de la eleccin del flujo convencional. Ntese. en cada caso. que I E = le +
IR' Obsrvese tambin que las polaridades aplicadas (fuentes de alimentacin) son tales que
permiten establecer una corriente en la direccin que se indica en cada rama. Es decir, se
compara la direccin de lE con la polaridad de VEE para cada configuracin y la direccin de le
con la polaridad de Vce
Para describir en su totalidad el comportamiento de un dispositivo de tres tenninales.
como los amplificadores de base comn de la figura 3.6. se requiere de dos conjuntos de
caractersticas, uno para el punto de excitacin o parmetros de entrada y el otro para el lado
de la salida. Corno se muestra en la figura 3.7, el conjunto de entrada para el amplificador de
base comn relacionar la corriente de entrada (lE) con un voltaje de entrada (VBE) para varios
nIveles de voltaje de salida (VeB)'
El conjunto de salida relacionar la corriente de salida (le) con un voltaje de salida (VeB)
para varios niveles de corriente de entrada (lE)' segn se muestra en la figura 3.8. E1 conjunto
de caractersticas de la salida o colector tiene tres regiones bsicas de inters, como se indica
1,
Ea
le
--.
r'
I,~
lo)
.~
+
,
Vu
...
+
I/ cc
1,
0---"--,.
B
(b)
Ir
I "
=1\'
Il
O.!.
OA
0.6
0.8
1.0
Val-: (V)
117
f3
Ir (mA)
,
7
1-
f-
6mA
"
'o
Ti
"
"
Oi
5mA
'"
'o
"
.0;,
4mA
."
1-
1-
2mA
1-
IE= 1 mA
3mA
'"
<>::
L.L
-1
10
15
IE=O mA
20
V es (V)
Regin de corte
en la figura 3.8: las regiones activa, de corte y de saturacin. La regin activa es la que suele
utilizarse para los amplificadores lineales (sin distorsin). En particular:
Como se infiere por su propio nombre, la regin de corte se define como la regin en la que la
corriente del colector es OA, segn indica la figura 3.8. As tambin:
lIS
Captulo 3
f3
La regin de saturacin se define como la regin a la izquierda de las' caractersticas de
VCE = OV. La escala horizontal en esta regin se expandi para mostrar con claridad el cambio
radical que sufren las caractersticas en esta regin. Obsrvese el incremento exponencial en la
corriente del colector cuando el voltaje VeB se incrementa hacia los O V.
En la regin de saturacin, tanto la unin base-colector como la emisor-base estn en
polarizacin directa.
Las caractersticas de entrada de la figura 3.7 revelan que para valores fijos del voltaje del
colector (VeR)' conforme se incrementa el voltaje base-emisoLla corriente del emisor aumenta
de tal manera que es muy similar a las caractersticas del diodo. De hecho, los niveles crecientes de V eB tienen un efecto tan bajo sobre las caractersticas que, como una primera aproximacin,
se pueden ignorar los cambios ocasionados por VCB y sus caractersticas pueden dibujarse
corno se ilustra en la figura 3.10a. Si se aplica la aproximacin de segmentos lineales, dar por
resultado las caractersticas que se presentan en la figura 3.l0b. Al avanzar un paso ms e
ignorando la pendiente de la curva, y, por tanto, la resistencia asociada con la unin con
polarizacin directa, se obtendrn las caractersticas que denota la figura 3.10c. Para los
propsitos de anlisis de este texto, el modelo equivalente de la figura 3,lOc se utilizar para
todos los anlisis en dc de redes de transistores. Es decir, una vez que el transistor se encuentre
en estado "encendido", se supondr que el voltaje base-emisor es el siguiente:
V8E = 0.7 V
(3.4)
En otras palabras, el efecto de las variaciones debidas a VeB y <:lla pendiente de las caractersticas de entrada se omitirn en tanto sea posible analizar las redes de transistores de tal manera
que ofrezcan una buena aproximacin a la respuesta reaL sin involucrarse demasiado en las
variaciones de los parmetros de menor importancia.
11, (mAl
ir (mAl
5
4
8 -
..
Cualquier Vr;
\ J, ,mAI
"
I
I
0.2
0.4
06
1')
0.8
VIIE(V)
0.2
0.4
0.6
L"
0.8
0.7 V
!
VBf,(V)
lb)
O,
0.2
0.4
06
0.8
VSE(V)
'e)
Figura 3.10 Desarrollo del modelo equivalente para ser utilizado para la regin base-emisor
de un amplificador en modo de de.
119
,~
f3
EJEMPLO 3.1
a)
b)
e)
d)
Utilizando las caractersticas de la figura 3.8. determine la corriente resultante del colector
cuando lE = 3 mAy VeB = 10 V.
Empleando las caractersticas de la figura 3.8, determine la corriente resultante del colector si lE pennanece en 3 mA pero V CS se reduce a 2 V.
Usando las caractersticas de la figuras 3.7 y 3.8, determine VBE cuando le = 4 mA y
VeB =20V.
Repita el inciso e utilizando las caractersticas de las figuras 3.8 y 3.lOc.
Solucin
a)
b)
c)
d)
Alfa (a)
En el modo de dc los niveles de le e lE debidos a los portadores mayoritarios se encuentran
relacionados por una cantidad llamada alfa y definida por la siguiente ecuacin:
(3.5)
donde le elE son los niveles de corriente en el punto de operacin. Si bien las caractersticas de
la figura 3.8 podran sugerir que a =1 para los dispositivos prcticos, el nivel de alfa suele
extenderse de 0.90 a 0.998, donde la mayora se aproxima al extremo alto del rango. Debido a
que alfa slo puede definirse para los portadores mayoritarios, la ecuacin (3.2) se convierte en
le
= alE
+ leBO
(3.6)
Para las caractersticas de la figura 3.8 cuando lE::::: O mA, le es por consiguiente igual a
ICBO ; no obstante, como se mencion antes, el nivel de Icso es con frecuencia tan pequeo que
prcticamente no es posible detectarlo en la grfica de la figura 3.8. En otras palabras, cuando
lE=' O mA, en la figura 3.8, le tambin parece ser de O mA para el rango de valores de VCB'
a
"
= (He
- -I
AlE V CB :: constante
(3.7)
En tnninos fonnales, alfa de ac se denomina como de base comn, corto circuito o factor de
amplificacin por razones que resultarn ms obvias cuando se analicen los circuitos equivalentes para transistores en el captulo 7. Por el momento, se debe reconocer que la ecuacin
(3.7) especifica que un cambio relativamente bajo en la corriente del colector se divide entre el
cambio correspondiente en lE cuando se mantiene constante el voltaje del colector a la base. En
la mayor parte de las situaciones, las magnitudes de aac y adc son muy cercanas, lo cual pennite
utilizar la magnitud de una para la otra. El uso de una ecuacin como la (3.7) se demostrar en
la seccin 3.6.
Polarizacin
La polarizacin correcta de la configuracin de base comn en la regin activa se puede determinar con rapidez, si se utiliza la aproximacin Ic : IE,y suponiendo, por el momento, que lB
120
f3
la regin activa.
'" O IlA. El resultado es la configuracin de la figura 3.11 para el transistor pnp. La flecha del
smbolo define la direccin del flujo convencional para lE == le Luego se insertan las fuentes de
con una polaridad tal, que soportarn la direccin resultante de la corriente. Para el transistor
npn se in vertiro las polaridades.
Algunos estudiantes sienten que pueden recordar si la flecha del smbolo del dispositivo
se encuentra apuntando hacia adentro o haca afuera. comparando las literales del tipo de tran-
sistor con las literales adecuadas de las frases "apuntando hacia adentro" o "no apuntando
hacia adentro". Por ejemplo, existe una similitud entre las literales npn y las literales itlicas de
no apuntando hacia adentro y las literales pnp con apuntando hacia adentro.
3.5
1, =
200mY
= lOmA
20Q
Ri
1 (le;;; le)'
aac ;;;
IL = li = 10 mA
v.L =
ILR
= 50Y
pnp
1,
+
Vi::
200 mV
I
I\
- I
B
R
---'--+
20Xu
1,
---+-
R,
+
R
5 k!l
V,
lOQkQ
121
f3
La amplificacin de voltaje es
50 V
Vi
--=
= -200mV
250
3.6
---7
transistor
le
le
- ~
lB
v"
,---0
e
P
lB
V ee
v"
V cc
e
lB
-+-
Bo--'----I
(,)
(b)
Las corrientes del emisor, colector y base se muestran en su direccin convencional para
la corriente. Si bien cambi la configuracin del transistor, an se puede aplicar las relaciones
de corriente que se desarrollaron antes para la configuracin de base comn. Es decir, lE = le +
IBele=aIE
Para la configuracin de emisor comn, las caractersticas de salida son una grfica de la
corriente de salida (le) en funcin del voltaje de salida (VCE) para un rango de valores de corriente de entrada (lB). Las caractersticas de entrada son una grfica de la corriente de entrada (lB)
en funcin del voltaje de entrada (VBE) para un rango de valores de voltaje de salida (VCE)'
122
f3
/c(mA)
.Vn,=!V
.va=JOv
100
(Regin de saturacin)
90
80
70
31!~_"",~--:::--.--~_=--=_30-,~A_____
60
(R:gln activa)
50
2~~=:~::::::::::::::::::::~2~0~~~A~___
10 .LA
40
30
20
10
10
lao
\5
0.2
0.4
0.6
0.8
l.0
V 8E (V)
(Regin de corte)
=f3/ C80
(al
(b)
emisor comn
Ecuacin (3.3): le =
m.lc
+
~leBo
+ lB) + leBo
I CBO
I -
(3.8)
123
f3
Si se considera el caso que recin se analiz, donde lB;;;; O A, Y se sustituye un valor tpico
a(OA)
le80
l-a
- 0.996
leBo
= 2501eBo
0.004
leBo
I -
(3.9)
a1/,=0""
En la figura 3.15 se demuestran las condiciones para esta corriente recin definida con su
direccin asignada de referencia.
embargo, para los transistores de germanio, el corte para fines de conmutacin se definir
mediante las condiciones que existan cuando lc = ICBO. Dicha condicin se puede obtener, por
10 regular, para los transistores de germanio mediante la polarizacin inversa de la unin baseemisor, con unas cuantas dcimas de volt.
Recuerde que para la configuracin de base comn se hizo una aproximacin al conjunto
de caractersticas de entrada mediante un equivalente de segmentos lineales, que dio como
resultado V BE = 0.7 V para cualquier nivel de lE mayor que O mA. Para la configuracin de
emisor comn se puede recurrir al mismo mtodo, lo cual da por resultado el equivalente
aproximado de la figura 3.16. El resultado da sustento a la conclusin anterior respecto a que
para un transistor "encendido" o activo, el voltaje de la base-emisor es de 0.7 V. En este caso,
el voltaje est fijo para cualquier nivel de corriente de base.
/B (pA)
100
90
80
70
60
50
40
30
20
10
124
0.2
0.4
0.6
0.8
0.7 V
a)
b)
30 /lA Y VeE
EJEMPLO 32
0.7 V Y
Solucin
a)
b)
Beta (JJ)
En el modo de de, los niveles de le e lB se relacionan mediante una cantidad a la que llamaremos beta y se defmen mediante la ecuacin siguiente:
(3.10)
(3.11)
El nombre formal para f3ac es factor de amplificacin de corriente directa de emisor comn.
Debido a que, por lo general, la corriente del colector es la comente de salida para una configuracin de emisor comn, y la corriente de base es la corriente de entrada, el trmino amplificacin se incluye en la nomenclatura anterior.
La ecuacin (3.11) es similar en cuanto a formato a la ecuacin para aC en la seccin 3.4.
El procedimiento para obtener lXac a partir de las curvas de caractersticas no se explic debido
a la dificultad para medir realmente los cambios de le elE sobre las caractersticas. Sin embargo, la ecuacin (3.11) puede describirse con cierta claridad, y de hecho el resultado se puede
utilizar para encontrar aac empleando una ecuacin que se obtendr ms adelante.
Por lo regular, en las hojas de especificaciones f3ac se indica como he' Obsrvese que la
nica diferencia entre la notacin que se utiliza para la beta de, especficamente J3dc = hFE ,
radica en el tipo de literal que se emplea para cada cantidad sealada como subndice. La literal
h contina haciendo referencia al circuito equivalente hbrido que se describir en el captulo 7
y lafe a la ganancia de corriente directa (por las siglas en ingls de,jorward) en la configuracin de emisor comn.
El uso de la ecuacin (3.11) se describe mejor mediante un ejemplo numrico utilizando
un conjunto real de caractersticas, como las que aparecen en la figura 3.14a y se repiten en la
3.17. Detennine f3ac para una regin de las caractersticas definidas por un punto de operacin
de IB = 25 /lA YV eE 7.5 V,como se indica en la figura 3.17. La restriccin de VeE constante
requiere que se dibuje una lnea vertical a travs del punto de operacin en VCE = 7.5 V. En
cualquier lugar de esta lnea vertical el voltaje VCE es 7.5 V, una constante. El cambio en lB
125
1e ( mA )
_ J)lA
vt:-,...
1
e, /
!I
f{_ --
I
I
!
I
60 )lA
lB:
-- .... --
I
1
1
140 pA
I
I
30 pA
25 IJA
!
!
lB I
I
I
1-
Punto Q
,!
I
!
i
!
5+
!
70 )lA
~ VI
V
II
I
8Ol1A
~V
VI
<
I
I
20)1A
I
I
10 pA
;
I
i
I
1,-O)lA
5/
10
20
15
25
VU(V)
VcE =7.5 V
(!J.I B) como aparece en la ecuacin (3.11) se define entonces al elegir dos puntos en cada lado
del punto Q a lo largo del eje vertical, y a distancias aproximadamente similares a cada lado del
punto Q. Para esta situacin, las curvas de lB = 20 }.lA Y de 30 }.lA cumplen el requisito sin
extenderse muy lejos del punto Q. Tambin definen los niveles de lB que se definen con facilidad
en lugar de tener que interpolar el nivel de lB entre las curvas. Es pertinente mencionar que la
mejor determinacin suele hacerse manteniendo la .1 18 que se seleccion tan pequea como
sea posible. En las dos intersecciones de lB Y el eje vertical, los dos niveles de le pueden
determinarse trazando una lnea horizontal sobre el eje vertical y leyendo los valores resultantes
de le' El f3ac resultante para la regin se puede determinar mediante
f3"
Me
le, - le,
IBc - lB I
1 mA
1O}.iA
= 100
La solucin anterior revela que para una entrada de ac en la base, la corriente del colector ser
de aproximadamente 100 veces la magnitud de la corriente base.
Si se determina la beta de dc en el punto Q:
126
p
Aunque no son exactamente iguales, los niveles de f3ac y de f3dc se encuentran razonablemente cercanos y a menudo se pueden utilizar indistintamente. Esto es, si se conoce el nivel de
f3ac ' se supone que es de la misma magnitud aproximadamente que f3dc ' y viceversa. Tome
tambin en cuenta que dentro del mismo lote, el valor de f3ac variar en alguna medida entre un
transistor y el siguente, aunque cada uno tenga el mismo nmero de cdigo. Es probable que
la variacin no sea significativa para la mayor parte de las aplicaciones; por consiguiente, es
suficiente validar el sistema aproximado anterior. Casi siempre, mientras ms bajo sea el nivel
de ICEo' ms cercanas sern las magnitudes de las dos betas. Debido a que la tendencia
se dirige hacia niveles ms y ms bajos de lCEO' la validacin de la aproxmacin anterior se
sustenta an ms.
Si las caractersticas tuvieran la apariencia de aquellas que se encuentran en la figura 3.18,
el nivel de f3ac sera el mismo en todas las regiones de las caractersticas. Obsrvese que el paso
o incremento en lB se ha fijado en 10 pA, Y el espaciamiento vertical entre las curvas es el
mismo en cada punto de las caractersticas. es decir. 2 mA. El clculo de {3" en el punto Q
indicado dar por resultado
9mA
7mA
2mA
45 !lA
35 !lA
10 !lA
=-----
= 200
= 200
40 !lA
lo cual revela que si las caractersticas tienen la apariencia de la figura 3.18, la magnitud de
f3 ac y de f3dc ser la misma en cada punto de las caractersticas. Es importante observar que
I CEO = O!lA.
Aunque un conjunto de caractersticas de un transistor real nunca tendr la apariencia de
la figura 3.18. ofrecemos un conjunto de caractersticas con el objeto de compararlas con las
que se obtienen con un trazador de curvas (que se describir enseguida).
le (mA)"
IB==60,uA
12
11
r-
IB=50)JA
10
9
'-------------
Punto Q
lB == 40)JA
-------------
JB=)O,UA
1
1
5 --
IB=20,uA
1
1
1
1
1
r-
2
1
fI
5
JO
lB = 10 ,uA
I
15
20
f3 ac '" f3 dc-
127
f3
Es posible establecer una relacin entre 13 y a utilizando las relaciones bsicas que se han
presentado hasta ahora. Al utilizar 13 = lellB se tiene que lB = lelJ3, y a partir de a = lellE se
tiene que lE = lela. Al sustituir en
lE = le + lB
le
se tiene
le
= le + f3
1
+f3
-:;;;;
a
o bien
f3 = af3 +
en consecuencia
o bien
= (f3
+ l)a
I a=f3:1 I
a
f3=--
(3.12a)
(3.12b)
1 - a
1- a
pero al utilizar una equivalencia de
--=13+1
1 -
o bien
(3.13)
segn se indica en la figura 3.14a. Beta es un parmetro en particular importante porque ofrece
un vinculo directo entre los niveles de corriente de los circuitos de entrada y los de salida
para una configuracin de emisor comn. Es decir,
(3.14)
y dado que
lE = le + lB
=
f3 IB +
se tiene
lB
(3.15)
Las dos ecuaciones anteriores desempean un papel muy importante en el anlisis que se realiza
en el captulo 4.
Polarizacin
La polarizacin adecuada de un amplificador de emisor comn puede determinarse de una
manera similar a la presentada para la configuracin de base comn. Suponga que se le presenta un transistor npn como el que se muestra en la figura 3.19a, y se pide aplicar la polaridad
correcta para colocar al dispositivo en la regin activa.
El primer paso consiste en indicar la direccin de lE segn lo establece la flecha en el
smbolo del transistor como se muestra en la figura 3.19b. Despus, se presentan las otras
128
f3
?
?
r
1')
Figura 3.19
lb)
('1
+ lB = lE' Por ltimo, se introducen las fuentes con las polaridades que soportarn las direcciones resultantes de lB e le' segn se muestra en la figura 3.19c, para completar el concepto. El
mismo sistema puede aplicarse a los transistores pnp. Si el transistor de la figura 3.19 tiene un
transistor pnp, se invertirn todas las corrientes y polaridades de la figura 3.19c.
3.7
CONFIGURACIN DE COLECTOR
COMN
80----1
e
la)
e
lb)
129
80------1
E
R
En la figura 3.21 se muestra una configuracin de circuito de colector comn con la resistencia de carga conectada del emisor a la tierra. Obsrvese que el colector se encuentra conectado a la tierra aunque el transistor est conectado de manera similar a la configuracin del
emisor comn. Desde un punto de vista de diseo. no se requiere de un conjunto de caractersticas de colector comn para elegir los parmetros del circuito de la figura 3.21. Puede disearse utilizando las caractersticas de emisor comn de la seccin 3.6. Para todos los propsitos
prcticos, las caractersticas de salida para la configuracin de colector comn son las mismas
que para la configuracin de emisor comn. Para la configuracin de colector comn, las
caractersticas de salida son una grfica de lEen funcin de V EC para un rango de valores de lB
Por tanto. la corriente de entrada es la misma tanto para las caractersticas del emisor comn
como para las del colector comn. El eje horizontal del voltaje para la configuracin del colector comn se obtiene con slo cambiar el signo del voltaje del colector al emisor de las caractersticas del emisor comn. Por ltimo, existe un cambio casi imperceptible en la escala vertical de
lc de las caractersticas de emisor comn, si le se reemplaza por lE para las caractersticas
de colector comn (debido a que a" 1). Para el circuito de entrada de la configuracin de
colector comn las caractersticas bsicas de emisor comn son suficientes para obtener la
infonnacin que se requiere.
50 )lA
40
Regin e
saturacin
40 )lA
30
20
_________________________________,~,-.~20~)lA~~
lE
... ... ...
1~
101~
130
______________________
~ __ O.3V
I V
CE ,al
10
Regin de corte
15
1O)lA
~--
~~~
20
las caractersticas que se define como VCE,", especifica el VCE mnimo que puede aplicarse sin
caer en la regin no lineal denominada como regin de saturacin. El nivel de VCE, .., suele
encontrarse en las proximidades de los 0.3 V que se especifican para este transistor.
El nivel mximo de disipacin se define mediante la ecuacin siguiente:
(3.16)
VCEle = 300 mW
= 300mW
= 300mW
=
300mW
50mW
= 6V
300mW
= 12V
25mA
131
f3
lCEO
VCE
""1
(3.17)
m:1x
Para las caractersticas de base comn, la curva de potencia mxima se define mediante el
siguiente producto de cantidades de salida:
(3.18)
cin a esta hoja de especificaciones con objeto de repasar la forma como se presenta el
parmetro.
La infonnacin que se proporciona como figura 3.23 se tom directamente de la publicacin
Small-Signal Transistors, FETs, and Diodes (Transistores de pequea seal. FET y diodos)
que prepar la compaa Motorola Inc. EI2N4123 es un transistor npn de uso cuya identificacin
de encapsulado y tenninales aparecen en la esquina superior derecha de la figura 3.23a. Casi
todas las hojas de especificaciones se desglosan en valores nominales mximos, caractersticas trmicas y caractersticas elctricas. Las caractersticas elctricas se desglosan despus en
"encendido", "apagado" y en caractersticas de pequea seal. Las caractersticas de "encendido"
y "apagado" se refieren a los lmites de de, en tanto que las de pequea seal incluyen los
parmetros importantes para la operacin en ac.
Obsrvese en la lista de valores nominales mximos que VCEm" =V CEO =30 V con lc m"
= 200 mA. La disipacin mxima del colector Pc.' = PD = 625 mW. El factor de prdida de
disipacin bajo el valor mximo especifica que er~alor mximo disminuye en 5 mW por el
aumento de cada 1 de temperatura por arriba de los 25 oC. En las caractersticas "apagado"
leBo se especifica como 50 nA y en las de "encendido" VCE . = 0.3 V. El nivel de hFE tiene un
rango entre 50 y 150 en lc =2 mA Y VCE = 1 V. y un valor .;';nimo de 25 a la mayor corriente
de 50 mA al mismo voltaje.
Ahora definimos los lmites de operacin para el dispositivo y se repiten a continuacin en
el fonnato de la ecuacin (3.17) utilizando h FE = 150 (el lmite superior) e ICEO '" {3ICBO =
(150)(50 nA) 7.5 ,uA. Es cierto que para muchas aplicaciones el 7.5 ,uA 0.0075 mA puede
considerarse como O mA sobre una base aproximada.
Q
Lmites de operacin
7.5,uA
0.3V:>VcE :>30V
En las caractersticas de pequea seal se proporciona el nivel de h, ({3,,) junto con una
grfica de la forma en que vara con la corriente del colector en la figura 3.23f. En la figura
3.23j se demuestra el efecto de la temperatura y la corriente del colector en el nivel de h FE
({3,,).A temperatura ambiente (25 oC) obsrvese que h FE ({3do) tiene un valor mximo de l en el
rea cercana a 8 mA aproximadamente. Confonne lc se incrementa por arriba de este nivel,
hFEdisminuye a la mitad del valor cuando Ices igual a 50 mA. Tambin puede disminuir a este
nivel si lc disminuye al nivel bajo de 0.15 mA. Como se trata de una curva normalizada. si se
tiene un transistor con f3dc h FE 50 a temperatura ambiente, el valor mximo a 8 rnA es 50.
Cuando [c 50 mA ha disminuido a 50/2 25. En otras palabras, la nonnalizacin revela que
132
f3
el nivel real de h FE a cualquier nivel de le se dividi entre el valor mximo de h FE a esa
temperatura y con le;; 8 mA. Obsrvese asmismo que la escala horizontal de la figura 3.23j es
una escala logartmica. Las escalas logartmicas se analizan con todo detalle en el captulo 11.
Es probable que el lector, cuando disponga de tiempo para revisar las primeras secciones del
captulo 11, quiera hacer un nuevo repaso de las grficas que se incluyen en esta seccin.
nLORES :'IOOMI:'\ALES MXIMOS
Valor
Smbolo
2N4123
Unidad
2N4123
VCEO
30
Vd,
Voltaje coleCIOf-eTmsor
'"
Vdc
YEBO
5.0
Vdc
'e
200
mAdc
Pe
625
mW
5,0
m'W"C
-55~+15()
'c
VCBU
VojJje emisor-base
Corriente del colector continua
Di<";'l;J.(in tol"l del di~po~ilivo @T,\=25C
Prdjd~
R~ngll
de
de
di~lpJC1{m
temperJ!Ur~
arriba
d~
de umn en
25 "C
(}per~cin
TJ.T"
3 Colc<:tor
R;'~
J ~lmaccnam'~n1o
"2
1 Em"or
e .l,.R.\CTERisTICAS TRMICAS
Caracterstica
R~~isteneia
CARACTERisTICAS ELCfRICAS (T JI ~ 25 T
Smbolo
Mximo
Lnidad
Rme
833
CW
R~JA
200
CW
TRANSISTOR DE PROPSITO
GENERAL
NPl'i SILICIO
Mximo
Caracterstica
Lnidad
CARACTERiSTlCAS DE APAGADO
Voltaje de ruptura {1} colector-emisor
{le - 1.0 mAde.I E -O}
VIBRICEO
30
Vd<:
V'BRICBO
40
Vdc
V"'BR1E.!lO
5.0
Vdc
{l~=IOflAde.le"'O}
leBo
50
nAde
I EBO
50
nAde
50
150
25
0,3
Vd'
0,95
Vdc
h~
(! =50mAdc.V
= 1.0 Vdc)
Voltaje de saturacin (l) colector-emisor
(le 50 mAde.l e = 5.0 mAdc)
VCE 'Ul
V BE,~,
-,
-,
CARACTERISTICAS DE PEQt;ENA SENAL
Producto ganancia en corriente-ancho de band3
(le'" 10 mAdc. VCE '" 20 Vde. f= 100 MHz)
f,
MHz
250
4.0
CapaCItancia de sahdu
(V CB = 5.0 Vdc. lE =-0. f '" 100 MHz)
Capacitanc,a de entrada
("'BE == 0.5 Vdc.l c = Q. f == 100 KHz)
CapacitancIa colector-base
(Ir",O,V cs =-5.0V.f= 100kHz)
Ganan<:ia en corriente en ~quei\a seial
(le = 2.0 mAdc. VCE "" 10 Vde. f= 1.0 kHz)
50
pF
'O
pF
4.0
pF
200
2.5
50
200
6.0
Figura de ruido
{le = 100 flAdc. VCE"" 5.0 Vde. Rs '" 1.0 k ohm. f= 1.0 KHz}
dE
(I) Pru.:ba de pulso: ancho del pulso _ 300 .s. Ciclo de trabaJo'" 2.0 <k
Figura 3_23
133
f3
Antes de concluir esta descripcin de las caractersticas, obsrvese el hecho de que no se
proporcionan las caractersticas reales del colector. De hecho, casi todas las hojas de especificaciones que presentan la mayora de los fabricantes omiten proporcionar las caractersticas
completas. Es de esperarse que los datos que se proporcionan sean suficientes para utilizar de
manera eficaz el dispositivo en el proceso de diseo.
Como se observ en la introduccin de esta seccin, no todos los parmetros que se incluyen en la hoja de especificaciones se definieron en las secciones o captulos anteriores. Sin
embargo, la hoja de especificaciones que se proporciona en la figura 3.23 se mencionar con
frecuencia en los captulos que siguen, a medida que se presenten los parmetros. La hoja de
especificaciones puede ser una herramienta muy valiosa en el diseo o al utilizarla en el anlisis,
pero debe hacerse cualquier esfuerzo que sea necesario para conocer la importancia de cada
parmetro. y la forma en que puede variar con los niveles cambiantes de comente, temperatura
y dems.
Figura 2 - Tiempos de conmutacin
Figura 1 - Capacitancia
,
,
10
""
";:
'-'"
,i
,
7.0
i
,
5.0
e .bo
T-
1.0
....
,
,
70
, ,."'<'
50
8=
,~
........
30
.~
20
.~.
10.0
I
0.2 0.3 0.5 0.7 1.0 2.0 3.0 5.0 7.0 10
Voltaje de polarizacin inversa (V)
20
le/lB-lO
2.0
. i / ,,/
O.sy+-c-I
VEB (abieno)
5.0
1.0
30 40
:/
"y: .Y.
............... / ...... Ir
~
! '........
......... /~
.
i
V cc = 3 V
7.0
0.1
, .
~ ! I :
, ,
i l'
100
""'-
.........
2.0 _,COb~
E.
:::::::<....
-........... -...........
/
3.0
200
3.0
20
30
5.0
10
le- Corriente de colector (mA)
Ib1
50
100
200
('1
CARACTERSTICAS DE PEQUEA SEJ\;AL PARA AUDIO
FIGURA DE RUIDO
(V CE = 5 Vdc. T A = 25"C)
:s
"
;::
u
i\..X
"-
l;
:s
Ic= 5O I1 A
.g
I
.... ~
.'i
/V
"I'-~! / .
"':;:
~X
1;
--
/~
/
/
!/'J
/!/'"
!
'//
Ic= .5O I1 A
iooJ.I.A
, .
2
,
0.2
0.4
r Frecuencia"(kHz.)
10
20
40
100
0.1
0.2
0.4
(dI
1.0
2.0
4.0
(,)
134
.J /
v/ .
5, 4
8 -----le =0.5mA
;::
.JI
1mAJ"/
V/
//
10
le = 0.5 mA
'x:" ..........
::-~
12
v---
1/
f= 1 kHz
'\.
:;:
10
20
40
100
f3
PARMETROS h
VCE = 10V,j= 1 kHz. T\=25C
100
'6
-----
e_
50
'~"
20
10
--
'g"
.~
5.0
-j
:g
,
30
0.1
1
I
.:::./
0.2
1.0
2.0
5.0
1.0
~~
1.0
0.1
10
___________
0.5
0.2
'-~_L-
1.0
__
5.0
2.0
10
(O
(g)
1.0
0.5
=:_--.====:=====~=.
~-;;;,-j._-_ ..
--------------
0.2 ' -_ _ _
. _ _ _ _ _ _ _ _ _---'
0.1
0.2
0.5
1.0
5.0
2.0
0.2
10
0.5
2.0
1.0
1(". Corriente de colector (mAl
5.0
10
(i)
(h)
"
=
" -g,"
.~
~
.<:;
O,
"~
---
..-
0.3
0.2
.:::,"'-
0.1
0.1
0.2 0.3
0.5
'............
0.7
1.0
2.0
3.0
5.0 7.0
10
20
30
"'-
'\.'\.
'- ,,~
Ftgura 3.23
5SOC
VCE=lV _
+25OC
0.7
0.5
+\25C
1.0
o
o
, TJ
50
"""
70 100
200
Continuacin.
135
"
f3
3.10 PRUEBA DE TRANSISTORES
De manera semejante como ocurre con los diodos, existen tres "rutas" que pueden tomarse
para verificar un transistor: trazador de curvas, medidor digital y hmerro.
Trazador de curvas
El trazador de curvas de la figura 1.45 generar una imagen igual a la pantalla de la figura 3.24
una vez que todos los controles se ajusten de manera adecuada. Las pantallas ms pequeas a
la derecha indican la escala que debe aplicarse a las caractersticas. La sensibilidad vertical es
de 2 mA /div, 10 que da por resultado la escala que se ilustra a la izquierda del monitor. La
sensibilidad horizontal es de 1 V /div, 10 que da por resultado la escala que se muestra abajo de
las caractersticas. La funcin de paso indica que las curvas estn separadas por una diferencia
de 10 pA, empezando en Of.1A para la curva de la parte inferior. El ltimo factor de escala que
se proporciona se puede utilizar para detenninar con rapidez la f3ac para cualquier regin de las
caractersticas. Slo multiplique el factor que aparece en pantalla por el nmero de divisiones
entre las curvas lB en la regin de inters. Por ejemplo, determine f3" para un punto Q de le =
7 mAy V CE = 5 V. En esta regin de la pantalla, la distancia entre las curvas lB es de' de una
divisin, como se indica en la figura 3.25. Si se usa el factor especificado, se encuentra que
10
2.0"",(
,
16mA:
14mAi,
i,
/:
12mAi
1:
Venieal por
divisin
2mA
SO ,(lA
r-
,70 !lA
,
r'
div
(200) = 180
div
i!
IV
50,(lA
Horizontal por
divisin
60 flA
40,uA
.
Por paso
10,(lA
30 llA
20 llA
4mAi
2mAI
/3 o gm por
!
OmA"
OV
"
lV
2V
3V
4V
.
-~,_.
5V
6V
7V
Ic,=6.4mA
9V
lOV
IB,=40pA
+/. .
--1 J
Punto Q
(lc =7mA.VcE =5V)
136
SV
OllA
- -
1 -8mA
lc, = 8.2 mA
divisin
200
!OllA
IB=30~A
f3
Al utilizar la ecuacin (3.11) se obtiene
40llA - 30llA
= 180
10llA
lo cual verifica la determinacin anterior.
137
f3
hmetro
Un hmetro o las escalas de resistencia de un DMM pueden utilizarse para verificar el estado
de un transistor. Recuerde que para un transistor en la regin activa, la unin base-emisor tiene
polarizacin directa y la unin base-colector polarizacin inversa. Por tanto, en esencia. la
unin con polarizacin directa debe registrar una resistencia relativamente baja, mientras que
la unin con polarizacin inversa muestra una resistencia mucho mayor. Para un transistor
npn, la unin con polarizacin directa (palarizada por la fuente interna en el modo de resistencia) base-emisor debe verificarse como se indica en la figura 3.27, y da por resultado una
lectura que, por lo regular, caer en el rango de 100 Q a unos cuantos kilohms. La unin con
polarizacin inversa base-colector (una vez ms polarizada inversamente por la fuente interna)
debe verificarse segn se muestra en la figura 3.28 con una lectura que suele exceder los
100 kil. Para un transistor pnp las terminales se invierten para cada unin. Es obvio que una
resistencia grande o pequea en ambas direcciones (invirtiendo los contactos) para cada unin
de un transistor npn o pnp indica un dispositivo daado.
Si ambas uniones de un transistor dan por resultado las lecturas esperadas, el tipo de
transistor tambin puede determinarse con slo observar la polaridad de las puntas de prueba
cuando se aplican a la unin base-emisor. Si la punta de prueba positiva (+) se conecta a la base
y la negativa (-) al emisor, una lectura de baja resistencia indicaria un transistor npn. A su vez,
una lectura de alta resistencia indicara un transistor pnp. Aunque tambin puede utilizarse un
hmetro para detenninar las tenninales (base, colector y emisor) de un transistor, se supone
que esta determinacin puede hacerse con slo observar la orientacin de los contactos en el
encapsulado.
Ralta
Figura 3.28
Verificacin de la
3.11
ENCAPSULADO DE TRANSISTORES
E IDENTIFICACIN DE TERMINALES
Una vez que se ha fabricado el transistor utilizando una de las tcnicas que se describen en el
captulo 12, se unen las tenninales mediante pequeos alambres, que casi siempre son de oro,
aluminio o nquel. y toda la estructura se encapsula en un "contenedor" como el que se muestra
en la figura 3.29. Los que se construyen para trabajo pesado son dispositivos de alta potencia, en tanto que otros cuyo encapsulado es pequeo (tipo sombrero) o cuyo cuerpo es de
plstico son dispositivos de baja o mediana potencia.
Siempre que sea posible, el encapsulado del transistor tendr algn tipo de marca para
indicar qu terminales se encuentran conectadas al emisor, colector o base de un transistor.
Algunos de los mtodos que se utilizan con mayor frecuencia se indican en la figura 3.30.
(al
(b)
Co)
(d)
FlgUra 3.29 Varios tipos de transistores. a) Cortesa de General Electric Company; b) y c) cortesa
de Motorola, lnc.; d) cortesa de International Rectifier Corporation.
138
f3
figura 3.30
lnyeccin de compuesto de
moldeo axial
Estructura de cobre
(b)
(,)
(e)
3.11
139
f3
(Vista superior)
Figura 3.32
NC
Transistores pnp de
NC
(a)
3.12
nombre
QN
nombre tipo
del modelo
Como se indica, el enunciado debe comenzar con .MODEL y seguido por el nombre del modelo del transistor como se especific en el enunciado anterior. Despus, se indica el tipo de
transistor y los valores de los parmetros que se especificarn que se incluyen dentro del parntesis. La lista de parmetros, como aparece en el manual PSpice, es muy extensa y de hecho
incluye 40 trntinos. Para las necesidades actuales slo es necesario especificar dos parmetros.
Entre stos se incluyen el valor de beta, que se seala como BF, y la corriente de saturacin
inversa IS a un nivel que d por resultado un voltaje base-entisor de aproximadamente 0.7 V
cuando el dispositivo est "encendido".
Los dos enunciados que se mencionaron antes aparecern en la seccin de anlisis por
computadora que se incluye en el captulo 4. Sern los nicos enunciados diferentes de los que
aparecen en el anlisis de diodos del captulo 2. En otras palabras, los elementos nuevos pueden
140
f3
presentarSe en la biblioteca PSpice sin modificar los procedimientos ya descritos. En este sentido,
el uso del paquete PSpice es una "experiencia de construccin" real con la posibilidad de
analizar algunas redes muy complicadas que se encuentran a slo unos cuantos enunciados
de distancia.
3.2
PROBLEMAS
Construccin de transistores
1. Qu nombres se asignan a los dos tipos de transistores BJT? Dibuje la construccin bsica de
cada uno e identifique los diversos portadores minoritarios y mayoritarios en cada uno. Dibuje el
smbolo grfico junto a cada uno. Se altera algn elemento de esta informacin al cambiar de una
base de silicio a una de gennanio?
5. Dibuje una figura similar a la figura 3.3 para la unin con polarizacin directa de un transistor npn.
Describa el movimiento resultante del ponador.
6. Dibuje una figura similar a la figura 3.4 para la unin con polarizacin inversa de un transistor
npn. Seale el movimiento resultante del portador.
7. Dibuje una figura similar a la figura 3.5 para el flujo de portadores mayoritarios y minoritarios de
un transistor npn. Describa el movimiento resultante del ponador.
8. Cul de las comentes del transistor es siempre la mayor? Cul es siempre la menor? Cules de
las dos corrientes son relativamente cercanas en magnitud?
13. a) Usando las caractersticas de la figura 3.8, detennine la corriente resultante del colector si lE =
4.5 rnA VcB =4 V.
b) Repitaelincisoaparal[=4.SmA Ves = 16 V.
e) Cmo han afectado los cambios de VeB el nivel resultante de le?
d) Respecto a una base aproximada. cmo se relacionan lE e le basndose en los resultados
anteriores?
Problemas
141
f3
14. a) Empleando las caractersticas de las figuras 3.7 y 3.8, determine le si Ves = 10 V VSE ::; 800 rnV.
b)
e)
d)
e)
15. a)
b)
e)
16. Dibuje de memoria la configuracin del transistor en base comn (para npn y pnp) e indique la
polaridad de la polarizacin aplicada y las direcciones de corriente resultantes.
17. Calcule la ganancia de voltaje (Av = V L/V) para la red de la figura 3.12 si Vi =500 mV y R
(Los otros valores del circuito permanecen iguaJes.)
=1 k,Q.
18. Calcule la ganancia de voltaje (A" = V L/V) para la red de la figura 3.12 si la fuente tiene una
resistencia interna de 100 Q en serie con Vi"
19. DefinalcBo
~21.
a)
* 22.
'c
23. a) Utilizando las caractersticas de la figura 3.14a, determine f3dc en lB = 80 J1.A Y VCE = 5 V.
b) Repita el inciso a en lB::: 5 p;Ay VCE ::: 15 V.
e) Vuelva a utilizar el inciso a en lB = 30 f1A Y VCE = 10 V.
d) Revisando los resultados de los incisos a a e, cambia el valor de f3dc entre punto y punto en
las caractersticas? Dnde se encuentran los valores ms altos? Puede desarrollar algunas
conclusiones generales acerca del valor de /3dc con base en un conjunto de caractersticas
como las que se presentan en la figura 3.14a:
* 24.
a)
b)
c)
d)
25. Utilizando las caractersticas de la figura 3.14a, determine f3dc en lB = 25 J1A y VCE = 10 V. Despus
calcule a dc y el nivel resultante de lE' (Utilice el nivel de Ic determinado por I c ::: f3 diB')
26. a) Dado que ade = 0.987, especifique el valor correspondiente de f3de .
b) Una vez especificado f3dc ::: 120, determine el valor correspondiente de a.
c) Sif3dc::: 180e I c = 2.0 mA, encuentre lEe lB'
142
f3
27. Dibuje de memoria la configuracn de transistor en emisor comn (para npn y pnp) e inserte el
arreglo correcto de la polarizacin con las direcciones de corriente resultantes para lB' le elE"
3.7
28. Se aplica un voltaje de 2 V nns (medidos de la base a tierra) al circuito de la figura 321. Suponiendo que el voltaje del emisor siga exactamente el vohaje de base y que Vbe (rms) = 0.1 V, calcule la
amplificacin de voltaje del circuito (A" = V o I Vi) Y la corriente del emisor para RE = 1 kG.
29. Para un transistor que tenga las caractensticas de la figura 3.14, dibuje las caractersticas de entrada y de salida de la configuracin de colector comn.
30. Determine la regin de operacin para un transistor que tenga las caractersticas de la figura 3.14
si/c m.x=7mA, VCEm~x=17V,yPcm:<=40mW.
31. Especifique la regin de operacin para un transistor que tenga las caractersticas de la figura 3.8
si lcm:< = 6 mA, VCBm:< = 15 V, Y PCm:X =30mW.
32. Refirindose a la figura 3.23. determine el rango de temperaturas para el dispositivo en grados
Farenheit.
33. Utilizando la informacin que se proporciona en la figura 3.23 con respecto a PDmx' VCEmx,ICm:;,:'
y VCEm:....' dibuje los lmites de operacin para el dispositivo.
34. Con base en los datos de la figura 3.23, cul es el valor esperado de
promedio de J3dC ?
lCEO
utilizando el valor
35. Cmo se compara el rango de h FE (figura 3.23j, normalizada a partir de h FE := 100) con el rango de
hlc (fIgura 3.23f) para el rango de le desde 0.1 mA a 10 mA?
36. Utilizando las caractersticas de la fIgura 3.23b, determine si la capacitancia de entrada en la
configuracin de base comn se incrementa o disminuye con los crecientes niveles de potencial de
polarizacin inversa. Explique por qu.
* 37.
Utilizando las caractersticas de la figura 3.23f. determine cunto ha cambiado el nivel de h(e desde
su valor en 1 mA a su valor en 10 mA. Obsrvese que la escala vertical es una escala logritrnica
que puede referirse a la seccin 11.2. Es este cambio tal que deba considerarse en una situacin
de diseo?
* 38.
Utilizando las caractersticas de la figura 3.23j, detenmne el nivel de fidc en le= 10 mA en los tres
niveles de temperatura que aparecen en la figura. Es significativo el cambio para el rango de
temperatura especificado? Se trata de un elemento que deba considerarse en el proceso de diseo?
Problemas
143
CAPTULO
Polarizacin
en dc-BJT
4.1
INTRODUCCIN
VBE = O.7V
(4.1)
(4.2)
(4.3)
Una vez que estn analizadas las primeras redes, la solucin de las siguientes se tornar
ms clara. En la mayora de los casos la corriente base lB es la primera cantidad que debe
determinarse. Una vez que lB se conoce, las relaciones de las ecuaciones (4.1) a (4.3) pueden
aplicarse para encontrar las cantidades de inters restantes. Las similitudes en el anlisis sern
inmediatamente obvias segn vaya avanzando en este captulo. Las ecuaciones para JB son tan
familiares para una cantidad de configuraciones que una ecuacin puede derivarse de otra slo
144
Captulo 4
Polarizacin en dc-B.IT
con eliminar o aadir uno o dos trminos. La principal funcin de este captulo es desarrollar
un nivel de familiaridad con el transistor BJT, el cual podra permitir un anlisis en dc de
cualquier sistema que pueda utilizar el amplificador a BJT
lc(mA)
80l1A
/
Cmx
25
20
50 IJ-A
15
Saturacin
20 pA
10
,- -
OpA
C
15
10
20
Corte
Hgura 4.1
145
cias entre los diversos puntos mostrados en la figura 4.1 para presentar algunas ideas bsicas
acerca del punto de operacin y, por tanto, del circuito de polarizacin.
Si no se utilizara la polarizacin, el dispositivo estara al principio completamente apagado,dando por resultado un punto Q enA, es decir, cero corriente a travs del dispositivo (y cero
voltaje a travs de l), Debido a que es necesario polarizar un dispositivo de forma que pueda
responder al rango completo de la seal de entrada, el punto A no sera precisamente el adecuado. Para el punto B, si la seal se aplica al circuito, el dispositivo tendr una variacin en
corriente y voltaje desde el punto de operacin, permitiendo al dispositivo reaccionar (y posiblemente amplificar) tanto ante las excursiones positivas como negativas de la seal de entrada. Si la seal de entrada se elige correctamente, el voltaje y la corriente del dispositivo tendrn variacin, pero no la suficiente como para llevar al dispositivo hacia el corte o a la
saturacin. El punto e pennitira cierta variacin positiva y negativa de la seal de salida, pero
el valor pico a pico estara limitado por la proximidad de VCE =OVIIe =OrnA, La operacin en
el punto e tambin acarrea inquietud acerca de las no linealidades presentadas por el hecho de
que hay un cambio rpido en las curvas de lB en esta regin. En general, es preferible operar
donde la ganancia del dispositivo es muy constante (o lineal) para asegurar que la aruplificacin a travs de la excursin completa de la seal de entrada es la misma, El punto B es una
regin de espaciamiento ms lineal y, por tanto, de operacin ms lineal, segn se muestra en
la figura 4.1, El punto D establece el sitio de operacin del dispositivo cerca del nivel de
voltaje y potencia mxima. La excursin del voltaje de salida en la direccin positiva se encuentra entonces limitada para no exceder el voltaje mximo. Por tanto, el punto B parece ser
el mejor punto de operacin en trminos de ganancia lineal y la excursin ms grande posible
de voltaje y corriente. sta es por lo general la condicin deseada para los aruplificadores de
pequea seal (captulo 8), pero no necesariaruente es el caso para los amplificadores de potencia, los cuales sern considerados en el captulo 16. En este anlisis, nos concentramos bsicamente en la polarizacin del transistor para la operacin de amplificacin en pequea seal.
Existe otro factor para la polarizacin muy importante que todava debemos considerar.
Una vez que seleccionamos y polarizamos el BJT en un punto de operacin, tambin debe
tomarse en cuenta el efecto de la temperatura. Este factor ocasiona que cambien los parmetros,
como la ganancia en corriente del transistor (/3,,) y la corriente de fuga del transistor (lew)'
Las mayores temperaturas dan como resultado mayores corrientes de fuga en el dispositivo,
causando un cambio en la condicin de operacin establecida por la red de polarizacin. El
resultado es que el diseo de la red debe ofrecer tambin un grado de estabilidad en temperatura, de tal forma que dichos carubios ocasionen la menor cantidad de modificaciones en el
punto de operacin. La estabilidad del punto de operacin puede especificarse mediante un
factor de estabilidad S,el cual indica el grado de cambio en el punto de operacin debido a una
variacin en la temperatura. Es mejor un circuito de gran estabilidad; comparada con la estabilidad de varios circuitos polarizados.
Para que el BJT est polarizado en su regin lineal o de operacin activa, los siguientes
puntos deben resultar exactos:
1.
La unin base-entisor debe tener una polarizacin directa (voltaje de la regin p ms positivo)
con un voltaje de polarizacin directa resultante de aproximadaruente 0.6 a 0.7 V.
2.
[Obsrvese que para la polarizacin directa el voltaje a travs de la unin p-n es p-positiva,
ntientras que para la polarizacin inversa es opuesto (inverso) con n-positiva. Este nfasis sobre
la letra inicial debe ofrecer un medio para ayudar a memorizar la polaridad necesaria de voltaje.]
La operacin en las regiones de corte, saturacin y lineal de las caractersticas del BJT se
ofrecen de la siguiente manera:
l.
146
2.
3.
Vee
RB
sena! de
enrrada o
en ac
C,
v cc
Re
V ee
seal de
e
+
c,
RB
en ac
VCE
8+
C
+
V eE
B+
V -B
Re
~salida
VBE -
...
Figura 4.2
=O
lB -
R,
V cc - VBE
(4.4)
RB
~"
...
Figura 4.4
lB
~
V BE
'\\
...
Malla base-emisor.
147
que el voltaje Vee y el voltaje base-emisor son constantes RB , fija el nivel de la corriente de
base para el punto de operacin,
Malla colector~misor
+
...
Figura 4.5
Malla colector-emisor.
Es interesante observar que debido a que la corriente de base est controlada por el nivel
de R B y que le est relacionada a lB por la constante {3, la magnitud de le no es una funcin de
la resistencia Re El cambio de Re hacia cualquier nivel no afectar el nivel de lB o de le
mientras se permanezca en la regin activa del dispositivo. Sin embargo, como se ver ms
(4.6)
(4.8)
Adems, ya que
(4.9)
E
...
Hgura 4.6
1.
...
y que VE = O Y, entonces
(4.10)
Tenga presente que los niveles de voltaje como VCE son determinados mediante la colocacin de la punta de prueba roja (positiva) del voltmetro en la terminal del colector y la punta
de prueba negra (negativa), a la terminal del emisor segn se muestra en la figura 4.6. Ve es el
voltaje del colector a la tierra y se mide segn la misma figura. En este caso las dos lecturas son
idnticas, pero en las redes que siguen las dos pueden ser muy diferentes. Comprender la
diferencia entre ambas medidas puede ser muy importante para la localizacin de fallas en las
redes de transistores .
. EJEMPLO 4,1
a)
c)
d)
148
VByVe
VBC'
VCc =+12V
R,
240 ka
salida
+-:-+--;~--- en ac
10 .uF
e,
entrada
\
en ac --,1--0------\
Va
10 .uF
fi= 50
Ftgura 4.7
Circuito de de polarizacin
Solucin
a)
12 V - 0.7 V
Ecuacin (4.4):
= 47.08 !lA
240kQ
b)
Ecuacin (4.5):
le
Ecuacin (4.6):
VB
Ve
d)
= V8E = 0.7 V
= VCE = 6.83 V
Vc = 0.7V - 6.83 V
= -6.13 V
y el signo negativo revela que la unin tiene polarizacin inversa, como debe Ser para la
amplificacin lineal.
149
o
(al
Figura 4.8
(bl
RCE=OQ
Figura 4.9
Determinacin de 1C",,'
figura 4.9.
.
Por tanto, y para el futuro, si existiera una necesidad inmediata de conocer la comente
mxima del colector (nivel de saturacin) para un diseo en particular, slo se inserta un
equivalente de corto circuito entre el colector y el emisor del transistor y se calcula la corriente
resultante del colector. En resumen. slo haga VeE = OV. Para la configuracin de polarizacin
fija de la figura 4.10 el corto circuito se aplic. causando que el voltaje a travs de Re se
convierta en el voltaje aplicado Vce La corriente de saturacin resultante para la configuracin
de poiarizacin fija es
(4.11)
Una vez que le se conoce puede tenerse idea de la corriente mxima posible del colector para el
diseo escogid~, y el nivel bajo el cual debe permanecer si se espera una amplificacin lineal.
EJEMPLO 4.2
150
Capitulo 4
e,,, -
Vee
Re
Polarizacin en dc-BJT
12 V
2.2 kQ
= 5.45mA
El diseo del ejemplo 4.1 dio por resultado lco = 2.35 mA, el cual se localiza lejos del
punto de saturacin y aproximadamente a la mitad del valor mximo del diseo.
(4.12)
Las caractersticas de salida del transistor tambin relacionan las dos variables le y V CE como
se muestra en la figura 4.11b.
En esencia, se tiene una ecuacin de redes y un conjunto de caractersticas que utilizan las
mismas variables. La solucin comn de las dos sucede donde se satisfacen las restricciones
establecidas por cada una de manera simultnea. Esto es similar a encontrar la solucin para
dos ecuaciones simultneas: una establecida por la red y la otra por las caractersticas del
dispositivo.
Las caractersticas del dispositivo de le en funcin de VCE se ofrecen en la figura 4.Jlb.
Ahora, se debe superponer la lnea recta definida por la ecuacin (4.12) sobre las caractersticas.
El mtodo ms directo para graficar la ecuacin (4.12) sobre las caractersticas de salida es
mediante el hecho de que una lnea recta se encuentra definida por dos puntos. Si se elige que
le sea O mA, entonces se especifica el eje horizontal como la lnea sobre la cual est localizado
un punto. Al sustituir le = O mA en la ecuacin (4.12), se encuentra que
(4.13)
le (mA)
50 )1A
sf7
6
4Ol1A
f/'"
30)1A
5
4
20 )1A
3
!O)1A
lB = 0}.lA
1"
10
15
V CE (V)
lceo
(a)
Figura 4.11
(bl
151
V
eE
=~II~_____~
__~....
p:-u_nt_O..:Q:...._ _ _ I'Q
\I,-----""'~~:;:--o
Reotade oru-g'
V ee
Figura 4.12
Recta de carga
Ahora, si se elige que V eE sea O V, lo que establece al eje vertical como la lnea sobre la
cual estar definido el segundo punto, se tiene que le est determinado por la siguiente ecuacin:
O = Vee - leRe
e
(4.14)
le
Vcc
Re
Vee
R,
1,;
punto Q
Vee
RJ
1
"
FIgUra 4.14
152
Capitulo 4
Polarizacin en dc-BJT
Q.
Dada la recia de carga de la figura 4.16 y el punto Q definido, calcule los valores requeridos de
Vcc ' Re y RB para la configuracin de polarizacin fija.
EJEMPLO 43
60pA
12
10
8
6
4
10
15
20
Solucin
A partir de la figura 4.16
Va
= Vcc = 20V
e le
= O mA
Vcc
le = - - y VeE = OV
Re
y
Re
20 V
le
lOmA
= -ee- =
= 2kf.!
20V - 0.7 V
= 772kQ
25 pA
153
L.
" o~--1)II---+--'----I
e,
Malla emisor-base
La malla emisor-base de la red de la figura 4.17 puede dibujarse de nuevo igual como se indica
en la figura 4.18. La ley de voltaje de Kirchhoff alrededor de la malla indicada en el sentido de
las manecillas del reloj dar por resultado la siguiente ecuacin:
(4.15)
Recuerde del captulo 3 que
lE = (f3 + I)IB
Sustituyendo por lEen la ecuacin (4.15) resultar
(4.16)
con
y resolviendo para lB da
(4.17)
...
Figura 4.18
154
Malla base-emisor.
Ntese que la nica diferencia entre esta ecuacin para lB Yla que se obtuvo para la configuracin de polarizacin fija es el trmino (f3 + I)RE.
Existe un resultado interesante que puede derivarse a partir de la ecuacin (4.17), si la
ecuacin se utiliza para dibujar una red en serie que pudiera resultar en la misma ecuacin, que
Capitulo 4 Polarizacin en dc-8JT
R,
es el caso de la red de la figura 4.19. La solucin para la corriente lB dar por resultado la
misma ecuacin obtenida. Obsrvese que adems del voltaje de la base al emisor VBE , el
resistor RE se refleja de regreso al circuito de entrada de la base por un factor ({3 + 1). En
otras palabras, el resistor del emisor, que fanna parte de la malla colector-emisor, "'aparece
como" ({3 + I)REen la malla de la base al emisor. Debido a que {3 es normalmente 50 o ms,
el resistor del emisor aparenta ser mucho mayor en el circuito de la base. Por tanto, para la
configuracin de la figura 4.20,
(4.18)
La ecuacin 4.18 puede ser de utilidad en el anlisis que seguir a continuacin. Ofrece
una forma relativamente sencilla para recordar la ecuacin (4.17). Utilizando la ley de Ohm, se
sabe que la corriente a travs de un sistema es el voltaje dividido entre la resistencia del circuito.
Para el circuito de la base al emisor, el voltaje neto es Vcc - VBE " Los niveles de resistencia son
RB ms RE reflejado por ([3 + 1). El resultado es la ecuacin (4.17).
Malla colector-emisor
La malla colector-emisor est dibujada de nuevo en la figura 4.21. La ley de voltaje de Kirchhoff
para la maHa indicada en la direccin de las manecillas del reloj dar por resultado
1.
h
(4.19)
(4.20)
Malla colector-
emisor.
(4.21)
(4.22)
(4.24)
4.4 Circuito de poIarlzacin estabilizado en emisor
155
~<
'------------------------------------------------------------EJEMPLO 4.4
Para la red de polarizacin en emisor de la figura 4.22, calcule:
a)
b)
e)
d)
e)
f)
g)
lB'
le'
+20 V
VCE '
Ve
VE'
VB'
VBC
2 kQ
430 k.Q
10,uF
v, o~--':)II-_'--
_ _-I
P=50
1 ka
"="
I4o,uF
":'"
Solucin
Vee - VBE
20V - 0.7 V
lB = _----="----.!?OC.-_ = - - - - - - RB + (f3 + I)R E
430 kO + (51)(1 kQ)
a) Ecuacin (4.17):
19.3 V
= 40.1)lA
481 kO
b)
le = f3IB
= (50)(40.1 !lA)
;: 2.01 mA
e)
Ecuacin
= 13.97 V
d)
Ve = Vec - leRe
VE = Ve - VCE
= 15.98 V - 13.97 V
= 2.01 V
VE = IpRE ;: leRE
= 2.01 V
f)
VB = VBE + VE
=0.7V + 2.01 V
= 2.71 V
g)
VBC = VB - Ve
= 2.71 V - 15.98 V
= -13.27 V
156
Capitulo 4
Polarizacin en dc-BJT
Prepare una tabla y compare las corrientes y voltajes de polarizacin de los circuitos de la
figura 4.7 y la figura 4.22, para el valor dado de f3 = 50 Y para un nuevo valor de f3 = 100.
Compare tambin los cambios en /c y VCE para el mismo incremento en f3.
EJEMPLO 4.5
Solucin
Si se utilizan los resultados calculados en el ejemplo 4.1 y se repiten para un valor de f3 = 100,
se genera.Jo siguiente:
f3
so
47.08
2.35
6.83
100
47.08
4.71
1.64
Se aprecia un cambio del 100% en la coniente del colector de BJT debido al cambio del 100%
en el valor de f3. /B es el mismo y VCE disminuye 76%.
Utilizando los resultados del ejemplo 4.4 y despus repitindolos para un valor de f3 =
100, tia lo siguiente:
50
40.1
2.l
1l.97
100
36.3
3.63
9.11
Ahora, la coniente del colector del BIT se incrementa aproximadamente 81% debido al 100%
de incremento en f3. Ntese cmo lB disminuye, y ayuda a mantener el valor de le o por lo
menos reduce el cambio total en /e debido al cambio en f3. El cambio en VCE ha cado cerca del
35%. La red de la figura 4.22 es, por tanto, ms estable que la de la figura 4.7 para el mismo
cambio en f3.
Nivel de saturacin
El nivel de saturacin del colector o la coniente mxima del colector para un diseo de
polarizacin en emisor puede determinarse si se utiliza el mismo mtodo aplicado para la
configuracin de polarizacin fija: se aplica un corto circuito entre las terminales del colectoremisor como se muestra en la figura 4.23, y luego se calcula la coniente del colector resultante. Para la figura 4.23:
(4.25)
La adicin del resistor de emisor reduce el nivel de saturacin del colector, abajo del que se
obtuvo con una configuracin de polarizacin fija utilizando el mismo resistor del colector.
157
Solucin
1C'~l
V ee
Re
+ RE
20V
= 2 kQ
+ 1 kQ
20V
3kQ
= 6.67mA
que es ms o menos el doble del nivel de IC para el ejemplo 4.4.
Q
L~
seleccin de le = O mA da
(4.26)
segn se obtiene para la configuracin de polarizacin fija. La eleccin de VCE = O V da
(4.27)
como se muestra en la figura 4.24. Los diferentes niveles de lB desplazarn, desde luego, el
punto Q hacia arriba o hacia abajo de la recta de carga.
4.5
VCEQ de polarizacin eran una funcin de la ganancia en corriente ({3) del transisto~. Sin embargo. debido a que f3 es sensible a la temperatura, especialmente para los transistores de silicio, y
de que el valor real de beta por lo general, no est bien definido, lo mejor sera desarrollar un
158
capitulo 4
Polarizacin en dc-BJT
R,
v,
o~-~"lt-,---+------Ik
c,
- ..
o
Figura 4.25
circuito que fuera menos dependiente o, de hecho, independiente de la beta del transistor. La
red a la que nos referimos es configuracin de polarizacin por divisor de voltaje de la figura
4.25. Si se analiza sobre una base exacta la sensibilidad a los cambios en beta, resulta ser muy
pequea. Si los parmetros del circuito se eligen adecuadamente, los niveles resultantes de
1CQ y de V CEQ pueden ser casi totalmente independientes de beta. Recuerde que en anlisis
anteriores el punto Q estaba definido por un nivel fijo de leo y de VCEQ ' como se muestra en la
figura 4.26. El nivel de ISQ cambiar con el cambio en beta, pero el nunto de operacin definido
sobre las caractersticas por leQ y VCEQ puede permanecer fijo si se utilizan los parmetros
adecuados del circuito.
Como antes se observ, existen dos mtodos que pueden aplicarse para analizar la configuracin del divisor de voltaje. El motivo principal para elegir los nombres en esta configuracin ser ms obvio en el anlisis que sigue. El primero que vamos a demostrar es el mtodo
exacto que puede aplicarse en cualquier configuracin de divisor de voltaje. Al segundo se le
llama mtodo aproximado y puede introducirse slo si son satisfechas las condiciones especficas. El mtodo aproximado permite un anlisis ms directo con un mayor ahorro en tiempo y
en energa. Tambin es ms til en el modo de diseo que ser descrito en una seccin posterior. En conjunto, el mtodo aproximado puede aplicarse a la mayora de las siruaciones y, por
tanto, debe ser examinado con el mismo inters que el mtodo exacto.
Anlisis exacto
El lado de entrada de la red de la figura 4.25 puede volver a dibujarse segn se muestra en la
figura 4.27 para el anlisis en de. La red equivalente Thvenin a la izquierda de la terminal de
la base puede encontrarse de la siguiente manera:
Thvenin
159
R,
(4.28)
(4.29)
Sustituyendo lE =
ETh
RTh +
VBE
--~~--~---
(/3 +
(4.30)
I)RE
Aunque la ecuacin (4.30) aparece al principio diferente de las que se desarrollaron antes,
obsrvese que el numerador es, una vez ms, una diferencia de dos niveles de voltaje y que el
denominador es la resistencia de la base ms el resistor de emisor reflejado por (/3 + 1), ciertamente muy similar a la ecuacin (4.17).
Una vez que lB se conoce, las cantidades restantes de la red pueden establecerse de la
misma manera como fueron desarrolladas para la configuracin de polarizacin en emisor.
Esto es,
(4.31)
EJEMPLO 4.7
que es exactamente la misma que la ecuacin (4.19). Las ecuaciones restantes para VE' Ve y VB
son las mismas que se obtuvieron para la configuracin de polarizacin en emisor.
+22 V
10 kQ
39 kQ
IOpF
" ----nI--+-------'--1
3.9 k.Q
160
Captulo 4
Polarizacin en dc-BJT
Solucin
La ecuacin (4.28):
RTh = R,IIR,
= 3.55 ka
=
39ka + 3.9ka
=
La ecuacin (4.30) :
lB
=2V
39 Ka + 3.9 Ka
ETh - VBE
---"'----"=---
2V-0.7V
1.3 V
=------3.55 ka + 211.5 kQ
= 6.05)lA
le = [3lB
= (140)(6.05 )lA)
= O.8SmA
La ecuacin (4.31): VCE
= Vcc
-lc(Rc + RE)
Anlisis aproximado
La seccin de entrada de la configuracin del divisor de voltaje se representa por la red de la
figura 4.32. La resstenciaR es la resistencia equivalente entre la base y tierra para el transistor
con un resistor de emisor RE' Recuerde que, como se vio en la seccin 4.4 [ecuacin (4.18)], la
resistencia reflejada entre la base y el emisor est definida por R = ([3 + I)R E . Si R es mucho
mayor que la resistencia R2 , la comente lB ser mucho menor que 12 (la comente siempre
busca la trayectoria de menor resistencia), e 12 ser aproximadamente igual a 1]. Si se acepta la
aproximacin de que lB es esencialmente cero comparada con II o /2' entonces 1] :;;:: 12 YR] YR2
pueden considerarse elementos en serie. El voltaje a travs de R" que en realidad es el voltaje
1,
R,
--
v,
1,
1
....
1,
r
-....-
R,
t
~
:,
I
II
I
R R2
R,
I
.'....
(11 ~:d2)
161
base, puede calcularse mediante el uso de la regla del divisor de voltaje (de ab el nombre para
la configuracin). Esto es,
(4.32)
Debido a que R, = ({3 + I)R E", {3R E, la condicin que definir, en caso que pueda aplicarse
a la aproximacin, ser la siguiente:
(4.33)
En otras palabras, si beta a veces es el valor de RE es por lo menos 10 veces el valor de R 2, la
aproximacin podr aplicarse con un alto grado de precisin.
Una vez determinado VB' el nivel de VE puede calcularse a partir de
(4.34)
VE = V B - V BE
lE = VE
RE
lc o '" lE
(4.35)
(4.36)
(4.37)
Ntese en la secuencia de clculos desde la ecuacin (4.33) a la ecuacin (4.37) que beta
no aparece y que lB no fue calculada. El punto Q (segn se determin mediante lco y V CE ) es
por tanto independiente del valor de beta.
Q
EJEMPLO 4.8
Repita el anlisis de la figura 4.31 utilizando la tcnica aproximada y compare las soluciones
para lc y para VCE .
Q
Solucin
Probando:
{3RE ;:, IOR,
(140)(1.5 ka) ;:, 10(3.9 ka)
210 ka ;:, 39 ka (satisfecha)
La ecuacin (4.32):
(3.9 ka)(22 V)
=
39 ka + 3.9 ka
= 2V
162
Capitulo 4
Po1arizacin en dc-B.IT
Obsrvese que el nivel de VB es el mismo que para ETh calculado en el ejemplo 4.7. Por
tanto, esencialmente la"principal diferencia entre las tcnicas aproximada y exacta es el efecto
de RTh en el anlisis exacto que separa ETh y V B'
La ecuacin (4.34):
= VB
VE
V BE
= 2 V - 0.7 V
== 1.3 V
1.3
= 0.867 mA
\.5kQ
comparada con 0.85 mA con el anlisis exacto. Finalmente.
Vee - le(Re + RE)
VeEQ
= 12.03V
contra 12.22 V obtenido en el ejemplo 4.7.
Sin duda, los resultados paraJe y para VCEQ se encuentran cercanos, y si se toma en cuenta
la variacin real en los valores de Is parmetros, puede considerarse tanto a unO Como al otro.
Mientras ms grande es el nivel de R comparado con R2 , ms cercana ser la solucin aproximada sobre la exacta. El ejemplo 4.10 hace una comparacin sobre las soluciones a un nivel
muy por debajo de la condicin establecida por la ecuacin (4.33).
Repita el anlisis exacto del ejemplo 4.7 si f3 se reduce a 70 y compare las soluciones para leQ y
para V CEQ '
EJEMPLO 4.9
Solucin
Este ejemplo no trata de la comparacin de los mtodos exactos en funcin de uno aproximado. sino de probar cunto se mover el punto Q si el nivel de f3 se corta por la mitad. RTh y ETh
son los mismos:
RTh = 3.55 kQ, ETh = 2 V
lB =
ETh -
V BE
--~_-"."--
2 V - 0.7 V
1.3 V
;;;;
;;;;
3.55 kQ + 106.5 kQ
= 11.81 JA
le Q = f3I B
= (70)(11.81 JA)
= 0.83 mA
Ve, = Vee - le(Re + RE)
163
f3
140
70
12.22 v
0.85 mA
0.83 mA
12.46 V
Los resultados muestran claramente la relativa insensibilidad del circuito hacia el cambio en f3.
Aunque f3 se corte drsticamente a la mitad, de 140 a 70, los niveles de ICQ y de V CE son en
esencia los mismos.
Q
EJEMPLO 4.10
Determine los niveles de IC Q y de VCE para la configuracin del divisor de voltaje de la figura
4.33, utilizando las tcnicas exacta y ~proximada para comparar las soluciones. En este caso
las condiciones de la ecuacin (4.33) no sern satisfechas, pero los resultados revelarn la
diferencia de la solucin si se ignora el criterio de la ecuacin (4.33).
18 V
?
5.6 k,Q
>82 k!2
t 1C 10:1.tF
+
Q
"
o~~--Il'l--~-+~~~-I
~F
10
"o
f3 = 50
V CEQ
"..
22kQ
1.2 ka
Solucin
Anlisis exacto:
f3R E ~ IOR 2
La ecuacin (4.33):
(50)(1.2 kQ)
10(22 kQ)
= R, IIR2 = 82
knl122 kn
= 17.35
kQ
22 kQ(l8 V)
= - - - - - - = 3.81 V
82 kQ + 22 kQ
lB
ETh - V
3.81 V - 0.7 V
BE
= --=--""-=-------- =
= 39.6 }lA
ICQ
= f3IB = (50)(39.6
}lA)
= 1.98 mA
Capitulo 4
Polarizacin en dc-B.IT
3.11 V
78.55 kQ
Anlisis aproximado:
3.11 V
= 2.59 mA
1.2 ill
Exacta
Aproximada
1.98mA
2.59 mA
4.54 V
3.88 V
Los resultados revelan la diferencia entre las soluciones exacta y aproximada. le es aproximadamente 30% ms grande con la solucin aproximada; mientras que VCE es msQo menos 10%
menor. Los resultados son notablemente diferentes en cuanto a magnitu~, pero aunque [3R E es
slo tres veces ms grande que R 2 , los resultados son todava cercanos uno del otro. Sin embargo, para el futuro el anlisis ser dictado por la ecuacin (4.33) para asegurar una similitud
entre las soluciones exacta y aproximada.
(4.38)
(4.39)
(4.40)
El nivel de lB desde luego se determina mediante una ecuacin diferente para las configuraciones de polarizacin por divisor de voltaje y de polarizacin en emisor.
4.5 Polarizacin por divisor de voltaje
165
4.6
Un nivel mejorado de estabilidad tambin se obtiene mediante la introduccin de una trayectoria de retroalimentacin desde el colector a la base, como se muestra en la figura 4.34. Aunque
el punto Q no es totalmente independiente de beta (aun bajo condiciones aproximadas), la
sensibilidad a los cambios en beta o a las variaciones en temperatura son normalmente menores que las encontradas en la configuracin de polarizacin fija o de polarizacin en emisor. De
nuevo, el anlisis se har examinando en primer lugar la malla emisor-base y aplicando los
resultados a la malla colector-emisor.
Malla base-emisor
La figura 435 muestra la malla base-emisor para la configuracin de retroalimentacin de
voltaje, La aplicacin de la ley de voltaje de Kirchhoff alrededor de la malla en el sentido de las
manecillas del reloj dar por resultado
J+
Re
-tl~
',o---U-
RB
(
e,
-tIc
VO
Vee
"F
-t
ct ;!: ti;
~
lB
+
V
VeE
e,
Re
SE _
lE
RE
>
"-
...
Figura 4.34 Circuito de polarizacin de de con retroalimentacin de voltaje.
",,.
El resultado es muy interesante en cuanto a que el formato es muy similar a las ecuaciones
para lB obtenidas para configuraciones anteriores. El numerador es de nuevo la diferencia
entre los niveles disponibles de voltaje, mientras que el denominador es la resistencia de la
base ms los resistores del colector y del emisor reflejados por beta, Por tanto, la trayectoria
de retroalimentacin da por resultado un reflejo de la resistencia Re de regreso al circuito de
entrada, muy similar al reflejo de RE'
En general, la ecuacin para lB ha tenido el siguiente formato:
V'
1 =----
166
R B + f3R'
con la ausencia de R' para la configuracin de polarizacin fija, R' = RE para la configuracin
de polarizacin en emisor (con (13 + 1) " /3), y R' = Re + RE para la configuracin de retroalimentacin del colector. El voltaje V' es la diferencia entre los dos niveles de voltaje.
Ya que le = f3IB ,
En general, mientras ms grande sea f3R' comparado con RB , menor ser la sensibilidad de le
a las variaciones en beta. Obviamente, si f3R' "" RB Y RB + f3R'" f3R', entonces
Q
f3V'
f3V'
V'
f3R'
R'
------=
e lCQ es independiente al valor de beta. Debido a que R' normalmente es mayor para la configuracin de retroalimentacin de voltaje que para la configuracin de polarizacin en emisor,
la sensibilidad a las variaciones en beta ser menor. Desde luego, R' es cero ohms para la
configuracin de polarizacin fija y por tanto bastante sensible a las variaciones en beta.
Malla colector-emisor
La malla colector-emisor para la red de la figura 4.34 se presenta en la figura 4.36. La aplicacin
de la ley de voltaje de Kirchhoff para la malla indicada en la direccin de las manecillas del
reloj dar por resultado
IERE + VCE + I~Re - Vee = O
Debido a que I~" le y que lE" le' se tiene
VCE = Vcc
VCC = O
- Ic(Re + RE)
(4.42)
EJEMPLO 4,11
Solucin
Ecuacin (4.41):
\O V - 0.7 V
=
--------250 k.Q + (90) (4.7 ka + 1.2 ka)
IOV
9.3 V
9.3 V
=------=
781 k.Q
250 ka + 531 ka
4.7kn
= 11.91 p.A
ICQ
J.A)
= 1.07mA
10 .uF
1.2kQ
= 10V - 6.31 V
= 3,69 V
Ftgura 4.37
167
- - - - - - - - - - ------- - -
EJEMPLO 4.12
Repetir el ejemplo 4.11 utilizando una beta de 135 (50% ms que en el ejemplo 4.11).
Solucin
Es importante observar en la solucin para lB en el ejemplo 4.11, que el segundo trmino en el
denominador de la ecuacin es mayor que el primero. Recuerde que en uno de los anlisis
anteriores, mientras mayor es este segundo trmino comparado con el primero, menor ser la
sensibilidad a los cambios en beta. En este ejemplo, el nivel de beta se incrementa en 50%, lo
cual har que aumente la magnitud de este segundo trmino an ms comparado con el primero. Sin embargo, es ms importante observar en estos ejemplos que una vez que el segundo
trmino es relativamente ms grande comparado con el primero, la sensibilidad a los cambios
en beta resulta ser significativamente menor.
Resolviendo para lB da
Vcc - VBE
lB =
RB + (3(Re + RE)
= 250
9.3V
250 ka + 796.5 kQ
10 V - 0.7 V
1046.5 ka
8.89 J1.A
e
leQ
= f3IB
= (135)(8.89 J1.A)
= 1.2mA
con
VaQ
ka + 1.2 ka)
7.08 V
EJEMPLO 4.13
llOkO
91 kO
3.3 kU
lO tF
r-"-.........,....-4V\I\,-+--I{-c---o "
R,
R,
1OtF
1OtF'
.,..
" <>---}II---+.--------I
51OkO
P=75
I
":"
168
50
tF
Figura 4.38
Solucin
En este caso la resistencia de la base para el anlisis en de est compuesto de dos resistores con
un capacitar conectado a partir de la unin con tierra. Para el modo de de, el capacitar es
equivalente a un circuito abierto y RB = R 1 + R2 .
Resolviendo para lB se obtiene
Vcc - VBE
lB ;
RB + 3(.Re + RE)
18 V - 0.7 V
17.3 V
17.3 V
201 kQ + 285.75 kQ
=---486.75 kQ
; 35.5 !lA
le = j3IB
= (75)(35.5
!lA)
; 2.66mA
= 9.22
Condiciones de saturacin
Utilice la aproximacin de 1~ = le que es una ecuacin para la corriente de saturacin, y resulta
ser la misma que se obtuvo para las configuraciones del divisor de voltaje y de polarizacin en
emisor. Esto es
(4.43)
169
circuito de salida pueden elegirse prcticamente en forma directa. Pero esto no implica que
todas las soluciones tomarn la misma trayectoria, pero s sugiere una ruta a seguir si se encuentra una nueva configuracin.
El primer ejemplo explica cmo el resistor de emisor se elimina de la configuracin de
retroalimentacin de voltaje de la figura 4.34. El anlisis es muy similar, pero requiere de la
eliminacin de RE de la ecuacin aplicada.
EJEMPLO 4.14
Re
4.7 kQ
J= 120
e,
Figura 4.39 Retroalimentacin en
colector con RE'" On.
Solucin
a)
=
=
b)
V cc - V' E
RB + f3Rc
20 V - 0.7 V
680 kQ + (120)(4.7 kQ)
= 15.51 }lA
ICQ = f31. = (120)(15.51}lA)
= 1.86 mA
VCEQ = Vcc - leRe
= 20 V - (1.86 mA)(4.7
= 11.26 V
VB = VBE = 0.7 V
Vc = VCE = 11.26 V
VE = O V
V. C
= VB
VC
= 0.7
19.3 V
1.244 MQ
kQ)
V - 11.26 V
= -10.56 V
170
EJEMPLO 4.15
1.2 kQ
c,
......---l{---o '"
1OLF
c,
/Jo 45
Figura 4.40
Ejemplo 4.15.
Solucin
La aplicacin de la ley de voltaje de Kirchhoff en la direccin de las manecillas del reloj para
la malla base-emisor dar por resultado
La sustitucin genera
lB
=
=
9 V - 0.7 V
100kQ
8.3 V
100 kQ
= 83 .lA
le =
f31B
= (45)(83 .lA)
= 3.735 mA
Ve = -leRe
= -(3.735 mA)( 1.2 kQ)
= -4A8 V
VB = -lsRB
= -8.3 V
171
-(
---------------------------------------------------EJEMPLO 4.16
Detenninar VCEQ elE para la red de la figura 4 Al.
C,
" 0---1)1---.----1
IOpF
C,
~-I\-(- - ' o v,
IOpF
VEE
Figura 4.41
-20V
(emisor:"seguidor).
Solucin
La aplicacin de la ley de voltaje de Kirchhoff al circuito de entrada dar por resultado
-IBRB - V BE - lE
pero
y
lE
+ V EE = O
= (f3 + l)IB
con
Sustituyendo los valores queda
20 V - 0.7 V
lB
19.3 V
240 kQ + 182 kQ
19.3 V
=---422 kQ
= 45.73 )lA
le = f3l s
= (90)(45.73 )lA)
= 4.12 mA
La aplicacin de la ley de voltaje de Kirchhoff al circuito de salida resultar
-VEE
pero
y
lE
V CE
+ IE + V CE = O
= (f3 + l)ls
= V EE - (f3 + l)lsRE
172
= 4.16 mA
Hasta ahora todos los ejemplos usan una configuracin de emisor comn o de colector
comn. En el siguiente ejemplo se investiga la configuracin de base comn. En dicha situacin el circuito de entrada se utilizar para deternlnar lEen lugar de 1S' Despus la corriente
del colector queda disponible para realizar un anlisis del circuito de salida.
EJEMPLO 4.17
"~~
"R,
Vu
r~~~
Vec
4V
lOV
...
Figura 4.42 Configuracin de base comn.
Solucin
La aplicacin de la ley de voltaje de Kirchhoff al circuito de entrada da
= 2.75 mA
1.2 ka
La aplicacin de la ley de voltaje de Kirchhoff al circuito de salida da
-VCB + leRc - V ee
Y
V CB
= Vec
=O
- lcR-c con le ~ lE
f3
2.75 mA
60
= 45.8
!lA
El ejemplo 4.18 utiliza una fuente doble y requiere de la aplicacin del teorema de Thvenin
para detenninar las incgnitas deseadas.
4.7 Diversas configuraciones de polarizacin
173
EJEMPLO 4.18
2.7Hl
Re
R,
e,
,;
,{
o v"
10 ..LF
1:
v, o
e,
8.2kQ
.Jl=12ij
10 IlF
R,
2.2kn
RE
1.8kn
VEE =-20V
Figura 4.43
Ejemplo 4.18.
Solucin
La resistencia y voltaje Thvenin se calculan para la red a la izquierda de la terminal de la base.
como se muestra en las figuras 4.44 y 4.45.
8.2kil
>~~~~~~----~--~--QB
JI1
8.2 k.!l
Figura 4.44
Determinacin de RTh ,
figura 4.45
RTh = 8.2 kQ
1=
Vec + VEE
= 1.73 kQ
20 V + 20 V
R + Rz
112.2 kQ
Determinacin de ETh'
40 V
=---
8.2 ka + 2.2 ka
10.4 kQ
= 3.85 mA
-ETh
174
Captulo 4
leRTh -
Polarizacin en dc-BJT
V BE -
I~E
V EE
= O
p= 120
E
11..53 V
VEE =-20V
Sustituyendo lE = (J + 1)18 da
Va - ETh - VBE -
(J + I)IBRE - IBRTh = O
VEE -
ETh -
VBE
RTh +
(J +
I)R E
20 V - 11.53 V - 0.7 V
1.73 ka + (121)(1.8 kQ)
7.77 V
=---219.53 ka
= 35.39
j.iA
le = JIB
= (120)(35.39 lA)
= 4.25
mA
Ve = Vcc - eRe
= 20 V - (4.25 mA)(2.7 ka)
= 8.53 V
VB = -ETh - IsRTh
= -(11.53 V)
(35.39 LA)(1.73 ka)
= -11.59 V
sntesis requiere de una muy clara comprensin de las caractersticas del dispositivo, las
ecuaciones bsicas para la red y un gran conocimiento de las leyes bsicas del anlisis de
circuitos, como la ley de Ohm, la ley de voltaje de Kirchhoff, y as sucesivamente. En la
mayora de las situaciones se reta al proceso de pensamiento en un grado alto durante el proceso de diseo, mucho ms que durante la secuencia de anlisis. La trayectoria hacia la solucin
est menos definida, y puede requerir de cierta cantidad de suposiciones bsicas que no se
tienen que hacer cuando simplemente se analiza una red.
175
Es obvio que la secuencia de diseo es sensible a los componentes que ya se han especificado ya los elementos que deben determinarse. Si se han especificado tanto el transistor como
las fuentes, el proceso de diseo simplemente determinar los resistores que se requieren para
un diseo en particular. Una vez que se han decidido los valores tericos de los resistores,
normalmente se escogen los valores estndares comerciales ms cercanos, y se aceptan
cualesquiera de las variaciones debidas a la no utilizacin de los resistores de los valores exactos.
Es cierto que se trata de una aproximacin vlida,considerando las tolerancias que con frecuencia
se asocian a los elementos resistivos y a los parmetros de los transistores.
Si se deben determinar valores resistivos, un~ de las ecuaciones ms poderosas es
simplemente la ley de Ohm, de la siguiente manera:
Ru"" =
IR
(4.44)
EJEMPLO 4.19
Dadas las caractersticas del dispositivo de la figura 4.47a, determinar Vce RB y Rc para la
configuracin de polarizacin fija de la figura 4.47b.
lB = 4O).IA
Q
~~~~-
o
(a)
(b)
Solucin
De la recta de carga
V cc = 20 V
20 V
= 2.5 ka
8 mA
Vcc - VBE
RB
RB =
Vcc - VBE
lB
lB
con
21l V - 1l.7 V
4OJA
= 482.5
176
captulo 4
Polarizacin en dc-B.IT
ka
19.3 V
40 JA
R B = 470 kQ
El uso de resistores de valores estndar dan
lB = 41.1 !lA
EJEMPLO 420
!OF
',o-----~r----+-------~
8 kil
1.2kQ
Solucin
VE = I~E '" leRE
= (2
mA)(1.2 kQ)
= 2.4
RV
2 CC
= --~.== 3.l
R + R2
(18 kQ)(18 V)
= 3.1
R + 18 kQ
R = - - - - = 86.52 kQ
3.l
La ecuacin (4.44):
RC = VR ,
= Vec - Ve
le
con
le
Ve = V CE + VE = 10 V + 2.4 V = 12.4 V
18 V - 12.4 V
2 mA
= 2.8 kQ
Los valores estndar comerciales ms cercanos a R son 82 kQ Y 91 kQ. Sin embargo, el
empleo de la combinacin en serie de los valores estndar de 82 kQ Y 4.7 kQ. = 86.7 kQ
resultara en un valor muy cercano al nivel de diseo.
4.8 Operaciones de diseo
177
EJEMPLO 4.21
La configuracin de polarizacin en emisor de la figura 4.49 tiene las siguientes especificaciones: leo = Ve"Je",= 8 mA, Ve = 18 V Y f3 =110. Detenninar Re' RE y RB
r-------~--~28V
FIgUra 4.49
Solucin
RE
28 V - 18 V
= 2.5 ka
4 mA
Vee
le",
28 V
8 mA
3.5 ka
RE = 3.5 ka - Re
= 3.5 kQ - 2.5 kQ
= 1 ka
=
lB
Q
le
4 mA
-Q-
f3
= - - = 36.36 J1A
110
con
= - - - - - (lll)(l ka)
36.36 J1A
27.3 V
=---36.36 J1A
= 639.8 ka
178
Capitulo 4
Polarizacin en dc-BJT
111 ka
Ejemplo 4.21.
RB = 620 ka
El anlisis que sigue presenta una tcnica para el diseo de un circuito completo, pensado
para operar en un punto de polarizacin especfico. A menudo, las hojas de especificaciones
del fabricante ofrecen infonnacin sobre un punto de operacin sugerido (o regin de operacin)
para un transistor en particular. Adems, los otros componentes del sistema conectados a una
etapa de amplificacin dada pueden definr tambin la excursin de la corriente, la excursin
del voltaje, el valor del voltaje de la fuente comn, y as sucesivamente para el diseo.
En la prctica real, muchos otros factores deben considerarse, porque pueden afectar la
seleccin del punto de operacin que se desea obtener. Sin embargo, por el momento nos
concentraremos en la determinacin de los valores de los componentes para encontrar un punto
de operacin especfico. El anlisis estar limitado a las configuraciones de polarizacin en
emisor y a la de polarizacin por divisor de voltaje. aunque el mismo procedimiento puede
aplicarse a una variedad de otros circuitos de transistores.
c,
R,
C,
entrada
\
de ac ----,I----+-----t
VB
2N4401
10 iF
(p. 150)
'"---tI-salida
+
deac
T
1OtF
Figura 4.50
Circuito de polarizacin
179
que el voltaje del emisor hacia tierra es por lo general de un cuarto a un dcimo del voltaje de
la fuente. Elegir un caso conservador de un dcimo pennitir calcular el resistor de emisor RE
y el resistor Re de una manera parecida a los ejemplos recin completados. En el siguiente
ejemplo se desarrolla un diseo completo de la red de la figura 4.49 utilizando el criterio que
presentamos antes para el voltaje de emisor.
EJEMPLO 422
Determine los valores de los resistores para la red de la figura 4.50 para el punto de operacin
y el voltaje de la fuente de alimentacin.
Solucin
VE =",Vec =",(20 V)= 2 V
VE
2 V
'" - - = - - = 1 kQ
lc
2mA
VE
RE = lE
Re = V Re
= Vcc - VCE - VE
le
= 20 V-lO V - 2 V
2 mA
le
= ~
2 mA
= 4 kQ
2 mA
le
1 = -- =
f3
= 13.33 }lA
150
RB = -R' - =
lB
Vec-VBE-VE
--~--~~---=-
20 V - 0.7 V - 2 V
13.33 }lA
lB
",1.3MQ
Vcc = 20 V
le, = !O rnA
I
't
C,
entrada ___ \
de ac ~f---1~----I
C,
" - - - J L - - salida
+
,deac
1O'
V CEQ
1O'
...
180
Captulo 4
...
Polarizacin en dc-BJf
=8V
(3(mn) = 80
-<;
------------------------------------------------------------EJEMPLO 423
Determine los niveles de Re' RE' R] YRo para la red de la figura 4.51 para el punto de operacin
indicado.
RE
Re
=- - -
VE
VE
2 V
lE
le
lO mA
=~ =
= 200Q
VCC - VeE - VE
le
le
20 V - 8 V - 2 V
10 mA
lOV
lO mA
= lkQ
VB
= VBE
+ VE
= 0.7
V + 2 V = 2.7 V
La sustitucin da
Ro $,),(80)(0.2 kQ)
1.6 kQ
Vs = 2.7 V
y
2.7R] + 4.32 ka
0.6
kQ)(20 V)
R] + 1.6 ka
= 32
ka
2.7R] = 27.68 ka
181
5V
5V
.....
OV
hFE = 125
68 k,Q
1...
OV
Ic(mA)
r----------------------------~~A
71-
le"" == 6.1
mA,l-__________________ 50 !lA
6~
5~~--~~-----------------------40~
4~~--~~~--------3
30 I-lA
,r--------=::""'::::~:-------- 20~A
2
__------------------------~~-----
1
t
lO~A
~ I,=O~
ICEO=OmA
5
Vcc = 5 V
(b)
El diseo ideal para el proceso de inversin requiere que el punto de operacin conmute
de corte a la saturacin, pero a lo largo de la recta de carga descrita en la figura 4.52b. Para
estos propsitos se asumir que 1C = 1CEO = OmA cuando lB = O pA (una excelente aproximacin
de acuerdo con las mejoras de las tcnicas de fabricacin), como se muestra en la figura 4.52b.
Adems, se asumir que VCE = VCE,,, OV en lugar del nivel tpico de 0.1 a 0.3 V.
Cuando Vi;;: 5 V, el transistor se encontrar "encendido" y el diseo debe asegurar que la
red est saturada totalmente por un nivel de lB mayor asociado con la curva lB' que aparece
cerca del nivel de saturacin. La figura 4.52b requiere que lB > 50 pA. El nivel de saturacin
para la corriente del colector y para el circuito de la figura 4.52a est definido por
C sa,
CC
=----
182
(4.45)
Los resultados del nivel de lB en la regin activa justo antes de la saturacin pueden aproximarse mediante la siguiente ecuacin:
Por 10 mismo, para el nivel de saturacin se debe asegurar que la siguiente condicin se
satisfaga:
(4.46)
Para la red de la figura 4.52b cuando Vi =5 V, el nivel resultante de lB es el siguiente:
Vi - 0.7 V
lB =
c,~,
RB
V ee
=-~
5 V - 0.7 V
= 63 J.1A
68 kQ
5 V
0.82 kQ
'" 6.1 mA
- - - - = 48.8 .tA
125
la cual es satisfecha. Es cierto que cualquier nivel de lB mayor que 60 .tA pasar a travs del
punto Q sobre la recta de carga, que se encuentra muy cerca del eje vertical.
Para Vi = OV'/B = O.tA, y dado que se est suponiendo que le = ICEO = OmA,el voltaje cae
a travs de Rc como 10 determin VRc = eRe = O V, dando por resultado Ve = +5 V para la
respuesta indicada en la figura 4.52a.
Adems de su contribucin en los circuitos lgicos de las computadoras, el transistor se
puede utilizar como un interruptor, si se emplean los extremos de la recta de carga. En la
saturacin la corriente lc es muy alta y el voltaje VCE muy bajo. El resultado es un nivel de
resistencia entre las dos tenninales detenninado por
'"
VCE~
0.15 V
- - - = 24.60.
6.1 mA
el cual es un valor relativamente bajo y ::: O Q cuando se coloca en serie con resistores en el
183
5 V
R con, = -ee- =
l CEO
O mA
=~Q
EJEMPLO 4.24
"'
= 10 mA.
Vcc=lOV
v,
IOV
hFE = 250
Flgura 4.55
Solucin
En la saturacin:
e'al
10 mA
as que
Re
IOV
10 mA
= 1 kQ
En la saturacin:
l
lB '"
f3""
10 mA
= 40
250
RB
184
LA
IOV
v, -
se obtiene
0.7 V
10 V - 0.7 V
;
155 kQ
60 !lA
Seleccione R B = 150 kQ. el cual es el valor estndar. Luego
v, -
0.7 V
10 V - 0.7 V
- - - - - - ; 62 !lA
RB
150 kQ
lB ; 62 )lA >
; 40 )lA
Existen transistores que se les denomina transistores de conmutacin debido a la velocidad con que cambian de un nivel de voltaje a otro. En la figura 3.23c los periodos de tiempo
definidos como t s ' td' tI" Y tI se proporcionan en funcin de la comente de colector. Su impacto
sobre la velocidad de respuesta de la salida del colector se define por la respuesta de la comente
de colector de la figura 4.56. El tiempo total necesario para que el transistor cambie del estado
"apagado" al "encenciido" est designado como tencendido y definido por
tencendido
= t r + td
(4.47)
Transistor "apagado"
1009,
-
909',
- -
_1- _ _
I
lOge
,- I - - - - - - - - - -1- - - -1- -
- -' o
1,
1,
,-
--+<
,
1,
', --+<,
,
~,
tapagado
I[
,,_
tencendido
Figura 4.56 Definicin de los intervalos de tiempo de una forma de onda de pulso.
El tiempo total que requiere un tra.'1sistor para cambiar del estado "encendido" al "apagado" se le conoce como tapagado y se define as
(4.48)
donde t, es el tiempo de almacenamiemo y tr es el tiempo de bajada del 90 al 10% del valor
inicial.
4.9
185
Para el transistor de propsito general de la figura 3.23c a le;;;: 10 mA, se encuentra que
t.l"
= 120 ns
Id
= 25 ns
1,
= 13 ns
as que
f =
tencendido
tl.l.?agadQ
12 ns
I,
I
, +
Id
= 13 ns + 25ns=38ns
= 120 ns + 12 ns 132 nS
Al comparar los valores anteriores con los siguientes parmetros de un transistor de conmutaCin
BSV52L, se observa una de las razones para elegir un transistor de conmutacin cuando surge
la necesidad de ste.
t encendido
= 12 ns
t apagado ==
18 os
4.10
El arte de la localizacin de fallas es un tema tan amplio. que no puede ser cubierto un rango
tan lleno de posibilidades y de tcnicas en unas cuantas secciones de un libro. Sin embargo, un
practicante debe estar enterado de unas cuantas maniobras y medidas que pueden aislar el rea
de problema, y posiblemente encontrar una solucin.
Es muy obvio que el primer paso para poder resolver un problema en una red es entender
el comportamiento de la misma y tener alguna idea de los niveles de voltaje y corriente esperados.
Para el transistor que est en la regin activa el nivel dc mesurable ms importante es el voltaje
emisor-base.
Para un transistor "encendido" el voltaje V BE debe estar en la vecindad de 0.7 V.
.:::0.7 V Si
o::O.3VGe
Las conexiones adecuadas para medir VaE aparecen en la figura 4.57. Obsrvese que
la punta de prueba roja (positiva) se encuentra conectada a la base para un transistor npn y la
negra (negativa) al emisor. Cualquier lectura totalmente diferente del nivel esperado de ms o
menos 0.7 Y, como O Y, 4 Y O 12 Y, o si es negativo el valor se debe sospechar de l; por lo
mismo, es mejor verificar las conexiones del dispositivo o la red. Para un transistor pnp pueden
usarse las mismas conexiones, pero debe esperarse una lectura negativa.
Un nivel de voltaje de igual importancia es el voltaje del colector al emisor. Recuerde las
caractersticas generales de un BJT,con los niveles de VCEen la vecindad de 0.3 V que sugieren
un dispositivo saturado, una condicin que no debe existir a menos que se est usando como
interruptor. Sin embargo:
Para el amplificador tpico a transistor que est en la regin activa, V CE est por lo
general entre el 25 y el 75% de V cc"
Figura 4.57
de de VBE"
~
\
+ -
-------Va)
~
186
~
O
(J)
Captulo 4
0.3 V = satu"cin
O v = estado de corto circuito
o de conexin pobre
Normalmente unos cuantos volts
o ms
Polarizacin en dc-BJT
Figura 4.58
de de Ver"
daado y tiene las carf!1ctersticas de un circuito abierto entre las terminales del colector y
del emisor. o bien una conexin en la mal1a del circuito del colector-emisor o base-emisor
est abierta como en la figura 4.59. haciendo le O mA y VRe = O V. En la figura 4.59 la
punta de prueba negra del vlmetro est conectada a la tierra comn de la fuente y la roja a
la terminal inferior del resistor. La ausencia de una corriente del colector y de la cada de
voltaje resultante a travs de Re darn por resultado una lectura de 20 V. Si el medidor est
conectado a la terminal del colector del BJT. la lectura ser de O V. porque V ee est bloqueado del dispositivo activo por un circuito abierto. Uno de los errores ms comunes en
la experiencia de laboratorio es el uso del valor errneo de la resistencia para un diseo
dado. Imagine el impacto del uso de un resistor de 680 Q para Ra en lugar del valor de
diseo de 680 ka. Para V cc;;:;: 20 V Y una configuracin de polarizacin fija, la corriente
. de base resultante seria
20 V - 0.7 V
680
VCc =20V
lc=OmA
+~
Re
conexin ___ ~
abierta
----/
I
20
= 28.4 mA
187
EJEMPLO 425
Es importante basarse en las lecturas ofrecidas en la figura 4.61 para determinar si la red est
operando adecuadamente, y si no 10 est, encontrar la posible causa.
::!ov
3.3 kQ
211 Y
p= lOO
2kQ
...
Solucin
= 79.4 }lA
252 kil
la cual asemeja a la obtenida de
19.85 V
= 79.4 }lA
250 kil
Si la red se encontrara operando de manera adecuada, la corriente de base debera ser
V
lB
- V
20 V - 0.7 V
19.3 V
452 kil
cc
BE
= ----"''------''''-=--------- =
RB +
(/3
+ l)R E
= 42.7
}lA
Por tanto, el resultado es que el transistor est daado en una condicin de corto circuito entre
la base y el emisor.
EJEMPLO 426
188
Basndose en las lecturas que aparecen en la figura 4.62, determinar si el transistor se encuentra "encendido" y si la red est operando de manera correcta.
Capitulo 4 Polarizacin en dc-BJT
Solucin
20 V
Si nos basamos en los valores de los resistores RI y R 2 Yla magnitud de Vcc ' el voltaje Vs :::;:
4 V parece adecuado (y de hecho lo es). Los 3.3 Ven el emisor son el resultado de una cada de
0.7 V a travs de la unin base-emisor del transistor lo que sugiere un transistor "encendido",
Sin embargo. los 20 Ven el colector revelan que le:;;;; O mA. aunque la conexin a la fuente
debe ser "slida" o los 20 V no apareceran en el colector del dispositivo. Existen dos posibilidades: o bien puede existir una conexin pobre entre Re y la terminal del colector del transistor. o el transistor tiene abierta la unin base-colector. Primero se verifica la continuidad en la
unin del colector utilizando un hmetro. y si est bien. debe verificarse el transistor usando
uno de los mtodos descritos en el captulo 3.
4.7 kQ
80 kQ
20\"
4v
3.3 y
20 kQ
1 kn
4.11
TRANSISTORES PNP
Hasta ahora. el anlisis se ha limitado totalmente a los transistores npn para asegurar que el
anlisis inicial de las configuraciones bsicas sean 10 ms claras posible y simplificadas para
no intercambiar entre los tipos de transistores. Por fortuna. el anlisis de los transistores pnp
sigue el mismo patrn que se estableci para los transistores npn. Primero se calcula el nivel de
lB' seguido por la aplicacin de las relaciones adecuadas de los transistores para determinar la
lista de las cantidades que se ignoran. La nica diferencia entre las ecuaciones resultantes para
una red en la que se reemplaz un transistor npn por un transistor pnp es la seal asociada con
las cantidades en particular.
Como se observa en la figura 4.63, la notacn de doble subndice contina de manera
normal. como ya se mencion. Sin embargo. las direcciones de las corrientes se invirtieron
para reflejar las direcciones reales de coriduccin. En caso de que se utilicen las polaridades
definidas de la figura 4.63, tanto VSE como V CE sern cantidades negativas.
La aplicacin de la ley de voltaje de Kirchhoffa la malla base-emisor dar por resultado la
siguiente ecuacin para la red de la figura 4.63:
+
+
La sustitucin de lE = (3 + 1)1B Y solucin para lB da por resultado
(4.49)
La ecuacin resultante es la misma que la ecuacin (4.17) excepto por el signo para VBE .
Sin embargo. en este caso VBE = -0.7 V Yla sustitucin de los valores resultar el mismo signo
para cada trmino de la ecuacin (4.49) y la ecuacin (4.17), Considere que la direccin de lB
ahora se defin como opuesta para un transistor npn, segn la figura 4.63.
Para V CE la ley de voltaje de Kirchhoff se aplica a la malla colector-emisor, dando por
resultado la siguiente ecuacin:
R,
(4.50)
La ecuacin resultante tiene el mismo formato que la ecuacin (4.19), pero el signo antes
de cada trmino en el miembro de la derecha ha cambiado. Debido a que Vcc ser mayor que
la magnitud del trmino subsiguiente, el voltaje VCE tendr un signo negativo. como se pudo
observar anteriormente.
4.11
Transistores pnp
189
EJEMPLO 4.27
Calcule VCE para la configuracin de polarizacin por divisor de voltaje de la figura 4.64.
r---------~)-18V
2.4 k.Q
10 iF
47 ka
10 IlF
t-c--~:~I(f-----<o '"
-----1-1",,111----+--0------1t-,. V eE p= 120
1"E -
", o>-
lOkQ
1.1 kQ
Solucin
Probando la condicin
f3R E
da por resultado
'"
IOR 2
R, V ec
R, + R,
(10 kf.l)(-18 V)
47 kQ + 10 kQ
= -3.16
Obsrvese la similitud en el fonnato de la ecuacin con el voltaje resultante negativo para VB "
La aplicacin de la ley de voltaje de Kirchhoff alrededor de la malla base-emisor genera
+VB - VBE - VE = O
y
VE = V B - VBE
= -3.16 V + 0.7 V
= -2.46 V
Ntese cmo en la ecuacin anterior se utiliza la notacin de subndice sencillo y doble. Para
un transistor npn la ecuacin VE = V B - V BE sera exactamente la misma; la nica diferencia
aparece cuando se sustituyen los valores.
La corriente
lE
VE
RE
2.46 V
= 2.24
1.1 kQ
190
mA
= -18 V + 7.84 V
= -10.16
4.12
ESTABILIZACIN DE lA POlARIZACIN
La estabilidad de un sistema es una medida de la sensibilidad de una red hacia las variaciones
en sus parmetros. En cualquier amplificador que utiliza un transistor, la corriente del colector
le es sensible a cada uno de los siguientes parmetros:
1:
-65
(nA)
0.2
25
x 10-'
0.1
20
100
175
VSE
(V)
20
50
80
120
0.85
0.65
0.48
0.3
leo
ce)
3.3
x 10 3
El efecto de los cambios en la comente de fuga (1col y la ganancia de comente (ff sobre el punto
de polarizacin de dc se demuestra por las caractersticas de colector para emisor-comn de las figuras
4.65a y 4.65b. La figura 4.65 muestra la forma como cambian las caractensticas de colector del
transistor desde una temperarura de 25 OC a una temperarura de 100 oC. Obsrvese que el incremento
significativo en la corriente de fuga no solamente causa que las curvas se eleven sino que tambin
existe un incremento en la beta, segn se observa a travs del mayor espaciamiento entre las curvas.
Se puede especificar un punto de operacin mediante el dibujo de la recta de carga de dc
del circuito sobre la grfica de las caractersticas de colector, y notando la interseccin de la
recta de carga y la corriente de base de dc establecida por el circuito de entrada. Se marca un
punto de forma arbitraria en la figura 4.65a en lB = 30 lA. Debido a que el circuito de polarizacin
fija proporciona una corriente de base cuyo valor depende aproximadamente del voltaje de la
fuente de alimentacin y el resistor de la base, ninguno se ve afectado por la temperatura o el
cambio en la corriente de fuga o en la beta, pero existir la misma magnitud de la corriente de
base a altas temperaturas, segn se indica en la grfica de la figura 4.65b. Como lo muestra la
figura, dar por resultado el cambio del punto de polarizacin de de a una mayor comente de
colector y a un menor voltaje colector-emisor en el punto de operacin. En el extremo, el
transistor no podra llevarse a saturacin. En cualquier caso, el nuevo punto de operacin
puede no ser satisfactorio y ocasionar una distorsin considerable debido al cambio del punto
de polarizacin. Un mejor circuito de polarizacin es el que estabilizar o mantendr la polari-
191
IC (mA)
le (mAl
I
6-
70 lA
6- __- - - - - - - - - - - - - 40 lA
6O~A
50 lA
50 lA
30 lA
punto Q
40 lA
J
"""
pUnloQ
20
1 -
I
01
20 lA
3
30 lA
~A
10 lA
IB=OlA
20
15
10
15
20
ICEO=f3lcBO
(b)
(a)
dad de dc establecida inicialmente, de forma que el amplificador puede utilizarse en un ambiente de temperatura variable.
S(lco) =
Me
(4.51)
Meo
S(VBE ) =
Me
(4_52)
'" VBE
Me
SCfJJ = - -
(4.53)
"'/3
En cada caso el smbolo delta ("') significa un cambio en dicha cantidad_ El numerador de cada
ecuacin es el cambio en la corriente del colector, segn se estableci mediante el cambio de
la cantidad en el denominador. Para una configuracin en particular, si un cambio en leo
no puede producir un cambio significativo en le' el factor de estabilidad definido por S(leo) =
Me /Meo ser muy pequeo_ En otras palabras:
Las redes que son muy estables y relativamente insensibles a las variaciones en la
temperatura tienen bajos factores de estabilidad.
Parecera ms apropiado en algunas ocasiones considerar las cantidades definidas por las
ecuaciones (4.5 1 a 4_53) como los factores de sensibilidad porque:
192
Captulo 4
Polarizacin en dc-BJ'f
S(IcO>:
CONFIGURACIN DE POLARIZACIN EN EMISOR
Un anlisis de la red para la configuracin de polarizacin en emisor dar por resultado
(4.54)
Para R si RE'"
13
+ 1
(4.55)
2
~~~
________~~______________~ RB
~+1
RE
emisor.
(13
+ 1) -------- = --> 1
(13 + 1)
(4.56)
193
..-(
segn se muestra en la figura 4.66. Los resultados revelan que la configuracin de polarizacin
en emisor es muy estable cuando la relacin de RB f RE es tan pequea como sea posible, y es
"--menos estable cuando dicha relacin se acerca a (f3 + 1).
EJEMPLO 428
=
=
=
=
Solucin
a)
I + RB/RE
S(leo) = ([3 + 1) - - - " - - " - 1 + [3 + RelRE
301
:= 42.53
la cual empieza a acercarse al nivel definido por [3 + 1 = 51.
Mc
b)
}lA
1 + RB/RE
SUco) = ([3 + 1) - - - " - - " - 1 + [3 + RB/RE
=
" 9.2
Mc ~ [S(Ico)](,vco) = (9.2)(19.9 nA)
:= 0.18}lA
e)
1 + Re/RE
S(lco) = ([3 + 1) --~'----''----1 + [3 + RB/RE
= 51 (
1 + 0.01 )
51 + 0.01
)
= 5(11.01
-51.01
:= 1.01
la cual se encuentra muy cercana al nivel de 1 del pronstico si Re/ RE
l.
20.1 nA
El ejemplo 4.28 revela cmo los niveles ms bajos de leo para el transistor BIT moderno
mejoraron el nivel de estabilidad de las configuraciones de polarizacin bsicas. Aun cuando el
cambio en lees considerablemente diferente en un circuito con una estabilidad ideal (S ~ 1). de uno
con un factor de estabilidad de 42.53,el cambio en le de una corriente en de que se fij, por ejemplo,
en 2 mA, sera de 2 mA a 2.085 mA en el peor caso, lo cual es obviamente lo suficientemente
pequeo como para que lo ignoren la mayora de las aplicaciones. Algunos transistores de potencia
exhiben mayores corrientes de fuga, pero para la mayor pane de los circuitos amplificadores los
niveles ms bajos de leo han tenido un impacto muy positivo sobre la cuestin de la estabilidad.
I
194
Captulo 4
Polarizacin en dc-BJT
S(lco)
[3 + I
(4.58)
(4.59)
Ntense las similitudes con la ecuacin (4.54), donde se determin que S(lco) tena su
nivel ms bajo y la red tena su mayor estabilidad cuando RE > R8' Para la ecuacin (4.59), la
condicin correspondiente es RE > RTh o bien, RTh/R E debe ser tan pequeo como sea posible.
Para la configuracin de polarizacin por divisor de voltaje, RTh puede ser mucho menor que la
correspondiente R B en la configuracin de polarizacin en emisor y aun as tener un diseo
efectivo.
En este caso,
(4.60.)
Debido a que la ecuacin es similar en formato a la que se obtuvo para las configuraciones de
polarizacin en emisor y de polarizacin por divisor de voltaje, tambin aqu pueden aplicarse
las mismas conclusiones respecto a la relacin de R B /R e
Impacto fsico
El tipo de ecuaciones que se desarrollaron arriba, a menudo fallan en cuanto a proporcionar un
sentido fsico para el motivo, por el cual las redes se comportan de la forma en que lo hacen.
Ahora se sabe de los niveles relativos de estabilidad y cmo la eleccin de los parmetros
puede afectar la sensibilidad de la red, pero sin estas ecuaciones quiz resulte difcil explicar
con palabras por qu una red es ms estable que otra. Los prrafos siguientes intentan llenar
e~te vacio a tIa'V~ del uso de algunas de las relaciDnes bsicas asociadas con cada conflguracin.
Para la configuracin de polarizacin fija de la figura 4.68a, la ecuacin para la corriente
de base es la siguiente:
4.12
Estabilizacin de la polarizacin
195
Vee
Vcc
v" +
R,
VB,
~
lB
Re
Re
BE
_
V
BE
+
+
VB
VE
V,
."
Figura 4.68
."
(a)
."
(b)
1B 1- --
(e)
VCC
V Bo
VE
(d)
(4.62)
RB
Una cada en lB tendr el efecto de reducir el nivel de le a travs de la accin del transistor.
y por lo mismo compensa la tendencia de le a incrementarse por un aumento en la temperatura.
En total, la configuracin es tal que existe una reaccin hacia un incremento en le' que tender
a oponerse al cambio en las condiciones de polarizacin.
La configuracin de retroalimentacin de la figura 4.68c opera de la misma forma que la
configuracin de polarizacin en emisor cuando llega a los niveles de estabIlidad. Si le se incrementa
debido al aumento en la temperatura, el nivel de VRe se elevar en la siguiente ecuacin:
Vcc - VBE
VR
(4.63)
~~
Ll. VBE
resultar en la siguiente ecuacin para la configuracin de polarizacin en emisor:
(4.64)
Sustituyendo
resultado
RE;;;;;
(4.65)
196
Captulo 4
Polarizacin en dc-BJT
j>
-f3!R
13
-f3/R
E" _ _
e
13
+ 1
= __
(4.67)
RE
revela que mientras ms grande sea la resistencia RE' menor ser el factor de estabilidad y ms
estable el sistema.
EJEMPLO 429
Solucin
a)
f3
La ecuacin (4.65):
100
= --'--'-240 ka
= - 0,417
y
10-'
Me = [S(VBEl](Ll.VBE)
= (-DA17
x 10,3)(0.48 V - 0.65 V)
= (-D.4l7 x lO,3)(-D.17 V)
= 70,9 pA
b)
En este caso, (/3 + 1) = 101 Y RB I RE = 240. La condicin (/3 + 1) j> RBIR E no est satisfecha, y no pennite el uso de la ecuacin (4.67) Y requiere del uso de la ecuacin (4.64).
La ecuacin (4.64):
-100
100
240 ka + (101)1 ka
= -0.293
= ---341 ka
x 10-3
la cual es aproximadamente 30% menor que el valor de polarizacin fija debido al tnnino
adicional (13 + I)RE en el denominador de la ecuacin S(VBE)'
Me = [S(VBE)](Ll. VBE )
= (-D.293 x lQ-3)(-D.17 V)
_ SOpA
e) En este caso,
(/3+1)= 101
RB
j> - -
47 ka
= - - - = 10 (satisfecha)
4.7 ka
RE
4.12 Estabilizacin de la polarizacin
197
La ecuacin (4.67):
S(VBE )
RE
4.7 ka
= -0.212 x 10-3
= [S(VBE)](L'< VBE )
= (-0.212 x 10-3)(-0.17
= 36.04 pA
/!,le
V)
le
Q
= 2 mA + 70.9
= 2.0709 mA
pA
un incremento de 3.5%.
Para la configuracin por divisor de voltaje el nivel de Rs se cambiar aRTh en la ecuacin
(4.64) (segn se defini en la figura 4.67). En el ejemplo 4.29. al utilizar una de R B = 47 ka
resulta ser un diseo cuestionable. Sin embargo, ser RTh para la configuracin del divisor de
voltaje; sin embargo, puede ser de este nivelo uno menor y todava mantener buenas
caractersticas de diseo. La ecuacin resultante para S(VSE) para la red de retroalimentacin
ser similar a la de la ecuacin (4.64) con RE reemplaz~da por Re
S(f3):
El ltimo factor de estabilidad que se investigar es el de S(fJ. El desarrollo matemtico
es ms complejo que el que se encontr para SUco) y para S(VBE)' como lo da a entender la
siguiente ecuacin para la configuracin de polarizacin en emisor:
S(fJ
= __l,,-e,,-e_1_+_R.::.B_IR--,E:...)__
(4.68)
La notacin le, y /3, se utiliza para definir sus valores bajo un conjunto de condiciones de
red, mientras que la notacin f32 se usa para describir un nuevo valor de beta como lo establecen
causas como un cambio en temperatura, la variacin de f3 del mismo transistor o un cambio de
transistores.
EJEMPLO 4.30
La ecuacin (4.68):
S(fJ
=
=
/!,le
le,(I + RBIRE)
= 8.32 x 1~
= [S(fJl[L'<f3J
= (8.32 x 1()-<i)(30)
- 0.25 mA
198
Captulo 4
Polarizacin en dc-BJT
42
10-3
5050
La configuracin de polarizacin fija est definida por S(fJJ = le, 1{3, y la RB de la ecuacin
(4.68) puede reemplazarse por RTh para la configuracin del divisor de voltaje.
Para la configuracin de retroalimentacin en colector con RE:;;: O n,
S(fJJ
(4.69)
Resumen
Ahora que se presentaron tres factores de estabilidad importantes, el efecto total sobre la corriente del colector puede calcularse utilizando la siguiente ecuacin:
(4.70)
Al principio, la ecuacin puede parecer muy compleja, pero tome en cuenta que cada
componente slo es un factor de estabilidad para la configuracin multiplicado por el cambio
resultante en un parmetro entre los lmites de inters de temperatura. Adems, la Me que debe
determinarse simplemente es el cambio en le a partir del nivel a una temperatura ambiente.
Por ejemplo. si se examina la configuracin de polarizacin fija, la ecuacin (4.70) se
convierte en la siguiente:
(4.71)
despus de sustituir los factores de estabilidad como se deriv en esta seccin. Ahora, se usar
la tabla 4.1 para encontrar el cambio en la corriente del colector para un cambio de temperatura
desde 25 oC (temperatura ambiente) a lOO oC (el punto de ebullicin del agua). Para este rango
la tabla revela que
= 80
- 50
(obsrvese el signo)
= 30
Empezando con una corriente de colector de 2 mA con una RB de 240 ka, el cambio
resultante en le debido a un incremento en la temperatura de 7S oC es el siguiente:
50
2 mA
Me = (50 + 1)(19.9 nA) - ---(-0.17 V) + - - (30)
240 ka
50
Me
= (2.89)(19.9
S(VBE) = -D.2
nA) - 0.2
10-3 ,
S({3) = 1.445
10-3(-D.17 V) + 1.445
10-6
1Q-6(30)
199
Esta seccin contiene un anlisis de la red del divisor de voltaje del ejemplo 4.7 y se necesita
recurrir tanto a BASIC como a PSpice. Adems, proporciona una excelente oportunidad para
comparar las ventajas relativas de cada uno.
10 kQ
=39kn
~[l]
[]
3.9 Hl
1.5 kQ
=r: 50
..J..
~F
La red del ejemplo 4.7 se ha redibujado en la figura 4.69 con los nodos escogidos para el
anlisis PSpice. El archivo de entrada aparece en la figura4.70. Ntese que todos los parmetros
se definieron entre los nodos indicados, asumiendo al primer nodo como el de mayor potencial.
El formato del enunciado del transistor es su entrada .MODEL como lo sealarnos en el captulo
3. Si las cantidades especficas como I(RC) =IR, =lc YV(3.4) = VCE se requieren en lugar de
un simple listado de todos los voltajes nodales, debe aadirse un enunciado de control .DC
como se indica. En el enunciado .De se especifica la fuente al nivel necesario. Si se repiten los
22 V como en este caso, el anlisis nicamente se har en este nivel. Si el segundo nivel es
distinto, el paquete desarrollar el anlisis a cada nivel en y entre los dos niveles utilizando un
incremento definido como la entrada siguiente, en este caso 1 V. Sin embargo, debido a que los
22 V se repiten en este enunciado de control .DC, se requiere el l V para completar el formato
Re 2 3 lOR
RE 4 o l.SK
CE 4 o SOUF
Q1314QH
.MODEL QN NPN(BF-140 IS-2E-15)
.oc VCC 22 22 1
.PRINT OC I(RC) V(3,4)
.OPTIONS NOPAGE
200
.END
Captulo 4
Polarizacn en dc-BJT
'.:,
ClRCUIT DBSClUPTrON
','
VCC 2 O 22V
I 2 1 39r:
R2 1 O 3.911;
RC 2. 3
lOr:
RE 4 O 1.5lt
CE 4 O SOUY
01 3 1 4 oN
.IIODI!L QIf_IBF>o140 :[11-2"15)'
OC VCC 22,22 1
.DD
.*..
.....
IS
Bl'
2.000000B-15
140
,De TRAIISFER .CURVES
YCC
2.200E+Ol
FIgUra 4.7I
I(ac)
8.512E-04
V(l,.)
1.220E+Ol
8,242E-04
Vcc , - - - - - " , . , - - - { " ) - - - - ,
R1
39k
Re
10k
1 3,7580
1,9 59
1.2588
R2
3.9k
+----<0>----'1/
CE
-'- 50uF
Figura 4.72 Presentacin esq uemtica
de PSpice (Windows) de la figura 4.69.
201
desde la biblioteca special.slb. Cada VIEWPOINT se coloca con slo ,Pprimir el botn izquierdo del dispositivo apuntador. Para terminar el proceso oprima el bot'n derecho del apuntador. La corriente del colector ser recogida por la opcin IPROBE de la biblioteca special.slb.
como se muestra en la rama del colector de la red. Tome en cuenta que la corriente que debe
captarse se site en el crculo ms cercano a la curva interna, porque sta significa la escala de
medicin.
En la figura 4.69 la beta del transistor es 140 y la corriente de saturacin se ha inicializado
en 2E-15A. Una vez en el esquema, al oprimir el smbolo del transistor (slo una vez) y tecleando Edit, en la barra de men, aparecer una lista de opciones donde Model es una de
ellas. Se elige Model y aparecer una caja de dilogo Edit Model. Como nicamente estamos
interesados en cambiar la beta y establecer 15 para esta red, se escoge Edit Instance Model
(elegir modelo ejemplo). Entonces se proporciona una Jista para el transistor Q2N2222 y pueden
cambiarse Is(e Ise) a2E-15 y Bra 140. Una vez cambiados. se oprime OK y los parmetros de
la red han sido modificados.
Es muy probable que la mayora de los usuarios de Windows coloquen primero los resistores.
seguidos por el capacitar, transistor y la fuente de voltaje dc. Las lneas se capturan por lo general
al final para completar la red. Sin embargo, el resultado de dicha secuencia es que los nodos
tengan asignados valores numricos de acuerdo con la secuencia en que los elementos fueron
capturados, y las probabilidades sern que no concuerden con el valor numrico asignado a cada
nodo en la figura 4.69. Sin embargo, las referencias de los nodos pueden cambiarse si se elige
Analysis y luego Examine Netlist (examinar lista). Lo mejor sera prever que la introduccin de
un IPROBE requerir de la introduccin de un nodo adicional entre Vce y la terminal del colector
del transistor. En este caso el nodo adicional (5) fue asignado para asegurar que las referencias de
los nodos sean las mismas que la figura 4.69. Los nmeros asignados podrn cambiarse con una
secuencia insertldeJete (insertarlborrar) y registrar cuando se abandone la caja de dilogo.
Antes de simular el programa. debe estar seguro de que Probe Setup (inicializacin de la
prueba) bajo Analysis no est inicializada para ejecutar automticamente Probe despus de
la simulacin. Esto le ahorrar tener que involucrarse con la respuesta de Probe antes de ver el
archivo de salida. La respuesta de Probe se examinar eI1 el captulo 8 cuando se analice un sistema
eu ac. Lasimulaciu de la red dar I'orresultado el archivo de salida de la figura 4 .73 . El archivo de
la figura 4.73 es una versin cortada y pegada para pennitir una concentracin de los elementos ms
importantes del archivo. Obsrvese que la lista neta esquemtica (Schematics Netlist) tiene las
mismas referencias de nodos que la figura 4.69 para cada elemento, y que el transistor se encuentra
listado en la secuencia 3-1-4 (colector, base, emisor) como lo requiere la versin DOS. Los parmetros
del modelo BIT (BJT MODELPARAMETERS) es un listado de los parmetros ms importantes
que definen al transistor Q2N2222. Ntese que IS es 2615 y BF (beta) es 140.
Se puede encontrar una descripcin de todos los parmetros listados en THE DESIGN
CENTER Circuit Analysis Reference Manual (manual de referencia del anlisis de circuitos
del Centro de Diseo) de MicroSim Corporation. Los niveles dc para los diferentes nodos
(respecto a la tierra) son parte de la solucin de polarizacin en pequea seal (Sman Signal
Bias Solution). El voltaje VeE del transistor es de 13,7580 V - 1.2588 V 12.5 V, que es casi
igual a la solucin DOS. El siguiente listado incluye los distintos niveles de corriente y voltaje
de la red y sus parmetros como se definieron mediante el punto de operacin resultante.
Obsrvese que Ices 0.824 mA comparado con 0.851 mA para el anlisis en DOS y que VBEes
0.688 V o aproximadamente 0.7 V como se desea. La beta de es ahora 55 en lugar del 140
capturado y la beta de ac es 65. la cual ser utilizada para la respuesta en ac. El cambio no
sucedi en la versin DOS porque se pudo seleccionar un transistor npn sin tener que escoger
un modelo en particular. que tuviera todos sus parmetros de definicin. En la versin de
evaluacin de PSpice para Windows uno debe elegir un transistor de la lista proporcionada y
simplemente modificar los parmetros de definicin lo mejor posible. Los cambios adicionales
se pudieron haber hecho para crear una similitud ms cercana, pero el detalle que se requiere
va ms an de las necesidades de este texto.
Obsrvese en el esquema de la figura 4.72 como los VIEWPORT e IPROBE reflejan los
mismos resultados impresos en el archivo de salida. El uso adecuado de VIEWPORT e IPROBE
eliminan la necesidad de estar preocupados acerca de las referencias nodales, porque los voltajes
y las corrientes pueden observarse directamente sobre el esquema despus de la simulacin.
202
Captulo 4
Polarizacin en dc-BJT
.,.
CIRcurr DESCRIPTION
.....................................................................................
.....
Schcmatic:s Nctlist
oSN
RR2
R-RJ
R-Re
R-RE
C=CE
V_Ycc
<LQl
v_v:
.....
0001 3.9k
$N 0001 $N ooo239k
S"-,'002 OOC nv
................................................................................
BJT MODEL PARAMETERS
Q2N22Z2~X
NPN
2.000000E- t 5
(S
BF 140
NF 1
VAF 74.03
IKF .2841
ISE \4.34ooooE\5
NE
1301
BR 6,091
NR ,
RB 10
RBM 10
RC
eJE n.01OOOOE-12
MJE m
CJC 7.306OOOE-\2
MJC .3416
TF 411.l1XlOOQE..12
XTF 3
VTF 1.7
ITF .6
TR 46.91 0000E-09
XTB
1.5
............................................................................
.....
.....
NODE VOLTAGE
VOLTAGE
(St-.tOOO1)
19469
(SN_OOO3) 13.7580
($N3JO()S)
NODE
(SN_OOO2) 22.0000
($N _0004)
1.258$
0000
VOLTAGESOURCECURRENTS
NA,,\1E.
CURRENT
-1.338E-OJ
8.242E..04
Q_QI
MODEL
Q2N=-X
lB
l.SO&OS
le
VSE
8.Z4E-04
68SB-61
VBC
va
-1.I8E+Ol
L2SE+Ol
BETADC
5.50E+Ol
GM
3.JIE..02
RPl
RX
RO
CBE
2.04E"'l3
I.OOE+OI
I.04E"'lS
5.06&11
CBC
2.'95-12
CBX
ClS
O.OOE"'lO
O00E"'lO
SETMe
FT
6.SQE"'l'
Figura 4.73
Archivo de salida
para la red de la figura 4.72.
9,47E+07
203
BASIC
El programa que se desarrollar con BASIC llevar a cabo el mismo anld,is que el otro listado, ir un paso adelante y permitir cambiar la configuracin mediante la especificacin de un
circuito abierto o un corto circuito para los parmetros. Por ejemplo, si R2 se hace igual a 1E30
ohms, se trata en esencia de un circuito abierto y que da por resultado una configuracin de
polarizacin en emisor. Si RE se queda en cero ohms con R2 en lE30 ohms, dar por resultado
una configuracin de polarizacin fija. De esta manera. el rango de aplicaciones se expande y
limita la biblioteca de programas necesarios para hacer el anlisis en un rea en particular.
En la tabla 4.2 aparece un resumen de las ecuaciones utilizadas junto con un resumen de
las variables en la tabla 4.3. Un mdulo de programa que empieza en la lnea 10000 est escrito
en BASIC para realizar los clculos necesarios para el anlisis en de de la red de la figura 4.69.
La lnea 10010 calcula la resistencia de base equivalente de Thveriin de R, en paralelo con
R 2 . La lnea 10020 calcula el voltaje equivalente de Thvenin en la base. Luego se determinals
en la lnea 10030 utilizando un voltaje base-emisor de 0.7 V. La lnea 10040 prueba para una
condicin de corte, la que ocurre si el valor de Vr es menor que V SE ;;:: 0.7 V, en cuyo caso lB
toma el valor de cero; de otra forma, 18 permanece como se calcul en la lnea 10030. Las
lneas 10060 y 10070 calculan le e lE' respectivamente.
R1R~
RTh
RT ;:::.(Rl
R2)(Rl + R2)
R, + R 2
R, + R,
ETh -
le =
(13
V cc
RI
0.7
R2
RT
CC
VT
+ I)R E
f3l s
lB
IC = BETA' lB
lE = (BETA + 1) , lB
VE = IERE
VE = lE ' RE
V s = VE + 0.7
VB = VE + 0.7
Ve
R,
R,
R,
ETh ;:::
RTh +
Variable en el programa
Vcc - leRe
BE
BETA
RE
IC
vC = CC - IC ' RC
lE
CE = VC - VE
VE
VB
VC
CE
204
(1
10 REM
20 REH
1t
**" **'* '* .. '" 11 .,,"'** *." *** *** '* **** *." *********,********11:****
30 REM
40 REM
OC
B~AS
50 REM ***************************************'*************
60 REM
10060 IC=BETA*IB
10070IE==(BETA+l)*IB
10080 REM Test /for saturation condition
10090 IF IC*(RC+RE)-CC TREN lC=CC/(RE+RC) :IE=lC
10100 VE""IE"'RE
10110 VB""VE+.7
10120 VC~CC-IC*RC
10130 CE"'"VC-VE
10140 RE'tURN
RUN
RB2(use lEJO if
'open')~?
3.9E3
RE=? l. s:E:3
RC=? lOE3
VCC=? 22
Transistor
beta~?
140
re=:
.846:3327 mA
Circuit qoltaqes!
V8= 1.978567 valts
VE= 1.278567 volts
205
PROBLEMAS
16V
e) VE'
D VE'
2.7kQ
470 kQ
[3.
RB .
2.2 kQ
c)
d)
e)
f)
Dibuje una recta de carga sobre las caractersticas determinada por E = 21 V Y Re = 3 kQ para
una configuracin de polarizacin fija.
Escoja un punto de operacin a la mitad entre el corte y la saturacin. Determine el valor de RE
para establecer el punto de operacin resultante.
Cules son los valores resultantes de le () y de VCE Q?
Cul es el valor de f3 en el punto de operacin?
Cul es el valor de a definido para el punto de operacin?
Cul es la corriente de saturacin (le,,) para el diseo?
Dibuje la configuracin resultante de polarizacin fija.
Cul es la potencia dc disipada por el dispositivo en el punto de operacin?
g)
h)
i) Cul es la potencia proporcionada por Vee ?
j) Detennine la potencia que los elementos resistivos disiparon al tomar la diferencia entre los
resultados de los incisos h e i.
206
Captulo 4
Polarizacin en dc-BJT
20 V
le (mA)
. , 1;--;- :~~tr
f 110A.
](Xl
2AkQ
: 90';~
~+-:---.<JVc
" 80~A
.leQ
510 kQ
:70~A:
::::;c
,,:-, i ,c::
re-:
f3= 100
:60~A .
:50uA '
i<-Ij-k-Q--.<J
,,;
VE
5
~
3
2
10,A '=ti:
~ t"l/~=o~A
5
10
15
25
30
12V
Figura 4.78
=i).2mA
Problemas 5.10,19,35,36.
Re
RB
7.6 V
VB
VCl:"
p=.W
b)
e)
d)
lB
RE
1/,,
VCE(J'
Ve
e) VE'
f) VE'
7. Con la informacin que proporciona ia figura 4.80, calcule:
a)
Re
b)
RE'
RB'
e)
d)
e)
VeE'
a)
b)
f3.
20 .llA
VE'
8. Con la informacin que ofrece la figura 4.81, determine:
e)
2.7 kn
V ee
RE'
'* 10.
t----o 2.1 V
Usando las caractersticas de la figura 4.78, determine lo siguiente para una configuracin de
polarizacin en emisor si se define un punto Q en le = 4 mA y V CE = 10 V.
Q
Q
al Re SI Vcc = 24 Vy RE = 1.2 kQ.
b)
0.68 k,Q
f3 en el punto de operacin.
el RE'
d) La potencia disipada por el transistor.
e) La potencia disipada por el resistor Re
Figura 4.81
Problemas
Problema 8.
207
* 11.
:=
c,"'"""
/e,p",,,~ - /C'p,neo' I x
100%,
e,p,"',J)
,
,
a)
b)
c)
/.
d)
Ve-
e)
f)
VE'
V.
/e .
VCE '
Q
/e
b) VE'
e) Vee
d) VeE .
e) V.
f) R.
lV
16V
62kU
tICQ
Ve
VB
2.7 kQ
,-------~~--~18V
3.9 Hl
V CEQ
le
10.6 V
CC
20
~A
-+
~=80
VB
lBe
+
V eE
V,
VE
9.1 kQ
8.2 kQ
0.68 U"l
l.2kD.
5.6kU
1.2 kD.
~
..gura 4.82 Problemas 12. 15, 18,
20,24,49,51,52,55,59,63.
208
~= 100
Figura 4.83
Captulo 4
Problema 13.
Polarizacin en dc-BJT
18
16. Determine para la siguiente configuracin de divisor de voltaje de la figura 4 .85 utilizando la
aproximacin. si se satisface la condicin establecida por la ecuacin (4.33).
a) le
b) Ver
* 17.
e)
lB'
d)
e)
VE'
VB ,
3.3 kQ
39 kf2
Repita el problema 16 empleando el sistema exacto (Thvenin) y compare las soluciones. Basndose en los resultados. es el sistema aproximado una tcnica vlida de anlisis si la ecuacin
(4.33) est satsfecha?
+--=--ov,
8.2 kQ
ka
18. a) Determine lc" ' VCE" e lB , para la red del problema 12 (figura 4.82) con el mtodo aproximado
b)
e)
Figura 4.85
* 19. a) Con las caractertsticas de la figura 4.78, detennine Rc y RE para la red del divisor de voltaje
que tiene un punto Q de le := 5 mAy Ver: = 8 V. Utilice Vcc = 24 V y Rc = 3R E
o
'-0
b) Encuentre Vt.,.
e) Determine V B'
d) Encuentre R]. si R = 24 kQ suponiendo que {3R E > ORz.
e) Calcule f3 en el punto Q,
f) Pruebe la ecuacin (4.33) y obsrvese si la suposicin del inciso d es correcta.
20. a) Determine le y VeE para la red de la figura 4.82.
b) Cambie f3 a 120 (50% de incremento) y detennine los nuevoS valores de le y VCE para la red de
e)
la figura 4.82.
Determine la magnitud del porcentaje de cambio en le y VCE utilizando las siguientes ecuaciones:
%M c ~ I
c.P.'' ;'
- I Cr?-l"'.' 1X 1ooo/c.
c.]W1< .,
%t:.V
eE
veEIP"~'; -
=
I
VCE,p"",, 1X 100%
CE'p,n, "
d) Compare la solucin del inciso e con las soluciones que se obtuvieron para e y
problema 11. Si no se llev a cabo, obsrvense las soluciones proporcionadas en el
apndice E.
e) Basndose en los resultados del inciso d, cul configuracin es menos sensible a las
variaciones en f3'?
* 21.
1
II
+16
del
3,6kQ
470kO:
Repita los incisos a a e del problema 20 para la red de la figura 4.85. Cambie {) a 180 en el
inciso b.
Qu conclusiones generales se pueden hacer respecto a las redes en las cuales se satisface la
condicin f3RE > IOR2 Y las cantidades le y VCE deben resolverse en respuesta a un cambio en f3?
0.51 ka
~,
~v
Figura 4.86
60.64,
b) le
e) Ve
6.2kU
le
Ve
470kn
220 kn
el VE'
d)
VeE ,
'. o--JI--~----I
1.5 kQ
5~F
...
Problemas
209
* 24.
==
11c.P.ll"I<;' - 1elo""o,
x 100o/c.
%!>V
CE
Vcc ,,,,,,",
VCE """,,,
x 100%
VeE,p"rt, "
e,p.,",",
d) Compare los resultados del inciso e con las soluciones de los problemas 11 c. 11 f y 20 c.
Cmo se compara la red de retroalimentacin del colector en funcin de las otras configuraciones respecto a la sensibilidad a los cambios en j3?
25. Determine el rango de posibles valores para Ve para la red de la figura 4.89 empleando el
potencimetro de l-MQ.
* 26.
VE'
e)
le
Vc ,
VCE '
lB'
f)
13
+22V
+12Y
9.1 kQ
18
4.7 kQ
470 kQ
2.2 kQ
ISO kQ
330 kQ
~NV\.-N~~""" Ve
Ve
1MQ
+
fi
VeE
P=180
VE
P=90
9.1 kQ
3.3 kQ
\.lkQ
...
FIgura 4.88 Problema 24.
Figura 4.89
Problema 25.
Figura 4.90
Problema 26.
* 28.
18 V
e)
13,
d)
VeE ,
Vcc '
d)
Ve
f6V
12kQ
3.9 kQ
ve
560 k.Q
r---"oIV",",-h-.o Ve =
le
t le
+
8V
V e1=:
j3 = 120
9.1 kQ
...
Figura 4.91
210
...
Problema 27.
15kQ
-12 V
Captulo 4
Polarizacin en dc-B.IT
* 29.
* 30.
* 31.
a)
c)
V cr
6Y
"Ie
~
+18V
330 kQ
9.1 kQ
5JkQ
~= 120
Ve
+
P=130
510 kQ
].2 kD
1.8 kD
-6\/
10Y
1.5 kQ
'-----+----0 -18 v
Figura 4.94
Problema 30.
Figura 4.95
Problema 31.
32. Calcule Rc y R B para una configuracin de polarizacin fija si Vcc = 12 V. f3 = 80 e le = 2.5 roA
con V CE = 6 V. Utlice valores estndar.
Q
(1
33. Disee una red con estabilizacin en emisor a lc~ = flc, y V ccQ
lc = 10 mA. f3= 120 Y Rc = 4RE Utilice los valores estndar.
= +VcC' Utilice
V cc
= 20 V.
34. Disee una red de polarizacin por divisor de voltaje utilizando una fuente de 24 V, un transistor
con una beta de 110, y un punto de operacin de lc(. =4 mAy VCE (. = 8 V. Elija VE = +Vcc Utilice
valores estndar.
* 35. Con las caractersticas de la figura 4.78. disee una configuracin de divisor de voltaje que tenga
un nivel de saturacin de 10 mA. Y un punto Q a la mitad entre el corte y la saturacin. La fuente
que est disponible es de 28 V Y VE Y debe ser un quinto de VCC' La condicin establecida por la
ecuacin (433) tambin debe cumplirse para ofrecer un alto factor de estabilidad. Utilice los
valores estndar.
4.9
* 36.
Con las caractersticas de la figura 4.78, determine la apariencia de la forma de onda de salida para
la red de la figura 4.96. Incluya los efectos de V CE", Y determine lB' lB~,,, e le,,, cuando Vi = 10 V.
Detennine la resistencia colector a emisor en saturacin y en corte.
* 37.
Disee el inversor a transistor de la figura 4.97 para operar con una corriente de saturacin de
8 mA empleando un transistor con una beta de 100. Utilice un nivel de lB igual a1120% de lB y
valores es.tndar de resis.tores.
"""
5Y
10 V
2.4kQ
v,
IOV
180 ka
5Y
v,
p= lOO
OY
FIgUra 4.96
Problema 36.
ov
F'lgura 4.97
Problema 37.
Problemas
211
38.
Con las caractersticas de la figura 3 .23c, determine teTlcendido y tapagado para una corriente de
2 mA. Obsrvese cmo se utilizan las escalas logartmicas y la posible necesidad de referirse a la seccin 11.2.
b) Repita el inciso a para una corriente de 10 mA. Cmo han cambiado tencendido y {apagado con
el incremento de corriente del colector?
e) Dibuje para los incisos a y b la forma de onda del pulso de la figura 4.56 y compare los
resultados.
a)
* 39. Todas las mediciones de la figura 4.98 revelan que la red no est funcionando de manera adecuada.
Enliste las posibles razones para las mediciones que se obtuvieron.
20V
20V
20V
4.7kn
4.7kn
470kn
4.7kn
470kn
470kn
20V
+
20V
OV
0.05 V
1.2kf!
1.2kf!
1.2kf!
C,)
Co)
Cb)
* 40.
Las mediciones que aparecen en la figura 4.99 revelan que las redes no estn operando adecuadamente. Sea especfico al describir por qu los niveles reflejan un problema en el comportamiento
esperado de la red. En otras palabras, los niveles obtenidos sealan un problema muy especfico en
cada caso.
16V
16V
3.6 kn
91 kn
VB =9.4V
fi= 100
3.6 kn
91 kn
2.64 v
9------1
fi=IOO
4V
18kn
1.2 kl
~---_-<O
18 kl
1.2 kn
+Vee = 16 V
Re
3.6kn
C,)
Cb)
212
Captulo 4
Polarizacin en dc-BJT
'.
42. Conteste las siguientes preguntas acerca del circuito de la figura 4,101.
a) Qu le sucede al voltaje Vc si el transistor se reemplaza con uno que tenga un mayor valor de {3?
b) Qu le pasa al voltaje VCE si la terminal de tierra del reslstor Rs se abre (no se conecta a la
tierra)?
'
c) Qu le sucede a le si el voltaje de la fuente es bajo?
d) Qu voltaje VCE debe ocurrir si la unin del transistor base-emisor falla al convertirse en abiera?
e) Qu voltaje V CE debe resultar si la unin del transistor base-emisor falla al convertirse en
corto circuito?
+Vcc = 20 V
Re
IOkQ
V CC =+18V
/3= 80
Re
R,
2.2 kQ
10 kQ
...
...
Figura 4.101
Problema 42 .
/3=90
* 43.
4.11
...
Figura 4.102
Problema 43.
Transistores pnp
-22 V
2.2 kQ
-12 V
82kQ
~c
lB
510 kQ
Ve
+
VCE
/3=2W
16kQ
/3= 100
0.75 kQ
...
Figura 4.103 Problema 44.
Problemas
213
4.12
Estabilizacin de la polarizacin
S(lco).
~~~.
.
e) S({J) utilizando T1 como la temperatura en la que los valores de los parmetros 6stn especificados y f3(T,) como el 25% mayor que f3(T,l.
d) Determine el cambio neto en le si resulta un cambio en las condiciones de operacin con un incremento de 'ca de 02 j.iAa 10 J1..A, una cada de V BE de 0.7 V a 0.5 V Y un incremento de j3del25o/c.
* 48.
* 49.
a)
c) S(fJJ utilizando T) como la temperatura en la que los valores de los parmetros estn especificados y f3(T,) como el 25% mayor que f3(T]).
d) Determine el cambio neto en le si resulta un cambio en las condiciones de operacin con un
incremento de leo de 0.2 ~A a 10 j1A, una cada de VBE de 0.7 Va 0.5 V Y un incremento de f3
del 25%.
* 50.
S(lco).
S(VBE).
c) S(fJJ utilizando T) como la temperatura en la cual Jos valores de los parmetros estn especificados y j3(T,) como el 25% mayor que f3(T]).
d) Detennine el cambio neto en le si resulta un cambio en las condiciones de operacin con un
incremento de lea de 0.2 ~A a 10 f..1.A, una cada de VBE de 0.7 V a 0.5 V Y un incremento de
f3 del 25%.
* 51. Compare los valores relativos de la estabilidad para los problemas 47 a150, Lc~. resultados para los
ejercicios 47 y 49 pueden encontrarse en el apndice E. Se pueden derivar algunas conclusiones
generales a partir de los resultados?
* 52. a) Compare los niveles de estabilidad para la configuracin de polarizacin fija del problema 47 .
b) Compare los niveles de estabilidad para la configuracin de divisor de voltaje del problema 49.
c) Cules factores de los inciso a y b parecen tener mayor influencia sobre la estabilidad del
sistema, o no existe un patrn general sobre los resultados?
53. Lleve a cabo un anlisis PSpice (versin OOS) de la red de la figura 4.75. Esto es ,determine IC' VCE e lB.
54. Repita el problema 53 para la red de la figura 4.79,
55. Repita el problema 53 para la red de la figura 4.82.
56. Repita el problema 53 para la red de la figura 4.86,
57. Repita un anlisis PSpice (versin Windows) para la red de la figura 4.75.
58. Repita el problema 57 para la red de la figura 4.79.
59. Repita el problema 57 para la red de la figura 4.82.
60. Repita el problema 57 para la red de la figura 4.86.
61. Desarrolle un anlisis de la red de la figura 4.75 utilizando BASIC. Es decir, detenrune lC' VCE e lB'
62. Repita el problema 61 para la red de la flgura 4.79.
63. Repita el problema 61 para la red de la figura 4.82.
214
Capitulo 4
Polarizacin en dc-BJT
CAPTULO
Transistores
de efecto de campo
-----------------------IDDivp--5.1
INTRODUCCIN
El transistor de efecto de campo (FET) (por las siglas en ingls de Field Effect Transistor) es
un dispositivo de tres terminales que se utiliza para aplicaciones diversas que se asemejan, en
una gran proporcin, a las del transistor BJT descrito en los captulos 3 y 4. Aunque existen
importantes diferencias entre los dos tipos de dispositivos, tambin es cierto que tienen muchas
similitudes que se presentarn a continuacin.
La diferencia bsica entre los dos tipos de transistores es el hecho de que el transistor BJT
es un dispositivo controlado por corriente como se describe en la figura 5.1 a. mientras que el
transistor JFET es un dispositivo controlado por voltaje como se muestra en la figura 5 .lb. En
otras palabras. la corriente le de la figura 5.1a es una funcin directa del nivel de lB' Para el
FET la corriente ID ser una funcin del voltaje VGS aplicado al circuito de entrada como se
muestra en la figura 5.lb. En cada caso, la corriente del circuito de salida est controlado por
un parmetro del circuito de entrada, en un caso se trata de un nivel de corriente y en el otro
de un voltaje aplicado.
.....
(Corriente de controi) 18
BJT
FET
+
(Voltaje de control) V GS
FIgura 5.1
Amplificadores
(b)
b) voltaje.
De la misma manera que existen transistores bipolares npn y pnp, hay transistores de
efecto de campo de canal-n y canal-p. Sin embargo, es importante considerar que el transistor
BJT es un dispositivo bipolar; el prefijo bi indica que el nivel de conduccin es una funcin de
dos portadores de carga, los electrones y los huecos. El FET es un dispositivo unipolar que
depende nicamente de la conduccin o bien, de electrones (canal-n) o de huecos (canal-p).
El tnnino "efecto de campo" en el nombre seleccionado merece cierta explicacin. Toda
la gente conoce la capacidad de un imn permanente para atraer limaduras de metal hacia el
imn sin la necesidad de un contacto real. El campo magntico del imn permanente envuelve
las limaduras y las atrae al imn por medio de un esfuerzo por parte de las lneas de flujo
magntico con objeto de que sean lo ms cortas posibles. Para el FET un campo elctrico se
215
216
establece mediante las cargas presentes que controlarn la trayectoria de conduccin del circuito de salida, sin la necesidad de un contacto directo entre las cantidades controladoras y
controladas.
Existe una tendencia natural cuando se presenta un segundo dispositivo con un rango de
aplicaciones similar a uno que se dio a conocer previamente, para comparar algunas de las
caractersticas generales de cada uno. Uno de los rasgos ms importantes del FET es una gran
impedancia de entrada. A un nivel desde 1 a varios cientos de megaohms excede por mucho
los niveles tpicos de resistencia de entrada de las configuraciones con transistor BJT, un punto
muy importante en el diseo de amplificadores lineales de ac. Por otro lado, el transistor BJT
tiene una sensibilidad mucho ms alta a los cambios en la seal aplicada; es decir, la variacin
en la corriente de salida es obviamente mucho mayor para el BJT, que la que produce en el FET
para el mismo cambio de voltaje aplicado. Por esta razn,las ganancia,s normales de voltaje en
ac para los amplificadores a BJT son mucho mayores que para los FET. En general, los FET
son ms estables a la temperatura que los BJT, y los primeros son por lo general ms pequeos
en construccin que los BJT, lo cual los hace mucho ms tiles en los circuitos integrados (le)
(por las siglas en ingls de, Integrated Circuits). Sin embargo, las caractersticas de construccin de algunos FET los pueden hacer ms sensibles al manejo que los BIT.
En este captulo se presentarn dos tipos de FET: el transistor de efecto de campo de unin
(JFET) (por las siglas en ingls de, Junction Field Elfect Transistor) y el transistor de efecto de
campo metal-xido-semiconductor (MOSFET) (por las siglas en ingls de Metal-OxideSemiconductor Field Elfect Transistor). La categora MOSFET se desglosa despus en los
tipos decremental e incremental, los mismos que describiremos. El transistor MOSFET se ha
convertido en uno de los dispositivos ms importantes en el diseo y construccin de los circuitos integrados para las computadoras digitales. Su estabilidad trmica y otras caractersticas
generales lo hacen muy popular en el diseo de circuitos para computadoras. Sin embargo,
como elemento discreto en un encapsulado tpico de sombrero alto, se debe manipular con
cuidado (tema que se analizar en una seccin posterior)~
Una vez que se hayan presentado la construccin y las caractersticas del FET, los arreglos
de polarizacin se cubrirn en el captulo 6. El anlisis que se desarroll en el captulo 4
utilizando' transistores BJT ser muy til para derivar las ecuaciones importantes y para el
entendimiento de los resultados obtenidos para los circuitos a FET.
5.2
CONSTRUCCIN
Y CARACTERSTICAS DE LOS JFET
Como se indic anterionnente, el JFET es un dispositivo de treS terminales, con una tenninal
capaz de controlar la corriente de las otras dos. En el anlisis del transistor BIT se utiliz el
transistor npn a travs de la mayor parte de las secciones de anlisis y diseo; tambin se
dedic slo una seccin al impacto del uso del transistor pnp. Para el transistor JFET, el dispositivo de canal-n aparecer como el dispositivo importante y se dedican prrafos y secciones al
impacto del uso de un JFET de canal-p.
La construccin bsica del JFET de canal-n se muestra en la figura 5.2. Obsrvese que la
mayor parte de la estructura es del material de tipo-n que forma el canal entre las capas interiores del material de tipo p. La parte superior del canal de tipo n se encuentra conectada por
medio de un contacto hmico a la terminal referida como el drenaje (D), mientras que el
extremo inferior del mismo material se conecta por medio de un contacto hmico a una terminal referida como lafuente (S) (por su sigla en ingls, Source). Los dos materiales de tipo p se
encuentran conectados entre s y tambin a una terminal de compuerta (G) (por la sigla en
ingls de, Gale). Por tanto, el drenaje y la fuente se hallan conectadas a los extremos del canal
de tipo n y la entrada a las dos capas de material tipo p. Durante la ausencia de cualesquiera
potenciales aplicados el JFET tiene dos uniones pon bajo condiciones sin polarizacin. El resultado es una regin de agotamiento en cada unin, como se muestra en la figura 5.2,la cual
se asemeja a la regin de un diodo sin polarizacin. Recuerde tambin que la regin de
agotamiento es aquella que no presenta portadores libres y es, por tanto, incapaz de soportar la
conduccin a travs de la regin.
Captulo 5
Drenaj;:
Contactos
Canal-11
hmico~
Cumpuerta(G)
0--'----1--1
Regin de
a!,'otamienlo
Regin de
agotamiento
ruentc. (5)
En raras ocasiones son perfectas las analogas y a veces pueden causar confusiones; sin
embargo. la analoga del agua de la figura 5.3 proporciona cierto sentido sobre el control del
JFET a tI ~.vs de la terminal de compuerta y acerca de lo adecuado de la terminologa aplicada
a las terminales del dispositivo. La fuente de la presin del agua se parece al voltaje aplicado
desde el drenaje a la fuente que establecer un flujo de agua (electrones). a travs de la llave
(fuente). La "compuerta", mediante una seal aplicada (potencial), controla el flujo de agua
(carga) hacia el "drenaje". Las terminales del drenaje y de la fuente se encuentran en los extremos opuestos del canal~n como en la figura 5.2 porque la terminologa est definida para el
flujo de electrones.
VGS
= O V,
VDS
Fuente
Compuerta
ofFr
LDrenaje
En la figura 5 A se ha aplicado un voltaje positivo VDS a travs del canal, y la entrada se conect
directamente a la fuente con objeto de establecer la condicin VGS = O V. El resultado es que la
compuerta y la fuente tienen el mismo potencial y una regin de agotamiento en el extremo
inferior de cada material-p similar a la distribucin de la condicin de sin polarizacin de la
figura 5.2. En el instante en que se aplica el voltaje V DD (= VDS)' los electrones sern atrados a
ia tenninal del drenaje, establecindose la corriente convencional ID con la direccin detlnida
de la figura 5A. La trayectoria del flujo de carga revela con claridad que las corrientes de
drenaje y fuente son equivalentes (lD 15), Bajo las condiciones que aparecen en la fIgura 5.4,
el flujo de carga se encuentra relativamente sin ninguna restriccin y slo lo limita la resisten~
cia del canal-n entre el drenaje y la fuente.
Po
CanaJ-n
Regin de
agotamiento 'N---~'-t'----,
SG.
figura 5.4 JFET en Ves'" OV Y
VDS>Ov.
217
J.
ov
+
Estrechamiento
JI)
xivel de saturacin
-(~
1
Vc,=OV
Aumento de
I~ resistencia debido al
estrechamH~nt\)
del canal
[
[
Re~lst<:ncia
o
Figura 5.6
218
dd c,)l'.al-/1
v,
ID en funcin VDS para Ves'" O V.
Captulo 5
Figura 5.7
IDDIVp
Mientras VDS se incremente ms all de V p' la regin del encuentro cercano entre las dos
regiones de agotamiento incrementa su longitud a 10 largo del canal, pero el nivel de ID pennanece esencialmente constante. Por tanto. una vez que VDS> VP' ellFET tiene las caractersticas
de una fuente de corriente. Como se muestra en la figura 5.8, la corriente est fija en ID = 1DSS'
pero el voltaje VDS (para aquellos niveles> Vpl est determinado por la carga aplicada.
La eleccin de la notacin IDSS se deriva del hecho de que es la corriente del Drenaje a la
fuente (por la sigla en ingls de. Source) con una conexin de corto circuito (por la sigla en
ingls de, Short) de la entnida a la fuente. Mientras contina la investigacin de las caractersticas del dispositivo. tenemos que:
I DSS es la corriente mxima de drenaje para un JFET y est definida mediante las
condiciones V GS = O V Y VDS> l. V p l.
f o ::; foss
t
I
+
VDS
---+Carga
Obsrvese en la figura 5.6 que Ves = O V para toda la curva. Los siguientes prrafos
describen la manera en que las caractersticas de la figura 5.6 resultan afectadas por los cambios en el nivel de Ves'
VGS<OV
El voltaje de la compuerta a la fuente denotado por V GS es el voltaje que controla al JFET. As
como se establecieron varias curvas para JC en funcin de VCE para diferentes niveles de lB Y
para el transistor BJT. se pueden desarrollar curvas de ID en funcin de VDS para varios niveles
de Ves para el JFET. Para el dispositivo de canal-n el voltaje de control Ves se hace ms y ms
negativo a partir de su nivel Ves::: O V. Es decir, la terminal de la compuerta se hace a niveles
de potencial ms y ms bajos en comparacin con la fuente.
En la figura 5.9 se aplica un voltaje negativo de -1 V entre las tenninales de la compuerta
y la fuente para un nivel bajo de VDS. El efecto del Ves aplicado de polaridad negativa es el de
establecer regiones de agotamiento similares a las que se obtuvieron con V GS = O V, pero a '
niveles menores de VDS' Por tanto, el resultado de aplicar una polarizacin negativa en la
compuerta es alcanzar un nivel de saturacin a un nivel menor de VOS como se muestra en la figura 5.10 para VGS -1 V. El nivel resultante de saturacin para ID se ha reducido y de hecho
continuar reducindose mientras Ves se hace todava ms negativo. Obsrvese tambin en la
figura 5.10 la manera en que el voltaje de estrechamiento contina cayendo en una trayectoria
parablica confomle VGS se hace ms negativo. Eventualmente, cuando VGS= -Vp , Vas ser lo
suficientemente negativo como para establecer un nivel de saturacin que ser en esencia OmA,
por otro lado. para todos los propsitos prcticos el dispositivo ha sido "apagado". En resumen:
Vos>V
+
+
S~
Agura 5.9 Aplicacin de un voltaje
negativo a la entrada de un JFET.
219
/.
I
Regin de saturacin
f-$~~~;.a. ;I~-:"..,.....,..,...___-:-_.,.....__
Regin
~
7
6
5
;,'
Lti L
:,-~-,IJ-~.
'. "-t,'
"T
1- -
11
0' :, __ "
,-~','-"
:, -_::,.~,"I: ~,:
~+-.
I-i-J-'
,
..
- t-~~ _'
=I\'
4
3
, 5
10
15
'0
15
FIgUra 5.10 Caractersticas del JFET de canal-n con loss '" 8 mAy Vp '" -4 V.
Dispositivos de canal-p
El JFET de canal-p est construido exactamente de la misma manera que el dispositivo de
canal-n de la figura 5.2 con una inversin de los materiales tipo p y tipo n, como se muestra en
la figura 5.11.
220
I~
'n
ts
f
Las direcciones de corriente definidas estn invertidas, como las polaridades reales para los
voltajes Ves y VDS' Para el dispositivo de canal-p, ste ser estrechado mediante voltajes crecientes positivos de la compuerta a la fuente, y la notacin de doble subndice para Vos' por
tanto, dar como resultado voltajes negativos para VDS sobre las caractersticas de la figura
5.12.la cual tiene una 1DSS de 6 mA y un voltaje de estrechamiento de Ves = +6 V. No se debe
confundir por el signo de menos para VD;' ste simplemente indica que la fuente se encuentra
a un potencial mayor que el drenaje.
Ves =+2V
~5
~1O
~lS
-20
Regin
de ruptura
-25
Figura 5.12 Caractersticas del JFET de canal-p con IDSS '" 6 mAy Vp
'"
+6 V.
Se observa en los niveles altos de VDS que las curvas suben repentinamente a niveles que
parecen ilimitados. El crecimiento vertical es una indicacin de que ha sucedido una ruptura y
que la corriente a travs del canal (en la misma direccin en que normalmente se encuentra)
ahora est limitada nicamente por el circuito externo. Aunque no aparece en la figura 5.10
para el dispositivo de canal-n, sucede para el canal-n cuando se aplica suficiente voltaje. Esta
regin puede evitarse si el nivel de VDS m ." de las hojas de especificaciones, y el diseo es tal,
que en nivel real de VDS es menor que el valor mximo para todos los valores de V cs'
221
Smbolos
Los smbolos grficos para los JFET de canal-n y de canal-p se presentan en la figura 5.13.
Obsrvese que la flecha se encuentra apuntando hacia adentro para el dispo~vo de canal-n de
la figura 5.13a, con objeto de representar la direccin en la cual fluira IG si la unin p-n tuviera
polarizacin directa. La nica diferencia en el smbolo es la direccin de la flecha para el
dispositivo de canal-p (figura 5.l3b).
D
h
G
G
VDS
vc,
S
,)
(b)
Figura 5.13
Resumen
Una cantidad importante de parmetros y relaciones se presentaron en esta seccin. Otros,
cuya referencia ser frecuente en el anlisis de este captulo, as como en el siguiente para los
JFET de canal-n, se describen a continuacin:
La corriente mxima se encuentra dejinida como 1DSS y ocurre c:lando Ves = O V Y
Para los voltajes de la compuerta a lafuente Ves menores que (ms negativos que) el
nivel de estrechamiento, la corriente de drenaje es igual a OA (ID = OA), como
aparece en lajigura 5.14b.
Para todos los niveles de Ves entre O V Y el nivel de estrechamiento, la corriente ID se
encontrar en el rango entre IDSSY OA, respectivamente, como se encuentra en la
jigura 5.l4c.
Se puede desarrollar una lista similar para los jFET de canal-p.
ves =- V ee
G
IVGGI~I
I[)=O A
+
V ee
Vc,
vpl
b)
(a)
<
OmA_ln</DSS
+
S
VGS
es menor o igual a O
222
VD!)
5.3
CARACTERSTICAS DE TRANSFERENCIA
Derivacin
Para el transistor BJT la corriente de salida fe y la corriente de control!B fueron relacionadas
por beta. considerada como constante para el anlisis que fue desarrollado. En fanna de ecuacin .
le ~ f( 8 ) ~ /PB
i
(5.2)
constante
En la ecuacin (5.2) existe una relacin lineal entre le e B" Si se duplica el nivel de 1H e le' se
incrementar tambin por un factor de 2.
Desafortunadamente. esta relacin Ilneal no existe entre las cantidades de salida y de
entrada de un JFET. La relacin entre ID Y Ves se encuentra definida por la ecuacin de Shock/e)':
ID
.. 0
?es
IDSS
)2
(5.3)
Vp
con stantes
variable de control
El tnnino cuadrtico de la ecuacin dar por resultado una relacin no lineal entre ID Y Vcs'
produciendo una curva que crece exponencialmente con las magnitudes decrecientes de V cs'
Para el anlisis en dc que ser desarrollado en el captulo 6. un sistema grfico ms que
matemtico ser, en general, ms directo y fci1 de aplicarse. Sin embargo. la aproximacin
grfica requerir de una grfica de la ecuacin (5.3) con objeto de representar el dispositivo, y
una grfica de la ecuacin de red que relacione las mismas variables. La solucin est definida
por el punto de interseccin de las dos curvas. Es importante considerar al aplicar la aproximacin grfica que las caractersticas del dispositivo no sern afectadas por la red en la cual se
utilice el dispositivo. La ecuacin de la red puede cambiar con la interseccin de las dos curvas, pero la curva de transferencia definida por la ecuacin (5.3) permanece sin resu\tar afectada. Por tanto:
lv(mAl
//) (mA)
1010
9
-8
IDs~
__ -
Ves=OV
11
Ves =-3
VU _\=---4 V
10
15
20
25
Figura 5.15
Obtencin de la
curva de transferencia para las
caractersticas de drenaje.
223
con la escala vertical en miliamperes para cada grfica. Una es una grfica de ID en funcn
VDS' mientras que la otra es de ID en funcin Ves- Con las caractersticas de drenaje a la derecha
del eje "'y" es posible dibujar una lnea horizontal desde la regin de saturacin de la curva
denotada Ves == O Val eje ID' El nivel resultante de corriente para ambas g!'ficas es lDss' El
punto de interseccin en la curva ID en funcin Ves ser el que se mostr antes. ya que el eje
--vertical est definido como VGS == O V.
En resumen:
VGS~'
Ecuacin (5.3): ID = IDss (,
~ - -Vp
- 0)2
224
(5.4)
(5.5)
Para las caractersticas de drenaje de la figura 5.15, si se sustituye Ves;:
Ves)
ID = loss ( 1 - - -
~1
V,
Vp
-l Y)'
( -4Y
=8mAI---
8mA(1 -
~)'
=8mA(0.75)2
= 8 mA(0.5625)
= 4.5 mA
como se muestra en la figura 5.15. Obsrvese el cuidado que se necesita tomar con los signos
negativos de Ves 'J Vp en los clculos anteriores. La prdida de un signo dara un resultado
totalmente errneo.
Debe resultar obvio a partir de lo anterior que dados Vos s y Vp (como normalmente se
proporciona en las hojas de especificaciones) el nivel de ID se puede encontrar para cualquier
nivel de Vcs' Recprocamente, utilizando lgebra bsica se puede obtener [a partir de la ecuacin
(5.3)] una ecuacin para el nivel resultante de Ves para un nivel dado de ID. La derivacin es
bastante directa y dar como re,:s.::ul:..:t"ad::.o=--_ _ _ _
----:===----,
Ves = Vp(l -
ID
(5.6)
I Dss
Puede probarse la ecuacin (5.6) si se localiza el nivel de Ves que dar por resultado una
corriente de drenaje de 4.5 mA para el dispositivo con las caractersticas de la figura 5.15.
= -4 Y(0.25)
= -1 V
_ 12)2 __
1DSsC0.5)2
225
(5.7)
Ves
=V
0 ~)
0- ~ - I DSS
IDSsI2)
= Vp
= Vp(l
- -{65) = Vp(0.293)
IDSS
(5.8)
ID
Ves
O
lDSS
O.3Vp
O.5Vp
1DSS/2
l/Jss/4
DmA
Ve
EJEMPLOS.l
Solucin
Los dos puntos de la grfica estn definidos por
I DSS = 12 mA
ID
= OmA
En Ves = V p l2 =..{j V/2 =-3 V la corriente de drenaje est dada por ID =IDSs /4 = 12 mA/4=
3 mA. En ID I Dss /2 12 rnA/2 6 mA el voltaje de la compuerta a la fuente se encuentra
determinado por Ves'" 0.3 Vp 0.3 (-6 V) -1.8 V. Los cuatro puntos estn bien definidos
sobre la figura 5.1 f- ::on la curva de transferencia completa.
226
ID (mA)
12ID =/DSS=12mA
11
9
S
7
5
4
3
2
\lGS = Vp =-6 V
"'"
-6 -5 -4 -3 -2 -1
VGS
Para los dispositivos de canal-p, la ecuacin (5.3) de Shockley puede todava aplicarse
exactamente como aparece. En este caso, tanto Vp como VGS sern positivos, y la curva tendr
la imagen en espejo de la curva de transferencia que se obtuvo para un dispositivo de canal-n
y los mismos valores limitantes.
EJEMPLO 52
Solucin
En Ves = Vp l2 = 3 VI2 = 1.5 V,lD= I Dss l4 = 4mA14= l mA. En ID = IDssl2 = 4 mAI2 = 2 mA,
Ves = 0.3 Vp = 0.3 (3 V) = 0.9 V. Los dos puntos de la grfica aparecen en la figura 5.17 junto
con los puntos definidos por medio de loss y Vp '
losS = 4 mA
Vp =3 V
5.4
3
Vp
Aunque el contenido general de las hojas de especificaciones puede variar desde el mnimo
absoluto hasta una gran cantidad de grficas y tablas, existen unos cuantos parmetros fundamentales que proporcionan todos los fabricantes. Los ms importantes se analizan en los siguientes prrafos. La hoja de especificaciones para el JFET de cana1-n 2N5457 proporcionado
por Motorola se ofrece en la figura 5. l 8.
227
2N5457
E?\CAPSULADO 29-04. ESTILO 5
TO-92 (TO-226AAl
Valor
Lnidad
Vd,
Voltaje drenaje-compuerta
VD'
VDO
25
25
Vd,
VOSR
-25
Vdc
Corriente de la I:ompuerta
lo
JO
mAdc
PD
Clasificacin
Voltaje drenaje-fuente
JlO
mW
2.82
mW/oC
T,
125
oC
T,,~
-65a+150
oC
Refirase al 21'04220 para
~rficas.
CARACTERSTICAS "APAGADO"
Voltaje de ruptura compuerta-fuente
(iG=-IOtlAdc. VDS=O)
VIBRIGSS
-25
-1.0
-200
-0.5
--6.0
-2.5
1000
5000
10
50
4.5
7.0
1.5
3.0
I GSS
nAde
VGS(~p.l~ado)
2N5457
2N5457
Vd,
Vdc
Vd,
L-...::'.
Ves
CARACTERSTICAS "ENCENDIDO"
Corriente de drenaje con voltaje de cero en la entrada"
(VDS = 15 Vde, Vos = O)
2N5457
I Yh
2N5457
e",
C,,,
t,~bajo:;;
pmho~
y,,,:
Capacitancia de entrada
(Vos = 15 Vdc, VGS =0, f= 1.0 MHz)
pmho~
pF
pF
1
I
10%
Captulo 5
diseo intentar evitar estos niveles COn un buen margen de seguridad. El trmino inverso en
V esR define el voltaje mximo con la fuente positiva respecto a la compuerta (como si estuviera
polarizada normalmente para un dispositivo de canal-n) antes de que ocurra la ruptura. En
algunas hojas de especificaciones es referido BV[)SS' el voltaje de ruptura con el drenaje y la
fuente en corto circuito (VDS == O V) se encuentran referidas como BVDSS' Normalmente est
diseado con objeto de operar con le = O A. pero si se fuerza a aceptar una corriente de la
entrada podra soportar 10 mA antes de que suceda cualquier dao. La disipacin total del
dispositivo a 25 oC (temperatura ambiente) es la mxima potencia que el dispositivo puede disipar bajo condiciones normales de operacin y est definida por
(5.9)
Ntese la similitud en formato con la ecuacin de disipacin mxima de potencia para el transistor BJT.
El factor de prdida de disipacin se analiza con detalle en el captulo 3, pero por el
momento reconocemos que el valor de 2.82 m W/oC revela que el valor de disipacin decrece
en 2.82 mW por cada incremento en la temperatura de 1 oC arriba de 25 oC.
Caractersticas elctrcas
Las caractersticas elctricas incluyen el nivel de Vp en las CARACTERSTICAS DE APAGADO e lDSS en las CARACTERSTICAS DE ENCENDIDO. En este caso V p = VCs<,p"'do)
tiene un rango entre -0.5 a -6.0 e lDSS entre 1 y 5 roA. El hecho de que ambos tengan -una
variacin de dispositivo a dispositivo del mismo tipo, se debe al proceso de fabricacin. Las
otras cantidades estn definidas bajo las condiciones que aparecen entre parntesis. Las caractersticas de pequea seal se discuten en el captulo 9.
Regin de operacin
3 Drenaje
(encapsulado)
com~o,:S
l Fuente
La hoja de especificaciones y la curva definida por los niveles d$oestrechamient a cada nivel
de Ves definen la regin de operacin para la amplificacin lineal sobre las caractersticas de
drenaje como Se muestra en la figura 5.20. La regin hmica define los valores mximos
permisibles de VDS en cada nivel de V CS' y VDS mh especifica el valor mximo para este parmetro.
ID
2N2844
CPSULA 22-03. ESTILO 1:::
To-n; (TQ-206AA)
1/
1
\
\
FIgUra 5.20
Regin de operacin
normal para el diseo
de amplificacin lneal.
229
5.5
INSTRUMENTACiN
Recuerde que, como se vio en el captulo 3, hay instrumentos disponibles para medir el nivel
de f3dc para el transistor BJT. Una instrumentacin similar no est disponible con objeto de
medir los niveles de I DSS y Vp . Sin embargo, el trazador de curvas presentado para el transistor
BJT puede tambin mostrar las caractersticas de drenaje del transistor JFET a travs del ajuste
adecuado de varios controles. La escala vertical (en miliamperes) y la escala horizontal (en
volts) se han ajustado para mostrar las caractersticas completas, como se muestra en la figura
5.21. Para el JFET de la figura 5 .21. cada divisin vertical (en centmetros) refleja un cambio
de -mA en le' mientras que cada divisin horizontal tiene un valor de V. El paso del voltaje
es de 500 mV/paso (0.5 V/paso), lo que revela que la curva superior se encuentra definida por
VGS == OV, Yque la siguiente curva hacia abajo -0.5 V para el dispositivo de canal-no Con el uso
del mismo paso de voltaje la siguiente curva es -1 V, luego -1.5 V, Y finalmente -2 V. Al
dibujar una lnea a partir de la curva superior sobre el eje ID se puede estimar el nivel de I DSS de
cerca de 9 mA. El nivel de Vp se puede estimar si se observa el valor de Ves de la ltima curva
hacia abajo, pero tomando en cuenta la distancia ms pequea entre las curvas mientras VGS
se hace todava ms negativo. En este caso, V p es cierto que es ms negativo que -2 V Yquiz
Vp se encuentre cercano a -2.5 V. Sin embargo, tenga en cuenta que las curvas VGS se contraen
muy rpidamente cuando se acercan a la condicin de corte, por lo que quiz Vp == -3 V es una
ves= ov
/
lI
IDSS=9mA
Yt
i".
1
,
i
.2
(VGS
= -0.9 V)
. ~
/7
'1.
1(,
ImA{
di"
~..
V
!
!
_._.-..~_.-
i
I
Sensibilidad
horizontal
""
IV
por divisin
!
!
ImA
Sensibildad
vertical
por divisin
-~
500 rnV-
por paso
,
,
I
1---- L ____ ~--- .. f-I
I
I
-i 1
"
Ii
,
,
.._--_.- ---_..
,--
gm
2m
por divisin
I,
'-,--'
"
i-
VGS =-2V
V p =-3
IV
t.1iv
Figura 5.21
230
Captulo 5
mejor eleccin. Tambin es importante revsar que el control del paso se ajusta para una pantalla de cinco pasos limitando las curvas mostradas a VGS = O V, -0.5 V, -1 V, -1.5 V Y -2 V. Si
el control del paso se incrementa a 10, el voltaje por paso se puede reducir a 250 mV = 0.25 V,
Y la curva para Ves = -2.25 V se hubiera podido incluir, as como una curva adicional entre
cada paso de la figura 5.21. La curva Ves = -2.25 V hubiera indicado la rapidez con que las
curvas se estn cerrando una sobre la otra para el mismo paso de voltaje. Por fortuna, el nivel
de Vp se puede estimar con un grado razonable de exactitud simplemente aplicando la condicin
que aparece en la tabla 5.1. Esto es. cuando ID == 1 DSS /2, luego VGS;;::: O.3Vp ' Para las caractersticas de la figura 5.21. ID =I DSS/2 = 9 mA/2 =4.5 mA, y es tan visible en la figura 5.21 que el
nivel correspondiente de Ves es de aproximadamente -0.9 V. Con esta informacin se encuentra que Vp Ves /O.3 -0.9 V/O.3 -3 V, el cual ser nuestra seleccin para este dispositivo.
Con este valor encontramos. que en VGS:;;; -2 y,
~ VV)'
ID = IDSS 1
GS
p
= 9 mA
f _ -2 vV
~
-3 V!
_ 1 mA
como se fundamenta en la figura 5.21.
En Ves = -2.5 V la ecuacin de Shockley dar por resultadoI D =0.25 mA, con Vp = -3 V,
lo cual revela con claridad cuan rpido las curvas se contraen cerca de Vp ' La importancia del
parmetro gm y la forma en que se determina a partir de las caractersticas de la figura 5.21 se
describen en el captulo 8 cuando se examinen las condiciones de ac en pequea seal.
1')
lb)
BJT
JFET
(5.10)
{::} le" lE
{::} VSE
"
0.7 V
231
Entender bien el impacto de cada una de las ecuaciones anteriores es suficiente antecedente para atacar las configuraciones de de ms complejas. Recuerde que VBE = 0.7 V a menudo se
tom como clave para inicializar un anlisis de una configuracin a BIT. De forma parecida, la
condicin le = OA es a menudo el punto de inicio para el anlisis de una configuracin a JFET.
Para la configuracin BJT, lB por lo general es el primer parmetro que debe determinarse. Para
el JFET normalmente es V cs' La cantidad de similitudes entre las configuraciones de dc
para BIT y JFET se podr apreciar mejor en el captulo 6.
5.7
Como se observ en la introduccin del captulo. existen dos tipos de FET: los JFET y los
MOSFET. Los MOSFETse desglosan ms adelante en tipo decremental y en tipo incremental.
Los trminos agotamiento e incremental definen su modo bsico de operacin, mientras que la
etiqueta MOSFET significa transistor de efecto de campo metal-xido-semiconductor. Debido
a que existen diferencias en las caractersticas y en la operacin de cada tipo de MOSFET, se
han cubierto en secciones por separado. En esta seccin se examinar el MOSFET de tipo
decremental, el cual tiene las caractersticas similares a aquel1as de un JFET entre el corte y la
saturacin en l DSS' pero luego tiene el rasgo adicional de caractersticas que se extienden hacia
la regin de polaridad opuesta para Ves'
Construccin bsica
La construccin bsica del MOSFET de tipo decremental de canal-n se proporciona en la
figura 5.23. Una placa de material tipo p est formada a partir de una base de silicio y se le
conoce como substrato, que es la base sobre la que se construye el dispositivo. En algunos
casos el substrato se encuentra conectado interiormente con la teoninal de la fuente. Sin embargo, muchos dispositivos discretos ofrecen una terminal adicional etiquetada SS, dando por
resultado un dispositivo de cuatro terminales, como el que aparece en la figura 5.23. Las terminales de fuente y compuerta estn conectadas por medio de contactos m~tlicos a las regiones
dopadas-n unidas por un canal-n como se muestra en la figura. La compuerta se encuentra
conectada tambin a una superficie de contacto metlico, pero permanece aislada del canal-n
por medio de una capa muy delgada de dixido de silicio (Si0 2). El SiO, es un tipo particular
(Drenaje)
D
Canal-n
Substrato
Substrato
,P
S
(Fuente)
Figura 5.23
232
Regiones
dopadas-n
de aislante conocido como dielctrico que ocasiona campos elctricos opuestos (como se indica por el prefijo di) dentro del dielctrico cuando se expone a un campo externamente aplicado. El hecho de que la capa SiO::! es una capa aislante revela el siguiente hecho:
Se debe a la capa aislante de SiOl del MOSFET explica la alta impedancia, muy
deseable, de entrada del dispositivo.
De hecho. la resistencia de entrada de un MOSFET es a menudo igual a la del JFET
nonnal, aun cuando la impedancia de entrada de la mayora de Jos JFET es lo suficientemente
alta para la mayora de las aplicaciones. La muy alta impedancia de entrada contina soportando totalmente el hecho de que la corriente de la entrada (le) es en esencia de cero amperes para
las configuraciones de polarizacin de dc.
El motivo de la etiqueta FET de metal-xido-semiconductor es ahora mucho ms obvia:
metal por las conexiones del drenaje, fuente y compuerta a las superficies adecuadas en particular.la tenninal de la compuerta y el control que ofrece el rea de la superficie de contacto~el
xido por la capa aislante de dixido de silicio y el semiconductor por la estructura bsica
sobre la cual las regiones de tpo n y p se difunden. La capa aislante entre la compuerta y el
canal ha dado por resultado otro nombre para el dispositivo: FET de compuerta aislada o
IGFET (por las siglas en ingls de, lnsulated Gate), aunque este nombre es cada vez menos
utilizado en la literatura actual.
..
-----
ss
233
-----.,.---agotamIento
Modo
incremental
------
I ms
_ - - - - - - - - - - Ve.;, = -1 \"
_ - - - - - - - - - - - Ves =-2-V
-4V
-6 -5 --4 -3 -1
Vp
Vp
\1
-5 V
0.3 V p
VD.'
En la figura 5.26, VGS tiene un voltaje negativo tal como -1 V. El potencial negativo en la
entrada tender a presionar a los electrones hacia el substrato de tipo p (cargas similares se
repelen) y atrae huecos del substrato de tipo p (cargas opuestas se atraen) como se muestra en
la figura 5.26. Dependiendo de la magnitud de la polarizacin negativa que aplica V cs' suceder un nivel de recombinacin entre los electrones y los huecos que reducir el nmero de
electrones libres disponibles para la conduccin en el canal-n. Mientras ms negativa sea la
polarizacin, ms alta ser la tasa de recombinacin. El nivel resultante de corriente de drenaje
es, por tanto, reducida con la polarizacin negativa creciente de VGS como se muestra en la
figura 5.25 para VGS = -1 V, -2 V, Y as sucesivamente, hasta el nivel de estrechamiento de
-6 V. Los niveles resultantes de corriente de drenaje y la grfica de la curva de transferencia se
conduce exactamente igual a la descrita para el JFET.
Capa de
SiO~
Canal-n
Proceso de
recombinaci6n
Substrato de
material-p
G~---i
+)
Contacto
metlico
Huecos atrados a!
potencia! negativo
en la compuerta
+
Electrones repelidos por
el potencial negativo en
la compuerta
Para los valores positivos de VGS la entrada positiva atraer electrones adicionales (portadores libres) desde el substrato de tipo p debido a la corriente de fuga inversa, y crear nuevos
portadores mediante la colisin resultante entre las partculas en aceleracin. Mientras el voltaje compuerta-fuente sigue aumentando en la direccin positiva, la figura 5.25 indica que la
corriente de drenaje se incrementar de manera acelerada debido a las razones listadas arriba.
234
Captulo 5
EJEMPLO 53
Trace las caractersticas de transferencia para un MOSFET de tipo decremental de canal-n con
IDss ~ !O mAy Vp = -4 V.
Solucin
En VGS
VGS
= OV. ID =
= V =-4 V.
VGS =
yen ID =
-4V
Vp
~
IDSS
= lOmA
IDSS
VGS
ID
OmA
= -2 V,
~
O.3Vp
ID =
lOmA
IDSS
~
= 0.3(-4 V)
= 2.5 mA
17
16
= -1.2 V
15
14
(, +IV\'
~ !O mA~ - -4 V) = 10 mA(l + 0.25)'
,
~
!O mA(1.5625)
I DSS :
'" 15.63 mA
3
2
-3
v,
-2
11:
-1
1
1
1
1
IDSS :
-1
4 1
1
1
LO.3V,
+1
Yc;s
-4 V.
235
ID
D(mA)
(mA)
____-----------~S=-l V
7
6
5
4
G 0--_1,
ss
~----------.,--- Ves;::: O V
__------------------ves =+\ V
. . .----------------ves
= +2 V
'f~--------------_VGS = +3 V
Ves =+4 V
Ves =+5 V
-1 O
-6
(,)
3 4 5 6
Vp
Ves
Ves = Vp = +6 y
(b)
(e)
con valores negativos de VDS' ID positiva como se indica (debido a que la direccin definida
ahora est invertida) y V GS con las polaridades opuestas como se muestra en la figura 5.28c. La
inversin en Ves traer como resultado una imagen de espejo (con respecto al eje ID) para las
caractersticas de transferencia como lo muestra la figura 5.28b. En otras palabras, la corriente
de drenaje aumenta desde el corte en VGS Vp en la regin positiva de Ves a 1DSS' y despus
c~mt.ina su crecimiento para valores negativos mayores de V GS. La ecuacin de Shockley
todava se aplica. pero necesita slo colocar el signo correcto tanto para V GS como para V p en
la ecuacin.
canal-n
(a)
236
canal-p
(b)
/t~~."
Smbolo
Voltaje drenajefuente
Valor
t;nidad
Vd,
Vos
20
2N3797
Vahaje comput'rta-fucme
V GS
JO
Vdc
1,
20
mAdc
P,
200
1.14
mW
mWOC
T;
+175
oC
T,t~
-6S a +200
oC
,,"'"OC
2 I
I
I!
CANAL-~-AGOTAM~
Caracterstica
Unidad
CARACTERSTICAS "APAGADO"
Voltaje de ruptura drenaje-fuente
(Vos = -7.0 V. ID = 5.0 .lA)
Corriente inversa de la compuerta (1 J
(VGs=-lOV,Vos=O)
(VGs-=~lOV,Vos=O.TA -= 150C)
20
25
1.0
200
-5.0
-7.0
1.0
pAdc
lGSS
Vcc
V{BRIOSX
2i'\3797
V GS(,pog1<!o)
2N3797
100O
Vd,
pAdc
CARACTERSTICAS "ENCENDIDO"
Corriente de drenaje con voltaje de cero en la entrada
(Vos'" 10 V'V os ""0)
2.0
2N3797
Corriente de drenaje en el estado encendido
I
I
mAdc
Ioss
2.9
6.0
mAdc
ID(cllCendido)
9.0
2N3797
14
18
- SliNAL
CARACTERSTICAS EN PEQUENA
1",1
jlmhos
2N3797
1500
2300
3000
2N3797
1500
1Y" 1
Admilancia de salida
(Los = 10 V, Ves = O, f = 1.0 MH,Z)
2~3797
Capacitancia de entrada
(\'os = 10v. \los =0, t == 1.0MH,Z)
27
60
pF
C",
2N3797
,umhos
C",
6.0
8.0
0.5
0.8
pF
CARACTERISTICAS FUNCIONALES
dB
(1) Es[e valor en I~ corriente incluye tallto Ja COlTiente de fuga del FET como la corriente de fuga a,ociada con el contacto de prueba y sus conexiones cuando se mide bajo la, mejores
condIcione, alcanzildas.
237
ticas normales de "encendido" y "apagado". Adems, ya que l D se puede extender ms all del
nivel de 1DSS' normalmente se proporciona otro punto que refleja un valor tpico de ID para
algn voltaje positivo (para un dispositivo de canal-n). Para la unidad de la figura 5.30, l D est
especificado como I D(oo",d(do) = 9 mA dc con VDS = 10 V Y VGS = 3.5 V.
5.8
Aunque existen muchas similitudes en la construccin y modo de operacin entre los MOSFET
de tipo decrementa} y de tipo incremental, las caractersticas del MOSFET de tipo incremental
son bastante diferentes de cualquier otro que hasta ahora obtuvimos. La curva de transferencia
no est definida por la ecuacin de Shockley, y la corriente de drenaje ahora est en corte hasta
que el voltaje compuerta-fuente alcance Una magnitud especfica. Entonces, el control de corriente en un dispositivo de canal-n ahora resulta afectado por un voltaje compuerta-fuente
positivo en lugar del rango de voltajes negativos encontrados para los JFET de canal-n y los
MOSFET de tipo decremental de canal-no
Construccin bsica
La construccin bsica del MOSFET de tipo incremental de canal-n se ofrece en la figura 5.31.
Una placa de material tipo p se fonna a partir de una base de silicio y una vez ms se le Conoce
como substrato. De la misma forma que con el MOSFET de tipo decremental, el substrato
algunas veces se conecta a la tenninal de la fuente, mientras que en otros casos hay disponible
una cuarta tenninal para el control externo de su nivel de potencial. Las terminales de la fuente
y drenaje se conectan una vez ms por medio de contactos metlicos a regiones dopadas n,
pero se observa en la figura 5.31 la ausencia de un canal entre las dos regiones dopadas n. Esta
es la diferencia primaria entre la construccin de los MOSFET de tipo decremental y los de
tipo incremental: la ausencia de un canal como un componente construido del dispositivo. La
capa de SiO, an est presente para aislar la plataforma metlica de la compuerta de la regin
entre el drenaje y la fuente, pero ahora est simplemente separada de una seccin de material
de tipo p. Por tanto, la construccin de Un MOSFET de tipo incremental es bastante similar
a la de un MOSFET de tipo decremental, excepto por la ausencia de un canal entre las terminales
del drenaje y la fuente.
Regin
dopada-n
Sin canal
Contactos
metlicos
Substrato
SS
Fgura 5.31
238
Regin
dopada-n
ss
Capa aislante
239
Cuando VGS se incrementa ms all del nivel de umbral, la densidad de los portadores
libre en el canal inducido se incrementan, dando por resultado un nivel mayor de corriente de
drenaje. Sin embargo, si se mantiene Ves constante y slo se aumenta el nivel de VDS' la corriente de drenaje eventualmente alcanzar un nivel de saturacin as corno ocurri al JFET y
al MOSFET de tipo decrementa\. La saturacin de ID se debe a un proceso de estrechamiento
descrito por un canal ms angosto al final del drenaje del canal inducido. como se muestra en
la figura 5.33. Al aplicar la ley de voltaje de Kirchhoff a los voltajes de las terminales del
MOSFET de la figura 5.33, se encuentra que
(5.11)
Estrechamiento (principio)
Reg.in de ag.otamiento
Substrato
tipop
Figura 5.33
Cambio en la regin de
agotamiento y el canal con aumento
en el nivel de Vos para un valor fijo
de VGS -
(5.12)
Por tanto. es obvio que para un valor fijo de VT' mientras mayor sea el nivel de V cs' mayor ser
el nivel de saturacin para Vos' como se muestra en la figura 5.33 por la localizacin de los
niveles de saturacin.
240
ID (mA)
II
10
9
8
7f6
5
4
3
~__---------------------------- Vos=+6V
j.. ___________________________
VGS:: +5 V
5 V,
10 V
~ov
15 V
25V~
6V
k = ____~ID~(~'"~C~en~d~id~O~)____
(VGS(encendido)
Sustituyendo 1D(encendido)
de la figura 5.34 da
=:
10 mA donde VGS(encendido)
lOmA
= 0.278
10 mA
10 mA
(6 Y)2
36 y,
k = ----=--=
(8 Y - 2 Y)'
(5.14)
VT)2
1()-3 AN2
y una ecuacin general para ID para las caractersticas de la figura 5.34 da por resultado:
241
Sustituyendo VGS = 4
V,
se encuentra que
= 0.278
x 10- 3 (4)
10- 3(2)2
= 1.B mA
ID (mA)
1[)(mA)
10
'10
--------7
---- _._--_._-
\les=+7V
3
2
Ves =+4V
Ves = +3 V
--------
VG;
10
15
20
VT
25\
vC,\,
v es =VT =2V
Figura 5.35
La curva de transferencia de la figura 5.35 es bastante diferente de aquellas otras obtenidas. Ahora, el dispositivo de canal-n (inducido) est totalmente en la regin de VGS positiva y
no aumenta hasta que Ves = VT' Surge entonces la pregunta sobre cmo graficar las caractersticas de transferencia dados los niveles de k y de Vp as como se incluye abajo para un MOSFET
en particular:
= O.5mA
242
Ve;
Ves
V,
\/T
(a)
(b)
l{)=(mAl
7
6
3
4
"
2
Ves
V,
(e)
y se obtiene un punto en el plano, como se muestra en la figura 5 .36b. Por ltimo se eligen
niveles adicionales de V GS y se obtienen los niveles resultantes de ID' En particular, para
Ves 6 V, 7 V Y 8 Vel nivel de ID es 2 mA, 4.5 mA y 8 mA respectivamente, como se
243
lD= (mA)
-o SS
-5
+
D
(a)
-4
-3
-2 -1
VT
I{)=(mA)
O Vas
___- - - - - - - - - - Ves = -5 V
(e)
(b)
Figura 5.37 MOSFET de tipo incremental de canal-p con VT : 2 Vy k = 0.5 x 10--3 AjV2.
canal-p
canal-n
JD
G~1
JD
G~9s
JD
ss
G~1
JD
G~9s
(,)
(b)
2N4351
EI\CAPSULADO 20-03. ESTILO 2
TO-72 (TO-206A:;')
Smbolo
Valor
t:nidad
25
Vdc
Voltaje drenaje-compuerta
Vos
V DG
30
Vd,
Voltaje compuerta-fuentc'
Corriente del drenaje
V(;,
ID
30
30
Vd,
mAdc
PD
300
1.7
,m\\'
mW/oC
T,
175
oC
-65a+175
oC
CANALN- INCREMENTAL
Voltaje
drenaje-fu~nte
T'l~
Smbolo
I Mnimo
:\11ximo
Unidad
Vdc
CARACTERSTICAS "APAGADO"
Voltaje de ruptura drenaje-fuente
VBRlDSX
25
loss
10
10
nAdc
IlAdc
less
:t 10
pAdc
VeS(Thl
1.0
Vdc
V OS(cnccnd,J",
1.0
ID(clICcnd,d,'1
3.0
mAd,
k'
1000
Capacitancia de entrada
(Vos = 10 V. VGS =0, f= 140 kHz)
CARACTERISTICAS "ENCENDIDO"
Voltaje de umbral de la compuerta
(Vos = 10 V. ID = 1O,uA)
Voltaje en encendido drenaje-compuerta
(ID = 2.0 mA. VGS = IOV)
Corriente de drenaje en encendido
(V Gs = lOV,V DS = 10 V)
,
"
CARACTERISTICAS EN PEQUENA
SENAL
Capacitancia drenaje-substrato
,umho
5.0
pF
C,,,
1.3
pF
Cdl,ubl
5.0
pF
fd,ccnnddo'
300
ohm~
45
"
'"
Resistencia drenaje-fuente
(V GS '" 10V'!o=0.f", 1.OkHz)
CARACTERSTICAS DE CONMUTACIN
Retardo de encendido (figura 5)
1"
1,
(V Gs = lOVdc)
t d:,
60
1,
100
6S
ns
ns
"'
5.8
245
EJEMPLO 5.4
k = ______I~D~(,~"~,,~"d~id~O~)______
La ecuacin (5.14):
(VGS(encendido) -
3mA
= -----=
(JO Y - 3 Y)'
= 0.061 x 10-3
b)
La ecuacin (5.13):
3X
1{}"
= - - - AN2
(7 y)2
49
AJV2
lo = k(Ves - Vr )2
Para Ves = 5 Y,
ID
D(mA)
7
6
5
4
3
2
10 11
12
13 J4 15
Ves
5.9
La delgada capa de SiO, que se encuentra situada entre la compuerta y el canal de los MOSFET
tiene el efecto positivo de ofrecer una caracterstica de alta impedancia de entrada para el
dispositivo, pero por esta capa extremadamente delgada se deben tener precauciones para su
manejo, que no eran necesarias en los transistores BJT o JFET. A menudo existe suficiente
acumulacin de carga esttica (la cual se capta de los alrededores) que establece una diferencia
de potencial a travs de la delgada capa, de tal forma que puede romper la capa y establecer la
246
conduccin a travs de ella. Por tanto, es muy importante que se deje el papel de embarque (o
anillo) de corto circuito (o conduccin) porque interconecta las terminales hasta que el dispositivo se va a insertar en el sistema. El anillo para corto circuito evita la posibilidad de aplicar
un potencial a travs de dos terminales cualquiera de) dispositivo. Con el anillo la diferencia de potencial se mantiene en O V entre dos terminales cualquiera. Por lo menos, siempre se debe
hacer tierra para permitir la descarga de la esttica acumulada antes de manejar el dispositivo,
y siempre levantar el transistor por el encapsulado.
A menudo existen ciertos transitorios (cambios bruscos en el voltaje o la corriente) en una
red cuando los elementos son retirados o insertados cuando se encuentra encendido. Los niveles
de transitorios con frecuencia pueden ser mayores de los que puede soportar el dispositivo; por
tanto, siempre se debe mantener apagado el sistema cuando se haga cualquier cambio en la red.
Normalmente se proporciona el voltaje compuerta-fuente mximo en la lista de valores
nominales mximos del dispositivo. Un mtodo para asegurar que no se exceda este voltaje
(debido quiz a efectos transitorios) para cualquier polarizacin es mediante la introduccin de
dos diodos Zener, como se muestra en la figura 5.41. Los diodos Zener estn situados uno
junto al otro para asegurar proteccin para cualquier polarizacin. Si ambos diodos Zener son
---
superior se encender con una cada de cero volts (de fonna ideal, para la regin de "encendido" positiva de un diodo semiconductor) a travs del otro diodo. El resultado es un voltaje
mximo de 30 V de la compuerta a la fuente. U na desventaja que se presenta con la proteccin
Zener consiste en que la resistencia de "apagado" de un diodo Zener es menor que la impedancia
de entrada'que se estableci por medio de la capa de Si0 2 . El resultado es una reduccin de la
resistencia de entrada, pero aun as es lo suficientemente alta para la mayora de las aplicaciones. La mayor parte de los dispositivos discretos tienen en la actualidad la proteccin Zener de
tal fonna que los cuidados anteriores no resultan tan problemticos. Sin embargo, todava es
mejor manejar con cautela los dispositivos MOSFET discretos.
5.10
L...
-1
1
1
1
1
1
1
___
J
S
VMOS
Una de las desventajas del MOSFET tpico consiste en los reducidos niveles de manejo de
potencia (por lo general, menos de 1 W) comparado con los transistores BJT. Se puede superar
Longitud efectiva
del canal
n+(substrato)
n+
Canal ms ancho
D
Figura 5.42
deunVMOS.
Construccin
5.10
VMOS
247
modo incremental). El trmino vertical se debe bsicamente al hecho de que el canal se encuentra ahora formado en la direccin vertical, en vez de la direccin horizontal para el dispositivo planar. Sin embargo, el canal de la figura 5.42 tambin tiene la apariencia de un corte en
V en la base del semiconductor, que se destaca como caracterstica para la memorizacin
mental del nombre del dispositivo. La construccin de la figura 5.42 es muy simple en naturaleza al eliminar algunos de los niveles de transicin de dopado. pero a su vez permite una
descripcin de las facetas ms importantes de su operacin. .
La aplicacin de un voltaje positivo sobre el drenaje y de un voltaje negativo sobre la
fuente con la compuerta en O V o en algn nivel positivo de "encendido" tpico ,como el que se
muestra en la figura 5.42. dar por resultado el canal-n inducido en la regin angosta de tipo p
del dispositivo. Por tanto, se define la longitud del canal mediante la altura vertical de la regin
p, que puede ser mucho menor que el de un canal de construccin plano. Sobre un plano
horizontal, la longitud del canal est limitada de 1 a 2 micrmetros (pm) (1 pm = 10-6 m). Se
pueden controlar las capas de difusin (de la misma forma que la regin p de la figura 5.42) en
pequeas fracciones de un micrmetro. Dado que las longitudes decrecientes de canal dan
como resultado niveles reducidos de resistencia, el nivel de disipacin de potencia del dispositivo (potencia disipada en fonna de calor) se reducir en los niveles de operacin de corriente.
Adems, el rea de contacto entre la regin n+ se incrementa mucho debido a la construccin
vertical, 10 que contribuye a una reduccin mayor en el nivel de resistencia y a una rea mayor
para corriente entre las capas dopadas. Tambin existen dos trayectorias de conduccin entre el
drenaje y la fuente para contribuir a un mayor valor de corriente, como 10 muestra la figura
5.42. El resultado neto es un dispositivo con corrientes de drenaje que pueden alcanzar niveles
de amperes con niveles de potencia que exceden los 10 W.
Por lo general:
Comparados con los MOSFET planares disponibles en el mercado, los FET VMOS
tienen niveles reducidos de resistencia en el canal y mayores valores nominales, de
corriente y de potencia.
Adems, una caracterstica importante de la construccin vertical es:
5.11
CMOS
248
v,
v,
'-.. _-v
,. encendido"
\..
"encendido"
'----v
MOSFET de canal-p
MOSFET de canal-n
Substrato de tpo n
Como muestra la figura 5.44. un inversor es un arreglo complementario de uso muy efectivo. De l~ misma mai.1era que se present para los transistores de conmutacin, un inversor es
un elemento lgico que "invierte" la seal aplicada. Esto es, si los niveles lgicos de operacin
son O V (estado O) y 5 V (estado 1), un nivel de entrada de O V dar por resultado un nivel de 5 V
Y viceversa. Se absenta en la figura 5.44 que ambas entradas estn conectadas a la seal de
entrada y los dos drenajes a la salida VO ' La fuente del MOSFET de canal-p (Q,) est conectada
directamente al voltaje aplicado Vss ' mientras que la fuente del MOSFET de canal-n (Q,) est
conectada a tierra. Para los niveles lgicos definidos arriba, la aplicacin de 5 V en la entrada
deben dar por resultado una salida aproximada de O V. Con 5 Ven Vi (respecto a la tierra). V GS,
= Vi Y Q, est "encendido", dando por resultado una resistencia muy baja entre el drenaje y la
fuente, como se muestra en la figura 5.45. Ya que Vi y Vss estn en 5 Y, Ves, = O V, lo cual es
menor que el VT necesario para el dispositivo y da por resultado un estado "apagado". El nivel
de resistencia resultante entre el drenaje y la fuente es muy alto para Q2' como se muestra en la
figura 5 AS. Una aplicacin simple de la regla del divisor de voltaje indicar que V u se encuentra muy cerca de O V o en el estado O. estableciendo el proceso de inversin deseado. Para
un voltaje aplicado Vi de O V (estado O). Ves. O V Y Q, estar apagado con Vss , -5 V.
encendiendo el MOSFET de canal-p. El resultado consiste en que Q, presentar un 'pequeo
nivel de resistencia y Q una gran resistencia y Vo == Vss = 5 V (el estado 1). Debido a que la
corriente de drenaje que fluye en cada caso est limitada por el transistor "apagado" en el valor
de fuga, la potencia que disipa el dispositivo en cada caso es muy bajo. En el captulo 17 se
presentan ms comentarios sobre la aplicacin de lgica eMOS.
GS
,_t
V
;s=5V
MOSFET
de canal-p
Q,
(estado 1)
Q} apagado
R]VSS
oVu=OV
(estado O)
+
5V
V" = - - == O V (estado O)
R] + R~
Q] encendido
L-~"""1
+
Ves, -
MOSFET
de cana!-n
Q,
...
S.l!
CMOS
249
-SmboloRelaciones bsicas
Curoa de transferencia
Resistencia y capacitancia
de entrada
JFET
(canal-n)
ID
1DSS
IG=OA,ID=ls
~:
I Dss .
vp
I
I
I
V 2
lo=IDSS 1-~
eJ
vp
rD
MOSFET
tipo incremental
Vp
'
V,
Ri> lOlOQ
C,: (1 - 10) pF
DSS
,
I
I
I
I
I
I
I
O Ves
Ves
ID
Ic=OA./D=Is
(canaln)
,._--}:
JDVT
I
D(~~"dido)
VGS(=ndido)
ID = k(Ves - Ves
k=
R, > 10 1O .Q
C,: (1 - 10) pF
--------
(n?
/ D(cncend,do)
V GS(Th)
V GSlcnccndldo)
(VGS(.ncendido) - VGS(Th?
250
Ves
)
f
I DSS
ID=IDSsl-VpeJ
lo=OA.ID =ls
~~:
:
vp
loss
4
-f--
V, 0.3
MOSFET
tipo decremental
(canal-n)
'oss
--2
Ves
nombre
JN
El formato es muy similar al que se usa para el transistor BJT. El nombre consiste de la
literal J, que es un designador para JFET, junto con el nmero l. Los nodos a los cuales se
conectan las terminales estn listados en el orden en que aparecen en el ejemplo anterior. Por
ltimo, se debe introducir el nombre del modelo con objeto de proporcionar una ubicacin que
definir los parmetros del JFET.
El siguiente es el formato para la descripcin del. modelo:
.MODEL
especificaciones de parmetros
El .MODEL requerido es seguido por el nombre del modelo como se list en la instruccin
anterior. NJF especifica que se trata de un JFET de canal-n, mientras que PJF explicara un
JFET de canal-p. Se puede especificar una seleccin de hasta 14 parmetros. Sin embargo,
para estos propsitos ser suficiente especificar VTO y BETA. VTO es el voltaje de umbral
que se especifica normalmente como Vp- BETA no es la f3 definida para los transistores BJT
sino la que se determina en la siguiente ecuacin:
(5.15)
Por ejemplo, si Vp = -4 V e 1DSS = 8 mA, se generarn los valores ')ue aparecen en la instruccin anterior del modelo. Esto es. VTO =-4 Vy BETA =IDss/1 Vp l' = 8 mAl (4V)' =8 mAl
16 V' = 0.5 X 10-3 AN'.
Ambas instrucciones aparecern en un anlisis de PSpice que se desarrollar en el captulo 6 en una configuracin de divisor de voltaje. Se debe empezar a reconocer la similitud de las
instrucciones utilizadas para tener acceso a los parmetros a la red. Continan las similitudes
para una amplia variedad de dispositivos, lo cual permite un ajuste relativamente fcil al anlisis de las redes que contienen una gran variedad de elementos.
251
PROBLEMAS
3. a)
b)
e)
d)
e)
D
g)
h)
i)
GS
VGS
=-1.8 V.
= -4 V.
VGs =-6Y.
Calcule VDS para Ves = O V e ID::; 6 mA utilizando las caractersticas de la figura 5.10.
Con los resultados del inciso a, calcule la resistencia del JFET para la regin ID = O mA a 6
mApara Ves=Ov.
Determine VDS para Ves = -1 Ve ID::; 3 mA.
Con los resultados del inciso e, calcule la resistencia del JFET para la regin ID::; O rnA a 3
mApara Ves =-l V.
Detennine VDS para V GS::;: -2 Velo = 1.5 mA.
Usando los resultados del inciso e, calcule la resistencia del JFET para la regin JD = O mA
a 1.5 mApara VGs =-2 y.
Despus de definir el resultado del inciso b como T o ' precise la resistencia para VGS ;;: -1 V
utilizando la ecuacin (5.1) y comprela con los resultados del inciso d.
Repita el inciso g para V GS= -2 V utilizando la misma ecuacin, y compare los resultados con
el inciso f.
Basndose en los resultados de los incisos g y h, aparenta la ecuacin (5.1) ser una aproximacin vlida?
252
ID (mA)
VGS=V
I
1/
8'
-IV
I
I
1/
2V
f--
_1
-3V
4V
I
I
SV
10
15
20
25
;;6 v
VDS (V)
VGs=-S V
12. Dados loss = 16 mA y V p =-5 V. dibuje las caractersticas de transferencia utilizando los datos de
los puntos de la tabla 5 .1. Precise e1 va10r de 1D a partir de la curva. cuando VGS -= -3 V Y comprelo
con el valor determinado al utilizar la ecuacin de Shockley. Repita lo anterior para Ves:;::: -1 V.
13. Un JFET de canal-p tiene parmetros del dispositivo de loss = 7.5 mA y V p = 4 V. Trace las
caractersticas de transferencia.
14. Dados I DSS = 6 mAy Vp = -4.5 V:
a) Calcule ID cuando Ves =-2 Vy -3.6 V.
b) Determine Ves cuando ID = 3 mA y 5.5 mA.
16. Defina la regin de operacin del JFET 2N5457 de la figura 5.18 utilizando el rango proporcionado de I DSS y Vp- Esto es, dibuje la curva de transferencia definida por elloss y Vp mximos y la
curva de transferencia definida por ellDSS y V p mnimos. Seale despus el rea resultante entre las
dos curvas.
17. Defina la regin de operacin del JFET de la figura 5.46 si Vos max
;::
5.5 Instrumentacin
18. Con el uso de las caractersticas de la figura 5.21, determine ID cuando Ves = --0.7 V Y VDS = 10 V.
19. Al referirse a la figura 5.21, se encuentran los valores de estrechamiento definidos por la regin
VDS < IVpl =3V?
20. Determine V p para las caractersticas de la figura 5.21 utilizando loss e ID en algn valor de VGS'
Esto es. slo sustituya en la ecuacin de Shockley y resuelva para Vp- Compare el resultado con el
valor supuesto de -3 V de las caractersticas.
Problemas
253
21. Utilizando IDSS = 9 rnAy Vp =-3 V para las caractersticas de la figura5.21, calcule lo cuando Ves =
-1 V usando la ecuacin de Shockley y comprela con el nivel que aparece en la figura 5.21.
Calcule la resistencia asociada con el JFET de la figura 5.21a para V GS = O V desde ID = O rnA
hasta 4 mA.
b) Repita el inciso a para Ves = -0.5 V desde lo = O mA hasta 3 mA.
c) Al asignar el nombre ru al resultado del inciso a y rd al resultado del inciso b, utilice la
ecuacin (5.1) para determinar r d y comprelo con el resultado del inciso b.
22. a)
V.
31. Si la corriente de drenaje para el MOSFET 2N3797 de la figura 5.30 es de 8 mA, cul es el valor
mximo permisible de VDS si se utiliza el valor nominal mximo de potencia?
b)
b)
35. Dadas las caractersticas de transferencia de la figura 5.47, determine VT y k Y escriba la ecuacin
general para lo'
36. Dados k == 0.4 X 10-3 A/V 2 e ID(enCendidO) = 3 mA con Ves{enCendido) = 4 V, determine V r
37. Para el MOSFET de tipo incremental de canal-n, la corriente mxima de drenaje es de 30 mA.
Determine VGS en este nivel de corriente cuando k::: 0,06 X 10-3 A/V2 Y VTes el valor mximo.
254
D(mA)
25
20
,1
O
Figura 5.47
10
Problema 35.
38. Aumenta la corriente de un MOSFET de tipo incremental en la misma proporcin que un MOSFET
de tipo decremental en la regin de conduccin? Revise con cuidado el fonnato general de las
ecuaciones, y si sus conocimientos en matemticas abarcan el clculo diferencial, calcule dIDI
dVesY compare sus magnitudes.
39. Trace las caractersticas de transferencia de un MOSFET de tipo incremental de canal-p si Vr =
-5 V Y k = 0.45 X 10-3 AN2
40. Dibuje la curva de ID = 0.5 X 10-3 (\12 es) elD = 0.5 x 10- 3 (Ves -4)2 para Ves desde O a 10 V. Tiene
un impacto significativo VT = 4 V sobre el nivel de ID en esta regin?
5.10 VMOS
41. a)
Describa con sus propias palabras por qu el FET VMOS resiste unos valores mayores de
corriente y potencia que la tcnica estndar de constrUccin.
b) Por qu los FET VMOS tienen niveles reducidos de resistencia del canal?
c) Por qu se desea un coeficiente positivo de temperatura?
5.n
CMOS
* 42.
a) Describa con sus propias palabras la operacin de la red de la figura 5.44 con Vi::; OV.
b) Si el MOSFET "encendido" de la figura 5.44 (con Vi::; O V) tiene una corriente de drenaje de
4 mA con VDS::; 0.1 V, cul es el nivel aprox.imado de resistencia del dispositivo? Si lo::;
0.5 pA para el transistor "apagado", cul es la resistencia aproximada del dispositivo? Sugieren los niveles de resistencia que suceder el nivel deseado de voltaje de salida?
43. Investigue en su biblioteca escolar la lgica eMOS y describa el rango de operaciones y de ventajas bsicas de esta tecnologa.
Problemas
255
CAPTULO
6.1
INTRODUCCIN
En el captulo 5 se estudi que para una configuracin de transistor de silicio se pueden obtener los niveles de polarizacin al utilizar las ecuaciones caractersticas VBE = 0.7 V, le = f3'B e
le ::= lEo La relacin entre las variables de entrada y de salida la proporciona /3. la cual asumi
una magnitud fija para el anlisis que se llev a cabo. El hecho de que beta sea una constante
establece una relacin lineal entre le e lB. El duplicar el valor de lB duplicar el nivel de le y
as sucesivamente.
Para el transistor de efecto de campo la relacin entre las cantidades de entrada y de salida
es no lineal, debido al trmino cuadrtico en la ecuacin de Shockley. Las relaciones lineales
resultan en lneas rectas cuando se dibujan en una grfica de una variable en funcin de la otra,
mientras que las relaciones no lineales dan por resultado curvas como las que se obtuvieron
para las caractersticas de transferencia de un JFET. La relacin no lineal entre ID Y VGS puede
complicar el mtodo matemtico del anlisis de dc de las configuraciones a FET. Una solucin
grfica limita las soluciones a una precisin de dcimas, pero resulta un mtodo ms rpido
para la mayora de los amplificadores. Debido a que el sistema grfico es por lo general el ms
comn, el anlisis de este captulo tendr una orientacin ms grfica en vez de tcnicas matemticas directas.
Otra diferencia distintiva entre el anlisis de los transistores BIT y FET es que la variable
de entrada que controla un transistor BJT es el nivel de la corriente, mientras que para el FET
la variable de control es un voltaje. Sin embargo, en ambos casos la variable de salida controlada es un nivel de corriente que tambin define los niveles importantes de voltaje del circuito
de salida.
Las relaciones generales que pueden aplicarse al anlisis en dc de todos los amplificadores
a FET son
(6.1)
e
(6.2)
(6.3)
256
Es particularmente importante observar que todas las ecuaciones anteriores son slo para
el dispositivo.' stas no cambian con cada configuracin de red. siempre y cuando el dispositivo se encuentre en la regin activa. La red slo define el nivel de corriente y el voltaje asociado
VR ,
leRe
(OA)R e
= OV
La cada de cero volts a travs de Re permite reemplazar VG por un corto circuito equivalente,
como el que aparece en la red de la figura 6.2 redibujado de manera especfica para el anlisis
en de.
V DD
RD
D+
D
I;"-----lf----o
v;,
v,
C,
o------l
l'
C,
cc
--~ ~,
i
'='
ee
1
'='
Figura 6.1
-.L
V GS -
s -
figura 6.2
en de.
257
VGS = O
(6.5)
Debido a que VGG es una fuente fija de de, el voltaje VGS es de una magnitud fija, lo que da por
resultado la notacin "configuracin de polarizacin fija".
Ahora, el nivel resultante de corriente de drenaje ID lo controla la ecuacin de Shockley:
Ya que VGS resulta una cantidad fija para esta configuracin, su magnitud y signo pueden
sustituirse con facilidad en la ecuacin de Shockley, adems de calcular el nivel resultante de
VD' Este es uno de los pocos casos en que una solucin matemtica es muy directa para una
configuracin a FET.
En la figura 6.3 se muestra un anlisis grfico que hubiera requerido una grfica de la
ecuacin de Shockley. Es importante recordar que la eleccin de VGS = Vp /2 dar por resultado una corriente de drenaje de 1DSS /4 cuando se grafique la ecuacin. Para el anlisis de este
captulo sern suficientes los tres puntos definidos por 1DSS' VP Yla interseccin recin descrita
con objeto de graficar la curva.
-VGG'
Red ...........
Punto Q -.............
(solucin)
Figura 6.4
258
Miliampermetro
ID
\'CSQ
f~ I
Voltmetm
+ -
~'"
de prueba negm
El voltaje del drenaje a la fuente de la seccin de salida puede calcularse si se aplica la ley
de voltaje de Kirchhoff de la siguiente manera:
(6,6)
Recuerde que los voltajes de un sOlO subndice se refieren al voltaje en un punto respecto a la
tierra. Para la configuracin de la figura 6.2.
(6,7)
= VD
VD =
VDS
Vs
+ Vs = VDS +OY
VD
= VDS
Adems,
Ves = Ve
Vs
Ve
= VGS
+ Vs
Ve
= Ves
(6,8)
Ves + O Y
(6,9)
El hecho de que VD = VDS Yque Ve = Ves parece obvio a partir del hecho de que Vs = O Y,
pero tambin se incluyeron las derivaciones anteriores con objeto de enfatizar la relacin que
existe' entre la notacin de doble subndice y de un solo subndice. Ya que la configuracin
necesit~,,\e dos fuentes de dc, su empleo est limitado, y no podr incluirse en la siguiente lista
de configuI:~ciones FET ms comunes.
259
~--------------------------------------------EJEMPLO 6.1
16V
ID'
Q
VDS'
VD'
Vc.
21&
Vs'
D
Ios s = lOmA
Vp =-8V
+
Ves
IMn
2V
.".
Solucin
Mtodo matemtico:
a)
Vcs
Q
-VGG
-2V
v),
-2
10 mA 1 - - -8 V
~
~
e)
10 mA(l - 0.25)'
5.625mA
10 mA(0.75)'
10 mA(0.5625)
16 V - 11.25 V
d)
VD ~ VDS ~ 4.75V
e)
VG ~ VGS ~ -2 V
Vs ~ OV
f)
4.75 V
Mtodo grfico: La curva de Shoekley resultante y la lnea vertical en VGS ~ -2 V se proporcionan en la figura 6.7. Es verdad que es difcil leer ms all del segundo decimal sin aumentar
lo(mA)
[DSS=
lOmA
9
8
7
6
- 5
=5.6mA
ID
Q
lDss=2.5mA
------"2
-8 -7 -6 -5 -4 -3 -2 -1
-
260
Captulo 6
Vp
2
=-4V
o
Figura 6.7 Solucin grfica para
la red de la figura 6.6.
b)
c)
ID = 5.6mA
Vo~ = VOIJ
IdlD
= 16 V - 11.2 V = 4.8 V
VDS = 4.8 V
Ve = Ves = -2 V
d)
VD
e)
f)
Vs
OV
Los resultados confinnan con claridad el hecho de que los sistemas matemtico y grfico
generan sol~cjgl}~S_ muy cercanas.
6.3
CONFlGURACIN DE AUTOPOLARIZACIN
v, o----}r--~--o---..
c,
Para el anlisis en de los capacitares pueden reemplazarse una vez ms por "circuitos
abiertos", y el resistor Re puede cambiarse por un corto circuito equivalente dado que le = OA.
El resultado es la red de la figura 6.9 para el anlisis en dc.
La corriente a travs de Rs es la corriente de la fuente Is' pero Is = ID Y
e
+
Para el lazo cerrado que se indic en la figura 6.9 se tiene que
-Ves - VR ; =0
y
Ves = -VRs
vc,
s
+
v,;
Rs
(6.10)
En este caso podemos ver que Ves es una funcin de la corriente de salida ID' Y no fija en
magnitud, como ocurri para la configuracin de polarizacin fija.
261
ID
= IDss(1
(
= 1DSS~
~sj
-Irfis)2
----v;:-
o
Al desarrollar el tnnino cuadrtico que se indica y al reorganizar los trminos. puede lograrse
una ecuacin de la siguiente fanna:
IJ)
+ K/ D + K 2 = O
loss
__
/
~~-L~L-~~
Vp
Vp
VGS=OV,ID=OA(VGs=-lrfis)
_ __
\lGS
f"lgura 6.10
Definicin de un punto
sobre la recta de autopolarizacin.
ID =
I DSS
-1 R = _ IDs!?s
luego
/Y'S
El resultado es un segundo punto con el objeto de dibujar la lnea recta como se muestra en la
figura 6.11. Luego se dibuja la lnea recta por medio de la ecuacin (6.10) y se obtiene el punto
262
Captulo 6
loss
loss
2
o
Figura 6.11 Trazo de la recta de
autopolarizacin.
estable en la interseccin de la lnea recta y la curva caracterstica del dispositivo. Los valores estables de ID Y de V GS pueden determinarse y utilizarse para encontrar las otras cantidades de
inters.
Puede calcularse el valor de VDS si aplicamos la ley de voltaje de Kirchhoff al circuito de
salida, lo que da por resultado
pero
(6.11)
Adems:
(6.12)
(6.13)
(6.14)
EJEMPLO 62
b)
e)
d)
e)
f)
VGs '
Q
ID'
Q
VDS'
Vs.
VG
20V
VD'
3.3 kD
+
1M!>
Figura 6.12
Ejemplo 6.2.
263
Solucin
a)
= -(4 mA)(l
km
= -4 V
~--"----
Red-
:
4
3
2
Ves=OV'/o=OmA
-8 -7 -6 -5 -4 -3 -2 -1
Ves(V)
Figura 6.13
Trazo de la recta de
auto polarizacin para la red de la
figura 6.12.
ID
(mA)
8
7
5
4
-6
-s
(Vp )
-4 -3 -2 -1
VGs(V)
(Vp )
2
264
Captulo 6
-6 -5 -4
VCSQ =
-1
I DQ = 2.6mA
Ves (V)
-2.6 V
b)
111
En el punto estable:
l'
ID = 2.6 mA
o
e)
La ecuacin (6.11):
= 20 V
20 V
11.18 V
= 8.82 V
d)
La ecuacin (6.12):
Vs = Irfls
(2.6 mA)(l kQ)
= 2.6V
e)
La ecuacin (6.13):
f)
La ecuacin (6.14):
Ve = OV
11.42 V
EJEMPLO 63
a)
b)
Solucin
Obsrvese la figura 6.16.
t 'n
(mA)
Rs =100Q
J D = 4 mA. Ves == -0.4 V
Punto Q
5
4
3
Punto Q
-6 -5 -4 -3 -2 -1
Ves (V)
Figura 6.16
Ves(J=-4.6 V
a)
Ejemplo 6.3.
En el eje de ID.
IDQ
=6.4mA
De la ecuacin (6.10).
b)
En el eje de Ves.
VesQ
=-4.6V
De la ecuacin (6.10).
ID
=0.46 mA
Podemos observar cmo los niveles ms bajos de Rs acercan la recta de carga de la red
hacia el eje JD' mientras que los niveles ms altos de Rs acercan la recta de carga de la red hacia
el eje Ves'
265
-.:;
---------------------------------------------------EJEMPLO 6.4
V G.
Vs.
VDS'
1.5 k<1
\>-----1(,---0 v,
S<lluciu
ID
1.5kQ
+
V GS
+
V
Rs
680<1
I DSS
l2mA
~
4
figura 6.18 Trazo del
equivale?te de de de la red
de la ligt.ra 6.17.
3mA
ID
(mA)
12
lDSS
II
10
4../ D "3.8mA
3
-6
-5
Vp
266
Captulo 6
-4
-3
-2
-1
= - 3V
2
como se muestra en la figura 6.19. Al utilizar el punto de operacin de la figura 6.19 se obtiene
vGS
b)
'" -2.6V
De la figura 6.19.
ID Q '" 3.8mA
c)
VD = VDD - IrJiD
= 12 V - (3.8 mA)(1.5 kQ)
= 12V
- 5.7V
= 6.3V
d)
Ve = OV
Vs = Irl's = (3.8 mA)(680 Q)
e)
= 2.58 V
f)
VDS = VD - Vs
= 6.3 V - 2.58 V
= 3.72 V
6.4
ro
VDO
Ro
R,
(
o
oVo
C,
..
+
R,
c,
R,
R,
R,
... +
lCi,=.OA
Ve
R,
VDl)
RD
R,
v,
VDD
lo
+
t0+
Ve;
I,
Ve;
R,
VR,
C,
.,..
""
.,..
.,..
.,..
Figura 6.21
.,..
267
lentes con objeto de pennitir una separacin mayor de las regiones de entrada y salida de la
red. Debido a que f G = O A, la ley de corriente de Kirchhoffrequiere que fR, = fR, Yque el circuito equivalente en serie que aparece a la izquierda de la figura pueda utilizarse para encontrar el nivel de Ve' El voltaje Ve' igual que el voltaje a travs de R2 , puede encontrarse si se
utiliza la regla del divisor de voltaje de la siguiente manera:
(6.15)
El resultado es una ecuacin que todava incluye las mismas dos variables que aparecen
en la ecuacin de Shockley: V GS e f D' Las cantidades V G YRs estn fijas por la construccin de
la red. La ecuacin (6.16) es an la ecuacin para una lnea recta, pero el origen ya no es un
punto de la recta. No es difcil el procedimiento para dibujar la ecuacin (6.16) si se procede
como se indica a continuacin. Debido a que cualquier lnea recta requiere la definicin de dos
puntos, primero est el hecho de que en cualquier punto a lo largo del eje horizontal de la
figura 6.22 la corriente ID = O mA. Entonces, si se selecciona JD para ser igual a. O mA, en
esencia se est estableciendo en algn lugar sobre el eje horizontal. Puede calcularse la localizacin exacta mediante la simple sustitucin de ID = OroA en la ecuacin (6.16) y encontrando
el valor resultante de Ves de la siguiente manera:
VGS = VG - f}?s
= Ve - (O mA)Rs
(6.17)
El resultado especifica que siempre que se grafique la ecuacin (6.16), en caso de haber seleccionado f D = O mA, el valor de VGS para el dibujo ser de VG volts. El punto que se acaba de
determinar aparece en la figura 6.22.
I DSS
ID=OmA,
vGs = vG
/'
-------4~---------+----------__~~---~
vp
Figura 6.22
268
Capitulo 6
+vo
vos
Para el otro punto se utiliza el hecho de que en cualquier punto sobre el eje vertical
VGS = O V, Y se resuelve para el valor calculado de ID:
VGS =
Ve - [Jis
OV = Ve - [Jis
e
[D =Ve
-1
Rs vc;s=ov
(6.18)
El resultado especifica que las veces que se grafique la ecuacin (6.16), siempre que VGS = O,
el nivel de [D est determinado por la ecuacin (6.18). Esta interseccin aparece tambin en la
figura 6.22.
Los dos puntos definidos arriba permiten dibujar una lnea recta con objeto de representar
la ecuacin (6.16). La interseccin de la lnea recta con la cunra de transferencia en la regin a la
izquierda del eje vertical definir el punto de operacin y los niveles correspondientes de ID y
de Ves'
Debido a que la interseccin sobre el eje vertical se calcula mediante ID = VG I Rs y VG est
fijo debido a la red de entrada, los valores mayores de Rs reducirn el nivel de la interseccin
ID como se muestra en la figura 6.23. Parece muy obvio a partir de la figura 6.23 que:
Cuando aumentan los valores de R s dan por resullado valores menores eswbles de 1D'
as como valores ms negativos de Vcs'
Una vez que se han calculado los valores estables de [D, Y de VGS Q ' el anlisis restante de
la red puede desarrollarse de la manera usual. Esto es,
VDS = VDD - [D(R D + Rs)
(6.19)
VD = VDD - [JiD
(6.20)
"'s : : [Jis
(6.21)
IR
,=
[R
,=
VDD
(6.22)
R + Rz
269
------------------------------------------------------------EJEMPLO 6.5
b)
V;.
ID
el
dl
V S'
e)
VDG "
vGS
+16V
VDS'
2.4 kQ
>2.1 MQ
I~~F
,(
t-
)'
v, e
270 k.Q
Figura 6.24
I DSs =8mA\\
Vp =--4V
l-
5 ~F
o V;,
>1.5 kn
r: 20
~F
_L
Ejemplo 6.5.
Solucin
al
(270 kQ)(l6 V)
2.1 MQ + 0.27 MQ
1.82 V
y
VGS = VG
Irfls
VGS = +1.82 V
lo (mA)
8 (lDSS)
7
5
4
3
2
ID =2.4mA
Q
~ 10 = 1.21 mA(VGs = O V)
-4
(Vp )
-3
-2
-1
VGsQ =-1.8 V
12
ve =1.82 V
(lo=OmA)
270
Capitulo 6
Figura 6.25
1.82 V
ID =
= 1.21 mA
1.5 kQ
La recta de polarizacin que se obtuvo aparece en la figura 6.25 con los valores del punto de
operacin
in'J
Ves" = -1.8 V
y
b)
= 2.4mA
VD = VDD - IfiD
= 16 V - (2A mA)(2. 4 kQ)
= 10.24 V
e)
d)
VDS
6.64 V
VDS
e)
VD - Vs
= 6.64 V
10.24 V - 3.6 V
voIta~e
VDe = VD - Ve
10.24 V - 1.82 V
= 8.42 V
EJEMPLO 6.6
VD'
Vs.
VDD = 20V
~,lD
lvss=-lOV
figura 6.26
Ejemplo 6.6.
271
()
al Se obtiene una ecuacin para Ves en trminos de ID al aplicar la ley de voltaje de Kirchhoff
a la seccin de entrada de la red como est redibujada en la figura 6.27 .
/,
Vos
...
Solucin
-Ves - [sRs + V ss =
o
R,~
1.5 kQ
pero
[s
= 11)
(6.23)
Figura 6.27
Clculo de la ecuacin
de la red para la configuracin de la
figura 6.26.
El resultado es una eCtlacin muy similar en su formato a la ecuacin (6.16) que puede
sobreponerse a las caractersticas de transferencia, empleando el mismo procedimiento de la
ecuacin (6.16). Para este ejemplo.
Para Ves = a v,
a = lav
- ID (1.5kQ)
lOV
= 6.67mA
1.5kQ
Los puntos que se obtienen para la grfica estn identificados en la figura 6.28.
ID (mAl
9 (IDSS)
3
2
-1
O 1
10
Ves = -0.35 V
6.26.
Se graficaron las caractersticas de transferencia utilizando el punto de la grfica establecido por Ves = V/2 = -3 V/2 =-1.5 Ve [D = I Ds!4 = 9 mA/4= 2.25 mA, que tambin aparece
en la figura 6.28. El punto de operacin establece los siguientes niveles de estabilidad:
ID = 6,9mA
Q
VesQ =-O.35V
b)
272
=O
VDS
(6.24)
= 30 V - 22.77 V
7.23 V
VD = VDD - loRD
= 20 V - (6.9 mA)(1.8 kQ) = 20 V - 12.42 V
e)
= 7.58 V
d)
VDS = VD - Vs
Vs = VD - VDS
= 7.58 V - 7.23 V
= 035 V
6.5
Las similitudes que hay en la apariencia entre las curvas de transferencia de Jos JFET y de los
MOSFET de tipo decremental permiten un anlisis similar de cada uno en el dominio de de. La
diferencia ms importante entre los dos es el hecho de que el MOSFET de tipo decremental
permite puntos de operacin con valores positivos de V GS y niveles de ID que excedan I Dss . De
hecho, para todas las configuraciones realizadas hasta ahora, el anlisis es el mismo si el JFET
se reemplaza por un MOSFET de tipo decrementa!.
La nica parte sin definir en el anlisis consiste en la fonna de graficar la ecuacin de
Shockley para los valores positivos de VGS . Qu tan lejos debe extenderse la curva de transferencia en la regin de valores positivos de VGS y valores de ID mayores que 1DSS? Para la
mayora de las situaciones este rango necesario estar bien definido por los parmetros del
MOSFET y por la recta de polarizacin que se obtuvo de la red. Unos cuantos ejemplos indicarn el impacto del cambio de dispositivo en el anlisis obtenido.
lDQ y VGS,.
VDS'
EJEMPLO 6.7
18 V
>1.81d1
110MO
OMU
750 O
273
Solucin
+1 V)'
=6mAl---3 V
6 mA
~ + ~)'
= 6 mA(l.778)
= 10.67 mA
La curva de transferencia que result aparece en la figura 6.30. Si seguimos de acuerdo con la
manera que se describi para los JFET, se tiene:
10 MO(l8 VJ
Ecuacin (6.15):
= 1.5 V
lOMO + 1l0MO
Ecuacin (6.16):
VGS
VG
l"Rs
1.5 V - I D (750 O)
lo (mAl
-2
-1 :
VGS
vGsQ =-O.8 V
En la figura 6.30 aparecen tanto los puntos de la grfica como la recta de polarizacin obtenida. El punto de operacin resultante:
I DQ
'"
3.1 mA
VGS Q = -O.S V
274
Captulo 6
b)
La ecuacin (6.19):
VDS
_ 10.1 V
EJEMPLO 6.8
Los puntos de la grfica son los mismos para la curva de transferencia como se muestra en
la figura 6.31. Para la recta de polarizacin,
Iv (mA)
---- JD =7.6mA
Q
-3
-2
-1
Vp
,,
V GS
2
=+0.35
Ves
Figura 6.31
Ejemplo 6.8.
1.5 V
La recta de polarizacin est incluida en la figura 6.31. Notamos en este caso que el punto de
operacin estable da por resultado una comente de drenaje que excede 1DSS con un valor positivo para VGS. El resultado:
I DQ = 7.6 IDA
V GSQ = +0.35 V
b)
La ecuacin (6.19):
3.18 V
275
~--------------------------------------EJEMPLO 6.9
a)
b)
20V
6.2kQ
o t~,
v,
0>---)11-----.-------'1---4
1MQ
2.4 kQ
--------
Figura 6.32
Ejemplo 6.9.
Solucin
a)
como la que se obtuvo para la configuracin JFET. estableciendo el hecho que VGS debe ser
menor que cero volts. Por tanto, no existe la necesidad de graficar la curva de transferencia
para los valores positivos de VGs ' aunque en esta ocasin se hizo para completar las caractersticas
de transferencia. Un punto de la grfica para las caractersticas de transferencia de VGS < OV es
ID
I DSS
~--
8mA
~
-8 y
Vp
VGS ~
2mA
4
~
-4Y
2
y dado Vp ~ -8 Y, para VGS > O Y se seleccionar
VGS ~ +2 Y
= 8mA
= 12.5 mA
+2
Y)2
1---8 Y
En la figura 6.33 aparece la curva de transferencia que se obtuvo. Para la recta de polarizacin,
en VGS ~ O Y, ID ~ O mA. Al elegir V Gs = -6 V se obtiene
I
VGS
--6 Y
2.4kU
~---=
El punto Q resultante:
I DQ = 1.7 mA
VGsQ
b)
VD = VDD - loRD
= 20 Y - (1.7 mA)(6.2 kU)
9.46 V
276
-4.3 V
2.5 mA
ID
(mA)
5
4
3
_2_--ID =1.7mA
1
Q
-5 -f4 -3 -2 -1
Ves
YasQ = -4.3 V
El siguiente ejemplo utiliza un diseo que tambin puede aplicarse a los transistores JFET.
A primera vista aparece algo simple, pero a menudo causa cierta confusin cuando se analiza
por primera vez debido al punto de operacin especial.
EJEMPLO 6.10
20V
1.5 kQ
Debido a que Ves est fija en OV, la comente de drenaje debe ser I DSS (por definicin). En otras
palabras.
VGS Q = OV
e
ID Q = lOmA
6.6
Las caractersticas de transferencia del MOSFET de tipo incremental son muy diferentes de las
encontradas para el JFET y los MOSFET de tipo decremental. pero se obtiene una solucin
grfica muy diferente a las encontradas en secciones precedentes. Lo primero y quiz ms
imponante es recordar que para el MOSFET de tipo incremental de canal-n, la corriente de
drenaje es cero para aquellos niveles de voltaje compuerta-fuente, menores que el nivel del
umbral VGS(Th)' como lo muestra la figura 6.35. Para los niveles de VGS mayores que VGS(Th)' la
corriente de drenaje se define mediante
277
-t:
I~
ID(cncendidol
___________________________ _
----------,"-- ---------.
, I
V GS., "YGS
VGS(~ncendido)
lD=OmA
F'tgura 6.35
de canal-n.
"
(6.25)
Ya que las hojas de especificaciones por lo general proporcionan el voltaje del umbral y un
nivel de corriente de drenaje (1 D(enCendido), as{ como su nivel correspondiente de VG5(encendido)'
pueden definirse dos puntos de inmediato como lo muestra la figura 6.35. Para completar la
curva, primero tiene que determinar la constante k de la ecuacin (6.25) a partir de los datos de
las hojas de especificaciones mediante la sustitucin en la ecuacin (6.25) y resolviendo para
k de la siguiente manera:
ID(encendido)
k =
= k(VGS(encendido) -
VGS(Th2
1D(encendido)
---==='---(VGS(encendido)
(6.26)
VGS(Thj)2
Una vez que k est definida, pueden calcularse otros niveles de ID para los valores seleccionados de V cs. Por lo general, un punto entre V GS(Th) y VGS(encendido) y uno un poco mayor que
Ves(encendido) ofrecern una cantidad suficiente de puntos para graficar la ecuacin (6.25) (obsrvense IDI e IDzen la figura 6.35).
(6.27)
278
Capitulo 6
Ii
,I
I
,-------<r-------H(-----o~,
,--------<1 D
D
O-----)I---______----o--t~l
G
'1,
-:;:
Figura 6.36
Figura 6.37
Equivalente de de de
(6.28)
Se obtiene una ecuacin que relaciona las mismas dos variables como la ecuacin (6.25),
(6.29)
Sustituyendo Ves = O V en la ecuacin (6.28), se tiene
(6.30)
Las grficas definidas por las ecuaciones (6.25) y (6.28) aparecen en la figura 6.38 con el
punto de operacin resultante.
Ves
279
-r:;
-----------------------------------------------------EJEMPLO 6.11
2ill
~---+---I~(---o ~,
I
~F
10 Mn.
-+----191
v, O>--U)--
I~F
...
"'''',
Figu'ra.6.39
Ejemplo 6.11.
Solucin
k = _ _ _I",D","",OC",,,Od,,;d,,,o,,-l_ __
(VGS(encendidO)
VGS(Th))2
6mA
6x 10--3
('<l V - 3 V)2
25
; -----;
Nv 2
12
11
10
8
7
1D(coccndido)
- -
6
5
4
012345678910
I
VGS(Th)
280
Captulo 6
VGSlcncend,o
0.24
11.76mA
j(J-J(lO V - 3 V)'
11
VeS(Th):
0.24 x 10-3(49)
como aparece tambin en la figura 6.40. Los cuatro puntos son suficientes para grafiear la
curva total para el rango de inters como se muestra en la figura 6.40.
= 12 V - 1D(2 kQ)
La ecuacin (6.29):
Ves
V DD = 12VI'D=OmA
La ecuacin (6.30):
La recta de polarizacin que result aparece en la figura 6.41. El punto de operacin:
ID = 2.75 mA
Q
VGS = 6.4 V
con
VDS
~ Ves = 6.4 V
Q
IO=mA
12
1\
\0
9
8
7
Voo 6
RD
5
4
ID =-2.7SmA-3
Q
2 3 4 5
9 10 11 12
(VDD )
+ vGS
En la figura 6.42 aparece un segundo arreglo de polarizacin comn para el MOSFET de tipo
incremental. El hecho de que IG ~ OmA da por resultado la siguiente ecuacin para Vee como
se deriva a partir de una aplicacin de la regla del divisor de voltaje:
Figura 6.42 Arreglo de
(6.31)
6.6
281
Cuando se aplica la ley de voltaje de Kirchhoff alrededor de la malla indicada en la figura 6.42
resulta
+VG - V GS - V R, = O
VGS = VG
VR ,
(6.32)
VDD = O
VDS = V DD - V R s
VR D
(6.33)
Debido a que las caractersticas son una grfica de''ID en funcin VcS' y que la ecuacin
(6.32) relaciona las mismas dos variables, pueden graficarselas dos curvas en la misma grfica y
hacer el clculo de la solucin en la interseccin de ambas. U~ vez que se conocen 1DQ Y Veso'
pueden entonces calcularse todas las cantidades restantes de la'red, tales como VDS' VD Y VS.
\
EJEMPLO 6.12
Determinar ID" VGsQ ' as como VDS para la red de la figura 6.43.
4QV
3 k!l
22k!l
2N4351
VGs(Th) = 5 V
ID (encendido) = 3 mA
Y Vos (encendido) = 10 V
+
18 M.o.
0.82 ill
Soluciu
Red:
(18 MQ)(40 V)
La ecuacin (6.31):
= 18 V
22MQ + 18MQ
VGS
La ecuacin (6.32):
= VG
Irfis
= 18 V
- ID(O.82 kQ)
Cuando ID = O mA,
V GS = 18 V - (O mA)(O.82 kQ) = 18 V
VGS
= 18 V
=O V,
- ID(O.82 kQ)
In
18 V
= - - - = 21.95 mA
O.82kQ
282
ID (mA)
30
VG
= 21.95
Rs
20
o
Figura 6.44
Dspositivo:
VGS(Th)
= 5 Y,
1Dlenccndido)
3 mA con VGS(encendido) = 10 V
1D(encendido)
La ecuacin (6.26):
:::;:
3mA
- - - - - - = 0.12 X IQ-3 NV2
(lOY - 5 Y)'
e
ID = k(V GS - V GS(Th2
VGsQ = 12.5 V
La ecuacin (6.33):
VDS
V DD - ID(R s + RD )
40Y-25.6Y
= 14.4 V
283
Configuracin
JFET
{'f
Solucin grfica
Ecuaciones pertinentes
In
RIJ
_i
JFET
con autopolarizacin
VDS
RG
Punto
Voo - JoRs
d""
Ves = -lrfis
VDS
Rs
83:'"
.{
P"UIO~
,,=
JFET
(Ro = O a)
ve
+ Rs)
pumud
POlarizagin fija
MOSFET de tipo
decrementa!
Polarizacin mediante
divisor de voltaje
MOSFET de tipo
incremental
Configuracin por
retroalimentacin
MOSFET de tipo
incremental
Polarizacin mediante
divisor de voltaje
284
Captulo 6
Voo
VDS
+ Vs.\. -
= V:){)
+ Rs)
PuulO
RD
CC
S
Ro
Vos = VOD
IsRs
R:
Ro
Rs
PunIOQ':J)
Voso = -VCG
VOS = VOD -loRs
V,
=---
'7
V,
VOD
Ro
D(encc
_
G -
R;:YDD
+ R2
RT
ID
Punto Q
Ve;
Va' ID
RI - R 2
Ves = Vo -lsRs
Vos = Vuo - lo(R D + Rsl
Ve;
01 V""
R'
R~VDD
Ves = VDS
VGS = VDD -loRD
-ro
VplV'GS
Ve
Ves
lo
loss
Ro
/VesQ ::;; O V
~
V(;S = -l,/?\
VD = V DO
Vs = loRs
V5_\ Ves
lo
f>S~
Yc;sQ= O V
ID(i == Ivss
d'"
R2
Punto Q
"""
Rs
tf
rJ- ~
Vss
lo(Ro
V,
R]
Ve vr.s
lD'\S
Vos = Y ss - loRs
Ro
In
Ro
MOSFET
de tipo decremental
v,
R,
Re
Ve;
'DSS
Ves = Ye - loRs
d'"
d"
O
ID
V _ = R~VDD
(,
RI + R:!
-Vss
JFET
(Ves
OV)
Ves
- - 1'0
Vp:v-G.I'
RD
R~
V p VGC
1055
Ro
RI
aj
Iv
Ro
Compuena comn
JFET
Re
JFET
con polarizacin mediante
divisor de voltaje
ID,\)
VCSQ::O -VCiG
ve
R.
~OQ
Ve Ve~
lo
~
Vesnl
VDD Ves
GSfcncend,dol
ID
~
VesiTl'ti
Ve Ves
.--t.
6.8
REDES COMBINADAS
Ahora que se estableci el anlisis en de para una variedad de configuraciones a BJT y FET, se
presenta por s misma la oportunidad de analizar las redes con ambos tipos de dispositivos. Es
fundamental entender que el anlisis slo requiere que primero se estudie el dispositivo que
proporcionar un voltaje o un nivel de corriente en la terminal. Luego, la puerta se encuentra
abierta para calcular otras cantidades y concentrarse en las incgnitas restantes. Estos son, por
lo general, problemas que resultan interesantes, debido al reto que implica encontrar la entrada, y luego utilizar los resultados de las ltimas secciones y el captulo 5 para hallar las cantidades importantes de cada dispositivo. Las ecuaciones y relaciones que se necesitan slo son
las que hasta ahora se han utilizado en ms de una ocasin, as que no existe la necesidad de
desarrollar nuevos mtodos de anlisis.
EJEMPLO 6,]3
r-----------------~r-016V
2.7 ka
82kn
1Mn
p= 180
24kQ
1.6kn
Figura 6045
Ejemplo 6.13.
Solucin
A partir de la experiencia pasada, ahora se sabe que VGS es, por lo general, una cantidad importante para determinar o escribir una ecuacin con objeto de analizar las redes con JFET. Debido
a que Ves es un valor para el cual no es obvia una solucin inmediata, se dar nfasis a la configuracin del transistor bipolar. La configuracin mediante divisor de voltaje es una donde
puede aplicarse la tcnica aproximada (/3RE =(180 x 1.6 kQ) =288 H.l > IOR, =240 kQ), lo
cual permite un clculo de VB utilizando la regla del divisor de voltaje en el circuito de entrada.
Para VB:
24 kQ(l6 V)
= 3.62 V
82kQ + 24kQ
Con el hecho que VBE = 0.7 V se obtiene
VE
= VB -
V BE
= 3.62 V
- 0.7 V
= 2.92 V
6,8 Redes combinadas
285
lE
_R
_
E
RE
VE
2.92 V
:
1.825 mA
1.6kQ
RE
le '" lE : 1.825 mA
con
/D:/s:/e
VD : 16 V - /D(2.7 kQ)
16V - 4.93 V
: 11.07 V
La pregunta sobre cmo calcular Ve no es tan obvia. Tanto VCE como VDS son cantidades
desconocidas que evitan que se establezca una relacin entre VD Y VeO de VE y VD' Un examen
ms cuidadoso de la figura 6.45 indica que Ve est relacionado a Vs mediante Ves (suponiendo
que VRc : O V). Si puede encontrarse VGS' se podr conocer VB , y calcularse Vea partir de
Luego surge la pregunta acerca de cmo encontrar el valor de ~sQ a partir del valor
estable de ID' Los dos valores se encuentran relacionados mediante la ec~cin de Shockley:
y Vese puede detenninarse bajo un esquema matemtico al resolver VesQ y sustituir los valores
numricos. Sin embargo, se regresa al mtodo grfIco para trabajar slo en el orden inverso
que se utiliz en las secciones precedentes. Primero se trazan las caractesticas de transferencia del JFET como se muestra en la figura 6.46. Luego se establece el nivel de 1DQ por medo de
una lnea horizontal como se muestra en la misma figura. Luego se determina VGSQ al dibujar una lnea desde el punto de operacin hacia el eje horizontal, dando por resultado
El nivel de Ve:
Ve
: 7.32 V
ID (mA)
12 'DSS
10
2
-
--~~~~~~~~
-6 -5
O
Vp
286
ID =1.825 mA
Q
EJEMPLO 6.14
3.6kf1
470 k.Q
fi= 80
2.4 kQ
.,..
Solucin
En este caso no existe una trayectoria obvia para determinar un valor de vohaje o de corriente
para la configuracin a transistores. Sin embargo, al revisar el JFET con autopolarizacin,
puede derivarse una ecuacin para VGS y as calcular el punto de operacin estable resultante
con la ayuda de tcnicas grficas. Esto es,
= -2.6 V
lB = -
le
f3
1 mA
= - - = 12.5
80
lDSS
J1A
6
5
VB = 16 V - lB(470 kQ)
1. 1.61 mA
= 10.125 V
l--I D =lmA
Q
VE ~ VD
VB - VBE
-4 -31-2 -1
Vp
10.125 V - 0.7 V
!
VGS
9.425 V
Figura 6.48
=-2.6 V
287
6.9
DISEO
El proceso de diseo no est limitado slo a las condiciones de de. En el proceso del diseo
total entran el rea de aplicacin, el nivel de amplificacin deseado, la potencia de la seal y
las condiciones de operacin como unas cuantas de las condiciones existentes. Sin embargo,
primero tiene que concentrarse en el establecimiento de las condiciones de de que se eligieron.
Por ejemplo, si estn especificados los niveles de VD e ID para la red de la figura 6.49,
puede detenninarse el nivel de VGSQ mediante una curva de transferencia y tambin se puede
calcular Rs a partir de V GS ; -1nRs' Si est especificado V DD , puede calcularse el valor de RD a
partir de RD ; (VDD - VD)IlD' Desde luego, es posible que los valores de Rs y de RD no sean
valores estndar disponibles en el mercado, y que requieran del 'USo del valor comercial ms
cercano. Sin embargo, junto con las tolerancias (rangos de valores) que normalmente se especifican para los parmetros de una red, rara vez causar un problema real'en el proceso de
diseo la pequea variacin debida a la seleccin de valores estndares.
La anterior es slo una posibilidad durante la fase de diseo que involucra la red"deJa
figura 6.49. Es posible que slo se hayan especificado V DD y R D junto con el valor de VDS' Pero
debe especificarse el dispositivo que se va a utilizar junto con el nivel de Rs' Parece lgico que
el dispositivo deba tener un valor mximo de VDS mayor que el valor de diseo especificado
con cierto margen de seguridad.
Por lo general, para los amplificadores lineales es una buena prctica elegir los puntos de
operacin que no alcancen los valores de saturacin (lDSS)' o las regiones de corte (Vp )' Es
verdad que durante el diseo son razonables unos puntos iniciales, para VGSQ los valores cercanos a Vp /2 o de IDss /2 paralDQ Desde luego, en cualquier proceso de diseo no deben excederse los valores mximos de ID ni de VDS que aparecen en las hojas de especificaciones.
Los ejemplos que siguen a continuacin tienen un diseo u orientacin hacia la sntesis,
de tal forma que se proporcionan los valores especficos, y deben calcularse los parmetros de
la red como RD , Rs' V DD , y as sucesivamente. En cualquier caso, el enfoque es en muchos
casos opuesto al descrito en secciones anteriores. En algunos ejemplos. se trata slo de aplicar
la ley de Ohm de una forma adecuada. En particular, si se solicitan valores de resistencias, el
resultado se logra mediante la simple aplicacin de la ley de Ohm de la siguiente manera:
Rdesconocida =
1R
(6.34)
donde VR e IR a menudo son parmetros que se localizan en forma directa a partir de los valores
de voltaje y corriente especificados.
EJEMPLO 6.15
Para la red de la figura 6.50 estn especificados los niveles de VDQ Y de 1DQ' Calcular los valores
necesarios de RD y de Rs' Cules son los valores estndar ms cercanos disponibles en el
mercado?
20V
IDQ
= 2.5 mA
RD
F'Igura 6.50
288
Captulo 6
Ejemplo 6.15.
Solucin
Por la definicin de la ecuacin (6.34),
8V
20V - l2V
= - - = 3.2ka
2.5mA
2.5mA
-(- 1 V)
_-_(V-"G""SQ,--)
- - - = 0.4ka
2.5 mA
ID (mA)
6lDSS
5
4
3
2
=2.5mA
.... ---ID
-3
-2
Vp
-1,
= -1 V
GSQ
= 0.4 ka
Rs
=> 0.39 ka
EJEMPLO 6.16
r-------------.-~16V
Solucin
1.8kO:
con
ID
91 ill
47 kQ(l6 V)
0------0 12 V
= 5.44 V
47 ka + 91 ka
~ _ _ _....t--
VDD - VD
RD
47kQ
16V - 12V
=
= 2.22mA
1.8 kQ
-~
Irfis
Rs =
7.44 V
= 3.35 ka
2.22mA
El valor ms cercano que est disponible en el mercado es de 3.3 kQ.
6.9 Diseo
._------
289
---------------------------------------------EJEMPLO 6.17
10 M.o.
VDS
VGS(eN:rodido) = 6 V
JD(enco:lldido) ::: 4 mA
VOS(rh)
=3v
Solucin
Con ID == 1D(encendido) :;;; 4 mA Y VGS;;::: VGS(encendido)
VDS
:;;;
= V GS = +VDD
6V = iVDD
VDD = 12 V
V RD
V DD -
VDS
V DD -
iVDD
ID
6V
= -- =
1D(encendido)
1D(encencido)
+V
DD
----'=--
1D{encendido)
1.5kQ
4mA
6.10
LOCAUZACIN DE FALLAS
Cuntas veces se ha construido una red con cuidado slo para encontrar que cuando se
aplica la potencia, la respuesta es totalmente inesperada y no cumple con los clculos teri-
cos? Cul es el siguente paso? Se trata de una mala conexin? Se trata de una mala
lectura en el cdigo de color de un elemento resistivo o simplemente de un error en el proceso constructivo? Parece muy vasto y a menudo es frustrante el rango de posibilidades. El
proceso de localizacin de fallas que se describi al principio del anlisis de las configuraciones a BIT debe cerrar la lista de posibilidades y aislar el rea del problema siguiendo un
plan de ataque preciso. Por lo general, el proceso se inicia mediante una verificacin de la
construccin de la red y de las conexiones de las terminales. Luego, se sigue con la verificacin de los niveles de voltaje entre las terminales especficas y la tierra, o entre las terminales de la red. Rara vez se miden los niveles de corriente porque estos manejos obligan a
modificar la estructura de la red con objeto de insertar el medidor de corriente. Desde luego,
una vez obtenidos los niveles de voltaje, pueden calcularse los niveles de la corriente
empleando la ley de Ohm. En cualquier caso, debe tenerse una idea del nivel esperado del
voltaje o la comente para que la medicin tenga cierta importancia. Por tanto, el proceso de
localizacin de fallas puede iniciar con cierta esperanza de xito si se entiende la operacin
290
Capitulo 6
bsica de la red junto con algunos valores esperados del voltaje o la corriente. Para el
amplificador a JFET de canal-n est entendido con claridad que el valor estable de VGSQ est
limitado a O V o a un voltaje negativo. Para la red de la figura 6.54, VGSQ est restringido a
los valores negativos en el rango desde O V hasta Vp" Si se Conecta un voltmetro como lo
muestra la figura 6,54, con la punta de prueba positiva (normalmente roja) a la entrada y la
punta de prueba negativa (normalmente negra) a la fuente, la lectura debe tener un signo
negativo y una magnitud de unos cuantos volts. Cualquier otra respuesta tiene que considerarse como sospechosa y debe investigarse.
El nivel de VDS normalmente se encuentra entre el 25 y el 75% de V DD , Una lectura de OV
para VDS indica que o bien el circuito est "abierto" o el JFET tiene un corto circuito interno
entre el drenaje y la fuente. Si VD tiene VDD volts, resulta obvio que no existe una cada a travs
de RD debido a la falta de corriente a travs de RD y deben verificarse las conexiones para
revisar su continuidad.
Si el nivel de VDS parece inadecuado, puede verificarse sin problemas la continuidad de]
circuito de salida al conectar a tierra la punta de prueba negativa del voltmetro, y tomando la
medicin de los niveles de voltaje desde VDO a tierra con la ayuda de la terminal positiva, Si VD ~
VDD' puede que la corriente a travs de RD sea cero, pero existe continuidad entre VD Y VDD' Si
Vs = VDD' el dispositivo no est abierto entre el drenaje y la fuente, pero tampoco "encendido".
Sin embargo, se confirma la continuidad de Vs' En este caso es posible que exista una conexin
pobre entre Rs y la tierra que puede no Ser muy obvia. Tambin es posible que la conexin interna entre el cable de la punta de prueba y el conector de la terminal se encuentren separados.
Tambin existen otras posibilidades como un dispositivo en corto del drenaje a la fuente, pero
la persona que se encuentre localizando la falla simplemente tendr que concentrar las causas
posibles del funcionamiento errneo.
Puede verificarse la continuidad de una red midiendo slo el voltaje a travs de cualquier resistencia de la red (excepto para Re en la configuracin JFET). La indicacin de una
de O V revela de inmediato la falta de corriente a travs del elemento debido a un circuito
abierto en la red.
El elemento ms sensible en las configuraciones a BJT y JFET es el amplificador en s
mismo. La aplicacin de un voltaje excesivo durante las fases constructiva o de prueba, o el
uso indebido de valores incorrectos de resistores que ocasionan altos niveles de corriente,
pueden destruir el dispositivo. Si se cuestiona la situacin del amplificador, la mejor prueba
para el FET es el trazador de curvas, ya que no slo revela si el dispositivo es operable, sino
tambin sus rangos de valores de corriente y voltaje. Algunos probadores pueden indicar que el
dispositivo an se encuentra bsicamente en buen estado, pero no indican que su rango de
operacin se ha reducido de manera severa.
El desarrollo de buenas tcnicas de localizacin de fallas proviene en gran medida de la
experiencia y el nivel de confianza en cuanto a qu esperar y por qu. Desde luego, existen
ciertas ocasiones en que parecen desaparecer misteriosamente las razones de las causas de una
respuesta extraa cuando se verifica una red. En estos casos, lo mejor es no confiarse y continuar Con la construccin. Debe encontrarse la causa de tal situacin "'buena o mala" muy
sensible o de lo contrario puede volver a ocurrir en el momento ms inoportuno.
6.11
s
rojo
negro
Vcs
Figura 6,54
Rs
..:
Verificacin de la
operacin en de de la
configuracin del JFET con
autopo!arizacin.
FET DE CANAL-P
Hasta ahora el anlisis se ha limitado slo a los FET de canal-n, Para los FET de canal-p se
necesita una imagen de espejo de las curvas de transferencia y se invierten las direcciones
definidas de comente, como se muestra en la figura 6.55 para los diversos tipos de FET.
Se observa en todas las configuraciones de la figura 6.55 que cada voltaje de la fuente
de alimentacin es un voltaje negativo que consume corriente en la direccin indicada. En
particular, se observa que contina la notacin de doble subndice para los voltajes tal
como se defini para el dispositivo de canal-n: V GS' VDS' y as sucesivamente. Sin embargo, en este caso VGS es positivo (positivo o negativo para el MOSFET de tipo decrementa!)
y VDS negati va.
6.11
FET de canal-p
291
-r:;
-VDD
ID
IDSS
RD
h+
VDS
+
VGS
tls
Rs
VDD
Vp
VGS
ID
tlD
lDss
RD
=R
+
I~
VGS
VDS
R,
Rs
., ,.
tls
VG
Vp
VGS
-VDD
RD
tlD
RG
+
VDS
+
VGS
Figura 6.55
VGS
Configuraciones de cana.l-p.
292
Captulo 6
~
------------------------------------------------------------EJEMPLO 6.18
y
Calcular 1DQ' V esQ
VDS
1.8k!l
'-_____+-+t/s
~F
Figura 6.56
Ejemplo 6.18.
Solucin
20kQ(- 20 V)
- - - - - = -4.55 V
20 kQ + 68 kQ
Ves = Ve + Irfis
Seleccionando ID = O mA se tiene
ID = - - = -
-4.55 V
= 2.53mA
1.8 kQ
Rs
que tambin aparece en la ligura 6.57. El punto de operacin estable que se obtiene a partir de
la figura 6.57:
ID, = 3.4 mA
Ves, = 1.4 V
/D (mAl
ID=3.4mA.-Q
-5 -4 -3 -2 -1
o1I
I
4
Vp
6.11
FET de canaJ-p
293
6.12
Debido a que la solucin de una configuracin a FET necesita que se dibuje la curva de transferencia en cada anlisis, se desarroll una curva universal til para cualquier nivel de I DSS y de
Vp. En la figura 6.58 se proporciona la curva universal de un JFET de canal-n o el MOSFET
de tipo decremental (para los valores negativos de VesQ )' Se observa que el eje horizontal no es
el de VGS' sino el de un nivel nonnalizado definido por V GS/ IV p 1, con la indicacin IV p 1, lo
que significa que slo debe tomarse en cuenta su magnitud, mas no su signo. Para el eje verticalla escala tambin es un valor normalizado de loilo~s' El resultado es tal que cuando lo =
lossel cociente es 1, y cuando VGS = Vpel cociente VG / I V p I es de-!. Se observa tambin que
la escala para ID/IDSS se encuentra a la izquierda en lugar de la derecha como se encontr para
ID en los ejercicios anteriores, Las dos escalas adicionales a la derecha necesitan presentarse.
La escala vertical llamada m puede utilizarse por s misma para encontrar la solucin a las
configuraciones de polarizacin fija. La otra escala, llamada M, se utiliza junto con la escala m
!.L
IVpl
m=--
I DSS
-"-'-0.8
Figura 6.58
Curva universal de
polarizacin para el JFET.
294
Captulo 6
M=m x
Rs IDss
---~
-0.4
-! t----,
+-,
-0.2
'--+-"
vGO
IVpl
para encontrar la solucin para la configuracin mediante divisor de voltaje. Las escalas para
m y M provienen de un desarrollo matemtico que involucra las ecuaciones de la red y la escala
normalizada recin presentada. La siguiente descripcin no se concentra sobre el motivo por el
cual la escala m se extiende desde O a 5 cuando VGsil Vp I = -0.2, Y la escala M desde O a 1
cuando \/GS ~ Vp = 0, sino en la fonna de usar las escalas resultantes para obtener una solucin para las configuraciones. Las ecuaciones de m y de M son las siguientes, con \/G tal como
se defini por medio de la ecuacin (6.15).
J
IVpl
(6.35)
m=--IDssRs
(6.36)
con
VG =
R2 VDD
R + R 2
Es importante tener en cuenta que la belleza de este mtodo se debe a que ya no es necesario
trazar la curva de transferencia para cada anlisis, a que la sobreposicin de la recta de
polarizacin resulta mucho ms sencilla y a que son menos los clculos. El uso de los ejes m y
M se explica mejor mediante unos ejemplos que utilicen dichas escalas. Una vez que ha quedado claro el procedimiento, es mucho ms rpido el anlisis y ms preciso tambin.
Calcular los valores del punto de operacin estable tanto de ID como de VGS para la red de la
fIgura 6.59.
EJEMPLO 6.19
16V
3.9Hl
0.05 ll'
V;
o V,
--...,)11----,----..
0-0
0.05
~F
lMO
40 ll'
1.6kO
...
Hgura 6.59
Ejemplo 6.19 .
Solucin
IVpl
1-3VI
m = - - = - - - - - - = 0.31
IDssRs
(6 mA)(1.6 kQ)
La recta de autopolarizacin definida por Rs se grafica al dibujar una lnea recta desde el
origen y a travs del punto definido por m = 0.31, as como se muestra en la figura 6.60.
El punto Q obtenido:
0.18
-0.575
295
IV,I
ID
GG
M=m x IVpl
m=--
[DssRs
I Dss
H--,--
-1
.. +--1
..J __ _
_.~
H0.2
j,
,
_1.0
-0.8
'
-0.6,
-0.4
-++
VGS =-0.575
IV,I
Figura 6.60
~
,,-,-~
O.3f~'~
o
: -0.2
VGS =-0.26
IV,I
siguiente manera:
l DQ = 0.181DSS = 0.18(6 mAl = 1.08 mA
y
EJEMPLO 6.20
VGsQ = -0.5751 Vp 1
= -0.575(3 V) = -1.73 V
Calcule los valores en el punto de operacin de ID Y VGS para la red de la figura 6.61.
~--------~~--~18V
2.2kO
91OkO
1.uF
......---1:'(1------<0 V,
Vi 0-0-_~:):~---+---11-
1-
1.uF
220kO
: 1.2 kO
296
FIgura 6.61
Ejemplo 6.20.
Solucin
El clculo de m da
m
1Vp 1
--
1--6 V 1
----(8 mA)( 1.2 kQ)
0.625
La determinacin de VG
(220 kQ)(l8 V)
= 3.5
910 kQ + 220 kQ
Al encontrar M se tiene
M
m x
VG
I
vpl
V) ~ 0.365
0.625 (3.5
6V
Ahora que se conocen m y M, puede dibujarse la recta de polarizacin sobre la figura 6.60.
Entonces, se observa que aunque los valores de IDSS y Vp son diferentes para las dos redes,
puede utilizarse la misma curva universal. Primero se encuentra M sobre el eje M como se
indica en la figura 6.60. Despus se dibuja una lnea horizontal hacia el eje m, yen el punto de
interseccin con el eje se aade entonces la magnitud de m, como lo muestra la figura. Con el
punto que se obtuvo sobre el eje m y la interseccin sobre M, se dibuja una lnea recta para
intersecar la curva de transferencia y as definir el punto Q.
Esto es,
IDQ
0.531DSS
con
W 8V
2.2kQ
9!OkQ
VTO_V
__ 6V
IVp l2
1.2kQ
figura 6.62
IIJ.
mediante PSpice.
297
CIRCUlT DESCRIPTION
********.************************.*******.***************************.
VDD 2 O 18V
Rl 2 1 910K
R2 1 O 220K
RD 2 3 2.2K
RS 4 O 1.2"
J1 3 143M
\'TO
BETA
****
-6
222.000000E-06
DC TRANSFER CURVES
VDD
1.800E+Ol
V(l,4)
-1.565E+OO
TEMPERATURE.
27.000 DEG
i(RD)
'.225E-Ol
I?ar~metros
son capturados, segn aparecen en la figura 6.63, de igual fonna que en los captulos
previos con el JFET introducido, usando los formatos descritos tambin en el captulo 5. El
voltaje que se solicita como V(l,4) es VGS y la corriente I(RD) es ID . Se observa cmo son
similares los resultados con los del ejempl6 6.20 con ID = 4.24 rnA (ejmplo 6.20) e ID = 4.23
mA (PSpice), y VGS = -1.56 V (ejemplo 6.20) y VGS Q = -1.57 V (PSpice).
Q
Q
procedimiento para inicializar la red con los enunciados VIEWPOINTS e IPROBE. El JFET
J2N3819 aparece dentro de la biblioteca eval.slb de la caja de dilogo Gel Part, la cual se
seleccion mediante la secuencia Draw - Get New Part - Browse. Cuando se elige en la
biblioteca, la Descripcin (Descriplion) que aparece sobre la lista en la caja de dilogo, se
298
Captulo 6
indica como un JFET de. tipo decremental de canal-n (n-channel jfet-depletion). Si se selecciona OK, aparecer el smbolo JFET para su ubicacin en la pantalla. Se coloca el JFET sobre
la localizacin deseada y se oprime el botn derecho del apuntador (mouse) para terminar el
proceso. Para los valores iniciales de VTO y BETA, slo se selecciona el smbolo JFET que
est sobre el dibujo una vez (pero slo una vez) y se opta por la seleccin Edit en la barra de
mens. Siguiendo la secuencia Edit - Model - Edit Instance Model, el Editor de Modelo
(Model Editor) aparecer y se podr inicializar VTO en -{iV y BETA en 0.222E-3. Una vez
inicializados, se elige OK para asignar estos valores en la aplicacin.
En este ejemplo, VIEWPOINTS e IPROBE tendrn toda la informacin necesaria. Para
acelerar la ejecucin, se selecciona Analysis seguido por Probe Setup y se elige Do Not
Auto-Run Probe. Una vez que se termina. la secuencia OK - Analysis - Simulation proporcionar los resultados que aparecen en la figura 6.64.
La corriente de drenaje igual a 4.23 mA es una rplica exacta de la solucin con DOS as
como el voltaje VGS = V(l,4) =3.5044 V -5.076 V =-1.57 V.
BASIC
Si se utiliza un lenguaje como BASIC, entonces es necesario encontrar una solucin comn
mediante el empleo de tcnicas matemticas para las ecuaciones que se definieron por la red y
el dispositivo. Para la red de la figura 6.65a, se observa que el dispositivo est descrito por la
ecuacin de Shockley (6.65b):
(6.37)
VGS = VG
VG =
con
Irfis
(6.38)
R2 VDD
(6.39)
R + R2
V,
--)1--+--'"
Ipss
v,
R,
VGG
(a)
(b)
vGS
299
IDssRs
---V2 +
V2
GS
(1 -
'-~
'--.-----"
2IDS sRs)
Ves + (lDSSRS - VG) = O
Vp
~
-b -lb' - 4ac
2a
siendo la solucin real aquel valor de VGS que caiga dentro del rango entre Oy Vr El programa
probar desde luego, el valor de b2 - 4ac, indicando que no existe solucin en caso de tener un
valor negativo. Luego, los voltajes del drenaje y la fuente son
(6.40)
(6.41)
Vs = IvRs
y
(6.42)
VDS = VD - Vs
En las tablas 6.2 y 6.3 se proporciona un resumen de las variables y las ecuaciones que se
utilizan en el mdulo 11000. En la figura 6.66 aparece el listado del programa junto Con una
ejecucin con los mismos valores utilizados en el anlisis PSpice. Una vez ms es importante
notar la correspondencia tan cercana entre los resultados.
vG=--VDD
R2
R +Rz
Vs = l"Rs
vGs=vG-VS
lD=IDS{ v::]
A = IDssRs
VS=ID'RS
GS=VG-VS
ID = SS'
(1 -
GSNP) ; 2
A=SS'RSNP;2
Vi
Vp
C=IDssRs-VG
C=SS' RS-GG
D = B2 -4AC
D=B ;2-4'A'C
-B +
'iD
VI = (-B + SQR(D))/(2' A)
2A
-B-W
V2 = (-B - SQR(D))/(2' A)
2A
VD= VDD-1aRD
VD=DD-ID' RD
VS=ID'RS
DS=VD-VS
300
2lDssRs
8=1----
Vz=
Variable de la ecuacin
RS
RD
10 REM .**.***.*************.*********.*************
2. REM
50 REM *********************************************
60 REM
100
110
120
130
140
150
160
170
180
190
200
210
220
230
240
250
260
270
280
290
300
310
320
310
340
rHPUT "RS-"';RS
INPUT "RO-" RO
PRINT
INPUT "Supply voltage, VOD="DD
PRIIIT
PRINT "En~er the followin9 device data:"
PRINT :PRINT
REH Nov do bias caleulations
GOSUB 11000
PRINT "Bia~ current ls, IP-";ID*1000;"mA"
PRINT MBias voltages are=~
PRINT "VGS-";GS"volts"
PRINT Vo--;VD;"volts"
PRINT VS";VS"volts
PRINT "VDS="DS"volts"
350 END
B-l-Z*SS*RS/VP
11040 o-SS*RS-GG
l1Q50 D-B~2-4*A*C
11060 IF 0<0 THEN PRINT -No solution!!!" :STOP
11070 Vl=(-S+SQR(D))(2*A)
11080 V2-(-S-SQR(D))(2'A)
11090 IV ABS(VlABS(VP) THEN GS=V-2
11100 IF ABS(V2ABS(VP) TREN GS=Vl
11110 ID-SS*(1-GS/VP)A2
11120 VS=XD*'RS
11130 VG-GG
11140 VD-OD-IO.RD
11150 OS=VD-vS
11160 RBTURN
RUN
This program provides the de bias calculations
for a JFET or depletion MOSFET
yoltage-divider eonfiquration.
vs-
VDS=
5.121852 volts
3.488087 volts
301
.-r;
------PROBLEMAS
IMn
...
Figura6.67
Problemas 1,35,38,41. .
16 V
2.2kl
lvss = 10 rnA
Vp =-4.5 V
IMl
3V
...
[D.
b)
VDS.
e)
VcC.
14 V
1.6 kl
VD =9 V
+
VDS IDSs=8mA
Vp =-4 V
302
18 V
2kil
2.2kil
VD
1 Mil
2 Mil
4V-
Figura 6.70
Problema 4.
Figura 6.71
Problema 5.
1.5 kil
I pss = lOmA
Vp =-4 V
I Mil
750il
* 7. Determine IOQ para la red de la figura 6.72 utilizando un mtodo puramente matemtico. Esto es,
establezca una ecuacin cuadrtica para ID Y seleccione la solucin compatible con las caractersticas de la red. Comprela con la solucin que se obtuvo en el problema 6.
8. Para la red de la figura 6.73, calcule:
a) VesQelo '
b) VDS' VD' G y Vs'
9. Dada la medcin Vs = 1.7 V para la red de la figura 6.74, calcule:
a) I
DQ
b) VGsQ'
c) I Dss'
d) VD'
e) VDS'
Problemas
303
* 10.
ID'
b)
VDS'
C)
VD"
d)
VS'
12V
18 V
2.2kil
20V
2kil
I[)SS
= 6 mA
Vp =-<:' v
I Mil
v, = 1.7 V
I Mil
1.6kil
0.68 kn
0.51 kil
Figura 6.73
Problema 8.
Figura 6.74
* 11.
FIgura 6.75
Problema 9.
Problema lO.
14 V
2.2kil
0.39 kil
Figura 6.76
6.4
Problema 11.
VD'
b) ID Q Y VDS'
Q
e)
VD
y Vs'
20 V
d) V DS Q '
910kil
IDSS= lOmA
Vp =-3.5 V
LIHl
.
Q
Q
b) Cual es el menor valor posible de Rs para la red de la figura 6.77?
304
ID'
Vs, VDS'
c)
d)
VI"
VG' VGs'
Y V GsQ '
DQ
VDSyVS'
18 V
16 V
750 kQ
.t-
Vo
VDS
1-
VOS
Vs
91 kQ
0.68 kQ
Figura 6.78
* 16.
Problema 14.
VGS'
6.5
12V
a)
b)
VDS Y VD'
DQ
GsQ
'
ID Q y Ves'
Q
b)
VDS Y Vs.
4V
2kQ
14 V
18 V
-3V
1 MQ
0.43 kQ
...
Figura 6.81
Problema 17.
2.2 kQ
0.39 kQ
-4V
Problemas
305
b)
y V GSQ '
VDyVs.
[Da
24 V
22 V
2.2 kQ
1.2 kQ
lOMQ
*lDQ
~IDQ
VGS(Th) = 3 V
1MQ
VaS(Th)
VGS(=udid<l) == 7 V
VDSQ
1f)(cncendidQ) = 5 mA
5 mA
VG5(cncendido) == 6 V
ID(meendido)==
=4 V
VGSQ
VesQ
6.8MQ
0.75kQ
0.51 kQ
...
figura 6.83
Problema 19.
* 21.
a)
d)
e)
lB.
VD.
f)
Ve
r-------~--------~--~20V
$
>330kQ
J.J kQ
>
r....
91kQ
L::
~= 160
FE
lB
VD
flDQ
.1-
IDss=6mA
Vp =-6V
1-
+
VasQ
>
18kQ
306
Captulo 6
>I.2kQ
Figura 6.85
Problema 21.
* 22.
VB' Vc'
VE'
lE' le ID'
d)
e)
f)
lB'
Ve> Vs VD'
g)
VDS'
>
2.2 kQ
VCE'
: 40 kQ
v,
....
~ 10 kQ
Vc
+
VCE
p= lOO
~ lE
1.2 kQ
6.9 Diseo
* 23.
* 24.
Disee una red de autopolarizacin empleando un transistor JFET con lvss = 8 rnA Y Vp = -6 V
para obtener un punto Q en 1D = 4 mA utilizando una fuente de 14 V. Asuma que J.. D = 3RS Y use
los valores estndar.
Q
Disee una red mediante divisor de voltaje empleando un MOSFET de tipo decremental con 1DSS
= -4 V para obtener un punto Q en 1DQ = 2.5 mA utilizando una fuente de 24 V.
Adems. fije Ve = 4 Vy utilice RD = 2.5R s con R = 22 MQ. Utilice los valores estndar.
= 10 mA y Vp
25. Disee una red como la que aparece en la figura 6.39 empleando un MOSFET de tipo incremental
con VGS(Th) = 4 V, k =0.5 x 10--3 AJV2 para obtener un punto Q en 1DQ = 6 mA. Utilice una fuente
de 16 V Y valores estndar.
6.10
* 26.
Localizacin de fallas
12 V
12 V
2kQ
2kQ
2kQ
!--oOV
4V
1 Mil
1MQ
+
12 V
1 Mil
1kQ
...
...
...
Col
Problemas
307
'" 27. Aunque las lecturas de la figura 6.88 por principio sugieren que la red/st comportndose de
forma adecuada. deterrnine una causa probable del estado indeseable d\a red.
'" 28. La red de la figura 6.89 no est operando de manera adecuada. Cul es la causa especfica de su
falla?
20V
20V
2kQ
2.2kQ
330kQ
330kQ
14.4 V
3.7V-r---......
6.25 V
75kQ
75 kQ
1 ill
l ill
...
F"lgura 6.88 Problema 27.
6.11
FET de canal-p
VD.
VD.
-IBV
-16V
2.2kQ
2kQ
IMn
VGSml)
=-3 V
1D(tllCeDdido) = 4 mA
VGS(eocendido) = -7 V
IMn
0.51 ill
F"lgura 6.91
Problema 30.
308
Captulo 6
35. Desarrolle un anlisis con PSpice (DOS) de la red del problema 1. Calcule
ID
Q
Y V GS .
36. Desarrolle un anlisis con PSpice (DOS) de la red del problema 6. Calcule ID Y VGS
Q
.
Q
37. Desarrolle un anlisis con PSpice (DOS) de la red del problema 15. Calcule I DQ , VesQ y VDS
41. Utilizando BASIC, calcule 1DQ Y V esQ para la red del problema 1.
42. Utilizando BASIC, calcule IDQ y VGsQ para la red del problema 6.
~,.
Utilizando BASIC. calcue ID Ves y VDS p"'a >red del problema 12.
Problemas
309
CAPTULO
Modelaje de
transistores
bipolares
7.1
INTRODUCCIN
pequea seal se presenta en este captulo y las aplicaciones de gran seal se examinan en el
captulo 16.
Existen dos modelos que se utilizan con frecuencia en el anlisis en ac de pequea seal
~
de redes de transistores: el modelo re y el equivalente hlbrido, Este captulo presenta no slo
ambos modelos, sino que define el papel de cada uno y la relacin que hay entre ambos.
7.2
AMPUFlCACIN EN EL DOMINIO DE AC
L-
1.1
1 (constante)
o
Figura 7.1
Corriente estable
311
~ I~
de control
i~JE
una seal relativamente pequea al mecanismo de control puede ocasionar una oscilacin mucho
mayor en el circuito de salida. Para el sistema de la figura 7.2 el valor pico de la oscilacin est
controlado por el nivel de de establecido. Cualquier intento de exceder el lmite establecido
por el nivel de dc dar por resultado un "recorte" (aplanado) de la regin pico de la seal de
salida. Por tanto, y en general, el diseo adecuado del amplificador requiere que los componentes
de y en ac sean sensitivos a los requerimientos y limitaciones del otro.
Sin embargo, en realidad es una fortuna que los amplificadores de pequea seal a
transistores puedan considerarse lineales para la mayora de las aplicaciones,
permitindose el uso del teorema de la superposicin para aislar el anlisis dc del
anlisis ac.
7.3
o
Figura 7.2 Efecto de un elemento
de control sobre el flujo de estado
estable del sistema elctrico de la
figura 7.1.
La clave para el anlisis en pequea seal de los transistores es el uso de circuitos equivalentes
(modelos} que se presentarn en este captulo.
312
Captulo 7
Vee
Re
e e,I
R,
Vi
Vo
R,
'\
V,
RE
-.L
~
le
3
Figura 7.3
Circuito de transistor
Re
R
R,
Vi
+
V,
V,
R,
'\
-.,,.
evidente que esto ocasionar un "corto" del resistor de polarizacin RE" Recuerde que los
capacitores asumen un equivalente de "circuito abierto" bajo condiciones de estado de de
estable, lo que permite un aislamiento entre los estados de los niveles de de y las condiciones estables.
Si se establece una tierra comn y se reorganizan los elementos de la figura 7.4, R I Y R 2
estarn en paralelo, y Re aparecer de colector a emisor como lo muestra la figura 7.5. Debido
a que los componentes del circuito equivalente del transistor que aparecen en la figura 7.5
-li
+
R,
Zi
+
V,
'\
-....
Vi
RII R,
lo
Circuito equivalente de
ac en pequea seal
para el tran~istor
+
Re
VD
Z,
..
..
313
7.4
Antes de investigar los circuitos equivalentes para los amplificadores a BIT con mayor detalle,
primero se estudiarn aquellos parmetros de un sistema de dos puertos que son de vital importancia
desde los puntos de vista de anlisis y de diseo. Para el sistema de dos puertos (dos pares de
terminales) de la figura 7.6, el lado de la entrada (el lado en el cual se aplica normalmente la
seal) est situado a la izquierda y el lado de la salida (donde est conectada la carga) se localiza
a la derecha. De hecho, para la mayora de los sistemas elctricos y electrnicos el flujo general
nonnalmente es de izquierda a derecha. Para ambos conjuntos de terminales, la impedancia entre
cada par de terminales bajo condiciones normales de operacin es muy importante.
1,
+
V;
1,
Sistema de dos
puertos
Z,
+
V,
Impedancia de entrada, Z
Para el lado de la entrada, la impedancia de entrada 2 est definida por la ley de Ohm de la
siguiente forma:
(7.1)
314
v-v.
S
(7.2)
(7.3)
-Zi
+
V
Sistema de dos
puertos
..
Rfueotc
..,.
+
Vs
600 Q
Zi = 1.2 ka
r
lOmV
V,
Amplificador
7.4
315
impedancia de la fuente, se debe calcular el voltaje de entrada utilizando la regla del divisor de
voltaje de la siguiente malnera:
2V
V. :;::
,
-J.
"ti
+ Rfuente
; 6.67 mV
1.2 kn + 0.6 kn
De este modo slo el 66.70/0 de toda la seal de entrada est disponible en la entrada. Si 2i fuera
slo de 600 n, entonces 11'. ;-~(l0 rnV); 5 mV o el 50% de la seal disponible. Desde luego.
si 2; 8.2 kn, v. ser del '93.2% de la seal aplicada. Por tanto, el nivel de la impedancia de
,
"
entrada puede tener un i~pacto significativo sobre el nivel de la seal que alcance el sistema (o
amplificador). En las sigulentes secciones y captulos se demostrar que la resistencia de entrada
en ac es dependiente en eH caso de que el transistor est en la configuracin de base comn,
emisor comn, o de cole4tor comn y la colocacin de los elementos resistivos.
EJEMPLO 7.1
R,cmor
IkU
+1
V,
'\,
2mV
-1
Zi
t
Sistema de dos
puertos
vi = J.2m~
l'
Solucin'
v, - V,
2 mV - 1.2 mV
0.8 mV
; ; 0.8 !lA
Ikn
Ikn
1.2 mV
V,
= 1.5 kQ
Z= - =
0.8 !lA
li
Impedancia de salida, Zo
La impedancia de salida;naturalmente se define en el conjunto de terminales de salida, pero
esta definicin es un pocp diferente cuando se trata de la impedancia de entrada. Esto es:
1 = V-V
___o
0
(7.4)
Rsensor
8J
o
=Vo
1
o
316
(7.5)
Rfucnlc
-"AA
'C,":'
_1 +
lo
Sistema de
dos puertos
VD
'VV
Z"
Figura 7.10
---
Determinacin deZo.
En particular, para las frecuencias en el rango bajo a medio (normalmente::; 100 kHz):
Adems:
--
P:'\r3
Ro R L
ILIR o
EJEMPLO 7.2
Sistema de dos
puertos
20kil
z,
Vo = 680 mV
Figura 7.12
Ejemplo 7.2.
Solucin
1o
v-
Vo
1 V - 680 rnV
20 kQ
Rsensor
20
Vo
1o
680 rnV
16 )lA
= 42.5
320 mV
20 kQ
= 16
)lA
kQ
Ganancia en voltaje, Av
Una de las caractersticas ms importantes de un amplificador es la ganancia en voltaje en
pequea seal, como se detennina mediante
I =:, I
Av
7.4
(7.6)
317
Para el sistema de la figura 7.13, no se ha conectado una carga a las terminales de salida y el
nivel de ganancia determinado por la ecuacin (7.6) se refiere como la ganancia de voltaje
de sin carga. Esto es:
Vo
(7.7)
;-1
Vi
--
RL
'"
00
Q (circuito abierto)
Vi
Para el sistema de la figura 7.13 que tiene una resistencia de fuente Rs' el nivel de Vi
debera determinarse primero utilizando la regla del divisor de voltaje antes de calcular la
ganancia V/Vs. Esto es,
v.,
con
A,.
ZV
, ,
Z, + Rs
v.,
Z,
V.,
Z + R ,
Al',
Vo
V,
Vo
V,
V,
V,
Vo
V,
Z + R,
A.\- :-"L
(7.8)
EJEMPLO 7.3
318
Vi'
li'
e)
Z.
d)
A",
Captulo 7
R,
r----4~
---o
1.2kU
Amplificador
-Zi
V, =40mV '\"
BIT
Vi
AI>,;L
-IL--_--<>-~
Figura 7.14
V,=7.68V
= 320
Ejemplo 7.3.
Solucin
v,
V,
b)
e)
d)
1,
"
7.68 V
A \} t"L
320
V, - Vi
40 rnV - 24 rnV
R,
1.2 kQ
Zi =
V,
Y Vi =
V,
24 rnV
1,
13.33 LA
Zi
Z., + R,
24 rnV
= 13.33 j1A
= 1.8 kQ
AV
NL
1.8 kQ
(320)
1.8 kQ + 1.2 kQ
= 192
Ganancia en corriente, A
La ltima caracterstica numrica que ser tratada es la ganancia en corriente definida mediante
(7.9)
Aunque por lo general sta recibe menor atencin que la ganancia en voltaje, es, sin embargo,
una cantidad importante que puede tener un impacto significativo en la efIciencia total de un
diseo. En general:
Vi
Vi .......
Z,
V,
Zi
l,
li
lo =
Amplificador
BIT
Figura 7.15
Determinacin
de la ganancia de corriente
cargada.
e>------
7.4
319
re
A,
con
Vo/R L
lo
~
V/Z
li
VoZ
~
Ai
-A ,
V,RL
Zi
(7.10)
RL
Relacin de la fase
La relacin de la fase entre las seales senoidales de entrada y de salida es importante por una
variedad de razones prcticas. Afortunadamente:
Para el transistor amplificador tipico a frecuencias que permiten ignorar los efectos
de los elementos reactivos, lS seales de entrada y de salida estn o bien lS(f' fuera de
fase o en fase.
La razn de la situacin anterior se aclarar en los siguientes captulos.
Resumen
Hasta aqu se han presentado los parmetros de importancia primaria de un amplificador: la
impedancia de entrada 21' la impedancia de salida Zf)' la ganancia de voltaje Av> la ganancia de
corriente A i Y la relacin de la fase resultante. Otros factores. tales como la frecuencia aplicada
en los extremos bajo y alto del espectro de frecuencias. afectarn algunos de estos parmetros.
pero esto se discutir en el captulo 11. En las siguientes secciones y captulos. todos los
parmetros se determinarn para una variedad de redes de transistores para pennitir una
comparacin de las ventajas y de las desventajas de cada configuracin.
7.5
EL MODELO DE TRANSISTOR
re~
320
Capitulo 7
1,
--
1,
Eo--~~----------~
1,
0----":----,
-----=--..0 e
r-I
t
B~------------~--------------~B
le = al,.
b~------~----~------------~b
(b)
de la figura 7 .16b establece el hecho de que le = ale' apareciendo la corriente de control!e del
lado de la entrada del circuito equivalente como se detennin en la figura 7 .16a. Por tanto. se
ha establecido una equivalencia en las tenninales de entrada y de salida con la fuente controlada
de corriente, proporcionando as un vnculo entre las dos; una revisin inicial hubiera sugerido
que el modelo de la figura 7 .l6b es un modelo vlido del dispositivo real.
En el captulo 1 se analiz cmo la resistencia en ac de un diodo puede detenninarse por
medio de la ecuacin r" = 26 mVI1D , donde ID es la corriente de dc a travs del diodo en el
punto Q (estable). Esta misma ecuacin se puede utilizar para encontrar la resistencia en ac
del diodo de la figura 7 .16b si slo se sustituye la corriente del emisor de la siguiente manera:
26 mV
r,'= .-----
(7.11 )
1E~
El subndice e de re se seleccion para enfatizar que es el nivel dc de la coniente del emisor
la que determina el nivel de la resistencia en ac del diodo de la figura 7.16b. Sustituyendo el valor
obtenido de r, en la figura 7.16b dar por resultado el muy til modelo de la figura 7.17.
-1,
.-1------00
t
b~----~~
le =
al~
____4-__________
~b
Debido al aislamiento que existe entre los circuitos de entrada y de salida de la figura 7.17, es
obvio que la impedancia de entrada Z para la configuracin de base comn de un transistor
es simplemente re' Esto es,
(7.12)
z. = r
L--.-'-'_::....'-' CH
Para la configuracin de base comn, los valores tpicos de Z varan desde unos
cuantos ohms hasta un mximo de aproximadamente 50 .0..
7.5
E( modelo de transistor r,
321
En realidad:
Para la configuracin de base comn, los valores tpicos de Zo estn en el rango de
los megaohms.
La resistencia de salida de la configuracin de base comn est detenninada por la pendiente
de las lneas que fonnan las caractersticas de salida como se muestra en la figura 7.18. Suponiendo que las lneas estn perfectamente horizontales (una aproximacin excelente), dara
por resultado la conclusin de la ecuacin (7.13). Si se tuviera cuidado para medir 20 de forma
grfica o experimental, se obtendran niveles ubicados normalmente en el rango de 1 a 2 MQ.
/e (mA)
Pendiente :: .!....
/
r" I=4mA
4~__----------~--------~
3~
________________~
lE = 3 mA
IE= 2 mA
2b-----------------o
VeB
vu
V,
as que
A, =
Vo
aIeRL
V,
1,r,
A,
aRL
r,
RL
(7.14)
r,
ICB
A,
1o
li
-1,
al
1,
1,
A, = -a '" -1
ICB
(7.15)
/,
+
Vi
Z,
+
Amplificador
BIT de base
comn
FIgUra 7.19 Definicin deAv
=VO IV, para la configuracin
de base comn.
322
Captulo 7
El hecho de que la polaridad del voltaje Vo como lo detennin la corriente 1, sea el mismo
que el definido por la figura 7.19 (~s decir. el lado negativo est en potencial de tierra) indica que
tanto Vo como Vi estn en fase para la configuracin de base comn. Para el transistor npn en la
configuracin de base comn la equivalencia podra parecerse a la mostrada en la figura 7.20.
1,
1,
le
,------="--0 e
E 0---'-----_ _-"
1,
Ir---------~~~DC
0---_--,
f
8-------------~
Figura 7.20
______________OB
bo------~
_____
1e = al,
____________
~Db
Para una configuracin de base comn de la figura 7.17 con lE = 4 roA. ex:= 0.98, y se aplica
una seal en ac de 2 m V entre las tenninales de la base y el emisor:
a) Calcular la impedancia de entrada.
b) Determinar la ganancia en voltaje si se conecta una carga de 0.56 kQ a las terminales de
salida.
e) Encontrar la impedancia de salida y la ganancia en corriente.
EJEMPLO 7.4
Solucin
a)
26 mV
26 mV
re ~ - - - ~ - - - ~ 6.5 Q
lE
4 mA
2 mV
-6.5 Q
Vo
A ,.
I,R L
168.86 mV
vo
o:I,R L
307.69 !lA
168.86 mV
----~
V;
O
84.43
2 mV
(0.98)(0.56 kQ)
A,
r,
el 2
"
00
84.43
6.5 Q
lo
A; ~ - - ~
-o:
-0.98
1,
323
1,
,------oc
Oc
eo-----------~------------------_oe
lb)
1')
Figura 7.21
figura 7.21a.
1, =
(13
(7.17)
+ l)lb
Sin embargo, debido a que la beta en ac por lo general es mucho mayor que 1, se emplear la
siguiente aproximacin en el anlisis:
r---------,
(7.18)
Z:;;;
;;:
Vbe
lb
El voltaje Vbe est a travs de la resistencia del diodo como se muestra en la figura 7.22. El
nivel de r, an est detenninado por la corriente dc lE. Al aplicar la ley de Ohm da
le =
f3Jb
1=l"
+
V
V..
r.
eo-------~~~----------------~e
324
Captulo 7
La sustitucin genera
Vbe =: {3Ib r e
:::
1
lb
lb
,------, _v/
Z, '" (3r,
:----_~o,
ICE -' ,
(7.19)
En esencia, la ecuacin (7.19) establece que la impedancia de entrada para una situacin
como la que se muestra en la figura 7.23 es beta veces el valor de re" En otras palabras, un
elemento resistivo en la terminal de emisor se refleja en el circuito de entrada mediante
un factor de multiplicacin {3. Por ejemplo, si re = 6.5 Q como en el ejemplo 7.4 y {3 = 160
(muy normal), la impedancia de entrada se ha incrementado a un nivel de
~-----t
e o---------+---~e
tlgura 7.23 Impacto de re sobre
la impedancia de entrada.
Para la impedanca de salida, las caractesticas de inters son el conjunto de salida de la figura
7.24. Se observa que la pendiente de las curvas se incrementa en la corriente del colector; mientras
mayor es la pendiente, menores el nivel de impedancia de salida (Z). El modelo re de laflgura 7.21
no incluye una impedancia de salida, pero si sta se encuentra disponible de un anlisis grfico
o de las hojas de especificaciones, se puede incluir como lo muestra la figura 7.25.
t le
10
_ _---,,--_ _-0
(mA)
~endiente = ...!-.
'01"-....
8
_ _ _L-_ _--o e
20IJ.A
____
- _ - - - - : : : : : : - - - - - 1, = O ~A
-
'--
Pendiente:::: -
r'2
!O
20
' - -_ _
0 __
0_--'
(7.20)
CE
'0
325
0....- - -
+
Amplificador
BJT de emisor
Figura 7.26
comn
Determinacin de
la ganancia de voltaje y
corriente para el amplificador
o~--
de emisor comn.
(7.21 )
El signo negativo resultante para la ganancia de voltaje revela que los voltaje de salida y de
entrada estn fuera de fase por 1800
La ganancia de corriente para la configuracin de la figura 7.26:
=
(7.22)
Empleando los hechos de que la impedancia de entrada es [3r" la corriente del colector es [3lh' y
la impedancia de salida es ro' el modelo equivalente de la figura 7.27 puede ser una herramienta
til en el siguiente anlisis. Para los valores nonnales de los parmetros, la configuracin de emisor
comn puede considerarse con un valor moderado de impedancia de entrada, una alta ganancia de
voltaje y de corriente, y una impedancia de salida capaz de incluirse en el anlisis de la red.
lb
~ P'.
f31, 4
"
EJEMPLO 7.5
326
Dados [3 120 e lE = 3.2 mA, para una configuracin de emisor comn con ro = ~ Q, calcular:
a) Z,.
b) A, si se aplica una carga de 2 kQ.
c) A, con la carga de 2 kQ.
Captulo 7
re
Solucin
r
al
26 mV
=
26 mV
3.2 mA
lE
Y Z, =
b)
= 8.125 Q
f3r,
= (120)(8.125 Q) = 975 Q
RL
2 kQ
La ecuacin (7.21): A" = - - - =r"
c)
ID
A, =
f3
= -246.15
8,125 Q
= 120
1,
7.6
M'mImo
.
Mximo
h"
0.5
75
kQ
h"
0,1
8.0
xl()-'
liJe
20
250
Admitancia de salida
= 1 mA de, Va - = 10 V de,
he,
LO
30
1 ~S
Impedancia de entrada
(lc = 1 mA de, VCE = lOV de,
e::
1 kHz) 2N4400
(le
{le
F"J.gUra 7.28
e::
1 kHz)
327
---~--_.~
se emplea para proporcionar cierta medida de la impedancia de salida. Debido a que las hojas
de especificaciones proporcionan los parmetros hbridos y que el modelo hbrido contina
recibiendo mayor atencin, es muy importante que el modelo hbrido se cubra con cierto detalle
en este libro. Una vez desarrollado, sern muy aparentes las similitudes entre los modelos re e
hbrido. De hecho, una vez que se hayan definido los componentes de uno para un punto de
operacin en particular, estarn disponibles de forma inmediata los parmetros del otro.
La descripcin del modelo equivalente hbrido dar principio con el sistema general de
dos puertos de la figura 7.29. El siguiente conjunto de ecuaciones (7.23) es slo una de las
muchas fannas en que se pueden relacionar las cuatro variables de la figura 7.29. Sin embargo,
es el que ms se utiliza en el anlisis de circuitos de transistores, por lo que se tratar en fonna
detallada en este captulo.
1,
1 00---'-- -
1,
<> - - --'----<>0 2
t'oo----
-.------.-------------02'
Figura 7.29 Sistema de dos puertos.
(7.23a)
[o
= h2 !i + h22 Vo
(7.23b)
Los parmetros que relacionan las cuatro variables son llamados parmetros h, por la
palabra "hbrido". Se eligi este trmino debido a que la mezcla de variables (Ve l) en cada
ecuacin ocasionan un conjunto "hbrido" de unidades de medicin para los parmetros h. Se
puede entender mejor 10 que representan los diversos parmetros h y cmo puede determinarse
su magnitud mediante el aislamiento de cada uno examinando la relacin resultante.
Si de forma arbitraria se hace V, = O(poniendo en corto circuito las terminales de salida),
al resolver h ll en la ecuacin (7.23a), se obtendr lo siguiente:
~i
ohms
(7.24)
Ji ivo=O
Esta relacin indica que el parmetro h ll es un parmetro de impedancia con las unidades de
ohms. Debido a que se trata del cociente del voltaje de entrada entre la corriente de entrada
estando en cono circuito las tenninales de salida, se llama parmetro de impedancia de entrada a
corto circuito. El subndice 11 en h II indica el hecho de que el parmetro se calcul mediante
un cociente de cantidades medido en las terminales de entrada.
Si se hace Ji igual a cero abriendo las terminales de entrada, se obtendr 10 siguiente para
h 12 :
sin unidad
(7.25)
Por tanto, el parmetro h 12 es el cociente entre el voltaje de entrada y el voltaje de salida con la
corriente de entrada igual a cero. No tiene unidades, ya que se trata de un cociente entre los
valores de los voltajes, y se llama parmetro de la relacin de voltaje de transferencia inversa
a circuito abierto. El subndice 12 de h 12 revela que el parmetro es una cantidad de transferencia
calculada mediante un cociente entre mediciones de entrada y de salida. El primer dgito del
328
subndice indica la cantidad medida que aparece en el numerador; el segundo dgito define la
fuente de la cantidad que aparece en el denominador. Se incluye el trmino inverso porque el
cociente es un voltaje de entrada sobre un voltaje de salida en vez del cociente inverso que por
lo general es interesante.
Si en la ecuacin (7.23b). V() se hace cerO una vez ms mediante el corto circuito de las
tenninales de salida, se obtendr lo siguiente para h21 :
h 21 =
"
1,
sin unidad
(7.26)
' ti" =0
Obsrvese que ahora se cuenta con el cocient~ de una cantidad de salida a una cantidad de
entrada. Ahora se utilizar el trmino directo en lugar de inverso como se aplic para h l '2: El
parmetro h 21 es la relacin de la corriente de salida a la corriente de entrada con las terminales
de salida en corto circuito. Este parmetro. as como h 12 no tiene unidades debido a que se
trata del cociente entre valores de comente. De manera formal se llama parmetro de la relacin
de transferencia directa de corriente a corto circuito. El subndice 21 indica una vez ms que
se trata de un parmetro de transferencia estando la cantidad de salida en el numerador y la
cantidad de entrada en el denominador.
El ltimo parmetro. h 22 . se puede encontrar una vez ms al abrir las terminales de entrada
para hacer 11 = O Y resolviendo h22 en la ecuacin (7.23b):
h 22
1"
V,
siemens
J, '"
(7.27)
Ii
+
v,
o
--7
hr
'.
o
1t:Vo
'\.,
1,
v,
1,
h,
'\IV'>I
+1
h,Vo
'\,
h,
h,
-1
329
---~~--_.~
-- -
V",
lb
1,
lb
l,~
1,
hi~
~
h", VC~
hf~ lb
'\
V"
V",
1,
h"
+
~,
~
e
(h)
(a)
Figura 7.33 Configuracin de emisor comn: a) smbolo grfico; b) circuito equivalente hbrido.
--
1,
V,b
1,
V'b
-lb~
V",
8
b
(a)
(h)
F'tgura 7.34 Configuracin de base comn: a) smbolo grfico; b) circuito equivalente hbrido.
330
--
-- --
1,
hI,
--
lb
e~
---~
v,
hfl,
o-
lb
r--I:~oc
________-4________
.~
Figura 7.36
1,
1,
i ;~ ~
bO-':""---.,
1;
1,
hk1b
________
~e
bo-:'---.,
---
eO-----------4-________4-______ ~e
(a)
--
-1,
1,
e~
__________,
,.-------,-<>c
...
b>--_ _ _...J
hfb lb
1,
1,
--
,.=:::P=-------.,
bo----...J
I~C
tal,
11-..--_--001,
"\. .,/ '. \:,3'
(b)
\.'
"-
,",''':''
Figura 7,37
Comn.
7.6
331
h ie = [3r,
hj , = [3"
I:::-'~
I
(7.28)
(7.29)
h ,h = r,
(7.30)
Y
hjb =
(7.31 )
-ex '" -1
En particular, se observa que el signo negativo en la ecuacin (7.31) se toma en cuenta por el
hecho de que la fuente de corriente del circuito hbrido equivalente estndar apunta hacia abajo
en lugar de la direccin real como se muestra en el modelo re de la figura 7.37b.
EJEMPLO 7.6
Dados lE =2.5 mA, hj , = 140, ho , = 20 J.1.S (J.1.mho) y hah =0.5 J.1.S, calcular:
a) El circuito hbrido equivalente para de emisor comn.
b) El modelo r, para base comn.
Solucin
a)
r,
h ie
26 mV
lE
= [3r,
ro =
26 mV
= lOA
2.5 mA
(140)( 1004 Q)
= 1.456
kQ
= 50kQ
20J.1.S
bo-----,
/,
r----------r--------------~c
't
f ~=50kO
h~
140/,
-------+--1
e < > - -_ _ _ _
b)
->0---------0 e
r, = lOA Q
ex ;: 1,
= - - - = 2 MQ
ro =
hob
0.5 J.1.S
-/,
"
Figura 7.39 Modelo re de base
comn para los parmetros del
~ 10.40
/,
" 'o=2MO
ejemplo 7.6.
332
7.7
DETERMINACIN GRFICA
DE LOS PARMETROS h
Mediante el uso de derjvadas parciales (clculo), se puede mostrar que la magnitud de los
parmetros h para el circuito equivalente de pequea seal del transistor en la regin de operacin
para la configuracin de emisor comn puede encontrarse mediante las siguientes ecuaciones: '"
h ie =
av,
di,
oih
di o
di,
t.v be
= llib
; av b, _
avee =
h,e =
hoe =
(}v.ve _
t.v b,
llv ce
(ohms)
(7.32)
(sin unidad)
(7.33)
(sin unidad)
(7.34)
(siemens)
(7.35)
\/u=constante
I
ls=constante
di ==
_ _,_O
ai/
di o
av/a;, proporciona una medida del cambio instantneo en Vi debido a un cambio instantneo
7.7
333
ie (mA)
H-
_+60 lA
+50 1'A
"
1----- VCE
~
~
1 / Punto Q
'-
Aie 2
1
.-l
5
Figura 7.40
+40 lA
8.4 V (constante)
+30 lA
IJJ~
I B -+15...A
'-
= +20 J..lA
lBl = +10 ..tA
lB = O IlA
"'-...
(8.4 V) 10
15
20
U CE(V
Determinacin de h fe "
En la figura 7.40 se seleccion el cambio en i/) para extenderse desde I SI hasta lB: a lo
largo de la lnea recta perpendicular en VCE. El cambio correspondiente en i{" se encuentra ms
adelante mediante el dibujo de lneas horizontales a partir de las intersecciones de
I BI e I Bl con VCE::; constante respecto al eje vertical. Todo lo que resta consiste en la sustitucin
de los cambios resultantes de i h e i l " en la ecuacin (7.34); esto es.
t
(2.7 - L7) mA
,. I
111 h
vel:"
=conMante
10-3
= 100
=
10x 10-6
En la figura 7.41 se traza una lnea recta tangente a la curva de lB a travs del punto Q para
establecer una lnea en JB::; constante. como lo requiere la ecuacin (7 .35) para h oe. Se seleccion
un cambio en v CE y se calcula el cambio correspondiente en ic mediante el dibujo de unas
lneas horizontales al eje vertical en las intersecciones sobre la lnea en que lB =:: constante.
Sustituyendo en la ecuacin (7.35). se obtiene
ie (mA)
7-
+60 J..lA
+50 lA
6
5
4
+40 lA
"
+30 IlA
Punto
334
"1
Figura 7.41
+20 IJA
,-J
+10 I'A
I~
7V
10
lB "'-....1
15
Determinacin de h Qe
20
"
/li, I
Ih)=-.
= (2.2 - 2.1) mA
0.1
(ID - 7) V
I
[,=+15
f'A
10-3
- - - = 33
Ih,1
15
10-3
= 1.5 kQ
10x 10-6
jB(~A)
VCE=OV
VCE =lOY
CE=20V
30
20
PuntoQ __
15
Ai b = 10 ~
lO
L /
I
I
0.6
Figura 7.42
Determinacin de hieo
El ltimo parmetro, h", se puede encontrar: primero al dibujar una lnea horizontal a
travs del punto Q en lB = 15 )lA. Despus, la seleccin natural consiste en elegir un cambio en
vCE y encontrar el cambio que resulta en vBE como lo muestra la figura 7.43.
Sustituyendo en la ecuacin (7.33), se obtiene
Ih 1=
"
/lVb'l
.. v ce
=
lB
=constante
(733 - 725) mV
(20 - O) V
10-3
= 4
lo-'
20
Para el transistor cuyas caractersticas aparecieron en las figuras 7.40 a la 7.43, el circuito
hbrido equivalente en pequea seal es el que se muestra en la figura 7.44.
7.7
335
re
VCE=ov
VCE =lOV
VCE =20V
30
20
Punto Q ~
15
t.u,,"
f--------------'CIH--
== 20 V
18 = 15 ~ (constante)
lO
0.6
0.7
.......
Figura 7.43
'lJBE(V)
== 0.008 V
1,
1.5 kQ(h"J
o-----.IVV\.".---..,I
+
4 X 10-4 V,.,.
r-----~-----~--oc
+
'\,
(.IlnYr)
e
~ .6.u".
Determinacin de h re ,
VI><
0.8
11
33 pAN
(h,,,J
IL______l______oe
0 _ _ _-----'-
Como se mencion con anterioridad. pueden hallarse los parmetros hbridos para
las configuraciones de base comn y de colector comn empleando las mismas ecuaciones
bsicas con ias variables y caractersticas adecuadas.
La tabla 7.1 lista los valores tpicos de los parmetros para cada una de las configuraciones
para el amplio rango de transistores disponibles hoy en da. El signo negativo indica que en la
ecuacin (7.34) cuando una cantidad creci en magnitud. dentro del cambio seleccionado,
la otra disminuy en magnitud.
TABLA 7.1
Parmetro
h,
h,
hj
h
IIh ,.
336
Emisor comn
1 kn
2.5 x IO~
50
25 I1AN
40 kQ
Colector comn
1 kn
=
1
-50
25
~AN
40 kn
Base comn
20 n
3.0 X \0-'
-0.98
0.5 ~AJV
2 :vIQ
7.8
Existe un gran nmero de curvas que pueden dibujarse para mostrar las variaciones de los
parmetros h debido a la temperatura. la frecuencia, el voltaje y la corriente. Lo ms interesante
y til en esta fase del desarrollo incluye las variaciones de los parmetros h con la temperatura
de la unin y el voltaje y la corriente del colector.
En la figura 7.45 se indic el efecto de la corriente del colector sobre los parmetros h.
Debe tenerse cuidado acerca de la escala logartmica que se utiliza sobre los ejes vertical y
horizontal. En el captulo 11 se ex~mnarn las escalas logartmicas. Todos los parmetros se
han normalizado a la unidad de tal manera que un cambio relativo en magnitud respecto a la
corriente del colector pueda detenninarse con facilidad. En cada conjunto de curvas, como las de
la figura 7.46, siempre se ha indicado el punto de operacin en el cual se encuentran los
parmetros. Por esta situacin en particular. el punto estable est en la interseccin de VCE =
S.OV e lc= 1.0 mA. Debido a que la frecuencia y la temperatura de operacin tambin afectarn
los parmetros h, es importante indicar estas cantidades sobre las curvas. En 0.1 mA, he es
aproximadamente 0.5 o el50% de su valor a 1.0 mA, mientras que a 3 mA, es de 1.5 del 150%
de dicho valor. En otras palabras, si hft.: = 50 cuando lc= LO mA. hfl: ha cambiado de un valor
20
lc
= 1 mA
VCE ==
5V
T=25C
f=tkHz
~---hit'
OOO~ ~ h~
0.02
0.01
O.t
I
0.2
0.5
10
20
!
50
Ic(mAl
Figura 7.45 Variaciones de los parmetros hbridos respecto a la corriente del colector.
7.8
337
3000
2000
\000
700
500
h h"
h"
"
300
lE = 1 mA
200
cE
V T=250(
=5V --\00
t=
1 kHz
t-------------~~==~~~~~~~;;~~~
h,
l
70
hit!
50
30L-~~--~--L-~----L-~~~--~--~--__
0.2
0.5
10
20
50
JOO
VCE (V)
de 0.5(50) = 25 hasta 1.5(50) = 75 con un cambio de le desde 0.1 mA hasta 3 mA. Sin embargo, debe considerarse el punto de operacin cuando le = 50 mA. Ahora la magnitud de h re es
aproximadamente 11 veces, igual a cuando se defini en el punto Q, una magnitud que no
pennite eliminar 'este parmetro del circuito equivalente. El parmetro hoe es aproximadamente
35 veces su valor nonnalizado. Este incremento en hoe disminuir la magnitud de la resistencia
de salida del transistor a un punto donde puede acercarse a la magnitud del resistor de carga.
Por tanto, no existira una justificacin para eliminar hoe del circuito equivalente sobre una
base aproximada.
En la figura 7.46 se)ndica la variacin en magnitud de los parmetros h sobre una base
normalizada ron los cambios en el voltaje del colector. Este conjunto de curvas se normaliz
en el mismo punto de operacin del transistor estudiado en la figura 7.45, de tal fcnna que
/
puede establecerse un comparacin entre los dos conjuntos de curvas. Se nota que h ie y h fe
son relativamente estables en magnitud, mientras que hoe y h re son mucho mayores a la izquierda
ya la derecha del punto de operacin seleccionado. En otras palabras, hoe y h re son mucho ms
sensibles a los cambios en el voltaje del colector, de lo que son hie y hfe'
Es interesante observar a partir de las figuras 7.45 Y 7.46 que el valor de he es el que tiene
cambios mnimos. Por tanto, el valor especfico de la ganancia de corriente, sea h fe o [3, puede,
sobre una base aproximada y relativa, considerarse constante para el rango de la comente y el
voltaje del colector.
f3r, vara de manera importante con la corriente del colector, como era de
El valor de h"
esperarse, debido a la sensibilidad de r, hacia la corriente del emisor (lE '" le)' Es por esto una
cantidad que debe determinarse 10 ms cercana posible a las condiciones de operacin. Para
los valores abajo del VCE especificado, hre es casi constante, pero aumenta de manera considerable
para valores ms altos. Por fortuna, para la mayoria de las aplicaciones tanto la magnitud de h re
como la de hoe pueden a menudo ignorarse, porque so::J. muy sensibles a la corriente del colector
y al voltaje del colector al emisor.
En la figura 7.47 se grafic la variacin en los parmetros h debido a los cambios en la
temperatura de la unin. El valor de normalizacin se tom a temperatura ambiente: T = 25 nc.
La escala horizontal es lineal y no una escala logartmica como la que se utiliz en las figuras
7.45 y 7.46. En general, todos los parmetros aumentan en magnitud con la temperatura; sin
embargo, el parmetro menos afectado es hoe' mientras que la impedancia de entrada hie cambia
con mayor rapidez. El hecho de que h, cambiar desde el 50% de su valor normalizado a
-50 oC hasta 150% de su valor normalizado a +150 oC, indica que la temperatura de operacin
debe considerarse con cuidado en el diseo de circuitos de transistores.
338
Captulo 7
3.0
(HP en ebullicin)
h"
2.0
L~::::::'--- h,
1.5
le = l mA
~' =
5V
T= 25' C "-1.0
f=lkHz
0.7
0.5
0.4
O.3."-__h~"~I____~I__+--L____~I______LI____~I______~.
-100
-50
O 25' 50
100
150
200
T ('C)
Temperatura ambiente
7.9
ANLISI5g0R COMPUTADORA
Al aparecer de una fuente de comente controlada por comente (CCCS, por sus siglas en ingls,
Current-Controlled Curr.ent Source) en el modelo equivalente de un transistor, requiere que se
introduzca el fonnato de PSpice para tal fuente. El fonnato se inicializa mediante la literal F,
como se muestra a continuacin:
FBJT
nombre
.~-'
(+N)
(-N)
"---'--.~
fuente controlada
por corriente
controladora
v~~
no'mbre de
la fuente de
voltaje
controlada
"'~
magnitud del
multiplicador
para la fuente
controlada
El nombre (hasta siete caracteres) asignado a la fuente controlada est seguido por los nodos
positivo y negativo para la fuente. La literal V debe aparecer antes del nombre de la fuente de
voltaje de dc estableciendo la direccin de la corriente de control. La fuente de voltaje debe
estar en el mismo circuito en serie que la corriente de control y polarizada, de tal fonna que se
establezca una corriente en la direccin opuesta de la corriente de controL Se requiere la direccin
opuesta porque en PSpice la corriente de una fuente independiente de voltaje est definida para
tener una direccin opuesta a la "presin" aplicada de la fuente. Su magnitud es de OV, en caso
de que su nico propsito sea el de establecer la direccin de la corriente de control. El ltimo
factor del formato es el factor de multiplicacin para la fuente de corriente controlada. Debido a que
la definicin de la fuente de volUUe debe ser parte de la red que aparece en el archivo de entrada, una
lnea por separado debe definir el nombre, la polaridad y la magnirud de la fuente de de.
Se utilizar el modelo de la figura 7.48 para la configuracin del transistor de base comn.
Para la configuracin del transistor de emisor comn se emplear el modelo de la figura 7.49.
V sensor
--------~------oc
~----------~------~------~~----~.h
r-------~----~c
1~lb
I
0::=-
('
h" ..
eo-------------__--------~~--------__------~e
Figura 7.49 Modelo de emisor comn para PSpice.
EJEMPLO 7.7
Escriba el archivo de entrada para el amplificador de emisor comn de la figura 7.50. solicitando
la magnitud y el ngulo de la fase del voltaje de salida V o '
flgura 7.50
~/h
Re
120l h
4.7 ka
Ejemplo 7.7.
Solucin
En la figura 7.51 aparece el archivo de entrada de la figura 7.50. Las primeras dos lneas
describen las dos fuentes de lared con un ngulo de 0 que no est incluido en la descripcin de
la fuente de ac, debido a que se trata del valor implcito cuando nO se especifica. Se define la
impedancia de entrada f3r e en la tercera lnea y la fuente de comente controlada en la siguiente
lnea. Comprese la descripcin de la fuente de comente controlada con la hecha anteriormente de
las fuentes CCCS. La impedancia de salida es de 40 kQ entre las terminales 3 y O. el resistor Re
es la resistencia de colector del diseo. La frecuencia seleccionada para el anlisis en ac (se
debe especificar una frecuencia) es de 1 kHz y la siguiente lnea solicita la magnitud y el
ngulo de fase del voltaje de salida V o ' Recurdese que el comando .OPTIONS NOPAGE
elimina parte del material superfluo en el archivo de salida.
****
CIRCUIT DESCRIPTION
1.6K
Re 3 o 4.7:K
.AC LIN 1 11< lI<:
.PRINT AC VM(3,O) VP(3,O)
.OPTIONS NOPAGE
.ENO
****
NODE
VOLTAGE
1)
0.0000
VOLTAGE
NAIIE
IfODE
VOLTAGE
2)
0.0000
TEllPERATUR8 NODE
VOLTAGE
(
3)
0.0000
27.000 DEG
NODE
VOLTAGE
SOURCE CURRENTS
CURRENT
VI
O.OOOE+OO
O.OOOE+OO
TOTAL POWER DISSIPATION
VSENSE
*.**
340
Captulo 7
WATTS
AC ANALYSIS
FREQ
1.OOOE+03
Figura 7.51
O.OOE+OO
VM(3,O)
6.309E-Ol
VP(3,O)
TEMPERATURE
=:
27.000 DEe
1.800E~02
Anlisis por medio de PSpice para la red de emisor comn de la figura 7.50.
Los resultados indican que la magnitud del voltaje de salida es de 630.9 mV, lo que da por
resultado una ganancia sin carga de
A,.. =
"
VI =
630.9 mV
_0
I,Vi
315.45
2 rnV
un nivel que caer cuando se conecte una carga. Los resultados tambin indican un cambio de
fase de 1800 entre V v y Vi tal como se esperaba para la configuracin de emisor comn.
PROBLEMAS
2. Puede desarrollarse alguna analoga para explicar la importancia del nivel de dc sobre la ganancia
en ac resultante?
c"
Re
a) Calcular 2 si Vs =40 m V, Rsensor = 0.5 kQ e 1i =20 /lA, para la configuracin de la figura 7.7.
b) Utilizando los resultados del inciso a, calcular Vi si se cambia la fuente aplicada a 12 mV
con una resistencia interna de 0.4 kQ.
7. a) Calcular 20 si V = 600 mV, Rsen,or = 10 ka: e 10 = 10 .lA. para la configuracin de la figura 7.10.
b) Utilizando la 20 obtenida en del inciso a, calcular I L para la configuracin de la figura 7.7 si
RL = 2.2 kQ, e Jamplificador = 6 pA.
Problemas
341
- -
li=IO~A
O,6kQ
v,
Zi
18mV
+
V,
Amplificador a
transistor BJT
~= 3.6 V
-,
Figura 7.53
Problema 8.
-,
IkQ
Zi
12rnV
1o
V = 4 rnV
Amplificador a
transistor BJT
I
Figura 7.54
V,
~
RL
0.51 kQ
Problema 9.
re'
b) Zi'
c) le'
d) V"
e)
f)
Av'
lb'
12. Usando el modelo de la figura 7.27, calcular 10 siguiente para un amplificador de emisor comn si
f3 =80. lidc) = 2 mA y r, =40 kn,
a) Z.
b) lb'
e) A =IJI =l/lb si R L = 1.2 k,Q.
d) A, si R L = 1.2 kn,
342
A = l/li = ILllb'
Av= V/Vi'
ro:;;;;
50 kQ Y R L =
'--
14. Dados [E (de) = 1.2 mA, (3= 120 Y r, =40 kQ. dibujar los:
a) Modelo hbrido equivalente de emisor comn.
b) Modelo re equivalente de emsor comn.
e) Modelo hbrido equivalente de base comn.
d) Modelo re equivalente de base comn.
15. Dados he = 2.4 kQ, he ~ 100. h" = 4 x l<r' y h" = 25 pS. dibujar los:
a) Modelo hbrido equivalente de emisor comn.
b) Modelo re equivalente de emisor comn.
c) Modelo hbrido equivalente de base comn.
d) Modelo re equivalente de base comn.
16. Redibujar la red de emisor comn de la figura 7.3 para la respuesta en ac con el modelo hbrido
equivalente aproximado sustituido entre las terminales adecuadas.
17. Redibujar la red de la figura 7.55 para la respuesta en ac insertando el modelo re entre las terminales
adecuadas. Incluir ro.
18. Redibujar.la red de la figura 7 .56 para la respuesta en ac insertando el modelo re entre las tenninales
adecuadas. Incluir ro'
Re
V EE
R8
RE
~e
-vcc
B
E
v, '\,
V,
r.
R,
'\,
Re
Ce
Ce
...
19. Dados los valores tpicos de hC = 1 kQ, h rc = 2 x 1()-4 y Av = -160 para la configuracin de entrada
de la figura 7.57:
a) Determinar Vo en trminos de V"
b) Calcular lb en trminos de Vi'
c) Calcular lb si se ignora h re Vo.
d) Precisar el porcentaje de diferencia en lb con la ayuda de la siguiente ecuacn:
% en diferencia en lb =
lb(sin h ) - b(con h re )
re
x 100%
lb(sin h re )
e) Es vlido el mtodo de ignorar los efectos de h,e Vo para los valores tpicos utilizados en este
ejemplo?
Problemas
Figura 7.57
Problemas 19,21.
343
20. Dados los valores tpicos de R L == 2.2 ka y ho~' = 20 pS, resulta una buena aproximacin ignorar
los efectos de 1/hoe sobre la impedancia total de carga'? Cul es el porcentaje de diferencia en la
carga total sobre el transistor utilizando la siguiente ecuacin?
21. Repetir el problema 19 empleando los valores promedio de los parmetros de la figura 7.28 con
A,.~-180.
22. Realizar otra vez el problema 20 para R L = 3.3 ka y el valor promedio de hoe en la figura 7.28.
7.7
23. a) Determinar hj " cuando fe = 6 mA y \leE = 5 V. utilizando las caractersticas de la figura 7.40.
b) Repetir el inciso a cuandofc = 1 mAy \lCE= 15 V.
24. a) Calcular hoe cuando Ic = 6 mA y V CE =: 5 V. utilizando las caractesticas de la figura 7.41.
b) Realizar de nuevo el inciso a cuando le::: 1 mA y V CE::: 15 V
25. a)
b)
Determinar hic cuando lB::: 20 .tA Y VCE = 20 V. utilizando las caractersticas de la figura 7.42.
Repetir el inciso a cuando lB::: 5 .tAy V CE ::: 10 V.
% de cambio
x 100%
h,(O.2 mAl
b) Repita el inciso a para un cambio en le de 1 mA a 5 mA.
31. Vuelva a hacer el problema 30 calculando hie (con los mismos cambios en le)'
32. a) Si hoe = 20 f.1S cuando le = 1 mA en la figura 7.45, cul es el valor aproximado de hoe cuando
le = 0.2 rnA?
b) Calcular su valor resistivo a 0.2 mA y compararlo con una carga resistiva de 6.8 H2. Es un
buen sistema el ignorar en este caso los efectos de l/h oe?
33. a) Si hoe = 20 J1.S cuando le = 1 mA en la figura 7.45. cul es el valor aproximado de hoc cuando
Ic=lOrnA?
b) Calcular su va\.or resistivo a 10 mA Y compararlo con una carga resistiva de 6.8 \c.Q. Es un
buen sistema el ignorar en este caso los efectos de 1lhoe?
34. a) Si hre = 2 X lQ-4 cuando le = 1 roA en la figura 7.45. cul es el valor aproximado de hre
cuandole =O.1 mA?
b) Utilizando el valor determinado de h en el inciso a, puede ignorarse h como una buena
aproximacin si Av = 21 O?
re
re
* 35.
344
Al revisar las caractersticas de la figura 7.45, cul parmetro cambi lo menos posible para
el rango completo de corriente del colector?
bl Cul fue el parmetro que observ ms cambios?
e) Cules son los valores mximo y mnimo para lfhoe? Es una buena aproximacin llhoJ\
RL == R L ms adecuada con los valores altos o bajos de la corriente del colector?
d) En qu regin del espectro de corriente es ms adecuada la aproximacin hreVce == O?
a)
Captulo 7
* 36
a)
Al repasar las caractersticas de la figura 7.47, cul fue el parmetro que tuvo ms cambio
debido al incremento en la temperatura?
Cul tuvo menos cambio?
Cules son los valores mximo y mnimo de h) Es significativo el cambio en magnitud?
Cmo vara re con respeclO al incremento en la temperatura? Simplemente calcule el valor en
tres o cuatro puntoS y compare sus magnitudes.
Dentro de qu rango de temperaturas cambian menos los parmetros?
b)
c)
d)
e)
--
Jo
J,
+
~ =4 mV llL
'\.,
'.
20n
O.98fc
'.
+
RL
50kQ
2.2kQ Vo
38. Escriba el archivo de entrada para la red de emisor comn de la figura 7.59 Y solicite:
a) La magnitud y la fase de Vo '
b) La magnitud de lo'
e) La magnitud de la comente Ir (y comprela contra 1).
d) La magnitud de la comente de entrada lb'
-lb
+
lOrnY
I
I
'\.,
2kQ
h"
Figura 7.59
:
lOOfb
hl.
ti"
'.
1
h~
RL
3.3 kn V"
1
20 S
BASIC
39. Repita el problema 37 utilizando BASIC.
40. Repita el problema 38 utilizando BASIC.
Problemas
345
CAPTULO
Anlisis a pequea
seal del transistor
bipolar
- ] r-.........................................
L
8.1
INTRODUCCIN
Los modelos de transistores que se presentaron en el captulo 7 se utilizan ahora para llevar a cabo
un anlisis en ac a pequea seal de las configuraciones estndar de redes de transistores. Las redes
analizadas representan la mayora de aquellas actualmente utilizadas en la prctica. Las
modificaciones a las configuraciones estndar se examinarn con relativa facilidad una vez
que se revise y entienda el contenido de este captulo.
Debido a que el modelo r, es sensible al punto real de operacin, ser el modelo primario
para el anlisis que se desarrollar. Sin embargo, para cada configuracin, se examina el efecto
de la impedancia de salida como es proporcionado por el parmetro hoe del modelo equivalente
hbrido. Para demostrar las similitudes que existen entre los modelos, se dedica una seccin al
anlisis a pequea seal de las redes BJT que nicamente utilizan el modelo hbrido equivalente.
El anlisis de este captulo no incluye una resistencia de carga RL o la resistencia de la fuente
R,. Se reserva el efecto de ambos parmetros para un mtodo para sistemas en el captulo 10.
El anlisis por computadora incluye una breve descripcin del modelo de transistor
empleado en el paquete de programas PSpice. Este programa demuestra el rango y profundidad
de los sistemas de anlisis por computadora, los cuales estn disponibles en la actualidad y lo
relativamente fcil que resulta capturar una red compleja e imprimir los resultados deseados.
Se incluye un programa en BASIC para permitir una comparacin entre el uso de un paquete
de programas y un lenguaje de computacin.
8.2
346
JL
RB
J,
B
v, o-----}t---+-<>---!
e,
z,
...
Figura 8.2 Red de la figura 8.1 despus
de eliminar los efectos de Vco el y e2-
1,
+
V,
Z,
/3r;
"
fllb
.,
...
-- h
1,
...
Re
-V,
z,
1...
El siguiente paso consiste en calcular /3, re y ro' La magnitud de f3 por lo general se obtiene
mediante una hoja de especificaciones o por medicin directa utilizando un trazador de curvas
o mediante un instrumento para probar transistores. Debe determinarse el valor de re a partir de
un anlisis en de del sisterna~ por su parte, la magnitud de rose obtiene por lo general mediante
la hoja de especificaciones o de las caractersticas. Suponiendo que se hayan determinado f3, r,
y ro_ se obtendrn las siguientes ecuaciones para las caractersticas importantes de dos puertos
del sistema.
Z: La figura 8.3 revela que
ohms
(8.1 )
Para la mayor parte de las situaciones, R B es mayor que f3r, ms de 10 veces (se debe
recordar a partir del anlisis de los elementos en paralelo que la resistencia total de dos resistores
en paralelo siempre es menor y muy cercana a la ms pequea en caso de que una sea mucho
mayor que la otra), lo cual pennite la siguiente aproximacin:
Zi ;:
f3r,
'------'RB
2=
ohms
lO/3r,
(8.2)
I
Si ro
;?:
Zo
ohms
Rc11ro
(8.3)
IZ
"R c
r,,~ !ORe
(8.4)
...
347
JLAv:
rol
pero
lb;;;:: - ' -
3r,.
de manera que
(8.5)
(8.6)
Se observa la ausencia explcita de 3 en las ecuaciones (8.5 y 8.6), aunque se reconoce que 3
debe utilizarse para determinar re'
A i : La ganancia de corriente se calcula de la siguiente manera:
Al aplicar la regla del divisor de corriente a los circuitos de entrada y de salida,
(r)(3lb)
lo
1,
ro + Re
con
lb
(RB)(l)
lb =
r,3
ro + Re
lb
RB + 3r,
RB
RB + 3r,
li
El resultado es
A, =
lo
1,
=eO~cb~
4 ;- =
Ai =
lo
3RB ro
li
A, =
lo
li
3RBro
(r)(R B)
Ai - 3
(8.8)
R, > IOP'.
La complejidad de la ecuacin (8.7) sugiere que puede desearse el retorno a una ecuacin
como la ecuacin (7.10) la cual emplea Ao y Z,. Esto es,
(8.9)
Relacin de la fase: El signo negativo para Av en la ecuacin obtenida indica que ocurre
un cambio de fase de 1800 entre las seales de entrada y de salida, como se muestra en la figura
8.5.
348
J[
Vee
t Yo
I
Re
Re
P-tr.
~,
V,
EJEMPLO 8.1
Detenninar r('>
b)
e)
d)
e)
f)
resultados.
r----r--o 12 V
3kQ
470 Iill
1,
10
V; o-----} 1--+-----1
10
o ~,
1;
~F
~F
z,
...
Figura 8.6
Ejemplo 8.1 .
Solucin
a)
Anlisis en DC:
V
- V
ee
BE
B = ---""---""-
l2V - 0.7V
--c~--
= 24.04}lA
470kQ
lE
=-- =
,
b)
{3r,
Z;
e)
26 mV
lE
26mV
2.428 mA
= (100)(10.71
Q)
10.71 Q
1.071 kQ
kQ
Zo = Re '" 3 kQ
3kQ
= -280.11
10.71 Q
e)
Dado que RB
A; ;:
f3
100
8.2
349
][
f)
Zo
A~
= - ~-'---''- =- - - = -264.24
ro 11 Re
2.83 kQ
r,
10.71 Q
vs. 3kQ
vs. -280.11
f3R ro
B
_----.:~-"----
Como verificacin:
A.
,
= -A
Z,
~ Rc
3 kQ
= 94.16
la cual difiere ligeramente debido slo a la precisin que se lleva a travs de los clculos.
8.3
V,
Re
R,
{----<o v,
e,
li
V, o-----}
---
e,
Z,
Zi
R,
CE
RE
-li
+
Vi
Zi
R,
R,
.....
11
1b
Pr,
~I
/JI,
'o
R'
Re
V,
Z,
'*'
Figura 8.8 Sustitucin del circuito equivalente re en la red equivalente de ac de la figura 8.7.
350
.J L
iguala a cero coloca una terminal de Rl y Re a potencial de tierra, como se muestra en la
figura 8.8. Adems, se observa que R y R2 permanecen como parte del circuito de entrada
mientras que Re forma parte del circuito de salida. La combinacin de R y R 2 est definida por medio de
(8.10)
Zi:
De la fIgura 8.8,
R'II f3r,
Zi =
Zo:
(8.11 )
Zo =
RJ ro
(8.12)
(8.13)
A,:
Va = - (f31b)(R e 11
e
lb =
r.l
V,
f3r,
de manera que
V = - f3(;:
"
A, = - =
(Re 11 r.l
Va
Rellro
Vi
r,
(8.14)
la cual se nota que es una rplica exacta de la ecuacin que se obtuvo para la configuracin de
polarizacin fija,
Para ro;" lOR e
(8.15)
A i : Debido a que la red de la figura 8.8 es tan similar a la de la figura 8.3, excepto por el
hecho que R' = R, 11 Rz = RB , la ecuacin para la ganancia de corriente tendr el mismo formato
que la ecuacin (8.7). Esto es,
(8.16)
Ai =
lo
1,
f3R'r o
ro(R' + f3r,)
lo
Ai = - li
f3R'
R' + f3r e
(8.17)
ro ~ lOR c
351
J[
(8.18)
Relacin de la fase:
1800 entre V(J y Vi
EJEMPLO 8.2
rlO.
b)
e)
d)
e)
Z,.
Zo (cuando ro = = O).
A, (cuando ro = O).
A (cuando ro = = O).
Los parmetros de los incisos b a e si ro;;;; 11 h01' ;:: 50 kQ Y compare los resultados.
f)
22 v
56Hl
10 ~F
V; o---}l~-+-----1
/,
8.2 kQ
z,
Figura 8.9
Solncin
a)
De:
Vcc
VE
352
Captulo 8
= VB
VBE
(8.2 kO)(22 V)
56 kO+ 8.2 kO
= 2.81 V
- 0.7 V
= 2.81 V
= 2.11 V
Ejemplo 8.2.
J[
2.11 V
V
lE = ~
RE
= IAlmA
1.5 ka
26roV
26roV
-lE
1.41 roA
r, = - - = - - - = 18.44Q
b)
e)
Z" = Re = 6.8kQ
d)
A, = - -
Re
r
e)
,.
La condicin R' 2 10[3r,. (7.1 S kQ 2 1O( 1.66 kQ) = 16.6 kQ no est satisfecha.
Por tanto,
A
f)
6.8 kQ
- - - = -368.76
18.44 Q
[3R'
(90)(7.15 kQ)
:= - - - = - - - - - - = 73.04
R' +[3r,
7.15 kQ + 1.66 kQ
Z, = 1.35 ka
A, = -
Re 11 ro
5.98 kQ
=-
= -324.3
VS.
-368.76
18.44 Q
La condicin:
A, = _ _...:[3_R_'r..c.,,_ _ = _ _ _
(9_0)_O_._15_k_Q_)(_5_0_kQ_)_ _
(r" + Re)(R' + [3r)
64.3
VS.
73.04
Existi una diferencia considerable en los resultados de Z(). A\, y A debido a que no se
satisfizo la condicin ro;;::: 1ORe-
8.4
Las redes que se examinaron en esta seccin incluyen un resistor en emisor que puede tener o
no un desvo en el dominio de ac. Primero se considerar la situacin sin derivacin y luego se
modificarn las ecuaciones obtenidas para la configuracin con desvo.
Sin desvo
En la figura 8.10 aparece la configuracin ms bsica de las que no poseen desvo. El modelo
re equivalente se sustituy en la figura 8.11, pero se observa la ausencia de la resistencia ro' Si
se considera el efecto de ro' el anlisis ser mucho ms complicado; sin embargo, en la mayora
de las situaciones se puede ignorar su efecto; por tanto. no se incluir en el siguiente anlisis.
y su efecto se discutir ms adelante en esta seccin.
La aplicacin de la ley de voltaje de Kirchhoff alIado de la entrada de la figura 8.11 dar
por resultado
o
8.4
353
li
~r
: pr,
- --
Z,
Zb
Vi
+
/5l,
R.
h .Z.
Re
e
V.
Figura 8.11
v.
Z.
Zb
= f3re
+ (f3 + I )RE
Zb ;: f3r e
f3R E
(8.21)
y
Fagura 8.12 Definicin de la
impedancia de entrada de un
transistor con un resistor de
emisor sin desvo.
(8.20)
Debido a que RE a menudo es mucho mayor que re' la ecuacin (8.21) puede reducirse an
ms a
(8.22)
Zi:
(8.24)
lb ~
V,
Zb
y
Vo = -loRe = -f3l bR e
= -f3( ;.) Re
con
354
A,
= -'i... =
R
f3 e
Vi
Zb
(8.25)
JL
La sustitucin de Zb = f3(r, + RE) da
,----------,
(8.26)
adems,
lb
B
- = ---"--R B + Zb
li
lo =
f3 l b
(8.28)
"
ElJ
A = -A-'
'R
(8.29)
355
][
Debido a que el cociente Relro es siempre mucho menor que ({3 + 1),
(f3 + l)R E
+ ---"---'---=-l + (Re + RE)/ro
Zb :. f3re
Zb:' f3r,
+ (f3 +
I)RE
Z,
o'
(8.32)
Sin embargo, ro re y
Zo:' Rcl1ro['
f3 r ]
f3 e
RE
la cual puede escribirse como
ZO:'Rcl1ro
['+ - +' - ]
re
RE
f3
Normalmente tanto 1/f3 como r/RE son menores que uno y suman un total que por lo
general es menor que uno. El resultado es un factor de multiplicacin para ro mayor que uno.
Para {3 = lOO, r" = lO Q Y RE = l kQ:
1
1
-1--"-- = ---'---1O-:-,...~ = re
-+f3
-+
100
RE
0,02
= 50
1000 n
Zo = Re
(8.33)
A'v'
Av =
~=
r ]
Re
1+-:- +-ro
Vi
356
(8,34)
J[
La relacin
1'/1'0
(3R
Av
Vo
V,
Re
e
--+-
Z"h__-,ro,-Re
2;; _ _
+ro
JURe
(8.36)
A,
utilizando las ecuaciones anteriores.
Con desvo
Si RE de la figura 8.10 est en desvo mediante un capacitor CE de emisor, el modelo re
equivalente completo puede sustituirse. dando por resultado la misma red equivalente que la
figura 8.3. Por tanto. pueden aplicarse las ecuaciones (8.\) a (8.9).
EJEMPLO 8.3
e)
d)
e)
re'
Z.
Zo'
_ 20 V
A,.
Aj'
470kQ
10 ..F
Vi e __
1,
)1-4----1
el
1ICE
0.56kQ
10
~F
...
F'lgura 8.13
Ejemplo 8.3.
Solucin
a)
De: lB =
Vee-VBE
20Y-O.7Y
RE
= 35.89 ;.,A
26mY
= 5.99.0
4.34 mA
8.4 Configuracin de E-C con polarizacin en emisor
357
-------_.
J[
b) La prueba de la condicin ro;" IO(R e + RE)'
40 k!l 2: 10(2.2 k!l
+ 0.56 ill)
Zb
== f3(r, + RE)
= l20(5.99!l + 560 O)
= 67.92k!l
y
Z; =
RBllzb
= 59.34kl
e)
Zo = Rc = 2.2kl
d)
ro;"
A, = _Vo
V;
== __
f3R_c =
Zb
_-,-O_20,..:),;",(2_.2_k:-!l...:..)
67.92 k!l
= -3.89
A = -A -Z;
,
'R c
= 104.92
(59.34 k!l)
= -(-389)
.
2.2k!l
comparado con 104.85 cuando se utiliz la ecuacin (8.28): A; '" f3R B /(R B + Zb)'
EJEMPLO 8.4
= RBllzb = RBIIf3r, =
= 470 k!lIl718.8!l
470 kOII(120)(5.99!l)
== 717.70 l
e) Zo = Rc = 2.2kl
d)
A, = _ Re
r,
2.2k!l
= - 5.99!l = -367.28 (un incremento significativo)
e) A
{3R B
RB + Zb
(120)(470 ill)
470 k!l + 7l8.8!l
= 119.82
EJEMPLO 8.5
358
re.
Z,.
Zo'
A".
A;
Captulo 8
][
16V
tI,
2.2 kO
90kl
o
V, e
e,
p =210J,,= 50 kQ
e,
1,
z,
z,
IOkl
1.. eE
0.68 kQ
...-J
Figura 8.14
'='
Ejemplo 8.5.
Solucin
VE
R2
(16 V) = 1.6 V
IOk!l
+ R2 ce - 90k!l + 10k!l
= V8 - V8E = 1.6 V - 0.7 V = 0.9 V
R,
VE
0.9 V
= 1.324 mA
RE
0.68k!l
26mV
26 mV = 19.64 O
r, =
1.324 mA
le = -
b)
10kQ
FIgUra 8.15
"
z.
'~
90kl
0.68k!l
2.2 kil
Las condiciones de prueba tanto de ro ;:;: IO(R e + RE) como de ro ;:;: IOR e se satisfacen. El
empleo de las aproximaciones adecuadas dan
Zb"" {3R E
142.8 k!l
359
][
Zo = Re = 2.2kil
Re
2.2kO
d) A~ = - RE = - 0.68 kO = -3.24
e)
e)
Z
(8.47kO)
A = -A~ Re = -( -3.24) 2.2 kO
=
EjEMPLO 8.6
12.47
e E en su lugar.
Solucin
a)
b)
e)
A=
-A~= _(_112.02)(2.83kO)
'~RL
2.2 kO
= 144.1
En la figura 8.16 aparece otra variacin de una configuracin de polarizacin en emisor.
Para el anlisis en de la resistencia del emisor es RE + REo' mientras que para el anlisis en ac
el resistor RE en las ecuaciones anteriores es simplehIente- RE con RE" en desvo por CE'
J
---
el
V, o-}I---"----I
li
Z,
Zi
...
8.5
CONFIGURACIN EMISOR-SEGUIDOR
Cuando se toma la salida a partir de la tenninal del emisor del transistor como se muestra en la
figura 8.17, se conoce a la red como emisor~seguidor. El voltaje de salida siempre es ligeramej'j,te
menor que la seal de entrada, debido a la cada de la base al emisor, pero la aproximacin
360
J[
_1,
V,
0--)1----+-<>--1
el'
e,
E?--;---!!----o ',
Z,
RE
1,
Figura 8.17
-:;.
Configuracin
emisor~seguidor,
Ar 1 por lo general es buena. A diferencia del voltaje del colector, el voltaje est en fase con
la seal VI' Esto es, tanto Vo corno VI mantendrn sus valores pico positivos y negativos al
mismo tiempo. El hecho de que Vo "siga" la magnitud de Vi con una relacin dentro de fase
acredita la terminologa emisor-seguidor.
En la figura 8.17 aparece la configuracin emisor-seguidor ms comn. De hecho. debido
a que el colector est conectado a tierra para el anlisis en ac. en realidad es una configuracin
de colector-comn. En la parte final de esta seccin aparecern otras variaciones de la figura
8.17 que tienen la salida en emisor con Vo ;::: VLa configuracin de emisor-seguidor se utiliza con frecuencia para propsitos de acoplamiento de impedancia. Presenta una alta impedancia en la entrada y una impedancia baja en
la salida, la cual es directamente opuesta a la configuracin de polarizacin fija estndar. El
efecto que se obtiene es muy similar al que se logra con un transformador, donde se acopla una
carga con la impedancia de la fuente para obtener una mxima transferencia de potencia a travs
del sistema.
Al sustituir el circuito equivalente rl! en la red de la figura 8.17 se obtiene la red de la
figura 8.18. El efecto de ro se examinar ms adelante en la seccin.
-1,
-z,
v,
+
\
COn
(838)
361
] [.
o
(8.39)
(8.40)
Zo:
lb = -
Zb
le = (f3
I)h = (f3
Vi
1)-
Zb
1 =
Vi _____~
1)] + RE
-:-:--:-::--~
[f3r,/(f3
(f3+l)~f3
pero
f3r e
f3re
f3+1
f3
---~--=r
<
de manera que
le == ----'-'--
(8.4l)
re + RE
"
Vo
+
v,
+1.
'V
-1...
RE
.-
(8.42)
z"
...
Te'
Zo
(8.43)
-~ r ,
A~,:
Se puede utilizar la figura 8.19 para detenninar la ganancia de voltaje mediante la
aplicacin de la regla del divisor de voltaje:
v=
"
A,.
REVi
RE
Vo
RE
V,
RE. + re
:-:
+ re
re'
RE +
r;::;:
(8.44)
RE Y
(8.45)
362
Capitulo 8
J[
A,:
De la figura 8.18,
1,
RB + Zh
lo = -, = -({3
-lo = -({3 +
lh
l)h
1)
=-({3+1)
R B + Zb
y debido a que
(8.46)
(8.47)
Relacin de la fase: Como se indic por medio de la ecuacin (8.44) y algunas discusiones anteriores de esta seccin, tanto Vo como VI se encuentran en fase para la configuracin
emisor-seguidor.
Efecto de ro:
Z:
({3+ I)R
Z"
E
{3r, + -'----"-
(8.48)
Z
o'
(8.50)
Utilizando
3 + I =' [3.
z,,=,REllr,
(8.51 )
Cualquier r"
363
][
({3 + I)RElZb
A, ; -'--RnE~~
1+r"
(8.52)
={J,
{3R
E
Av=--
Zb
Pero
Zb
== {3(r, +
RE)
A,
= ---"--RE
re + RE
(8.53)
EJEMPLO 8.7
~IOR,
re'
b)
Z.
Zo'
e)
d)
A".
e)
1)
A,.
Repetir los incisos b a e cuando ro; 25 kQ Ycomparar los resultados.
12 V
f
220 ill
-10
~F
v,~I-~--I
{3 = 100. ro
=00
li
--
3.3 kQ
Z,
Figura 8.20
Solucin
a)
lB
= R
+ ({3 +
I)R
l2V-O.7V
= 220 k!1 + (101)3.3 k!1 = 20.42pA
h=({3+ 1)/.
= (101)(20.42 .tA) = 2.062 mA
26mV
r, =
= 2.062 roA = 12.61
364
Ejemplo 8.7.
J[
b)
e)
d)
Zh
= 0.996 ==1
e)
A, ==
(100)(220 kfi)
= _ 9.67
220 kfi + 334.56 kfl
3
contra
Z,
A = -A , - = -(0.996)
,
, RE
f)
33 kfl
({3
RE
+-
1 +--c
25 kfl
ro
kfi + 294.43 kfl
295.7 kfl
= 1.261
=
con
= 126.15 ka
VS.
A=
,
({3
[1
I)R E /Z b
+ RE]
r"
= 0.996 == 1
25 kfl
Portanto, aunque no se satisface la condicin ro ;::: 10R E, los resultados para Zo y Av son los
mismos y nicamente Z es un poco menor. Los resultados sugieren que para la mayora de las
aplicaciones se puede obtener una buena aproximacin de los resultados reales slo con el
hecho de ignorar los efectos de ro para esta configuracin.
La red de la figura 8.21 es una variacin de la red de la figura 8.17, la cual utiliza una
seccin de entrada divisor de voltaje para establecer las condiciones de polarizacin. Las
ecuaciones (8.37) a (8.47) se pueden cambiar con slo reemplazar RB por R'; R 1\ R2
La red de la figura 8.22 tambin proporciona las caractersticas de entrada/salida de
un emisor-seguidor. pero incluye un resistor colector Re En este caso RE se reemplaza una
vez ms por la combinacin en paralelo de R 1 YR2 . La impedancia de entrada Z y la impedancia de salida Z() no se afectan entre s, porque Re no se refleja en las redes equivalentes
365
J[
Va
9
v,
o \)
r
\
1-+~---1
-z
8.6
.La configuracin de base comn se caracteriza por tener uria impedanca de entrada relativamente
baja y una impedancia de salida alta y adems una ganancia de corriente menor a uno. Sin
embargo, la ganancia de voltaje puede ser considerable. La configuracin estndar aparece en
la figura '8.23 con el modelo equivalente r", de base comn sustituido en la figura 8.24. La
impedancia de salida ro del transistor no est incluida para la configuracin de base comn
debido a que por lo general se encuentra en el rango de los megaohms y puede ignorarse puesto
que se encuentra en paralelo con el resistor Re
-- l'-1,
~.------~--~~.
V,
Z,
RE E.
1,
z,
vi..f.
Figura 8.23
-- ~RL
-,
1"
-1,
=Jl"
"
al"
~ tI.
R,
+
~:,
"
(8.54)
(8.55)
366
J[
con
I,
~-'
(8.56)
A~.:
Al suponer que RE
:::p-
re se obtiene
le = I
lo = -ale = -al
1"
A =
con
(8.57)
= - a", -1
1,
Relacin de la fase: El hecho de que Aves un nmero positivo indica que tanto V(J como
Vi se encuentran en fase para la configuracin de base comn.
Efecto de ro: Para la configuracin de base comn, ro = l/h oh est por lo general en el
rango de los megaohms y es ms grande que la resistencia en paralelo Re como para permitir la
aproximacin ro 11 Re == Re
EjEMPLO 8.8
re'
a)
b)
e)
Z.
d)
A r,
e)
A.,
Zo'
lO
1,.
~F
--)
1,
\0;,
10
-+-
--
Ika
Z,
h ~
a= 0.98
5Hl
r o = 1 MQ
2v
~F
8V
\0;,
Z"
o
Ejemplo 8.8,
Figura 8.25
Solucin
a) lE
V EE
RE
V BE
2 V - 0.7 V
1 kO
1.3 V
-1 kO
1.3 mA
= 19.61 fi == re
Zo=R e =5kfi
Re
5kO
d) A '" = - - = 250
,
re
20 O
e) A = -0.98"" -1
e)
367
J[
8.7
Re
r-'V\RFI\r-t--,-t_J"-;~ V
el
J,
Vi
8
o-----J f--~-<>--I
Zo
e,
z,
retroalimentacin en colector.
+
Vi
- RF
J,
.Br,.
Z,
+
+
l'
tc~v
Jlb
"
':'
':'
Sustitucin del
circuito equivalente Te en la red
equivalente de ac de la figura 8.26.
Figura 8.27
J' = Vo - Vi
RF
con
Vv = -loRe
lo = f3lb
Debido a que
+ l'
Vv
pero
368
Captulo 8
J[
Por tanto,
t=
Vo
Vi
RF
RF
=---=
El res ultado es
Vi [ I
RF
'e
+ -f3r, [ I + -Re]
'e
RF
lif3r,
= Vi = _ _ _-'-f3::-r-'-,_ _-,,-
1+f3r'[I+Rel
RF
r, J
'li
,
z=
Re = Re
f3r,
I
+ f3R e
RF
r
Zi =
"
-+
13
(8,58)
Re
RF
Zo: Si se hace Vi cero como se requiere para definir Zo' la red aparecer como se muestra
en la figura 8.28. El efecto de f3rl' se elimina y RF aparece en paralelo con Re y
(8.59)
v,
=O
A,:
En el nodo
e de la figura 8.27,
Iv = f3Ib + r
e Iv" f3Ib'
VD = -IoRe = -(f3Ib )R e
Sustituyendo lb = V/f3r, se obtiene
V,
V = -f3-Re
13r,
Vo
A, = -
V,
Re
r
(8.60)
369
JL
A i:
La aplicacin de la ley de voltaje de Kirchhoff alrededor del lazo exterior de la red genera
Vi + VRF
e
Ih f3 r ,
Vo = O
l)R F
(lh -
+ (,Re = O
Ih {3r,
e
lo
13({3r,
+ RF + f3R c ) = IiRF
f3R F
RF + f3R e
li
lo
A.=-
(8.61 )
(8.62)
I,
1+
Zi =
Rell ro
RF
1
-+-+
f3r,
RF
Rell ro
RFre
1y
Zi=--:----
1
f3r,
Re
RFr,
-+-370
Captulo 8
(8.63)
JL
z,
(8.64)
{3
Re
RF
A:,.
(8.68)
Debido a que RF
re'
(8.69)
Re
1+RF
(8.70)
EJEMPLO 8.9
re'
b)
Z.
e)
Zo'
d)
e)
f)
A,.
A.
371
][
9V
?
1.7 kQ
180 ill
~/"
~V\II""---<f-'--lf-----o V"
--
10 ~F
/;
V, ~
__
f3 =200. r,/=ooQ
IO~F
......
Z"
Z,
Figura 8.29
Ejemplo 8.9.
Solucin
a)
lB
Vce - VBE
9V - 0.7 V
(200)2.7 kU
= 180 kU +
RF + (3R e
= 11.53 LA
I E = (3 + 1)IB = (201)(11.53 LA) = 2.32 mA
26mV
26mV
= 11.21 n
r, =
2. 32 mA
re
11.21 U
11.21 U
b) Z, = ---'----'---'--= --'-'-'':''::''''=-I
Re
I
2.7 kU
0.005 + 0.015
-+(3
RF
-+
200
180 kU
0.02
e) Zo = RcllRF = 2.7 kUII180 kU = 2.66 kn
27kU
Re
d) Al' = - - =
11.21 U
-240.86
r,
(200)(180 kU)
e) A =
(3R F
,
RF + (3Rc
180 kU + (200)(2.7 kU)
= 50
f)
2:
1+
2:
o
20
372
2.7 kUI120 kU
180kU
1
+
1
+
2.7 kUI120 kU
180kU
(l80kU)(I1.21 U)
(200)(11.21)
2.38 kU
1 + 180kU
1 + 0.013
=
=
1.64 X 10 3
0.45 X 10- 3 + 0.006 X 10- 3 + 1.18 X 10 3
= 617.7 U vs. 560.5 U anterionnente
rollRcllR F = 20 kU112.7 kUII180 kU
= 2.35 kQ VS. 2.66 kQ anterionnente
J
A:
I
- [~I
+ ~ ] (roR~)
RF
re
A"
1
] 2.38 k!1
- [ 1 +
180k!1
11.21!1 (
)
--'---r--'c-- -
1R
1+~
R,
- [5.56
X 10- 6 -
1+
8.92
2.38 k!1
'::"":-'-...,180 k!1
1 + 0.013
= -209.56 VS. -240.86 anteriores
A:,
Z,
A, = -A" Re
617.7 !1
Para la configuracin de la figura 8.30. las ecuaciones (8.71) a (8.74) determinarn las
variables de inters. Las derivaciones se dejan como un ejercicio al final del captulo.
Re
~_'VRVF'V-+t!..l_,-If----<> v,
C,
1,
v,
o---::- f---"-----I
C,
z,
z,
Z '"
[-i
RE
------=----
(8.71)
+ _(_R=.E_;_F_R-,C':"')
z
"
(8.72)
A'
"
(8.73)
1
A"'-----
(8.74)
-+
f3
8.7 Configuracin con retroalimentacin en colector
373
lrI
L...
J[
8.8
La red de la figura 8.31 tiene un resistor para retroalimentacin de de con objeto de una mayor
estabilidad. no obstante que el capacitor C~ cambiar porciones de la resistencia de
retroalimentacin a las secciones de entrada y d~ salida de la red en el dominio ac. Lu porcin
de RF que se cambi al lado de entrada o de salida se caicular mediante los niveles de
resistencia de ac deseados de entrada o salida.
c,
v, o-:---ll
1,
Figura 8.31
Configuracin
de retroalimentacin de de
en colector.
z,
-1,
Z,
v,
:::lV'
~',
RF ,
fJJ,
Re
'"
I
I
"F
',
z"
v
R'
(8.75)
zo'
(8.76)
(8.77)
A'
"
374
Captulo 8
R' ~
r"ll RF,I\ Re
V" = -f3I"R'
Anlisis a pequea seal del transistor bipolar
][
pero
V =
Vi R'
{3rl"
-{3~
rJRF,IIRc
Vi
r,
A,. = - " =-
RF,IIR c
r,
A, =o- ;
V,
Ai:
(8.78)
(8.79)
r" ~ JOR(
In
Rf/i
lh =
RF , + {3r,.
li
RF ,
RF ,
+ {3r,
R' {3lh
lo = R + Re
= -::-:'R'{3
-'-.:::..,-
R' + Re
La ganancia de corriente
A.
= lo =
lo
Jh
Ji
Ih
Ji
R' {3
R/
A =
~ =
li
RF ,
Re
RFr
f3r('
f3R F ,R'
(R F , + f3r ,)(R' + Re)
(8.80)
I F
I'R
Debido a que RF,es por lo general mucho mayor que f3re RF, + f3r e == RF I
y
lo
i3Rt:(r"IIR,.)
A,--=
\
.
, - li - l4';(r"IIR F , + Re)
(8.81)
(8.82)
375
J[
---------------------------------------------------EJEMPLO 8.10
re'
Zi'
Zu'
a)
b)
e)
d)
e)
11 v
Ha
A,.
A,.
68 kQ
120 kO
, lo
r-"NV---r-'VV\r---+'-'-l (---<>
--
r...
1,
Vi
O.OlmF
o----}f-<--,------l
--
V"
lOmF
IOmF
z,
Figura 8.33
Ejemplo 8.10.
Solucin
a)
oC:
lB =
Vcc - VBE
RF + {3R c
12 V - 0.7 V
=~~~~~~--~
(120 kf1
+ 68 kf1) +
(140)3 kf1
11.3 V
= 608 kf1 = 18.6 .tA
lE
= ({3 +
re =
26mV
26mV = 9.920
2.62 mA
+
V,
--
=nI,
1,
--
f3r,
120kU
1.395 k.Q
z,
Figura 8.34
e)
1,
...
/JI,
r"
140 lb
30kl
68 kU
...
lkU
...
z,
Probando la condicin ro
!ORe' se encuentra
30 kQ ~ 10(3 kQ) = 30 kQ
Zo '"
RclIRF , =
3 kf168 kf1
= 2.87kO
376
V,
J[
d)
RF,\!R c
A\.=-
r,
=:::;-
68 k!1113 W
9,920
2.87 kO
9.920
'" -289.3
e)
140
_---'--f3__
Re
1 +---
r"IIR F,
140
140
--::----=
1.14
1 + 0.14
3 kO
+ -----:c-c--::30kOl168W
'" 122.8
8.9
--
l,
>h~
h"lb
h~
r------r----~c
~--4----4---~-~h
Varios de los parmetros del modelo hbrido estn especificados en una hoja de datos o
mediante el anlisis experimental. El anlisis en de asociado con el uso del modelo re 00 es una
parte integral del empleo de los parmetros hbridos. En otras palabras, cuando se presenta el
problema. los parmetros tales como h ie , hfe h ib , y as sucesivamente, se especifican. Sin
embargo, debe tenerse en cuenta que los parmetros hbridos y los componentes del modelo re
estn relacionados mediante las siguientes ecuaciones tal como se discuti a detalle en el captulo
7: hle = f3r e, jhe = 13, hoe = llro , hfb =-a y hb = re (obsrvese el apndice A).
377
J~
~ 1"
Re
1,
h"
0-)1---+----1
+
v,
C,
hje
e,
Z"
V"
Figura 8.37
Configuracin de
polarizacin fija.
--
-h
1,
1,
+ z,
V,
T.l
Ro:
h"
hJ,>
: Re
hOl?
z,
Figura 8.38 Sustitucin del circuito equivalente hbrido aproximado en la red equivalente de ac de
la figura 8.37.
emisor comn. Comprense las similitudes aparentes con la figura 8.3 y el anlisis del modelo
Las semejanzas sugieren que el anlisis ser muy similar y los resultados de uno pueden
relacionarse directamente con el otro.
Z,: A partir de la figura 8.38,
1;:.
(8,83)
Zo:
(8,84)
Z"
A,:
Utilizando R' =
l/h)1 Re
Vo = -loR' = -lcR'
= -he1b R'
Ib=~
h ie
Vo = -h,-'
,eh. R'
con
"
de tal forma que
A,. =
~
Vi
= _ h,(R c Illlho,l
(8.85)
h ie
(8.86)
378
Captulo 8
JL
---------------------------------------------------Para la red de la figura 8.39. calcule:
EJEMPLO 8.11
a)
Z-
b)
Z".
e)
Al'.
A.
d)
,----r-;---o 8 v
~ /"
:l.7kQ
~ 330 k!2
+---11---
_)f-I_+---_---1
V"
h;. = 120
Z"
h". = 1.175k!2
ha,'=: 20 !lA/V
1,
'
z,
-:F.
figura 8.39
Ejemplo 8.11.
Solucin
a)
b)
r
"
=-
2a =
e)
A, =
hae
1
20 JLAN
-IIRe =
= 50k}
hae
he(Rclll1hae)
hie
d) A '" he = 120
",(I:.::2""0)-,,(2:.:...7:.:..k.::.l1,,,ii:=-SO:.:. k:::l1::.:. )
1.171 kl1
= _
262.34
~R
/,
v, o
i
ll--+----i
el
z"
z,
Z:
Z
2Q:
R'II he
(8.87)
De la figura 8.38.
(8.88)
379
J[
A'
"
(8.89)
hie
(8.90)
V; o
)1-------1
1,
-z,
(8.91)
y
(8.92)
Z,:
(8.93)
(8.94)
(8.95)
380
Capitulo 8
][
-A ,
(8.96)
Configuracin emisor-seguidor
Para el emisor-seguidor de la figura 8.42 el modelo de pequea seal igualar la figura 8.18
con f3r" ;; h ie y f3;; h f{' Las ecuaciones obtenidas sern, por tanto. similares.
l:
(8.97)
(8.98)
1,
v, e
---.- )
z,
lQ: Para Z() la red de salida definida por las ecuaciones obtenidas aparecer como se
muestra en la fgura 8.43. Al revisar el desarrollo de las ecuaciones en la seccin 8.5 y
Z"
RE
II~
h
(8.99)
1<'
h"
1 .... he
VV\
v,
I
'\,
'e +
lt;
Z"
Figura 8.43 Definicin de Zo para la
configuracin de emisor-seguidor.
A~: Para la ganancia de voltaje se puede aplicar la regla del divisor de voltaje a la figura
8.43 de la siguiente manera:
381
J[
pero ya que I +
"fe'" h1,.
A, =
Vu
V,
A, =
RE
(8. I 00)
RE + h/hft
hfc R8
(8.101 )
RB + Zb
Z,
A, = -A r RE
(8. I 02)
--
V,
z,
h i/ hfl,
J,
--
RE
Re
Vo
-;; ;;-
Figura 8.44
--
-f,
VEE
Zo
cc
---"-'-h-:;'
+ -J,-
'--1
z,
v"
z,.
t
Figura 8.45 Sustitucin del circuito equivalente hbrido aproximado en la red equivalente de ac de
la figura 8.44.
Z,
(8.103)
;8.104)
382
J[
Vi
con
1 =e
h
ib
(8.105)
A, =
lo
(8.106)
1,
EJEMPLO 8.12
A,.
d)
Ai'
1,
o
lr--~--~.
--
h", = - 0.99
z,
hin
=:
3.3 kQ
h"b= 0.5 ~N .
Figura 8.46
Z"
14.3.Q
IOV
Ejemplo 8.12.
Solucin
a)
Zi
b)
ro
=-
hob
Zo =
1
0.5 .LA/V
l.
-IIRe == Re =
= 2 Mil
3.3 kO
hob
eA
,
d) Ai
=-
hjbRe
== hfb
ib
(-0.99)(3.3 k!l)
14.21
22991
=.
= -1
Las configuraciones restantes de las secciones 8.1 a 8.8 que no se analizaron en esta seccin
se dejan como un ejercicio para la seccin de problemas de este captulo. Se supone que el
anlisis anterior revela las similitudes en el mtodo utilizando los modelos re O el hbrido
equivalente aproximado y eliminando, por tanto, cualquier dificultad real cuando se analicen
!as redes restantes de las secciones previas.
8.10
383
J[
impacto de h{J' Es importante entender que debido a que el modelo hbrido equivalente tiene la
misma apariencia para las configuraciones de base comn, de emisor comn y de colector
comn, se pueden aplicar a cada configuracin las ecuaciones desarrolladas en esta seccin.
Slo es necesario insertar los parmetros defmidos para cada configuracin. Esto es, para tu
configuracin de base comn, se utilizan hth' hh Yas sucesivamente, se emplean para una configuracin de emisor comn h(('. hi('. Y as(sucesivamente. Se debe recordar que el apndice A
permite hacer una conversin de un conjunto de parmetros al otro si se proporciona alguno y
se requiere algn otro.
Considrese la configuracin general de la figura 8.47 con los parmetros de dos puertos
de inters particular. El modelo equivalente hbrido completo se sustituye ms adelante en la
figura 8.48 empleando parmetros que no especifican el tipo de configuracin de que se trata.
En otras palabras. las soluciones estarn en tnninos de h, h r h Y ho' A diferencia del anlisis
de las secciones previas de este captulo. la ganancia de corriente Al se determinar en primer
lugar porque las ecuaciones que se desarrollaron para precisar los otros parmetros.
1,
R,
+
V,
v,
Transistor
v"
Z,
I\
-1"
-Z"
RL
C>--
Figura 8.47
1,
R,
+
V,
I\
-1
Figura 8.48
figura 8.47.
=tI"
h,
V,
h,.V"
~I
"v
h,l"
l/f
+
"
~;,
=;-
Z"
lo
+ hoRLl,
= hl;
e
Captulo 8
RL
384
1"
J[
de manera que
1,
A, =
(8.107)
Se observa que la ganancia de corriente reducir el resultado deA i ::: hfen caso de que el factor
hoRL sea suficientemente pequeo comparado con uno.
.
Al resolver la relacin
~/Vi
se obtiene
(8.108)
En este caso se obtendr la forma familiar de Al'::: -hrRL/h en caso de que el factor (h/l()hhr)R L sea 10 suficientemente pequeo comparado con h i.
= hl + hrVo
Sustituyendo
V,
se tiene
VI = hl - hrRLlo
Dado que
A=-
-I"R L
lo
li
lo = Al
de manera que la ecuacin anterior se convierte en
Vi = hJi - hrRLAl
Al resolver la relacin Vi/..
, , se obtiene
y sustituyendo
se obtiene
= -:I-+-h"-,-,R=-LV,
(8.109)
1,
385
J[
Impedancia de salida, Zo = Vo/lo
La impedancia de salida de un amplificador est definida como el cociente del voltaje de salida a la
comente de salida cuando la seal Vs se iguala a cero. Para el circuito de entrada, cuando V., = O,
1= -h,Vo
Rs + h
I
Sustituyendo esta relacin en la siguiente ecuacin que se obtuvo a partir del circuito de salida
se tiene
(8.110)
En este caso la impedancia de salida se reducir a la fonna familiar de Zo = 1/h o para el transistor
cuando el segundo factor del denominador es suficientemente ms pequeo que el primero.
EJEMPLO 8.13
Para lared de la figura 8.49, calcule los siguientes parmetros empleando el modelo equivalente
hbrido completo y compare los resultados obtenidos por medio del modelo aproximado.
a)
b)
e)
d)
Z y Z;.
A,
A I =1//
yA'=nr
o I
I
()
I
Zo (dentro de Re) y
Z;, (incluido Re)'
18 v
>470Hl
4.7 kQ
-J,
R'~:
+f
1Hl
v, '\
z',
v,
Q ......
-1L-______~--------~~~------~------<
pA
Solucin
Ahora que estn derivadas las ecuaciones bsicas para cada cantidad, el orden en que se calculan
es arbitrario. Sin embargo, a menudo es una cantidad til la impedancia de entrada y por tanto
se celcular de manera inicial. El circuito equivalente hbrido de emisor comn completo se
sustituy y se volvi a dibujar la red como se muestra en la figura 8.50. Se obtendr un circuito
Thvenin equivalente para la seccin de entrada de la figura 8.50 en el equivalente de entrada
de la figura 8.51 debido a que ETh" V, Y RTh" R, = I kQ (un resultado debido a que R B =
470 kQ es mucho mayor que R, = 1 kQ). En este ejemplo RL = Re e 1, est definida como la
386
.!.
Z,:
R,
=i)l"
"v
-1
"v
470'k12
V,
2xIQ-lV"
110lb
50kQ
Z,;
4,7ko.~
-1
--
~l
L6kn
Iko.
+
V,
J[
-- ~
:l
Thwnin
t:i.gun. S.S(}
figura 8.49.
-RJlkQ
9
(
1,
::
Z/
-.::...
"
-z,;
z,
"v
v,
v,
"v
hr~ v"
2x 1()-4 v"
hIl
llorb
hQi' =50kO:
4.7 kn
h"" =20pS
-1
-1
Figura 8.51
I~
z"
Thvenin,
corriente Re igual que en los ejemplos anteriores de este captulo, La impedancia de salida 20
que est definida mediante la ecuacin (8.110) es slo para las terminales de salida del transistor.
No incluye los efectos de Re Z~ simplemente es la combinacin en paralelo de Zo y Re La
configuracin que se obtiene en la figura 8.51 es una rplica exacta de la red definida en
la figura 8.48 y pueden aplicarse las ecuaciones derivadas anteriormente.
a)
La ecuacin (8,109): Z, =
tV, = h"
hfehreRL
1 + ho,R L
4
z; =
b)
= ---"- =
V,
z, =
1.51 k!l
-h,R
L
---.,--.,--""==,.----
h"
+ (h"h", - h,h,,)RL
-(lIO)(4.h!1)
1.6 kD. + [(1.6 k!1)(20 .LS) - (110)(2
-517 X 10 3 !1
10 4)4.7 kD.
+ 47!1
= -313.9
~l<> "'luiv"",ut,,
hibrld<> <:<>Ulpleto
387
] L,
110
c) La ecuacin (8.107):
+ (20 ",S)(4.7 k)
110
= _.:..:..::= 100.55
J + 0.094
contra 110 mediante el simple empleo de IzV Ya que 470 kQ Z,.I;= J" y A;= 100.55
tambin.
La ecuacin (8.110): Z
d)
Vo
=~
= -~--~~-lo
ho ,
[h,h"J(h"
R,)]
1
=~--------~~--------20 J-S - [(110)(2 X 10 4)/( 1.6 ka + 1 k!1) J
= ------'----
J 1.54 J-S
= 86.66 kfi
el cual es mayor que el valor detenninado mediante l/ho,' = 50 kQ.
Z~ =
A partir de los resultados anteriores se observa que las soluciones aproximadas para Al
y Z son muy cercanas a las calculadas con el modelo equivalente completo. De hecho, an
A se diferenci por menos del 10%. El valor alto de Zu slo contribuy a la conclusin anterior que Z() a menudo es tan alto que puede ignorarse comparado con la ca.rga aplicada. Sin
embargo, se debe considerar que cuando existe la necesidad de determinar el impacto de hrl'
y de huI" debe utilizarse el modelo equivalente como se describi arriba.
La hoja de especifIcaciones de un transistor en particular proporciona los parmetros de
emisor comn, tal como se observ en la figura 7.28. El siguiente ejemplo utlizar los mismos
parmetros de transistor que aparecen en la figura 8.49 con una configuracin pnp de base
comn para presentar e1 procedimiento de conversin de parmetros y enfatizar el hecho de
que el modelo equivalente hbrido mantiene la misma distribucin.
EJEMPLO 8.14
Para el amplificador de base comn de la figura 8.52, calclese los siguientes parmetros
empleando el modelo hbrido equivalente completo y comprese con los resultados obtenidos
utilizando el modelo aproximado.
a)
Z, y Z;.
b)
A,yA;'
el
A,.
d)
Zo y Z~.
--J~ -- -+ 1;
V,
Figura 8.52
388
Ejemplo 8.14.
I\
-1
z,
z;
6V
h/ r == J 10
h,,,,=20).l.S
lo
1,
3kl
V,
h".= 1.6kQ
hr l'=2x 10-:'
Zo
t"~~
z;
l2V
Vo
J[
Solucin
Los parmetros hbridos de base comn estn derivados de los parmetros de emisor comn
empleando las ecuaciones aproximadas del apndice A.
, _ =
h'b '" _h:c..
1.6 kn = 14.41
1 + h".
1 + 110
Se observa lo cercano que estn las magnitudes con los valo::-es detenninados por medio de
1.6kn
-'------ = 14.55
110
hfb ==
hob
==
-h r,
1 + hf ,
ho ,
1 + h(,
-110
+ 110
- 2
10- 4
= -0.991
1 + 110
20 ,tS
= 0.18 p5
1 + 110
-- -;
~ 1 kll
R,
z;
1,
z,
]kQ
h;b
+1,-
~
+
V,
hrb Ve
"v
I\
V,
-1 Zo
-0.991 le
hfb 1,.
.-:-
=7)/0
Zo
~ 2.2 kQ
h ob =O.18IlS
+
Vo
Thvenin b
a)
Ii
hfbh'bRL
1 + hobRL
n .;- 0.19 n
= 14.60 n
= 14.41
Z; = 3 Wllzi
b)
La ecuacin (8.107): A
Zi
14.60 n
= lo = __h..L:/b,--_
Ii
1 + hobRL
-0.991
= ----,,-,-=.:..:......_1
+ (0.18 ,tS)(2.2 W)
= -0.991 = hfb
Debido a que 3 ka Zi' 1(= f y A;;;:: lo / 1;= -1 tambin.
8.10
389
J[
e)
~ ""1-:-4.-:-4-1-=0-+--""-[(:-:-14c-.4c-I- 0:::--)(0c-.-=-'S:-.t-"S=-)----'-'-(--0::-.9:-9=-'1-:-)(::CO.::C8:-83=--X--=::C0::-4<:-)]:-:2--:.2--:k~0
~
d)
149.25
fbrb
b+
R )]
s
0.295 .tS
3.39 Mil
2.199 kil
8.11
TABLA RESUMEN
Una vez expuestas las configuraciones ms comunes de los amplificadores de pequea seal a
transistor, se pueden resumir sus caractersticas generales en la tabla 8.1. Debe quedar
absolutamente claro que los valores que se listan son slo valores tpicos con objeto de
establecer una base de comparacin. Por lo general. los niveles que se adquieren en un
anlisis real son diferentes y seguramente no son iguales entre una configuracin y otra.
Poder repetir la mayora de la informacin en la tabla constituye un importante primer paso
para familiarizarse con la materia tratada. Por ejemplo, el lector debe ser capaz de establecer
con cierta seguridad que la configuracin emisor-seguidor casi siempre tiene una impedancia
de entrada alta, baja impedancia de salida y una ganancia de voltaje ligeramente menor a
uno. No debe existir una gran variedad de clculos para recordar los hechos sobresalientes
como los anteriores. Para el futuro, esto permitir realizar el estudio de una red o sistema sin
involucrarse en la parte matemtica. La funcin de cada componente de un diseo se har
cada vez ms familiar cuando los hechos generales tales como los anteriores se conviertan
en parte de la experiencia personal.
Una ventaja obvia de recordar las propiedades generales como las anteriores consiste en la
capacidad de verificar los resultados de un anlisis matemtico. Si la impedancia de entrada de
una configuracin de base comn se encuentra en el rango de Jos kilohms, existe un buen
motivo para volver a verificar el anlisis. Por otro lado. un resultado de 22 Q sugiere que el
anlisis puede estar correcto.
8.12
SOLUCIN DE PROBLEMAS
390
Captulo 8
J[
-------------------------------------------------------------TABLA 8.1 Niveles relativos para los parmetros importantes de los amplificadores de emisor comn, base comn
y colector comn.
Configuracin
Z,
Zo
Medio (1 kQ)
Polarizacin fJja:
,....
Medio (2kQ)
Alto (lOO)
Alto (-200)
\
\l cc
RB
A,.
Re
f-o
hll~"
~ Re ll ,,,
11
~~
[E]
~ 1_ R; ',-1
(R"2lO,Br,l
3R B r"
"
~[}]
(r,,2: 10 Re)
~0
(r" 2: 1ORe
RH"2 IO/3r)
V,,;::: \O Re)
\/cc
R,
...
t'"
R,
Re
f-o
Medio (1 kQ)
~I
Medio (2 kQ)
R,IIR,II~".
= Re ll "
A\to (-200)
~ RBllz
Medio (2 kQ)
Z, =. /3(r,.+REl
)"
=IRe ll /3RE I
\/ec
~I RBllzb
....
Z) ==
f-o
f3(r,. + RE)
= IR B II/3R E
RE
(RE
Base comn
RE
Vu
U1
Retroalimentacin
en colector
i~ee
=GJ
Io
(RE
RF
Re
Bajo (20 Q)
~~
=\3]
(R lc
r)
Medio (2 k.Q)
~
RlJ + ZI,
10 r,. 'J
Alto (-50)
Bajo (=.1)
~
G@
RE ..- r,.
[iB
Ro + Zb
=[0
Alto (200)
Bajo (-1)
=8]
=[iJ
I
r,)
"
=hIIRF\
"
1
Re
-+--
/3
Alto (50)
R.:
Medio (2kQ)
rn
Medio (1 kQ)
V ec
(r,,"210R e )
r)
Bajo (20 Q)
~
(cualquier
nivel de rol
~ 1- ,,:eRc-1
(RE
Re
r)
(RE
Emisor-seguidor
Bajo (-5)
{J(R, 11 R,)'"
Re)(R, 11 R, + /3,,)
(J(R, 11 R,)
R, 11 R, + /3".
(r,,;::: 10 Re)
RBr-Evee
(', +
~[}]
,
,..
PolarizaCIn de
emisor Sin
derivacin:
"
~~
RE nCE
1_ Re ll , 1
Alto (50)
RE
(r" ~ tOR e )
(ro;::: ORe)
Alto (50)
Alto (-200)
=
=t=J
"
/3RF
RF + f3Re
=[E
(r" ~ ORe
RF Re)
I
8.12 Solucin de problemas
391
J[
dc como ac. En la mayora de los casos, una red que se encuentra operando correctamente en el
modo dc tambin se comportar adecuadamente en el dominio ac. Adems, una red que proporciona la respuesta de ac esperada est polarizada como se plane. En una instalacin de
laboratorio se aplican tanto las fuentes de como ac y se verifica la respuesta de ac en varios puntos
de la red mediante un osciloscopio como se muestra en la figura 8.54. Se observa que la punta
negra (tierra) del osciloscopio est conectada directamente a tierra y la punta roja se mueve de
un punto a otro dentro de la red. con lo cual se obtienen los patrones que aparecen en la figura
8.54. Los canales verticales estn en el modo ac para eliminar cualquier componente de dc
asociado con el voltaje en un punto en particular. La pequea seal de ac aplicada a la base se
amplifica al nivel que aparece del colector a la tierra. Se observa la diferencia en las escalas
verticales para los dos voltajes. No existe una respuesta en ac en la terminal del emisor debido
a las caractersticas de corto circuito del capacitar en la frecuencia establecida. El hecho que 'l/o
se mida en volts y vi en milivolts sugiere una ganancia grande del amplificador. En general,
aparece que la red se encuentra operando de forma adecuada. Si se desea. puede utilizarse el
multmetro en el modo dc para verificar VBE y los niveles de Va- VCE Y V E con objeto de revisar
si caen en el rango esperado. Desde luego, ei osciloscopio tambin puede utilizarse para comparar
los niveles de de tan slo con cambiar al modo de dc para cada canal.
vcc
C,
v,
!---U(-~'
'\
C,
~(mv~
O~t
...
Conexin a tierra
...
Figura 8.54 Utilizacin del osciloscopio para medir y observar varios voltajes de un amplificador BJT.
No es necesario decir que una respuesta pobre en ac puede deberse a una variedad de
motivos. De hecho, puede haber ms de un rea con problema en el mismo sistema. Sin embargo,
afortunadamente con el tiempo y la experiencia puede predecirse la probabilidad de problemas
en algunas reas, de modo que una persona experimentada puede aislar las reas problemticas
con cierta rapidez.
Por lo general, no hay nada misterioso acerca del proceso general de solucin de problemas.
Si se decide seguir la respuesta en ac, resulta ser un buen procedimiento el comenzar con la
seal aplicada y avanzar a travs del sistema hacia la verificacin de cargas en los puntos
crticos a lo largo de la trayectoria. Una respuesta inesperada en algn punto supone que la red
se encuentra bien hasta dicha rea, definiendo entonces la regin que debe investigarse ms
a detalle. La forma de la onda que se obtiene en el osciloscopio ayudar con toda seguridad 1"
definicin de los posibles problemas con el sistema.
Si la respuesta para la red de la figura 8.54 es como aparece en la figure 8.55. la red tiene
un problema y probablemente se trata del rea del emisor. No se espera respuesta a travs del
392
J[
c,
I(
+
V,
0:-0
V!
'\.,
Figura 8.55
emisor y la ganancia del sistema que est definida mediante vI) es mucho menor. Se recuerda
que para esta configuracin la ganancia es mucho mayor en caso de que RE se desve. La
respuesta que se obtiene sugiere que REno est en desvo por el capacitor y las conexiones
tennnales del capacitor y el mismo capacitor deben ser verificados. En este caso una verificacin
de los niveles de de probablemente no aislarn el rea del problema debido a que el capacitor
tiene un equivalente de "circuito abierto" para de. En general. un conocimiento previo sobre
qu esperar. una familiaridad con la instrumentacin y. lo ms importante. la experiencia. son
los factores que contribuyen al desarrollo de un mtodo efectivo en el arte de la solucin de
problemas.
8.13
El anlisis a una pequea seal de un amplificador a BJT puede llevarse a cabo utilizando un
paquete de programas tal como PSpice o mediante un lenguaje como el BASIC. Ambos sern
necesarios en el anlisis de la misma configuracin de polarizacin mediante un divisor de
voltaje para permitir una comparacin de los mtodos. PSpice (versin para DOS y Windows)
est bien equipado para analizar las redes de transistores y utiliza un modelo Gummel-Poon
mejorado. mismo que se describe con detalle en los manuales de PSpice. La utilizacin de un
lenguaje como el BASIC requiere que las diversas ecuaciones que se desarrollaron en el libro
se apliquen en un orden especfico para obtener las incgnitas deseadas. En realidad la direccin
general de un programa en BASIC utilizara la misma secuencia de pasos que se necesitan para
analizar la red de manera manual (con la ayuda de una calculadora). Desde luego, el empleo de
BASIC ofrece al usuario la oportunidad de definir el objetivo y el tipo de salida para un anlisis.
mientras que PSpice est limitado a una lista especfica de cantidades de salida. Sin embargo,
en general. la lista de PSpice es lo suficientemente extensa para la mayora de las investigaciones.
El anlisis primero se describir utilizando PSpice seguido despus por el lenguaje BASre.
393
J[
de anlisis cubierto en este captulo. Segn se necesiten ciertos parmetros adicionales en los
captulos subsecuentes, stos se definirn con el mismo grado de detalle. No es necesario
especificar todos los parmetros. Si se requiere un parmetro en particular para desarrollar un
anlisis PSpice y no est detallado, el paquete de programas utilizar un valor implcito que es
tpico para el dispositivo que se est investigando. Algunos de los parmetros necesitan
especificarse slo en caso de requerir la profundidad del anlisis o del diseo. El intento bsico
de esta seccin es ofrecer una introduccin lo ms clara y sencilla posible para el uso de los
modelos. Segn aumente la experiencia, estn disponibles los manuales de PSpice y una larga
lista de publicaciones para mayor detalle para una instruccin adicional.
En general, una vez que los nodos de la red se han definido y se ha capturado la estructura
bsica, (resistcres, capacitares, fuentes, etc.) en el archivo de entrada. se requiere de un mnimo_
de dos lneas para describir un transistor. La primera es la lnea del elemento, la cual tiene el
siguiente formato:
QXISTOR
requerido
1'------'
nombre
-~
nodo
del
colector
nodo
de la
base
~--'
~--'
nodo
del
emisor de
transistor
QMODEL
'-=--'-"/
nombre
del modelo
que estar
definido
mediante la
siguiente lnea
Existen otros parmetros en esta lnea, cuya explicacin rebasa las necesidades de este libro.
aunque a veces se hace referencia a ellos en el manual PSpice.
La siguiente lnea que se necesita para definir el transistor es la lnea del modelo. la cual
tiene el siguiente fonnato bsico:
,.MODEL)
requerido
QMODEI.,
nombre
del modelo
especificado
en la lnea
de elementos
anterior
Ji~
tipo de
transistor
(requerido)
(BF = 90. IS
~--------~
= SE -
15)
394
J[
Vcc ==22V
Re
R,
o
+
V,:= \ mVLO a
0B
r~F
'\,
R,
6.8 kll
56 k!l
v"
~=90
8.2 ka
RE
-1
l.5 ka
C E = 20 ~F
[OJ
Figura 8.56 Definicin de los nodos para un anlisis por medio de PSpice de la configuracin
mediante divisor de voltaje.
Hasta ahora. las primeras ocho lneas del archivo de entrada de la figura 8.57 deben resultar
bastante familiares y legibles. Luego se define el transistor en las dos lneas siguientes y
QMODEL es el nombre del modelo del tninsistor. Se observa en el rengln del modelo que
beta se especific como de 90. Pero, no se especific un valor de IS para demostrar el impacto
sobre los resultados obtenidos. La segunda corrida incluir el nivel sugerido de IS para propsitos
de comparacin. El comando .PRINT solicita tanto la magnitud como el ngulo de la fase para
el voltaje de salida del colector a la tierra. Como se requiri para la fuente de ac. se seleccion
una frecuencia de 10kHz para la corrida. El nico impacto real de la frecuencia aplicada ser
sobre los elementos capacitivos y su efectividad como corto circuitos equivalentes para el
anlisis en ac.
Una vez que se ha capturado el archivo de entrada, se ejecuta PSpice y se enumera una
lista de parmetros del modelo BJI. Se puede ver que f3 (BF) es 90 e l, (IS) tiene el valor
implcito de 1 x lO"" pA. NF (el coeficiente de emisin de corriente directa), BR (la beta
inversa mxima ideal) y NR (el coeficiente de emisin de corriente inversa) toman el valor
implcito de uno. Las ltimas tres cantidades definen el comportamiento del modelo de una
manera que escapa a las necesidades de este libro y que tendr un impacto despreciable sobre
el anlisis actual en pequea seal.
Por tanto, PSpice est diseado para llevar a cabo un anlisis de automtico de la red. Los
resultados son
v, = VE = 1.9285 V
V1 = Ve = 2.7089 V
V3 = Ve = 13.354 V
V, = V aterrizado tpara o.c) = OV
V, = Vee = 22 V
Luego el archivo de salida ofrece la corriente de la fuente para Vce con el nivel de dc de la
fuente de ae. V" de 0.0 A. La potencia total disipada por los resistores y el transistor es de
35.6 mW.
Despus se proporcionan otros niveles de de para las redes tales como lB = 14.1 p.A. le
1.27 mA(eomparado contra 1A1 mAen el ejemplo 8.2). y VBE =0.78 V (el cual excede el nivel
de 0.7 V utilizado en el ejemplo 8.2). Debe tenerse en mente el nivel de V BE cuando se repasen
los resultados al fijar (. en 5 x 10- 15 A en la siguiente corrida. Los valores de de VBC y VCE
395
J[
voltage-Divider Bias - Confiquration of Fig. 8.56{IS
default value)
CIRCUIT OESCRIPTION
VCC 5 O OC 22V
RBl 5 2 56K
RB2 2 08.21<
llE 1 O 1.5K
Re 5 3 6.8K
el 4 2 lOUY
CE 1 O
VS 4 o
01 3 2
.MODEL
.OP
20UF
AC 1MV o
1 QMOOEL
QHODEL NPN(BF=90)
.OPTIONS NOPAGE
.END
QMODEL
NPN
15
lOO.aooaOOE-la
BF
NF
90
1
BR
NR
.***
VOLTAGE
NODE
(
(
1)
$)
1.9285
22.00C>O
VOLTAGE
2.7089
2)
TIlMPERATURE =
HODE
VOLTAGE
13.3540
27.000 CEG
NODE
(
VOLTAGE
4)
0.0000
NNIE
vcc
-1. 616E-03
O.OOOE+OO
VS
*
.*.*
3.56E-02
HATI'S
'!'EMPERATURE ""
27.000 DEe
TE>!PERATtlRE
27.000 DEG
RAllE
IIODEL
lB
IC
VBE
VlIC
ve!
IlETADC
Ql
QlIODEL
1.4lE-OS
1 .. 27E-03
7.S0E-Ol
-1.068:+01
1.14E+01
9.00E+01
'.92E-02
/GM
RPI
1 .. 83E+03
RX
O.OOB.... OO
1.002.... 12
O.OOE+OO
O.OOE.....OO
O.OOE+OO
O.. OOE+ao
9.00E+01
7 .. 82E+17
RO
eBE
cBe
CBX
CJS
BBTAAC
P'1'
*.
AC AHALYSI S
FREO
VM(3,O)
1.000E+04
Figura 8.57
3.340E-01
VP(3,O)
-1.7771+02
396
J[
entonces se especifican como -10.6 V Y 11.4 V, respectivamente, y la beta de de es igual a la
beta en ac de 90. La transconductancia glll = llre y re;;;: 20.3 Q. Entonces, la impedancia de
entrada es f3r, = (90)(20.3 a) = 1.827 ka o 1.83 ka como est especificado mediante RPI. La
resistencia de salida est listada como de 1 x 10 11 a y la beta en ac es de 90 siendo FT (el
tiempo ideal de trnsito directo) (por las iniciales en ingls. Forward Transit) igual a 7.82 x
10- 17 s. De nuevo, algunos de los parmetros probablemente no tengan algn significado por
el momento, pero algunos Son muy reconocibles y pueden resultar tiles durante la verificacin
de un diseo o anlisis.
El siguiente anlisis en ac revela que la magnitud de Vo es de 334 m V para una ganancia de
voltaje de 334 comparado con una ganancia de 368.76 calculada en el ejemplo 8.2. El cambio
de fase es de 177.7 en lugar de 180 debido a los elementos de capacitancia de la red. La
seleccn de una frecuencia mayor o el ncremento del nivel de capacitancia acercara al cambio
de fase a 180.
El efecto de cambiar ( a 5 x 10- 15 A se demostrar con claridad mediante la corrida de la
figura 8.58. El nivel de VE ahora eS de 1.0235 V comparado con 2.11 V para el ejemplo 8.2. El
nivel de le es de 1.33 mA comparado con 1.41 mA. y la ganancia de voltaje de ac ahora es de
350.4 en comparacin con 368.76 del ejemplo 8.2. Por lo general. se obtiene una mejora
definitiva cuando se comparan los resultados manuales y mediante el PSpice. Sin embargo, es
considerablemente mejor si se obtiene la solucin exacta en vez de la aproximada en el ejemplo
**
CIRCUIT DESCR1PT10N
VCC 5 O OC 22V
RBl 5 2 56K
RB2 2 O 8.2K
RE 1 O L5K
Re 5 3 6.8K
el 4 2 lOUF
CE 1
VS 4
o
o
20UF
AC lMV
Ql 3 2 1 QMODEL
.MODEL QMODEL NPN(BF=90 15=5E-15)
.OP
.AC LIN 1 lOxa lOKH
.PRI~ AC VM(l,O) VP(l,Q)
.OPTIONS NOPAGE
.ElID
****
QMODEL
IS
NPN
S.OOOOOOE-15
BF
90
NF
SR
NR
1
1
1
TEMPERATURE-
NaDE
VOLTAGE
NODE
(
(
1)
S)
2.0235
22 .. 0000
NaDE
VOLTAGE
2)
2.7039
21.000 DEG
NaDE
VOLTAGE
3)
12.9280
VOLTAGE
4)
0.0000
VCC
VS
-1. 679E-03
O.OOOE+OO
3.69E-02
WA'l"TS
figura 8.58 Anlisis por medio de PSpice de la confguracin mediante divisor de voltaje de la figura
8.56 con 15", 5 x lD-1S A.
397
J[
.....
* *
TEMPERATURE
27.000 OEG
27.000 DEG
HAllE
MOOEL
lB
1. 48E-OS
le
1.)3E-OJ
VBE
6.80'f:-Ol
VBC
-1.02E"Ol
1. 09E+Ol
9.00E+Ol
5.16E-02
1. 74E+03
O.OOE+OO
l.OOE+12
O.OOE+OO
O.OOE+OO
O.OOE+OO
O.OOE+OO
9.00E+Ol
veE
BETAOC
GM
RPl
RX
RO
CSE
CSC
CBX
CJS
BETAAC
8.21E+17
AC ANALYSIS
FREQ
111<(3,0)
1.000E+04
3.504E-Ol
TEMPERATURE
'C
VP(3,O)
-1.776E+02
8.2. En especial se observa que VBE ahora es de 0.68 Y, el cual se compara de manera muy
favorable con el valor fijo aproximado de 0.7 V. Por tanto, para el anlisis de pequea seal
que se desarroll en este libro mediante el uso de PSpice, IS se especificar como 5 x 10- 15 A.
---l-VCC
22V
Re
Rl
56k
6.8<
2.6 79'
01
02N2222
VS~~.
'mvy
~r 8.~~ ~
RE
15k
AC=ok
MAG=ok
PHASf=ok
'3.1090
.9911
t""-~i-c-,~p
j'20u F
La fuente senoidal es una parte (New Part) que aparece en la librera source.slb como
VSIN. Al oprimir dos veces la fuente sobre el esquema aparece una lista de atributos que
deben seleccionarse. Para el ejemplo,
398
AC
= 1 mV
Despus de cada entrada debe asegurarse de guardar los atributos (Save the Attribute) antes
de dejar la caja de dilogo.
El smbolo de la impresora se obtiene de la librera specal.slb de la caja de dilogo de Get
Part como VPRINTl. Cuando se coloca sobre el esquema, especifica el voltaje en el punto
que ser impreso en el archivo de salida (.out). Al oprimir dos veces el smbolo sobre el esquema.
se produce una caja de dilogo PRINTl en la cual deben hacerse las siguientes selecciones
con objeto de obtener la magnitud y el ngulo de la fase del voltaje de salida:
AC=ok
MAG=ok
PHASE=ok
Las selecciones anteriores pueden listarse jumo al smbolo de la impresora sobre el esquema
con slo oprimir la opcin cambiar despliegue (Change Display) y seleccionando el nombre
del despliegue (Display Value) y el nombre (Name) para cada una.
Se insertan los tres puntos de vista (VIEWPOINTS) mediante la siguiente secuencia:
Draw - Get New Part - Browse - special.slb - VIEWPOINT. Cada uno se coloca en su
lugar y luego se oprime para rntroducirlos al sistema. Cuando se han colocado los tres. el
proceso se completa al oprimir el botn derecho del mouse.
Antes de ejecutar el programa deben definirse los nodos que sean iguales a los representados
en la figura 8.56 de forma que puedan compararse los resultados. En general, cuando se construye
una red, se colocan todos los elementos similares tales como el resistor antes de cambiarse a
otro elemento como el capacitar. El resultado es que puede no haber un orden lgico para los
nodos en la lista neta. Para ajustar los nodos asociados con cada elemento. simplemente se
selecciona anlisis (Analysis) y luego examinar lista neta (Examine Netlist). El resultado que
se obtiene consiste de una lista de los elementos y los nodos asignados a cada uno. Los nodos
asignados para cada elemento pueden cambiarse despus por medio de una sencilla secuencia
de insertarlborrar hasta que concuerden con aquellos de la figura 8.56. Cuando se ha completado,
se sale del listado. Surgir un texto que; pregunta si se desean guardar los cambios, lo cual es
hora el caso.
Ahora se est listo para desarrollar el anlisis mediante la seleccin de Analysis seguido
por la inicializacin (Setup). Dentro de la caja de dilogo de Setup se elige (barrido de ac)
(Ae Sweep) aunque la intencin sea la de trabajar con una nica frecuencia. Despus de
oprimir dos veces la caja AC Sweep, deben tomarse algunas decisiones acerca de la frecuencia
aplicada. Se selecciona tipo de barrido ac lineal (Linear AC Sweep Type) junto con lo siguiente:
Total Pts.
=1
= 10 kHz
399
CIRCV1T DESCRIPTION
...............................................................................
.....
R RE
e-CE
O $N 0001 LSk
OSN:OOOI2Ouf
oSN_OOO2 8,2k
R:R2
<LQI
V Vs.
$N 00040 AC huV
+SlN o JmV 10kHz o o o
C_C SN_OOO4SN_OOO2 lOuF
R_RI SN_OOO2SN_OOOS S6i<
R Re
V=Vc:c
SN)OOSOOC22V
......
Q2N=-X
NPS
IS ,.. OOOOOOE-l S
BF 90
NF 1
VAF 7403
1KF .2141
ISE 14 34OOOOE-1 S
NE
1 307
.BR 6.092
NR I
RB 10
R.BM 10
RC I
CJE 22.010000E_12
MJE .377
CJC 7.306000E.12
MJC
3416
TF 411.1oooo0E-12
XTF
VTF
1.7
!TF .6
TR 46_910000E..()9
XTB
.... s."dAl.L
e
..........................................................................
.....
SIGNAL BIAS SOLLiIQN
NODE VOLTAGE
vOLTAGE
(SS))OOI)
NODE VOLTAGE
1.9911
:'ItQDE VOLTAGE
(S"S_0002)
2.6679
($N -"004)
00000
NODE
($N_OOO3) Z2 0000
NAME
ctJ!UUNf
O.OOOE+OO
-1653E"()3
Figura 8_60
400
Captulo 8
JL
O'PEllATIN:GPOINTINfOllMATION
'I'EMPfllAnJRE= 27.000DEGC
..............................................................
.....
BIPOLAR. JUNCfION TRANSIStQR.S
NAME
Q..Ql
Q2N2222~X
MOPEL
I8
\.99E-OS
le
1.31E~3
VBE
6.77E-OI
VBC
1.04E+01
VCE
1.l1E+Ol
6.SBE-+o}
BETAOC
GM
5.03E..02
RPl
1.42E+03
R.X
I.OOE+Ol
RO
6.46E.~
CBE
5.80E~11
CBC
2.9OE~12
CBX
O.OOE+OO
CJS
O.OOE-+OO
BETAAC
7.l5E+OI
Fr
1.32E+08
....
AC ANALYSlS
...............................................................
Se observa que los nodos listados tienen los mismos valores numricos que los que aparecen en la figura 8.56. Luego. siguen los parmetros del modelo BJT (BJT MODEL
PARAMETERS). los cuales indican el valor seleccionado de 90 para la beta dc y 5 X 10- 15
para IS. Se proporcionan los niveles para los varios nodos: luego se igualan los valores que
aparecen con los puntos de observacin (VIEWPOINTS) de la figura 8.56. El siguiente listado
de transistores bipolar es de unin BIPOLAR JUNCTION TRANSISTORS proporciona
una variedad de niveles de de y de parmetros de la red. Se observa que ahora la beta de de es
de 65.8 con la beta de ac de 71.5 en lugar del valor capturado de 90. La versin para Windows
ajusta la beta segn las condiciones de operacin. Por tanto. los resultados de ac sern un poco
diferentes de los obtenidos con anterioridad al emplear el modelo re' Si se requiriera una similitud
exacta. no se seleccionara el smbolo del transistor sino que se insertara en la red el transistor
del modelo re con una fuente de corriente controlada y los niveles de resistores adecuados. La
respuesta en ac indica que la magnitud del voltaje ac de salida es de 3()7.3 mV con un ngulo
de la fase de 177.9 comparado contra 334.0 mV y 177.7 de la versin para DOS de PSpice.
Los capacitares presentes crearon un cambio de fase menor a 180.
Si se desea una impresin del voltaje de salida. puede utilizarse la opcin Probe. El primer
paso consiste en regresar a la opcn de anlisis (Analysis) seguido por la seleccin de
inicializacin (Setup). Ahora se selecciona la opcin (Transient) transitorio y se desactiva el
barrido (AC Sweep) recin utilizada. Al oprimir dos veces la caja Transient. pueden hacerse
decisiones acerca del anlisis que debe desarrollarse. El periodo de la seal aplicada de 10kHz
es de 0.1 ms o 100 ps. La opcin del intervalo de impresin Print Step se refiere al intervalo
de tiempo entre la impresin o graficacin de los resultados del anlisis transitorio. Para el
ejemplo. se selecciona I ps para ofrecer 100 puntos por ciclo. El tiempo final (Final Time) es
el ltimo instante en que se calcular la respuesta de la red. La seleccin es de 500 fls o 0.5 ms
para proporcionar cinco ciclos completos. Se eligi no imprimir el retardo (No-Print Delay)
8.13 Anlisis por computadora
401
JL
en Odebido a que todos los capacitores se encuentran esencialmente en corto circuito a 10kHz.
La ltima seleccin es el intervalo mximo Step Ceiling que establece un valor mximo entre
los clculos obtenidos para el sistema, que en este caso se fijaron en 1 ps. El tiempo entre los
clculos ser ajustado de manera interna por el paquete de programas para asegurar informacin
suficiente en los momentos en que la respuesta deseada cambie ms rpido de 10 usual. Sin
embargo, nunca estar separado por un periodo mayor que el establecido en Step Ceiling.
Ahora se regresar a Probe Setup y se seleccionar la opcin Automatically Run Probe
After Simulation (ejecutar prueba despus de la simulacin de manera automtica). Al regresar
a anlisis (Analysis) debe seleccionarse simulacin (Simulate) para establecer los datos
solicitados para la respuesta de Probe. No se puede ir de manera directa a Run Probe porque
an no se ha establecido el archivo de datos. Una vez que se ha completado el anlisis se activa
la opcin trazar Trace seguida por la opcin Add (aadir) para "aadir" un trazo a la grfica.
Ahora aparecer una lista de opciones, y ya que se desea observar al voltaje de salida en el
colector del transistor, debe seleccionarse V(Ql:c). Debido a que no aparece en la lista que se
proporciona, se oprime en Alias Names (nombres ficticios) y aparecer una lista mayor donde
aparece V(Ql:c). Al seleccionarse aparece en el comando de rastreo (Trace Command) el
cual se activar mediante OK (figura 8.61).
:3.6V
\
...
.~.
(\
\.
,!
"3.2V-
13. av
,,
'.
\ ,
:'2 .av --
., ,,
\ :
lOOus
0'
\;
\./
200...,s
40C,,!>
" V(Ql:cl
TlIr.e
Figura 8.61
Voltajes de salida Vo
El rango del eje y se seleccion automticamente para mostrar con claridad la forma completa de
la onda. Se muestran cinco ciclos completos de la forma de salida de la onda (con 100 puntos
de datos para cada ciclo) dentro del periodo de tiempo seleccionado de cinco periodos completos de
la seal aplicada. El valor entre los picos de la forma de onda es de aproximadamente 13.42 V 12.81 V =0.61 V, como resultado un valor de pico de cerca de 0.61 V / 2 =0.305 V =305 m V, el
cual se encuentra muy cercano al valor impreso con anterioridad.
Si debe hacerse una comparacin entre los voltajes de entrada y de salida en la misma grfica,
puede utilizarse la opcin aadir eje (Add Y-Axis) Y dentro de la seleccin del men de graficacin
(Plot). Despus de seleccionarse, debe regresarse al comando Trace para utilizar la opcin ADD
(aadir) una vez ms. Esta vez puede procederse con la lista de Alias Names, la cual incluye
V(Vs:+) como una opcin. Tomar esta opcin dar por resultado las formas de ondas de la figura
8.62, la cual incluye una escala para cada forma de onda a la izquierda de la grfica.
Se aadieron los textos en los diagramas al elegir la opcin herramientas (Tools) de la lista
del men seguido por la etiqueta (Label) y texto (Text). Una vez que se selecciona Text,
aparece una caja de dilogo que solicita el texto que aparecer en la grfica. Despus de teclear
402
Captulo 8
.JL
1 : 3. bV
: . Cm\.'
.l',\
i\
..
/\
? \,
.,
,
1).2V
Ve
JV
:2
8V
..
..
\/
"'
8:11V
".
~
Figura 8.62
V(Ol:c)
:::
,
l.
..
(oC)
-,1
lJ
----~----~----.,_.
:lV I
..
,,
--.:.---{
['
...
"V .
\~./ ---_.\/
.Y
100\.1s
V(Vs:+:
"-~
200",0
,.
\)
.. ve
4001:';
3CCus
\ :
?OCUS
Vs (contra) y oprimir la opcin OK, aparecer Vs en la pantalla y podr colocarse donde sea
necesario. De la misma manera se colocaron las etiquetas restantes en la grfica. Las lneas se
aadieron al seleccionar otra vez la opcin Tools y luego la opcin lnea (Jine). Aparecer un
lpiz y utilizando la misma tcnica que la que se emplea para las lneas en los trabajos de arte,
pueden aadirse las lneas que se muestran. Se observa la relacin fuera de fase entre las dos
fonuas de onda y el hecho de que Ve se encuentra sobre un nivel de de 13.1 V.
En caso de desear dos grficas por separado, puede seleccionarse la opcin Plot y
seleccionar Add Plot (aadir grfica). Al seleccionarse aparecer otra grfica esperando que se
tome la siguiente seleccin por medio del regreso a la opcin Trace y Add de V(V s:+) a partir
de la lista de Alias. El resultado que se obtiene es el par de grficas de la figura 8.63 que
! .OmV .
,
,,
\.
SSL:>;:-
-l.O::V V (Vs:':
l3.W~
..
/~\
\\
13 .2V '
\\ /
\
12
\j
av
"
3CO\J~
,1
\\
\
. .~
40Cu"
..
.,
~CO\J"
Y(Q1:c)
Figura 8.63
8.13
403
JLpresenta cada fonna de onda de manera separada. Una vez ms se aaden las etiquetas Vs y Ve
utilizando la opcin de herramientas (Tools). Sin embargo. debe tenerse en cuenta que las etiquetas
para la primera grfica deben ser capturadas antes de seleccionar la;; etiquetaS para la segunda grfica.
La ltima forma de onda que se muestra en la figura 8.64 demuestra el empleo de la
opcin Cursor bajo el encabezado de herramientas (Tools). Al seleccionar Cursor y luego
Display (desplegar). aparecer una lnea en el nivel de de de 13.1 V. Al oprimir el mouse.
aparecern una lnea horizontal y una lnea vertical que se intersecan sobre la curva. Al oprimir
sobre la lnea vertical y manteniendo oprimido el botn del mouse. puede moverse la lnea
vertical sobre la forma de onda. Se observa en la caja Probe Cursor que se registra la ubicacin
de la interseccin llamada Al. Si se mueve al valor pico, su valor es de 13.421 V Y el elemento
del tiempo es de 75 J.1S. Al oprimir el botn derecho del mouse, aparece una segunda interseccin,
Hamada A2, la cual tambin registra su ubicacin en la caja Probe Cursor. La informacin
restante en la tercera lnea de la caja consiste en la diferencia entre las dos intersecciones sobre
los ejes horizontal y vertical, respectivamente. Si se fija A2 al fondo de ve ser de 12.807 V a
125 .us (se debe observar la lnea del fondo de la figura 8.64). Por tanto la posicin del cursor
indica la magnitud y tiempo de la localizacin de la seaL 10 cual puede ser muy conveniente
para una gran cantidad de aplicaciones. Obsrvense las etiquetas sobre la grfica al emplear la
opcin Tools~text. Puede obtenerse con faclidad al utilizar dos diferentes intersecciones.
A--.
13 .4V '
?'\
13 .<,v:
:\
13 .ov.
:\
\
-.
\)
12.8V+"_._ ...
O,
o V(Ql,c)
lOOu~
figura 8~64
,/
V"
\
200u,
.\J.
3COu~
.v.
-- '
4~Ou~
404
Captulo 8
J[
al escribir directamente a Microsim Corp. Ahora se comparar el anlisis anterior con el anlisis
del mismo circuito utilizando ahora el lenguaje BASIC.
BASIC
El programa BASIC de la figura 8.65 analizar la configuracin de polarizacin mediante
divisor de voltaje de la figura 8.56 con las caractersticas adicionales de que tambin puede
proporcionar una solucin en caso que una porcin del resistor del emisor no presente desvo
y pueda tambin incluir los efectos de una resistencia fuente y de carga. La resistencia del
emisor se ha designado como RE: en caso de no estar en desvo y RE" en caso de tener desvo.
10 REM
*****-**********************************************
20 REM
PROGRAM 8.1
70 REH
100 CLS
PRINT
PRINT "Enter the following eireuit data:"
PRINT
INPUT "RB1=";Rl
INPUT "RB2:";R2
200
210
220
230
240
250
400 PRINT
410 PRINT "Output voltage(under load), VL-"~VL;"volts
42.0 PRINT
430 VM~CC-IE*(BETA/(BETA+1*(RC+El+E2) :REM KaXimum signa1 swinq
440 IF ABSCVLVM THEH PRINT "but maximum undistorted output is"VM;"volts"
450 END
11200 REM ~odule to perform BJT ac analysis using re .odel
11210 RB-Rl.CR2/CRl+P2
11220 RP-RC*(RL{(RC+RL))
11230 BB-R2*CC{(Rl+R2)
11240 IE2(BB-.7)*(BETA+l)/(RB+BETA*(El+E2
11250 REc.026{IE
11260 R3-BETA*CRB+El)
;;2,0 RI=RB*IR3/(RB+83
11280 Ro-ltC
112'0
11300
11310
11320
11330
AI-(RC{(RC+RL*BErA*(RB/(RB+83)
AV--RC/(El+RE)
VI-VS*(RI/(RI+RSll
VO=AV*VI
VL-VO*CRL/CRO+RL
113 4 O RE"l'URN
Figura 8.65
405
J[
RON
Thls proqram performs the ac calculations
tor a BJT voltage-divider using the re and beta parameters.
El mdulo de las lneas 11210 a 11260 calcularn los parmetros importantes para el
modelo de transistor de la figura 8.66 y llevara a cabo el anlisis requerido. Los pasos
secuenciales del mdulo deben revisarse con cuidado y compararse con los clculos
desarrollados de forma manual (calculadora).
-- -- -1,
1,
V,
-1 '\
-+-
"
R~
Z,
Vi
lb
-+-
R,
1,
Z,
Re
RL
V,
R,
RE,
'='
'='
'='
..
'='
FIgura 8.66 Red analizada mediante el mdulo que se extiende desde la lnea 11210 a la lnea 11260
del programa BASIC de la figura 8.65.
Una ejecucin del programa con los valores de la figura 8.56 proporcionar los resultados
que aparecen al final de la figura 8.65. En particular, debe observarse la forma en que puede
escribirse el programa BASIC con objeto de proporcionar infonnacin acerca del sistema de
una manera clara, concisa, tabulada. El nivel de R ; R' 11 f3r, ; 1,394.63 n, el cual es diferente
a RI en la versin para DOS de PSpice debido a que RI incluye slo la impedancia de entrada
de la configuracin del transistor (f3re). La ganancia sin carga es de 353.26, la cual se compara
favorablemente con los 334 que se obtuvieron al emplear PSpice. La ganancia de corriente d"
4.9 x 10-25 A OA, es debida a la ausencia de una carga para definir la corriente de salida. La
ausencia de una carga tambin da por resultado que A}, = A,~ :->L.
406
J[
8.2 Configuracin de emisor comn con polarizacin fija
PROBLEMAS
12 \
220 kQ
v,
---
0---::-11--------1
1,
Z,
Figura 8.67
Problemas 1,21,
2. Calcular Vce para la red de la figura 8.68 para una ganancia de voltaje de Al' ::: -200.
4.71d2
I
\m
(----<o v,.
Figura 8.68
o;:
Problema 2.
lOY
+lOV
Problemas
407
Ji:::
, - - - - 1 - - - - - - 0 Va
82
39 k!2
,., kn
kQ
~v,
----
Ce
I~F
V,
o----jl--+---I
ft= 100
r" = 50 k,Q
1,
Z,
Figura 8.70
#= lOO
f,,= "" kQ
5.6k
4.7 kn
1 kn
1.2W
FIgura 8.71
Problema 4.
Problema 5.
5. Calcular Vce para la red de la figura 8.71 si A,. = ~ 160 Y rv == 100 ki2.
6. Para la red de la figura 8.72:
a) Determinar re'
b) Calcular VB y Ve
e) Determinar Z y A\, = V/Vi"
Vcc ==20V
6.8 kn
220kn
Ve
f-----o V
Vi
o----j
--
ft=180
r o =50k,Q
Ce
Zi
Figura 8.72
V.
Ce
----~r_-o20V
56k!2
Problema 6.
---
Vi
408
Captulo 8
~~.o.-----I
li
1.2 k.Q
Z,
':=
ft=140
r~= IOOkQ
20 kQ.
Figura 8.73
-Zo
Problemas 7, 9.
J[
8. Calcular RE y RB para la red de la figura 8.74 si Av =- -10 Y re =- 3.8 Q. Suponga que Zb = f3R E
9. Repita el problema 7 cuando Rt encuentre desvo. Compare los resultados.
* 10.
r---~--<>22
5.61&
20 V
~ f-----o
3301&
lo
Ce
li
8.2 ka
O---:-:'I---<-----I
--
Vi
V
o
/l= 80
r,,=40kG.
Ce
Z,
~= 120
v, o---)I--~--I
1.2 kQ
T,,=OOkQ
0.47 ka
Figura 8.74
Problema 8.
Figura 8.75
Problema 10.
* 12.
16 V
12V
V,
--
ro =50kn
li
Figura 8.76
f-----o Yo
lo
2.7 ka
Problema 11.
V,
/3= 110
o----JI-L---I
Z,
-1,
270 kQ
/l= 120
o-------}t-.-----I
o =40k.O:
Zi
(-------<> Yo
lo
5.6kU
_
Zo
Zo
-8 V
FIgura 8.77
Problema 12.
Problemas
409
J[
* 13.
56 k!l
p= 200
v, 0---1t--+_--I
=40kn
/,
8.2 kQ
Figura 8.78
8.6
Problema 13.
-IOV
6.8kQ
Z;
* 15.
Figura 8.79
Problema 14,
-v
~,
/,
3.9kQ
-5 V
410
][
8.7
v, o-------}'I--~---I
--
p= 120
1,
Figura 8.81
* 17.
r =40kO
Q
...
Problema 16.
Dados re = 10 Q. !3=200,A\.= -160 y Al = 19 para la red de la figura 8.82, determinar R c' RrY Vcc
V o---JI--~--I
P=200
r(J=80kO
...
* 18.
Figura 8.82
Problema 17.
39 kn
22 kn
,.-'VV\r-,........'\N\t--+---l~ v,
IO~F
I ~F
-Z,
V o--}I--~------l
~F
Figura 8.83
Problema 19.
Problemas
411
][
8.9 Circuito equivalente hbrido aproximado
20. a) Dados f3 = 120, re = 4.5 n y ro =40 n, trazar el circuito hbrido equivalente aproximado.
b) Dados he = 1 k.o, h re =2 x 10--4, hfe = 90 Y hoe = 20 ps, trazar el modelo re
21. Para la red del problema 1:
a) Detenninar re.
b) Encontrar hfe y h ie .
e) Encontrar Z y lo utilizando los parmetros hbridos.
d) Calcular Av y A con los parmetros hbridos.
e) Detenninar Z y Zo cuando hoe = 50 pS.
f) Determinar Av y A cuando hoe = 50 J1S.
g) Comparar las soluciones anteriores con aquellas del problema 1. (Nota: Las soluciones estn
disponibles en el apndice E en caso de no haberse llevado a cabo el problema 1.)
22. Para la red de la figura 8.84:
a) Detenninar Zj y Zo'
b) Calcular Av y Aj.
e) Detenninar re y comparar f3r e con h ie .
l8Y
2.2kO
68 kll
tI,
V; o
1;
5 1F
Z,
5~F
--
oVo
hf~
=180
=
hit 2.75 kO
h~=2515
l2kO
Z;
1.2kll
IO~F
figura 8.84
*' 23.
hJ> =-0.992
h. = 9.45 O
h" = 1 p.AN
li
+
V,
)'
IO'~F
-Z;
>
>1.2 kll
...
~4Y
\.
1/,
2.7 kll
-"p-
12 Y
412
'1
Z,
v,
J[
8.10 Modelo equivaleute hlbrldo completo
* 24. Repetir los incisos a y b del problema 22 cuando h(e = 2 x 1Q-4 Y compare los resultados.
* 25.
2.2 kU
470kU
~ lo
+-----n(---<>o Vo
5
~F
hfe := 140
h ie := 0.86 ka
h := 1.5 x lQ-4
h;::= 25 fJS
Zo
Vi
l.2 kQ
Z,
lO IlF
.,.
>i<
Ar'
20'
0.6
ld1
11 -
hib = 9.45 a
hJ> =0.997
hob = 0.5 pA!V
k m = 1 x lQ-4
'
+"v'~F+
V,
\.
~lo
1
I.2kU
2.2 kU
V,
'(
Zo
-;
r=- 4 v
~ 14V
+
o
5 '~F
Vo
* 27.
Problemas
413
J[
Vcc = 14 V
Re
v(rnV)
R,
vo (V)
2.2 kQ
150kn
10 IlF
(
10
~F
VB =6.22 V
VBE =0.7V
R,
R,
+
V,
O )"'
39kn
RE
'\,
P=70
C,
01'"
C,
l.5kn
10
~F
8.13
28.
Escribir el archivo de entrada de PSpice para la red de la figura 8.6 (ejemplo 8.1) Y solicitar el
nivel de Vo para Vi = 1 mY.
b) Llevar a cabo el anlisis por medio de PSpice y comparar el resultado para V o con los resultados
obtenidos en el ejemplo 8.1.
a)
29. a) Escribir el archivo de entrada de PSpice para la red de la figura 8.13 (ejemplo S.3) y solicitar
el nivel de Vo para Vi = 1 mV.
b) Llevar a cabo el anlisis por medio de PSpice y comparar el resultado para V o con los resultados
obtenidos en el ejemplo S.3.
30. a) Escribir el archivo de entrada de PSpice para la red de la figura 8.25 (ejemplo S.S) y solicitar
el nivel de Vo para Vi = 1 m V.
b) Llevar a cabo el anlisis por medio de PSpice y comparar el resultado para Vo con los resultados
obtenidos en el ejemplo 8.8.
31. a) Escribir un programa en BASIC para calcular Z, Zo' Al' y A para la red de la figura 8.9
(ejemplo 8.2).
b) Llevar a cabo el anlisis del inciso a y comparar contra los resultados obtenidos en el
ejemplo 8.2.
32.
Escribir un programa en BASIC para calcular Z, Zo' Av y A para la red de la figura 8.13
(ejemplo 8.3).
b) Llevar a cabo el anlisis del inciso a y comparar contra los resultados obtenidos en el
ejemplo 8.3.
a)
33. a) Escribir un programa en BASIC para calcular Z, Zo' Al' y A para la red de la figura S.25
(ejemplo 8.8).
b) Llevar a cabo el anlisis del inciso a y comparar contra los resultados obtenidos en el
ejemplo 8.8.
34. Mediante la utilizacin de PSpice para Windows. determinar la ganancia para la red de la figura
8.6. Utilice Probe para desplegar las formas de onda tanto de entrada como de salida.
35. Mediante la utilizacin de PSpice para Windows, determinar la ganancia para la red de la figura
8.13. Utilice Probe para desplegar las formas de onda tanto de entrada como de salida.
36. Mediante la utilizacin de PSpice para Windows, determinar la ganancia para la red de la figura
8.25. Utilice Probe para desplegar las formas de onda tanto de entrada como de salida.
414
CAPTULO
Anlisis a pequea
seal del FET
9.1
INTRODUCCIN
Los amplificadores con transistores de efecto de campo proporcionan una excelente ganancia
de voltaje aunada a la caracterstica de una alta impedancia de entrada. Adems, se trata de
configuraciones de bajo consumo de potencia con un buen rango de frecuencia y tamao y peso
mnimos. Los dispositivos IFET y el MOSFET de decremento pueden utilizarse para disear
amplificadores que tengan ganancias similares de voltaje. Sin embargo, el circuito con MOSFET
decrementaI tiene una impedancia de entrada mucho mayor que una configuracin JFET similar.
Mientras que un dispositivo BJT controla una gran comente de salida (colector) por
medio de una corriente de entrada (base) relativamente pequea. el dispositivo FET controla
una corriente de salida (drenaje) mediante un pequeo voltaje de entrada (voltaje en la compuerta). Por tanto, el BJT generalmente es un dispositivo controlado por corriente y el FET
un dispositivo controlado por voltaje, pero en ambos casos se observa que la corriente de
salida es la variable controlada. Debido a la caracterstica de gran impedancia de entrada de los
FET, el modelo equivalente de ae es ms sencillo que el utilizado por los BIT. As que
mientras el BJT tuvo un factor de amplificacin f3 (beta), el FET tiene un factor de
transconductancia, gm'
El FET puede utilizarse como un amplificador lineal o como un dispositivo digital en los
circuitos lgicos. De hecho, el MOSFET incremental es muy popular en los circuitos digitales.
especialmente en los circuitos CMOS que requieren un consumo muy bajo de potencia. Los
dispositivos FET tambin se utilizan en las aplicaciones de alta frecuencia y en las aplicaciones de acoplamiento (interfases). La tabla 9. L localizada al final del captulo, muestra un
resumen de los circuitos FET a pequea seal y sus frmulas asociadas.
Aunque la configuracin de fuente comn es la ms popular al proporcionar una seal invertida y amplificada, tambin existen circuitos de drenaje comn (fuente-seguidor) que proporcionan ganancia unitaria sn inversin, as como circuitos de compuerta comn que proporcionan
ganancia sin inversin. Al igual que con los amplificadores BJT, las caractersticas importantes
del circuito que se describen en este captulo ncluyen la ganancia de voltaje, la impedancia de
entrada y la impedancia de salida. Debido a la muy alta impedancia de entrada, la corriente
de entrada por 10 general se asume de OflA Y la ganancia de corriente es una cantidad indefinida.
Mientras que la ganancia de voltaje de un amplificador FET es casi siempre menor que la obtenida al utilizar un amplificador BIT, el amplificador FET proporciona una impedancia de entrada
mucho mayor que la de la configuracin de un BIT. Los valores de la impedancia de salida son
comparables tanto para los circuitos BIT como para los FET.
Las redes de amplificadores FET tambin pueden analizarse mediante el empleo de programas de computadora. Al utilizar PSpice puede llevarse a cabo un anlisis en de para obtener
las condiciones de polarizacin del circuito y un anlisis en ac para calcular la ganancia de
voltaje a pequea seal. Al utilizar los modelos de transistores de PSpice se puede analizar el
415
circuito empleando los modelos especficos de transistores. Por otro lado, es posible desarrollar un programa utilizando un lenguaje como el BASIC que puede realizar tanto el anlisis de
de como el de ac y proporcionar los resultados en un formato muy especial.
9.2
(9.2)
Determinacin grfica de gm
Si ahora se examinan las caractersticas de transferencia de la figura 9.1, se encuentra que gm
es en realidad la pendiente de las caractersticas en el punto de operacin. Esto es,
/',.y
=-=
(9.3)
/',.x
MD
o
416
La ecuacin (9.2) indica que gm puede detenninarse en cualquier punto Q sobre las caractersticas de transferencia con slo seleccionar un incremento finito en Ves (o en ID) cercano al
punto Q y luego encontrar el cambio correspondiente en ID (o Ves' respectivamente). Los
cambios que se obtienen en cada cantidad se sustituyen despus en la ecuacin (9.2) para
calcular gm'
IDSS
= 8 mA y
V p :::
-4 V en los siguientes
EJEMPL09_J
Solucin
Las caractersticas de transferencia se generaron como en la figura 9.2 al utilizar el procedimiento definido en el captulo 6. Cada punto de operacin se identifica posterionnente y se
dibuja una lnea tangente a travs de cada punto para reflejar mejor la pendiente de la curva de
transferencia en esta regin, Luego se selecciona un incremento adecuado para VGS para reflejar una variacin a cualquier lado de cada punto Q. Entonces se aplica la ecuacin (9.2) para
detenninar gm'
a)
bl
!1/D
~--
!1VGS
~
!1/o
!1VGS
!1/D
2.1 mA
3_5mS
0.6V
1.8 mA
0.7V
=2_57 mS
1.5 mA
L5mS
!1VGS
1.0 V
Puede observarse la disminucin en gm cuando Ves se aproxima a V po
el
gm
~--
g", en-O.5 V
(, VGS)' ______
I D =8mA\- -4V
-4
-1
V,
Vos (V)
Figura 9.2
Clculo de gm en diferentes
puntos de polarizacin.
Definicin matemtica de gm
El procedimiento grfco descrto est limitado por la exactitud de la grfica de transfe~
rencia y el cuidado con que pueden determinarse los cambios en cada cantidad, pero entonces puede tornarse un problema engorroso. Un mtodo alternativo para calcular gm
9_2
417
gm
= I Dss
_d_
dVGS
dID 1
dV GS pLQ
VGS )
Vp
lDSS (1
dV GS
= 2lDSS
VGS )2]
Vp
VGsJ_d
Vp
dVGS
0_
VGs )
Vp
(9.4)
donde I Vp 1 denota la magnitud, slo con objeto de asegurar un valor positivo de gm.
Ya se mencion que la pendiente de la curva de transferencia es un mximo cuando Ves =
O V. Sustituyendo VGS = O V en la ecuacin (9.4) se obtiene la siguiente ecuacin del valor
mximo de gm para un JFET, en el cual se han especificado 1DSS y Vp.
gm =
2IDss
Ivpl
gmo =
~ ~J
2IDss
(9.5)
IVpl
donde el subndice O que se aadi recuerda que se trata del valor de gm cuando VGS = O V.
Entonces la ecuacin (9.4) se convierte en
(9.6)
EJEMPLO 9.2
Para el JFET que tiene las caractersticas de transferencia del ejemplo 9.1,
a) Encontrar el valor mximo de gmo
b) Encontrar el valor de gm en cada punto de operacin del ejemplo 9.1 utilizando la ecuacin
(9.6) y comparar con los resultados grficos.
Solucin
a)
gmO ;::
2(8mA)
= 4mS
4V
b)
Cuando V GS = -D.5 V,
gm
= gmo
[1 - VGS ]
Vp
418
= 4mS ~
5V
_ -D.
-4 V J
l = 3.5mS
(contra 3.5 mS de la
solucin grfica)
Cuando
VGS
gm = gmo
= -1.5 V,
[1 - :GS] 4 [1
=
mS
-1.5 V]
-4V
= 2.5mS
(contra 2.57 mS de la
solucin grfica)
= 1.5 mS
(contra 1.5 mS de la
solucin grfica)
Cuando
= g
V GS =
mO
-2.5 V.
[1 - J
VGS
-2.5 V]
= 4 mS 1 [
-4V
Los resultados del ejemplo 9.2 de hecho son 10 sufIcientemente cercanos como para validar la ecuacin (9.4) a (9.6). para usos en el futuro cuando se requiera gm'
En las hojas de especificaciones, gm se proporciona como Yjs donde la y indica que es parte
de un circuto equivalente de admiranda. La! significa que es un parmetro de transferencia
directa (jomar) y la s revela que est conectada con la tenninal de la fuente (source).
En fanna de ecuacin,
(9.7)
Para el JFET de la figura 5.18, Yj' est en el rango desde 1000 a 5000 IlS o de 1 a 5 mS.
V'GS
:5
cin
(1 - ;;)
gm
=gmO(J -
J)
define una lnea recta con un valor mnimo de O y un valor mximo de gm como se muestra en
la grfica de la figura 9.3.
v,
V GS(V)
FIgUra 9.3
La figura 9.3 tambin indica que cuando VGS es igual a la mitad del valor de estrechamiento,
gm tendr nicamente la mitad del valor mximo.
Graficar gm en funcin de
V GS
EJEMPLO 9.3
Solucin
Obsrvese la figura 9.4.
419
4mS
~----->
-4V
2mS
-2V
VGS(V)
Vf
=-4 V.
Impacto de ID sobre gm
Puede derivarse una relacin matemtica entre gm y la corriente de polarizacin ID al observar
que la ecuacin de Shock1ey puede escribirse de la siguiente manera:
(9.8)
Al utilizar la ecuacin (9.9) para determinar gm para algunos valores especficos de ID' los
resultados son
a)
Si ID
=IDSS'
gm
b)
SilD
= gmiJ
- - = gmo
~
I DSS
= IDSP'
gm
IDS!2
- = O.707gmO
= grnO ~ IDSS
c)
Si ID
= IDS!4,
gm
EJEMPLO 9.4
= gm
~-IDS-!4- _ grnO
- - = O.5gmo
IDSS
Solucin
Ver figura 9.5.
420
10
JD (mA)
Figura 9.5 Grfica de gm en funcin de JDpara un JFET con IDSS =8 mAy Ves =-4 V.
Las grficas de los ejemplos 9.3 y 9.4 revelan con claridad que los valores ms altos de gm
se obtienen cuando Ves se aproxima a O V e ID a su valor mximo de 1DSS'
~ Q
(9.10)
As como para un JFET un valor prctico de lO' Q (1000 MQ) es un valor caracterstico,
un valor entre 10 12 y 10 15 Q es tpico de los MOSFET.
Zo(FET)
= rd
=Yo,
(9.11)
Con base en la figura 9.6 puede definirse la impedancia de salida como la pendiente de la
curva horizontal caracterstica en el punto de operacin. Mientras ms horizontal sea la curva,
mayor ser la impedancia de salida. Cuando la curva es perfectamente horizontal, se tendr la
situacin ideal pues ser la impedancia de salida (un circuito abierto) infinita; esta es una
aproximacin que se utiliza a menudo.
En forma de ecuacin,
(9.12)
421
Ves'" constante en -1 V
Punto Q
v
-2V
~M
o
Figura 9.6
Obsrvese que al aplicar la ecuacin (9.12) el voltaje VGS pennanece constante cuando se
calcula rd. Esto se logra dibujando una lnea recta aproximada a la lnea VGS en el punto de
operacin. Luego se selecciona un ~VDS o ~ID y se mide la otra cantidad para utilizarse en la
ecuacin.
EjEMPLO 9.5
Determinar la impedancia de salida para el FET de la figura 9.7 para VGS = O V Y VGS = -2 V
cuando Vos = 8 V.
.
7
6
4
3
2
Vos=~3
o
Figura 9.7
10
11
12
13
14
vos=-4V
VDS
(V)
Solucin
Para VGS = O V se dibuja una lnea tangente y se selecciona d Vos como de 5 V Y as se obtiene
un dIo de 0.2 mA. Sustituyendo en la ecuacin (9.12).
rd
~~S Ivc,=ov =
5
0.2 mA = 2S kQ
Para VGS = -2 V se dibuja una lnea tangente y se selecciona d Vos como de 8 V Yas se obtiene
un dIo de 0.1 mA. Sustituyendo en la ecuacin (9.12).
422
8V
= - - - = 80 ka.
0.1 mA
lo cual muestra que rd s cambia entre una regin de operacin y la otra, y que comnmente se
presentan los valores ms pequeos en los niveles bajos de Ves (ms cercanos a O V).
,---t-----'O D
o>---~o
v"
s
de ac del FET.
EJEMPLO 9.6
Solucin
gm
= y, = 3.8mS
= - - =50kQ
20 )1S
0 _ _ _0
r------~r-----O
so------=+-------------~s
Figura 9.9 Modelo para equivalente de ac del FET para el ejemplo 9.6.
423
9.3
CONFIGURACIN DE POLARIZACIN
FIJA PARA EL JFET
Ahora que se ha definido el circuito equivalente para FET, se investigarn una serie de configuraciones de FET bsicas a pequea seal. El mtodo ser similar al anlisis en ac de los
amplificadores BJT acompaados de una determinacin de los parmetros importantes de Z,
Zo y Av para cada configuracin.
La configuracin de polarizacin fija de la figura 9.10 incluye los capacitores de acoplamiento el y el que tienen por objeto aislar el arreglo de polarizacin de la seal y carga
aplicados; se consideran como cortos circuitos equivalentes para el anlisis en ac.
RG
-+
-+-
z,
I+VGG
.,..
.,..
Figura 9.10
Una vez calculados los niveles de gm y rd a partir del arreglo de polarizacin de la hoja de
especificaciones. o de las caractersticas, el modelo equivalente en ac puede sustituirse entre
las terminales adecuadas como se muestra en la figura 9.11. Ambos capacitares tienen el equivalente de corto circuito porque la reactancia Xc = 1/(21ifC) es pequea comparada con los
otros niveles de impedancia de la red, y las bateras V GG Y V DD se hacen cero volts mediante un
corto circuito equivalente.
-+
RD
z,
Batera V GG
~
reemplazada mediante
un corto circuito
FIgUra 9.11
---
-+Z,
Batera VDD reemplazada
mediante un corto
circuito
Luego se redibuja con cuidado la red de la figura 9.11 como se muestra en la figura 9.12.
Se observa la polaridad definida mediante Vg,' la cual define la direccin de gm Vg,' Cuando Vg,
es negativo, la direccin de la fuente de corriente se invierte. La seal aplicada se representa
mediante V, y la seal de salida a travs de RD se representa mediante VD.
Z,: La figura 9.12 revela con claridad que
(9.13)
debido a la equivalencia de circuito abierto en las terminales de entrada del JFET.
424
+
V
~ ~R0
+
V
gm~~_'
+
-+-
'.,
- s
Z,
RD
l.
Z:
Al hacer V.I ~ O V como se requiere debido a la definicin de ZU V. . se har O V
o
tambin. El resultado es gm V~s = O mA y la fuente de corriente puede reemplazarse mediante un
circuito abierto equivalente. como se muestra en la figura 9.13. La impedancia de salida es
~
Z, "RD
(9.15)
,}?:\OR D
;------.----..----oD
' - - - - - -......- - - - - + - - - - 0 5
Al':
Figura 9.13
Determinacin de Zo'
v~ =
pero
y
v."
-gm Vgird 11 R D)
~ V,
Vo ~ -gm VCrJ RD )
(9.16)
Av =
Vi
A,
~ f'- ~
-gmRD
(9.17)
1,,> JOR
D
Relacin de la fase: El signo negativo en la ecuacin obtenida para Av revela con claridad un cambio de fase de 180' entre los voltajes de entrada y de salida.
425
EJEMPLO 9.7
La configuracin de polarizacin fija del ejemplo 6.1 tuvo un punto de operacin definido
mediante VGS =-2 V e ID = 5.625 mAcon IDss = 10 mAy Vp =-8 V. Se redibuja la red segn
Q
la figura 9.14 con una se~l aplicada V- El valor de Jos se proporciona como 40 /lS.
a) Detenninar gm'
b) Encontrar r d'
e)
d)
e)
f)
Determinar Z,
Calcular Zo'
Determinar la ganancia de voltaje Al"
Determinar Av ignorando los efectos de r d'
20 V
2k
C,
D
~
v,
-T
I vss = 10 mA
vp = -8 V
lMn
Z,
+-
z,
v,
2V
Figura 9.14
Solucin
a)
21DSS
2(10 mAl
= 2.5mS
gmO = - - =
IVpl
8V
f _ (-2 V) =
\
b)
rd
- = - - = 25kQ
4O.uS
Yos
e)
Z,
RG = 1 MQ
d)
e)
1.88 mS
(-8 V)
= -3.48
f)
9.4
CONFlGURACIN DE AUTOPOLARIZACIN
PARA EL JFET
Rs con desvo
La configuracin de polarizacin fija tiene la desventaja de necesitar dos fuentes de voltaje de. La
configuracin de autopolarizacin de la figura 9.15 requiere slo de una fuente para establecer
el punto de operacin deseado.
426
V DD
Ro
C,
D
e
V, o-------)
oVo
----..
Z,
Re
r...
Rs
Z,
...
.,,.
cs
Figura 9.15
____ R s en desvo
mediante Xc,
Figura 9.16
v,
-Z,
Red de la figura 9.15 despus de la sustitucin del circuito equivalente de ac para el JFET.
+
Re
"
g",Vg
+
'd
Debido a que la configuracin que se obtiene es la misma que aparece en la figura 9 .12, las
ecuaciones resultantes para Zi' 20 y Ar sern las mismas.
Z:
(9.18)
9.4 Configuracin de aulopolarizacin para el JFET
427
zo'
(9.19)
Zo
=R
(9.20)
rd ?10R D
A'
"
(9.21)
A, = -gmRD
(9.22)
rd ? lORD
Relacin de la fase: El signo negativo en las soluciones para A)' de nuevo indica un
cambio de fase de 18('" ,ntre V., y V.o .
Rs sin desvo
Si se elimina es de la figura 9.15, la resistencia Rs ser parte del circuito equivalente de ac,
como se aprecia en la figura 9.18. En este caso.no existe una manera obvia de reducir lared con
objeto de bajar su nivel de complejidad. Al determinar los niveles de Z" Zo y A" es necesario
.ser muy cuidadoso con la notacin, las polaridades y la direccin definidas.
+
-+
z,
V"
RG
v,
-,
ID '
gm Vg3
-1"
'd
Z"
~r
RD
v"
R,
F'"!gura 9.18
Zo:
v I
=_0
lo vJ=o
Al hacer Vi = OV en la figura 9.18 se obtiene el circuito que se muestra en la figura 9.19, debido
a que la terminal de la compuerta y la tierra estarn con el mismo potencial. En otras palabras,
establecer el voltaje a travs de Re igual a O V es como "cortar" los efectos de Re'
428
--
+
ID
le
-+
Z,
S~
RD
_ _-1
R,
Vgs
V,
...
figura 9.19
Determinacin de Zo para la
-'-
con
-vgs
+ V r - V () = O
d
o
y
l' =
V
---.!:l... = _V"-u_+_"-,,~~,-, =
rd
de manera que
"
-lnRO
= " =
lo
Za
-ID
Ro + RsJ
+ gmRs +
rd
RD
1 + gmRs +
(9.24)
Ro + Rs
rd
A,: Para la red de la figura 9.18, la aplicacin de la ley de voltaje de Kirchhoff sobre el
circuito de entrada tendr como consecuencia:
V-V-VR=O
1
gs
5
o
Vp .
;:::
Vi - IDRs
429
vo -
V R,
v() -
Rs
rd
de modo que
gm V
ID =
I + 8mRs +
RD + Rs
rd
A,
gmRo
=- o = V;
I + gmRs +
(9.26)
Ro + Rs
rd
Relacin de la fase: El signo negativo en la ecuacin (9.26) indica que existir un cambio de fase de 180' entre V; y V"
EJEMPLO 9.8
430
20V
3.3 kil
c,
V.
c.
o------} 1-----.----+1
----If-----o '.
I DSS = lOmA
Vp ==-6V
--
---+-
z,
1M"
Figura 9.20
Z"
1 k!l
Solucin
2Jos
a)
;';;:-Is =
g mO =
2(8 mAl
= 2.67 mS
6V
= 2.67 mS
b)
(-2.6
V))
= 1.51 mS
(-6 V)
rd =-=--=50kQ
Ym
e)
(1
20l1S
= Re = 1 MQ
d) Con
ri
3.3kQ
Ro
Zo -
1 + gmRs +
=
Ro + Rs
3.3 kQ + 1 kQ
50kQ
rd
3.3 kQ
3.3 kQ
=------ =
= 1.27kQ
1 + 1.51 + 0.086
2.596
3.3kQ
=
1 + gmRs
= 1la1 kQ
1 + 1.51
2.51
Si se revisa la condicin r d ;;' IO(RD + Rs) se encontrar que ya est satisfecha. Esto es,
50 kQ ;;, 10(3.3 kQ + 1 kQ) Y 50 kQ ;;, 43 kQ se satisface, indicando que rd tendr el
mnimo impacto sobreZo . Los resultados indican que as es. Tambin se observa que Zo no
es igual a RD la cual es una suposicin que a menudo se aplica de manera incorrecta. En
este caso, el nivel correcto es menor que la mitad del valor definido solamente por RD.
-(1.51 mS)(3.3 kQ)
=----~-~~~--3.3 kQ + 1 kQ
1 + (1.51 mS)(1 kQ) +
50kQ
=
-1.92
9.4 Configuracin de autopolarizacin para el JFET
431
;:; : -1.98
Como antes, el efecto de rd fue mnimo debido a que la condicin rd ;:' l(RD + Rs) se
cumpli.
La ganancia tpica de un amplificador JFET es menor que la que normalmente se encuentra para los BJT de configuraciones similares. Sin embargo. debe tenerse en cuenta que Z es
varias veces mayor que la Z tpica de un BJT. lo cual tendr un efecto muy positivo sobre la
ganancIa total de un sistema.
9.5
La configuracin de divisor de voltaje para los BJT tambin puede aplicarse a los lFET, como
se demostr en la figura 9.21.
RD
C,
/1,
'\,
e,
--
0\.;,
z"
-+
z,
...
figura 9.21
de voltaje.
~
V
fR"
R,
- f 1~
...
I
~
.;-
~,'
R,
.L
Figura 9.22
432
-=-
V,
z,
R,
R,
z"
..L
-=-
Captulo 9
Figura 9.23
VgJ
-l-
"
g",Vft"
...
Z,
Z!
del JFET
(9.28)
Al hacer Vi == O V se fijarn
o'
~~S y
gn V gs cero y
(9.29)
Para rd
lORD'
(9.30)
A:
,
\/gs : : ; v.
y
-o
V (rd
On gs
de modo que
11
RD )
V1-':,\
(9.31 )
(9.32)
Se ~bser.;a que \a's eCUaciones para Zo 'f Al - s~n \as mismas que \as obtenlas para \as
configuraciones de polarizacin fija y autopolarizacin (con Rs en desvo). La nica diferencia
es la ecuacin para 2 1 que ahora es sensible a la combinacin en paralelo de R 1 Y R::!..
9.6
CONFlGURACIN FlJENTE-SEGUIDOR
(DRENAJE COMN) PARA EL JFET
El equivalente a JFET de la configuracin emisor-seguidor BJT es la configuracin fuenteseguidor de la figura 9.24. Obsrvese que la salida se toma de la terminal de la fuente y cuando
se reemplaza la fuente dc por su corto circuito equivalente el drenaje se conecta a tierra (de ah
la tenninologa de drenaje comn).
e
Vi o----}I--~--=G-+I
--
z"
.".
433
"
-I
Zo
--
rd
Rs
Vo
Zo
-4:-
Figura 9.25
Zi:
...
Zo: Al hacer Vi ~ O V da por resultado que la terminal de la compuerta se conecte direc9.27. El hecho de que tanto Vg.1 como V () se
tamente a la tierra como se muestra en la figura
...,
encuentren a travs de la misma red en paralelo da por resultado Vo ;;: -Vgj .
----
-1
V.'r
1"
>
8 mVx_\
~ rJ
v"
Rs
IL----+----'-----o
El resultado es
434
Io~V
[_I_+_I_J_gV
rd
g'
v,
= -------''------=-----=-----1
-+-+-rd
Rs
11gm
la cual tiene el mismo fonnato que la resistencia total de las tres resistencias en paralelo. Por tanto.
(9.34)
(9.35)
Av:
y al aplicar la ley de voltaje de Kirchhoff alrededor del permetro de la red de la figura 9.26 se
obtiene
de manera que
v,
Vgs
Vgs + Vo
v, - vo
Vo
Vo
de modo que
_o
V,
gm(rd 11 Rs)
(9.36)
1 + gm(rd 11 Rs)
;;:::
lOR s'
(9.37)
' -_ _ _ _ _ _ _ _ _ _..J rJ"2
lOR s
Debido a que el denominador de la ecuacin (9.36) es mayor que el numerador por un factor de
uno, la ganancia nunca puede ser igualo mayor a uno (como se encontr en la red BJT emisorseguidor).
'
Relacin de la fase: Debido a que A, de la ecuacin (9.36) es una cantidad positiva, V,
y Vj se encuentran en fase para la configuracin JFET emisor-seguidor.
+
V; ' \ ,
Figura 9.28
-z;
Mil
EJEMPLO 9,9
V
I vss = 16mA
vp=~v
Yos =
25 .tS
--11-(--~
0.05
~F
L-_ _ _~-----+.-----~o
435
Solucin
2(16 mAl
= 8mS
4V
8 mS l -
(-2.86 V) )
- 2.28mS
(-4 V)
= 40kQ
25 f.1S
= Re = 1 MQ
e)
d)
Con r d :
= 40 kQ 112.2 kQ 11112.28 mS
= 40 kQ 112.2 kQ 11438.6 Q
= 362.52 Q
lo cual revela que Zo a menudo es relativamente pequea y se calcula bsicamente mediante IIg m .
Sin r d :
Z" = Rs
e)
IllIg
g,/rd 11 Rs)
4.77
+ 4.77
- - - - - - - - = - - - = 0.83
lo cual es menor que 1 como se predijo antes.
Sin ri
gmRs
(2.28 mS)(2.2 kQ)
+ gmRs
5.02
+ 5.02
=0.83
lo cual indica que rd casi siempre tiene poco impacto en la ganancia de la configuracin.
9.7
CONFlGURACIN DE COMPUERTA
COMN PARA EL JFET
436
Captulo 9
e,
s
--It-------o--,
v,
-- -
Ro
G
z~
Figura 9.29
Z,
a S
--I:
z,
R,
e,
e,
Vi
v,
z,
......
gm
'J
-AAA
.gmVg,
~~,\
(~+
- ('
Z'(,
Rs
e,
RD
Z,
~':,
+G
~------~------~r---------~----~
Z,: El resistor Rs est directamente a travs de las terminales que definen a ZO Por tanto,
se encuentra la impedancia Z~ de la figura 9.29, la cual simplemente estar en paralelo con Rs
cuando se defina Zi'
La red de inters se redibuja como la figura 9.31. El voltaje V'
Y". Al aplicar la ley de
voltaje de Kirchhoff alrededor del permetro se salida de la red se obtiene
=-
- VR = O
V' - V
"
---
rd
= V' - I'R D
--"'1
z',
V,
RD
V' - V
;;
gm~~
V;
;::)
+
r" VrJ
I
figura 9.31
I' ;;
de modo que
2',=
,
V'
(9.38)
I'
,
V'
Z.= - =
I'
437
Zi=Rsllz;
(9.39)
la cual produce
(9.40)
Zo: Sustituyendo Vi = O V en la figura 9.30 har corto circuito en los efectos de Rs y har
Vg, a O V. El resultado es que gm Vg, = O Y que rd estar en paralelo con R D . Por tanto,
(9.41)
(9.42)
A,:
"
V-V
o
,
1
D - Ir- g V
m gs
de manera que
Vo
= IDRD
= [Vi - Vo + gm V] R D
rd
V,R D
VoRD
= - - - - - + gm
rd
y
438
rd
A" =
con
V
_0
~mRD + ~: ]
V,
(9.43)
+ :;]
Para rd 2': lORD' el factor RO/rd de la ecuacin (9.43) se puede eliminar como una buena aproximacin y
(9,44)
EJEMPLO 9.10
3.6 kQ
10 .uF
f---ov"
10 mA
V p .=-4 V
1D55 =
Yos=50j.lS
1.1 kQ
Solucin
2(10 mAl
a)
= 5 mS
4V
5 mS 1 -
b)
= 2.25mS
(-4 V)
rd =-=--=20k2
Yo.
cl
(-2.2 V)
50,uS
Con rd :
z;=RsII[rd+RDJ=l.lkQII[
1 + gmrd
1
1.1 kQ
110.51 kQ
201d1+3.6kQ ]
+ (2.25 mS)(20 kQ)
= 0.35 kQ
439
Zi = Rs
IllIg
= 0.31 kQ
Aunque la condicin
rd~10RD
d)
= >20kQ~IO(3.6kQ) =>20kQ~36kQ
e)
Una vez ms la condicin Yd ;::: lORD no est satisfecha, pero ambos resultados estn razonablemente cercanos uno del otro. RD es ciertamente el factor predominante en este ejemplo.
Con r d :
3.6kQ]
[ (2.25 mS)(3.6 kQ) + - 20kQ
8.1 + 0.18
7.02
1 + 0.18
A,
Vo
V,
=>
Vo = A ,Y,
= (7.02)(40 mV)
= 280.8 rnV
con
Vo
= 324 rnV
El ejemplo 9.10 demuestra que aunque no se satisfizo la condicin r d ~ 10RDo los resultados para los parmetros dados no fueron significativamente diferentes utilizando las ecuaciones
exactas y aproximadas. De hecho. en la mayora de los casos se pueden emplear las ecuaciones aproximadas para tener una idea razonable de los niveles particulares con poco de esfuerzo.
9.8
El hecho de que la ecuacin de Shockley tambin sea aplicable a los MOSFET de tipo
decremental da por resultado la misma ecuacin para gm. Es ms. el modelo equivalente de
ac para los DMOSFET es exactamente el mismo usado en los JFET como se muestra en la
figura 9.33.
La nica diferencia que proporcionan los DMOSFET reside en que VGSQ puede ser positivo para los dispositivos de canal-n y negativo para las unidades de canal-p. El resultado es que
gm puede ser mayor que gmo como se demuestra en el siguiente ejemplo. El rango de rd es muy
similar al que se encuentra para los JFET.
440
Captulo 9
OG
ce
---W
vF-'
3 rn Vg.,
'd
S
S
Se
Figura 9.33
La red de la figura
9.34 se analiz en el ejemplb 6.7 y se obtuvo Ves () = 1.5 V e ID (! = 7.6 mA.
.....
a) Determinar gm y compararla con gmO
~
b) Encontrar r d"
e) Dibujar la red equivalente de ae para la figura 9.34.
d) Encontrar Zj'
lB y
e) Calcular Zo.
f) Encontrar Al'
EJEMPLO 9.11
1.8kO
IIOMO
v,
e,
o-~~--t----'
IDSS=6mA
Vp =-3V
Y"". = lO.lIS
z,
Figura 9.34
z,.
!O ).10
1500
Solucin
a)
2(6 mAl
gm =
4mS
3V
(+1.5 V))
= 4 ruS 1 -
4 mSO + 0.5) = 6 mS
(-3 V)
rd = )'0.1'
e)
+
V,
= - - = 100kQ
10 !,S
Obsrvese la figura 9.35. Se observan las similitudes con la red de la figura 9.23. Por
tanto. se pueden aplicar las ecuaciones (9.28) a la (9.32).
Figura 9.35
+
: 10 \10
--
: IIOMD
<
vgs
6 X 10- 3 Vg,
~ lOOkD
1.8kO
<
Z,.
v,.
441
d)
La ecuacin (9.28):
Z; = R 1 11 R, = 10 MQ 11110 MQ = 9.17 MQ
e)
La ecuacin (9.29):
f)
r d ~ lORD ~ lOO kQ ~ 18 kQ
La ecuacin (9.32):
9.9
;o
RD = 1.8 kQ
0---0
v"
gmvK.'
"MOS
gm
=f.,j, 1. rd = 1-1-
}o.1 I
Figura 9.36
En el anlisis de los JFET se deriv una ecuacin paragm a partir de la ecuacin de Shockley.
Para los EMOSFET la relacin entre la corriente de salida y el voltaje controlador est definido mediante
puede tomarse la derivada de la ecuacin de transferencia para determinar gl1l como un punto
de operacin. Esto es,
d
= k--(V
dV
es
es
= 2k(lies -
442
(9.45)
Recuerde que la constante k se puede determinar a partir de un punto de operacin tpico sobre
la hoja de especificaciones. En cualquier otro aspecto, el anlsis aC es el mismo que el utilizado para los JFET o los DMOSFET. Sin embargo. tome precauciones acerca de las caractersti
cas de un EMOSFET porque los arreglos de polarizacin son un tanto cuanto limitados.
9.10
CONflGURACIN DE RETROALIMENTACIN
EN DRENAJE PARA EL EMOSFET
C2
RF
(--oVo
...J
Zo
.".
v"
---r)IRo
V" ~ V,
de manera que
1i - gil! Vi ;::
\1"
_.c"-_
r)iRa
Por tanto.
con
Vo == (r)IRD)(l -gnY)
VI - (r)\RD)(l - gmV)
Vi - V"
RF
RF
fR F = Vi -
de modo que
VJl
y finalmente.
v
z., = ,
1,
RF +
-)I Ro
(9.46)
J + gm(r)l RD )
443
(9.47)
Z:
Al sustituir V1 = O V se obtiene Vgs = O V Y g m Vgs = O con una trayectoria de corto
o
circuito desde la compuerta hacia tierra como se muestra en la figura 9.39. Rp r d y RD estn
entonces en paralelo y
(9.48)
r,
f"lgura 9.39
Zo=r)lR D
(9.49)
A,:
Ji = g m Vg.I , +
pero
por tanto,
g.1
v, -
V.1 el,. =
Vo
de modo que
444
Captulo 9
Va
_cc-"C-
rdllRD
V-V
,
o
pero
de manera que
(9.50)
(9.51 )
Relacin de la fase:
fuera de fase por 180
El EMOSFET de la figura 9.40 se analizar en el ejemplo 6.11 con el resultado k ~ 0.24 x 10-3
EJEMPLO 9.12
a)
b)
e)
d)
e)
Detenninar gm'
Encontrar rd .
Calcular Z con y sin rd' Comparar los resultados.
Encontrar Z() con y sn rd . Comparar los. resultados.
Encontrar Av con y sn rd . Comparar los resultados.
12V
2kfl
IOMfl
1D(c~~c~d,do) = 6 mA
V GS(C11Ccndlllo) "" 8 V
\/Gs(Th
=3 V
Yu" :; 20 f.lS
Solucin
a)
gm
~ 2k(VCSQ -
= 1.63 mS
b)
rd
~ -
Yo,
e)
~ --
= SOkQ
20l1S
Con r d :
RF + rdllRD
1 +gm(r)IRD )
10 MQ + 50 kQI12 kQ
10 MQ + 1.92 kQ
= - - - - - - - == 2.42 Mil
1 + 3.13
9.10
445
lO YIQ
I + (1.63 mS)(2
d)
kQ)
2.53 MQ
lo cual indica que la condicin rJ:?: lORD:::: 50 kQ;:::: 40 kQ est satisfecha y Jos reslwc.os
para Z() cor. o sin r, sern muy' cercanos.
Con rd :
Z"
R,.il
= 1.92 kQ
e)
A, = -g",(R F 1I r d 1 R D )
= -(1.63 mS)(lO MQ
=
= -3.21
A,
9.11
CONFIGURACIN DE DIVISOR
DE VOLTAJE PARA EL EMOSFET
La ltima configuracin EMOSFET que ser examinada a detalle es la red mediante divisor
de voltaje de la figura 9.41. El formato es exactamente igual al usado en una gran cantidad de
presentaciones anteriores.
Al sustituir la red equivalente de ac para el EMOSFET se obtiene la configuracin de la
figura 9.42, la cual es exactamente la misma que la figura 9 .23. El resultado es que las ecuaciones
(9.28) a (9.32) pueden aplicarse como se lista a continuacin para el EMOSFET.
R,
--
VI e
Z,
Configuracin EMOSFET
446
~Rl
Figura 9.42
Captulo 9
I
R,
...
V,-'
:) \1;,
Figura 9.41
-!
..!J
...
" Vg'
t," ~
?
.Z
"
R"
...
-'-
gm
Z:
Z, = RIIR,
(9.52)
Z = r)lR D
(9.53)
Z
"
"
Para r d ~ lORD'
Z():;::;R D
(9.54)
rJ?: lORD
A:
,.
V
(9.55)
V,
Y si rd ? 1OR D'
A,. =
Vo
V,
9.12
-gmRD
(9.56)
Durante esta fase los problemas de diseo se encuentran limitados a la obtencin de las condiciones deseadas de polarizacin o de la ganancia de voltaje. En la mayora de los casos, las
diversas ecuaciones desarrolladas se utilizan '''hacia atrs" para definir los parmetros necesarios y para obtener la ganancia. la impedancia de entrada o la impedancia de salida deseadas.
Para evitar complejidades innecesarias durante las fases iniciales del diseo, a menudo se
utilizan las ecuaciones aproximadas porque se presentarn algunas variaciones cuando los
resistores calculados sean reemplazados por sus valores estndar. Una vez que el diseo inicial
se ha completado. pueden probarse los resultados y llevarse a cabo los refinamientos mediante
las ecuaciones completas.
A lo largo del procedimiento de diseo debe estarse consciente que. aunque la superposicin
permita un anlisis y diseo por separado de la red desde un punto de vista de de y de ac. a
menudo un parmetro que se seieccione en el ambiente de dc jugar un papel importante en la
respuesta en ac. En particular, recuerde que la resistencia Re podra reemplazarse mediante un
corto circuito equivalente en la configuracin con retroalimentacin porque le == O A para las
condiciones de dc. pero para el anlisis en ac presenta una trayectoria de alta impedancia muy
importante entre Vo y Vi' Adems, recu.erde que gm es mayor para los puntos de operacin
cercanos al eje ID (Ves = O V) donde se requiere que Rs sea relativamente pequea. En la red
donde Rs no se encuentra en deSVO, una Rs pequea tambin contribuir a una mayor ganancia. pero para el amplificador fuente-seguidor la ganancia se reduce de su vaJor mximo de l.
En resumen. simplemente debe tenerse en cuenta que los parmetros de la red pueden afectar
los niveles de dc y ac de varias maneras. A menudo debe hacerse un balance entre un punto de
operacin en particular y su impacto er. la respuesta en ac.
En la mayora de los casos se conoce el voltaje de de disponible de la fuente, se ha determinado el FET que se emplear y estn definidos los capacitares que se requieren para las
frecuencias seleccionadas. Es necesario determinar los elementos resistivos necesarios para
establecer la ganancia o el nivel de impedancia deseados. Los siguientes tres ejemplos determinarn los parmetros requeridos para obtener una ganancia especfica.
9.12
447
---------
EJEMPLO 9.13
Disee la red de polarizacin fija de la figura 9.43 para tener una ganancia ac de 10. Esto es,
calcule el valor de RD .
t------<>
e,
lnss = 10 mA
v, 0---11--.....---..
0.1
~F
v,
V p =-4 V
Yo, = 20 ..tS
Re
lOMO.
Figura 9.43 Circuito para la ganancia
de voltaje deseada en el ejemplo 9.13.
Solucin
Debido a que VesQ ;;;: O V, el nivel
nada mediante
2IDss
con
2(10 mAl
go=--~
vpl
4V
-10 =
-s mS(RD 11 r d )
E;I resultado es
S mS
10
RDllrd = - - = 2kQ
S mS
Sustituyendo, se encuentra
RDh
= RDllSOkQ = 2kQ
RD (50 kO)
= 2 kQ
R D + 50kQ
50RD = 2(RD + 50 kQ) = 2RD + 100 kQ
48RD = 100 kO
con
100kQ
RD
= - - - '"
2.08 kO
48
El valor estndar ms cercano es de 2 kO (apndice E), el cual se utilizara para este diseo.
El nivel obtenido de VDS se determinar ms adelante de la siguente forma:
o
VDSQ ~ VDD - IDQRD = 30 V - (ID mA)(2 kO) ~ 10 V
2 = RG = lOMO
20
448
= R D 11 rd ~
2 kQ
-----------------------------------------------------------Seleccione los valores para RD y Rs para la red de la figura 9.44 con objeto de obtener una
ganancia de 8 utilizando un nivel relativamente alto de gm para este dispositivo definido cuan-
gm
EJEMPLO 9.14
+20 Y
Ro
C,
v"
v,
el
OY
o---}I--~----l~
0.1 ~F
0.1
~F
RL
] ; lOMO
:
-=-
Re
1{)Ss::: 10 mA } gmO= 5 mS
\/p=-4V
lOMO
...
Figura 9.44 Red para la ganancia de voltaje deseada en el ejemplo 9.14.
Solucin
El punto de operacin se encuentra definido mediante
1
Ves ; - Vp
IJ
4
1
;
f _ Vese\ '
DSS,
V)
(-4 V) ; -1 V
(-4 V) )
La determinacin de gm'
gm
o
OmO
0(,
esQ
V
)
Vp
(-1
V))
; 5 mS ~ - (-4 V)
; 3.75 mS
gm(R D 11 rd )
1 A, 1 ;
de manera que
8
- - - ; 2.13kQ
3.75 mS
- - - ; 50kQ
20 )lS
y
Con el resultado de
449
Ves" ; -IDRs
-1 V ; -(5.625 mA)R,
V
Rs; - - - ;177.8Q
5.625 mA
EJEMPLO 9.15
Detenninar RD YRs para la red de la figura 9.44 para establecer una ganancia de 8 en el caso de
que se elimine el capactor de desvo Cs'
Solucin
Tanto VesQ como IDQ an son -1 V Y 5.625 mA. y debido a que la ecuacin Ves; -laRs no ha
cambiado. R s contina siendo el valor estndar de 180 Q que se obtuvo en el ejemplo 9.14.
La ganancia de la configuracin de autopolarizacin sin desvo es
Por el momento se asume que rd ? 1O(R D + Rsl. El empleo de la ecuacin completa paraA.,
en esta fase del diseo slo complicara el proceso de forma innecesaria.
Al sustituir (por la magnitud especificada de 8 para la ganancia),
-(3.75 mS)R D
Isi ;
i
1 + (3.75 mS)(lSO Q) I
(3.75 mS)R D
1 + 0.675
13.4
de manera que
; 3.573 kQ
3.75 mS
es as el valor estndar ms cercano el de 3.6 H2.
Ahora se puede probar la condicin:
rd ? lO(R D + Rsl
SO kQ ? 10(3.6 kQ + 0.18 kQ) ; 10(3.78 kQ)
y
50 kQ ? 37.8 kQ
9.13
TABLA RESUMEN
Se desarroll la tabla 9.1 en un esfuerzo para proporcionar una comparacin rpida entre las
configuraciones y ofrecer asimismo un listado que pueda ser til para una variedad de objetos.
Para cada parmetro importante se proporcionan la ecuacin exacta y aproximada con un rango tpico de valOies para cada una. Aunque no estn presentes todas las configuraciones posi-
450
!
,
Configuracin
,
I
Z,
Zo
l/o
A,. "
v~
Po]ari!<l\:in fija
JFET u D:\10SFET
,I
i
I
d'{J/)
1,
~v(J(j
Alt::!(IOMQ)
1
I
/"
"5]
I
I
"r -g"/,J
=~
=~
Ir, ~ lOR)
", ~ IORI.,1
RD)
.".
.".
"@J
f----------o \'"
T;~
\1edia (-10)
Media (1 kG.)
I,
b' ,
AUlOpolarizacin
des\,'o en Rs
JFET o D"IOSFET
c,
v,--i
.r
Z,
- z,
IR
";"
cs
- ~R{;
I
\
....
Rs
I +
R D + Rs
g",Rs + - - - Y,
-"
P
.J... Rs
les
Z,
~
1 + g",Rs
Media (2 k,Q)
I
!
gmRD
I + gmRs
I
,
Ir,,2:10(R1) + R,J)
I
I
\,~
..,.
Ro + Rs
'J
==
~,j:----v
~
I + gmRs +
gmRD
Zo
R\
RD
"
.,..
\ledi<i (-2)
Media (2 Q)
=~
7,
":;:"
lORD)
(r,,'?:!
II
.11-
.......
-voo
R'
IOR!)!
I,
f-----ij:---- I
RD c,
ir.i~
-8.)1 0
Autopoiarizacin
sin desvo en Rs
JFET o D"IOSFET
~;
RD )
=5]
"r -g",v)i I
"1 I
=@J
"~
e,
f----lj:---- "
RC
",0-----1,
\ledia (-10)
Media (2 kO:)
+v{){)
=~
=~
Media (-10)
r-8",(,)1 l
=I
I
{~~
RD )
R
-8 m O
Ir",:::: IDR!
(r,.'
<: lORD)
451
Z,
Fuente-seguidor
JFET o DMOSFET
V,
Baja
=l,)IR,IIJIK
=~
+VDD
e,
vo---Ji
Ro
I-~I'----ovo
Rs
1)
gm(,)I R,l
J+
Smv)1 Rsl
gm Rs
10R.,)
J+
grRs
Zo
=~
(rd~
VD
Aa =
Zo
Ud ~ 10R,,)
Compuena comn
JFET o DMOSFET
Media (+ 10)
kQl
Baja (1
Media (2 kQ)
+VDD
RD
Q,
e,
Ro
'1 gc
~
Rs
=IR,II I
gm
(rd~
RD
RF
I~
Ro
1 +-
'd
10RI>I
+mRo
10R,,)
(rJ ~
;,1
.L
,,11 RD
gmv,ll RD)
RF +
1 +
V"
Zo
ION,,!
Media(l MO)
=5]
(r,l~
'"d
+VDD
V,o---i.
=5!SJ
Zo
e,
1 + gmrd
e,
Vo
gmRo + -
Rslfd +RD]
RF
~
1 + gmRD
Media (-10)
Media (2 kQ)
= RFII,)IR o
r,,'<:
=I~gmRD I
=5]
iR,."
tORil)
Z,
(rJ;:: lORI
+V~D
Media (1 ill)
RD e,
Df---4~vo
R,
e,
v,
"Z,
d~
Z;
= ~gm(,)1 Ro)
=5]
=I~gmRD I
Rs
.,..
452
=~
(r",;:: 10RIl )
R,
=~
Media (-10)
(r",;:: 10R,,)
bIes, se incluyeron la mayora de las que se encuentran con ms frecuencia. De hecho, cual~
quier configuracin que no est listada probablemente ser alguna variacin de aquellas que
aparecen en la tabla, as que por lo menos el listado proporcionar alguna idea de los niveles
que deben esperarse y la trayectoria que probablemente darn las ecuaciones deseadas. El
formato seleccionado fue diseado para pcnnitir una duplicacin de la tabla completa en las
dos caras de una hoja tamao carta.
9.14
SOLUCIN DE PROBLEMAS
2. Utilizar un medidor dc: tomar algunas medidas como lo marca el manual de reparacin que
contiene el diagrama esquemtico del circuito y un listado de los voltajes dc de prueba.
3. Aplicar una seal de prueba: medir los voltajes empezando en la entrada y trabajando a lo
largo hacia la salida.
4. En caso de identificar el problema en una fase en particular, se tiene que verificar la seal en
varios puntos empleando un osciloscopio para ver la fonua de la onda. su polaridad. amplitud
y frecuencia, as como los "centelleos" inusuales en la forma de onda que puedan presentarse. Es importante que la seal se encuentre presente para el ciclo completo de la seal.
VD
9.15
Debido a que los clculos para la ganancia de voltaje, impedancia de entrada e impedancia de
salida para los varios circuitos FET requieren del clculo de los valores de polarizacin para
utilizarse en la detenninacin de los parmetros del dispositivo en el punto Q, puede ser muy
453
til un anlisis por computadora. El PSpice proporciona modelos de dispositivos JFET. MOSFET
decremental y MOSFET incremental. Unos cuantos ejercicios demostrarn la manera en que
se escribe una descripcin del programa de un circuito y cmo se pueden obtener los resultados de salida deseados para la operacin ac del circuito.
NG
ND
NS
MODNAME
donde JXXXX es el nombre del transistor: ND. 1\G Y NS son los nmeros de nodo para el
drenaje. compuerta y fuente. respectivamente: y MODNAME es el nombre del modelo utilizado en la lnea .MODEL que se describe a continuacin.
BETA:
BETA:
donde MODNAME es el nombre del modelo dado en la lnea del elemento. NJF identifica un
dispositivo de canal-n y PJF identifica un dispositivo de canal-p. De los varios parmetros del
modelo JFET. dos de los ms importantes son
VTO : V p: voltaje de corte de la compuerta a la fuente
BETA: IDSS IV: parmetro que combina los dos parmetros importantes del dispositivo
JFET
EJEMPLO 9.16
Escriba las lneas del circuito en PSpice para describir los siguientes dispositivos JFET.
a) Un JFET de canal-n cuyo I DSS : 12 mA y VI': -4 V.
b) Un JFET de canal-n cuyo 1DSS: 8 mA y Vp : -3 V.
Suponer que cada dispositivo se encuentra conectado en los nodos: drenaje:; 5. fuente
compuerta = 2.
=4 Y
Solucin
a)
JUP 5 24 JN
.MODEL JN NJF VTO: -4 BETA 750E-6
JDOWN524JJ
.MODEL JJ NJF VTO: -3 BETA: 889E-6
b)
454
Captulo 9
JFET
V DD
(+20V)
o
6
~RD~2kQ
~ C~- 4
O,~'
el
,!----i 1---.2_-----;~
\
- ~
0,02 ,uF
+
v,==!OmV'\,
-1
Vp
Re
IOMn
5
I, -
...i...
-4 \'
IOMn
\,'
ce
1.5 V
........
:::
1",," 10 mA
= -4V
BETA
= 6.25E-4
*.*
CIRCUIT DESCRIPTION
vao 6 O OC 20VOLTS
VGG O 5 OC 1.5VOLTS
J1
3 2 O JFET
RG 2 5 10MEGOHM
RO 6 3 2KOIIM
RL 4 O lOMEGOfIH.
el 1 2 O.02UF
e2 3 4 2UF
VIlO AC lOMV
,END
****
****
VOLTAGE
HODE
1)
5)
0,0000
-1. 5000
VOLTAGE
Nl\IIE
VDD
VGG
TOTAL
****
NODE
(
(
2)
6)
-1.4998
27,000 DEG C
TEMPERATURE -
VOLTAGE
NODE
3)' 12.1870
VOLTAGE
NODE
VOLTAGE
(
4)
0.0000
20.0000
SOURCE CURRENTS
C\JRRENT
-3 .. 907E-03
-1. 521E-ll
POWER DISSIPATION
AC AHALYS!S
FREQ
1.OOOE+04
V(l)
1.000E-02
7.81E-02
WATTS
TEMPERATURE
V(2)
1.000E-02
V(J)
27.000 DEG e
V(4)
6.249E-02
6.249E-02
455
3. El .AC UN proporciona una frecuencia de 10 kHz. de tal forma que la inea .PRINT se
puede utilizar para proporcionar los voltajes en ac de los nodos 1, 2, 3 Y 4.
El circuito tiene una ganancia de voltaje. V(4)N(l); 6.249.
RD
4.7kfl
C,
e,
V p =-4 V
I vss = iOmA
Rs
-1
5lOfl
...
?
Figura 9.48 Salida de PSpice
para el circuito de la figura 9.47.
*.*
CIRCUIT OESCRIPTION
VDD 6
Jl
RG
RO
RS
RL
OC 30V
3 2 4 JFET
2 O lOMEe
6 3 4.7K
4 O 510
5 O lOMEe
el 1 2 O.lUP
C2 3 5 lOUF
4 O 20UF
VIlO AC lKV
.MODEL JFET NJF VTQ=-4V SET~=6.2SE-4
.~e LXH 1 10KH 10KH
.PRXHT ~e V(l) V(2) V(3) V(5)
.OPTIOHS HOPAGE
es
.EHD
****
VTO
BETA
1I00E
(
(
TEllPERATURE VOL'IIIGE
3)
14.3840
HaDE
21.000 OEG e
}tODE
VOLTA.GE
(
4)
1.6945
*.**
?QWER
1.000E+04
Captulo 9
V(l)
l.OOOE-03
WATTS
~.~1E-02
AC ANALYSIS
FREQ
456
DISSIP~TION
V(2)
l.OOOE-Ol
TEMPERA'IURE ~
27.000 OEe e
V(3)
V(5)
1.354E-02
l.354E-02
Rv
2.2 kO
R,
40Ma
v,
e,
e,
=10 ~F
Vp ... -4 v
IDss"" lO mA
V,
I mV
Figura 9.49
Amplificador polarizado
'\"
R.
10 Ma
R,
lOMa
es
Rs
2.4 ka
I4O~F
.".
.".
CIRCUlT DBSat.IP'l"ION
al
R2
RO
118
6 2: 'OIUQ
2 O lC111BG
3 6 2.D
4 o 2.41<
Cl 1 2 0.1UF
es 4 O 40UF
C2 l $--_10Ur
u.
o 1_
o
V'l'O--tV BBTA-6.2SS-4
.l'RDT
.~IO\IS
.IIIID
**
--9'rO
425.000000"''''
lIftA
......
(
(
1)
5)
6)
VOL'l'ME
3)
14.5000
')
6.0001
20.0000
CIIIIIUIII'1'
-2.5OOB-03
-. _
OtsBnA'rIOK
$.00"""2
lIAftS
H**.< . AC:AKALYSlS
27,,000 DJIG e
BODE
VOUl'AGE
TBIIPI!RMtIRII -
IIODE
1.0008+04
"(1)
1.0008-03
V(2)
1.000&-03
V(4)
TDIPDA'rURE -
27.000 DBG C
V(3)
9.947B-07
5.499B-03
V(5)
S.49!JiE-03
457
MI
~T
la cual identifica el elemento como un dispositivo MOSFET (MI), conectado desde el drenaje
(nodo 3), compuerta (nodo 2), fuente (nodo O) y sustrato (nodo 4), con un dispositivo MOSFET
Vno (+22 V)
RD
2.2kO
lOMO
0.1 ti'
RL
lOMO
JFJS AC AIopl1fier
..
ClRCOIT DESCRIP'l'IOII
.....*...***.............*......................................
'lIJO 6 O DC22V
~ 3 10 4 ~
.IIQ 2 3 1 _ '
RD 3 6 2.21:
:1. 2 0.1111'
<:2 3 5 O.lU1'
IIL 5
l_
. _ RnI'I BJIOSC'V'to-2V)
VI 1.0 JlC 1JIV
.ACLDI 1 1~ 10lQ1
.'PRl1ft JIC VI:1.) VIS)
.DI'l'XOIIS JIOPAGB
.IIIIP
~IIODBL_
_.
--
(
(
20.00000011:-0.
'IOLTJIG&
1)
0.0000
- 5)
0.0000
2)
1.'290
22.0000
6)
IIOI>I!
_
".I'IIIPBIIM'II
-
'JI
'.52'0
27.000 DIIG
IIOOB
_
(4)
e
.1765
-5. 669B-04
....
AC AHALYSI8
FIIIIQ
Vel)
1.oooB+04
1.000B-03
458
1.25B-02
lIAT'l'S
'1'BIIPBRAl'UJt -
V(5)
3. 296E-03
27."000 DBC:
NFET
+r---------,
RO
VOO
-r
el
e2
Ae=ok
MAG=ok
- PHASE=ok
0.1 uF
RG
'\.., VI
-
Ae=ok
MAG=ok
4.7k
30V
PHASE=ok
AC=ok
MAG=ok
PHASE=ok
RL
10Meg
lOMeg
lmV
Figura 9.53
El voltaje de salida (en el nodo 5) tiene una magnitud de 13.31 mV comparado con los
13.54 mV del anlisis DOS. El ngulo de la fase es de -179.9, el cual es en esencia -180". La
seal aplicada (en el nodo 1) es de 0.999 mV (= 1 mV) a 0.001 (= 0) y el voltaje a travs de
la resistencia Rs es de 2.25)1V a -89.9 (= 90). El voltaje de ac a travs de Rs es en esencia
de OV, como debe ser en el caso que el capacitar est desarrollando su papel de forma adecuada. Los niveles de en los puntos de observacin (VIEWPOINTS) de la figura 9.53 aparecern
una vez que se haya completado la simulacin.
459
hU
....,
11ft"
UIIGIDIL
lB
XSIt
ALPIIA
VI<
RI>
as
ces
COI>
V'I'O'1'C
.......'1'CI!
Kl'
J'Z.3819-X
JI.lF
-4
625.0000008-06
~.~500oaa-ol
33.570000.15
'322 000001l-15
3U.7
243.6
1
1
1.600000B-12
2.414000.-12
.. 3622
-2.5000008-03
-.5
9.1""0002-18
........ "
--
27.000
..................................................................
.............
..o- _
""""
0.0000
.0045
1.4.2040
0.0000
1.71011
30.0000
0.000 ...00
-3.3618-03
JPftS
.....
IIODI!L
.....
"""
-....
GIl
QID
Dm"
1.000&+04
Figura 9.54
460
~.
AC AllU.YSIS
2.Zs.cZ-OS
27 .. 000
-8."1&+01
gmo
PROBLEMAS
IDSS
= 12 mA.
3. Para un JFET cuyos parmetros de dispositivo son gmo = 5 roS y V p = -3.5 V, cul es la corriente
del dispositivo cuando Ves = O V'!
4. Calcule el valor de gm para un JFET
(lDSS
Ves =-1.
5. Para un JFET que tieneg m = 6 mS en VesQ =-1 V, cul es el valor de IDSS si Vp ==-2.5 V?
6. Un JFET (lDSS:= 10 mA, Vp:= -5 V) est polarizado cuando 1D:= 1DS5 / 4. Cul es el valor de gm
para dicho punto polarizado?
7. Determine el valor de gro para un JFET (IDSS = 8 mA, Vp := -5 V) cuando est polarizado en VesQ =
Vl4.
8. Una hoja de especificaciones proporciona los siguientes datos (como una lista de corriente drenaje-fuente)
Y" = 25 iS
9
8
7
6
5
4
3
2
-5
-4
-3
-2
-1
VGS (V)
Problemas
461
gm
D (mA)
10
9
8
7
5
4
3
2
Figura 9.56
JO II
12 13 14 15 16 17 18 19 20
13. Para un JFET de canaln 2N4220 (y,(nnimo) = 750 liS. y,,(mximo) = 10 liS):
a) Cul es el valor de gm?
b) Culeselvalorcterd ?
14. a) Grafique gm en funcin de VGS para un JFET de canal-n con 1DSS = 8 mA Y V p = --6 V.
b) Grafique gm en funcin de ID para el mismo JFET de canal-n del inciso a.
15. Dibuje el modelo equivalente para un JFET si )js = 5.6 mS e Yos = 15 J.1S.
16. Dibuje el modelo equivalente de ac para un JFET si 1DSS = 10 mA, Vp = -4 V, VGSQ::: -2 V e Yos
= 25 liS.
9.3
17. Detennine Z, ZQ y Av para la red de la figura 9.57 si IDSS = 10 mA, Vp = -4 V Y 'd = 40 ka.
18. Calcule Z.
20
+\8V
1.8kn
!------If---<> V,
--
z,
IMn
z,
1.5 Y
+T
"="
Figura 9.57
"='
462
Captulo 9
19. Detennine Zj' Zo y Av para la red de la figura 9.58 si Yfs = 3000 f1S e Y05 = 50 JiS.
20. Detennine Z, Zo y Av para la red de la figura 9.59 si 1DSS = 6 mA, Vp == --6 V e Yos = 40 /lS.
21. Calcule Z. Zo y A,o para la red de la figura 9.58 si se elimina el capacitor de 20 J1F Y los parmetros
de la red son los mismos que en el problema 19. Compare los resultados con el problema 19.
22. Repita el problema 19 si Yos = 10 pS. Compare los resultados con el problema 19.
+12V
20V
3.3 kn
--
JO Mil
Z,
J.l kil
fIgUra 9.58
2kn
-Z,
20J.F
.Z,
1 Mil
+20 V
2kn
82 Mil
o-----}I---+---I.-
--
Vi
I DSS = 12rnA
Vp =-3 V
Td = lOOk,Q
Zi
IIMil
Rs
6JOil
Problemas
463
9.6
--
3.3 kO
I DSS =6mA
lvss = 9 mA
Vp =-4.5V
rd =40kQ
--
lOMO
2.2 kO
Vp :::-6V
30 kQ
.Z,
ra::i
Z,
lOMO
3.3 kO
Z,
...
Figura 9.61
Figura 9.62
Problemas 27 y 28.
Problema 29.
+15 V
91 MO
3.3 kO
2.2 kO
v, <>--tt---...---~...,
-Z
=8mA
Vp =-2.8V
rd =40kO
I DSS
1.5 kO
- -z.,
Z,
Figura 9.64
1 kl
l ..
liMO
I DSS = 7.5 mA
V p :::-4 V
Problema 32.
+16 \'
1.1 kQ
464
1.8 k!2
+---~I---~O
--
v.
= 12 roA
Vp =-35 V
lDSS
Z,
Z.
lOMO
1000
+18 V
+20 V
6.8 k!2
91 Mn
t----1I(---oo
V,
91 MO
v,o----)t--+---'
15MO
v, o-----)I--+_--'
-z,
3.3 k!2
f--o V,
JOMO
J.J k!2
...
10ss = 12mA
Vp =-3 V
r d =45kQ
Z,
10-3 .
+16V
2.2kO
,----+--1(------<>
JOMO
V,
z,
Problemas
465
Vo
Vi
= 4 mV,
VGS(Th)
=4 Ve
ID(encendido)
= 4 mA con
+20 V
IOkQ
Vi o----)t---+---"
VGS(Th) = 3.5 V
k=O.3 x 10-3
Yos=30,US
9.11
43. Determine el voltaje de salida para la red de la figura 9.71 si Vi = 0.8 mV y r d = 40 ko..
30V
3.3 kQ
40MQ
Figura 9.71
Problema 43.
+VDD (+22V)
f------ov,
IDSS=8mA
Vp =,,-2.5 v
rd = 25 pS
IOMQ
466
45. Disee la red de polarizacin fija de la figura 9.73 para tener una ganancia de 10. El dispositivo
debe estar polarizado en VGsQ = +Vp .
I DSS =
12mA
Vp =-3 V
rd =401dl
la \-In
9.15
46. Por medio de PSpice (DOS o Windows), detennine la ganancia de voltaje para la red de la figura
9.58.
47. Utilizando PSpice (DOS o Windows), detennine la ganancia de voltaje para la red de la figura
9.59.
48. Por medio de PSpice (DOS o Windows), detennine la ganancia de voltaje para la red de la figura
9.60.
49. Utilizando PSpice (DOS o Windows), detennine la ganancia de voltaje para la red de la figura
9.63.
50. Por medio de PSpice (DOS o Windows), detennine la ganancia de voltaje para la red de la figura
9.66.
51. Utilizando PSpice (DOS o Windows), detennine la ganancia de voltaje para la red de la figura
9.69.
Problemas
467
CAPTULO
Aproximacin
a los sistemas:
efectos de Rs y RL
_ _ R/RL
--------------------
10.1
INTRODUCCIN
En aos recientes la aparicin de una gran variedad de redes y sistemas en un solo encapsulado
ha generado un creciente inters en la aproximacin a los sistemas para el diseo y el anlisis.
Fundamentalmente, esta aproximacin se concentra en las caractersticas de las terminales del
encapsulado y trata a cada una como un bloque constructivo en la formacin del encapsulado
total. El contenido de este captulo representa un primer paso en el desarrollo para familiarizarse con esta aproximacin. Las tcnicas que se tratarn se utilizan en los captulos restantes,
pero ampliadas segn surja la necesidad. La tendencia hacia los sistemas en un solo encapsulado
es muy comprensible cuando se consideran los enormes avances en el diseo y manufactura de
circuitos integrados, ci (tambin le, segn las iniciales en ingls de: integrated circuits). Los
pequeos encapsulados de ic contienen diseos estables, confiables, auto verificados, sofisticados, que seran algo voluminosos si se fabricaran con componentes discretos (individuales).
La aproximacin a los sistemas no es difcil de aplicar una vez que las definiciones bsicas de
los diferentes parmetros hayan sido entendidas correctamente y demostrado con claridad la
manera en que stos se utilizan. En las siguientes secciones se desarrolla la aproximacin a los
sistemas de manera deliberadamente lenta, la cual incluir gran cantidad de ejemplos para resaltar cada punto. Si el contenido de este captulo es claro y entendido correctamente, se lograr
una primera parte en el entendimiento del anlisis de sistemas.
,
+
v,
---
J,
1"
o
-+
z,
z"
A"m. AiNL
v"
Thvenin
F'lgura 10.1
468
La siguiente descripcin puede aplicarse a cualquier sistema de dos puertos, no slo a aquellos
que contengan BIT y FET, aunque el nfasis en este captulo es en estos dispositivos activos,
Ahora ser muy til para las siguientes configuraciones el nfasis de los captulos previos para
la determinacin de los parmetros de dos puertos para varias configuraciones. De hecho,
muchos de los resultados obtenidos en los ltimos dos captulos se utilizan en el siguiente
anlisis.
En la figura 10.1 se han identificado los parmetros importantes de un sistema de dos
puertos. En particular se observa la ausencia de una carga y de resistencia de la fuente. En una
seccin posterior se considera a detalle el impacto de estos importantes elementos. Por el
momento debe reconocerse que tanto los niveles de impedancia como las ganancias de la
figura 10.1 estn determinados para las condiciones sin carga (ausencia de R L ) y sin resistencia
de la fuente (R,),
Si se observan las terminales de salida de una "manera Thvenin", se encuentra que si Vi
se hace cero
7
'"'Th
= Zo = Ro
(10,1)
ETh es el voltaje del circuito abierto entre las terminales de salida identificadas como Vo ' Sin
embargo,
V,
A V';L =
V,
Vo = A v:-.1.. VI
ETh =A v~1... V,
de manera que
(10.2)
Obsrvese el uso del subndice adicional NL para identificar una ganancia de voltaje sin carga
(del ingls, No Load).
Al sustituir el circuito equivalente Thvenin entre las terminales de salida se obtendr la
configuracin de salida de la figura 10.2. Para el circuito de entrada los parmetros Vi e Ii se
encuentran relacionados mediante Z = R, lo cual permite el empleo de R para representar el
circuito de entrada. Debido a que el inters por el momento se concentra en los amplificadores
BJT y FET. pueden representarse tanto Z(J como Z mediante elementos resistivos.
-Ii
_Vo
Zo
R,
Vi
r---~r--<>
12 V
470kQ
li
Vi o------}t--.+----t
lO~F
EJEMPLO 10.1
p= 100
r()=SOkO
-Zo
Zi
FIgUra 10.3
Ejemplo lO.!.
469
Solucin
Del ejemplo 8.1,
2i
20
A
'NC
= 1.069 kQ
= 3 kQ
= -280.11
{~o
+
VI
~
Vo
Figura 10.4
li
;~ '1
Flgura 10.5 Notacin del amplificador
operacional (op-amp).
una carga aplicada. Ri y Ro son las impedancias de entrada y de salida del amplificador como se
defini mediante la configuracin. De manera ideal, todos los parmetros del modelo perma-
470
necen sin afectarse al cambiar las cargas o resistencias de la fuente (como nonnalmente se
encuentra en los circuitos que se' describirn en el captulo 14). Sin embargo, para algunas
configuraciones de transistores amplificadores R puede ser muy sensible a la carga aplicada,
mientras que en otros Ro puede ser sensible a la resistencia de la fuente. En cualquier caso, una
vez que se han definido A""" Ri Y Ro para una configuracin en particular, puede utilizarse la
ecuacin que se obtendr ahora.
Al aplicar una carga al sistema de dos puertos de la figura 10.2 se obtiene la configuracin
de la figura 10.6. Al aplicar la regla del divisor de voltaje al circuito de salida se obtiene
vo
(10.3)
li
+
v,
1"
R,
+\
>
'\
....
R"
AVNL
+
RL v"
v,.
-1
La ganancia de voltaje de un amplificador con carga siempre ser menor que el nivel
sin carga.
Se puede ver que la frmula para la ganancia de voltaje no incluye la impedancia de entrada o
la ganancia de corriente.
Aunque puede variar el nivel de R con la configuracin, el voltaje aplicado y la corriente
de entrada siempre estarn relacionados mediante
Ii =
Vi
V,
Z,
(10.4)
Ri
8J
=_Vo
(10.5)
y
(10.6)
para la situacin sin carga. Por tanto, en general, puede obtenerse la ganancia de corriente a
partir de la ganancia de voltaje y los parmetros de impedancia Z y R- El siguiente ejemplo
demostrar la utilidad y validez de las ecuaciones (10.3) a (10.6).
471
EJEMPLO 10.2
En la figura 10.7 se ha aplicado una carga al amplificador a transistor con polarizacin fija del
ejemplo 10.1 (figura 10.3).
a) Determinar la ganancia de voltaje y de corriente utilizando el mtodo de los sistemas de
dos puertos definido mediante el modelo de la figura 10.4.
b) Calcular la ganancia de voltaje y de corriente utilizando el modelo r, y comparar los
resultados.
,----,---012 v
3kU
470 ill
+o
v,
1"
----
~---~~--~--~---o+
1;
11----+-----/
/l= 100
z,
Z"
RL
2.2kn
v"
Solucin
a)
2i = 1.071 kn
n y13= 100)
20 = 3 kn
A ~'NL = -280.11
2.2kn
= -----(-280.11)
2.2 kn + 3 kn
= (0.423)(-280.11)
= -118.5
A = -(-118.5)
,
b)
1.071 kn
2.2kn
= 57.69
El voltaje de salida
472
+
V,
z
RB
P',
470kQ
..!..
z"
PI.
3kQ
Re
R L ~ 2.2 kQ V
R'L
Figura 10.8 Sustitucin del modelo r" en la red equivalente de ac de la figura 10.7.
V,
con
f3r,
V
A, =
de modo que
=-13-'
13 r, R'L
R'
_0
:;::;
__
L
(10.7)
r,
re
Vi
= -118.5
Av::;: -
10.71 Q
como se obtuvo arriba. Para la ganancia de corriente, mediante la regla del divisor de corriente,
lb
(470 kQ)/;
470 kQ + 1.071 kQ
= 0.99771;
'= li
3 kQ(/3Ib)
lo = -----''-''-3kQ + 2.2kQ
= 0,5769/3lb
de manera que
A=
,
lo
0.5769/3lb
= 0.5769(100)
0.5769/31;
= 57.69
El ejemplo 10.2 demostr dos tcnicas para resolver el mismo problema. Aunque puede
resolverse cualquier red utilizando el mtodo del modelo r" la ventaja del modelo de los sistemas es que una vez que se conocen los parmetros de los dos puenos, puede calcularse directamente el efecto de una variacin de la carga directamente por medio de la ecuacin (l0.3).
No existe la necesidad de regresar al modelo equivalente de ac y analizar toda la red. Las
ventajas del mtodo de los sistemas es similar a aquellas ventajas asociadas con la aplicacin
del teorema de Thvenin. Ya que penniten concentrarse en los efectos de la carga sin tener que
volver a examinar por completo la red. Desde luego, si la red de la figura 10.7 se presentara sin
los parmetros de sin carga, sera una incgnita interesante saber cul genera los resultados
deseados en la forma ms directa y eficiente. Sin embargo, considere que el mtodo del "paquete" es la tendencia de desarrollo. Cuando se adquiere un sistema se proporcionan los dos
puertos, y como con cualquier tendencia, el usuario debe estar alerta sobre la fonna de utilizar
los datos proporcionados.
473
La recta de carga de ac
Para un sistema como el que aparece en la figura 10.9a, se dibuj la recta de carga de ac en las
caractersticas de salida como se muestra en la figura 10.9b. La resistencia de la carga no
contribuy a la recta de carga en de debido a que se aisl de la red de polarizacin mediante el
capacitor de acoplamiento (Ce)' Para el anlisis de ac se reemplazan los capacitares de acoplamiento mediante un equivalente de corto circuito que colocar los resistores de la carga y el
colector en un arreglo en paralelo definido mediante
El efecto de la recta de carga se muestra en la figura 10.9b con los niveles para determinar las
nuevas intersecciones de los ejes. Obsrvese la particular importancia que ambas rectas de ac
y de pasan a travs del mismo punto Q, condicin que se debe satisfacer para asegurar una
solucin comn para la red bajo las condiciones de de y/o ac.
Para la situacin sin carga, la aplicacin de una seal senoidal relativamente pequea a la
base del transistor podra causar que la corriente de base tuviera excursin de un nivel de lB, a
uno de lB como se muestra en la figura 1O.9b. Por tanto, el voltaje de salida resultante u
tendra entonces la excursin que aparecera en la misma figura. La aplicacin de la misma
seal para una situacin con carga ocasionara la misma excursin en el nivel lB' como se
muestra en la figura 10.9b. Sin embargo, el resultado de una pendiente ms pronunciada de la
le
Lnea de carga de ac
r----..---<> vee
Ce
(a)
(b)
Figura 10.9 Demostracin de las diferencias entre las lneas de carga dc yac.
474
recta de carga en ac es una excursin menor del voltaje de salida (v ce) y una cada en la ganancia del sistema como se demostr en el anlisis numrico anterior. Debe resultar obvio a partir
de la interseccin de la recta de carga en ac sobre el eje vertical que mientras ms pequeo sea
el nivel de R 'I' ms grande ser la pendiente y menor ser la ganancia de voltaje en ac. Ya que
R Les menor para los niveles reducidos de RI' debe resultar bastante claro que:
Para un diseo en particular, mientras ms pequeo sea el nivel de Rv menor ser el
nivel de la ganancia de voltaje ac.
lOA
Ahora enfocaremos la atencin alIado de la entrada del sistema de dos puertos y al efecto de la
resistencia de la fuente interna en la ganancia de un amplificador. En la figura 10.10 se ha
aplicado una fuente con una resistencia interna al sistema de dos puertos bsico. Las definiciones de Z,. y de AV son:
NL
Los parmetros Z.I y A. ,VL de un sistema de dos puertos no se afectan entre s, debido a
la resistencia interna de la fuente que se aplica.
~
-Ji
R,
+
V.
'\,
Vi
I
'\,
R,
Ro
A "m.
v.,
v,
Zi
Sin embargo:
La impedancia de salida s puede verse afectada por la magnitud de Rs'
La ecuacin (l0.8) muestra con claridad que mientras mayor sea la magnitud de Rs' menor ser
el voltaje en las terminales de entrada del amplificador. Por tanto:
Para un amplificador en particular, mientras mayor sea la resistencia interna de una
fuente de seal, menor ser la ganancia total del sistema.
vo
= A V"L VI
de manera que
Av
= ~ = __R'-.;-A,
VS
Ri + R s
(10.9)
NL
475
El resultado apoya la aseveracin anterior respecto a la reduccin en la ganancia con el incremento en R,. Por medio de la ecuacin (10.9). si R, =O a (fuente ideal de voltaje). A,., =A,,,..
el cual se trata de un valor mximo posible.
La corriente de entrada tambin se altera de la siguiente manera debido a la presencia de la
resistencia de la fuente:
Ji
EJEMPLO 10.3
V,
= ---'--
(10.10)
En la figura 10.11 se ha aplicado una fuente con una resistencia interna al amplificador a
transistor con polarizacin fija del ejemplo 10.1 (figura 10.3).
a) Calcular la ganancia de voltaje A v_, ;;;;: Vo /V~,' Qu porcentaje de la seal aplicada aparece
en las terminales de entrada del amplificadoro
b) Determinar la ganancia de voltaje A = V0IV
usando el modelo r e.
.\
~',
12 V
3kQ
41G 1ill
+
V,
'\
Vi
Zi
Figura 10.11
Ejemplo 10.3.
Solucin
a)
+
V,
'\
+
V,
Sustitucin de la red
equivalente de dos puertos para el
transistor amplificador con
polarizacin fija de la figura 10.11.
Figura 10.12
1.071 kQ
------(-280.11)
1.071 kn + 0.5 kn
La ecuacin (10.9):
= (0.6817)(-280.11)
= -190.96
La ecuacin (10.8):
(1.071 kQ)V,
-~--:.....:..-=
0.6817V,
1.071 ka + 0.5 kn
o el 68.2% de la seal disponible alcanz al amplificador y mientras el 31.8% se perdi a
travs de la resistencia interna de la fuente.
476
b)
con
V,
~-!OO(
~3kQ
V,
\I.571 kQ)
A
de modo que
"
V,
"
~
-- --
(100)(3 kQ)
1.57 kQ
-190.96
corno antes.
Ji
lb
SOOQ
v,
'\,
RB 470kQ
1.071 kU
fi',
T...
+
fijo
100 lb
3kQ
Vo
Figura 10.13 Sustitucin del circuito Te equivalente para el amplificador a transistor de polarizacin
fija de la figura 10.11.
-- -l,
+
v,
R,
'\,
FJ.gUra 10.14
V.
lo
li
Ro
+
R,
'\,
VSL
'
+
RL
Vo
477
---------
V,
(10.11)
= ---'---
y en el lado de la salida
Vo
RA
Vi
L
\':>1.
(10.12)
__
0
-_"_'
o,-V-VV
(10.13)
RA
L VNL
A =
"
"
=-=
v,
Ri
RL
(10_14)
R + Rs RL + Ro
,---------,
R
A = -A~,-'
(10.15)
RL
A.'$ =-A v,
(10.16)
Sin embargo, 1, = 1, de tal forma que tanto las ecuaciones (10.15) como (10.16) generarn el
mismo resultado. La ecuacin (10.14) indica con claridad que tanto la resistencia de la fuente
y de la carga reducirn la ganancia total del sistema. De hecho:
478
EJEMPLO lOA
A,.
Los parmetros de dos puertos para la configuracin de polarizacin fija son Z = 1.071 kQ,
Zo ; 3 kQ. Y A V:-;L ; -280.11.
12 V
3ill
470 k!2
V,
20~F
p= 100
Z,
4.7 kQ
RL
Figura 10.15
Ejemplo lOA.
Solucin
a)
1.071 kQ
(
)(
1.071 kQ + 0.3 kQ
4.7kQ
(-280.11)
4.7 kQ + 3 kQ
; (0.7812)(0.6104)(-280.11)
; (0.4768)(-280.11)
; -133,57
(4.7 kQ)(-280.11)
b)
A"
4.7 kQ + 3 kQ
Vi
; (0.6104)(-280.11) ; -170.98
e)
kQ)
4.7kQ
RL
; 38.96
A" ; -A"
R, + R,
; -(-133.57)
RL
; 38.96
como arriba.
479
Polarizacin fija
Para la polarizacin fija que se examin con detalle en las secciones recientes, aparecer el
modelo del sistema con una resistencia de la carga y de la fuente como se muestra en la figura
10.16. En general,
vo
V,
R L + Ro
R,
RL
I\ z,
V,
R,
{fr,
"
Re
I\
"NL
A\"7'JLV
Z,
'
R,
V,
A,
RLRe
;_0 ;
V,
pero
r,
R L + Re
RLRe
RJRe;
Re + Re
A,
RLllR e
(10.17)
r,
R,
I
I
z, v,
~
I
fi',
> z,
fi1b
Re
RL
V
~
.l
"
ZiVs
Vi ; ---'--'-ZI + Rs
y
ZI + Rs
Vs
con
Ar ,
::::
Vo
V,
480
Zi
v.,
V,
-VD
Vi
de fonua que
Al'., =
Z,
Z, + R,
A,
(10.18)
Debido a que la carga est conectada a la terminal del colector de la configuracin de emisor
comn,
(10.19)
(10.20)
Iz, "
R' 11 /3r,
(R' =
R,IIR2)
(10.21)
Zo
(10.22)
Re
Vce
Re
R,
+
V,
~I
'\,
--
C,
--
lb
+
V,
Z.
R,
RE
Z,
RE
V.
CE
....
Figura 10.18
A, =
con
A0. =
RellRL
(10.23)
r,
Z,
A,
(10.24)
Z, + R,
481
KsI K L
Vee
Re
e,
R,
1,
+
V,
~,
'"
1"
R,
l,
v,
RE
l,
V,
.".
Figura 10.19
A, =
A =
con
"
Vo
V,
V,
( 10.27)
RE
V
_0_
RcllRL
----
Zi
A,
(10.28)
Z+Rs
(10.29)
Is = V,I(R s + Z)
V/Z,.
Retroalimentacin en colector
Para mantener la conexin de la carga a la terminal del colector, la siguiente configuracin que
se examinar es la configuracin de retroalimentacin en colector de la figura 10.20. En el
modelo de pequea seal del sistema Re y RL estar de nuevo en paralelo y
v,
v,
z,
482
A,
(10.30)
r,
(10.31)
con
La impedancia de salida
(10.32)
Z =
J3r,11 I: , 1
(10.33)
El hecho que A, en la ecuacin (10.30) sea una funcin de RL altera el nivel de Z a partir del
valor sin carga. Por lo mismo. si no est disponible un modelo sin carga, debe modificarse el
nivel de Z como se demostrar en el siguiente ejemplo.
al
A,.
b)
e)
A,..
A:
EJEMPLO 10,5
'JV
2.7 k!2
+
v,
/,
O.6kQ
'\,
+
3.3 kQ
Vi
...
'*"
Figura 10,21
Ejemplo 10.5.
Solucin
A,
= -
2.7wll33w
r,
l.485 kQ
= -
1l.3 Q
con Z, =
F
J3r,II-
11.3
= -131,42
180 kQ
= (200)(11.3 Q) 1 1 - -
lA)
13l.42
= 2.26 kQ 111.37 W
= 0.853 kQ
10,6
Redes BJT de CE
483
El mtodo de los sistemas dar la configuracin de la figura 10.22 con el valor de Z como si
estuviera controlado mediante RL y la ganancia de voltaje. Ahora se puede aplcar la ecuacin
de ganancia de dos puertos (con una ligera diferencia en Av debido a la aproximacin f31b 3> 1RF
en la seccin 8.7):
Av
(3.3 kfl)(-238.94)
+
Vi
~ :6ill
'\,
'\, -238.94V
I -
0.853 kQ
Vo
3.3kO
-1
figura 10.21.
b)
I+
J"
2.66kO
Vi
= -1323
3.3 kQ + 2.66 kQ
0.853 kfl
Z
A" = ---'---A, = - - - - - - (-132.3)
Z, + R,
0.853 kfl + 0.6 kQ
= -77.67
= -(-132.3) (
0.853 kQ)
(132.3)(0.853 kQ)
3.3 kQ
3.3 kQ
= 34.2
= -(-77.67)
3.3 kQ
= 34.2
10.7
REDES EMISOR-SEGUIDOR
Los parmetros de impedancia de entrada y de salida del modelo de dos puertos para la red
emisor-seguidor son sensibles a la resistencia a la carga aplicada y de la resistencia de la fuente. Para la configuracin de emisor-seguidor de la figura 10.23, el modelo de pequea seal
aparecera como se muestra en la figura 10.24. Para la seccin de entrada de la figura 10.24, se
desprecia la resistencia RB debido a que por lo general es mucho mayor que la resistencia de la
-Z
484
Vi
...
Captulo 10 Aproximacin a los sistemas: efectos de Rs y RL
fuente de un circuito Thvenin equivalente para la configuracin de la figura 10.25 y que dara
simplemente Rs y Vs como se muestra en la figura 10.24. Desde luego, si los niveles de corriente deben determinarse como Ii en el diagrama original, se incluye el efecto de R s'
Al aplicar la ley de voltaje de Kirchhoff al circuito de entrada de la figura 10.24 se obtiene
v, y
+
v, I\
RB
=
Thvenin
de manera que
([3
le
R,
([3 + 1)V,
+ 1)lb =
V, _ _ _ __
le = _ _ _ _---C.
[(R, + [3re)/([3 + 1) + R
Al utilizar [3 + I :; [3 se obtiene
V,
(10.34)
le = ----'-----(R/[3 + re) + R~
v, I\
+
v, I\
R' E
J,.
J,.
...
(b)
(a)
Vo =
o
R'V
E ,
R~ + (R/[3 + re)
R'E
Va
A}~ = - =
V,
+ (R/[3 + re)
10.7 Redes emisor-seguidor
485
(10.35)
"
= (3(r, + R{l
= RBllzb
Zb
y
(10.37)
(10.38)
EJEMPLO 10.6
A'= l/Ir
560kQ
P=65
.z,
Figura 10.27
C~2 v,
v,
J,
3.~
...
Ejemplo 10.6.
Zo
2.2kO
T
Solucin
La ecuacin (l0.37):
Z =
RBII{:l(r,
REllRcJ
= 560k01187.21 kQ
= 75.46kQ
486
l.32kQ
kO
; 3.3 kOIle,S:S
+ 21.740)
3.3 kO 1130.36 O
30.08 Q
contra 21.6 O (sin R).
b) Al sustituir la red equivalente de dos puertos se obtiene la red equivalente de pequea
seal de la figura 10.28.
(2.2 kO)(0.993)Vi
2.2 kO + 30.08 O
'" O.98V,
Vi
li
+
V,
"
30.08 a
0.56 kQ
'\,
+
75.46 ka
Vi
'\,
0.993 V,
V,
2.2kn
Figura 10.28 Circuito equivalente de ac a pequea seal para la red de la figura 10.27.
e)
:::
ZiV,
Zi + R,
de manera que
(7S.46 kO)V,
0.993 V,
75.46 kO + 0.56 kO
Vo
Vu
A ; -; "
V.\
V1
Vi
; (0.98)(0.993) ;
0.973
V.\
1" ; -A Zi
,
RL
; -(0.98)
75.46 kOj
(
2.2kO
; -33.61
10.8
REDES eB
En la figura 10.29 aparece un amplificador de base comn con las resistencias de la carga
aplicada y de la fuente. El hecho de que la carga se encuentra conectada entre las terminales de
la base y del colector la asla del circuito de entrada y Z permanece esencialmente igual para
condiciones sin carga o con carga. El aislamiento que existe entre los circuitos de entrada y de
salida tambin mantiene a Zo en un nivel fIjo aun cuando pueda cambiar el nivel de Rs' Ahora,
la ganancia de voltaje se detenninar mediante
10.8 Redes eB
487
1,
+
V,
I~-r-
Rs
~: +
'" -
'1
~2
\...1
~
R,
V,
z,
~ VE'
Re
F- Vec
01
+
RL
V.
Z.
Figura 10.29
(10.39)
y la ganancia de corriente:
A",
, -1
EJEMPLO 10.7
(10.40)
Para el amplificador de base comn de la figura 10.30, los parmetros de dos puertos sin carga
r = 20 Q, A V = 250 YZo = 5 ka. Con el modelo equivalente de dos
son (utilizando a", 1) Z.",
le
NL
puertos, determine:
a)
A~.
b)
A,,.
e)
A,.
1 ltO
51tO
a:;l
2V
Figura 10.30
8V
Ejemplo 10.7.
Solucin
a)
vo
RLAVNLV
= (8.2 kQ)(250lV,
R L + Ro
8.2 kQ + 5 kQ
-1,
+
V,
~
l
0.2 kI
Figura 10.31
488
Captulo 10
z,
1
.--;
,
+
V,
= 155.3V,
lkQ
20Q
+1
'V
5k1
250 V,
-1
>8.2 kQ
+
Vo
_0_
= 155.3
Vi
Re 11 RL
5 kQ 118.2 kQ
3.106 kQ
200.
200.
155.3
V
b)
'.
" =
V,
V,
V,
V,
"
-R,
(
A,. =
R + R 1,
200.
) (155.3)
200.+2000.
= 14.12
Se observa una ganancia relativamente baja debido a una impedancia de la fuente mucho mayor que la impedancia de entrada del amplificador.
e)
Z
RL
( 20Qi)
8.2 k
-0.379
El modelo de dos puertos sin carga de lafigura 10.2 para un amplificador a FET no
est afectado por la resistencia de carga aplicada y por la fuente.
ca con carga:
(10.41)
c,
r'VV'V-l1-o._-.-J
+
v,
'\
R,,"
t
Figura 10.32
e, +
l,
...
Amplificador JFET con
RS<!
y Re
489
A"
= Vo =
(10.44)
con
(10.45)
(10.46)
e,
....
EJEMPLO 10.8
Para el amplificador a FET de la figura 10.34, los parmetros de dos puertos sin carga son
A,'''L =-3.18,Z.=R
IIR,=239kQyZ
=2.4kQ.cong m =2.2mS.
j
I
_
o
a)' Por medio de los parmetros de dos puertos de arriba. determinar A" y A, .
b) Con la ecuacin (10.44), calcule la ganancia con carga y comprela con 'el resultado del
inciso a.
R,
:O.uF
10,",
Figura 10.34
490
Ejemplo 10.8.
--
z,
+
v, '\,
0.3 kil
Rs ,
270kil
v,
....
....
4,7 kO
Solucin
a)
RA
L \
V,
RL + R
" =
A, =
(4.7kQ)(-3.18)
\1
4.7 kQ + 2.4 kQ
"
= -2.105
VI
(239 kQ)(-2.IOS)
239 H2 + I kQ
=
-2.096",A ,
Ikl1
+
v,
'\
~--~r----o
+I
v,
239kQ
2.4kQ
'\ ~3.18V
~1
e~4.7k11
+
Vo
Figura 10.35
b)
La ecuacin (10.44): A, =
l + gll,R s 1
-(2.2mS)(2.4 kQ 114.7 kQ)
-3.498
1.66
-2.105
como arriba
Fuente-seguidor
Para la configuracin fuente-seguidor de la figura 10.36. el nivel de Z es independiente de la
magnitud de R L y est determinado mediante
(10.47)
Vcc
R,dl
r,
,
v, '\
Re
Rs
Z,
Figura 10.36
- }L...
e,
Z"
":"
...
+
Ve
491
La ganancia de voltaje con carga tene el mismo fonnato que la ganancia sin carga con Rs
reemplazada por la combinacin en paralelo de Rs y Re
gm(R S 11 RL)
(10.48)
1 + gm(RsIIR L )
El nivel de la impedancia de salida est determinado segn el captulo 9:
20 = R
1
11_
gm
(10.49)
Compuerta comu
Aunque la configuracin de compuerta comn de la figura 10.37 sea un tanto diferente a aquellas que se describieron anteriormente respecto a la colocacin tanto de R L como de Rscn " los
circuitos de entrada y de salida permanecen aislados y
(10.50)
(10.51)
e,
...
Figura 10.37
10.10
TABLA RESUMEN
Ahora que ya se han examinado con cierto detalle los amplificadores a BJT y FET con carga
y sin carga (captulos 8 y 9), en la tabla 10,1 se proporciona una revisin de las ecuaciones que
se desarrollaron. Aunque todas las ecuaciones son para la situacin con carga, con la eliminacin de R L se obtenen las ecuaciones para la situacin sin carga. Lo mismo sucede para el
efecto de R, (para los BJT) y de R" (para los JFET) sobre 2 0 , En cada caso la relacin de la
fase entre los voltajes de entrada y de salida tambin se ofrecen para establecer una rpida
492
referencia. Un repaso de las ecuaciones revelar que el aislamiento provisto por el JFET entre
la compuerta y el canal por medio de la capa de Sial ocasiona una serie de ecuaciones menos
complejas que aquellas que se encontraron para las configuraciones BJT. El vnculo proporcionado mediante lb entre los circuitos de entrada y de salida del transistor amplificador BJT
aade un toque de complejidad a algunas de las ecuaciones.
.. Vf\
--
1-."
..
Z,
u Vi 1\.
v
"
"
Incluyendo r,,:
'-
f\
--
1-.,
Zi
....-
+1
V, 1\
v
-1 -v, '"
1-."
R2
RE
Re
-h
h,: (RLIIRcl
R,!lR,llh"
Re
R,IIR,II/3r,
R("lir"
Incluyendo r,,:
-(RdIRellro)
r,
,
-- '
"v
-Zo
RE'
RdIR,
VEE
R.IIR,IIR,
~I
R,IIR,II/3(r, + R)
~I
R,IIR,II(h" + h,R)
Rell( R;
R,IIR,IIJl(r, + R)
Rell(
Rell(
,~
v,
Incluyendo ro:
-Re
VCC
R;
+ r,)
+ h" )
h,
RL
RE
z,
R,IIR,llllr,
~I
NV '\,
s
Rellr"
-(RdiRcl
r,
Zi
RL
. -
Re
R,
Vo
RBlIllr,
Zo
V ee
"
~le
R,
(RdIRellro)
r,
-1 --
R~
-h
-f'-(RdIRcl
Vo
Re
Re
"
R,
v, '"
RBllh ..
--
Re
RL
Vee
Rs
R.IIllr,
Zo
-+
-(RdlRcl
r,
Re
R.
V, ' "
Zo
-'
--
+ ,1
Zi
V,
A = Vo/V;
1"
v ee
R,
Z,. Z,)
20
f\
RL
-(RdIRcl
r,
Vo
~ ~
h (RLliRe)
+ r,)
Rellr,
Re
Rellh"
Re
Rellr,
Rellr"
"
Incluyendo r,,:
~
-(R,IIRellr.)
"
10.10 Tabla resumen
493
z,
Configuracin
+
\',
'\,
Incluyendo 1',,:
+
Incluyendo ro:
-RLIIR c
RE,
-(RdIRcl
r.
R,
13r,II-1-,
A,I
,
1
R,
h"'TAJ
Incluyendo r,,:
R,
ilr,ll-I-,
A,I
-(RdiRcllrol
r.
-,
'
.
h
. R,..
r.REI'IAJ
+ ,
\, '\,
-
Z,
i
~
494
-(R,iIRcl
RE
~aR
-
R,
'1lA,,!
1-' E.
Configuracin
VDV
+r-
1/, ..
v, ' "
- I
Incluyendo ro:
Z,
vf\
..
-8mlRolIRd
1 + 8mRs
V"
Incluyendo r,,:
RD + Rs
r,
1 +g",Rs + - - -
R,
1
Incluyendo ru:
- gm(RDIIRLllr,)
R,IIR,
8ml RsIIRLl
1 + gm(R,IIRL )
8m rdiR,llRd
Td + RD
Re
""
gmT,{RsIIRL)
g",rrfR
s
1+---
rd
R,"~
~r'-v
v, '"
1\
v. ...
""l.f
-.~
\J
R[J
Rs
z,
b-
",
VDDt Zo
+ Ro
R,
gmlRDliRd
1 + g",R s
v"
Incluyendo r(J:
" gmlRDIIRLl
R,
1+
g",rdRs
T" + RollRL
495
SISTEMAS EN CASCADA
10.11
El mtodo de los sistemas de dos puertos resulta muy til para los sistemas en cascada tales
como los que aparecen en la figura 10.38. donde Arl' AVe' Al':;' y as sucesivamente, s~n las
ganancias de voltaje de cada etapa bajo condiciones de carga. Esto es, AI'I est deterrntnada
con la impedancia de entrada para Al'~' que acta como la carga sobre Al']' Para Al'c' Al'! determinar la potencia de la seal y la impedancia de la fuente en la entrada para A,.; La ganancia
total del sistema determina entonces el producto de las ganancias individuales de la siguiente
manera:
Av~AvA.A
T
\'~
v,
...
(10.53)
-A
"
Vr
Z
-'-'
(10.54)
No importa qu tan perfecto sea el diseo del sistema. la aplicacin de una carga en un
sistema de dos puertos afectar la ganancia de voltaje. Por tanto, no existe la posibilidad de una
situacin donde A VI-. A V2 ,y as sucesivamente, como en la figura 10.38 sean slo los valores sin
carga. Es importante considerar la carga de la etapa siguiente. Los parmetros sin carga se
pueden utilizar para calcular las ganancias con carga de la figura 10.38, pero la ecuacin (10.53)
requiere los valores con carga.
v = v'2
/ 1
~:j
Av ,
2,=2'1
~
Z"i
/ ()2
=v
"
Av,
Av)
L-________
Z"2
2'2
1 Zl~
---f--~------!-----}
v4
-'
+
RL
v"
'-'
I
I
__ ... _l _________ I
r-------
Z,,:::. '
El sistema de dos etapas de la figura 10.39 utiliz una configuracin de transistor emisorseguidor antes de una configuracin de base comn para asegurar que el mximo porcentaje de
la seal aplicada aparezca en las terminales de entrada del amplificador de base comn. En la
figura 10.39 se proporcionan los valores sin carga de cada sistema, con excepcin de 2, y de 20
para el emisor-seguidor, los cuales son valores con carga. Determinar para la configuracin de
la figura 10.39:
a) La ganancia con carga para cada fase.
b) La ganancia total del sistema, A\, y A~..
e) La ganancia total de corriente del sist'ema.
d) La ganancia total del sistema en el caso de que se eliminara la configuracin emisorseguidor.
EJEMPLO 10.9
R,
1 k!l
A"2
"
Emisor-seguidor
z= IOkO
Z,,=12kQ
A ;;::<1
~Sl.
Base comn
vo == V,
11 'z, I
2,=260
2i~
Z,,=5.1kQ
A = 240
"~L
I z,
496
----."
1
8.2 kQ
Y,
+
V
Soluciu
a)
12
= -"-'=
V
"
26Q + l2Q
+ Z()I
0.684
"
RA
V
L \'~L ic.
RL + Ro?
y
b)
';
", =
V;;,
(8.2 kQ)(240)V
==
"
8.2 kQ + 5.1 kQ
= 147.97
V
"
=A "lAr:,
= (0.684)(147.97)
= 101.20
(10 kQ)(101.20)
"
AVT =
"
Z + R,
10 kQ + 1 kQ
"
92
e)
A,;
Z
R
-A -"
r
V
-(101.20
OkQ
-8.2 kQ )
= -123.41
d)
VICR
Z ce Vs
(26 Q)V,
''" V;
V,
R.,
26Q+lkQ
= 0.025 V,
V
= 0.025
eon
"
V,
= 147.97
de arriba
Por tanto, la ganancia total es aproximadamente 25 veces mayor con la configuracin emisorseguidor para acoplar la seal en la entrada del amplificador. Sin embargo, considrese que
la importancia de la impedancia de salida de la primera etapa fue relativamente parecida a la
impedancia de entrada de la segunda etapa, o en caso contrario la seal se hubiera "perdido"
una vez ms debido a la accin de divisor de voltaje.
497
2V
6.8 kO
56kQ
m
GJ
6000
)1
1mV
~ = 90
1O'~F
,,
I~F
[I
,,
VV\;
r.:--t
8.2 kO
10'MO
,,
,,
1.5 kll
~
'>
20 ~F
.. *.
IOk)
..L
'SJT
ill
11
lC.~()
CIRCUIT DESCRIPTlotl
VCC 5 O OC 22V
RB1 5 2 56K
RB2 2 O 8.2K
RE 1 O 1..5K
Re 5 3 6. SR
el 4 2 lOUF
CE 1 o 20UF
vs 6 o AC 1MV o
RS 6 4 600
RR 4 o 1t:12
e2
3 7
lOUF
RL 7 OlOR
Q1 3 2: 1 QMODEL
.MODEL QMODEL NPN{eF~90 IS=5E-lS)
.op
.AC LIN 1 10KH 10KH
.PRINT AC VM(3) VM(7) VM(4)
.OPTIONS NOPAGE
.END
....
......
figura 10.40,
498
BF
NF
90
1
BR
NR
1
1
SM1\LL SIGNA!. BIAS SOLtJTION
NODE
IS
QMODEL
NPN
5.000000E-15
VOLTAGE
1)
2.0235
22.0000
5)
VOLTAGE
NOOE
(
(
2)
6)
2.7019
0.0000
3.69E-02
TEMPF,RATURE =
VOLTAGE
3)
12.9280
27.000 nEG e
NODE
NODE
7)
0.0000
WATTS
VOLTAGE
4)
0.0000
****
****
TEMPERATURE
27.000 DEG
TEMPERATURE
27.000 DEG e
NAME
MODEL
Q1
QMODEL
1B
1. 48E-05
re
1.33E-C3
6.80E-Ol
-!.02E+Ol
2.09E+01
9.0CE+Ol
5.16E-02
1.74E+03
O.OOE+OO
1.00E+12
Q.OOE+OO
O.OOE+OO
Q.OOE+ao
O.OOE+OO
9.00E+O:
8.21E+17
VRE
\iBC
...CE
S-ETI;.DC
G!-',
RX
RO
eSE
eBe
CBX
eJS
BETAAC
?T
****
AC ANALYSIS
FRQ
1.000E+04
\,'M:J)
V}~(7)
1.462E-Ol
V!~(4)
7.007E-04
1.462E-Ol
Figura 10.41
Continuacin.
asegurar una trayectoria de dc a ~ierra para el capacitor (un requisito de PSpice). La instruccin
PRINT incluye una solicitud para la magnitud del voltaje en los nodos 3. 7 Y4 para una seal
de entrada de l m Y.
Se observa en la solucin para la polarizacin que los nodos 4. 6 Y7 tienen una respuesta
de O V debido al aislamiento ofrecido por los capacitores. El nodo 5 es de 22 V tal como debe
ser y VE = 2.0235 V. Ve = 2.7039 V Y Ve = 12.9280 V son similares a la solucin en dc del
captulo 8.
El anlisis en ac indica que V~ y V7 tienen en esencia el mismo nivel porque los capacitores
ofrecen un vnculo directo de impedancia mnima de un nodo al mO en la frecuencia que se
aplic. Su magnitud revela una ganancia de 146.2 comparada con una ganancia sin carga de
350.4. La magnitud de V.. indica que el 309 (0.3 mV) de !a seal que se aplic se perdi a
travs de la resistencia de la fuente de 0.6 kn.
Por mero inters. ahora se calcular la ganancia del voltaje con carga y se har Una comparacin con la solucin de PSpice de 146.2.
r,.
= 18.44 Q
= R 1 1111 R, 1! f3r,
56 kQ
= 1.35 kQ
V,
V,
V,
A,
ZV
, ,
(1.35 kQ)V,
Z, + R ,
!.35 kQ + 0.6 kQ
= 0.69 V,
= 0.69
V,
V,
RLA\,:-"
R L + R"
(lO kQ)(-350A)
=
IOkQ + 6.8kQ
= -208.57
con
'.
V,
V,
V.,
V.,
= (0.69)(-208.57)
- -144
la cual se compara de manera muy favorable con el -146.2 que se obtuvo anteriormente al
utilizar PSpice.
10.12 Anlisis por computadora
499
El amplificador a FET con carga por analizar aparece en la figura 10.42. Se trata de un
sistema tratado en el captulo 9 y modificado para mostrar los efectos de Rse y de RL . La
descripcin del JFET de la figura 10.43 indica que VTO = V,,(,p,g'dO) = V p = --4 V Y la beta
= 6.25 x 10-4 AN2. El aislamiento proporcionado por los
definida mediante IDss/1
capacitares es obvio una vez ms a partir de las soluciones para la polarizacin para VI' V, Y
V,. En realidad. V3 = 67.14 X 10-6 V es casi igual a O V para cualquier propsito prctico.EI
nodo 6 se encuentra a 18 V como se defini en la fuente de y VD = 5.6862 V Y VE = 1.0075 V
igual como lo propone el anlisis de.
Vpr,
m
r
18
~2~k0
m
W
6OO!l
iOt
0
0.1 J!F
3.3 k!l
+
V,
III
I\
10 M(l
1 mV
\800.
t40~F
Figura 10.42 Definicin de los nodos de un JFET amplificador que tiene una resistencia de la fuente
de Rse y una resistencia de la carga de RL.
3FET ac
voo
~plifier
of Fiq. 10.42
clRCUIT DESCR1PTION
6 O OC 18V
Jl 4 3 5 JYET
RG 3 O lOKI!G
RO 6 4 2.2](
RS 5 O 180
el 2 3
es 5 O
CO 4 7
.HODEL
VSIG 1
O.ltrF
40Ut
lOUF
B~A=6_25E-4
AC lMV
RSIC 1 2 600
RL 7 o 3.31<
.OP
.nI"
Figura 10.43 Anlisis mediante PSpice del JFET amplificador de la figura 10.42.
500
*.**
VTO
...
-4
BETA
625.000QQOE-06
VOLTAGE
NODE
(
(
1)
5)
NODE
TEMPERATURE ""
VOLTAGE
0.0000
2)
1.0075
6)
NODE
0.0000
1.8,0000
(
(
3)
1)
VOLTAGE
57.14E-06
0.0000
27.000 OEG
NODE
(
4)
VOLTAGE
5.6862
C:JRRENT
VOD
VSIG
-5.597E-a3
O.OOaE+aa
WAT'l'S
1. OlE-al
TEMPERATURE
27.000 DEG
TEMPEAATURE ""
27.000 DEG
JfETS
NAME
MODEL
J1
JFET
ID
5.60E-OJ
VGS
VOS
-l.OlE+OO
4.68E+oa
GK
3.74E-03
GOS
CGS
O.OOE+OO
O.OOE+OO
O.OOE+OO
eGO
****
AC ANALYSIS
FREQ
l.OOOE+04
V(l)
V(J)
1.00DE-03
V(4)
9.999E-04
V(')
4.937E-OJ
1.48BE-06
V(7)
4.937E-03
gmo =
2IDSS
gm(en - 1 V) = g
2(10 mAl
~1mO
= 5mS
-4V
Vp
V - = 5 m~S l-1
- -V)
V
-4V
esJ
p
= 3.75 mS
pala comparar con el 3.74 mS en la descripcin del JFET de la salida en PSpice.
A, = -gm(RD 11 R L )
= -(3.75 mS)(2.2 kQ
113.3 kQ)
-4.95
que debe ser compalada con e1-4.937 arriba.
10.12 Anlisis por computadora
501
PROBLEMAS
Ir; V
3.3 "i"l
~ 6ROHl
1.8~F
I-----ll---~..-~:J V"
v, o---III---~---f
1,
= 100
Z,
Z,
Figura 10.44
Problemas 1.2 Y 3.
* 2. a) Dibuje las rectas de carga de ac y de para la red que est en la figura 10.44 sobre las caracters+
ticas de la figura 10.45.
b) Calcule el valor de pico a pico de J, y de V". a partir de la grfica en caso de que Vi tenga un
valor pico de 10 mV Determine la ganancia de \'oltaj~ A, = V,/V y compare con la solucir.
que se obtuvo en el problema l.
le (mA)
....;.
F '"
. i
Jf
c::::.
ccT: .,.
-. .
.. ~
. ,.'
,.,; .
~,~-:"
..~
.l_!
.. ,
" .. , 1-:
't
10
15
20
25
502
b)
Determine la ganancia de voltaje A" para la red de la figura 10.44 para RL = 4.7 k.o., 2.2 k.o. Y
0.5 kQ, Cul es el efecto de disminuir los niveles de R L en la gar.ancia de voltaje?
Cmo cambiarn Z;. Z" y A,_ "I~on la disminucin de los valores de R L ?
3. a)
>;<
f'
I ~F
ill
~ -
I(
~!-----C~'-+----1
0.6 Hl
.uF
---+
o ~,
fi=180
Z"
z,
>;<
Figura 10.46
Problema 4.
4.3 k!l
} 560 kn
1,
IO~F
V,
IO~F
~~~'----1
+
v'\,
.,.,.i
'-----11-(--T'-r+---<o Vo
fi = 80
RLf2.7kn
lW
---+
Z,
I
~
-=F
Figura 10.47
Problemas 5, 17y21 .
Problemas
503
2.2kO
68 k!l
6.8~F
1"
v"
1,
V, o
fJ
= 100
6.8~
Z"
Z,
16 k!l
0.75 In
* 7.
5.6 In
lO~F
Figura 10.48
RL
...
Problemas 6, 7 Y 8.
Dibuje las rectas de carga de de y ac para la red de la figura 10.48 sobre las caractersticas de
la figura 10.45.
b) Calcule el valor de pico a pico de le y de Va a partir de la grfica en caso de que Vi tenga un
valor pico de 10 m V. Determine la ganancia de voltaje A" = Vo IVI y compare con la solucin
que se obtuvo en el problema 6.
a)
Determine la ganancia de voltaje Av para la red de la figura 10.48 cuando R L == 4.7 kn, 2.2 kQ Y
0.5 ka. Cul es el efecto de disminuir los niveles de RL sobre la ganancia de voltaje?
b) Cmo cambiarn Z.,, Zo y A.'7'L con la disminucin de los valores de RL '
8. a)
3kil
680 k!l
-Z,
Figura 10.49
504
I~
P = llO
Zo
RL
4.7 kQ
O.82kQ
Problema 9.
* 10.
6.8 kl
\ ~ sL
j3 ::; 120
--
I'\
12kQ
z,
f:'1;
V,
'*"
* 11.
10.8 Redes CB
r::
:,
-22 V
i
~
1
~ 4.7 kU
2.2 kl
4.7."F
(1,,1
4.7F
~ z,':I--<>-' -~I~-~O-----l~:.
-4-1
.....
Figura 10.51
"l,~.
Jo
Problemas 11 y 19.
Problemas
505
-----~---
* 12.
10.9
Redes FET
2.7kQ
10~F
--
-Z.
lMQ
z,
0.5 1 k!l
4.7 kQ
RL
I20~F
...
...
...
12V
8.2 JlF V.
R,O'\
~!---o'-'~-+I
+
v,
'V
0.5 kQ
--
2MQ
506
fF
3.3 ill ~
Z;
...
V.
8.2~F
...
2.2 ka
...
* 14.
IX V
3.3 k.O:
R .
5.6MF
V"
~I-I-O-'-+ ' 1 ka
v,
z:-
1.2k!2
+
Figura 10.54
Problema 14.
'" 15. Para el sistema en cascada de la figura 10.55 con dos estados idnticos. calcule:
a) La ganancia del voltaje eOrl carga en cada fase.
b) La ganancia total del sistema. Al' y A" "
e) La ganancia de corriente con carga en cada fase.
d) La ganancia toral de corriente del sistema.
e) Cmo se afecta Z debido ;:J segundo estado y Re
f) Cmo se afecta Z(J debido al segundo estado y R.,
g) La relacin de la fase entre V" y Vi'
Figura 10.55
Ampliticador de
emisor comn
Z,= I kQ
Z()=3.3kQ
Amplificador de
emisor comn
Z= I kQ
'"
"" -420
2.7 ka
Z,,=3.3kQ
",1 = --420
Problema 15.
Problemas
507
* 16.
+
V,
~~F
'\
1-_-1+'
IO~F
V
Emisor-seguidor
Z:50kQ
Z,
Amplificadorde
emisor comn
20=200:
Zi=I.2kQ
A \'~L == 1
Z,,=4.6kQ
"q
2.2kQ
Z"
:-640
Escriba el archivo de entrada para PSpice para la red de la figura 10.47 y solicite el nivel de Vv
para V" = 1 mY. Suponga una frecuencia de I kHz para los elementos capacitivos.
b) Desarrolle el anlisis y compare con el nivel de A\., para el problema 5.
18. Repita el problema 17 para la red de la figura 10.50 y compare los resultados con aquellos del
problema 10.
19. Repita el problema 17 para la red de la figura 10.51 y compare los resultados con aquellos del
problema 11.
20. Repita el problema 17 para la red de la figura 10.52 y compare los resultados con aquellos del
problema 12.
21. Repita el problema 17 utilizando BASIC.
22. Repita el problema 18 utilizando BASIC.
23. Repita el problema 20 utilizando BASIC.
508
Respuesta
en frecuencia
de transistores BJT
CAPTULO
yJFET
f
11.1
INTRODUCCIN
Hasta ahora, el anlisis se ha limitado a una frecuencia particular. Para el amplificador es una
frecuencia que nonnalmente pennite ignorar los efectos de los elementos capacitivos. reduciendo
as el anlisis sobre aquel que incluye nicamente elementos resistivos y fuentes de las variedades
independientes y controladas. Ahora, investigaremos los efectos que causan sobre la frecuencia
los elementos capacitivos ms grandes del circuito en el extremo de las frecuencias bajas. y los
elementos capacitivos pequeos del dispositivo activo en las frecuencias altas. Debido a que
este anlisis se extender a travs de un amplio rango de frecuencias, se usar la escala
logaritmica, as como sus definiciones. Debido a que la industria emplea. por lo general, una
escala de decibeles en sus grficas de frecuencia, se presenta el concepto de decibeles ms
detallado. Las similitudes entre los anlisis de respuesta a la frecuencia de los BJT y los FET
penniten que se les trate en el mismo captulo.
11.2 LOGARITMOS
No es posible escapar a la necesidad de sentirse cmodo con la funcin logartmica. El graficado
de una variable entre lmites amplios, la comparacin de niveles sin enormes cifras y la
identificacin de niveles de particular importancia en el diseo, revisin y procedimientos de
anlisis, son caracteristicas positivas del uso de la funcin logartmica.
Como primer paso para aclarar la relacin entre las variables de una funcin logartmica.
considere las siguientes ecuaciones matemticas:
= bx,
= 10gb a
(ll.l )
a
pero
= bx = (10)2 = 100
En otras palabras, si se pidiera encontrar la potencia de un nmero que diera como resultado un
nivel particular, como el que se muestra a continuacin:
10,000 = 10"
509
= logiO
10.000
=4
Logaritmo comn:
Logaritmo natural:
x=logoQ
( 11.2)
(11.3 )
v=
10(1
0('
En las actuales calculadoras cientficas, el logaritmo comn est indicado, por lo generaL por
la tecla Ilog y el logaritmo natural por la tecla
EJEMPLO 11.1
[!!l.
Solucin
a)
b) 3
e)
-2
d) -1
Los resultados del ejemplo 11.1 revelan con ms claridad cmo el logaritmo de un nmero
elevado a una potencia es simplemente la potencia del nmero. si es que el nmero es igual a
la base del logaritmo. En el siguiente ejemplo. la base y la variable x no estn relacionadas por
una potencia entera de la base.
EJEMPLO 11.2
b) 4.159
e) 3.204
d) 3.903
Obsrvese que en los incisos a y b del ejemplo 11.2 los logaritmos logiO a y loge a estn
relacionados como lo define la ecuacin (11.4). Adems, ntese que el logaritmo de un nmero
no se incrementa en la misma forma lineal que el nmero. Esto es. 8000 es 125 veces ms
grande que 64. pero el logaritmo de 8000 es slo 2.16 veces ms grande que la magnitud del
logaritmo de 64. revelando con esto una relacin extremadamente no lineal. La tabla 11.1
muestra con mayor claridad cmo se incrementa el logaritmo de un nmero slo como el
510
Captulo 11
=O
logw10
loglo 100
=1
=2
=3
=4
=5
=6
=7
=8
log][) 1.000
log lO
loglo
logl(l
logj()
loglo
10.000
100,000
LOOO.OOO
10.000.000
100.000.000
Y as suce!>ivamente
EJEMPLO 11.3
Solucin
a)
= 10 16
Teclas de calculadora:
ya = 39.81
b)
a::: eO. 04
III el I]J
12ndFI 110x
Teclas de calculadora:
ya = 1.0408
Debido a que el resto del anlisis de este captulo emplea el logaritmo comn, revisemos
ahora unas cuantas propiedades de los logaritmos empleando solamente el logaritmo comn.
Por lo general, las mismas relaciones son ciertas para los logaritmos de cualquier base.
loglO 1 = O
(11.5)
(11.6)
revelando que para cualquier b mayor de 1 el logaritmo de un nmero menor que 1 siempre es
negativo.
(11.8)
En cada caso, las ecuaciones que empleen logaritmos naturales tendrn el mismo fonnato.
11.2 Logaritmos
511
f
Usando una calculadora determine el logaritmo de los siguientes nmeros:
al log,o 0.5.
4000
bl loglO--'
250
e) loglO (0.6 x 30).
EJEMPLO 11.4
Solucin
al
b)
e)
--0.3
log!04000 -log,o 250 ~ 3.602 - 2.398 ~ 1.204
4000
Verificacin: log,o-- ~ logIO 16 ~ 1.204
250
loglO 0.6 + loglO 30 ~ -0.2218 + 1.477 ~ 1.255
Verificacin: log,o (0.6 x 30) ~ log,o 18 ~ 1.255
II
mE =I1lIII:
11
\:lllII:
l:l:IlI=
=48%
loglO 3 == 0.4771
log,0 4=0.6021 (,,60%)
8 9 1
\\
I ~
Figura 11.1
512
I;~
/
=30%
10g,o 2 ~ 0.3010
Capitulo 11
\ \
\ogI0 9 =0.9543
logo8=O.9031
10g 10 7 = 0.8451
loglO 6 == 0.7781
10g 1O 5 ~ 0.6999
8 9 1
cualquier de los dos dgitos aparece la misma compresin de lneas confonne se avanza de
izquierda a derecha. Es importante observar el valor numrico resultante y el espaciado. ya que
las grficas tendrn, por lo general. solamente las marcas indicadas en la figura 11.2 debido
a la faIta de espacio. Debe notar que las barras ms largas de esta figura tienen los valores
numricos 0.3. 3 Y 30 asociados a ellas, las siguientes barras ms cortas tienen valores de 0.5.
S Y SO Y las barras ms cortas 0.7. 7 Y 70.
(3)
(5) (7)
(30)
(50)(70)
,.---A--,
I
0.1
0.7
I
10
i
lOO
log
~
Cl'ii tres cuanos (0..5)
Figura 11.2 Identificacin de los valores numricos de las marcas en una escala logartmica.
Fjese cmo la graficacin de una funcin en una escala logartmica puede cambiar la apariencia general de la forma de onda, comparada con una graficacin en una escala lineal. La
grfica de una lnea recta en una escala lineal puede producir una curva en una escala logartmica,
y una grfica no lineal en una escala lineal puede tomar la apariencia de una lnea recta en una
grfica logartmica. El punto importante es que los resultados extrados a cada nivel deben
star correctamente etiquetados. desarrollando una familiaridad con el espaciado de las figuras 11.1
y 11.2. Esto es muy cierto para algunas de las grficas lag-lag que aparecen ms adelante en el libro.
11.3
DECIBELES
El concepto de decibel (dB) y los clculos asociados sern cada vez ms importantes en las
secciones restantes de este captulo. El fondo que rodea al trmino decibeZ tiene su origen en el
hecho establecido de que la potencia y los niveles de sonido estn relacionados con la base
logartmica. Esto es, un incremento en el nivel de potencia, digamos de 4 a 16 W, no resulta un
incremento del nivel de audio por un factor de 16/4 = 4. Se incrementar por un factor de 2, que
se deriva de la potencia de 4 de la siguiente manera: (4)2 = 16. Para un cambio de 4 a 64 W, el
nivel de audio se incrementar por un factor de 3, debido a que (4)3 = 64. En forma logaritmica,
la relacin puede escribirse como log4 64 = 3.
Para efectos de estandarizacin. se defini al beZ (B) mediante la siguiente ecuacin que
relaciona los niveles de potencia PI y P2:
bel
(11.9)
11.3 Decibeles
513
dB
dBm
(11,11)
Existe una segunda ecuacin para los decibeles que se aplica frecuentement~. Puede
describirse mejor mediante el sistema de la fIgura 11.3. Siendo Vi igual a algn valor V, P I ~
V? IR, donde R es la resistencia de entrada del sistema de la figura 11.3. Si Vi debiera aumentarse (o disminuirse) a algn otro nivel, V2 , entonces P'1 = ViIR. Si sustituimos en la ecuacin
(1 1,10) para detenninar la diferencia resultante en decibeles entre los niveles de potencia,
dB
(11,12)
R,
514
Captulo 11
TABLA 11.2
20 laglO
(dB)
(11.14)
(11.15)
Se elabor la tabla 1l.2 como un esfuerzo para desarrollar alguna asociacin entre los
niveles dB y 1;:.s ganancias de voltaje. Obsrvese primero que una ganancia de 2 resulta
un nivel dB de + 6 dB. Y una cada de resulta un nivel de -6 dB. Un cambio en Vo/V de 1 a
10. lOa 100 o 100 a 1000 da como resultado el mismo cambio de 20 dB en el ni vel. Cuando V"
:::: VI' V(J/V :::: 1 y el nivel de dB es O. En una ganancia muy alta de 1000. el nivel de dB es 60 y.
I
en cambio. en una ganancia mucho ms alta de 10,000 el nivel de dB es de 80 dB. significa que
el incremento es de solamente 20 dB como resultado de la relacin logartmica. La tabla 11.2
revela que las ganancias de voltaje de 50 dB o mayores deben reconocerse inmediatamente
como demasiado altas.
Ganancia en
voltaje
V/V,
0.5
0.707
Nivel de dB
-6
-3
O
6
10
40
32
20
100
40
1.000
10.000
etc.
60
80
EJEMPLO 11.5
Solucin
Por la ecuacin (11.10),
P2
P2
PI
= 10 10 = 10,000,000,000
Este ejemplo muestra muy bien el rango de valores que deben esperarse de los dispositivos prcticos. Es cierto que, un clculo futuro que d un resultado en decibeles cercano a 100.
debe ser por tanto cuestionado de inmediato.
EJEMPLO 11.6
Solucin
a)
b)
G dB
G,
Po
lO loglo P,
-10(1.301)
= -13.01 dB
Vo
= 2010"10 b
Vi
500 W
lO 10glO - - -
lO kW
1
lO logl~ = -10 loglo 20
20
VPR
lOO
1000 V
10
= -20 dB
e)
v2
R =-'
I
Pi
(1 kV)'
""1""O""k-:-'W""
10 6
515
f
EJEMPLO 11.7
40W
40W
40W
Por la ecuacin (11.10): 25 = 10 loglO - - ::} P; =1
=
3.16
x 102
P;
antlog (2.5)
b)
40W
316
== 126.5 mW
Vo
Gv = 20 log,o -
Vo
::} 40 = 20 loglO VI
V
Vo
= antilog 2 = 100
V;
Vo =
V; = 100 =
20 V
20 V
circuito simple o de varias etapas. Hasta ahora, el anlisis se hizo para el espectro de frecuencias
medias. A bajas frecuencias encontraremos que los capacitores de acoplamiento y de desvo ya
516
Captulo 11
t lA u
A\.-.,
0,707A l'm,
"
Baja
frecuencia
I-IV"I,
V
e,
(Ce
Ancho de banda, - - - - - - - - + ; I
I
o CE)
.,
lO
Frecuencia media
J,
lOO
1000
10,000
100,000
I Alta frecue.!!.:,j~
r-
Ancho de
banda--------~
-CTranSfOrmador)
Frecu~ncia media
J,
JO
\./
\
i ~cuenCia
lOO
..
100,000
(escala logartmica)
Cb)
I 01
lA I --1
-1,VI,
1)
'e==================::::::",. . __
,
10Cf,)
Alta fre~ncia
10,000
1000
IV:
'",cd
f(escala logaritmica)
.....
i Baja
0707A,<""
10 MHz
====~2::============::::==:~~':-~Transformador
0707A ." ,
1 MHz
Ca)
tIIAul;II;,'I~ _ _ _ __
\0""
'RbUlbO)
'v'
---\~t--:;_............_------------;;;;;;;:......
~-,~-
"
lOO
1000
(Las capacitancias
parsitas de la red y los
dispositivos activos y la
dependencia en frecuencia
~/ ~r:~~~~nanCia del
, 1 , ~or,FETObUlbO)
h
10,000
100,000
1 MHz
f(escala logartmica)
Ce)
Figura 11.4 Ganancia en funcin de la frecuencia para a) amplificadores con acoplamiento Re; b)
amplificadores acoplados por transformador; c) amplificadores acoplados directamente.
Como lo seala la figura, es una respuesta plana hasta la alta frecuencia de corte, por las cuales
se determinan las capacitancias parsitas del circuito o la dependencia en frecuencia de la
ganancia del dispositivo activo.
La magnitud de la ganancia es igualo muy cercana al valor de banda media. Para poner las
fronteras de frecuencia a una ganancia relativamente alta, se escogi que O.707A,lmed fuera la
ganancia a los niveles de corte. Las frecuencias JI y f 2 correspondientes son denominadas
generalmente como las frecuencias de esquina, corte, banda, o de media potencia. Se escogi
el multiplicador 0,707 debido a que en este nivel la potencia de salida es la mitad de la potencia
de salida en la banda media, esto es, a las frecuencias medias,
517
f
?
H/'F
= O.S?
(11.16)
()med
1 Y ~.
esto es.
-JI
(11.17)
20log lo
A,
(11.18)
A \'med
0.707 f------,t-'-------------------"'~
10
JI
1000
100
Figura 11.5
lo.(m
100,000
J~
MHI.
A las frecuencias de banda media, 20 loglO 1 = O Y a las frecuencias de corte. 20 lag 10 1rJ2
= -3 dB. Ambos valores estn indicados con claridad en la grfica de decibeles resultante en la
figura 11.6. Entre ms pequea es la relacin de la fraccin. ms negativo ser el nivel de decibeles.
10
lOO
1000
IO.()()()
100.000
lo
I MHz
10 MHz
f(escala logartmica)
OdBf-----~~~----~------~--------~~T_--~-------L----
-3 dB
-6dB
-9dB
-12dB
Para la mayor parte de la exposicin que viene a continuacin, se realizar una grfica de
decibeles para las regiones de frecuencias baja y alta. Recuerde la figura 11.6 para pennitir una
visualizacin de la respuesta del sistema total.
Debe comprenderse que la mayora de los amplificadores introducen un desplazamiento
de fase de 180 0 entre las seales de entrada y salida. Ahora, este hecho debe ampliarse para
indicar que slo ocurre en la regin de la banda media. A bajas frecuencias, hay un
desplazamiento de fase tal que Vo se retrasa de Vi por un ngulo cada vez mayor. A altas
frecuencias el desplazamiento de fase caer a menos de 1800 . La figura 11.7 es una grfica de
fase estndar para un amplificador con acoplamiento RC
518
Captulo 11
<):
(fase de V n a V)
1
I
.'6() ~
2iO
--.....-
I:-::()<--~
__+I_____________~
(JO
[)
f, 1(lO
i ()
IO.oon
100n
I D.(lOO
f:
I \1Hl
10 :'I.lHz
(c~c~tla
logartmica
Xc
= --=Ofl
27rfC
X =--=
=oofl
C
27rfC
27r(O)C
y la aproximacin de circuito abierto puede aplicarse como se ve en la figura 11.1 O con el
resultado de Vu ; O V.
Entre los dos extremos, la relacin Av = Va Ni variar como lo indica la figura 11.11.
Conforme aumenta la frecuencia, disminuye la reactancia capacitiva, y aumenta el voltaje de
entrada. porque aparece entre las tenninales de salida.
r"=
;--11---""---<+'
e
v,
,
R
frecuencia de corte.
<>--<>----<>--.,-----0
v,
<>--------+----0
Figura 11.9 Circuito R-C de
la figura 11.8 a frecuencias
muy altas.
o----<>
o,...-~---<>
v,
v,/v,
on; ~----------I
o~~--------+------------------------c
~
f
Figura 11.11
519
R + Xc
RV
VR2 + X~
= -----;"~R~V=='"
VR2 + R2
RV
RV,
IA"I
(11.19)
Xc = 27rf,C
f =--
( 11.20)
27rRC
En trminos de logaritmos,
Gv = 20 IOglO Av
mientras Av == V/Vi
= 20 IOglO
1
v2
= -3
dB
= 20 IOglO 1 = 20(0) = O dB
En la figura 11.6 podemos reconocer que hay una cada de 3 dB en la ganancia desde el
nivel de banda media cuando! = 11, En un momento encontraremos que un circuito Re determinar la frecuencia de corte a baja frecuencia para un transistor BJT, y JI se determinar por
la ecuacin (11.20).
Si la ecuacin de ganancia es escrita como
A
v
Vo
Vi
1 - j(XciR)
1 - j(liwCR)
1 - j(li2-rrfCRl
(11.21)
A = _V_o =
v
Vi
VI +
I
tan - \Jif)
(Nj)' .
~~~
520
Capitulo 11
(11.22)
lA , I =
I
= ;; = 0.707 ..... -3 dB
v 2
(lf
VI +
+I(Nf)2
= 20 lOglO VI
= -20 log,o I
= -m(20) lOglO[ 1 + (]
JI
(]rJ
= -lO loglO[1
(f )2]'12
+ ;
-10 log,o (
A,(dB) =
ff, )2
y finalmente,
A"(dB'
= -20 log lO
f,
(11.23)
f
' - _ _ _ _ _ _ _ _ _.....Jf
JI
f,
f
=1
y -20 loglO I = O dB
f,
f
= 2
f,
f
f= -tGf,: f,
f
= 4
A f=f,:
lOy
Una grfica de estos puntos se muestra en la figura 11.12, desde 0.1 f, af,. Ntese que esto
resulta una lnea recta cuando se grafica en una escala logartmica. En la misma figura tambin
Figura 11.12 Grfica de Bode
1A"",
(escala lineal)
/-2010g ,o 1 =OdB
1,
O
10
1,/4
1,
//2
I
-3
-6
-9
______ L ____ .L _
I
"
,
\
-12
\ -20 log"
21,
... __ ...
_ ,.-- \
--
3/,
51,
10/,
f(escala logaritmica)
","
NI
521
se traza una lnea recta para la condicin de OdB paraf P JI' Como se dijo antes. los segmentos
de linea recta (asntotas) son solamente exactos para O dB cuandof Y JI y la lnea con pendiente cuando /1 ~ f Sin embargo. sabemos que cuando f = JI' hay una cada de 3 dB desde el ni vel
de banda media. Empleando esta infonnacin junto con los segmentos rectos. permite una
grfica 10 suficientemente exacta de la respuesta de frecuencia. como se indica en la misma
figura. La grfica de segmentos lineales formada por las asntotas y puntos de corte asociados
se le llama grfica de Bode de la magnitud en funcin de la frecuencia.
Los clculos anteriores y la curva misma muestran que:
J/2 aJI
Como se indica por el cambio en ganancia def/2 aft.
EJEMPLO 11.8
0--11----.---<>
+
v,
O.lI'F
Solucin
1
JI
a)
= 27rRC
(6.28)(5
X 103
1
0)(0.1
10- 6 F)
'" 318.5 Hz
figura 11.13 Ejemplo 11.8.
A.(dB)
31.8? Hz)
1,
(3185 Hz)
2/,
3/,
51,
10/,
0r-------~--7r--~~P-~--,_------10
//2
1,
-3
-6
-9
-12
-15
-18
-21
522
Captulo 11
pero
A,
Por ejemplo. si
A'(dBJ
(11.24)
= -3 dB.
Av = VD =
V,
10(-3120)
10(-0.15)
~ 0.707
como se espera
La cantidad 10-0 15 se determina usando la funcin lO~ que se encuentra en la mayora de las
computadoras cientficas.
A partir de la figura 11.14. A,(dBI -1 dB enf = 2fl = 637 Hz. La ganancia en este punto es
VD
A =-=
v
Vi
(A",,) =
10.20
10(-1/20)
10(-0.05)
= 0.891
VD = 0.891 V,
e=
tan-I
fl
f
(11.25)
<{
JI'
Paraf = f l
Paraf ~ fJ'
11.5
523
En la figura 11.15 se proporciona una grfIca de = tan- 1 U/J). Si aadimos el desplazamiento de fase de 180' introducido por un amplificador. se obtendr la grfica de fase de la
figura 11,7. La respuesta en magnitud y fase de cada combinacin R-C se ha establecido. En
la seccin 11.6 se volver a graficar la frecuencia de cada capacitor importante para la regin
de baja frecuencia en una combinacin R-C y, se detenninarn las frecuencias de corte para
cada uno a fin de establecer la respuesta a baja frecuencia del amplificador BJT.
90'"
45"
v,,, v,
~ -- -'"
d,
.....- - - -
----~~~-~'c-1",,_
1
0.1/,
'1'
0.2/,
0.3!, 0.5/,
'_
--
1,
2/,
3/,
t--J...
5/,
lO!,
11.6
Figura 1 I.16 Amplificador BJT cargado con capacitores que afectan la respuesta a baja frecuencia.
es
Debido a que C, est conectado casi siempre entre la fuente aplicada y el dispositivo activo, la
forma general de la configuracin R-C se establece por el circuito de la figura 11.17.
La resistencia total es ahora Rs + R Yla frecuencia de corte, como se dijo en la seccin 11.5 es
524
Captulo 11
fL
( 11.26)
;-----
2;r:(R, + Ri)C,
A f L , el voltaje Vi ser el 70.7% del valor detenninado por la ecuacin (11.27). suponiendo que el' es el nico elemento capacitivo que controla la respuesta a baja frecuencia.
Para el circuito de la figura 11.16. cuando analizamos los efectos de
debemos suponer
que eE y Ce estn realizando su funcin de diseo o el anlisis ser muy difcil de controlar; es
decir, que la magnitud de las reactancias de eE y Ce pennite emplear un equivalente de corto
Rr
J
,
+
v. '\,
.......... v,
Sistema
R,
Figura 11.17
Determinacin del
efecto de es en la respuesta en
baja frecue~cia.
es
circuito al comparar con su magnitud con la de las otras impedancias en serie. Usando esta
hiptesis, el circuito equivalente de ac para la seccin de entrada de la figura 11.16 aparecer
como se muestra en la figura 11.18.
+
h,~ = f3r,.
...
Figura 11.18
l R"
Sistema
(1129)
Thvenin
Ya que el capacitor de acoplamiento est conectado con frecuencia entre la salida del dispositivo
activo y la carga aplicada, la configuracin R~C que detennina la frecuencia de corte debida a Ce
aparece en la figura 11.19. A partir de la figura 11.19 la resistencia en serie total es ahora
Ro + RL' Y la frecuencia de corte debida a Ce se detennina por
(11.30)
Si se ignora los efectos de C, y CE' el voltaje de salida Vo ser el 70.7% de su valor de banda
media afLc0 Para el circuito de la figura 11.16, el circuito equivalente de ac para la seccin de
salida con V;; O V aparece en la figura 11.20. El valor resultante para Ro en la ecuacin (11.30)
es simplemente
(11.31)
baja frecuencia.
'" v,
...
'1
Re.........
...
RL
V"
R"
525
r------,
.~-l~l
CE
Para determinar f L debe obtenerse el circuito "visto" por eL' como se muestra en la figura
\\.2\. Una vu qul se estable<:e el nivel de Re' la frecuencia de corte debida a CE puede determinarse con la siguiente ecuacin:
(11.32)
Figura 11.21
Determinacin del
eiecto de CE en la respuesta en
baja frecuencia.
donde R: = R, 11 R, 11 R,.
El efecto de e E sobre la ganancia se describe mejor en una forma cuantitativa, recordando
que la ganancia para la configuracin de la figura 11.23 se da por
...
f----cl'"
V,o------1
EJEMPLO 11.9
La ganancia mxima est disponible obviamente cuando R/.. es cero obms. A bajas frecuencias.
con el capacitar de desvo CE en su estado equivalente a "circuito abierto", RE aparece en la
ecuacin de ganancia anterior y resulta la ganancia mnima. Conforme la frecuencia aumenta,
la reactancia del capacitor e E disminuye, reduciendo la impedancia en paralelo de Rf. y C t
hasta que el resistor RE es efectivamente 'puesto en corto" por Ce El resultado es mximo o la
ganancia de banda media determinado por Al" = -Relre , EnIL ,la ganancia ser 3 dB menor que
el valor de banda media determinado con RE "en corto'.
r.
Antes de continuar, no olvide que C.I ., Ce y E afectarn slo la respuesta a baja frecuencIa. Al nivel de las frecuencias de la banda media pueden insertarse los equivalentes de corto
circuito para los capacitares. Aunque cada uno afectar la ganancia Al' = VjV en un rango de
frecuencia similar, el mayor punto de corte a baja frecuencia determinado por el' Ceo CE
tendr el mayor impacto, ya que ser el ltimo localizado antes del nivel de banda media. Si las
frecuencias estn relativamente distantes. la frecuencia de corte ms alta determinar en esencia la frecuencia de corte baja para el sistema completo. Si hay dos o ms frecuencias de corte
altas", el efecto elevar la frecuencia de corte baja y reducir el ancho de banda resultante del
sistema. En otras palabras, hay una interaccin entre los elementos capacitivos que puede
afectar la frecuencia baja de corte resultante. Sin embargo, si las frecuencias de corte establecidas por cada capacitor estn lo suficientemente separadas. puede ignorarse el efecto de uno
sobre el otro con un alto grado de precisin. un hecho que se demostrar en el siguiente ejemplo.
a)
Determine la frecuencia de corte inferior para el circuito de la figura 11.16, usando los
siguientes parmetros:
C,: = 20!lF.
R.=
. 1 kQ,
R, =40kQ,
R, = 10 ka,
RE =2kQ.
Re = 4 kQ,
RL ~ 2.2 k
f3=
b)
526
\00,
T()=oo
n,
Vee =20V
Captulo 11
Solucin
a)
IOR 2 = 100 kO
El resultado es:
10 kO(20 V) = 200 V = 4 V
10 kO + 40 kO
50
con
1E
_ VE _ 4 V - 0.7 V _ 3.3 V _
-
RE
por tanto.
2 kO
,=
26 mV
1.65 mA
-- -
2 kO
1.65 mA
15.76 fl
Zi = Ri =
RIIR211f3r,
= 40 k01l1O kOII1.576 kO
"" 1.32 kO
y de la figura
11.24.
---,-,R",Y-,:':Vi = --=
R, +R,
Vi =
R,
=
1.32 kO
= 0.569
V,
R, + R,
1.32 kO + 1 kO
por tanto.
A, =
s
V
Vs
V V
Vi Vs
-E. = -E._' =
(-90)(0.569)
= -51.21
+
R,
v,
Figura 11.24 Determinacin del
efecto de R s sobre la ganancia A,.,.
c:,
Ri = RIIR211f3r, = 40 k01l1O kOII1.576 kO "" 1.32 kO
1
iL,
= 21T(R,
+ Ri)e,
= (6.28)(1 kO
+ 1.32 kO)(10
LF)
527
Para verificar el resultado que se calcul, el circuito se analizar usando PSpice y los nodos
definidos en la figura 11.25. El archivo de entrada de la figura 11.26 revela que la respuesta se
debe slo a C,. con Ce y CE puestos a niveles muy altos de I Farad para asegurarse que puedan
aproximarse mediante equivalentes de corto circuito. El nivel de V.I _ fue puesto a 1 m V para
proporcionar un nivel para Vo que sea comparado con facilidad con la ganancia del sistema.
La respuesta de PROBE de la figura 11.27 revela que la frecuencia de corte determinada
por C, es muy cercana a 7 Hz. El nivel de corte se determin en (0.707)(51.21 m V) = 36.21 m V.
Obsrvese que la respuesta PROBE usa una escala logartmica para la frecuencia y una escala
lineal para el voltaje de salida Vo = V (7. O).
Vcc o:o:20V
m
Re
R,
40kQ
11
Ce
11
"
I~F
[TI
C,
10
4Hl
~ = lOO
~F
1 kQ
R,
2,')
IOkQ
RF
>2Hl
:FCE=20~F
d.
Figura 11.25 Determinacin de los nodos de la red de la figura 11.16 para un anlisis PSpice.
****
CIRCUIT DESCRIPTION
VCC 4
20V
RBl 4 J 40K
RB2 J OlOR
Re 4 5 4K
RE 6
RS :2
RL 7
2K
1 lK
2.21(.
es
:2 J lOUF
CE 6 o lF
ce 5 ? 1F
Q1 5 3 6 QN
528
Captulo 11
f
Frequency response of BJT circui t - Fig. 11.25 (Effect of
es
only)
40my'
30mY
20mY;
,
- -d'
OmV ~ -_. --. ------ _ --._- - .+- - - -- - - - ," l. -:.~ .0+--- _ , ~* ______ +- _____ ________ _~
1. Oh
O
3. Oh
Oh
30h
lOOh
V(7,O)
Frequency
Figura 11.27
!L,
= -2-?T(-=R:--'+'--=-R-c-J--=C-
c
1
=---:-:c:::--:-:-:-::-c--::-::-:-:::-c.".-=
(6.28)(4 kn + 2.2 kfl)(1 LF)
== 25.68 Hz
Para investigar los efectos de e e se modifica el archivo de entrada de la fIgura 11.26 para que
CC; 1 J1F con CS ; 1 F Y CE ; 1 F El resultado es el archivo de salida de la figura 11.28,
que comprueba los resultados que se obtuvieron antes.
R, = REII(
=
R; = R,IIRJIIR, =
+
r,)
= 2
kHll(0.8~~kn
+ 15.76 n)
2 k}1124.65 } == 24.35 n
(6.28)(24.35 l)(20
LF)
3058.36
327 Hz
Para CE se modifica el archivo de entrada de la figura 11.26, de manera que CE; 20 J1F con CS
; 1 F YCC ; 1 F La respuesta de PROBE de la figura 11.29 confirma el resultado terico. El
hecho de quefL sea significativamente mayor quefL ofL ' sugiere que ser el factor predominante en la dethminacin de la respuesta a baja fnbcuencia para el sistema completo. Para
529
f
Frequency response of
sOmv
B~T
r--------------------~-------------------------+---------------------~----------------------1
~+
36.2ImV~----_--.----------------
30mV
20mV
I
I
. t
I
I
I
I
I
I
1 ,
,
26Hz
Ornv .;.----------.-----------.
. . --------------_________ -+__________________ 1.I ....f -:: _____________________
+:
L
1.0h
, V(7,O)
3.0h
lOh
::::
30h
lOOh
Frequency
T--------------------...... -----------------------
SOmV
40IDV +
36.2ImV
lOmV~
530
.
If:::-3
OtaV:
+------________________
+- _______________________ --+- ________________ _____ ..... _L._':!_:~
__:i 7H
___: ________.;.:
lOh
30h
,V(7,O)
Captulo 11
lOOh
300h
Frequenc:y
1 .OKh
-.~.
--. ":-
40mV
:---
,.-.\
."----
------~
30mV +
20mV'
lOmV ,
OmV
l. _... _. ___ .__ .. _._._ .. _.. ___ .... ----... -_.- -.. _. ---~_. -.. -___ --_ .......... .1 __ ~ ,__-:, _~~.'..f:!!._ .-- .--1
lOh
oV(7,Ol
30h
lOOh
300h
1, OKh
Frequency
Grfica de Bode
Dcada
/ _-_-_-_-:-'":'\---:'.r i~~~~miCa)
_~ ~o:-.:-I_._-,-__-_-_---i-l-1i-,-_----f-+--r--+--T-r-:;'1=o-()():_:
Nivel de banda
-6
media
-9
20 dB
-12
-15
-\8
-21
-24
-27
-30
-i2 dBJoctav~
11.9.
531
de corte inferior fl' puede dibujarse una asntota a --{j dB/octava, como se seala en la
figura 11,31, para hacer la grfica de Bode y nuestra envolvente para la respuesta reaL A
f, la curva real est a -3 dB por abajo del nivel de la banda media, como lo define el nivel
de O,707A Vmod , permitiendo, por tanto, el trazo de la grfica de la curva de respuesta en la
frecuencia real, como se muestra en la figura 11.31. Se traz una asntota a -6 dB/octava a
cada frecuencia definida en el anlisis anterior para demostrar que para ese circuito,fLEes el
que determina el punto de -3 dB, No es sino hasta cerca de -24 dB que fLc comienza a afectar
la forma de la envolvente. La grfica de magnitud muestra que la pendiente de la asntota
resultante es la suma de las asntotas que tienen la misma direccin de pendiente en el mismo
intervalo de frecuencia. Obsrvese en la figura 11.31 que la pendiente ha cada a
-12 dB/octava para frecuencias menores defLc' y puede descender a -18 dB/octava, si las
fres frecuencias de corte definidas en la figura 11.31 estuvieran mucho ms cerca.
Usando PROBE puede lograrse una grfica de 20 loglOlAv/AVm.,,1 = A~/Avmo}dB' recordando que si V, = 1 mV, y la magnitud de IAJA~m,,1 es la misma que IVo/A~m)' ya que Vo
tendr el mismo valor numrico que A~, La grfica resultante de la figura 1132 revela el
cambio en pendiente de la asntota enfLc' y cmo la curva real sigue la envolvente creada
por la grfica de Bode, Adems, obsrvese la cada de 3 dB enf"
r,
f Le
/1
~~----------------------/.
/
:
:
:
-10
- 6dB/octave
/.
~ 2OdBidecacl<
-~1.
f /
I./
,l
-30t
- 12dB1octave
-4OdBIdocade
-40 . -0--.. --_____ ..... ,,_0"-_______ --0.-___ ... _..... __ -__ --__ -____ -__ --__ . . _--__ o" ____ .. ____ ___ -+
~_
10h
30h
DB(Y(7)O,051Y)
100h
300h
1, OKh
Freque-ney
Figura 11.32 Grfica dB de la respuesta a baja frecuencia del amplificador BJT de la figura 11.25.
532
VDn
Ro
r~-t
+
V,
V"
Ce
Vi
R.
"v
R(I
Rs
...
...
lC
J,
Figura 11.33
CG
Para el capacitor de acoplamiento entre la fuente y el dIspositivo activo, el circuito equivalente
de ac aparecer igual que en la figura 11.34. La frecuencia de corte determinada por CG ser
(11.34)
-R,
Sistema
533
Por lo general, Re ~ Rse ' y la baja frecuencia de corte se determinar principalmente por Re y
Cc ' El hecho de que Re sea tan grande, pennite un nivel relativamente bajo de Cc ' mientras se
mantiene un nivel de frecuencia de corte bajo parafL,.
f L,
(11.36)
~ ------
Sistema
Sistema
=;: c,
R"
R"
Figura 11.35
Para el capacitor de fuente, C s' el nivel de resistencia importante se puede ver definido en la
figura 11.36. La frecuencia de corte es
(11.38)
EJEMPLO 11.10
a)
Determine la frecuencia de corte inferior para el circuito de la figura 11.33 con los si
guientes parmetros:
CG ~ 0.01 pF,
R", ~ 10 kO,
Cc ~ 0.5 J1F,
RG ~ 1 MO,
Cs ~ 2 J1F
RD ~ 4.7 kO, Rs ~ 1 kO,
RL ~ 2.2 kO
IDss~ 8 mA,
b)
534
Captulo 11
Solucin
a) Anlisis De. Graficando la curva de transferenc,a de ID = I DSS(] - V GJVp)2 y sobreponiendo la curva definida por Ves = -1rJ? s resultar una interseccin en Vese := -2 V e 1DQ == 2
mA.Adems.
gmO
= 21DSS =
IVpl
g =g mO
111
Ecuacin (11.34):
2(8 mAl
4V
-=
(] - -VGS,)
VI'
f L,. =
= 4 mS
(-2 V)
=4mS ] - - - =2mS
-4 V
21T(10 kD
JL,
Ecuacin (I 1.36):
es:
21T(4.7 kO
,-- ] k D2 lmS
1l - =
Rec -- RSr'1 ]
gm
Ecuacin (11.38):
fL
46.13 Hz
= 238.73 Hz
Debido a que fu es la mayor d~ las tres frecuencias de corte, es entonces la que define la
frecuencia de corte inferior para el circuito de la figura 11.33.
b) La ganancia en la banda media del sistema est determinada por
== -3
Si se usa la ganancia de la banda media para normalizar la respuesta del circuito de la figura
11.33 resultar la grfica de frecuencia de la figura 11.37, verificada a su vez por la respuesta
de PROBE de la figura 11.38.
0.1
\000
-3
J(escala
logartmica)
-6
-~
-12
-15
-18
-21
-12 dE/octava
-40 dB/dcada
535
f
Loio' frequency response of JFET amplifier VOO 4 O 20V
f'ig. 11.. JJ
RG 3 O lMEe
RSIG 2 1 lOR
RS 6 O 1R
RO 4 5 4.71<
RL 7 O 2.2K
ce
ce
es
:2 3 O.OlUF
5 7 Q.5UF
6
2UF
JI 5 3 6 J'N
.MODEL JN NJF(VTO=-4V
CWl 3 o SPF
BETA~500E-6)
CW2 7 o 6PF
VSIG 1 o AC lKV
.OPTIONS NOPAGE
.END
Lo~ frequen~y
response of JFET
~mpl 1
fier - Fig
11_33
~~~~-
-3~--------------------
-5
100h
_o .....
300h
.
o - - _. - . . . . . . . . . - -- --- - - - - - _
1.0Kh
3. OKh
lOKh
Frequency
Figura 11.38 Anlisis PSpice del amplificador JFET del ejemplo 1 L 10.
11.8
En la regin de alta frecuencia los elementos capacitivos de importancia son las capacitancias
interelectrdicas (entre terminales) internas del dispositivo activo. y la capacitancia del
alambrado entre las terminales del circuito. Los grandes capacitares del circuito que controlan
la respuesta a baja frecuencia fueron reemplazados por sus equivalentes de corto circuito debido
a sus bajos niveles de reactancia.
536
Captulo 11
r=
l.
I
I
\{
{t
-1+
\
-l,
+
A,
V"
=-
R,
v"
V,
..J..
li
= 1, + 12
Vi
1, = Ri
Vi
1=I
.Z'
e
12 =
Vi - Va
(1 - A,)Vi
XcJ
XC,
Sustituyendo. obtenemos
_V,
= _Vi + .::.(::...l_-",A=,),-V-,-i
I
Z
Xc,
-=-+----R
Xc/O - A,)
Xc,
1 - A,.
w(l - AJC!
---'- = - - - - - = Xc.
pero
------CM
X CM
-=-+--
/,
+v,
z,
537
magnificado por la ganancia del amplificador. Cualquier capacitancia interelectrdica en las terminales de entrada del amplificador se aadir en paralelo con los elementos de la figura 11.40.
Por tanto. el efecto Miller de la capacitancia de entrada se define por
(11041)
Esto nos muestra que:
d~ media, usar el valor de banda media resultar el nivel ms alto de eM y un escenario de peor
caso. Por tanto, se emplea por lo general el valor de la banda media para A, en la ecuacin
(11.41).
La razn ms importante sobre la restriccin de que el amplificador sea de la variedad
inversora, es ahora ms aparente cuando se examina la ecuacin (11.41). Un valor positivo de
A" resultaria una capacitancia negativa (para A, > 1).
El efecto Miller tambin incrementar el nivel de la capacitancia de salida, el cual tambin
debe considerarse cuando se determine la frecuencia de corte a alta frecuencia. En.!a figura
11041 estn en su lugar los parmetros importantes para precisar el efecto Miller. Si se aplican
las leyes de corriente de Kirchhoff resultar
con
La resistencia Ro por lo general es lo suficiente grande para permitir que se ignore el primer
trmino de la ecuacin, comparado con el segundo, y suponiendo que
= Vo - Vi
10 -
Xc!
Sustituyendo Vi
=V/A
lo =
y
Vo - VoIA,
Vo(l - IIAJ
=
XC,
Xc,
I - l/A,
lo
-=
Vo
Xc!
cI
"
"
t/,
-"
vi
v,
A =, V.,
....
538
Ro
lo
+
V,
XCI
= -""'---l - l/A,
= - - - - - =- wC(l - l/A,)
(l1.42a)
En las siguientes dos secciones aparecern ejemplos delllso de la ecuacin (11.42) cuando
investiguemos la respuesta en alta frecuencia de los amplificadores BJT y FET.
Parmetros de la red
En la regin de alta frecuencia el circuito Re que nos preocupa tiene la configuracin que
aparece en la figura 11.42. Si las frecuencias son cada vez ms altas, la reactancia Xc disminuir
en magnitud, y dar como resultado un efecto de corto a la salida; por lo mismo, disminuir la
ganancia. La derivacin que neva a la frecuencia de esquina para esta configuracin Re sigue
lneas similares a las que se localizan en la regin de baja frecuencia. La diferencia ms
significativa est en la forma general de Av que aparece a continuacin:
1
A,=---1 + jU!f2)
(11.43)
que resultar una grfica de magnitud como lo muestra la fIgura 11.43, Yque lene una cada de
6 dE/octava con la frecuencia en aumento. Obsrvese que!, est en el denominador de la
relacin de frecuencia, en lugar que en el numerador como sucede con!, en la ecuacin (11.21).
(escala logartmica)
Figura 11.43
Grfica asinttica,
- - _ . - --_ __._-..
539
R,
Ce
t-----'".,-,--1(---
,,
:;: Ca
,,
C,
:r~
,,,
,,
I
I
v,
,,'#
e ni .."j"
1...
/,'-_
ebe
...
frecuencia.
v'\
Figura 11.45
Modelo equivalente
--
R,:I R2
ii0
R,
~/"
'd
J..
...
>~-
I
: 1= C,
Re
>
RL :
v"
=Fe,
e,v '
(11M)
21tRTh C.
, '
(a)
540
Captulo 11
lb)
f
con
(11.45)
(11.46)
fff"
(11.47)
= --21CRTh ,Co
con
(H.48)
(11.49)
h
hf' = -__~fi"'m,,'""--_
.
1 + Nlfp )
(11.50)
_"VVV
f,.,
rw
1
rb't=gb'~
,,'.
"V"
b'
~~,
~ I',
,I'
1
!:: C",
gm
re = hoc
V"e
541
la resistencia real dentro de la regin activa de la base. Las resistencias rb'e' 'ce y rb'c son las que
se encuentran entre las tenninales indicadas cuando el dispositivo est en la regin activa. Lo
mismo se aplica para las capacitancias Cb,c y eh,c' aunque la primera es una capacitancia de
transicin y la ltima es de difusin. Una explicacin ms detallada de la dependencia de la
frecuencia sobre cada uno puede encontrarse en varios textos fcilmente disponibles.
En trminos de estos parmetros,
fa (que aparece a veces como! ) =
lfe
jJ
27C( b',
(11.51)
e)
b',
gb" e
(l1.52)
(U.s3)
La ecuacin (11.53) revela que debido a que r, est en funcin del diseo de la red:
media con una pendiente de 6 dB/octava, como se muestra en la figura 11.48. La misma figura
tiene una grfica de hfIJ (o a) en funcin de la frecuencia. Obsrvese el pequeo cambio en hfIJ
para el rango de frecuencia seleccionado, lo que descubre cmo la configuracin de base comn
presenta mejores caractersticas de alta frecuencia que la configuracin de emisor comn. Ntese tambin la ausencia de la capacitancia por efecto Miller, debido a la caracterstica no inversora
de la configuracin de base comn. Por esta razn, los parmetros de alta frecuencia de base
comn en lugar de los parmetros de emisor comn se especifican con ms frecuencia para un
transistor, en especial para aquellos diseados especficamente para operar en las regiones de
alta frecuencia.
La siguiente ecuacin permite una conversin directa para determinar f{3 si estn
especificadas fa ya.
f~ = fa (1 - a)
(11.54)
h(,=,
11 + )(f%)
542
Captulo 11
1- 1
J
40dB
Valor en la banda media de h,.
/
1.0 ~~;-;+;;....~--===:::::-~
0.707
20dB
lOdB
! he I =
\OdB~/:::::::::::::::::1:::::::t:::::::~~
-3dB~
-IOdB
-20dB
0.1 MHz
lO,OMHz
1.0 MHz
100.0 MHz
1 kMHz
10 kMHz
f(escala logartmica)
por lo que
por lo que
i>
(11.55)
(1156)
con
( 1157)
Ir '" !3m'd--------"-----21r!3m'dT,(Cbe
+ Che)
(11.58)
543
f
EJEMPLO 11.11
Para la red de la figura 11.44, con los mismos parmetros que los del ejemplo 11.9. es decir,
R.=lkQ,
.,
R=40kQ,
C, = 10 ,uF,
f3
R,=IOkQ,
Cc = I,uF
RE =2kQ,
Rc =4kQ,
RL =2.2kQ
CE =20,uF
= 100.
con la adicin de
Che = 4 pF.
Che = 36 pF.
a)
b)
e)
d)
C" (
= I pE
Cl\',
= 6 pE
C w"
= 8 pF
f?eterminefH y f H .
Encuentrefp yf,.. "
Grafique la respuesta en frecuencia para las regiones de baja y alta frecuencia con los
resultados del ejemplo 11.9 y los resultados de los incisos a y b,
Obtenga una respuesta PROBE para el espectro de frecuencia completo y comprelo con
los resultados del inciso c.
Solucin
a)
RTh;
R,IIRIIR,IIR i =
== 0,531 ka
C = C w, + Che + (1 - AJC"e
con
= 6 pF
=
fH
=
,
36 pF
[1 - (-90)]4 pF
406 pF
= ~--=--=-::-:--:-~--:::-:--;::21TRTh C
211(0.531 ka)(406 pF)
= 738.24 kHz
+ C" + CM"
= 8 pF
+ I pF + (1 -
_~0)4 pF
13,04 pF
-:-:=---=-=
21TR ,C
Th
1
----=-------211(1.419 kO)(13,04 pF)
= 8.6 MHz
b)
f~ = - - - - ' - - - - - -
21Tf3m'drACbe
+ C b,)
1
= ----~----:-,..--,,----:--,----:=211(100)(15,760)(36 pF
+4
pF)
2.52 MHz
= 252 MHz
544
Vase la figura 11.49. Tanto f~ como f H " bajarn la alta frecuencia de corte por abajo del
nivel determinado porf H .f~ est cercano afH y, por tanto, tendr un mayor impacto que
f H . En cualquier caso, el ancho de banda ser menor que el definido slo porfH . Para los
pa'rmetros de este circuito, la alta frecuencia de corte estar relativamente cercana a
los 600 kHz .
e)
IAun:cd
I
dB
100
AF.
ff3
fH,
1 kHz
10kHz
100kHz
~MHz
IOMHz
100 YlHz
f(escala logartmica)
-)
1 - - - - - BW----...
-5
-lO
-15
. ~ + 20 dB/dcada
-12 dB/octava
-25 ;-
Por tanto, la ms baja de las frecuencias superiores de corte define el ancho de banda
mximo posible de un sistema.
d)
En la figura 11.50 aparece el archivo de entrada para obtener la respuesta PROBE usando
PSpice. Los niveles de las capacitancias parsitas no se incluyen en el enunciado del modelo,
VcC 4 o 20V
RRl 4 ] 40K
RB2 3 O lOK
Re 4 5 4K
RE 6 o 2K
RS .2 1 lK
RL i o 2. 2K
2 J lOUF
es
CE 6
ce
20UF
5 7 lUF
eRE 3 6 36PF
ese 5 ) 4PF
eeE 5 6 lPF
Ql 5 3 6 QN
eWl J o 6PF
CW2 7
o 8PF
VS 1 o AC lKV
545
debido a que ste pide niveles de capacitancia con polarizacin cero. Los niveles que
aparecen en el ejemplo son slo en las condiciones de polarizacin establecidas para la
red, y por tanto se consideran como parmetros de la red. El comando DEC en el enunciado de anlisis .AC especifica que la frecuencia se lleve de manera logartmica de 10 Hz a
100 MHz en intervalos de dcadas, para proporcionar una cantidad suficiente de puntos de
datos para una buena graficacin logartmica.
La respuesta de salida de la figura 11.51 no incluye los efectos de!~ , pero apoya el
anlisis realizado en los incisos a a e para la regin de alta frecuencia. La baja frecuencia
de corte est cerca de los 327 Hz definida por!L" y la frecuencia de corte alta est cercana
a los 600 kHz. En otras palabras, aunque!H. est ms de una dcada arriba de/H ,' tendr un
impacto en la frecuencia de corte de -3 dB.
O T------------.. . -__
o --
-------
-3
r-
;;
60CIkHz
f,~,
':
-5 +
-10+
"'
~t
-~1+
-25
t t
-30 --
._----.. -.. . ---_ ... -----.. . ------------.. . ----.--------.. ----------.. . --------.__ ...... --- -_._-_._~
10h
100h
1.OKh
OB(V(7)0.051)
lOKh
100Kh
1.0Mh
lOMh
l00Mh
Frequency
11.10
El anlisis de la respuesta en alta frecuencia del amplificador FET se har en forma muy
similar a la que se hizo para el amplificador BIT. Como se seala en la figura 11.52, existen
capacitancias interelectrdicas y de alambrado que determinarn las caractersticas de alta
frecuencia del amplificador. Los capacitares Cg, y Cgd varan de I a 10 pF, mientras que la
capacitancia Cd , por lo general es bastante ms pequea con valores entre 0.1 y 1 pF.
546
Captulo 11
r------jII----r---T----o V"
C,d
~---
,,
I
,,
Figura 11.52 Elementos
capacitivos que afectan la
respuesta en alta frecuencia
de un amplificador JFET.
Debido a que la red de la figura 11.52 es un amplificador inversor, aparecer una capacirancia
por el efecto Miller en el circuito equivalente de ac para alta frecuencia que aparece en la
figura 11.53. A altas frecuencias, C se aproximar a un equivalente de corto circuito, y Vgs
caer en valor y reducir la ganancia general. En las frecuencias donde Co se acerque a uno
igual que el corto circuito, el voltaje de salida paralelo Vo caer en magnitud.
R,.,\
v"
+
+
v,
'\,
R(;
C,
I
~
IV"
RIII VI:'
!h.l ...
RI.
RI)
'd
..-
-.::-
-:::-Th 2 1
ICo
...
Las frecuencias de corte definidas por los circuitos de entrada y salida pueden obtenerse
encontrando primero los circuitos Thvenin equivalentes para cada seccin, como se muestra
en la figura 11.54. Para el circuito de entrada,
fH,
y
RTh
(11.59)
21rRTh ,C.,
(11.60)
= 'so 11 RG
C = C w, + C g, + CM,
con
RTh , ~R""
1I
'VV'v
+
El>,
'\,
RTh, ~RDIIRL
Ro
1T
C
'
I
(al
(11.61)
'tN\,
1
E""
'\,
II 'd
1T
C
'
I
(b)
547
J
(11.62)
y
y para el circuito de salida,
(11.63)
con
(11.64)
CM()
(11.65)
=~ -~)C
A
gd
EJEMPLO 1l,12
a)
Determine la alta frecuencia de corte para la red de la figura 11.52 usando los mismos
parmetros que los del ejemplo 11.10:
CG = 0.01 J.F,
Cs =2J.F
Ce = 0.5 J.F,
A
RG = 1 M u"
RD = 4.7 kO,
R"" -- 10 kA
u,
Vp = -4 Y,
I DSS = 8 mA,
R,'
= 1 kO,
R.
= 2.2 kO
VDD = 20Y
con la adicin de
Cgd = 2 pF,
Cg, = 4 pP,
b) Revise una respuesta PROBE para el rango completo de frecuencia y obsrvese si soporta
las conclusiones del ejemplo 11.10 Y los clculos anteriores.
Solucin
= 17 pF
1
fH,
= 21TR";',Ci
=
1
= 945.61 kHz
211'(9.9 kO)(I7 pF)
RTh , = RolIRL
= 4.7
==
ko112.2 kO
1.5 kO
548
Captulo 1I
fH"
Los resultados anteriores indican que la capacitancia de entrada con su capacitancia de efecto
Miller determinar la alta frecuencia de corte. Este caso es muy tpico debido al pequeo valor
de Cds y los niveles de resistencia localizados en e1 circuito de salida.
b) El anlisis PROBE de las figuras 11.55 y 11.56 soporta con facilidad los resultados del
ejemplo Il.lO y los clculos anteriores.
Fiq. 11.52
RG 3 O lHEG
RSIG 2 1 lOK
RS 6 O 1K
RO 0\ 5 4. iK
RL 7 O 2.2K
CG 2 3 O.OlUF
ce 5 7 O.5UF
es 6 o 2UF
ceo 3 5 2PF
CGS 3 6 4PF
CDS 5 6 O.5PF
JI 5 3 6 JN
.MODEL JN NJF(VTO=-4V BETA=500E-6)
CWl 3
O2 7
VSIG 1
o 5PF
o 6PF
o AC
lMV
.op
.PROBE
.OPTIONS NOPAGE
.END
f l C38HzI
- .XlB
j--------
-5
-10
I
I
1 :
,.
-'15 +
-20
-25
+
,
..
-30 ~_ .. __
10h
o ---- -- - -
-..;- -
--- -
100h
OB(V(7)/3E-3)
----- -
lOKh
100Kh
1. OMI
10Mh
Frequency
549
11.11
Para una segunda etapa de transistor conectada directamente a la salida de una primera etapa,
habr un cambio significativo en la respuesta general de frecuencia. En la regin de alta frecuencia, la capacitancia de salida eo debe ahora incluir la capacitancia de alambrado (e w, ), la
capacitancia parsita (eb ,) y la capacitancia Miller (CM) de la siguiente etapa. Adems, habr
niveles de baja frecuencia de corte adicionales, surgidos de la segunda etapa que reducirn
todava ms la ganancia general del sistema en esta regin. Para cada etapa adicional, la alta
frecuencia de corte estar determinada principalmente por la etapa que tenga la menor frecuencia
de corte. La baja frecuencia de corte est determinada principalmente por la etapa que tiene la
mayor frecuencia de corte a baja frecuencia. Obviamente, una etapa con un diseo pobre puede echar a perder un sistema en cascada bien diseado.
El efecto del aumento del nmero de etapas idnticas puede mostrarse con facilidad considerando las situaciones indicadas en la figura l1.57. En cada caso, las frecuencias superiores
e inferiores de corte de cada una de las etapas en cascada son idnticas. Para una sola etapa, las
frecuencias de .corte sonJI y J2 , como se indica. Para dos etapas idnticas en cascada la tasa de
cada en las regiones de alta frecuencia e inferior se increment a -l2 dB/octava o -40 dB/
dcada. Por tanto, en JI y J2 la cada en decibeles es ahora de -6 dB, en vez del nivel de
ganancia de la banda de frecuencia definida de -3 dB. El punto de -3 dB se ha desplazado a
f; y f ;,como se indica con una cada resultante en el ancho de banda. Una cada de -l8 dB/
octava o -60 dB/dcada resultar para un sistema de tres etapas idnticas con la reduccin
indicada del ancho de banda if'; y J~).
Suponiendo que las etapas son idnticas, puede determinarse una ecuacin para cada banda de frecuencia en funcin del nmero de etapas (n) de la siguiente manera: para la regin de
baja frecuencia
Av
O
-3dB
t====::-';;;;;:;~~~::~::=:=:~~;;;:~;;~~~;=~jf;(e'SCala logartmica)
-6dB
-9dB
-12dB
-15 dB
-18dB
n=3
n=3
f\
f\ f'\
(n = l)(n =2)(n
1"1
=3)
(n
f1
=3)(n =2)(. = 1)
Figura 11.57 Efecto de incremento en el nmero de etapas sobre las frecuencias de corte y el ancho
de banda.
550
Captulo 11
= Av,
~boJ
Iboj
(general)
(:"'""
"m,"
AVmed
etc., y
= _ _1_ _
(1 - jJ.!j)n
Al hacer la magnitud de este resultado igual a 1/-12 (nivel de -3 dB) da como resultado
1
[\11
por lo que
{[ 1 +
(;'
+ (J.!f)2J"
rrr
= {[ 1 + (;;
[1 + (;;
rr
V2
rrr
= (2)'/2
con el resultado de
(11.66)
I f~ -
(-I2 l1n
(11.67)
."j
211n_
2
3
0.64
0.51
0.43
0.39
4
5
Para n ~ 2, ntese que la alta frecuencia de corte esI, = 0.64f2 o 64% del valor que se obtuvo
para una sola etapa, mientras quef; = (1/0.64)f, ~ 1.56f,. Para n =3,J'2 =0.51 f 2 o aproximadamente ~ del valor de una sola etapa con f; = (1/0.51 )f, = I .96 f, o ms O menos el doble del
valor de una sola etapa.
Para el amplificador a transistor con acoplamiento Re, si f 2 = f~ o, si son lo suficiente
cercanos en magnitud para que ambos afecten la alta frecuencia de 3 dB, el nmero de etapas
debe aumentarse por un factor de 2 cuando se determine1 2 , debido al nmero incrementado de
factores 1/(1 + jf /f).
Una disminucin en el ancho de banda no est siempre asociada con un incremento en el
nmero de etapas, si la ganancia de la banda media puede permanecer fija e independiente de
la cantidad de etapas. Por ejemplo, si un amplificador de una sola etapa produce una ganancia
de lOO con un ancho de banda de 10,000 Hz, el producto ganancia-ancho de banda que resulta
es 102 X 104 = 106 . Para un sistema de dos etapas puede obtenerse la misma ganancia teniendo
dos etapas con una ganancia de 10, ya que (10 x 10 = 100). El ancho de banda de cada etapa se
incrementar entonces por un factor de 10 a 100,000, debido a los requerimientos menores de
ganancia y al producto ganancia-ancho de banda fijo de 106 . Por supuesto, el diseo debe ser
551
11.12
Se puede tener una muy buena idea acerca de la respuesta en frecuencia de un amplificador si
se aplica una seal de onda cuadrada al amplificador y si se observa la respuesta en la salida.
La forma de la onda de salida revelar si las frecuencias altas o bajas estn amplificndose
adecuadamente. El uso de la prueba de onda cuadrada consume mucho menos tiempo que la
aplicacin de una serie de seales senoidales a diferentes frecuencias y magnitudes para probar
la respuesta en frecuencia de un amplificador.
La razn de la seleccin de una seal de onda cuadrada para el proceso de prueba. se
describe mejor cuando se examina la expansin en serie de F ourier de una onda cuadrada
compuesta de una serie de componentes senoidales de diferentes magnitudes y frecuencias. La
suma de los trminos de la serie resultar la forma de onda original. En otras palabras. aunque
una forma de onda pueda no ser senoidal, puede reproducirse mediante una serie de trminos
senoidales de diferentes frecuencias y magnitudes.
La expansin en serie de Fourier de la onda cuadrada de la figura 11.58 es
v=
4
(
l
l
l
-;V
m sen 21Tj,t + "3 sen 277\3j,)t + 5 sen 277\Sj,)t + -:sen 277\7j,)t
+-
lfo--- T ---'-11
[, = T
Figura 11.58
Onda cuadrada.
Fundamental + 3 o. 5
Y7 armnicas
l'
\1
Onda cuadrada
\
T
Tercera
armnica
Contenido
armnico de una onda cuadrada.
Figura 11.59
552
(11.68)
(a)
Captulo II
(b)
1'
.,.
()
:'T
2
2T
()
(b)
(a)
l'
2T
()
Id)
el
La alta frecuencia de corte real (o BW) puede determinarse a partir de la forma de onda de
salida midiendo con cuidado el tiempo de subida definido entre el 10 y 90% del valor pico,
como se muestra en la figura 11.61. La sustitucin en la siguiente ecuacin proporcionar la
alta frecuencia de corte, y debido a que BW = f H , - f L , '" f H, ' la ecuacin tambin dar una
indicacin del amplificador.
Inclinacin
100%
-----------~
90%
o
--1
tr
!---
553
.f
0.35
(l1.69)
BW",IR = - ,
t,
P%
% inclinacin =
inclinacin == P
v-
V- V'
V'
x 100%
(11.70)
(forma decimal)
(11.71)
EJEMPLO 11.13
r"
50mV
90%
Solucin
i
a)
V;
4 mV (
=- sen 2.".(5
.".
103)1
1
+ -sen
21T(15
103)1
1
+ -sen
21T(25
103)1
+ -sen21T(35 x
103)1
+ -sen21T(45 x
103)1
10%1
b) 1,
= 18 .ts -
BW
Figura 1\.62 Ejemplo 11.13.
e) p
0.35
.ts
= 16 .ts
0.35
=VV
jL
V'
= 50 mV -
40 mV
50mV
p = (0.2)
= -1,
- 7r (5 kHz) =
= 0.2
318.31 Hz
".".
554
Captulo 11
l. al
b)
e)
2. a)
b)
e)
11.2
PROBLEMAS
Logaritmos
3. Especifique:
a)
20log lo
b)
10 loglO
~o
e)
4. Calcule la ganancia de potencia en decibles para cada uno de los siguientes casos:
a)
b)
e)
= 100 W. Pi = 5 W
P,,= 100mW.Pi =5mW.
P, = 100 IlW P, = 201m.
P"
7. Se realizan las medidas de voltaje de entrada y salida V,;::: 10m V y V,,;::: 25 V. Cul es la ganancia
de voltaje en decibeles?
8, a)
b)
* 9.
La ganancia total en decibeles de un sistema de tres etapas es de 120 dB. Determine la ganan
ca en decibelcs de cada etapa si la segunda etapa tiene el doble de ganancia en decibeles
de la primera y la tercera tiene 2,7 veces la ganancia en decibeles de la primera.
Calcule la ganancia de voltaje de cada etapa.
La impedancia de entrada.
El voltaje de salida.
11.4
A,.
10Hz
Figura 11.63
100Hz
1kHz
10kHz
100kHz
1 MHz f(escala
lo~,arihnic;l)
Problema 10,
Problemas
555
O.OX ~ F
<>-----II---~---<o
v,
<>-------------~~----~o
Figura 11.64
Y 32.
Problemas 11, 12
14 V
C w :: Spr
Cw; ~ 8pF
el, =- i2 pF
Cl~ == 40pF
C,.~ = 8 pF
5.6 ka
68 kl
0.47.uF
1---------11---------,----0 v,
v.
0.82 kQ
~~~~F~'~------i
+
v,
'V
z,
Jl = 120
J.J ka
10 ka
1.2 ka
T 20f!F
I
556
Captulo 11
* 16.
20V
C w = 7 pF
Cw~= llpF
Cf("= 6pF
eh.. = 20pF
Cee = lOpF
3 kO
470kn
lJlF
Vo
O.6kO
+
V,\
r~'
'"
fi~110
4.7kn
'
0.91 kO
figura 11.66
16.8
~F
...
...
...
Problemas 16 y 23.
120kO
el\'
C\\,;,
= g pF
10 pF
fi~
--
."ili
ec<>
= 1:2 pF
30pF
100
~F
0.1
z,
v, ' "
C'" ~ 20pF
C"
f-1"ill
* 18.
Repita el problema 15 para la configuracin de base comn de la figura 11.68. No olvide que la
configuracin de base comn es un circuito no inversor cuando se considera el efecto Miller.
4V
C" = 18 pF
-16V
C w = 8 pF
w:, = lOpF
Crn-= 24pF
C,.,.= 12pF
1.2kn
0.1 kO
+
V,
IOJlF
~~F'
'J.." -
3.3 k!l
1'"
fi= 80
4.7 kO
.".
.".
Problemas
557
Detennin~ f L ' fL ; f L
f)
18 V
- :'pF
CH.:,~ 5pF
el';
C~J:::: 4pF
C~\ == 6 pF
d,
== 1 pr
:nn
4,7 !J-F
+-----jll------r--~v,
\kQ
~~F
26 Y 35.
Vp =-6V.rd =ooQ
3.9 ka
lMQ
V, ' \ ,
Figura 11.69
IDSS= 6 mA
1
"" 20. Repita el anlisis del problema 19 con rd :::: 100 k.Q. Tiene algn impacto de alguna consecuencia
sobre los resultados? De ser as, cules elementos?
* 21.
Repita el anlisis del problema 19 para la red de la figura 11.70. Qu efecto tuvo la configuracin
de divisor de voltaje sobre la impedancia de entrada y la ganancia Al, . comparada con el arreglo de
polarizacin de la figura 11.69?
2QV
e l\
:=
-1-
pF
C.r;, ; : 6pf
C~.J :-= 8 pF
C~,:=. t2pF
eJ.,:=' JpF
)9 kQ
220 k
'oss= lOmA
Vp =--6V
+
v, '\,
Figura 11.70
Problemas 21 y 27.
z,
).ki2
68 k!
2.2 kO,
558
Captulo 11
* 23.
* 24.
* 25.
* 27.
11.11
28. Calcule la ganancia de voltaje general de cuatro etapas idnticas de un amplificador, teniendo cada
una ganancia de 20.
29. Calcule la alta frecuencia de 3 dE general de un amplificador de cuatro etapas que tenga un valor
de etapa individual def2 = 2.5 MHz.
30. Un amplificador de cuatro etapas tiene una baja frecuencia de 3 dE para una etapa individual de
* 31.
11.12
lOO
90
80
70
60
50
40
30
20
10
Figura 11.71
Problema 3l.
t(~s)
32. a)
33. a)
Problemas
559
CAPTULO
Configuraciones
compuestas
12.1
INTRODUCCIN
En el presente captulo presentaremos varias conexiones de circuito que, aunque no son los
estndares de emisor comn, colector comn o base comn, son muy importantes, porque
todava se usan mucho tanto en circuitos discretos como integrados. La conexin en cascada
proporciona etapas en serie, pero en cambio, la conexin cascade pone un transistor sobre otro.
Estas fannas de conexin se localizan en circuitos prcticos. La conexin Darlington y la
q:mexin de par retroalimentado proporcionan varios transistores conectados para operar como
un solo transistor para un mejor funcionamiento, por lo general con mucha mayor ganancia de
corriente.
Si se usa la conexin CMOS, junto con transistores MOSFET incrementales, tanto tipo p
como tipo n, resulta un circuito que opera con muy poca potencia, mismos que tambin se
presenta en este captulo. Muchos de los ms recientes circuitos digitales utilizan circuitos
CMOS para pennitir operaciones porttiles con muy poca potencia de bateras, o para permitir
una densidad muy alta en circuitos integrados con la ms baja disipacin de potencia en el
pequeo espacio usado por un circuito integrado.
Los circuitos discretos y los integrados utilizan la conexin de fuente de corriente. La
conexin de espejo de corriente proporciona corriente constante a otros diversos circuitos. y es
muy importante en circuitos integrados lineales.
El amplificador diferencial es la parte bsica de los circuitos de los amplificadores
operacionales (que se tratarn por completo en el captulo 14). En este apartado se presenta la
conexin del circuito diferencial bsico y su operacin. Un circuito bipolar-JFET usado en los
le es la conexin BiFET, y a la conexin bipolar-MOSFET se le denomina una conexin
BiMOS. Ambas se utilizan en los circuitos integrados lineales.
12.2
CONEXIN EN CASCADA
560
~I---r---H
t------l(c,
t - - - - - j ( - --'
e,
Q,
c,
v,
R.\ I
Etapa 1
Figura 12.1
Etapa 2
La funcin principal de las etapas en cascada es una mayor ganancia global. Debido a que la
polarizacin de de y los clculos de ac para un amplificador en cascada siguen a aquellos
derivados de las etapas individuales. un ejemplo mostrar los diversos clculos para detennioar la polarizacin de de y la operacin de ac.
EJEMPLO 12.1
+20 V
2,4 k1
2.4kQ
+----~f-----<::l V"
0.05 ~F
V,
10 mV
o---JI----t"-0.05 ~F
3JM1
1
...
Figura 12.2
3.3M1
+
!OO~F
...
561
Solucin
Ambas etapas de amplificacin tienen la misma polarizacin. Usando las tcnicas de polarizacin
= -1,9 V,
= 2.8 mA
/0 Q
2(10 mA)
5 mS
I-4VI
y el punto de polarizacin en dc
gm
= gmo 1
t V:;)
= (5 roS)
(,
-1.9V\
-4 V ) = 2,6 mS
~ -
Ecuacin (12.1):
Z, = Re = 3.3MQ
La impedancia de salida del amplificador en cascada (suponiendo que r d = =) es
20
= RD = 2,4kQ
Re,
R,
R,
e,
Rc ,!-
e,
V, o
Q,
R,
RE,
Figura 12.3 Amplificador BJT en
cascada (con acoplamiento Re).
562
e,
...
...
Q,
res,
R,
...
RE].
...
J.-
..,.... es].
o V"
A, =
(12.4)
Z, = R,IIR,II,6rc
(12.5)
(12.6)
Z" = Re11r"
EJEMPLO 122
Calcule la ganancia de voltaje, voltaje de sal da, impedancia de entrada e impedancia de salida
para el amplificador BlT en cascada de la figura 12.4. Calcule el voltaje de salida resultante si
se conecta una carga de 10 ka a la saIda.
'"!'10 V
15 k!l
2.21.:0
15 kQ
v, =: 25 ~lV ----ll'~--+-----I
1{) .uF
~"7kQ
Ih200
1 l
.,.
VkQ
l/...O
lO.F
III .uF
kIl~I
~
Solucin
El anlisis de la polarizacin da como resultado
VB = 4.7 V,
En el punto de polarizacin,
26
26
= -
4.0
-= 6.5
A =
"
(2.2 kQ)II[15 kQ1I4.7 kQlI(200)(6.5 Q)]
6.5 Q
665.2 Q
6.5
= -102.3
563
2.2 k.Q
Re
= - - ="
6.50
= -338.46
A,.
Vo
= AYi = (34,624)(25 N)
0.866 V
Zo = Re = 2.2 kO
RL
= -Z-o-+=-R--
10 kO
Vo
Tambin puede usarse una combinacin de etapas con FET y BJT para proporcionar una
ganancia alta de voltaje, y una alta impedancia de entrada, como se seala en el siguiente
ejemplo.
EJEMPLO 123
Para el amplificador en cascada de la figura 12.5, utilice la polarizacin calculada en los ejemplos 12.1 y 12.2 para deducir la impedancia de entrada, impedancia de salida, ganancia de
voltaje y el voltaje de salida resultante.
+20 v
2.4 kQ
15 kQ
2.2 kQ
0.5~F
!----II(-- V"
0.5~F
Vi
'rnV
= 10 mA
Vp =-4V
p= 200
I DSS
0.05 )!F
3.3 M!
6800
Figura 12.5 Amplificador JFET-BJT
en cascada para el ejemplo 12.3.
+
loo~F
4.7kQ
1 kQ
...
Solucin
Debido a que Ri (etapa 2) = 15 k01l4.7 kOI1200(6.5 O) = 953.6 O, la ganancia de la etapa 1
(cuando est cargada con la etapa 2) es
A"
= -gm[RoIIRi(etapa 2)]
Del ejemplo 12.2, la ganancia de voltaje de la etapa 2 es A,., = -338.46. La ganancia de voltaje
global es,
A l' = A " 1A" ~ = (-1.77)(-338.46) = 599.1
= AY, = (599.1)(1
mV) ~ 0.6 V
12.3
CONEXIN CASCODE
Una conexin cascode tiene un transistor encima de (en serie con) otro. La figura 12.6 muestra
una configuracin cascode con una etapa de emisor comn (CE) que alimenta a una etapa de
base comn (CS). Este arreglo est diseado para proporcionar una alta impedancia de entrada
con una baja ganancia de voltaje, y para asegurar que la capacitancia Miller de entrada (vase
el captulo 11) est a un mnimo, en tanto la etapa CS proporciona una buena operacin a alta
frecuencia. En la figura 12.7 se proporciona una versin BJT prctica de un amplificador cascode.
Vee
1
Re
Q,
R8 ,
Vo
V,
Q,
,
,
~RB2
~
f"lgura 12.6
RE
CE
...
F}
":"
"'="
l'
...
Configuracin cascode.
-o V .. ,
C=5~F
Q,
...
12.3 Conexin cascode
565
EJEMPLO 12.4
Solucin
El anlisis de la polarizacin usando los procedimientos del captulo 4, da como resultado
VB ,=4.9V.
La resistencia dinmica de cada transistor es
r, = -
26
= -
26
= 6.8 Q
3.8
lE
r,
1.8 kQ
= 265
6.8 Q
Como se esperaba, la etapa CE con una ganancia de:-l proporciona la mayor impedancia
de entrada de una etapa CE (superior a la de la etapa CB). Con una ganancia de voltaje de
solamente -1, la capacitancia Miner de entrada se mantiene muy pequea. Luego se proporciona una ganancia de voltaje ms grande con la etapa CB, que da como resultado una ganancia total grande (A, = -265).
12.4
CONEXIN DARLINGTON
Una conexin muy popular de dos transistores de unin bipolar para que operen como un
transistor con "superbeta" es la conexin Darlington, mostrada en la figura 12.8. La principal
caracterstica de la conexin Darlington es que el transistor compuesto acta como una sola
unidad, con una ganancia de corriente, que es el producto de las ganancias de corriente de los
transistores individuales. Si la conexin se hace cuando se utilizan dos transistores separados
que tengan ganancias de corriente 131 y {32' la conexin Darlington proporcionar una ganancia
de corriente de
(12.7)
8---1
FIgura 12.8
566
f3 1 ::: /3...,
/3D= /3'
(12.8)
Qu ganancia de corriente proporciona una conexin Darlngton con dos transistores idnticos cada uno de los cuales tiene una ganancia de corriente de f3 :; : 200?
EJEMPLO 12.5
Solucin
Ecuacin (12.8):
/3D
/3'
= (200)' = 40,000
Tipo 2N999
N~P-N
Parmetro
Condiciones de prueba
V aE
Ic=lOOmA
fE
(PD)
Mn.
Mx.
1.8V
Ic=lOmA
4000
Ic=IOOmA
7000
70.000
V ec - V BE
RB +
e
B
( 12.9)
/3d?E
A pesar de que esta ecuacin es la misma que para un transistor nonnat el valor de f3D es
mucho mayor, pero tambin el valor de VBE es alto, como 10 indican los datos en la hoja de
especificaciones de la figura 12.9. La corriente de emisor es entonces
(12.10)
(12.11)
V B = VE + V BE
(12.12)
567
EJEMPLO 12.6
Calcule los voltajes de polarizacin y las corrientes del circuito de la figura 12.11.
Solucin
La corriente de base es
+18 Y
?
Ecuacin (12.9):
18 V - 1.6 V
lB
3.3 MQ + 8000(390 Q)
3.3
"In
2.56 JlA
VBf: ==
1.6 V
lE ~ 8000(2.56pA) = 20.48mA
le
VE = 20.48 mA(390 Q)
8V
y el voltaje de la base es
390 n
...
Figura 12.11
Ecuacin (12.12):
VB = 8 V + 1.6 V
9.6 V
Circuito para el
ejemplo 12.6.
Circuito equivalente en ac
En la figura 12.12 se muestra un circuito Darlington emisor-seguidor. La seal de entrada se
aplica a la base del transistor Darlington a travs del capacitar el' as como con la salida Vo
que se obtiene del emisor a travs del capacitar e2" En la figura 12.13 est el circuito equivalente. El transistor Darlington se reemplaz por un circuito equivalente que comprende una
resistencia de entrada. ri' y una fuente de corriente de salida. {3db'
+Vec (+18 V)
RE
3.3
"In
Ir'
C,
V, o~_ _)II--~--I
U.5
~F
1"
Vi o----'------...---'_~
~D = 8000
VRF.
r,
= 1.6 V
I
C'I-l----<>0 V"
P
0.5
~F
RE
390 n
568
V"
1"
. RE
"*'
f3D l,
...
.l...
IMPEDANCIA DE ENTRADA
La corriente de base a travs de r, es
I , =
v.-v
,
"
(12.13)
r,
Debido a que
(12.14)
' =r+{3Rf'
/
I
{Y'.
b
EJEMPLO 12.7
Z,
GANANCIA DE CORRIENTE
La corriente de salida a travs de RE es (vase la figura 12.13)
1, = lb + {3D I b = ({3D + l)Ib = {3D I b
La ganancia de corriente del transistor es entonces
(12.16)
569
1'-1.
EJEMPLO 12.8
4112
A,
RH + f3DRE
3.3 MO + (8000)(390 O)
IMPEDANCIA DE SAliDA
La impedancia ac de salida puede determinarse mediante el circuito que se muestra en la
figura 12.14a. La impedancia de salida vista por la carga R L se determina aplicando un voltaje,
Vo y midiendo la corriente lo (con la entrada V~ igual a cero). La figura 12.14b muestra esta
situacin. Cuando se resuelve para lo se obtiene
<
+v"- r,
1"
'\
v,
E 'f3
--Z
f3
(12.17)
1,
r,
V,
Rllrll-' = - '
V,
RE
f31) lb
-Z"
...
...
(a)
-l'
r,
t
...
f3n 1"
i~...
(b)
Figura 12.14
570
-1,
I~
RL
+
V,
EJEMPLO 12.9
5kO
2" = 3900115 kOIl 8000
Ecuacin (12.17):
0.625 n
8000
GANANCIA DE VOLTAJE
La ganancia de voltaje para el circuito de la figura 12.12 puede detenninarse usando el
circuito equivalente de la figura 12.15. Dado que
v, =
por lo que
~, =
V,
r , + (RE + f3vRE)
V
A,.
her + RE + f3DRE)
"
V,
(RE + f3vRE)
RE + f3vRE
=
r,
(12.18)
+ (RE + f3nRE)
EJEMPLO 12.10
Solucin
390 O + (8000)(390 O)
A, = - - - - - - - - - - - = 0.998
5 kO + [390 Q + (8000)(390 Q)]
571
f1(+18
V ee
VI
le
I ~ Re
t~7Hl
\,'"
V,
----.----::=::--1 Q,
'. t
2MQ
1, ,
'
~/c,
fi , = 140
P. = SO
~
le, = lB:
""$'"
...
I El
Figura 12.17
retroalimentado .
Polarizacin
Los clculos de polarizacin que vienen a continuacin utilizan cada vez que es posible simplificaciones prcticas, para proporcionar resultados ms simples. Para el lazo emisor base
se obtiene
IB,R E
RB
ENl
(lLI9)
f3,f3,R e
La corriente de colector de Q 1 es
le,
= f3JB, = ls,
que es tambin la corriente de base de Q2. La corriente de colector del transistor Q]: es
le, = f3/ B ,
lEc
EJEMPLO 12.11
Calcule las corrientes y voltajes de polarizacin de la figura 12.17 para que V" sea de la mitad
del voltaje de alimentacin (leRe = 9 V).
Solucin
18V-0.7V
17.3 V
lB =
= ---,
2MQ + (140)(180)(75 Q)
3.89x 106
La corriente de base de Q]: es entonces
le,
572
mA
4.45 lA
Ecuacin (12.20):
le: = 112.1 mA
V;Cdc)
V)dcl - VIii.
= 9.6 V
- 0.7 V
= 8.9 V
Operacin en ac
El circuito equivalente en ac para el crcuito de la figura 12.17 est dibujado en la figura 12.18. El
circuito est dibujado primero en )a figura 12.18a para mostrar con detalle cada transistor y
la colQcacin de las resistencias de base y colector. El siguiente paso es volver a dibujarlo en la
figura 12.18b para permitir el anlisis.
RB
"l
E,
B,
cI
BI
O~----~--~~--~
--
~
I
,61 In]
...
,
c~---":------''V\I'v
"
R,
-- t
/3,1",
... V"
J.,.
e,
(a)
lh l
lb2
/h2
Re
B,
e,
(J 1/ni
'..
f32/h2
,J,
"
V"
E2
lb)
IMPEDANCIA DE ENTRADA, Z;
La impedancia de entrada vista en la base del transistor Q se determina (vase la figura
12.18b) de la manera siguiente:
V, - Vu
rl
donde
por lo que
573
GANANCIA DE CORRIENTE, A
La ganancia de corriente puede determinarse de la manera siguiente:
I o = f3-ib~
- f3/b1 -
!JI
= N/Vh,) - (1 + f3)l h ,
lo
= f3f3,
lb,
IMPEDANCIA DE SALIDA, Zo
Puede obtenerse Zo aplicando un voltaje, Vo' con Vi igual a O. El anlisis que resulta
prueba que
r
r.
r.
(12.23)
GANANCIA DE VOLTAJE, A,
El voltaje de salida Vo es
()
-1('"Re
f3,f3,Ih
Re
1 _
I
v-v
,
o
Debido a que
r
"
v() = V (
- Ib r
I
1I
=V
Vo
- ---r
f3f3 2Rc
1 I
(12.24)
EJEMPLO ]2,12
Calcule, a partir del circuito ac, los valores de Z, Zo' A y A, para el circuito de la figura 12.17.
Suponga que r = 3 kQ.
"
Solucin
Z, = RBII(r, + f3J32Rc) = 2 MQII[3 kQ + (140)(180)(75 Q)]
Z
974kQ
A, = f3f3
= 3.7
574
Captulo 12
RB
_ _O - -
= (140)(180)(
R B + Z,
x lO.
Configuraciones compuestas
2 MQ
'\
2MQ + 974kQJ
3 X 10 3
r
2" ~ -'-' ~ - - - - ~ 0.12 Q
f3, f32
y
A,
(140)(180)
f3 1f32Rc
f3JJ2Rc +
(140)(180)(75 Q)
~
r ll
(140)(180)(75 Q) + 3000 Q
= 0.9984 ~ 1
El ejemplo 12.12 muestra que la conexin del par retroalimentado proporciona una operacin
con ganancia de voltaje muy cercana a 1 (al igual que con un emisor seguidor Darlington).
muy alta ganancia de corriente. muy baja impedancia de salida y alta impedancia de entrada.
-;"-'!,'nn
ID
'9
i~
Q,
pMOS
Q
"MOS
"*"
CMOS.
t lo (mAl
,
(mA)
______
+VTh
AVGS=OV
JI) "= o (el dispositivo est apagado)
\ AVcs::::+SV
ID"" est presente (el
dispositivo est encendido)
......:~J....
_ _......_
-VTh
\AVGS~-5V
ID'" estJ presente
(el di:.positivo
e~t encendido)
(a)
Ves IV)
1 0\
\
A VC;s::: V
ID"" O (el dispositivo
est apagado)
(h)
Ves
Circuito CMOS
575
V DD
=ovt;J
}--v,,=ov
(+5 V)
VGS
=-5 V;Js
G
(+5 V)
Ves
/
Q,(pMOS)
Encendido
~V"=+5V
1
S
V, = +5 V
-----4
Q,lnMOS)
"
Apagado
VGS=OV~
Figura 12.21
Q,lpMOS)
V Gs
Apagado
Q,(nMOS)
Encendido
=+5V
ENTRADA DE O y
Cuando se aplica OY como entrada al circuito CMOS, proporciona OY a ambas compuertas nMOS y pMOS. La figura 12.21a muestra que
Para el nMOS (Q):
Ves = Vi - O Y = O Y - OY = O Y
ENTRADA DE +5 V
Cuando Vi = +5 Y proporciona +5 Y a ambas compuertas. La figura 12.21b muestra que
Para el nMOS (Q):
VGS = Vi - OY = +5 Y -OY = +5 Y
VGS = Vi - (+5 Y) = +5 Y - 5 Y = O Y
O
+5
576
Q,
Q,
Apagado
Encendido
Encendido
Apagado
v, (V)
+5
Fuente de
voltaje prctica
Fuente de
voltaje ldeal
(a)
r-
~o
t
LI_~o
Fuente de
corriente prctica
Fuente de
corriente ideal
(b)
Una fuente de corriente ideal suministra una corriente constante, sin importar la carga que
est conectada a ella. Existen muchos usos en electrnica para UD circuito que proporciona una corriente constante a una impedancia muy alta. Los circuitos de corriente constante pueden
construirse si se utilizan dispositivos FET, dispositivos bipolares y una combinacin de estos componentes. Hay circuitos que se usan en forma discreta y otros ms adecuados para
operacin en circutos integrados. Consideraremos algunas fonnas de ambos tipos en esta
seccin y en la seccin 12.8.
Por tanto, el dispositivo opera como una fuente de corriente con un valor de lOmA. Aunque el
JFET real tiene una resistencia de salida, la fuente de corriente ideal seria una fuente de 10 mA,
como se muestra en la figura 12.23.
Vp =-4 V
'='
..
577
EJEMPLO 12.13
RD
1.2 kO
t----\:"
los.\ = 4 mA
\//-' = ~3.5 V
...
Solucin
VH
VB =
...
R,
R,
R,
(-VEE )
VE = V B - 0.7 V
con
lE
VE - (-VE")
le
RE
EJEMPLO 12.14
5.1 kQ
R,
5.1 kQ + 5.1 kQ
5. i
k"~
5.1 kQ
2kQ
= VB -
lE ~
-20 v
578
VE
Captulo 12
9.3 V
0.7V
= -10 V
- 0.7 V
= -10.7 V
VE - (-Va')
-10.7 V - (-20 V)
RE
2kQ
4.6SmA
2kQ
Configura.ciones compuestas
(12.25)
Un punto principal a considerar es que la corriente constante depende del voltaje del diodo
Zener. el cual permanece constante y la resistt::ncia del emisor RE" El voltaje de la alimentacin
Vt.E no tiene efecto sobre el valor de l.
EJEMPLO 12.15
~I
+
6.2 v
2.2 kQ
1.8kQ
Figura 12.28
-18 V
Circuito de corriente
constante para el ejemplo 12.15.
Solucin
Ecuacin (12.26):
6.2 V - 0.7 V
; 3.06 mA
3 mA
1.8kQ
una corriente de salida que es el reflejo o espejo de una corriente constante que se desarroll en
579
+vcc
Q2
...
un lado del circuito. El circuito es en particular adecuado para la fabricacin de le. debido a
que requiere que los transistores utilizados tengan idnticas cadas de voltaje base-emisor e
idnticos valores de beta. Los mejores resultados se logran cuando los transistores se fonnan al
mismo tiempo en la fabricacin dellC. En la figura 12.29 la corriente Ix del transistor Q yel
resistor Rx se refleja en la corriente 1 a travs del transistor Q2'
Las corrientes Ix e 1 pueden obtenerse utilizando las corrientes de circuito listadas en la
figura 12.30. Suponemos que la corriente de emisor (lE) para ambos transistores es la misma
(Q y Q2' siendo fabricados uno junto a otro en el mismo microcircuito). Las dos corrientes de
base del transistor son aproximadamente
"2 es un reflejo de la de
(12.27)
la corriente Ix que fijan Vce y Rx se refleja (o es un "espejo") en la corriente del colector de Q,.
Se dice que el transistor
es un transistor conectado como diodo, debido a que la base y
el colector estn conectados juntos (en corto).
+vcc
IX~
Rx
ht
.-
lE
580
t 2;E
t ...
lE
--
Q,
lE
"="
-------------------
Calcule la corriente reflejada, r en el circuito de la figura 12.31.
EJEMPLO 12.16
+12 V
1.1 k!1
Figura 12.31
Solucin
12V-0.7V
Ecuacin (12.27):
= 10.27 mA
1.1 kQ
en el circuito de la figura
EJEMPLO 12.17
Q,
Figura 12.32
Solucin
La corriente Ix es
Por tanto,
6 V - 0.7 V
Ix =
= 4.08mA
1.3 kQ
581
La figura 12.33 muestra otra forma de reflejo de corriente para proporcionar mayor
impedancia de salida que la de la figura 12.29. La corriente a travs de Rx es
Ix =
V cc - 2VBE
lE
= lE + -
f3
f3
Rx
+ 1
= - - - lE = lE
f3
De nuevo, vemos que la corriente de salida 1 es un "reflejo" del valor de la corriente que se fij
a travs de Rx'
La figura 12.34 muestra otra forma de reflejo de corriente. El JFET proporciona una corrient constante de valor 1DSS' Esta corriente se refleja, dando como resultado una corriente a
travs de Q2 del mismo valor:
+vcc
+V
Ix
Rx
IE/~
lE
~I
----
Q3
Q,
Q,
IDSS
Ql
~l
Q,
Q,
...
Figura 12.33 Circuito reflejo de corriente
con impedancia de salida ms alta.
582
i"'1
\ '1
--
\'10----1
Figura 12.35
Circuito de amplificador
diferencial bsico.
Polarizacin
Consideremos primero la operacin de polarizacin del circuito de la figura 12.35, Con entradas de ac que se obtuvieron de fuentes de voltaje. el voltaje dc en cada entrada est esencialmente conectado a O V como se muestra en la figura 12.36. Con cada voltaje de base a O V, el
voltaje de polarizacin del emisor comn es
\'11::= () V
Figura 12.36
Polarizacin de un circuito
de amplificador diferencial.
583
VEE - 0.7 V
VE - (-VEE )
(12.28)
= -""'------
RE
RE
Suponiendo que los transistores estn bien pareados (como sucedera en IC),
lE
le = le = 1
2
2
(12.29)
EJEMPLO 12.18
3.9kQ
3.9kQ
V"2
VOl
Q2
'E
V'I
V'2
3.3 kQ
Figura 12.37 Circuito de amplificador
diferencial para el ejemplo 12.18.
-9v
Solucin
9V - 0.7 V
2.5mA
Ecuacin (12.28):
3.3 kQ
lE
le
=-
2.5 mA
= 1.25 mA
El voltaje del emisor comn es entonces -0.7 V y, en cambio, el voltaje de polarizacin del
colector est cerca a 4.1 V para ambas salidas.
Para analizar en ac el circuito vuelve a dibujarse en la figura 12.39. Cada transistor se reempla
za por su equivalente en ac.
584
+Vcc
I
V
'"
Q,
B,
\
.....
e,
",
'..."
V"
VOl
/3Jbl
Re
Re
~t{e,
E,
--
e,
v"'
le,
t ...
/3: lb~
B,
,
"
'V
E,
V,::,
..l,.
(l + f3z)I~
(1 + (3 1) 1"1
R:
+vcc
Q,
Q,
V
"
585
--1",-
Figura 12.41
Equivalente de ac del
base puede calcularse utilizando la ecuacin de la LVK (ley de voltaje de Kirchhoff) en la base
1 de la entrada. Si se supone que los dos transistores estn bien pareados
lb,
r.
lb,
"
"
lb
r,
Con RE muy grande (idealmente infinito), el circuito para obtener la ecuacin de la LVK se
simplifica al de la figura 12.42, del cual podemos escribir
~
por lo que
l b --
V
-
"
2r,
fJ-'-'
entonces
2r,
Vi
fJ-' Re
~ -
2r 1
f3R e
Vi
2fJr,
por lo que la magnitud de la ganancia de voltaje de una sola terminal en uno u otro colector es
(12.31)
+
v"
"v
1
586
ri~
-~
Ti
Figura 12.42
calcular 'b"
Calcule el voltaje de salida en una sola tennina!, V(I l' para el circuito de la figura 12.43.
EJEMPLO 12.19
+9 V
47ka
''1 =t;2
=20 kfl
~,=~,=75
43 ka
-9 V
Solucin
193 ;.A
43kO
La corriente del colector es entonces
lE
= 96.5 f.JA
2
por lo que
El valor de re es
r ,. =
26
0.0965
" 2690
= 87.4
2(269 O)
la cual proporciona un voltaje ac de salida de magnitud
V" = AYi = (87.4)(2mV) = 174.8mV = O.175V
587
r.,
v,
+ 2([3 + J)R E
Y;
[3V;Rc
Vo = / cR e = [3/"R e = ---'----'-"---r, + 2([3 + J)R E
proporcionando una ganancia de voltaje de magnitud de
(J2.33)
+vcc
Re
Q,
Q,
Figura 12.44
comn.
1,
--
(~+\) 1,
Figura 12.45
588
2(/3+\) I,t
Conexin en modo
EJEMPLO 12.20
Solucin
75(47 ka)
Ecuacin (12.33):
0.54
20 ka + 2(76)(43 ka)
+Vce
Re
Re
RI
de la figura 12.46,
589
EJEMPLO 12.21
Vi
'\
Q,
r,:=200kD.
fJ, = 75
R,
8.2 kD.
5.1 kQ
-y v
Figura 12.48
Solucin
Usando
RE;
ro ; 200 kQ da
A, ;
12.10
75(10 kQ)
;--~~--
ri + 2(/3 + J)R E
24.7
X }()-3
11 kQ + 2(76)(200 kQ)
CIRCUITOS DE AMPLIFICADOR
DIFERENCIAL BiFET, BiMOS
YCMOS
Aunque la seccin anterior proporcion una introduccin al amplificador diferencial utilizando dispositivos bipolares, las unidades que se encuentran disponibles en el mercado, tambin
usan transistores JFET y MOSFET para construir estos tipos de circuitos. A una unidad de le
que contenga un amplificador diferencial usando transistores bipolares (Bi) y de unin de
efecto de campo (FET) se le llama circuito SiFET A una unidad fabricada utilizando transistores bipolares (Bi) y MOSFET (MOS) se le llama circuito SiMaS. Un circuito construido con
transistores MOSFET de tipo opuesto es un circuito CMOS.
Los circuitos que se van a usar a continuacin para poder mostrar los diversos circuitos de
varios dispositivos son principalmente simblicos, debido a que los circuitos reales utilizados
en los le son mucho ms complejos. La figura 12.49 muestra un circuito BiFET con transistores JFET en las entradas y transistores bipolares para proporcionar la fuente de corriente (utilizando un circuito espejo de corriente). El espejo de corriente asegura que cada JFET est
operado a la misma corriente de polarizacin. Para la operacin en ac el JFET proporciona una
alta impedancia de entrada (mucho mayor que la que se emplea cuando se usan solamente
transistores bipolares).
La figura 12.50 muestra un circuito que utiliza transistores de entrada MOSFET y transistores bipolares para las fuentes de comente, proporcionando con esto a la unidad BiMOS
impedancias de entrada todava ms altas que la BiFET. debido al uso de transistores MOSFET.
590
-v
Figura 12.49 Circuito amplifcador diferencial BiFET.
Entrada -
~+V
Figura 12.51
Amplificador
diferencial CMOS.
12.11
El anlisis por computadora de diversos circuitos compuestos puede obtenerse con facilidad
usando PSpice. Todava debe describir el circuito individual, pero unos cuantos minutos son
suficientes para producir un listado del circuito y los resultados deseados.
12.11
591
Se pueden usar varias lneas de PSpice para especificar los detalles del anlisis en ac
deseado.
Para especificar la seal ac de entrada:
VI
NI
N2
AC
VOLTAGE
p. ej.,
VI
AC
JOMV
Vi = JO mV (ac)
.AC
UN
NS
FS
FE
p. ej.,
.AC
UN
JOKH
IOKH
(Ji = 10 kHz)
Para especificar la salida: Habiendo solicitado el anlisis en ac, se puede incluir una
Hnea de impresin que liste los voltajes o corrientes del circuito deseados. La forma de la lnea
de impresin es
.PRINT AC VOLTAGE_UST
p. ej.,
.PRINT AC V(1)
V(6)
I(RO)
V(3,4)
NEAS DE MODELO
1. Para un dispositivo BJT la lnea de modelo incluye la beta del dispositivo .
.MOOEL
DEV_NAME
NPN
(BF = _ )
p. ej.,
.MOOEL
TRANI
NPN
(BF = 200)
OEV_NAME
NJF
VTO =
BETA =
p. ej.,
.MOOEL
JFET canal n: VTO =
FET3
Vp
VTO = -4
NJF
BETA = 0.625E-3
OEV_NAME
PMOS o NMOS
(VTO = __)
p. ej.,
.MOOEL
MOSA
PMOS
(VTO = -2V)
pMOS con Vr = -2 V
592
CIRCUIT PESCRlPTIDN
VOD a o 20V
RGl '2 o J.JH'EG
RDl 3 8 2.0'
RSl 4
680
CS:' 4 o looCF
el 1 ;Z O.OSlJF
el ) s O.05UF
RG2 S o J.3MEG
e
o
o
R02 6
RS2 i
2.4K
680
CSl 7
100Ul'
C) 6 9 0.05U1"
RL 9 o lMEe
J1 ) :2 .; NFET
J2 6 5 7 NFE'l'
.JltODEL NFE'I' NJF ~-~ ..... bE"T1\--O.f>25E-'3
VI 1 o AC 10M\!
,AC UN 1 10KH 1010-1
.OP
.PRI~~ AC V(l) V{J} V(6) V(9)
.OPTIOHS NOPAGE
P~ERS
HJF
V"I"O
-4
BETA
625.000000E-06
Io100E
0.0000
5) SO.28E-06
9)
0.0000
(
(
(
l}
(
(
TEXPERATtJRE -
HODE
50.21JE-06
6)
13.3270
2)
VOLTAGE
(
(
13.1~10
3)
7)
1.8908
27.000 cEe e
NOn!
VOLTAGE
(
,
4)
8)
1.6906
20.00DO
VOLTAGE:
SOURCE
CURRENTS
._
CURIU!NT
VDD
-5.561E-03
l.llE-Ol
~TTS
.*
-.....
J2
J1
"""
MOllE!.
'0
2.78E-03
VOS
"l. 89t+OO
1.l4E+Ol
VDS
2.1SE-Ol
-l.89E+OO
1.14E+01
2.6.4E-03
""
-_.*
JFETS
2.UE-03
TZKPERATURE
AC ANALYSIS
27~OOO
FREQ
V(l)
V(3}
V(6}
V(')
1.OOOE+04
1.000E-02
6.323E-02
3. 992E-01
3.9921-01
DEG e
VDD (+20V)
RD ,
RD,
2.4ill
I DDS = 10 roA
V p = -4 V
2.4 ill
e,
e,
e,
O.05~F
O.05!1F
Q,
Q,
O.05~F
V;
lOmV
'\,
RG,
RG,
3.3 M.Q
R"
680Q
I~~!1F
3.3MQ
RS2
680Q
RL
lMQ
C'2
J(Xl~F
.".
593
VGSQ
= - 1.89 V,
gm
= 2.64 mS
(gm
= 2.6 mS en el
ejemplo 12.1)
Resultados ac:
Av]
A
V
"
"
=
=
V(3)
VO)
V(6)
V(3)
=
=
6.323 x 10-2
I x 10-2
3.992 x 10- 1
6.323 x 10-2
= 6.3
= 6.3
594
Ejecute Una simulacin para obtener el archivo de salida FIG 12-54.0UT. En la figura 12.55 se
proporciona una versin editada. Compare los valores de polarizacin usando el esquema con
los de la figura 12.52 obtenidos cuando se utiliza la versin de DOS de PSpice (Ver. 6.0).
Compare tambin las magnitudes de la seal localizadas mediante el uso de ambos mtodos.
Los resultados se comparan bien.
VOD~
20V
R02
-=-
~C1
~273~
"
.0
0.05uF
0165ur
Vi
10mV ~
RGl
RS1
3.3MEG
_..
680
CIRCCIT
R ROl
e51
20u r -'--
R-RG:
R-RL
RL
RS2
3.3MEG
680
~20uF
10k
DESCRIPTla~
$~
0002 SN OCa:
0003 680
$~-OC04 3.3MEG
$N 0003 OUF
o SI>
:;-RS:
RG2
2_~K
o St'-0005 10k
$N 0006 $N 0004 O.Q5uF
e-e:
:;:-es:
R-:;n2
R-RS2
R-RG2
$!;-OC09 3.J!'IEG
$:-; OC02 $N 0009 c. Q:>1.J.f"
$N 0008 20U!"
$~ 0007 SN 0005 ~.Q?ur
C-C2
e-es::
e-eo
J-';::
J-":;3
7-':DO
SS-OOOi $N-0009
--'.'i
.pRrN'I'
NJf
S~';':'L
NODE
~;~=~~;;!
('W
OC05';
(SN-OOO-";.
(SN~0009;
SIGNA!. 51AS
so:..:.:,:,rm~
\'CLT;"GE
20.COCC,
~:0L':'>.Gt
:3.2730
:C'7.')E-D6
~.$oc6':
:::.CC00
':.0000
1. 9061
::>.2730
F~EQ
V~(SN_OOC5:
"M(S:-I 0')06)
:.CQOE"'C';
3.2;OE-C1
:.ODOE-02
Figura 12.55
VI"!(S~ . ::OC21
~.J:St-C2
','X($!> ::-Q07;
3.231E-Ol
12.11
595
CIRCOXT DESCRIPTICN
vcc: 8 O 20V
al 8 2 15K
R220 7R
RCl. 8 3 2.2K
ltE1 O 11::
R3851!51::
R4504.7k
RC2 8 Ei 2.aR
RE270lJl.:
BL 9 Q l.JOlQ
Q1J24BJT
Q26!57BJT
C1 1 2 10Ur
C2 3 S 10l]?
C3 6 9 lOoP
CS! O SDDar
CS2 7 O SOOO'F
VI 1 O .le 25UV
.KOOEL 8JT tIPIl(BP-aOO IS-7E-15)
.le LIIf l' 1JQJ 1101
IS
'ti
IIODE
1)
5)
9)
7.000000E-15
BF
..
lit
200
1
1
JQt
27.000 'D'BG
'1'I!IIPIIRA'l'IlIlB vot.'l'AGE
lI01)E;
(
{
3)
7)
IIODE
11.2430
4.0603.
VOLTAGE
4)
4.0003
8)
20.0000
VI
0.0008+00
TO'J'AL POIf!:R D%SSIPA'l'IOIf
1fM"l"S
2. oaB-al
AC ANALYSIS
FIlEQ
1.oooE+03
TBMPERATURE -
VIl)
2.~OO~5
V(3)
2.5582-03
VIO)
V(')
8. 625S-Gl
8.625E-Ol
27.000 DSG
VccC+20 V)
8
R,
Rc ,
R,
2.2kO
15kO
e,
e,
15kO
e,
1O~
Q,
1O~
Vi
~V
Q,
P=
4.7kO
R,
4.7kO
I~~~F
RE,
lkO
.,..
'r
596
200
R,
'\,
IO~F
/3= 200
4
25
=
=
I DDS
10 mA
Vp
-4 V
Rc ,
2.2kO
RE,
IkO
...
Re
IMO
es,
I2O~F
....
.,..
donde f3" 200 e Is" 7 x 10-' causan V8E = 0.7 Ven el modelo PSpice. La seal de entrada es
V;
UN 1 lKH IKH]
= 4.7 V,
v,'0 =
4.0 V,
([3
le = 3.98 mA
= 200)
V8E = 0.7 V
Resultados de ac:
A
= ~ = V(3)
"V
V(I)
"
= 102.3
V,
A =-'
" V,,
8.625 x
V(3)
2.558 x 10-5
1()-4
,,--,,----
= 337.2
Otra comparacin de los resultados que se ohtuvieron con los dos mtodos con los que se
puede hacer, involucra a r, a partir del listado PSpice
= r, = [3r,
podemos escribir
r,
re ::;: -
[3
:::;
1.3
103
;;;: 6,5
.Q
200
597
vcc
+,---------t----ooD"~--------------~------,
2DV ~
R81
2.2k
1Sk
C;
6535
RB2
RS1
4.7
1k
CS1
--r- 20u r
~! CS2
084
4.7k
~ ,"k'"
20ur
Figura 12.58 Circuito del centro de diseo para analizar un amplificador BJT de dos etapas.
CI~CUIT
DESCRlPTION
11.11.
Q_Ql
R RDl
$N~OOOJ
R-RSl
R-RBl
R-RB2
e-esl
e-el
c-ei
'"F
V-+20
Q::::02
R R02
R-M2
R-RB3
'"
R-RB4
e-cs2
e-e2
R-RL
V-Vi
+SIN
o Ti(
$N-0004 $N 0001 Sk
$N-OOOl o 4.7le.
$N-0003 o 20uf
$N-0002 $N 0005
$N-0006 $N-OOOl lUF'
$N:0004
Oc 20
SR 0007 $N 0005 Sil! 0008 Q2N390-'-X
$N-0004 $N-0007 2.2k
SN:0008 o 1k
$N 0004 $N 0005
SN-0005 o 4.7k
$N:0008 o 20uF
$N 0007 $N 00P9 lUF
SN-0009 o IOk
$N:0006 o De o AC 25uV
25uV
.PRIN'T
1kHz o o o
VM( [SN_OOOSJ)
11.
NOOE
VOLTAGE
($N Oa01}
($R-0003)
(SN-OOOS)
($N-0007)
($N::::0009)
.....
Figura 12.59 El listado Hg.
OUT (editado).
598
12~58.
4..652.0
3.9519
.; .6520
11.3790
0.0000
NODE
VOLTAGE
($N 0002)
l1.3790
($N-00Q4)
20.0000
CS-N-0006)
0.0000
($t(0008)
3.9519
AC ANALVSIS
FREO
1.000E~O)
2.367[-01
2.500E-05
1.460E-03
RL
1 Dk
f32
= (89.4)2 = 7992
8000
Darlington Acplifier
....
CIRCUIT DE:SCRIP'l'ION
.aP'I'IONS NOPAGE
ENe
.....
15
sr
'F
SR
NR
'PI<
100.000000E-18
89.4
1
1
0.0000
5)
6)
TEMPERATtJRE
NOOE
(
;;c
VOLTAGE
3)
8.9155
27.000 OEG
NODE
VOLTAGE
(
4)
8.0632
18.0000
3.72E-01
WATTS
TE."1PER,\'l't,'RE
ve.;)
9.936E-02
27.000 DEG
V{S)
9,936t-02
+Vcc (18 V)
6
RB
3.3 Mn.
e,
0.5 ~F
Q,
40.5C~2F
V,
'''5
lOOrnV
RL
MQ
o
Figura 12.61
"*"
12.11
599
Polarizacin:
VB, = V(2) = 9.65 V
VE, = V(4) = 8.06 V
lB,
= 2.53 !lA,
le,
= 0.23 mA
le, = 20.4 mA
= 8100
Es difcil forzar el modelo de transistor PSpice para que coincida exactamente con el
modelo de transistor ideal usado en la figura 12.12. Observe que los resultados de PSpice
proporcionan
V BE , = 0.852 V
V BE , = 0.736 V,
mientras que el modelo utilizado en la figura 12.12 especifica VBE (D) = 1.6 V (casi lo
mismo que 0.736 V + 0.852 V).
Operacin en ac; para una entrada de Vi = 100 m V, la salida en el listado del PSpice es
Vo = V(5) = 9.936E-2 = 99.36 mV
A,.
9.936 )( 10--2
V(5)
=
V(l)
= 0.9936
10- 1
en tanto que los resultados del ejemplo 12.10 ofrecen A, = 0.998. que est bastante cerca.
VD050SV
1I15125PX
1122100101
.KOOEL PM PItOS (V'l'O--2V)
.MODa. 10( RIIOS (V'1"O-2V)
Vl'105V
.De VI o 5 5
.PlUM oc V(2)
.OP1'IORS lfOPAGE
.EIII>
VI
600
_s
-2
KP
20.00DDOOE-06
20.000000g-06
oc TRAHsY2R CURVES
O.OOOE+OO
5.000E+OO
V(2)
5.000E+OO
8.3fiOE-08
v,----"-1
~----v()
(O V o 5 V)
Figura 12.63
de PSpice.
de OVa un valor dc de +5 V. el voltaje de salida calculado se lista con el programa PSpice. Esta
variacin de voltaje de entrada la proporciona la lnea
.De VI O 5 5
que vara VI desde O a 5 V con un valor final de 5 V. El listado ofrece los datos de salida
VI " O V
V(2) " 5 V
VI " 5 V
V(2)
OV
se demuestra que el circuito opera como un inversor lgico, ya que proporciona el voltaje de
salida opuesto.
PROBLEMAS
1. Para el amplificador en cascada lfET de la figura 12.64. calcule las condiciones de polarizacin
de para las dos etapas idnticas, usando JFET con IDss = 8 mAy V p = -4.5 V.
+18 V
2.2 kn
2.2 kn
0.05 lF
U.05 )lF
V
20mV
IOMl
IOMn
390n
390n
i
...
...
2. Para el amplificador en cascada JFET de la figura 12.64, utilizando JFET idnticos con
IDSS ==
8 mAy Vp = -4.5 Y, calcule la ganancia de voltaje en cada etapa, la ganancia general del amplificador
y el voltaje de salida V o .
Problemas
60l
3. Si ambos JFET del amplificador en cascada de la figura 12.64 son cambiados por otros que tengan
las especificaciones 1DSS = 12 mA y Vp = -3 Y, calcule la polarizacin resultante de cada etapa.
4. Si ambos JFET del amplificador en cascada de la figura 12.64 son cambiados por otros que tengan
las especificaciones 1DSS = 12 mA y V p = -3 Y Y y(", ::: 25 pS, calcule la ganancia de voltaje
resultante para cada etapa, la ganancia de voltaje general y el voltaje de salida V o '
5. Para el amplificador en cascada de la figura 12.64. utilizando JFET con especificaciones I Dss = 12
mAy Vp = -3 Y YYo" = 25 pS. calcule la impedancia de entrada del circuito (Z) y la impedancia de
salida (Z).
6. Para el amplificador en cascada BJT de la figura 12.65. calcule los voltajes de polarizacin dc y la
corriente de colector para cada etapa.
+15 V
5.1 k!1
24 kQ
24kQ
5.1 kQ
0.5 F
t-----ll--- Ve
0.5 F
V
25 ~V
---1t---t---i
~=
fi= 150
150
6.2kQ
6.2k!1
1.5kQ
...
1.5kQ
...
...
...
7. Calcule la ganancia de voltaje de cada etapa y la ganancia de voltaje en ac total para el circuito
amplificador en cascada BJT de la figura 12.65.
8. Para el circuito de la figura 12.65 calcule la impedancia de entrada (Z) y la mpedancia de salida
(ZJ
9. Para el amplificador en cascada de la figura 12.66 deduzca los voltajes de polarizacin y la corriente de colector de cada etapa.
+lOV
1.8kQ
24kQ
2.nn
0.05 ~F
V;.
2mV
---11--r-~'"
lOM!1
330n
602
...
= 6 roA
Vp =-3V
1D55
+
lOO~F
...
p= 150
8.2kQ
2.2kQ
10. Para el circuito de amplificador de la figura 12.66. calcule la ganancia de voltaje de cada etapa y la
ganancia de voltaje general del amplificador.
11. Calcule la impedancia de entrada (2) y la impedancia de salida (2) para el circuito amplificador
de la figura 12.66.
12. En el circuito amplificador cascode de la figura 12.67. calcule los voltajes de polarizacin V R
Vs:: y Ve:'
-+-20 V
1.5 kQ
7.5 kQ
50 >'
.r
Q,
P=200
6.2 kQ
1O>'
V
lO~V
-----.I,I--~--I
-1
Q,
p= 200
3.9kU
1kQ
...
*' 13.
Figura 12.67
Problemas 12-14.
Para el circuito del amplificador cascode de la figura 12.67. deduzca la ganancia de voltaje. A". y el
voltaje de salida. Vo .
14. Calcule el voltaje de ac a travs de una carga de 10 kQ conectada a la salida del circuito de la figura
\2.67.
15. Para el circuito de la figura 12.68. calcule el voltaje de polarizacin de, VE.' Y la corriente de
emisor.I;:!.
+16 V
2.4MQ
0.1
~F
---"',,1;1 --L----1'" Q,
V,~
120rnV
(~D =60(0)
VsE =1.6V
+:1
oV"
20J-lF
510 Q
* 16. Para el circuito de la figura 12.68, calcule la ganancia de voltaje del amplificador.
Problemas
603
17. Para el circuito del par retroalimentado de la figura 12.69, calcule los valores de polarizacin de de
V B , Vc~elc
+16 V
loan
___--+---1{---v
120rnV
-----}I--r---l
~,
~, = 160
~, = 200
l.5MO:
* 18.
19. Detennine cules transistores estn apagados y cules estn encendidos en el circuito de la figura
12.70 para una entrada de:
a) VI = O V, V, = O V.
b) VI = +5 V, V, = +5 V.
e) VI = O V, V, = +5 V
QI
v,
v,
---+-~-----'
.... +5V Q,
VI
QV
QV
+5V
+5V
604
V2
QV
+5V
QV
+5V
V,
* 23.
~1
~1
fi=
fi = 200
100
2kn
+
4.3 kQ
J.5kQ
J.8kQ
4.3 kQ
5.1 V
J.2kQ
-12 V
-18 V
Figura 12.71
Figura 12.12
Problema 21.
Problema 22.
* 25.
+12V
+18 V
2mA
2.4 kQ
2kQ
r---c
fi= 250
Q,
p= 200
Figura 12.74
12.9 Circuito de
Problema 24.
amplifi~ador
Figura 12.75
Q3
Problema 25.
diferencial
26. Calcule los valores de polarizacin de le y Ve para los transistores pareados de la figura 12.76.
+15 V
4.7kQ
-15 V
Problemas
605
27. Haga un clculo de los valores de polarizacin dc de le y Ve para los transistores pareados de la
figura 12.77.
* 29.
18kQ
18 kQ
+12 V
I----v,::'
V'I----I
8.2 kQ
8.2 kil
t----
2mA
v"
-18 V
\/, '"
IOmV
+12 V
36kQ
36kQ
7.5 kQ
lOkQ
+------v"
-12 V
V, =
2mV
Figura 12.79
Problema 29.
33 kQ
Figura 12.78
Problema 28.
-12 V
* 30.
Escriba un programa PSpice para calcular el voltaje de polarizacin del amplificador JFET en
cascada de la figura 12.64, usando l DSS = 12 mA y V p = -3 V.
* 31.
Escriba un programa PSpice para calcular el voltaje de salida, Vo ' para el circuito JFET en cascada
de la figura 12.64, empleando lDSS = 12 mA, Vp := -3 V YYu .\":: 25 flS.
* 32.
Escriba un programa PSpice para calcular el voltaje de salida de cada etapa del amplificador a BJT
en cascada de la figura 12.65.
* 33.
Escriba un programa PSpice para calcular la infonnacin del punto de operacin del transistor y el
voltaje de salida para el circuito amplificador Darlington de la figura 12.68.
* 34.
Escriba un programa PSpice para listar los voltajes de de para los siguientes juegos de entradas
para el circuito CMOS de la figura 12.70.
a) V, = O V. V, = O V.
b)
c)
V, O V Y V, +5 V.
V = +5 V. V2 = +5 V.
606
CAPTULO
Tcnicas de fabricacin
de circuitos discretos
e integrados
13.1
INTRODUCCIN
607
Bobinas de
calentamiemo
por induccin
Bote de grafito
--
Silicio de
alta pureza
Figura 13.1
MOllim\en\o
de las bobinas
magnitud de estas corrientes hasta que se desarrolla suficiente calor para fundir esa regin del
material semiconductor. Las impurezas del lingote entrarn en un estado ms lquido que
el material semiconductor que las rodea. Si las bobinas de induccin de la figura 13.1 se mueven
lentamente hacia la derecha para inducir la fusin de la regin vecina, las impurezas "ms
fluidizas" "seguirn" a la regin fundida. El resultado neto es que un gran porcentaje' de las
impurezas aparecern al extremo derecho del lingote cuando las bobinas de induccin hayan
llegado a ese extremo. Este lado de la pieza con impurezas puede despus cortarse y se repite
el proceso completo hasta que se llega al nivel de pureza deseado.
El siguiente paso en la secuencia de fabricacin es la fonnacin de un solo cristal de
gennanio o silicio. Esto se logra. por lo general, usando la tcnica Czochralski; la figura 13.2a
muestra el aparato empleado por esta tcnica. El material policristalino primero se transfonna
en un estado fundido por medio de bobinas de induccin. Luego se sumerge una "semilla" de
J
_' Llenado con argn
--t1-,MOlO<
despus Il.e la e"l<l.cu<\cin
Barr3 de estiramiento
/' rotativa
/" Cua soporte
Mirilla
SemiJla
Cuello
(b)
Bobinas de calentamiento
Susceptor de carbn
Silicio
"fundido"
608
(a)
(e)
cristal nico del nivel de pureza deseado en el silicio fundido, y se retira gradualmente mientras gira despacio el eje que sostiene la semilla. Confonne se va retirando la "semlla", sobre
ella crece una estructura monocristalina de silicio, como se muestra en el "cuello" del1ingote
en la figura 13.2b. Los lingotes de monocristal resultantes son por lo general de 6 a 36 pulgadas de longitud, y de I a 8 pulgadas de dimetro, y se cree que tendrn para 1997 dimetros de
12 pulgadas. En la figura 13.2c aparece un lingote y un horno CzochralslO.
Crecimiento de la unin
Los diodos de este tipo se forman durante el proceso de estiramiento de cristal Czochralski. Se
pueden aadir altemadarnente impurezas tipo p y n al material semiconductor fundido en el
crisol, y da como resultado una unin p-n cuando el cristal se estira como se indica en la figura
13.3. Despus de rebanar, el dispositivo de rea grande puede cortarse en grandes cantidades
(a veces miles) de diodos semiconductores de rea ms pequea. El rea de los diodos de unin
por crecimiento es lo suficientemente grande para manejar altas corrientes (y por tanto tener
valores nominales de potencia altos). Sin embargo, el rea grande introducir efectos capacitivos
indeseables en la unin.
Aleacin
"po~
"Semilla"
Uninp-n
Proceso de
"rebanado"
~undida
El proceso de aleacin dar como resultado un diodo semiconductor del tipo de unin que
tambin tendr un alto valor nominal de corriente y PIV grande. Sin embargo, la capacitancia
de la unin es tambin grande. porque el rea de unin tambin es grande.
La unin p-n se forma poniendo primero una impureza tipo p en un sustrato tipo n y
calentando ambos hasta que sucede la licuefaccin y los dos materiales se juntan (figura 13.4),
El resultado es una aleacin que cuando se enfra produce una unin p-n en la frontera entre la
aleacin y el sustrato. Los papeles que desempean los materiales tipo 11 y P pueden
intercambiarse.
Material
s, 'p",a ,,oe
Unin p-n
-----.. ~ --r
-+
'-:mato tipo n
Difusin
El proceso de difusin para fonnar diodos semiconductores de unin puede emplear difusin
slida o gaseosa. Este proceso requiere ms tiempo que el proceso de aleacin, pero es
relativamente barato y puede controlarse con mucha ms precisin, La difusin es un proceso
por el cual una alta concentracin de partculas se "difunde" en una regin que la rodea con
menor concentracin. La principal diferencia entre los procesos de difusin y aleacin es el
hecho de que no se llega a la licuefaccin en el proceso de difusin. Solamente se aplica calor
en el proceso de difusin para incrementar la actividad de los elementos involucrados.
13.3 Diodos discretos
609
Se aplica calor
~".\\
Se aplica calor
----.", \ ~
1;
Depsito
de Indio
1;
Sustrato
tipo n
Atmsfera gaseosa
con partculas de
Indio
Indio
'"removido"
p
Proceso
de corte
ProcesO
de corte
Crecimiento epitaxial
El trmino epitaxiaf se deriva de las palabras griegas epi, que significa "sobre", y taxis, que
significa "arreglo". Una oblea base de material n+ se conecta a un conductor metlico, tal como
se muestra en la figura 13.6. La n+ indica un nivel de dopado muy alto para una caracterstica
de resistencia reducida. Su propsito es actuar como una extensin semiconductora del conductor y no como el material tipo n de la unin p-n. La capa tipo n se depositar sobre esta capa
usando un proceso de difusin, como lo indica la figura 13.6. Esta tcnica de utilizar una base n+
da al fabricante ventajas definitivas de diseno. Luego se aplica el silicio tipo p usando una tcnica de difusin y se agrega el conector metlico del nodo, tal como se muestra en la figura 13.6.
(regin aislante)
610
13.4
FABRICACIN DE TRANSISTORES
La mayoria de los mtodos que se usan para fabricar transistores son simplemente extensiones de
los mtodos usados para elaborar diodos semiconductores. Los mtodos que con ms frecuencia
se emplean actualmente nc1uyen unin por aleacin, crecimiento de la unin y difusin. El
estudio de cada mtodo ser breve, pero se incluirn los pasos fundamentales de cada uno.
figura 13.7. Luego se calienta toda la estructura hasta que se funde y cada punto se une en
aleacin a la oblea de la base, dando como resultado las uniones p-n indicadas en la figura 13,7
como se describi para los diodos semiconductores.
El punto de colector y la unin resultante son ms grandes para soportar la corriente, y la
disipacin de potencia ms alta en la unin colector-base. Este mtodo no se emplea tanto
como la tcnica de difusin que se describir brevemente, pero todava se usa mucho en la
fabricacin de diodos de alta potencia,
Crecimiento de la unin
Se usa la tcnica Czochralski para fonnar las dos uniones p-n en un transstor de unin por
crecimiento. El proceso, COfia se muestra en la figura 13.8, requiere que el control de la impureza
y la relacin de retiro sean tales que aseguren el ancho adecuado de la base y los niveles de
dopado de los materiales tipo n y p. Los transistores de este tipo estn limitados por lo general
a un valor nominal menor de 1- w.
Barra de estiramiento
del cristal
Semilla
Difusin
El mtodo de fabricacin que ms se utiliza en la actualidad es la tcnica de difusin, El
proceso bsico se present en el anlisis de la fabricacin de diodos semiconductores. La
tcnica de difusin se emplea en la produccin de transistores en meseta y planares, donde
cada uno de ellos puede ser de tipo de difusin O epitaxial,
En el transistor pnp en meseta de difusin, el primer proceso es una difusin tipo n en una
oblea tipo p, como se aprecia en la figura 13.9, para fonnar la regin de la base. Luego, se
difunde o se une en aleaCn el emisor tipo p a la base tipo n. Despus se hace una corrosin
para reducir la capacitancia de la unin del colector. El trmino "meseta" se deriva de su
similitud con la formacin geogrfica. Como se dijo anteriormente en el estudio sobre la
fabricacin de diodos, la tcnica de difusin permite un control muy preciso de los niveles de
dopado y el espesor de las diversas regiones.
"
Fundido
Atmsfera gaseosa
=,
'---,.\\) J,;
i~
#;1
/' ) / I ) \
Se aplica calor
C')
lb)
lo)
611
e
Figura 13.10 Transistor epitaxial
en meseta.
E
e
FIgura 13.11 Transistor planar.
+".
---'"- -'
-----;
~1/4Pulg~1
"~"
612
Desarrollos recientes
Durante la ltima dcada la cantidad de pasos en el proceso de fabricacin se ha incrementado
dos o tres veces, y cada proceso es ms sofisticado. En los primeros das el fabricante de le
diseaba, construa y mantena el equipo empleado en el ciclo de produccin. Sin embargo,
hoy da han aparecido nuevas industrias que han asumido la responsabilidad de introducir
los ltimos avances tecnolgicos en el equipo de proceso. El resultado es que el fabricante
puede concentrarse en el diseo, control de calidad, mejor funcionamiento y caractersticas
milln de dlares) y la operacin a 24 horas es casi una necesidad para asegurar una buena
poltica econmica. En un esfuerzo para asegurar la operacin continua, los mayores
fabricantes de le tienen su propio personal de servicio, en vez de apoyarse en la respuesta
inmediata del fabricante del equipo.
La automatizacin est llegando a ser cada vez ms importante en el ciclo de produccin.
U na gran cantidad de controles basados en microprocesador, introducidos en forma de
"direccionamiento por casete", ha reducido significativamente la posibilidad de errores debidos a transferencia incorrecta de infonnacin a la unidad de procesamiento. Tambin tiene una
sensibilidad al proceso que se est desarrollando que no est disponible por medio de la curva
de respuesta humana. Para un control de proceso mayor y un mejor seguimiento, la mayor
parte de la fabricacin ha pasado a operaciones de computadora sin papel, con terminales junto
al equipo de procesamiento o hasta con el equipo conectado directamente a la computadora
anfitrin. El mayor nivel de automatizacin tambin reduce la cantidad de "manejo" y contacto
con la oblea, reduciendo, por tanto, la cantidad de fuentes contaminantes y aumentando el
factor de produccin.
Una de las reas de preocupacin permanente es el nivel de produccin. Cada vez est
mejorando la cantidad promedio de dados "buenos" que se obtienen de una oblea, pero todava
permanece en un nivel del 60 al 80%. Sin embargo, uno debe darse cuenta que conforme el
tamao de la "pieza" disminuye y se aumenta la densidad, el nivel de produccin no puede
cambiar de manera significativa, pero la cantidad de componentes producidos en la misma
rea de oblea se est incrementando a una velocidad impresionante. En otras palabras, si
hubiramos utilizado los procedimientos actuales de produccin mejorados en los IC fabricados
desde hace cinco aos, el nivel de rendimiento probablemente habra excedido el 95%.
Los avances de la ltima dcada han dado como resultado una aceptacin general por la
industria de que la densidad de los le casi se duplica cada dos aos. En un tiempo, las
dimensiones se proporcionaban en mils y mils cuadrados. Ahora, es el micrn o micrmetro
(un millonsimo de un metro, mm) la medida estndar, siendo 1 mil = ,c:" = 25.4 J1m.
El incremento de la densidad y los mejores niveles de produccin se deben a una maquinaria
ms sofisticada en el ciclo de produccin, mtodos mejorados para detectar y corregir fallas,
mayores niveles de limpieza, mayores niveles de pureza en los materiales de procesamiento,
mejores materiales de fabricacin y una cantidad mayor de pasos de procesamiento.
Hace cinco aos eran comunes los cuartos clase 100; ahora el estndar de la industria son
clase 1 (o menor). Un cuarto clase 1 es 100 veces ms limpio que un ambiente de hospital
tpico. El nmero de clase indica la cantidad de partculas de 1 J1ID o mayores por pie cbico.
El costo del establecimiento de dicho ambiente es en verdad inmenso. Se establece un flujo
laminar continuo de aire filtrado entre el piso y el techo para mantener el alto nivel de limpieza.
Los "trajes de conejito" que aparecen en algunas de las fotografas de este captulo, se necesitan
en las reas de produccin. El control es tan estricto que las mujeres que trabajan en muchas de
estas reas no pueden utilizar maquillaje; con esta medida se puede eliminar cualquier posible
introduccin de partculas extraas en el ambiente.
El agua que se emplea en las operaciones de enjuague y limpieza est filtrada a 0.2 J1m y
tiene un nivel de resistividad de 18 MQ (recuerde el anlisis sobre resistividad del captulo 1).
Tambin est tan libre de contaminantes orgnicos que nO soporta un crecimiento de cultivo.
Adems, la pureza de los materiales de procesamiento, como los productos qumicos,
recubrimientos y otros materiales que "tocan" a la oblea, se han mejorado para que concuerden
con los niveles de densidad incrementados.
13.5 Circuitos integrados
613
Los anchos de lnea de las tcnicas de fabricacin actuales son de 0.5 11m, y dentro de dos o tres
aos tendrn 0.35 J1m. Actualmente, la investigacin y desarrollo est en 0.25 J1m o menos.
E! silicio ha sido el soporte principal de la industria, desde su nacimiento hasta el ciclo de
produccin actual. Conforme continan aumentando los niveles de densidad y disminuyendo
los anchos de lnea, tal vez haya necesidad de cambiar a materiales como el GaAs (arseniuro
de galio) con su mejor rango de caractersticas de funcionamiento.
Debido a las grandes inversiones, es una necesidad absoluta que el procesamiento del
producto pase por un control de calidad muy rgido. controlado por medio de un fuerte sistema
de administracin. La computadora est desempeando un papel muy importante porque
proporciona los datos necesarios que requieren para tal supervisin continua del ciclo de
produccin. Algunas mejoras en el proceso de fabricacin se describen a continuacin conforme
se describe cada paso de produccin.
13.6
El trmino monoltico se deriva de una combinacin de palabras griegas, monos, que significa
solo, y lithos, que significa piedra, lo que en combinacin da como resultado una traduccin
literal de piedra nica o, ms adecuadamente, una estructura slida. Como lo implica este trmino descriptivo, el lC monoltico est construido con una sola oblea de material semiconductor.
Se pueden obtener obleas tan delgadas como 1/1,000 pulgadas (= un quinto del espesor de esta
pgina) usando un proceso de corte o rebanado, como se puede ver en la figura 13.13. La
mayor parte de la oblea actuar simplemente como estructura de soporte para el lC r~sultan~
muy delgado. En la figura 13.14 se proporciona una vista general de las etapas involucradas en
la fabricacin de lC monolticos. La cantidad de pasos necesarios para llegar a un producto
terminado son muchos ms que los que aparecen en la figura 13.14. Sin embargo, la figura destaca las fases principales de produccin de un lC monoltico.
Desde principios de los ochenta existe un mayor cambio de los IC bipolares a los IC MOS.
Aunque muchos pasos son los mismos, hay algunas diferencias importantes, como la implantacin de iones en la mayora de los pasos del dopado. Como se indica en la figura 13.14. es
necesario disear primero un circuito que satisfaga las especificaciones. Luego debe distribuirse
el circuito para asegurar el uso ptimo del espacio disponible y el mnimo de dificultad en la
realizacin de los procesos de difusin que vienen a continuacin. La apariencia de la mascarilla
y su funcin en la secuencia de etapas indicadas se presentar dentro de poco. Por el momento.
basta decir que una mascarilla tiene la apariencia de un negativo por medio del cual pueden
implantarse las impurezas mediante iones (a travs de las reas claras) en la oblea de silicio. El
Hoja recubierta
de diamante
Cuchilla
cortadora rotati va
Bloque de
soporte para
el lingote
(a)
(b)
Figura 13.13 Rebanado del lingote monocristal en obleas. (Cortesa de Texas lnstruments, lne.)
614
Diseo del
clrculto
Disposicin del
circuito
Ohlea de
silicio
Limpieza
y pulido
Proceso de
difusin
cpitaxia\
Mascanlla de
aislam\ent~
Mascanlla
de bas.e
Difusin de
aislamiento
Difusin de
base (etc.)
Mascanlla
de emisor
Mascanllas (2)
de contactos e DleJectnCOs
imerconexin entre capas
PaslvaclOn
fin<.ll
Depsito
Difusin
Contactos e
de emisor interconexione:. entre capas
Aplicacin de
la pasivacin
Microcircuito
L.,m!m~~~m!)-..;.:indi:dU~~O--.O
Pruebas
Coney
fragmentacin
Prueba
final
actual proceso de implantacin de iones para cada fase es similar al que se aplica en la fabricacin de transistores por difusin. La ltima mascarilla de la serie controlar la colocacin del
patrn conductor que interconecta los diversos elementos. Luego la oblea pasa por varios procedimientos de prueba, es fragmentada y separada en microcircuitos individuales, encapsulada
y ensamblada como se indica. En la figura 13.15 aparece una oblea de silicio procesada. La
oblea original puede ser de 4 a 8 pulgadas de dimetro. El tamao de cada microcircuito deter-
.3,
)
.
~.
--- ---
-----::_-11!I115~m
8).1m
Oblea de
re
Diodo
le
Dimensiones
tpicas de elementos
difundidos
Figura 13.15
elementos_
615
minar. por supuesto, la cantidad de circuitos individuales que resulte de una sola oblea. Las
dimensiones de cada microcircuito de la oblea de la figura 13.15 son 25 mils x 25 mils. Para
resaltar el tamao microscpico de estos microcircuitos, considere que 40 de ellos pueden
alinearse a lo largo de una pulgada. El tamao promedio relativo de los elementos de un IC
monoltico aparece en la figura 13.15. Observe la gran rea que se requiere para la resistencia
de 1 kQ, en comparacin con los otros elementos sealados.
Un artculo reciente indica, en porcentaje. el costo relativo de las diversas etapas de la
produccin de IC monolticos comparados con transistores discretos. Las grficas resultantes
aparecen en la figura 13.16. La fase de procesamiento incluye todas las etapas que llevan hasta
los le individuales de la figura 13.15. Observe la diferencia en costo de las diversas fases de
produccin determinadas por el tamao y la densidad del microcircuito.
LSI (ms
Transistores
discretos
Procesamiento
"(2S?"l
....
Encapsulado
(65%)
pequeas.
unidades
menos densas)
Procesamiento
(30%)
. . ~;{
Encapsulado
(40%)
Pruebas
(30%)
Pruebas (10%)
VLSI (ms
grandes.
unidades ms
densas)
Encapsulado
(10%)
Pruebas (5%)
La difusin selectiva necesaria en la formacin de los diversos elementos activos y pasivos de un circuito integrado se logra mediante el uso de mascarillas, como la que se muestra en
la figura 13.17. Las reas claras son las nicas por las que pueden pasar las impurezas donaras
y aceptaras. Las reas oscuras bloquean la difusin de impurezas, en fanna parecida a una
sombra que impide que la luz del sol cambie el pigmento de la piel.
Figura 13.17
Mascarilla. (Cortesa de
Motorola, Inc.)
616
La secuencia de pasos que llevan a la mascarilla final se controla por d ancho en micrones
de las caractersticas ms pequeas de la oblea. La litografa por rayo de electrones a 0.5 11m
(0.25 .um en el futuro) es la ms comn que se usa en la secuencia de produccin con mascarillas.
Hace tiempo la fabricacin de una mascarilla requera primero un trazo en estabilene a gran
escala de todas las capas. Luego el diseo se transfera a Mylarclaro recubierto con un plstico
rojo llamado Rubylita. Se hacen cortes muy precisos en el material rojo y se retiran las secciones
para revelar las regiones donde se llevar a cabo la difusin de impurezas. El patrn resultante
se fotografa y se reduce en 500 x (500 veces el tamao deseado para produccin) en una serie
de pasos hasta que se obtiene el patrn maestro (retcula) deseado. Hoy da, todo se hace en
una estacin de trabajo de computadora. Los datos son transferidos directamente al sistema de
rayos de electrones que se usa para dibujar los patrones necesarios en la retcula. Este mtodo
de "escritura directa" usa un sistema como el que aparece en la figura 13.18. Ahorra muchos
pasos intermedios "conando" directamente el patrn de la mascarilla desde la estacin de
trabajo, con la ayuda de un rayo de electrones como "herramienta de exposicin". El disminuir
la cantidad de pasos y la exposicin drecta de la mascarilla reduce la cantidad de fallas y
omisiones que pueden aparecer en el producto final. Para unidades VLSI, el tiempo involucrado desde el diseo inicial hasta la disponibilidad de la mascarilla puede extenderse desde unos
cuantos das hasta uno o dos meses.
Figura 13.18
617
Ca)
~..
Oblea de silicio
tipop
Ce)
Cb)
diferente. Es en esta capa epitaxial delgada en donde sern difundidos los elementos activos y
pasivos. El rea tipo p es esencialmente una estructura de soporte y aade algn grosor a la
estructura para aumentar su resistencia y permitir un manejo ms fcil.
Figura 13.20
Regin epitaxial tipo 11
epitaxial tipo n.
618
II
ntrada
- fO-S
,
n
!I
O
O ~~
O \1
1
1\
e ontenedores
de obleas
misin de e"cape
emara
f-
""~
-
[r
11
~
I
'-------)\' Irt
Ventilador
principal
Escape
Cmara
de aplanado
Yenti\(jdor
de flujo laminar
r-
I~
de proceso
@
(a)
(b)
(e)
Capa de SiO~
619
El siguiente paso es usar una mascarilla para determinar las reas de la capa de SiOz ' que
deben eliminarse en la preparacin para el proceso de difusin del aislamiento usando un
proceso fotolitogrfico. Se aplica luz ultravioleta usando un sistema de proyeccin por pasos,
que expondr aquellas regiones del material fotosensible que no estn cubiertas por el patrn
de la mascarilla (fIgura 13.24).
La oblea resultante se somete luego a una solucin qumica o una corrosin por iones
reactivos para eliminar el material fotosensible no expuesto. Una seccin transversal de un
microcircuito (s-s en la fIgura 13.24) aparecer entonces como se indica en la figura 13.25.
Una segunda solucin corroer luego la capa de Si0 1 que no est cubierta por el material fotorresistivo (figura 13.26).
620
Luz ultravioleta
Patrn de enmascarado
Mascarilla de vidrio
Fotoresist
Regin epitaxjal ~po" n
Estructura de silicio tipo p original
Figura 13.24 Proceso fotolitogrfico: la aplicacin de luz ultravioleta despus de que la mascarilla
se coloca de manera correcta; la estructura puede ser solamente una de cientos de miles de circuitos
de compuertas NAND que se estn formando en una sola oblea.
Fotoresisl
~
!
SjO~
~p \~ It\..-..-(~~ 1
Figura 13.27 Seccn transversal de la figura 13.26 despus del proceso de difusin del aislamiento.
621
totalmente por un microprocesador. Tres o cuatro personas pueden operar 16 hornos y toda la
operacin, desde meter y sacar los botes en los hornos hasta monitorear la temperatura y nivel
de dopado, es controlada por computadora.
Una alternativa al proceso de difusin a alta temperatura es la implantacin de iones. Un
rayo de iones dopantes (de un tamao similar a un lpiz) es dirigido hacia una oblea a muy alta
velocidad por medio de un acelerador de iones. Los iones penetrarn el medio a un nivel que
puede ser controlado a menos de 0.1 /lm. Adems de un mejor control, la temperatura de
procesamiento es mejor y se dispone ahora de un rango ms amplio de parmetros elctricos.
El proceso de difusin o implantacin de iones se repetir en una cantidad de ciclos usando un
juego de mascarillas, tales como las que aparecen en la figura 13.29, hasta que resulte la estructura
de la figura 13.30. En la seccin transversal de la figura 13.30 puede apreciarse que se construy
un transistor npn.
Una mascarilla con el patrn final expone aquellas regiones de cada elemento sobre las
cuales se debe hacer un contacto metlico. Luego, la oblea completa se recubre con una capa
delgada de aluminio (oro u otras aleaciones para aplicaciones especiales) que, despus de
haber sido atacada adecuadamente, dar como resultado el patrn de conduccin o interconexin
deseado. El proceso de metalizacin terminado aparece en la figura 13.31.
622
~I
=
.1
Difusin de emisor
Difusin de ai"lamiento
Difusin de bas.e
Difusin de base ~
p+
Difusin de emisor
/
Figura 13.30
Estructura original de silicio tipo p
Los dos mtodos que se aplican ms para establecer la capa uniforme de material conductor son la dis'#..ersin y la evaporacin.
Un siste~a de dispersin automatizado que emplea unidades robticas. como las que se muestran en la figura 13.32, pone el metal fuente (a un potencial negativo muy alto) enfrente. pero sin
tocar a una placa de nodo a un potencial positivo. Un gas inerte como el argn, introducido entre
las placas. liberar iones positivos que bombardearn la placa negativa y dispersarn algo del metal
fuente. El metal "libre" luego ser depositado en las obleas sobre la superficie del nodo.
Metalizacin
El ciclo de produccin
623
Motor impulsor
Placa
supenor
"
..e: " ~
........ c
Portadores
de sustrato
~~c:
Obleas _ _ _ _L.._
Fuente del
Orbitador
,.
_:
. .I
;,---
C')
(b)
624
Entrada
kU
kU
:;rG~:'
D,
D,
1<, V
I
I
I
I
_1
...
Salida
lb'
\0
I
i
(e)
c:::::J
Indica metalizacin
Pasivacin
Una capa de SiD, que se deposit sobre la superficie de la estructura completa ser una capa de
proteccin efectiva ante el vapor de agua y algunos contaminantes. Sin embargo, ciertos iones
metlicos pueden emigrar a travs de la capa de Si0 2 y perturbar las caractersticas del
dispositivo. En un esfuerzo para mejorar el proceso de pasivacin, se aplica una capa de vidrio
dopado con fsforo (2,000 a 5,000 l para atrapar iones, balancear los esfuerzos y reducir an
ms el problema de degradacin.
13.7 El ciclo de produccin
625
Pruebas
Antes de cortar la oblea en dados individuales, se realiza una prueba elctrica de cada dado
mediante el sistema de inspeccin que aparece en la figura 13.35. Para reducir an ms el
grado de "manejo", el sistema carga y descarga automticamente las obleas con la ayuda de
carruseles. Este proceso. al igual que la mayora del ciclo de produccin, tambin est controlado
por computadora. Hay una tarjeta de prueba para cada le que permitir no slo el rechazo, sino
la categorizacin del tipo de falla (abierto, corto, ganancia, etc.). El dado malo puede identificarse
por un punto rojo que deposita automticamente el sistema de inspeccin.
(b)
(e)
Figura 13.35 Prueba elctrica de los dados individuales. [a) estacin de prueba con varios
probadores, cortesa de Electroglas loe.; b) inspeccin manual, cortesa de Texas Instruments, Ine.;
e) contactos multiprueba sobre los microcircuitos, cortesa de Autonetics, North American Rockwell
Corporation.]
Encapsulado
Una vez que se han terminado los procesos de metalizacin y prueba, la oblea debe ser
fragmentada en sus microcircuitos individuales. Esto se hace por medio del proceso de corte.
Luego puede encapsularse cada microcircuito individual en alguna de las fonnas que se muestran
en la figura 13.36.
626
Figura 13.36
do de pelcula, aunque el circuito resultante ser mucho ms grande. El costo de los circuitos
integrado"S de pelicu1a con una gIan cantidad de elementos es tambin considerablemente mayor que el de los circuitos integrados monolticos.
--l
I
:...J
wJU
El trmino circuito integrado hbrido se aplica a una amplia variedad de circuitos integrados
formados por varios microcircuitos, y tambin en aquellos formados por una combinacin de
las tcnicas de pelcula y de le monoltico. Un circuito integrado por varios microcircuitos
emplea las tcnicas monoltica o de pelcula para crear los diversos componentes, o juegos de
circuitos individuales, que luego se interconectan sobre un sustrato aislante y son encapsulados
juntos. En la figura 13.37 aparecen circuitos integrados de este tipo. En un tipo ms sofisticado
de circuito integrado hbrido, primero se forman los dispositivos activos dentro de una oblea
semi conductora. cubierta despus con una capa aislante, como el Si0 2. Despus se emplean
las tcnicas de peHcula para formar los elementos pasivos sobre la superficie de Si0 2 . Las
conexiones se hacen de la pelcula hacia la estructura monoltica a travs de "ventanas" cortadas en la capa de S02 .
627
11
4 8 12 16
Ji:
64
8 :6 24
1,'
28
CAPTULO
Amplificadores
operacionales
-~~-----------14.1 INTRODUCCIN
Un amplificador operacional, u op-amp, es un amplificador diferencial con una ganancia muy
alta, con una elevada impedancia de entrada y una impedancia de salida baja, Los usos ms
tpicos del amplificador operacional son proporcionar cambios de amplitud de voltaje (amplitud y polaridad), osciladores, circuitos de filtros y muchos otros tipos de circuitos de
instrumentacin. Un op-amp contiene varias etapas de amplificador diferencial para lograr una
ganancia de voltaje muy alta,
La figura 14,1 muestra un op-amp bsico con dos entradas y una salida, como podra
resultar con el uso de una etapa de entrada diferenciaL Recuerde lo que se explic en el captulo 12, que cada entrada da como resultado una salida de la misma polaridad (o fase) o de la
opuesta, dependiendo de si la seal se aplica en la entrada con el signo de ms (+) o a la del
signo de mnos (-).
Entrada 1 - - - -
+
- - - Salida
Entrada 2 - - - -
Figura 14.1
Op-amp bsico.
v"
v"
(a)
(b)
628
14.2 muestra las seales conectadas para esta operacin. En la figura 14.2a la entrada se aplica
a la terminal de entrada con un signo ms (con la terminal de entrada con signo menos a tierra),
lo que da como resultado una salida que tiene la misma polaridad que la de la seal aplicada a
la entrada. La figura 14.2b muestra una seal de entrada aplicada a la terminal de entrada con
un signo menos, siendo la salida opuesta en fase con la seal aplicada.
I
V,
Vo
V,I
'\,
II
v,
'\,
(b)
(a)
Aunque la operacin tratada hasta ahora ha tenido una sola salida, el op-amp tambin puede
operar con salidas opuestas. como se indica en la figura 14.4. Una entrada aplicada a cualquier
tenninal de entrada dar como resultado salidas en ambas terminales de salida, siendo estas
salidas siempre opuestas en polaridad. La figura 14.5 muestra una entrada de una sola terminal
con una salida en dos terminales. Como se muestra, la seal aplicada a la terminal de entrada con
signo ms, da como resultado dos salidas amplificadas de polaridad opuesta. La figura 14.6
-----v(J]
----- v,,2.
F'lgura 14.4 Salida en doble
terminal.
r-----+ --"'-'- - - /
//
1+
--
VOl
Vd
(
V, ' \ ,
Figura 14.5 Salida en doble terminal con entrada en una sola terminal.
V;':
14.1
Introduccin
629