Electrónica Teoría de Circuitos 6° Edición Autores Robert L. Boylestad

6 Polarizacin de FET Polarizacin fija: VGS = -VGG.
VDS= VDD- IJtD; autopolarizacin: VGS = -IJtS, VDS= VDDID(Rs + R,), Vs = 18,:divisor de voltaje: V, = R2VDDI(RI+ R2), VGS = V, - IDRS, VDS= VDD - ID(RD+ Rj); MOSFET
incremental: 1, = k(VGS- Vtis(,,)2, k = ID
~,,n,id,,
l(VGS~enCCndido,
- VGs(TIil)2;polarizacin por retroalimentacin: VDS = VCS,
V, = V - Ig,; divisor de voltaje: V, = R2VDD/(RI+ R2). VtiS = VG - IDRS; curva universal: m = 1 Vp 1 /ZDSSRS,M = m x
V,l 1 v j , V, = R,VDDI(Rl + R2)
7 Modelaje de transistores bipolares Z, = ifjl;,1,= (Vs - V,)/R senwr,lo= (Vf - Vo) IR

Zo= Vollo,Av = VolVj,Av, =
ZbvVL
I ( Z + RJ, A, = -AvZ, IR,, re = 26 mVIIE; base comn: Z, = re, Zo = m R, Av = RLlre,A, = -1; emisor comn: Z; = Pre,
Zo = r o sA, = -RLIrr,Ai = /?,hie = Pre, hje = Par, hib= re,hI b --a.
S Anlisis a pequea seal del transistor bipolar Emisor comn: A,, = -Rclre, Zi = R,(jpr<, Zo= R,, Ai = 8;divisor de
voltaje: R' = R,IIR2. A, = -R,/r~,Z = RrIIPre, Z, = R,; polarizacin en emisor: Z, = P(re +RE) = PRE.A,, = -/?R,/Z, = -RJ
(re +RE) = -RCIRE; emisor seguidor: Zb P(re +RE), Av = 1, Zo = re; base comn: Av c R,lr,, Z, = REllre,Z, = R,; retroalimentacin en colector: Av = -Rclre, Z = PrJ(R,Il AA, Zo = RcIIR,; retroalimentacin de dc en colector: Av = -(R, IIRc)lre,
2,= R,, IIPre,Zo = RcIIRF; parmetros hbridos: A, = hf(l + h,R,), A" = -h,RL/[hi + (h,ho - hfh,)R,], Z = hi - h,h),/(l
+
h0RL).Zo = ll[h, - (h,hi(h, + R>)1
9 Anlisis a pequea seal del FET g, = gm,(l - V G S / v ,gmo= 21DssilVpl; configuracin bsica: A, = -g,RD;
resistencia de fuente sin desvo: Av = -gmR,l(l + gmRs); seguidor de fuente: A, = g,Rsl(l + gmRS); compuerta comn: Av =
gm(RDllrd)
10 Aproximacin a los sistemas: efecto de R"y R,

BJT: Av = RLAVNL
l(RL + Ro), A, = -AJ,/R,,
V, = R,VJ(R, + R,);
polarizacin fija: Av = -(RcllRL)lre, A,, = Zfi,l(Z, + RJ, Z, = Pre,Z, = Rc; divisor de voltaje: Av = -(RcIIRL)lre, A,, = ZjAvi
(i+:R,), Z, = RlIIR21J/3r~,Z, = R,; polarizacin en emisor: Av = -(RcIIRL)IRE, A", = 2,A, l(Zi + RJ, Z, = R,IIPRE, Zo = R,;
retroalimentacin en colector: A, = -(RcllRL)Irc, A,,, = Z,A,/(Z, + R,), Z, = Pr,llRF/lAvl, Z, = R,IIR,; emisor seguidor: R =
REIIR,. Av = R;(R + re),A,, = R;I(R + R J P + re), Zi = R,llKre + R), Z, = R,(I(RJP + re); base comn: A" = (R,IIRL)lre,
A, = -1, Z, = re,Zo = R,; FET: con desvo Rs: Av = -g,(RDIIRL), Z, = RG Zo -- RD,. sin desvo R S.'A" = -g , (RD IIR
L )l(l +
gmRs), Z, = R,, Z, = R,; seguidor de fuente: Av = g,(RJR,)I[l
+ g,(RsJIRL)], Zi = R,, Z, = RJ\r,JJlIg,; compuerta comn:
A, = g,(RDIIRL), Zj = Rsllllgm, Zo = RD; en cascada: AV7=A v , .A,?. A,>. . . A"", A,,= iAvTZi,IR,
ECUACIONES IMPORTANTES
1 Diodos semiconductores
W = QV, 1 eV = 1.6 X IO-l9J, ID= I,T(e'V~fl~
- l)),R,
ID, 5, =AV,,/&, P,= VdD, Tc= AVzIIVz(Tl- T,)] % 100%
2 Aplicaciones de diodos
= VD/lD,r,, = AV,,/Al,, = 26 mV1 -
VBE= VD = 0.7 V; media onda: Vdc = 0.318Vm;onda completa: Vdc= 0.636Vm
3 Transistores bipolares de unin IE= 1, + IB,1, = 1,1, = alE+ ICE,,aac= AIJIE, ICEo
= ICBd(l- a),Pdc=
(P + 1Y, Pc, = V,,l,
I c o . , 1, = IE.VBE= 0.7 V. ffdc = Ic/lE,

= Alc/AIBI ff = /3i(P + 1). P = C(1 - a), 1, = &,IE=
En general: VBE= 0.7 V. 1, = IE, 1, = PIE;polarizacin fija: IB= (VCC- VBE)IRB,VCE=

4 Polarizacin en de-BJT
V, - /,Re Icw= V,&,;
estabilizada en emisor: IB= (VCC- VBE)I(RB+ (P + l)RE), Ri = (P + l)Rf VCE = VCC- IC(RC+
RE), jc_ = Vcc/(Rc + RE); divisor de voltaje: exacto: Rn = R , 11 RZ.En = RiVCCl(RI + RZ),IB= (En - VBE)I(Rn + (P +
= Vcc- Ic(Rc + RE), aproximado: VE = RZVCCI(RI
+ RZ),PRE 2 10Rz, VE = VE- VBE. 1, = IE= VE/RE;por
l)RE),
retroalimentacion de voltaje: IB= (VCC - VBE)IIRB+ P(RC+ RE)]; base comn: IB= (VEE- VBE)IRE;conmutacin de
transistores: f
= i, + f,,,tapa = f T + 1,; estabilidad: Srlco) = AcIAl,,; polarizacin fija: S(l,,> = p + 1;
polarizacin en emisor: S(I,,) = + 1)(1 + R$RE)I(l + P + R$RE); divisor de voltaje: S(/,,) = (P + 1)(1 + R#,)I(l
+P +
R,,,/R,); polarizacin por retroalimentacin:S(/,)
= ( p + l)(l + R$Rc)l(l + P + RB/Rc), S(VBE)= AIJAVBE; polarizacin
fija: S(VBE)= -PJRB; polarizacin en emisor: S(VBE)= -PJ[RB + (P + l)RE]; divisor de voltaje: S(VBE)= -p[R.,,, + (P +
l)RE]; polarizacin por reuoalimentacin: S(VBE)= -@(RE + (P+ l)RC), S(P) = AICIA/3;polarizacin fija: S(P) = Ic,lPi;
polarizacin en emisor: S(P) = Ic,(l + RBIRE)IIPi(l+ P2 + REIRE)];divisor de voltaje: S(P) = 1,Jl + R,IRE)IIPl(l + P2+ RnIRE)]; polarizacin por retroalimentacin: S(P) =Ic,(RB + Rc)IIPl(RB+ RJl + Pz))l, Alc = S(Ic,) Al,, + S(VBE)AVBE+
s<P) AP
(j
5 Transistores de efecto de campo IG= O A, ID= IDss(l - VGslVp)Z, ID= IS, Ves = VP(I - -1,
(si VGS = Vp/2), ID= IDss12 (si Ves = 0.3Vp), PD= VDSID.ID= k(VGs - V,)Z
ID= IDSS14
Sexta edicin
Robert L. Boylestad
Louis Nashelsky
TRADUCCI~N:
Juan Purn Mier y Tern

Profesor de asignatura en el Depto. de Matemticas,
Universidad Iberoamericana,
Profesionista en Sistemas CAD, GIS
Sergio Luis Mara Ruiz Faudn

Analista de Sistemas
Traductor Profesional
REVISIN TCNICA:
M. en C. Agustin Surez Fernndez

Departamento de Ingeniera Elctrica
Universidad Autnoma Meeopolitana-Iztapalapa
MXICO -ARGENTINA BRASIL COLOMBIA COSTA RICA CHILE

ESPANA GUATEMALA PER PUERTO RICO. YENEZJELA
Editor: Dave Garza

Developmental Editor: Caro1 Hinklin Robison
Production Editor: Rex Davidson
Cover Designer: Brian Deep
Production Manager: Laura Messerly
Marketing Manager: Debbie Yarnell
Illusnations: Network Graphics
BOYLESTAD 1 ELECTRNICA: TEORA DE CIRCUITOS, 6a.Ed.
Traducido del ingls de la obra: ELECTRONIC DEVICES AND CIRCUIT THEORY, SIXTH EDITION
Al1 rights reserved. Authorized translation from English language edition published by Prentice-Hall, lnc
A Simon & Schuster Company.
Todos los derechos reservados. Traduccin autorizada de la edicin en ingls publicada por Prentince-Hall, Inc.
A Simon & Schuster Company.
All rights reserved. No pari of this book may be reproduced or transmitted in any form or by any means,
electronic or mechanical, including photocopying, recording or by any information storage and reuieval system.
without permission in writing from the publisher.
Prohibida la reproduccin total o parcial de esta obra, por cualquier medio o mtodo sin autorizacin por escrito del editor.
Derechos reservados 6 1997 respecto a la cuarta edicin en espaol publicada por
Prentice Hall Hispanoamericana, S.A.
Calle 4 Nn 25-2viso Fracc. Ind. Alce Blanco.
Naucalpan de Jurez, Edo. de Mxico,
C.P. 53370
ISBN 968-880-805-9
WR
Miembro de la Cmara Nacional de la Industria Editorial, Reg. Nm. 1524.

Original English Language Edition Published by Prentice-Hall, Inc. A Simon & Schuster Company.
Copyright O MCMXCVl
Al1 riphts reserved
ISBN 0-13-375734-X
IMPRESO EN MXICOIPRINTED IN MEXICO
..
~ 0 0 1 U M E b U U n V O S . IA OECV
ULZ CIUB*CINO M. IOW A
m.rsru~us.m
cruum~~c,
~~~
CP-.&XICO.OF
aIPRES4CERnlWDAPOR EL
NSnTLIlO UEXIUNODENCRUUIUCI~
YCE~LC,BUOUlMPUL
-1
IwMX.ccaY: 1 s
CON E I N O OEREGISTRO R S W
Dedicado a
EISE MARIE, ERIC, ALISON, MARK y KELCY; STACEY y DOUGLAS; JOHANNA

Ya
KATRIN, KIRA, LARREN, TOMMY, JUSTlN y PA'ITY
Contenido
PREFACIO
AGRADECIMIENTOS
DIODOS SEMICONDUCTORES
Introduccin 1
El diodo ideal 1
Materiales semiconductores 3
Niveles de energa 6
Materiales extrnsecos: tipo n y tipo p 7
Diodo semiconductor 10
Niveles de resistencia 17
Circuitos equivalentes para diodos 24
Hojas de especificacionesde diodos 27
Capacitancia de transicin y difusin 3 1
Tiempo de recuperacin inverso 32
Notacin de diodos semiconductores 32
Prueba de diodos 33
Diodos Zener 35
Diodos emisores de luz 38
Arreglos de diodos: circuitos integrados 42
Anlisis por computadora 4 4
APLICACIONES DE DIODOS
Introduccin 53
Anlisis mediante la recta de carga 54
Aproximaciones de diodos 59
Configuraciones de diodos en serie con entradas dc 61
Configuraciones en paralelo y en serie-paralelo 66
Compuertas ANDIOR 69
Entradas senoidales; rectificacin de media onda 71
Rectificacin de onda completa 74
Reconadores 78
Cambiadores de nivel 85
Diodos Zener 89
Circuitos multiplicadores de voltaje 96
Anlisis por computadora 99
Introduccin 114
Construccin de transistores 115
Operacin del transistor 115
Configuracin de base comn 117
Accin amplificadora del transistor 121
Configuracin de emisor comn 122
Configuracin de colector comn 129
Lmites de operacin 130
Hoja de especificaciones de transistores 132
Prueba de transistores 136
Encapsulado de transistores e identificacin de terminales 138
Introduccin 144
Punto de operacin 145
Circuito de polarizacin fija 147
Circuito de polarizacin estabilizado en emisor 154
Polarizacin por divisor de voltaje 158
Polarizacin de dc por retroalimentacin de voltaje 166
Diversas configuraciones de polarizacin 169
Operaciones de diseno 175
Redes de conmutacin con transistores 181
Tcnicas para la localizacin de fallas 186
Transistores pnp 189
Estabilizacin de la polarizacin 191
TRANSISTORES DE EFECTO DE CAMPO
215
Introduccin 2 15
Consbuccin y caractersticas de los JFET 216
Caractersticas de transferencia 223
Hojas de especificaciones (JFET) 227
Insuumentacin 230
Relaciones importantes 231
MOSFET de tipo decremental 238
MOSFET de tipo incremental 238
Manejo del MOSFET 246
VMOS 247
CMOS 248
Tabla resumen 250
POLARIZACINDEL FET
Introduccin 256
Configuracin de polarizacin fija 257
Configuracin de autopolarizacin 261
Polarizacin mediante divisor de voltaje 267
Tabla resumen 283
Redes combinadas 285
Diseo 288
Localizacin de fallas 290
FET de canal-p 291
Curva universal de polarizacin para JFET 294
MODELAJE DE TRANSISTORES BIPOLARES
311
Introduccin 3 11
Amplificacin en el dominio de ac 3 11
Modelaje de transistores BIT 312
Los parmetros importantes: Zi,
Z, Av,Ai 3 14
El modelo de transistor re 320
El modelo hbrido equivalente 327
Determinacin grfica de los parmetros h 333
Variaciones de los parmetros de transistores 337
Contenido
ANLISIS A PEQUENA SENAL

DEL TRANSISTOR BlPOLAR
Introduccin 346
Configuracin de emisor comn con polarizacin fija 346
Polarizacin mediante divisor de voltaje 350
Configuracin de E con polarizacin en emisor' 353
Configuracin emisor-seguidor 360
Configuracin de base comn 366
Configuracin con retroalimentacin en colector 368
Configuracin con retroalimentacin de dc en colector 374
Circuito equivalente hbrido aproximado 377
Modelo equivalente hbrido completo 383
Tabla resumen 390
Solucin de problemas 390
9
9.1
92
93
10
10.1
102
103
ANLISIS A PEQUEA SERAL DEL m

Introduccin 415
Modelo de pequea seal del FET 416
Configuracin de polarizacin fija -para el JFET 424
configuracin de autopolarizacin para el JFET 426
Configuracin de divisor de voltaje para el JFET 432
Configuracin fuente-seguidor (drenaje comn) para el JFET 433
Configuracin de compuerta comn para el JFET 436
Configuracin de retroalimentacin en drenaje para el EMOSFET 443
Configuracin de divisor de voltaje para el EMOSFET 446
Cmo disear redes de amplificador FET 447
Tabla resumen 450
Solucin de problemas 453
~
APROXIMACINA LOS SISTEMAS:

EFECTOS DE R, Y R,
Introduccin 468
Sistemas de dos puertos 468
Efecto de la impedancia de carga (RJ 470
10.4 Efecto de la impedancia de la fuente (RJ 475
105 Efecto combinado de Rsy R, 477
106 Redes BIT de CE 479
10.7 Redes emisor-seguidor 484
10.8 Redes CB 487
10.9 Redes FET 489
10.10 Tabla resumen 492
10.11 Sistemas en cascada 496
10.12 Anlisis por computadora 497
415
11
11.1
113
113
11.4
115
11.6
11.7
11.8
11.9
11.10
11.11
11.12
11.13
RESPUESTA EN FRECUENCIA
DE TRANSISTORES BJT Y JFET
Introduccin 509
Logaritmos 509
Decibeles 513
Consideraciones generales sobre la frecuencia 5 16
Anlisis a baia frecuencia. d i c a de Bode 519
Respuesta a baja frecuencia, amplificador a BJT 524
Respuesta a baja frecuencia, amplificador FET 533
Capacitancia de efecto Miller 536
Respuesta a alta frecuencia, amplificador BJT 539
Respuesta a alta frecuencia, amplificador FET 546
Efectos de frecuencia en multietapas 550
Prueba de onda cuadrada 552
.u
12 CONHGURACIONES COMPUESTAS
Introduccin 560
Conexin en cascada 560
Conexin cascode 565
Conexin Darlington 566
Par retroalimentado 571
Circuito CMOS 575
Circuitos de fuente de comente 577
Espejo de corriente 579
Circuito de amplificador diferencial 582
Circuitos de amplificador diferencial BiFET, BiMOS y CMOS 590
13
TCNICAS DE FABRICACI~NDE
CIRCUITOS DISCRETOS E INTEGRADOS
607
Introduccin 607
Materiales serniconductores,Si, Ge y GaAs 607
Diodos discretos 609
Fabricacin de transistores 611
Circuitos integrados 612
Circuitos integrados monoliticos 614
El ciclo de produccin 617
Circuitos integrados de pelcula delgada y pelcula gruesa 626
Circuitos integrados hfbridos 627
Contenido
Introduccin 628
Operacin en modo diferencial y en modo comn 630
Amplificador operacional bsico 634
Circuitos prcticos con amplificadores operacionales 638
Especificaciones, parmetros de desvo de dc 644
Especificaciones de parmetros de frecuencia 647
Especificaciones para una unidad de amplificador operacional 65 1
15
15.1
152
153
15A
155
15.6
15.7
APLICACIONES DEL AMPLIFICADOR

OPERACIONAL
Multiplicador de ganancia constante 669
Suma de voltajes 673
Acoplador de voltaje 676
Fuentes controladas 677
Circuitos de instrumentacin 679
Filtros activos 683
Introduccin: definiciones y tipos de amplificadores 701

Amplificador clase A alimentado en serie 703
Amplificador acoplado con transformador clase A 708
Operacin del amplificador clase B 715
Circuitos de amplificador clase B 719
Distorsin del amplificador 726
Disipacin de calor del transistor de potencia 730
Amplificadores clase C y clase D 734
Introduccin 741
Operacin del comparador 741
Convertidores analgicos-digitales 748
Operacin del CI temporizador 752
Oscilador controlado por voltaje 755
Lazo de seguimiento de fase 758
Circuitos de interfaz 762
18
18.1
182
CIRCUITOS CON RETROALIMENTACI~N

Y OSCILADORES
Conceptos de retroalimentacin 773
Tipos de conexin de retroalimentacin 774
773
Circuitos prcticos con retroalimentacin 780

Amplificador retroalirnentado: consideraciones de fase y frecuencia 787
Operacin del oscilador 789
Oscilador de commiento de fase 791
Oscilador de puente Wien 794
Circuito de oscilador sintonizado 795
Oscilador a cristal 798
Oscilador monounin 802
ALIMENTACI~N
19 (REGULADORES
DE VOLTAJE)
FUENTES DE
19.1
192
193
19.4
195
19.6
19.7
20
Introduccin 805
Consideraciones generales de filtros 805
Filtro capacitor 808
Filtro RC 811
Regulacin de voltaje con transistores discretos 814
Reguladores de voltaje de CI 821
OTROS DISPOSITIVOS DE DOS TUUlINALES 83'2

Introduccin 832
Diodos de barrera Schottky ("portadores calientes") 832
Diodos varactores (varicap) 836
Diodos de potencia 840
Diodos tnel 841
Fotodiodos 846
Celdas fotoconductoras 849
Emisores de IR 851
Pantallas de cristal lquido 853
Celdas solares 855
Termistores 859
'
21
21.1
212
213
21A
215
21.6
21.7
21.8
21.9
21.10
21.11
21.12
21.13
21.14
21.15
21.16
DISPOSITiVOS pnpn
Introduccin 864
Rectificador controlado de silicio 864
Operacin bsica del rectificador controlado de silicio 864
Caractensticas y valores nominales del SCR 867
Conswccin e identificacin de terminales del SCR 869
Aplicaciones del SCR 870
Interruptor controlado de silicio 874
Interruptor controlado en compuerta 876
SCR activado por luz 877
Diodo Shockley 880
DIAC 880
TRIAC 882
Transistor monounin 883
Fototransistores 893
Optoaisladores 895
Transistor monounin programable 897
22
OSCILOSCOPIO Y OTROS
INSTRUMENTOS DE MEDICIN
Introduccin 906
Tubo de rayos catdicos: teora y construccin 906
Operacin del osciloscopio de rayos catdicos 907
Operacin del barrido de voltaje 908
Sincronizacin y disparo 911
Operacin en multitrazo 915
Medicin utilizando las escalas calibradas 915
Caractersticas especiales 920
Generadores de senales 921
APNDICE A: PARMETROS HBRIDOS:

ECUACIONES PARA CONVERSI~N
. .
Contenido
(EXACTAS Y APROXIMADAS)
924
APNDICE B: FACTOR DE RIZO

Y CLCULOS DE VOLTAJE
926
APNDICE E: SOL~JCIONES
A LOS PROBLEMAS SELECCIONADOS
CON NMERO NON
937
Prefacio
Segn nos acercbamos al XXV aniversario del texto, se hizo verdaderamente claro que esta
sexta edicin deba continuar con el importante trabajo de revisin que tuvo la edicin. La
creciente utilizacin de la computadora, los circuitos integrados y el expandido rango de cobertura necesaria en los cursos bsicos que contribuyeron al refinamiento de la pasada edicin
continan siendo los factores principales que afectan el contenido de una nueva versin. A
travs de los aos, hemos aprendido que el mejoramiento de la lectura se puede obtener a travs
de la apariencia general del texto, de tal forma que nos hemos comprometido al formato que
encontrar en la sexta edicin de tal manera que el material del texto parezca ms "amistoso"
para un amplio sector de estudiantes. De la misma manera que en el pasado, continuamos
empeados en el fuerte sentido pedaggico del texto, la exactitud y en un amplio rango de
materiales auxiliares que apoyan el proceso educativo.
Sin duda, una de las mejoras ms importantes que se han retenido de la quinta. edicin es la
manera en la cual el texto se presta para el compendio ordinario del curso. La nueva secuencia
de la presentacin de los conceptos que afect la ltima edicin se ha Conse~adoen la presente. Nuestra experiencia docente con esta presentacin ha reforzado la creencia de que el material tiene ahora una pedagoga mejorada para apoyar la presentacin del instmctor y ayudar al
estudiante a construir los fundamentos necesarios para sus futuros estudios. Se ha consenado
la cantidad de ejemplos, los cuales fueron incrementados de modo considerable desde la quinta edicin. Las declaraciones aisladas en negritas ("balas") identifican aseveraciones y conclusiones importantes. El formato ha sido diseado para establecer una apariencia amistosa para
el estudiante y para asegurar que el trabajo artstico se encuentre tan cercano a la referencia
como sea posible. Se han utilizado pantallas para definir caractersticas importantes o para aislar cantidades especficas en una red o en una caracterstica. Los iconos, desarrollados para
cada captulo del texto, facilitan la referencia de un rea en particular tan rpidamente como
sea posible. Los problemas, los cuales han sido desarrollados para cada seccin del texto, van
en progreso a partir de lo ms simple a lo ms complejo. Asimismo, un asterisco identifica los
ejercicios ms difciles. El ttulo en cada seccin tambin se reproduce en la seccin de problemas para identificar con claridad los ejercicios de inters para un tema de estudio en particular.
ENFOQUE DE SISTEMAS
Durante varias visitas a otros colegios, institutos tcnicos, y juntas de varias sociedades, se
mencionaba que debena desarrollarse un mayor "enfoque de sistemas" para apoyar la necesidad de un estudiante de convertirse en adepto de la aplicacin de paquetes de sistemas. Los
captulos 8,9 y 10 estn especficamente organizados para desarrollar los cimientos del anlisis de sistemas en el grado posible en este nivel introductorio. Aunque puede resultar ms fcil
considerar los efectos de Rs y R, con cada configuracin cuando sta se presenta por primera
vez, los efectos de R, y R, tambin ofrecen una oportunidad para aplicar algunos de los conceptos fundamentales del anlisis de sistemas.Los ltimos captulos referentes a amplificadores
operacionales y circuitos integrados desarrollan an ms los conceptos presentados en los
captulos iniciales.
EXACTITUD
No hay duda que una de las metas primarias de cualquier publicacin es que sta se encuentre
libre de errores en lo posible. Ciertamente, la intencin no es de retar al instructor o al estudiante con inconsistencias planeadas. De hecho, no existe algo ms tenso para un autor que el
escuchar sobre errores en su libro. Despus de una verificacin extensiva acerca de la exactitud en la quinta edicin, ahora nos sentimos seguros que este texto gozar del nivel ms alto de
exactitud que se puede obtener para una publicacin de este tipo.
MODELAJE DE TRANSISTORES
El modelaje del transistor bipolar de unin (BIT) es un rea que se ha enfocado de varias
maneras. Algunas instituciones utilizan exclusivamente el modelo re mientras que otras se
apoyan en el enfoque hbrido o en una combinacin de estos dos. La sexta edicin destacar el
modelo re con la suficiente cobertura del modelo hbrido como para permitir una comparacin
entre los modelos y la aplicacin de ambos. Se ha dedicado un captulo completo (captulo 7)
a la introduccin de los modelos para asegurar un entendimiento claro y correcto de cada uno
y de las relaciones que existen entre los dos.
PSpice Y BASIC
Los recientes aos han visto un crecimiento continuo del contenido de computacin en los
cursos introductorios. No solamente aparece la utilizacin de procesadores de texto en el primer semestre, sino que tambin se presentan las hojas de clculo y el empleo de un paquete de
anlisis tal como PSpice en numerosas instituciones educativas.
Se eligi PSpice como el paquete que aparecer a travs de este texto debido a que
recientes encuestas sugieren que es el que se emplea con mayor frecuencia. Otros paquetes
posibles incluyen Micro-Cap 111 y Breadboard. La =obertura de PSpice ofrece suficiente
capacidad para permitir la escritura del archivo de captura para la mayora de las redes
analizadas en este texto. No se supone un conocimiento anterior acerca de paquetes para
<:omputadora.
PSpice en el ambiente WINDOWS permite entrar al circuito en forma esquemtica, el
cual puede ser analizado despus con resultados de salida similares a PSpice. An se incluyen
en el texto algunos programas en BASIC para demostrar las ventajas de conocer un lenguaje
de computacin y de los beneficios adicionales que surgen de su utilizacin.
SOLUCINDE PROBLEMAS
La solucin de los problemas es indudablemente una de las habilidades ms difciles para
presentar, desarrollar y demostrar en un texto. Se trata de un arte que debe ser introducido
utilizando una variedad de tcnicas, pero la experiencia y la exposicin son obviamente los
elementos clave en el desarrollo de estas habilidades. El contenido es en forma esencial una
revisin de situaciones que ocurren con frecuencia dentro del ambiente de laboratorio. Se
presentan algunas ideas sobre cmo aislar un rea problemtica as como una lista de las causas posibles. Esto no pretende sugerir que un estudiante se convertir en un experto en la
solucin de las redes presentadas en este texto, pero al menos el lector tendr algn entendimiento de lo que est relacionado con el proceso de la solucin.
UTILIZACINDEL TEXTO
En general, el texto est dividido en dos componentes principales: el anlisis en dc y en ac o
respuesta en frecuencia. Para algunos colegios la seccin dc es suficiente para un semestre,
mientras que para otros el texto completo puede ser cubierto en un semestre mediante la eleccin de temas especficos. En cualquier caso, el presente es un texto que "constmye" a partir
de los captulos iniciales. El material superfluo se relega a los ltimos captulos para evitar el
contenido excesivo acerca de un tema particular al principio en el nivel de desarrollo. Para
cada dispositivo el texto cubre una mayona de las configuraciones y aplicaciones importantes.
Mediante la eleccin de ejemplos y aplicaciones especficos es posible reducir el contenido de
un curso sin perder las caractersticas de construccin progresivas del texto. Por tanto, si un
instructor siente que un rea especfica es particularniente importante, se ofrece el detalle con
el fin de tener una revisin ms extensiva.
ROBERT BOYLESTAD
LOUIS NASHELSKY
Agradecimientos
Nuestros ms sinceros agradecimientos se deben extender a los profesores que han utilizado el
texto y han enviado algunos comentarios, correccionesy sugerencias.Tambin deseamos agradecer a Rex Davidson, editor de Prentice-Hall, por mantener unidos los tantos aspectos detallados de produccin. Nuestro ms sincero agradecimiento a Dave Garza, editor senior, y a
Caro1Robison, editor senior de desmollo, de Prentice-Hall,por su apoyo editorial en la sexta
edicin de este texto.
Deseamos agradecer a aquellas personas que han compartido sus sugerencias y evaluaciones del presente texto a travs de sus muchas ediciones. Los comentarios de estas personas nos
han permitido presentar Electrnica: Teoro de Circuitos en esta nueva edicin:
Ernest Lee Abbott

Phillip D. Anderson
Al Anthony
A. Duane Bailey
Joe Baker
Jerrold Barrosse
Ambrose Barry
Artbur Birch
Scott Bisland
Edward Bloch
Gary C. Bocksch
Jeffrey Bowe
Alfred D. Buerosse
Lila Caggiano
Robert Casiano
Alan H. Czarapata
Mohammad Dabbas
John Darlington
Lucius B. Day
Mike Durren
Dr. Stephen Evanson
George Fredericks
F. D. Fuller
Phil Golden
Joseph Grabinski
Thomas K. Grady
William Hill
Napa College, Napa, CA

Muskegon Community College, Muskegon, MI
EG&G VACTEC Inc.
Southem Albena Institute of Technology, Calgary, Albena, CANAD
University of Southem Califomia, Los ngeles, CA
Penn State-Ogontz
University of Nonh Carolina-Charlotte
Hartford State Technical College, Hartford, CT
SEMATECH, Austin, TX
The Perkin-Elmer Corporation
Charles S. Mott Community College.Rint, MI
Bunker Hill Comrnunity College, Charlestown, MA
Waukesha County Technical College. Pewaukee, WI
MicroSim Corporation
Intemational Rectifier Corporation
Montgomery College, Rockville, MD
ITT Technical InstiNte
Humber College, Ontario, CANAD
Metropolitan State College, Denver, CO
Indiana Vocational Technical College, South Bend, IN
Bradford University, UK
Northeast State Technical Community College
Humber College, Ontario, CANAD
DeVry Institute of Technology, Iwing, TX
Hartford State Technical College, Hartford, CT
Western Washington University, Bellingham, WA
ITT Technical Institute
Albert L. Ickstadt
Jeng-Nan Juang
Karen Karger
Kenneth E. Kent
Donald E. King
Charles Lewis
Donna Liverman
George T. Mason
William Maxwell
Abraham Michelen
John MacDougall
Donald E. McMillan
Thomas E. Newman
Dr. Robert Payne
E. F. Rockafellow
Saeed A. Sbaikh
Dr. Noel Shammas
Eric Sung
Donald P. Szymanski
Parker M. Tabor
Peter Tampas
Chuck Tinney
Katherine L. Usik
Domingo Uy
Richard J. Walters
Julian Wilwn
Syd R. Wilson
Jean Younes
Charles E. Yunghans
Ulrich E. Zeisler
San Diego Mesa College, San Diego, CA

Mercer University, Macon, GA
Tektronix Inc.
DeKalb Technical Institute, Clarkston, GA
ITT Technical Institute, Youngstown, OH
APPLIED MATERIALS, Inc.
Texas Insuuments Inc.
Indiana Vocational Technical College, South Bend, IN
Nashville State Technical Institute
Hudson Valley Community College
University of Western Ontario, London, Ontario, CANAD
Souihwest State University, Marshall, MN
L. H. Bates Vocational-Technical Institute, Tacoma, WA
University of Glamorgan, Wales, UK
Southem-Alberta Institute of Technology, Calgary, Alberta, CANAD
Miami-Dade Community College, Miami, FL
School of Engineering, Beaconside, UK
Computronics Technology Inc.
Owens Technical College, Toledo, OH
Greenville Technical College, Greenville, SC
Michigan Technological University, Houghton, MI
University of Utah
Mohawk College of Applied An & Technology, Hamilton, Ontario, CANAD
Hampton University, Hampton, VA
DeVry Technical Institute, Woodbndge, NJ
Southem College of Technology, Marietta, GA
Motorola Inc.
Ti Technical Institute, Troy, MI
Westem Washington University, Bellingham, WA
Salt Lake Community College, Salt Lake City, UT
Diodos
semiconductores
Unas cuantas dcadas que han seguido a la introduccin del transistor, hacia finales de los anos,
cuarenta, han sido testigo de un cambio asombroso en la industria de la electrnica. La
miniaturizacin que se ha logrado nos deja sorprendidos de sus alcances. Sistemas completos
aparecen ahora sobre una oblea de silicio, miles de veces ms pequea que un solo elemento de
las redes iniciales. Las ventajas asociadas con los sistemas actuales, comparados con las redes
de bulbos de los aos anteriores, resultan, en su mayor parte, obvias de inmediato: son ms
pequeos y ligeros, no tienen requerimientos de calentamiento o disipacin de calor (como en
el caso de los bulbos), tienen una construccin ms robusta, son ms eficientes y no requieren
de un periodo de calentamiento.
La miniaturizacin desarrollada en los aos recientes ha dado por resultado sistemas tan
pequeos que ahora el propsito bsico del eucapsulado slo es obtener algunos medios para
manipular el dispositivo y asegurar que las conexiones permanezcan fijas en forma adecuada
en la base del semiconductor. Los lmites de la miniaturizacin dependen de tres factores: la
calidad del material semiconductor, la tcnica del diseo de redes y los lmites de la manufactura y el equipo de procesamiento.
1.2 EL DIODO IDEAL

El primer dispositivo electrnico que se presenta es el que se denomina diodo, el ms sencillo
de los dispositivos semiconductores, pero que desempea un papel muy importante en los
sistemas electrnicos. Con sus caractersticas, que son muy similares a las de un interruptor
sencillo, aparece en una amplia variedad de aplicaciones, que van desde las ms sencillas a las
ms complejas. Adems de los detalles de su construccin y caractersticas, los datos y grficas importantes se encontrarn en las hojas de especificaciones y tambin se estudiarn con
objeto de asegurar una comprensin de la terminologa que se utiliza, aparte de demostrar la
riqueza de la informacin que los fabricantes suelen proporcionar.
Antes de analizar la const~cciny las caractersticas de un dispositivo real, primero se
considerar el dispositivo ideal para ofrecer una base de comparacin. El diodo ideal es un
dispositivo con dos terminales. que tiene el smbolo y caractersticas que se muestran en la
figura 1.18 y b, respectivamente.
De manera ideal, un diodo conducir comente en la direccin que define la flecha en el
smbolo, y actuar como un circuito abierto en cualquier intento por establecer comente en
direccin opuesta. En esencia:
Las caractersticas de un diodo ideal son aquellas de un interruptor que puede
conducir corriente en una sola direccin.
Fwra 1.1 Diodo ideal: a)

smbolo: b) caracteristicas
En la descripcin de los elementos que se presentan a continuacin es importante que se

definan los diferentes smbolos de letrns,polaridades de voltajes y direcciones de la corriente. Si
la polaridad del voltaje aplicado es consistente con el que se muestra en la figura l .la, las caractersticas aue deben ser consideradas en la f i m a l .lb estn hacia la derecha del eie vertical. En
caso de que se aplique un voltaje inverso, son pertinentes las caractersticashacia la izquierda del
eje. Si la comente a tra.vs del diodo tiene la diueccin que se indica en la figura 1.la, la porcin
de las caractensticas que deben considerarse es aniba del eje horizontal, mientras que una inversin en la direccin requerira del empleo de las caractersticas abajo del eje. Para la mayora de
las caractersticasde los dispositivos que aparecen en este libro, la ordenada (o eje "y") ser el eje
de la corriente, en tanto la abscisa (o eje "x") ser el eje del voltaje.
Uno de los parmetros importantes para el diodo es la resistencia en el punto o la regin de
operacin. Si se considera la regin de conduccin definida por la direccin de ID y polaridad
de VDen la figura l .la (el cuadrante superior derecho de la figura 1.lb), se deduce que el valor de la resistencia directa, RF,segn lo define la ley de Ohm, es
R , = - =VF
1,
ov
2.3, mA,. .., slo un valor positivo
= O L2
(corto circuito)
donde VFes el voltaje de polarizacin directa a travs del diodo e I , es la comente a travs del
diodo.
Por tanto, el diodo ideal es un circuito cerrado para la regin de conduccin.
Si ahora se considera la regin de potencial negativo aplicado (tercer cuadrante) de la
figura I .lb,
V,
RR --=
IR
-5, -20, o cualquier potencial de polarizacin inversa
=m Q
(circuito abierto)
OmA
donde VRes el voltaje inverso a travs del diodo e IR es la comente inversa en el diodo.
Por tanto, el diodo ideal es un circuito abierto en la regin de no conduccin.
En resumen, son aplicables las condiciones que se describen en la figura 1.2.
/ Cono circuiio
.
)
1, (Limitado por ei circuito)

(a)
Circuito abierto
V~
+
ID= o
(b)
Fwra 1.2 a) Estados de conduccin y b) no conduccin del diodo ideal segn est determinado
por la polarizacin aplicada.

Por lo general, resulta sencillo hasta cieno punto determinar si un diodo se encuentra en la
regin de conduccin o de no conduccin, al observar la diieccin de la comente ID que se
establece mediante un voltaje aplicado. Para el flujo convencional (opuesto al flujo de electrones), si la comente resultante del diodo tiene la misma direccin que la punta de la flecha del
smbolo del diodo, ste est operando en la regin de conduccin, segn se describe en la
figura 1.3a. Si la comente resultante tiene la direccin opuesta, como se muestra en la figura
1.3b, el circuito abierto equivalente es el apropiado.
Capiiulo 1 Diodos semiconductores
-+
ID
10
(a)
a) Estados de
conduccin y b) no conduccin del
diodo ideal. segn est determinado
por la direccin de la corriente
convencional establecida por la red.
Figura 1.3
ID = O
ID
(b)
Como se indic antes, el propsito inicial de esta seccin es presentar las caractensticas
de un dispositivo ideal para poder compararlas con las caractersticas de la variedad comercial. Segn se avance a travs de las prximas secciones, se deben considerar las siguientes
preguntas:
Qu tan cercana ser la resistencia directa o de "encendido" de un diodo prctico
comparado con el nivel 0-R deseado?
Es la resisiencia inversa parcial lo suficientemenre grande como para permitir una

aproximacin de circuito abierto?
1.3 MATERIALES SEMICONDUCTORES

El trmino semiconductor revela por s mismo una idea de sus caractersticas. El prefijo semi
suele aplicarse a un rango de niveles situado a la mitad entre dos lmites.
El trmino conductor se aplica a cualquier material que soporte unflujo generoso de
carga. cuando una fuente de voltaje de magnitud limitada se aplica a h.avs de sus
terminales.
Un aislante es un material que ofece un nivel muy bajo de conducrividad bajo la
presin de unafuente de voltaje aplicada.
Un semiconductor,por tanto, es un material que posee un nivel de conductividad sobre
algn punto entre los extremos de un aislaike y un conductor.
De manera inversa, y relacionada con la conductividad de un material, se encuentra su
resistenciaal flujo de lacarga o comente. Esto es,mientras ms alto es el nivel de conductividad,
menor es el nivel de resistencia. En las tablas, el trmino resistividad (p, la letra griega rho) se
utiliza a menudo para comparar los niveles de resistencia de los materiales. En unidades mtrcas, la resistividad de un material se mide en R-cm o R-m. Las unidades de Q-cm se derivan de
la sustitucin de las unidades para cada cantidad de la figura 1.4 en la siguiente ecuacin
(derivada de la ecuacin bsica de resistencia R = p1lA):
=R.4 = (Q)(cm2)
1
R-cm
(1.1)
cm
De hecho, si el rea de la figura 1.4 es de 1 cm2 y la longitud de 1 cm, la magnitud de la

resistencia del cubo de la figura 1.4 es igual a la magnitud de la resistividad del material segn
se demuestra a continuacin:
1
= p -=
A
(1 cm)
p --
- 1 p 1 ohms
(1 cm2)
Este hecho ser de utilidad cuando se comparen los niveles de resistividad en los anlisis que se
presentan enseguida.
En la tabla 1.1 se muestran los valores tpicos de resistividad para tres categodas amplias
de materiales.Aunque se pueda estar familiarizado con las propiedades elctricas del cobre y la
mica, las caractersticas de los materiales semiconductores, germanio (Ge) y silicio (Si), pue-
1.3 Materiales semiconductores
A = icmz
i = I
Figura 1.4 Definicion de las
untdades mtricas de
resistividad.
TABLA 1.1 Valores ipicos de reaistivldad

Conductor
p z 104 R-cm
(cobre)
/'
Serniconductor
50 a-cm (gemanio)
x lo3 R-cm (silicio)
o 5 50
-------
Fiwm 1.5 Estructura de un solo

cristal de Ge y Si.
p-
1012 R-cm
(mica)
den ser relativamente nuevas. Como se encontrar en los captulos que siguen, ciertamente no
son los nicos dos materiales semiconductores; sin embargo, son los que ms interesan en el
desarrollo de dispositivos semiconductores. En aos recientes el cambio ha sido estable con
el silicio, pero no as con el germanio. cuya produccin an es escasa.
Observe en la tabla 1.1 el rango tan grande entre los materiales conductores y aislantes para
la longitud de 1 cm (un rea de l-cm=)de material. Dieciocho lugares separan la colocacin del
punto decimal de un nmero a otro. Ge y Si han recibido la atencin que tienen por varias razones. Una consideracin muy importante es el hecho de que pueden ser fabricados con un muy
alto nivel de pureza. De hecho, los avances recientes han reducido los niveles de impureza en el
material puro a una parte por cada 10 mil millones (1 : 10 000 000 000). Es posible que alguien
se pregunte si estos niveles de impureza son realmente necesarios. En realidad lo son si se considera que la adicin de una parte de impureza (del tipo adecuado) por milln, en una oblea de
silicio, puede cambiar dicho material de un conductor relativamente pobre a un buen conductor
de electricidad. Como es obvio, se est manejando un espectro completamente nuevo de niveles de comparacin, cuando se trata con el medio de los semiconductores. La capacidad de cambiar las caractersticasdel material en forma significativa a travs de este proceso, que se conoce
como "dopado", es otra razn ms por la cual el Ge y el Si han recibido tanta atencin. Otras
razones incluyen el hecho de que sus caractersticas pueden alterarse en forma significativa a
travs de la aplicacin de calor o luz, una consideracin imponante en el desarrollo de dispositivos sensibles al calor o a la luz.
Algunas de las cualidades nicas del Ge y el Si que se observaron antes se deben a su
estmctura atmica. Los tomos de ambos materiales forman un patrn muy definido que es
peridico en naturaleza (esto es que continuamente se repite el mismo). A un patrn completo
se le llama cristal, y al arreglo peridico de los tomos, red cristalina. Para el Ge y el Si el
cristal tiene la estructura de diamante de tres dimensiones que se muestra en la figura 1.5.
Cualquier material compuesto slo de estructuras repetidas de cristal del mismo tipo se denomina estructura de cristal nico. Para los materiales semiconductores de aplicacin prctica en
el camvo de la electrnica. esta caracterstica de cristal nico existe v. adems. la ~eriodicidad
de la estructura no cambia en forma significativa con la adicin de impurezas en el proceso de
dopado.
Ahora, se examinar la estructura del tomo en si y se observar cmo se pueden afectar
&/'b
/
Atslonte
las caractersticas elctricas del material. Como se tiene entendido, el tomo se compone de
tres partculas bsicas: el electrn, el protn y el neutrn. En la red atmica, los neutrones y los
protones forman el ncleo, mientras que los electrones se mueven alrededor del ncleo sobre
una rbita fija. Los modelos de Bohr de los semiconductores que se usan con mayor frecuencia, el germanio y el silicio, se muestran en la figura 1.6.
Como se indica en la figura 1.6a, el tomo de germanio tiene 32 electrones en rbita,
mientras que el silicio tiene 14 electrones en varias rbitas. En cada caso, existen cuatro electrones en la rbita exterior (valencia).El potencial @otencial de ionizacin) que se requiere
para movilizar cualquiera de estos cuatro electrones de valencia, es menor que el requerido
por cualquier otro electrn dentro de la estructura. En un cristal puro de germanio o de silicio
estos cuatro electrones de valencia se encuentran unidos a cuatro tomos adjuntos, como se
muestra en la figura 1.7 para el silicio. Tanto el Ge como el Si son referidos como tomos
tetravalentes, porque cada uno tiene cuatro electrones de valencia.
Una unin de tomos fortokcida por el com@.miento de electrones se denomina
unin covalente.
Capitulo 1 Diodos semiconductores
de valencia
(4 para cada
uno)
Figura 1.6 Estructura atmica: a) germanio;

b)
silicio.
F e r a 1.7 Unin covalente del tomo de
silicio.
Si bien la unin covalente generar una unin ms fuerte entre los electrones de valencia
y su tomo, an es posible para los electrones de valencia absorber suficiente energa cintica
por causas naturales, para romper la unin covalente y asumir el estado "libre". El trmino
"libre" revela que su movimiento es muy sensible a los campos elctricos aplicados, como los
establecidos por las fuentes de voltaje o cualquier diferencia de potencial. Estas causas naturales incluyen efectos como la energa lumnica en la forma de fotones y la energa trmica del
medio que lo rodea. A temperatura ambiente existen aproximadamente 1.5 x 101 portadores
libres en un centmetro cbico de material intrnseco de silicio.
Los materiales intrnsecos son aquellos semiconductores que han sido
cuidadosamente refinados para reducir las impurezas a un nivel muy bajo,
esencialmente tan puro como se puede obtener a travs de la tecnologa moderna.
A los electrones libres localizados en el material que se deben slo a causas naturales, se
les conoce como portadores intrnsecos. A la misma temperatura, el material intrnseco de
germanio tendr aproximadamente 2.5 x 1013 transmisores libres por centmetro cbico. La
relacin del nmero de portadores en el germanio respecto al silicio es mayor de 103 e indica
que el germanio es un mejor conductor a temperatura ambiente. Esto puede ser cierto, aunque
en el estado inm'nseco ambos an son considerados conductores pobres. Observe en la tabla
1.1 cmo la resistividad tambin difiere por una relacin de aproximadamente 1000 : 1 con el
silicio, teniendo, por tanto, un mayor valor. Por supuesto, ste debe ser el caso, debido a que la
resistividad y la conductividad son inversamente proporcionales.
Un incremento en la temperatura de un semiconductorpuede generar un incremento

sustnncial en el nmero & electrones libres en el material.
Segn aumenta la temperatura desde el cero absoluto (O K), un nmero mayor de
electrones de valencia absorben suficiente energa trmica como para romper la unin
covalente y contribuir as al nmero de portadores libres, segn se describi antes. Este
mayor nmero de portadores aumentar el ndice de conductividad y generar un menor
nivel de resistencia.
Se dice que los materiales semiconductores como e1 Ge y el Si, que muesiran una
reduccin en resistencia con el incremento en la temperaura, tienen un coeficiente
de temperatura negativo.
Quiz el lector recuerde que la resistencia de casi todos los conductores se incrementar
con la temperatura. Esto se debe al hecho de que el nmero de portadores en un conductor no
1.3 Materiales semiconductores
se incrementar significativamentecon la temperatura, pero su patrn de vibracin con respecto a una localizacin relativamente fija aumentar la dificultad para que los electrones pasen a
travs de ella. Un incremento en la temperatura, por tanto, genera un aumento del nivel de
resistencia y un coeficiente positivo de temperatura.
En la estructura atmica aislada existen niveles de energa discretos (individuales) asociados con
cada electrn en una rbita, segn se muestra en la figura 1.8a.Cada material tendr, de hecho, su
propio conjunto de niveles de energa permisibles para los electrones en su estructura atmica.
Mientras ms distante se encuentre el electrn del ncleo, m y o r es el estado de
energa, y cualquier electrn que haya dejado a su tomo, tiene un estado de energa
mayor que cualquier electrn en la estructura atmica.
Nivel de valencia (capa ms externa)

Segunda nivel (siguiente capa interna)
Ttccer nivel (e<c.)
a'(
~ie~rnnes
Banda de conducci6n
"libres"paa
;Ei
Energa
Banda de conduccin
conduccin
Las bandas
se traslapan,
E8>5,V
Electrones
de valencia
I
figura 1.8 Niveles de energa: a)
niveles discretos en estructuras
atmicas aisladas: b) bandas de
conduccin y valencia de un
aislador, semiconductor y
conductor.
atmica
Banda & valmcia
E = 1 1 eV (Si)
= 0:67 eV (Ge)
= 1.41 eV (M)
4
Aislante
Semiconductor
Conductor
Entre los niveles de energa discretos existen bandas vacas, en las cuales no pueden aparecer electrones dentro de la estructura atmica aislada. Cuando los tomos de un material se
unen para formar la estructura de la red cristalina, existe una interaccin entre los tomos que
ocasiona que los electrones dentro de una rbita en particular de un tomo tengan ligeras
diferencias en sus niveles de energa, respecto a los electrones en la misma rbita de un tomo
adjunto. El resultado neto es una expansin de la banda de los niveles discretos de estados de
energa posibles para los electrones de valencia, como se muestra en la figura 1.8b. Observe
que existen niveles y estados de energa mximos en los cuales se puede encontrar cualquier
electrn, y una reginprohibida entre la banda de valencia y el nivel de ionizacin. Recuerde
que la ionizacin es el mecanismo mediante el cual un electrn puede absorber suficiente
Capiho 1 Diodos semiconductores
energa para separarse de su estructura atmica y entrar en la banda de conduccin. Se observar que la energa asociada con cada electrn se mide en electrn volrs (eV). La unidad de
medida es adecuada, porque
segn se deriv de la ecuacin definida para el voltaje V = WIQ. Q es la carga asociada con un
nico electrn.
Sustituyendola carga de un electrn y una diferencia de potencial de 1 volt en la ecuacin
(1.2) se tiene un nivel de energa referido como un electrn volt. Debido a que la energa
tambin se mide en joules y que la carga de un electrn = 1.6 x 10-19 coulomb,
A O K o cero absoluto (-273.15 "C), todos los electrones de valencia de los materiales
semiconductores se encuentran en la capa exterior del tomo con niveles de energa asociados
con la banda de valencia de la figura 1.8b. Sin embargo, a temperatura ambiente (300 K, 25 OC)
un gran nmero de electrones de valencia han adquirido suficiente energa para dejar la banda
de valencia, y han atravesado la banda de energa vaca definida por E, en la figura 1.8b y
entrado a la banda de conduccin. Para el silicio Eg es de 1.1 eV, para el germanio 0.67 eV
y para el arseniuro de galio 1.41 eV. Para el germanio, Es obviamente es menor, y se debe al
gran nmero de portadores en dicho material, comparado al silicio expuesto a temperatura
ambiente. Observe que para el aislante la banda de energa es con frecuencia de 5 eV o ms, lo
cual limita drsticamente el nmero de electrones que pueden entrar a la banda de conduccin
a temperatura ambiente. El conductor tiene electrones en la banda de conduccin aun a O K.
Por tanto, es bastante obvio que a temperatura ambiente existan portadores libres ms que
suficientes para soportar un gran flujo de carga o comente.
En la seccin 1.5 encontrar que si ciertas impurezas se aaden a los materiales
semiconductores intnnsecos, ocumrn estados de energa en las bandas prohibidas, lo que
causar una reduccin neta en E, para ambos matenales semiconductores y, por consecuencia, tambin una mayor densidad de portadores en la banda de conduccin a temperatura
ambiente.
1.S MATERIALES EXTR~NSECOS:

TIPO n Y TIPO p
Las caractersticasde los materiales serniconductores pueden ser alteradas significativamente
por la adicin de ciertos tomos de impureza a un material semiconductor relativamente puro.
Estas impurezas, aunque slo haya sido anadida 1 parte en 10 millones, pueden alterar en
forma suficiente la estructura de la banda y cambiar totalmente las propiedades elctricas del
material.
Un material semiconductor que haya sido sujeto alproceso de dopado se denomina

un material extrnseco.
Existen dos matenales extrnsecos de gran importancia para la fabricacin de dispositivos
semiconductores:el tipo n y el tipo p. Cada uno se describir con detalle ms adelante.
Material tipo n
Tanto el material tipo n como el tipo p se forman mediante la adicin de un nmero predeterminado de tomos de impureza al germanio o al silicio. El tipo n se crea a travs de la introduccin
de elementos de impureza que poseen cinco electrones de valencia (pentavalentes), como el
antimonio, arsnico y fsforo. El efecto de estos elementos impuros se indica en la figura 1.9
1.5 NLateriales extrnsecos'. tipo n y tipo p
Quinto electrn
de vaiencia del
[ j
( ]
' 1mpur=ra de
antimonio (Sb)
Fara
- 1.9 Impureza de antimonio
en el material tipo n.
(utilizando el antimonio como impurezaen el silicio).Observe que las cuatro uniones covalentes
an se encuentran presentes. Existe, sin embargo,un quinto electrn adicional debido al tomo
de impureza, mismo que se encuentra desasociado de cualquier unin covalente en particular.
Este electrn restante, unido dbilmente a su tomo (antimonio), se encuentra relativamente
libre para moverse dentro del recin formado material tipo n. Debido a que el tomo de impureza insertado ha donado un electrn relativamente "libre" a la estructura:
A las impurezas difundidas con cinco electrones & valencin se les Uama tomos donores.
Es importante comprender que, aunque un nmero importante de portadores "libres" se
han creado en el material tipo n, ste an es elctricamente neutral, debido a que de manera
ideal el nmero de protones cargados positivamente en los ncleos es todava igual al nmero
de electrones "libres" cargados negativamente y en rbita en la estructura.
El efecto de este proceso de dopado sobre la conductividad relativa se describe mejor a
travs del diagrama de bandas de energa de la figura 1.lo. Observe que un nivel de energa
discreto (llamadoel nivel del donor) aparece en la banda prohibida con un Eg significativamente
menor que aquel del material inm'nseco. Aquellos electrones "libres" que se deben a la impureza aadida se sitan en este nivel de energa, y tienen menor dificultad para absorber la
energa trmica suficiente para moverse a la banda de conduccin a temperatura ambiente. El
resultado es que a temperatura ambiente existe un gran nmero de portadores (electrones) en el
nivel de conduccin, y la conductividaddel material aumenta en forma significativa. A temperatura ambiente en un material de Si intrnseco existe aproximadamente un electrn libre por
cada 1012tomos (uno por cada 109 para Ge). Si el nivel de "dosificacin" fuera de 1 en 10
millones (lo7),la proporcin (10'21107 = 105) indicara que la concentracin de portadores se
ha incrementado en una proporcin de 100,000 : 1.
Et =
.Eb como antes
0.05 eV (Si),O.OleV(Ge)
Nivel de magia del donor
Figure 1.10 Efecto de las impurezas del donor sobre la estructura

de la banda de energa.
Captulo 1 Diodos semiconductores
Material tipo p
El material tipop se forma mediante el dopado de un cristal puro de germanio o de silicio con
tomos de impureza que poseen tres electrones de valencia. Los elementos que se utilizan
con mayor frecuencia para este propsito son el boro, galio e indio. El efecto de alguno de
estos elementos, como el boro sobre el silicio, se indica en la figura 1.1 1.
Figura 1.11 Impureza de boro en

el material tipo p.
Observe que ahora existe un nmero de electrones insuficiente para completar las uniones
covalentes de la red cristalina recin formada. A la vacante que resulte se le llama hueco, y est
representado por un pequeo crculo o signo positivo debido a la ausencia de una carga negativa. Por tanto, la vacante resultante aceptar con facilidad un electrn "libre":
A las impurezas difundidas con tres electrones de valencia se les conoce como tomos
aceptores.
El material resultante tipo p es elctricamente neutro, por las mismas razones descritas
para el material tipo n.
Flujo de electrones comparado con flujo de huecos

El efecto del hueco sobre la conduccin se muestra en la figura 1.12. Si un elecun de valencia
adquiere suficiente energa cintica para romper su unin covalente y llena un hueco. entonces
se crear un hueco en la unin covalente que liber el electrn. Sin embargo, existe una transferencia de huecos hacia la izquierda y de electrones hacia la derecha. segn se muestra en la
figura 1.12. La direccin que se utilizar en el texto es la del flujo convencional, el cual se
indica por la direccin del flujo de huecos.
Flujo de huecos
Flujo de electrones
Figura 1.12 Flujo de electrones en funcin de flujode huecos
1.5
Materiales extrnsecos:tipo n y tipo p
Portadores mayoritarios y minoritarios

En el estado intrnseco, el nmero de electrones libres en Ge o en Si se debe slo a aquellos
electrones en la banda de valencia que han adquirido suficiente energa de las fuentes trmicas
o luminicas para romper la unin covalente o a las pocas impurezas que no pudieron eliminarse. Las "vacantes" dejadas atrs en la estnictura de uniones covalentes representan una cantidad muy limitada de huecos. En un material tipo n, el nmero de huecos no ha cambiado de
manera significativa de su nivel intrnseco. El resultado neto. por tanto, es que el nmero
de electrones supera por mucho el nmero de huecos. Por esta razn:
En un material tipo n @gura 1 . 1 3 ~al
) electrn se le l h m a portador mayoritario y el
hueco es el portador minoritario.
Para el material tipo p el nmero de huecos supera por mucho el nmero de electrones,
como se muestra en la figura 1.1 3b. Por tanto:
En un material tipo p el hueco es elporfador mayoritario y el electrn es el portador
minoritario.
Cuando el quinto electrn de un tomo donor deja a su btomo, el tomo restante adquiere
una carga positiva neta: de ah el signo positivo en la representacin del ion donor. Por razones
anlogas, el signo negativo aparece en el ion aceptor.
Los materiales tipo n y p representan los bloques de constniccin bsicos de los dispositivos semiconductores. En la siguiente seccin se encontrar que la "unin" de un solo material
tipo n con un material tipo p tendr por resultado un elemento semiconductor de importancia
considerable en los sistemas electrnicos.
Tipo n
Tipo p
rninoritar~os
Figura 1.13 a) material tipo n ; b) material tipop.
1.6 DIODO SEMICONDUCTOR

En la seccin 1.5 se presentaron tanto los materiales tipo n como tipo p. El diodo semiconductor
se forma con slo juntar estos materiales (constmidos en la misma base: Ge o Si), segn se
muestra en la figura 1.14, utilizando tcnicas que se describirn en el captulo 20. En el momento en que son "unidos" los dos materiales, los electrones y los huecos en la regin de la
unin se combinan, dando por resultado una falta de portadores en la regin cercana a launin.
A esta regin de iones positivos y negativos descubiertos se le llama regin de
agotamiento, debido al agotamiento de portadores en esta regin.
Como el diodo es un dispositivo de dos terminales, la aplicacin de un voltaje a travs de
sus terminales permite tres posibilidades: sin polarizacin (VD = O V), polarizacin directa
(VD> O V) y polarizacin inversa (VD< O V). Cada una es una condicin que dar un resultado
que el usuario deber comprender con claridad para que el dispositivo se aplique en forma
efectiva.
Capiiulo 1 Diodos semiconductores
l,,
Flujo de ponadores mayoritarios

Re:>hn de agotamiento
Figura 1.14 Unin pn sin
(sin polarizacin)
polarizacin externa.
Sin polarizacin aplicada (VD = O V)

Bajo condiciones sin polarizacin, cualquiera de los portadores minoritarios (huecos) en el
material tipo n que se encuentren dentro de la regin de agotamiento, pasarn directamente
al material tipo p. Mientras ms cercano se encuentre el portador minoritario a la unin, mayor
ser la atraccin de la capa de iones negativos y menor la oposicin de los iones positivos en la
regin de agotamiento del material tipo n. Con la idea de que surjan anlisis futuros, se supone
que todos los portadores minoritarios del material tipo n que se localizan en la regin de agotamiento debido a su movimiento aleatorio pasarn directamente al material tipo p. Se puede
considerar que algo similar pasa con los portadores minorit&os (electrones) del material tipo
p. Este flujo de portadores se indica en la figura 1.14 para los portadores minoritarios de cada
material.
Los portadores mayoritarios (electrones) del material tipo n deben sobreponerse a las fuerzas de atraccin de la capa de iones positivos del matenal tipo n, y a la capa de iones negativos
en el material tipo p. con el fin de migrar hacia el rea localizada ms all del rea de agotamiento del material tipo p. Sin embargo, en el material tipo n el nmero de portadores mayoritarios es tan grande que invariablemente habr un pequeo nmero de portadores mayoritarios
con suficiente energa cintica para pasar a travs de la regin de agotamiento hacia el material
tipo p. Una vez ms, la misma consideracin se puede aplicar a los portadores mayoritarios
(huecos) del matenal tipop. El flujo resultante debido a los portadores mayoritarios tambin se
describe en la figura 1.14.
Si se examina con cuidado la figura 1.14,se observar que las magnitudes relativas de los
vectores de flujo son tales que el flujo neto en cualquier direccin es igual a cero. Esta cancelacin de los vectores se indica por medio de las lneas cruzadas. La longitud del vector que
representa el flujo de huecos se dibuj en una escala mayor que el flujo de los electrones con
objeto de demostrar que la magnitud de cada uno no necesariamente debe ser la misma para la
cancelacin del flujo, y que los niveles de dopado para cada material pueden dar como resultado un flujo de portadores desigual de electrones y huecos. En resumen:
En ausencia de un voltnje depolMmcin aplicado, elflujo neto de ia carga en
cualquier direccin para un diodo semiconductor es cero.
1.6 Diodo semiconductor
El smbolo para el diodo se repite en la figura 1.15 con las regiones tipo n y tipo p asociadas. Observe que la flecha est asociada con el componente tipo p y la barra con la regin de
tipo n. Como se indic, para VD= O V ,la comente en cualquier direccin es O mA.
Condicin de polarizacin inversa (VD e O V)

Figura 1.15 Condiciones para un
diodo semiconductor sin
polarizacin.
Si un potencial externo de V volts se aplica a travs de 1%unin p-n de tal forma que la
terminal positiva se encuentre conectada con el material tipo n y la terminal negativa est
conectada con el material tipo p como se muestra en la figura 1.16, el nmero de iones
positivos en la regin de agotamiento del material tipo n se incrementar debido al gran
nmero de electrones "libres" atrados por el potencial positivo del voltaje aplicado. Por
razones similares, el niimero de iones negativos se incrementar en el material tipo p. El
efecto neto, por tanto, es una ampliacin de la regin de agotamiento. Dicha ampliacin
establecer una barrera de potencial demasiado grande para ser superada por los portadores
mayoritarios, adems de una reduccin efectiva del flujo de los portadores mayoritarios a
cero, como se muestra en la figura 1.16.
1 Fiujo de ponadores minoritarios
~ma?or;p""o
=0
u
Resin de agotamiento
1
Figora 1.16 Unin pn con polarizacin
Sin embargo, el nmero de portadores minoritarios que estn entrando a la regin de

agotamiento no cambiarn, y dan como resultado vectores de flujo de portadores minoritarios
de la misma magnitud que sin voltaje aplicado, como lo indica la figura 1.14.
A la com'ente que existe bajo las condiciones de polarizacin inversa se le Uama
com'ente de saturacin inversa, y se representa mediante 5.
La comente de saturacin inversa rara vez es mayor que unos cuantos microamperes, con
excepcin de los dispositivos de alta potencia. De hecho, en aos recientes se encontr que su
nivel est casi siempre en el rango de nanoamperes para dispositivos de silicio, y en el rango de
microamperes para el germanio. El trmino saturacin proviene del hecho de que alcanza su
mximo nivel con rapidez y no cambia de manera significativacon el incremento del potencial
de polarizacin inversa, como se muestra en las caractensticas de los diodos de la figura 1.19
para VD< O V. Las condiciones de polarizacin inversa se describen en la figura 1.17 para el
smbolo de diodo y la unin p-n. Observe, en panicular, que la direccin de ls es contra la
flecha del smbolo. A su vez, que el potencial negativo est conectado al material tipo p y el
potencial positivo al material tipo n, y que la diferencia en las literales subrayadas para cada
regin revela una condicin de polarizacin inversa.
Condicin de polarizacin directa (VD > O V)
Figura 1.17 Condiciones de

polarizacin inversa para un
diodo semiconductor.
Una condicin de polarizacin directa o "encendido" se establece al aplicar el potencial positivo al material tipop y el potencial negativo al material tipo n, como lo muestra la figura 1.18.
Por tanto, para mayor referencia:
Un diodo serniconductor tienepolnrizacibn dtrecta cuando se ha establecido la
asociacin tipo p y positivo y tipo n y negativo.
12
(Opuestos)
+ 1'
"1'
Figura 1.18 Unin p n con polarizacin

directa.
La aplicacin de un potencial de polarizacin directa VD"presionar" los electrones en el

matenal tipo n y los huecos en el material tipop para que se recombinen con los iones cercanos
a la unin y reducir el ancho de la regin de agotamiento como se indica en !a figura 1.18. El
flujo de electrones, portadores minoritarios, del material tipop al material tipo n (y de los huecos
del material tipo n al material tipo p) no ha cambiado en magnitud (debido a que el nivel de
conduccin se encuentra controlado bsicamente por el nmero limitado de impurezas en el
material), pero la reduccin en el ancho de la regin de agotamiento ha generado un gran flujo
de portadores mayoritarios a travs de la unin. Ahora, un electrn de material tipo n "observa"
una barrera muy reducida en la unin. debido a la pequea regin de agotamiento y a una fuerte
atraccin del potencial positivo aplicado al matenal tipo p. Mientras se incremente en magnitud
la polarizacin aplicada, la regin de agotamienro continuar disminuyendo su anchura hasta que
un flujo de electrones pueda pasar a travs de la unin, lo que da como resultado un incremento
exponencial en la comente, como se muestra en la regin de polarizacin directa de las caracte-
(V)
Figura 1.19 Caracteristicac del

diodo semiconductor d e silicio.
13
rsticas de la figura 1.19. Observe que la escala vertical de la figura 1.19 est en miliamperes
(aunque algunos diodos semiconductores tendrn una escala vertical en amperes), y la escala
horizontal en la regin de polarizacin directa tiene un mximo de 1 V. Por tanto, en general, el
voltaje a travs de un diodo de polarizacin directa ser de menos de 1 V. Observe tambin la
rapidez con que se incrementa la comente despus del punto de inflexin de la curva de respuesta.
A travs del empleo de la fsica del estado slido se puede demostrar que las caractensticas generales de un diodo semiconductor se pueden definir mediante la ecuacin siguiente
para las regiones de polarizacin directa e inversa:
donde I, = comente de saturacin inversa

K = 11,600 i 11 con q = 1 para Ge y 11 = 2 para Si en niveles relativamente bajos de
comente del diodo (en o abajo del punto de inflexin de la curva) y q = 1 para Ge
y Si en mayores niveles de comente del diodo (en la seccin de crecimiento
rpido de la curva)
T, = T, + 273"
En la figura 1.19 se ofrece una grfica de la ecuacin (1.4). Si se expande la ecuacin (1 A)
en la forma siguiente, se puede describir con facilidad el componente de contribucin para
cada regin de la figura 1.19:
Figura 1.20 Grficade e.
Para valores positivos de VD,el primer trmino de la ecuacin anterior crecer con mayor
rapidez. y superar el efecto del segundo trmino. El resultado ser positivo para los valores
positivos de VD e ID,y crecer de la misma manera que la funcin y = @,la cual aparece en la
figura 1.20.En VD= O V, la ecuacin (1.4) se convierte en ID= I,(eO- 1) = If(l - 1) = O mA,como
aparece en la figura 1.19. Para valores negativos de VD,el primer trmino disminuir rpidamente debajo de 5 , dando como resultado ID=-I,, que es la lnea horizontal de la figura 1.19.La mptura
de las caractersticasen VD= O V se debe slo al cambio drstico en la escala de mA a pA.
Observe en la figura 1.19 que la unidad comercial disponible tiene caractersticas que se
encuentran desplazadas a la derecha por unas cuantas dcimas de un volt. Esto se debe a la
resistencia interna del "cuerpo" y a la resistencia externa de "contacto" de un diodo. Cada una
contribuye a un voltaje adicional sobre el mismo nivel de comente, como lo determina la ley
de Ohm (V = IR). Con el tiempo, mientras se mejoran los mtodos de produccin, esta diferencia disminuir y las caractensticas reales se aproximarn a aquellas de la seccin (1.4).
Es importante observar el cambio en la escala para los ejes vertical y horizontal. Para
los valores positivos de ID.la escala se encuentra en miliamperes y la escala de la comente
abajo del eje se calcula en microamperes (o posiblemente nanoamperes). Para VD, la escala
para los valores positivos est en dcimas de volts y para los valores negativos la escala es
en decenas de volts.
En un principio, la ecuacin (1.4) parece algo compleja y es susceptible de generar un
temor injustificado de que sta se someter a todas las aplicaciones subsecuentes de diodos.
Sin embargo, afortunadamente en una seccin posterior se har un nmero de aproximaciones
que eliminar la necesidad de aplicar la ecuacin (1.4) y ofrecer una solucin con un mnimo
de dificultad matemtica.
Antes de dejar el tema del estado de polarizacin directa, las condiciones para la conduccin
(el estado "encendido") se repiten en la figura 1.21 con los requerimientos de polaridad y la
direccin resultante del flujo de portadores mayoritarios. Observe en particular cmo la direccin de la conduccin concuerda con la flecha en el smbolo (segn se revel para el diodo ideal).
+-1
L(Similares)

polarizacin directa para un diodo
semiconductor.
14
Regin Zener
Aunque la escala de la figura 1.19 se encuentra en mltiplos de diez volts en la regin negativa,
existe un punto en el cual la aplicacin de un voltaje demasiado negativo dar por resultado un
agudo cambio en las caractersticas, como lo muestra la figura 1.22. La comente se incrementa
Captuio 1 Diodos semiconductores
"0
Figura 1.22 Regin Zener.
a una velocidad muy rpida en una direccin opuesta a aquella de la regin de voltaje positivo.
El potencial de polarizacin inversa que da como resultado este cambio muy drstico de las
caractersticas se le llamaporencial Zener y se le da el smbolo V,.
Mientras el voltaje a travs del diodo se incrementa en la regin de polarizacin inversa, la
velocidad de los portadores minoritarios responsables de la corriente de saturacin inversa 1%
tambin se incrementarn. Eventualmente. su velocidad y energa cintica asociada (Wx=
:m
v') ser suficiente para liberar portadores adicionales por medio de colisiones con otras
estructuras atmicas estables. Esto es, se generar un proceso de ionizacin por medio del cual
los electrones de valencia absorben suficiente energa para dejar su tomo. Dichos portadores
adicionales pueden luego ayudar al proceso de ionizacin, hasta el punto en el cual se establecr una gran corriente de avalancha que determina la regin de ruptura de avalancha.
La regin de avalancha (V,) se puede acercar al eje vertical al incrementar los niveles de:
dopado en los materiales tipo p y tipo n. Sin embargo, mientras VZ disminuye a niveles muy
bajos. como -5 V, otro mecanismo llamado ruptura Zener contribuir con un cambio agudo eri
la caractenstica. Esto ocurre debido a que existe un fuerte campo elctrico en la regin de ki
unin que puede superar las fuerzas de unin dentro del tomo y "generar" portadores. Aunque el.
mecanismo de ruptura Zener es un contribuyente si,&icativo slo en los niveles ms bajos de V,,
este cambio rpido en la caractenstica a cualquier nivel se denomina regin Zener, y los diodos que:
utilizan esta porcin nica de la caractenstica de una unin p-n son los diodos Zener. Estos
diodos se describen en la seccin 1.14.
La regin Zener del diodo semiconductor descrito se debe evitar si la respuesta de uri
sistema no debe ser alterada completamente por el severo cambio en las caractensticas de esta
regin de voltaje inverso.
El mximo potencial de polarizacin inversa que puede ser aplicado antes de entrar a
la regin Zener se conoce como voltaje pico inverso (referido simplemente como el
valor PZV,por las iniciales en ingls de: Peak Inverse Voltage) o PRV, por las
iniciales en ingls de: Peak Reverse Voltage).
Si una aplicacin requiere de un valor PIV mayor que el de una sola unidad, se deben
conectar en serie un nmero de diodos de la misma caracterstica. Los diodos tambin se
conectan de manera paralela para aumentar la capacidad de transpone de comente.
Silicio en funcin de germanio

Los diodos de silicio tienen. en general, un PIV y un valor de comente ms altos, y rangos ms
amplios de temperatura que los diodos de germanio. Los valores PIV para el silicio pueden
encontrarse en la vecindad de 1000 V, mientras que el valor mximo para el germanio est ms
cerca de los 400 V. El silicio puede utilizarse para aplicaciones en las cuales la temperatura
puede aumentar a cerca de 200 "C (400 'F), mientras que el germanio tiene un valor mximo
mucho menor (100 OC). Sin embargo, la desventaja del silicio, comparado con el germanio,
segn se indica en la figura 1.23, es el mayor voltaje de polarizacin directa que se requiere
1, (Si) = o 0 1
v, (si>
v
Fgun 1.23 Comparacin de diodos

semiconductores de Si y Ge.
para alcanzar la regin de conduccin. ste suele ser del orden de 0.7 V de magnitud para los
diodos de silicio disponibles en el mercado. y 0.3 V para diodos de germanio cuando se redondea a la siguiente dcima. La mayor variacin para el silicio se debe, bsicamente, al factor q
en la seccin (1.4). Este factor toma parte en la determinacin de la forma de la curva slo en
niveles de comente muy bajos. Una vez que la curva empieza su crecimiento vertical. el factor
q cae a 1 (el valor continuo del germanio). Esto es evidente por las similitudes en las curvas
una vez que el potencial de conduccin se ha alcanzado. El potencial por el cual ocurre este
crecimiento se conoce comopotencial de conduccin de umbral o de encendido. Con frecuencia, la primera letra de un trmino que describe una cantidad en particular se usa en la notacin
para dicha cantidad. Sin embargo, para asegurar un mnimo de confusin con otros trminos,
como el voltaje de salida (V,, por las iniciales en ingls de: ourput) y el voltaje de polarizacin
directa (VF, por la inicial en ingls de:forward), la notacin VTha sido adaptada para este libro
por la palabra "umbral" (por la inicial en ingls de: rhreshold).
En resumen:
Obviamente, mientras ms cercana al eje vertical es la excursin, ms cerca de lo "ideal" est

el dispositivo. Sin embargo. las otras caractersticasdel silicio comparadas con el germanio lo
hacen ser el elegido en la mayor parte de las unidades disponibles en el mercado.
Efectos de la temperatura
La temperatura puede tener un marcado efecto sobre las caractersticas de un diodo
semiconductor de silicio, segn se comprob mediante un diodo de silicio tpico en la figura
1.24. A partir de mltiples experimentos se encontr que:
La corriente de saturacin inversa 1$ser casi igual al doble en magnitud por cada
10 'C de incremento en la temperaiura.
Figura 1.24 Variacin en las
caractersticas de los diodos con

el cambio de temperatura.
No es poco frecuente que un diodo de germanio con un 1, del orden de 1 o 2 p.4 a 25 OC

tenga una comente de fuga de 100 FA = 0.1 mA a una temperatura de 100 'C. Los niveles de
comente de esta magnitud en la regin de polarizacin inversa con seguridad c u e s t i o n b la
condicin deseada de circuito abierto en la regin de polaxizacin inversa. Los valores tpicos
de 1 para el silicio son mucho menores que parz el germanio para unos niveles similares de
potencia y comente, segn se mostr en la figura 1.23. E1 resultado es que an a mayor temperatura, los niveles de 1, para los diodos de silicio no alcanzan los mismos altos niveles que para
el germanio, una razn muy importante para que los dispositivos de silicio tengan un nivel
significativamente mayor de desarrollo y utilizacin en el diseo. Fundamentalmente, el equivalente de circuito abierto en la regin de polarizacin inversa es mejor a cualquier temperatura con silicio en lugar de germanio.
Los niveles de Is aumentan a mayor temperatura con niveles menores del voltaje de umbral,
como se muestra en la figura 1.24. Simplemente, al incrementar el nivel de IJen la ecuacin (1.4)
obsewe el rpido incremento en la comente del diodo. Desde luego, el nivel de T, tambin se
incrementar en la misma ecuacin, pero el mayor valor de IA sobrepasar el menor cambio
en porcentaje en TK.Mientras la temperatura mejora las caractersticas en polarizacin directa, en
realidad se convienen en caractersticas ms "ideales", pero cuando se revisan las hojas de especificacin se encuentra que las temperaturas ms all del rango de operacin normal pueden tener
un efecto muy perjudicial en los niveles de potencia y comente mximas del diodo. En la regin
de polarizacin inversa, el voltaje de ruptura se incrementa con la temperatura, pero obsewe
tambin el incremento no deseado en la comente de saturacin inversa.
1.7 NNELES DE RESISTENCIA

Cuando el punto de operacin de un diodo se mueve desde una regin a otra, la resistencia del
diodo tambin cambiar debido a la forma no lineal de la curva caracterstica.En los siguientes
prrafos se demostrar cmo el tipo de voltaje o setial aplicado definir el nivel de la resistencia de inters. Se presentarn tres niveles diferentes en esta seccin, pero aparecern de nuevo
cuando se analicen otros dispositivos. Por tanto, es muy importante que su determinacin se
comprenda con claridad.
1.7 Niveles de resistencia
Resistencia en dc o esttica
La aplicacin de un voltaje dc a un circuito que contiene un diodo semiconductor tendr por
resultado un punto de operacin sobre la curva caracterstica que no cambiar con el tiempo. La
resistencia del diodo en el punto de operacin puede encontrarse con slo localizar los niveles
correspondientes de VD e ID conio se muestra en la figura 1.25 y aplicando la siguiente ecuacin:
Los niveles de resistencia en dc en el punto de inflexin y hacia abajo sern mayores que
los niveles de resistencia que se obtienen para la seccin de crecimiento vertical de las caractm'sticas. Como es natural, los niveles de resistencia en la regin de polarizacin inversa sern
muy altos. Debido a que, por lo regular, los hmetros utilizan una fuente de comente relativamente constante, la resistencia determinada ser en el nivel de comente predeterminado (casi
siempre unos cuantos miliamperes).
Figura 1.25 Determinacin de la

'
EJEMPLO 1.1
resistencia en dc de un diodo en un
punto de operacin en particular.
Determine los niveles de resistencia en dc para el diodo de la figura 1.26 en

a) ID = 2 mA
b) ID = 20 mA
c) V D = - l o v
1
Solucin
a)
En 1, = 2 m.4, VD= 0.5 V (de la curva) y
Fwra 1.26 Ejemplo 1.1
b) En ID = 20 mA, VD= 0.8 V (de la cuma) y
VD
0.8V
1,
20 mA
R D --- = - C)
- 40Q
En VD= -10 V. ID = -Is = -1 pA (de la curva) y
RD -
VD
10V
1,
1 PA
10 MQ
Es obvio que se sustentan algunos de los comentarios anteriores con respecto a los niveles de
resistencia dc de un diodo.
Resistencia en ac o dinmica
A partir de la ecuacin 1.5 y en el ejemplo 1.1 resulta obvio que la resistencia en dc de un diodo
es independiente de la forma de la caracterstica en la regin que rodea el punto de inters. Si
se aplica una entrada senoidal en lugar de una entrada de dc, la situacin cambiar por completo. La entrada variante desplazar de manera instantnea el punto de operacin hacia arriba y
abajo en una regin de las caractersticas y, por tanto, define un cambio especfico en coniente
y voltaje, como lo muestra la figura 1.27. Sin tener una sefial con variacin aplicada, el punto
de operacin sera el punto Q que aparece en la figura 1.27, determinado por los niveles de dc
aplicados. La designacin del punto Q se deriva de la palabra estable (por la inicial en ingls
de: quiescent), que significa "estable o sin variacin".
-..
...............
Lnea tangente
...............
: Punto Q
(operacin dc)
.........
1.27 Definicin de la
resistencia dinmica o en ac.
Figura
Una lnea recta dibujada tangencialmente a la curva a travs del punto Q, como se muestra en
la figura 1.28,definir un cambio en particular en el voltaje, as como en la coniente que pueden
ser utilizados para determinar la resistencia en ac o dinmica para esta regin en las caractensticas del diodo. Se debe hacer un esfuerzo para mantener tan pequefio y equidistante como sea
posible el cambio en ei voltaje y en la comente a cualquier lado del punto Q. En forma de ecuacin,
donde A significa un cambio finito en la cantidad.
(1.6)
Mientras mayor sea la pendiente, menor ser el valor de AVd para el mismo cambio en AId y
menor ser la resistencia. La resistencia ac en la regin
- de crecimiento vertical de la caractenstica es, por tanto, muy pequea, mientras que la resistencia ac es mucho ms alta en los niveles
de comente bajos.
i 1.28~ Determinacin
a
de la
resistencia en ac en un punto Q.
19
EJEMPLO 1.2
--
~~
~-~
Para las caractersticas de la figura 1.29:

a) Determinar la resistencia en ac en ID = 2 mA.
b) Determinar la resistencia en ac en ID = 25 mA.
c) Comparar los resultados de los incisos a y b con las resistencias en dc a cada nivel
30 -
1l
>,-----___--__-_---_--,
}.,',
l
20 -
L.,
15
10
5~
* -- - - - - - - - - - - - - I
0.1 0.2 0.3 0.4 0 5 0.6 0.7 0.8 0.9

i
i
l
1
v,,cv>
AV,,
Figura 1.29 Ejemplo 1.2.
Solucin
a) Para 1, = 2 mA; la lnea tangente en 1, = 2 mA se dibuj como se muestra en la figura y se
eligi una excursin de 2 mA aniba y abajo de la comente del diodo especificada. En ID=
4 mA; VD= 0.76 V, y en ID = O mA; VD= 0.65 V.Los cambios que resultan en la comente
y el voltaje son
- O mA = 4mA
AV, = 0.76V - 0.65V = 0.11 V
AI, = 4mA
Y
y la resistencia en ac:
b) Para I = 25 mA, la lnea tangente en ID= 25 mA se dibuj como se muestra en la figura

0
y se eligi una excursin de 5 mA arriba y abajo de la comente del diodo especificada. En
1, = 30 mA, V , = 0.8 V, y en ID = 20 mA; VD= 0.78 V. Los cambios que resultan en la
comente y el voltaje son
AI, = 30rnA - 20mA = 1OmA

AVd = 0.8 V
y la resistencia ac:
0.78 V = 0.02 V
la cual excede por mucho la r, de 27.5 Q.

Para ID= 25 mA. VD = 0.79 V y
la cual excede por mucho la r, de 2 R

Se ha encontrado la resistencia dinmica en forma grfica, pero existe una definicin
bsica en el clculo diferencial que establece:
La derivada de una funcin en un punto es igual a la pendiente de la lnea tangente
dibujada en dicho punto.
Por tanto, la ecuacin (1.6), segn se defini en la figura 1.28, consiste, en esencia, encontrar la
derivada de la funcin en el punto Q de operacin. Si se encuentra la derivada de la ecuacin
general (1.4)para el diodo semiconductor con respecto a la polarizacin directa aplicada y luego
se invierte el resultado, se tendr una ecuacin para la resistencia dinmica o ac en esa regin. Es
decir, tomando la derivada de la ecuacin (1.4)con respecto a la polarizacin aplicada, se tendr
siguiendo algunas maniobras bsicas de clculo diferencial. En general,ID> ISenla seccin de

pendiente vertical de las caractersticas y
Sustituyendo 0 = 1 para Ge y Si en la seccin de crecimiento vertical de las caractensticas, se

obtiene
y a temperatura ambiente
de tal forma que
k
11,600
--
T~
38.93
298
Invirtiendo el resultado para definir una proporcin de resistencia ( R = VIO,se obtiene
rd =
(1.7)
&Si
El significado de la ecuacin (1.7) debe comprenderse con claridad. ste implica que la resistencia dinmica se puede encontrar mediante la sustitucin del valor de la comente en el punto
de operacin del diodo en la ecuacin. No hay necesidad de tener las caractersticas disponibles o de preocuparse por trazar lneas tangenciales como se defini en la ecuacin (1.6). Sin
embargo, es importante considerar que la ecuacin (1.7) es exacta slo para valores de ID en la
seccin de crecimiento vertical de la curva. Para valores menores de ID, .rl = 2 (silicio) y el
valor obtenido de rd se debe multiplicar por un factor de 2. Para los valores pequeos de IDpor
abajo del punto de inflexin de la curva, la ecuacin (1.7) resulta inadecuada.
Todos los niveles de resistencia que se han determinado hasta ahora han sido definidos
para la unin p-n y no incluyen la resistencia del material semiconductor en si (llamada resistencia del cuerpo). y la resistencia que presentan la conexin entre el material del semiconductor
y el conductor metlico exterior (llamada resistencia del contacto). Estos niveles de resistencia
adicionales pueden incluirse en la ecuacin (1.7) al aadir la resistencia denotada por r, como
aparece en la ecuacin (1 .S). Por tanto, la resistencia r; incluye la resistencia dinmica definida por la ecuacin 1.7 y la resistencia r, que recin se present.
ohms
(1 .S)
El factor rBpuede tener un rango tpico desde 0.1 R para los dispositivos de alta potencia
a 2 52 para algunos diodos de baja potencia y propsitos generales. Para el ejemplo 1.2 la
resistencia ac en 25 mA se calcul como 2 Q. Utilizando la ecuacin (1.7) se obtiene
La diferencia de aproximadamente 1 Q se debe tomar como una contribucin de r,.

Para el ejemplo 1.2 la resistencia ac en 2 mA se calcul como de 27.5 R. Utilizando la
ecuacin (1.7), pero multiplicando por un factor de 2 para esta regin (en el punto de inflexin
de la curva q = 2),
La diferencia de 1.5 Q se debe tomar como una contribucin debida a rB.

En realidad, la determinacin de rd con un alto grado de exactitud de una curva caracterstica
utilizando la ecuacin (1.6) es un proceso difcil, y en el mejor de los casos los resultados deben
manejarse con cuidado. En los niveles bajos de comente del diodo, el factor r, es lo suficientemente bajo comparado con rd como para permitir que se omita su impacto sobre la resistencia ac
del diodo. En los niveles altos de comente, el nivel de r, puede acercarse al de rd,pero debido a
que con frecuencia habr otros elementos de resistencia de mucho mayor magnitud en serie con
el diodo, a lo largo del libro se supone que la resistencia ac se encuentra determinada slo por rd
y que el impacto de r, se ignorar a menos que se observe lo contrario. Las mejoras tecnolgicas
de los aos recientes sugieren que el nivel de r, continuar disminuyendo en magnitud, y en
algn momento se convertir en un factor que con seguridad no se tomaraen cuenta al compararse
con r@
El anlisis anterior se centr slo en la regin de polarizacin directa. En la regin de
polarizacin inversa se supondr que el cambio en La comente a lo largo de la lnea Is es nulo
desde 0 V hasta la regin Zener, y que la resistencia ac resultante al utilizar la ecuacin (1.6) es
suficientemente alta como para permitir la aproximacin del circuito abierto.
Resistencia en ac promedio
Si la seal de entrada es lo suficientemente grande para producir una s a n excursin tal como
lo indica la figura 1.30, a la resistencia asociada con el dispositivo para esta regin se le llama
resistencia en ac promedio. La resistencia ac promedio es, por definicin, la resistencia deterCapNl0 1 Diodos semiconductores
Figura 1.30 Determinacin de la resistencia en ac promedio entre

los lmites indicados.
minada por una lnea recta dibujada entre dos intersecciones establecidas por unos valores
mximos y mnimos del voltaje de entrada. En forma de ecuacin (obsrvese la figura 1.301,
Para la situacin indicada por la figura 1.30,

A l , = 17mA - 2 m A = 15mA
AV, = 0.725 V - 0.65 v = 0.075 V
Si la resistencia ac (r,) estuviera determinada por ID = 2 mA, su valor no sena mayor a 5 Q,

y si fuera determinada a 17 mA, sena menor. En medio, la resistencia ac hara la transicin
desde un valor alto en 2 mA al valor bajo en 17 mA. La ecuacin (1.9) defini un valor que se
considera el promedio de los valores ac de 2 a 17 mA. El hecho de que puedautilizarse un nivel
de resistencia para tan amplio rango de las caractersticas probar ser bastante til en la definicin de circuitos equivalentes para un diodo en una seccin posterior.
Tabla resumen
La tabla 1.2 se desarroll con objeto de reforzar las importantes conclusiones de las ltimas
pginas y de hacer nfasis en las diferencias entre los diversos niveles de resistencia. Como se
indic antes, el contenido de esta seccin es el fundamento para gran cantidad de clculos de
resistencia que se efectuarn en secciones y captulos posteriores.
TABLA 1.2 Niveles de resistencia

Tipo
Ecuacin
DC
"D
R, = -
XC
AV,
' d = - -
dinmica
ac
promedio
Ud
T , = 1-
26mV
-ID
&Vd
A'd
pun~08~u~~o
Caractersticas
especiales
Determinacin
grfica
Definida como un punto

en las caracterisricar
Definida por una Enea

tangencia1 en el
punto Q
Definida por una lnea

recta enlre 10s lmites
de operacin
1.8 CIRCUITOS EQUIVALENTES PARA DIODOS

Un circuito equivalente es una combinacin de elementos que se eligen en forma
adecuada para representar, lo mejor posible, las caractersticas terminales reales de
un dispositivo, sistema o similar en una regin de operacin en particular.
En otras palabras, una vez que se define el circuito equivalente, el smbolo del dispositivo
puede eliminarse de un esquema, e insertar el circuito equivalente en su lugar sin afectar de
forma severa el comportamiento real del sistema. El resultado es a menudo una red que puede
resolverse mediante el empleo de tcnicas tradicionales de anlisis de circuitos.
Circuito equivalente de segmentos lineales

Una tcnica para obtener un circuito equivalente para un diodo consiste en aproximar las
caractersticas del dispositivo mediante segmentos lineales, como se muestra en la figura 1.31.
Como es natural, al circuito equivalente que resulta se le llama circuito equivalente de segmenros lineales.A partir de la figura 1.3 1 debe resultar obvio que los segmentos lineales no resultan
ser una duplicacin exacta de las caractersticas reales, sobre todo en la regin de inflexin de
la curva de respuesta. Sin embargo, los segmentos resultantes son lo suficientemente cercanos
a la curva real como para establecer un circuito equivalente, que ofrecer una excelente primera aproximacin al comportamiento real del dispositivo. Para la seccin con pendiente del
equivalente, el nivel de resistencia ac promedio que se present en la seccin 1.7 es la resistencia que aparece en el circuito equivalente de la figura 1.32, a continuacin del dispositivo real.
En esencia, define el nivel de resistencia cuando se encuentra en el estado "encendido". El
diodo ideal se incluye con el fin de establecer que existe una nica direccin de conduccin a
Captulo 1 Diodos semiconduciores
Figura 1.31 Definicin del circuito
equivalente de segmentos lineales

mediante el empleo de segmentos de
lnea recta para aproximar la curva
caracterstica.
Figura 1.32 Componentes del circuito equivalente de segmentos lineales
travs del dispositivo, y se generar una condicin de polarizacin inversa en el estado de circuito abierto para el dispositivo. Debido a que un diodo semiconductor de silicio no alcanza el
estado de conduccin hasta que VD alcanza 0.7 V con una polarizacin directa (segn se muestra
en la figura 1.31), debe aparecer una batera V, que se opone a la conduccin en el circuito
equivalente segn se muestra en la figura 1.32. La batera slo especifica que el voltaje a travs
del dispositivo debe ser mayor que el umbral del voltaje de la batena antes que pueda establecerse la conduccin a travs del dispositivo en la direccin que dicta el diodo ideal. Cuando se
establezca la conduccin, la resistencia del diodo ser el valor especificado de r,,.
Sin embargo, tenga en cuenta que VTenel circuito equivalente no es una fuente de voltaje
independiente. Si se coloca un voltmetro a travs de un diodo aislado encima de una mesa de
laboratorio, no se obtendr una lectura de 0.7 V. La batera slo representa el defasamiento
horizontal de las caractersticas que deben excederse para establecer la conduccin.
Por lo regular, el nivel aproximado de r," puede determinarse a partir de un punto de
operacin en la hoja de especificaciones (la cual se analizar en la seccin 1.9).Por ejemplo,
para un diodo semiconductor de silicio, si 1, = 10 mA (una comente de conduccin directa en
el diodo) a VD = 0.8 V, se sabe que para el silicio se requiere un cambio de 0.7 V antes que haya
conduccin y
segn se obtuvo para la figura 1.30
Circuito equivalente simplificado

Para la mayor parte de las aplicaciones, la resistencia raves lo suficientemente pequea como
para omitirse en comparacin con otros elementos en la red. La eliminacin de ravdel circuito
1.8 Circuitos equivalentes para diodos
vr=o.7v VD
Figora 1.33 Circuito equivalente simpliiicado para el diodo semiconductor de silicio.
equivalente es la misma que aparece en las caractensticas del diodo, tal como se muestra en la
figura 1.33. Desde luego, esta aproximacin se emplea con frecuencia en el anlisis de circuitos serniconductores segn se demuestra en el captulo 2. El circuito equivalente reducido
aparece en la misma figura. ste establece que un diodo de silicio con polarizacin directa en
un sistema electrnico bajo condiciones de dc tiene una cada de 0.7 V a travs de l, en el
estado de conduccin a cualquier nivel de comente del diodo (desde luego, dentro de los
valores nominales).
Circuito equivalente ideal

Ahora que r , se elimin del circuito equivalente se tomar un paso ms, y se establece que un
nivel de 0.7-V puede, a menudo, omitirse, en comparacin con el nivel de voltaje aplicado. En
este caso, el circuito equivalente se reducir al de un diodo ideal, tal como lo muestra la figura
1.34 con sus caractensticas. En el captulo 2 se ver que esta aproximacin suele hacerse sin
perjuicio considerable en cuanto a exactitud.
En la industria, una sustitucin popular para la frase "circuito equivalente de diodo" es
modelo de diodo, un modelo que, por definicin, es la representacin de un dispositivo, objeto
y sistema existente, y as sucesivamente. De hecho, esta terminologa de sustitucin se emplear casi de manera exclusiva en los captulos subsecuentes.
Figura 1.34 Diodo ideal y sus caractersticas
Tabla resumen
Por claridad, los modelos de diodos que se utilizan para el rango de parmetros y aplicaciones
de circuito se presentan en la tabla 1.3, con todas sus caractensticas en segmentos lineales.
Cada uno se investigar con mayor detalle en el captulo 2. Siempre existen excepciones a la
regla general, pero es muy cieno que el modelo equivalente simplificado se utilizar con mucha frecuencia en el anlisis de sistemas electrnicos, mientras que el diodo ideal es aplicado
con mayor regularidad en el anlisis de los sistemas de fuente de alimentacin donde se localizan los mayores voltajes.
Capho 1 Diodos semiconductores
TABLA 1.3 Circuitos equivalentes para diodos (modelos)

Tipo
Condiciones
Modelo
Corocte~sticos
Modelo de segmentos
lineales
5"
Modelo
simplificado
RE*
Dispositivo
ideal
Rrrd "rrr
E=* " "T
1.9 HOJAS DE ESPECIFICACIONES DE DIODOS

Los datos acerca de los dispositivos semiconductores especficos suele presentarlos el fabricante de dos maneras. Es comn que consistan slo de una breve descripcin limitada, a veces
de una pgina. De otra forma, es un extenso examen de las caractersticas con sus grficas,
trabajo artstico, tablas, etc. Sin embargo, en cualquier caso, existen piezas especficas de datos que deben incluirse para una correcta utilizacin del dispositivo. stos incluyen:
1. El voltaje directo VF(a una comente y temperatura especificadas)
2. La comente directa mxima 1, (a una temperatura especificada)
3. La comente de saturacin inversa IR (a una comente y temperatura especificadas)
4. El valor de voltaje inverso [PIV o PRV o V(BR), donde BR proviene del trmino "mptura"
(por la inicial en ingls de: breakdown) (a una temperatura especificada)]
5. El nivel mximo de disipacin de potencia a una temperatura en particular
6. Los niveles de capacitancia (segn se definir en la seccin 1.lo)
7. El tiempo de recuperacin inverso tr, (como se definir en la seccin 1.11)
8. El rango de temperatura de operacin
Dependiendo del tipo de diodo que se considere, tambin se presentan datos adicionales.
como el rango de frecuencia, el nivel de mido, el tiempo de conmutacin, los niveles de resistencia trmica y los valores pico repetitivos. Para la aplicacin considerada, el significado de:
los datos, en general, ser claro por s mismo. Si se proporciona la mxima potencia o el valor
nominal de disipacin, se entiende que ste es igual al producto siguiente:
donde ID y VDson la comente y el voltaje del diodo en un punto de operacin en particular.

1.9 Hojas de especificaciones de diodorr
Si se aplica el modelo simplificado para una aplicacin en particular (un caso frecuente), se puede sustituir VD= V, = 0.7 V para un diodo de silicio en la ecuacin (1.10), y
determinar la disipacin de potencia resultante para compararla contra el valor de mxima
potencia. Es decir,
DIFUSIN PLANAR DE SILICIO
BV
BV
... 125 V (MiN) @ 100 p.4 (BAY73)

...200 V (MIN) @ 100 p.4 (BA 129)
ENCAPSULADO DO-35
Temperaturas
Rango de temperaniia de almaeenamienio

TemperaNra mixinia de operacin de la unin
Temperatura de la cooexin
-65C a +WOQC
c175OC
+26OeC
Disipacin de potencia (Nota 2 )

Disipacin mxima de potencia total a 25 OC de ambiente
Factor de perdida de disipacin de potencia lineal (desde 25 OC)
Voltaje y corriente mximas

WIV
Voltaje inverso de trabajo
lo
D
'
i,
3.33 mWIDC
%O_
BAY73
BA129
IOOV
18OV
200 mA
Corriente rectificada pmmedio

Comente directa continua
Pico de comenre direcrarepetitivo
IF
~
~
O.">, 1 0 5 i i i
mm.4
-D ~ A
",11910I*l
--DI*
0"Oi1JI,
NOTAS
concxioncs dc .ccm cvbicno de cobre
conexionrs dorrdnr dirponiblir
600 mA
Pico de comente de ondadirecta

Aricho de pulso = 1 s
Aricho de pulso = 1 fii
nJ,
!
1
VALORES NOMINALE!) MXIMOS ABSOLUTOS (Nota 1)
LOA
Encrpsuiado d i vidrio >ellado h i m $ t i c m i n i i

PEIOdel P ~ ~ Y F Ide0
C
14 gramos
'
40A
CARACTER~STICASELI
S~MBOLO
E
CARAC'
v~
Voltaje dir
IR
Corriente 1
Bv
Volraje de
Capacitani
-Tiempo de
R, = 1.0 a 100 kR
1
CL = 10 pF, JAN 256
NOTAS
1 Estor son vilores limicer sobre los cual., el Cuncionamicn!~del dicdo pvsdc urdiado.
2 Eslas son limites de eslado cral~lcs.Lnfibrics debc r c r ~ o n r u l u d erohrc ~plicacionerque involucnn pulros u operncidn con ciclo de t r a b ~ oboa.
Figura 1.35 Caractersticas elctricas d e l o s d i o d o s d e a l t o voltaje y b a j a fuga Fairchild BAY73 . BA

129. (Cortesa de Fairchild Camera a n d l n s t r u m e n t Corporation.)
Una copia exacta de los datos proporcionados por Fairchild Camera and Instniment
Corporation para sus diodos de alto voltaje y baja fuga BAY73 y BA 129 aparece en las figuras
1.35 y 1.36.Este ejemplo representara la lista extensa de datos y caractersticas. El trmino
recrificador se aplica a un diodo cuando se emplea con frecuencia en un proceso de rectificacin.
mismo que se describir en el captulo 2.
CURVAS CARACTERISTICASELCTRICAS T~PICAS
a 25 "C temperatura ambiente a menos que se observe lo contrario
CAPACITANCIACONTRA
VOLTAJE INVERSO
TC - Coeficiente de rernperauiia - mVSIC
VOLTAJE INVERSO CONTRA

CORRIENTE INVERSA
V,
i',
-Voltaje inverso - volrs
CORRIENTE INVERSACONTRA
COEFICIENTE DE TEMPERATURA
IMPEDANCIA DIKMICA
CONTRA CORRIENTE DIRECTA
7, -Temperatura ambiente - *C
RD - Impedancia dinmica - n
- Vollale inverso - volrs
CORRIENTE RECTIFICADA
PROMEDIO Y C8ORRIENTE DIRECTA
CONTRA TEMPISRATURA AMBIENTE
500
400
300
.f
200
q3
100
o
0 25 50 75 100 125 150 175 200
T, - Temperatura ambiente - 'C
T, - Temperatura ambiente - "C
Figura 1.36 Caractersticas trmicas d e los diodos d e alto voltaje Fairchild BAY73
EA 129. (Cortesa d e Fairchild Camera and lnstrument Corporation.)
1.9 Hojas de especificacionesde diodos
Las reas especficas de las hojas de datos se resaltaron en gris con una letra de identificacin correspondiente a la descripcin siguiente:
Los voltajes mnimos de polarizacin inversa (PIV) para cada diodo a una comente
de saturacin inversa especificada.
B: Caractersticasde temperatura segn se indican. Observe el empleo de la escala Celsius
y un amplio rango de utilizacin [recuerde que 32 "F =O "C = congelamiento (H,O)
y 212 "F = 100 O C = ebullicin (H,O)].
C: Nivel de disipacin de potencia mxima P, = VDI, = 500 mW. El valor de potencia
mxima disminuye a una proporcin de 3.33 mW por grado de incremento en la
temperatura arriba de la temperatura ambiente (25 "C), segn se indica con claridad
en la curva de prdida de disipacin de potencia en la figura 1.36.
D: Comente directa continua mxima IFm6,
= 500 mA (observe I, en funcin de la
temperatura en la figura 1.36).
E: El rango de valores de VF en 1, = 200 mA. Observe que excede VT= 0.7 V para ambos dispositivos.
F: El rango de valores de VFen 1, = 1.O mA. En este caso, observe cmo los lmites superiores se encuentran alrededor de 0.7 V.
G : En VR= 20 V y una temperatura de operacin tpica 1, = 500 nA = 0.5 pA,mientras
que a un voltaje inverso mayor IRcae a 5 nA = 0.005 M.
El
nivel de capacitancia entre las terminales es aproximadamente de 8 pF para el
H:
diodo BAY73 en VR = VD =O V (sin polarizacin) y con una frecuencia aplicada de
1 MHz.
1:
El tiempo de recuperacin inverso es 3 ps para la lista de condiciones de operacin.
A:
. .
En algunas de las curvas de la figura 1.36 se utiliza una escala logan'trnica. Una breve
investigacin de la seccin 11.2 debe ayudar a la lectura de las grficas. Observe, en la figura
superior izquierda, la manera en que V, se increment desde cerca de 0.5 V a ms de 1 V.
mientras IFaument de 10 lu\ a ms de 100 mA. En la figura inferior se encuentra que la
comente de saturacin inversa cambia un poco con los cambios crecientes de VR,pero permanece en menos de 1 nA a temperatura ambiente hasta VR = 125 V. Sin embargo, como se
aprecia en la figura adjunta, la corriente de saturacin inversa se incrementa con rapidez con el
aumento en la temperatura (tal como se pronostic antes).
En la figura superior derecha se observa cmo disminuye la capacitancia con el incremento en el voltaje de polarizacin inversa, y en la figura inferior se puede ver que la resistencia ac
(rd)es slo cercana a 1 Q en 100 mA y aumenta a 100 Q en Comentes menores de 1 mA (segn
se esperaba a partir del anlisis en secciones anteriores).
La comente rectificada promedio, la comente directa pico repetitiva y la comente de
sobrecarga pico, como aparecen en la hoja de especificaciones, se definen de la manera
siguiente:
1. Corriente rectificada promedio. Una seal rectificada de media onda (descrita en la seccin 2.8) tiene un valor promedio definido por Iav= 0.318 $
., El valor de la comente
promedio es menor que las comentes directas continuas o pico repetitivo, porque una forma de onda de comente de media onda tendr valores instantneos mucho ms altos que el
valor promedio.
2. Corriente directa pico repetitivo. ste es el valor mximo instantneo de la comente directa repetitiva. Observe que debido a que se encuentra en este nivel durante un breve periodo,
su nivel puede ser superior al nivel continuo.
3. Corriente de sobrecarga pico. En ocasiones, durante-e1

ne
y otros factores similares, existirn comentes muy altas a travs del dispositivo durante
breves infervalos de tiempo (que no son repetitivos). Este valor nominal define el valor
mximo y el intervalo de tiempo para tales sobrecargas del nivel de comente.
Captulo 1 Diodos sedcouductores
Mientras ms se est en contacto con las hojas de especificaciones, stas se volvern ms

"amistosas", en particular cuando el impacto de cada parmetro se comprende con mayor
claridad para la aplicacin que se est investigando.
1.10 CAPACITANCIA DE TRANSICIN

Y DIFUSIN
Los dispositivos electrnicos son inherentemente sensibles a las frecuencias muy altas. Casi
todos los efectos relativos a la capacitancia pueden omitirse a bajas frecuencias, debido a que
su reactancia Xc = 1RrlfC es muy grande (equivalente a circuito abierto). Sin embargo, esto no
se puede ignorar a frecuencias muy altas. Xc ser lo suficientemente pequeo debido al alto
valor defpara presentar una trayectoria de "corto" de bajareactancia. En el diodo semiconductor
p-n existen dos efectos de capacitancia que deben considerarse. Ambos tipos de capacitancia
se encuentran presentes en las regiones de polarizacin directa y polarizacin inversa, pero
una sobrepasa a la otra de tal manera que en cada regin slo se consideran los efectos de una
sola capacitancia.
En la regin de polarizacin inversa se tiene la capacitancia de la regin de
transicin o de agotamiento (C,), mientras que en la regin de polarizacin directa
se tiene la capacitancia de difGin (Cd o de almacenahiento.
Recuerde que la ecuacin bsica para la capacitancia de un capacitar de placas paralelas
est definida por C = ~ A i ddonde
,
r e s la permitividad del dielctrico (aislante) entre las placas
de rea A separada por una distancia d . En la regin de polarizacin inversa existe una regin de
agotamiento (libre de portadores) que, en esencia, se comporta como un aislante entre las
capas de carga opuesta. Debido a que el ancho de esta regin (d)se incrementar mediante el
aumento del potencial de polarizacin inversa, la capacitancia de transicin que resulta disminuir, como lo muestra la f i p r a 1.37. El hecho de que la capacitancia es dependiente del
potencial de polarizacin inverso aplicado, tiene aplicacin en numerosos sistemas electrnicos. De hecho, en el captulo 20 se presentar un diodo cuya operacin depende totalmente
de este fenmeno.
Aunque el efecto descrito tambin se encontrar presente en la regin de polarizacin
directa, ste es mucho menor que un efecto de capzcitancia directamente dependiente de la
velocidad a la que la carga es inyectada hacia las regiones justo afuera de la regin de agotamiento. El resultado es que niveles crecientes de comente resultarn en niveles crecientes de la
capacitancia de difusin. Sin embargo, los niveles crecientes de comente resultan en niveles
reducidos de resistencia asociada (lo cual se demostrar ms adelante), y la constante de tiempo resultante ( T = RC), misma que es muy importante en las aplicaciones de alta velocidad,
porque no se hace excesiva.
Fwra 1.37 Capacitancia de transicin y de difusin en funcin de la polarizacin

aplicada para un diodo de silicio.
1.10 Capacitancia de transicin y diiusin
Los efectos de la capacitancia que se describieron antes se encuentran representados por

un capacitor en paralelo con el diodo ideal, segn se muestra en la figura 1.38. Sin embargo,
para Las aplicaciones de baja o mediana frecuencia (excepto en el rea de potencia), por lo
regular, el capacitor no est incluido en el smbolo del diodo.
Figura 1.38 Se incluye el efecto
de la capacitancia de transicin
o de difusin en el diodo
semiconductor.
1.1 1 TIEMPO DE RECUPERACIN INVERSO

Existen ciertas partes de datos que, por lo general, presentan los fabricantes en las hojas de
especificaciones de diodos. Una de estas cantidades que todava no se ha considerado es el
tiempo de recuperacin inverso, y se denota mediante 5,. En el estado de polarizacin directa,
se mostr antes que existe un gran nmero de electrones del material tipo n que pasan a travs
del material tipo p, y un gran nmero de huecos en el tipo n , lo cual es un requisito para la
conduccin. Los electrones en el tipo p y los huecos que se difunden hacia el material tipo n
establecen un gran nmero de portadores minoritarios en cada material. Si el voltaje aplicado
se invierte para establecer una nueva situacin de polarizacin inversa, idealmente se deseara
ver que el diodo cambia de forma instantnea, del estado de conduccin al de no conduccin.
Sin embargo, debido a que un gran nmero de portadores minoritarios se localizan en cada
material, la comente del diodo se invertir como se muestra en la figura 1.39, y permanecer
en este nivel susceptible de ser medido durante un tiempo $ (tiempo de almacenamiento) que
requieren los portadores minoritarios para retomar a su estado de portadores mayoritasios dentro del material opuesto. En esencia, el diodo permanecer en el estado de circuito cerrado con
una comente IjnVersa
determinada por los parmetros de la red. En algn momento, una vez que
ha pasado esta fase de almacenamiento, la comente se reducir en nivel hasta llegar a aquel
asociado con el estado de no conduccin. Este segundo periodo se denota mediante r, (intervalo de transicin). El tiempo de recuperacin inversa es la suma de estos dos intervalos: t,, = ts
+ r, . Naturalmente, es una consideracin importante en las aplicaciones de conmutacin de
alta velocidad. Casi todos los diodos de conmutacin disponibles en el mercado tienen un r,, en
el rango de unos cuantos nanosegnndos hasta 1 ps. Sin embargo, hay unidades disponibles con
un r_ de slo unos cuantos cientos de picosegundos (10-12).
'dimcu
1 E/
Cambio de estado (encendido-apa;ado)

requcndo en r = r , .
,:,,;.
-.
Fwra 1.39 Definicin del tiempo
de recuperacin inverso.
1.12 NOTACINDE DIODOS SEMICONDUCTORES

La notacin que ms se suele utilizar para los diodos semiconductores se presenta en la figura
1.40. Para la mayor parte de los diodos cualquier marca, como un punto o banda, segn lo
muestra la figura 1.40, aparece en el extremo del ctodo. La terminologa nodo y ctodo es
una herencia de la notacin de bulbos. El nodo se refiere a un potencial mayor o positivo y el
ctodo se refiere a una terminal a un potencial ms bajo o negativo. Esta combinacin de
niveles de polarizacin dar por resultado una condicin de polarizacin directa o "encendido"
para el diodo. En la figura 1.41 aparecen varios diodos semiconductores disponibles en el
mercado.Algunos detalles de la consmccin real de dispositivos,como los que aparecen en la
figura 1.41, se explican en los captulos 12 y 20.
Caphilo 1 Diodos semiconductores
Figura 1.40 Notacin de los diodos semiconductores.
Varios tipos de diodos de unin. [a) Cortesia de Motorola Inc.; y

b) y c) Cortesa de lnternational Rectiiier Corporation.]
Figura 1.41
1.13 PRUEBA DE DIODOS

La condicin de un diodo semiconductor se puede determinar con rapidez utilizando: 1) un
mnltmetro digital (DDM, por las iniciales en ingls de: digital display meter) con unafuncin
de ver$cacin de diodos, 2) la seccin de medicin de ohms de un multmetro,~3 ) un trazador
de curvas.
Funcin de verificacin de diodos

En la figura 1.42 se ilustra un multimetro digital con capacidad de verificacin de diodos.
Observe el pequeo smbolo de diodo en la parte inferior del selector. Cuando se coloca en esta
posicin y se conecta como se muestra en la figura I A3a, el diodo debe estar en encendido", y
la pantalla indicar el voltaje de polarizacin directa tal como 0.67 V (para Si). El medidor
tiene una fuente interna de comente constante (cercana a 2 mA) que definir el nivel de voltaje, como se muestra en la figura 1.43b. Una indicacin OL al conectar como en la figura 1.43a
revela un diodo abierto (defectuoso). Si las conexiones se encuentran invertidas, debe resultar
una indicacin OL debido a la equivalencia de circuito abierto que se espera para el diodo. Por
tanto, en general, una indicacin OL en ambas direcciones es indicativa de un diodo abieno o
defectuoso.
1.13 Prueba de diodos
Figura 1.42 Multimetro digital con

capacidad de verificacin de diodos.
(Cortesa de Comoutronics
Technology. Inc.)
0.67 V
(bl
"D
Figura 1.43 Verificacin
de un diodo en el estado
de polarizacin directa.
Prueba con un hmetro

(Ohmeuol
R relarivarnenre baja
~ e r m i n a mja
l
1 1
Terminal negra
Terminal negra
,COMl
-
Terminal roja
U
En la seccin 1.7 se encontr que la resistencia en polarizacin directa para un diodo

semiconductor es bastante baja comparada con el nivel de polarizacin inversa. Por tanto, si se
mide la resistencia de un diodo utilizando las conexiones que se sealan en la fisura 1.44a,
se puede esperar un nivel relativamente bajo. La indicacin resultante en el hmetro ser una
funcin de la comente establecida por la batera interna a travs del diodo (a menudo 1.5 V)
por el circuito del hmetro. Mientras ms alta sea la comente, menor ser el nivel de resistencia. Para la situacin de polarizacin inversa la lectura debe ser bastante alta, requiriendo, tal
vez, de una mayor escala de resistencia en el medidor, segn se indica en la figura 1.44b. Una
lectura alta en la resistencia en ambas direcciones indica con claridad una condicin abierta
(dispositivo defectuoso), mientras que una lectura muy baja de la resistencia en ambas direcciones quiz indique un dispositivo en corto.
Trazador de curvas
Figura 1.44 Verificacin de un
diodo rnediaa!e un hrnetro.
El razador de curvas de la figura 1.45 puede desplegar las caractensticas de una gran cantidad
de dispositivos, incluyendo el diodo semiconductor. Al conectar el diodo en forma adecuada al
tablero de pruebas en la parte central e inferior de la unidad y ajustando los controles, se puede
O
P o S,,,
por di",.,*"
Figura 1.46 Respuesta del
trazador de curvas para el

diodo de silicio 1N4007.
obtener una imagen en la pantalla como la de la figura 1.46. Observe que la escala vertical
es de 1 d l d i v , lo que da por resultado los niveles indicados. Para el eje horizontal, la escala es
de 100 mvldiv, lo que da por resultado los niveles de voltaje que se indican. Para un nivel de
2 - m . , como se defini para un DDM,el voltaje resultante sena de 625 mV = 0.625 V. Aunque,
en principio, el instmmento parece ser muy complejo, el manual de instmcciones y algunos
momentos de contacto revelarn que los resultados deseados por lo general se pueden obtener
sin mucho esfuerzo y tiempo. El mismo instmmento aparecer en ms de una ocasin en los
captulos subsecuentes, a medida que se investigan las caractersticas de diversos dispositivos.
1.14 DIODOS ZENER

La regin Zener de la figura 1.47 se analiz con cierto nivel de detalle en la seccin 1.6. La
caractenstica cae de manera casi vertical en un potencial de polaizacin inversa denotado
como VZ.El hecho de que lacurva caiga abajo y lejos del eje horizontal, en vez de aniba y lejos
para la regin positiva V Drevela
,
que la comente en la regin Zener tiene una direccin opuesta a aquella de un diodo con polaizacin directa.
~
i 1.47g ~ e ~v i ~de
~i la ~regin
~
Zener
1.14 Diodos Zener
35
Figura 1.48 Direccin de la

conduccin: a) diodo Zener: b)
diodo semiconductor
Figura 1.49 Circuito equivalente de

Zener: a) completo: b) aproximado.
Esta regin de caractersticas nicas se utiliza en el diseno de los diodos Zener, los cuales
tienen el smbolo grfico que aparece en la figura 1.48a. Tanto el diodo semiconductor como
el diodo Zener se presentan uno al lado de otro en la figura 1.48 con objeto de asegurar que la
direccin de la conduccin se comprenda con todo detalle junto con la polarizacin requerida
del voltaje aplicado. El diodo semiconductor, en el estado "encendido", soportar una comente en la direccin de la flecha en el smbolo. Para el diodo Zener la direccin de la conduccin es
opuesta a la de la flecha sobre el smbolo, de acuerdo con el comentario en la introduccin de
esta seccin. Observe, a su vez, que la polarizacin de VD y de VZ son iguales. como si se
hubieran obtenido en caso de que cada uno hubiera sido un elemento resistivo.
La localizacin de la regin Zener puede controlarse mediante la variacin de los niveles de
dopado. Un incremento en el dopado, que produzca un aumento en el nmero de impurezas
agregadas, disminuir el potencial Zener. Los diodos Zener se encuentran disponibles con potenciales Zener desde 1.8 hasta 200 V, con rangos de potencia desde hasta 50 W. Debido a su
capacidad para soportar mayor temperatura y comente. por lo general en la manufactura de los
diodos Zener se prefiere silicio. El circuito equivalente completo del diodo Zener en la regin
Zener, incluye una pequea resistencia dinmica y una batera igual al potencial Zener, como se
muestra en la figura 1.49. Sin embargo, para todas las aplicaciones siguientes se deber suponer
como primera aproximacin que las resistencias son de magnitudes mucho mayores que la resistencia Zener equivalente, y que el circuito equivalente es el que se indica en la figura 1.49b.
En la figura 1.50 se muestra un dibujo ms grande de la regin Zener con objeto de pemitir una descripcin de los datos con el nombre Zener que aparecen en la tabla 1.4 para un diodo
Fairchild 1N961 de 500-mW y 20%. El trmino "nominal" asociado con VZindica que se trata
de un valor tpico promedio. Debido a que se trata de un diodo de 20%, se puede esperar que el
Iz, = 32 mA
Figura 1.50 Caractericticas de
prueba de Zener (Fairchild 1N961).
TABLA 1.4 Caracteisticaselchicas (25'C de temperatura ambiente, a menos que se observe lo contrario)
-
Voita/e
Zener
nominai,
36
C~mrriente
de prueba,
lmpedancio
dinmica
mxima
Tipo
Jedec
'zr
(mA)
ZZTO 'm
Or)
lN961
10
17.5
8.5
"2
Impedancia
mxima de
punto de inflexin
zmO Im
Corriente
inuersa
mxima
IR 0 VR
Voltaje
de prueba
(n) (mA)
Oin)
VI
(mA)
10
7 .2
32
700
0.25
"R
Corriente
reguiadora
mnma
'm
Coeficiente
de temperatura
tpico
(%IoC)
1-0.072
potencial Zener vare cerca de 10 V ?E 20% o entre 8 y 12 V en su rango de aplicacin. Tambin

se encuentran disponibles diodos de 10% y 5% con las mismas especificaciones. La comente
de prueba lzres la definida por el nivel f de potencia y Z
, es la impedancia dinmica en este
nivel de corriente. La mxima impedancia del punto de inflexin ocurre en la comente del
punto de inflexin de I., La corriente de saturacin inversa se alcanza en un nivel particular
de potencia. e I Z ,representa la corriente mxima para la unidad de 20%.
El coeficiente de temperatura refleja el cambio porcentual en V , con respecto a la temperatura. sta se define por la ecuacin
donde AVZes el cambio que resulta en el potencial Zener debido a la variacin de la temperatura. Observe en la figura 1.5 1 que el coeficiente de temperatura puede ser positivo, negativo,
o incluso hasta cero para diferentes niveles Zener. Un valor positivo reflejara un incremento
en VZcon un aumento en la temperatura, mientras que un valor negativo dara como resultado
la disminucin en el valor con un incremento en la temperatura. Los niveles de 24 V, 6.8 V. y
3.6 V se refieren a tres diodos Zener que tienen estos valores nominales dentro de la misma
familia Zener como el IN961. Naturalmente. la curva para el 1N961 de 10 V caera entre las
curvas de los dispositivos de 6.8 V y 24 V. Regresando a la ecuacin (1.12), T, es la temperatura a la cual se ofrece V , (por lo regular la temperatura ambiente. 23 "C), y T , es el nuevo
nivel. El ejemplo 1.3 demostrar el empleo de la ecuacin (1.12).
Coeficiente de temperatura contra
corriente Zener
0.01 0.05 0 1
0.5 1
5 10
Corrienrr Zener. 1, - (mA)
50 100
Impedancia dinmica
contra corriente Zenir
0.1 0.2 0.5
1 2
10 ?O
50
100
Corriente Zener. Iz - (mA)
Figura 1.51 Caractersticas elctricas para un diodo Zener Fairchild de 500 mW.
(Cortesa de Fairchild Camera and lnstrument Corporation.)
Determinar el voltaje nominal para un diodo Zener Fairch'ild 1N961 de la tabla 1.4 a una
temperatura de 100 'C.
Solucin
A partir d e la ecuacin (1.12),
1.14
--
Diodos Zener
EJEMPLO 1 3
Los valores sustituidos a partir de la tabla 1.4 generan
y debido al coeficiente de temperatura positivo, un nuevo potencial Zener, definido por V i ,es
V > = Vz
+ 0.54V
= 1054 V
La vanacin en la impedancia dinmica (fundamentalmente, su resistencia en serie) con

la comente aparece en la figura 1.5lb. Una vez ms, el Zener de 10 V surge entre los Zeners de
6.8 V y de 24 V. Observe que mientras ms grande es la comente (o mienuas ms arriba se est
en el eje vertical de la figura 1.47), menor ser el valor de la resistencia. Observe igualmente
que cuando se cae abajo del punto de inflexin de la curva, la resistencia se incrementa a
niveles significativos.
La identificacin de la terminales y el encapsulado para una variedad de diodos Zener aparece en la figura 1.52. La figura 1.53 es una fotografa de diversos dispositivos Zener. Observe
que su aspecto es muy similar al diodo semiconductor. Algunas reas de aplicacin del diodo
Zener se examinarn en el capmlo 2.
Figura 1.53 Diodos Zener.
(Cortesa de Siemens Corporation.)
1.15 DIODOS EMISORES DE LUZ

El aumento en el uso de pantallas digitales en las calculadoras, relojes y todo tipo de instnmentos ha contribuido a generar el muy considerable inters que hoy en da existe respecto a
las esuucturas que emiten luz cuando se polarizan en forma apropiada. En la actualidad, los
dos tipos que se utilizan con ms frecuencia para llevar a cabo esta funcin son el diodo
emisor de luz (LED, por las iniciales en ingls de: lighr emitting diode) y la pantalla de cristal
lquido (LCD, por las iniciales en ingls de: liquid crystal display). Debido a que el LED entra
en la familia de los dispositivos de unin p-n, se estudiar en este captulo y algunas de sus
redes se estudiarn en los captulos siguientes. La pantalla LCD se describe en el captulo 20.
Como su nombre lo indica, el diodo emisor de luz (LED) es un diodo que emite luz visible
cuando se energiza. En cualquier uninp-n con polarizacin directa existe, dentro de la estructura y en forma primaria cerca de la unin. una recombinacin de huecos y electrones. Esta
recombinacin requiere que la energa que posee un electrn libre se transfiera a otro estado
En todas las uniones p-n de semiconductor, parte de esta energa se emite como calor y otra
parte en forma de fotones. En el silicio y el germanio el mayor porcentaje se genera en forma
de calor y la luz emitida es insignificante. En otros materiales. como el fosfuro arseniuro de
galio (GaAsP) o fosfuro de galio (Gap). el nmero de fotones de energa de luz emitida es
suficiente para crear una fuente de luz muy visible.
Alproceso de emisin de luz mediante la aplicacin de una fuente de energa
elctrica se le llama electroluminiscenciu.
Como se muestra en la figura 1.54 con su smbolo grfico, la superficie conductora conectada al material p es mucho ms pequea, con objeto de permitir la emisin de u11 nmero
mximo de fotones de energa lumnica. Observe en la figura que la recombinacin de los
portadores inyectados debido a la unin con polarizacin &recta genera luz, que se emite en el
lugar en que se da la recombinacin. Puede haber, desde luego, alguna absorcin de los paquetes de energa de los fotones en la superficie misma, pero un gran porcentaje se encuentra
disponible para salir, segn se muestra en la figura.
'S'
Conracro
me?&hco
'Contacto
meiilico
La apariencia y caractersticas de una lmpara subminiatura de estado slido de gran eficiencia que fabrica Hewlett-Packard aparece en la figura 1.55. Observe, en la figura 1.55(b).
que la comente pico directa es de 60 mA con 20 mA de comente directa promedio tpica. Sin
embargo, las condiciones de prueba que se enumeran en la figura 1.55(c) corresponden a una
comente directa de 10 mA. El nivel de VDbajo condiciones de polarizacin directa se indica
como V, y se extiende de 2.2 a 3 V. En otras palabras, se puede esperar una comente de
operacin tpica de aproximadamente 10 mA a 2.5 V para una buena emisin de luz.
Aparecen dos cantidades que an no se han identificado bajo el encabezado de caractensticas elctricas 1pticas a T, = 25 'C. Estas son la intensidad lumnica erial (Iv) y la eficiencia
Iuminica (q,).La intensidad de la luz se mide en candelas. Una candela emite un flujo de luz
de 4rrlmenes y establece una iluminacin de 1 candela pie en un rea de 1 pie cuadrado a 1
pie de la fuente de luz. Aunque esta descripcin quiz no ofrezca una comprensin clara de la
candela como unidad de medida, su nivel bien puede compararse entre dispositivos similares.
El trmino eficacia es, por definicin, una medida de la capacidad de un dispositivo para
generar un efecto deseado. Para el LED, este es el cociente del nmero de lmenes generados
por watt aplicado de energa elctrica. Esta eficiencia relativa est definida por la intensidad
1.15 Diodw emisores de luz
Figura 1.54 a) Proceso de

electroluminiccenciaen el LED;
b) smbolo grfico.
luminica por unidad d e corriente, segn se muestra en la figura 1.552. La intensidad relativa d e
cada color contra la longitud de onda se muestra en la figura 1.%d.
Debido a que el LED es un dispositivo de uninp-n, tendr una caractenstica en polaizacin
directa (figura 1. S e ) similar a las curvas d e respuesta del diodo. Observe el incremento casi
lineal e n la intensidad lumnica relativa con corriente directa (figura 1.550. La fkura 1.55h
revela que mientras ms larga es la duracin del pulso a una frecuencia en particular, menor
ser la comente pico permitida (despus d e pasar el valor de mptura de r,,). La fi,cura 1 .SS
muestra que la intensidad es mayor a O" (de cabeza) y la menor a 90" (cuando el dispositivo se
observa desde un lado).
\;alores
mximos absolutos a TA= 25 'C

Rujo i/<,
alto cticieni.i<i
1160
Porbmetrur
Disipacin de potencia
Corriente dircctn piomedlo
Corrienie directa pico
Rango de temperatura de operacin
y alma~enamiento
Temperatura de soldadura de la conexin
I1.6 mm (0.063pulg) del cuerpo
L'iiidudei
120
20;1
60
-55'C a 100C
?30C duranie 3 segundos
[ I ] Prdida desde 50 'C a 0.2 rnAI'C
Rojo de alto +ciencia

4160
Simbolo
I,,
Mnimo
Tipico
Intensidad luminica
1 .O
5O
mcd
80
des.
635
628
nm
nm
90
11
120
ns
aiial
Incluyendo el Angulo
entre los puntos de la
mitad de iiitensidad
luminica
28,,>
io
Longitud de (ondade pico

Lon;itud de onda dominante
Ve!acidad de respuesta
Cvpacitancia
Resistencia tiirmica
T,
e,,
Mximo
Deicripo'n
Unidnder
PF
'CM'
1
2.2
Voltaje direclo
Volsale de ruptura inverso
Eficacia lumnica
1 6
.' L:
L. L.
.ini.:.J
I
I $4
1x:i
JL.el< i l .udI
:L.
unl: doniindnie
3.0
50
147
lm/w
tntCnl.JdJ 1cninl:~ei 1 2 n i i c d Jc l a
:i
i,
.c J r . r i >del
~ J . ~ p : = c i ~J i crom:ii;i;~i
intei.riddJ.uminicl ~
Clt
Condiciancsdeprurbu
Nora 1
Medida en el pico
Nola 2
V , = O: f = 1 Mhz
Unin a la
conexin citodo a
079 mm (031 pul;)
desde el cuerpo
1, = 10 mA
1, = l l M & A
Xota 5
rcprcrcnt~la . i r i c u J Jc
>ni: di:iciq-c
define el colar del disporiti,~.

1 La intensidad radiante. le.en wartriestereorradianei.se puede encontrar a partir de laecuacin 1 = I,,Iq,donde<enla
intensidad luminica en canclelar y q3 es la eficacia lurninica en Imenesiwatt.
Fwra 1.55 Lmpara subminiatura roja de estado slido de alta eficiencia de HewlettPackard:
a) apariencia: b) valores nominales mximos absolutos: c>caracteristicas elctricasloticas:
. .
d) intensidad relativa contra longitud de onda: e) corrientdirecta contra voltaje directo: f ) intensidad
e) eficiencia relativa contra corriente oico: h) corriente
luminica relativa contra corriente directa; -.
pico mxima contra duracin del pulso; 1) intensidad luminica relativa contra desplazamiento angular
(Cortesa de Hewlett-Packard Corporation.)
Capiuio 1 Diodos semiconductores
1.6
1.5
1.4
1.3
1.2
1.1
1O
0.9
08
O7
06
05
V,-
10
1.5
?.O
25
3.0
Vollaje directo - V
1,- Corriente directa - mA
$-Duracin del pulso - Iis
Fwra 1.55 Continuacin
1.15 Diodos emisores de luz
10
20
'
0
50
10
lp,c,,
- Corrienie pico
mA
60
Hoy en da, las pantallas de visualizacin LED se encuentran disponibles en muchos tamaos y formas diferentes. La regin de emisin de luz est disponible en longitudes desde 0.1
a 1 pulgada. Los nmeros pueden crearse por segmentos como los que se ejemplifican en la
figura 1.56. Al aplicar una polarizacin directa al segmento apropiado de material tipo p, se
puede desplegar cualquier nmero del O al 9.
Figura 1.56
Pantalla visual de segmentos Litronix.
La pantalla de visualizacin de la figura 1.57 ofrece ocho dgitos y se utiliza en calculadoras.

Existen tambin lmparas LED con dos conexiones que contienen dos LED, de tal forma que una
inversin en la polarizacin cambiar el color de rojo a verde o viceversa. Actualmente, los LED
se encuentran disponibles en rojo, verde, amarillo, naranja y blanco; el blanco con azul estar
disponible pronto. En general, los LED operan a niveles de voltaje desde 1.7 hasta 3.3 V. lo cual
los hace por completo compatibles con los circuitos de estado slido. Tienen un tiempo de respuesta rpido (nanosegundos) y ofrecen buenas relaciones de contraste para la visibilidad. El
requerimiento de potencia suelen ser de 10 hasta 150 mW con un tiempo de vida de 100.000
horas o ms. Su constmccin de semiconductor le aade un significativo factor de fortaleza.
Figura 1.57 Pantalla visual para calculadora con ocho dgitos y
signo. (Cortesa de Hewlett-Packard Corporation.)
1.16 ARREGLOS DE DIODOS: CIRCUITOS

INTEGRADOS
Las caractensticas nicas de los circuitos integrados se presentarn en el captulo 12. Sin embargo, se ha alcanzado una plataforma en la introduccin de circuitos electrnicos que permite
por lo menos hacer un examen superficial a los meglos de diodos en circuitos integrados. Se
encontrar que el circuito integrado no es un dispositivo nico con caractensticas totalmente
diferentes a aquellas que se analizarn en estos captulos introductonos. Simplemente es una
tcnica que permite una reduccin significativa en el tamao de los sistemas electrnicos. En
otras palabras, dentro del circuito integrado se encuentran sistemas y dispositivos discretos
que estuvieron disponibles mucho tiempo antes que el circuito integrado como se le conoce
actualmente, se convirtiera en una realidad.
Captulo 1 Diodos serniconductores
Un arreglo posible aparece en la figura 1.58. Observe que los ocho diodos son internos en
el arreglo de diodos Fairchild FSA1410M. Esto es, en el encapsulado mostrado en la figura
1.59 existe un arreglo de diodos en una placa nica de silicio que tiene todos los nodos conectados a la terminal 1 y los ctodos de cada uno a las terminales 2 al 9. Observe. en la misma
figura, que la terminal 1 puede determinarse como la que est del lado izquierdo de la pequea
proyeccin o ceja del encapsulado si se mira desde abajo hacia el encapsulado. Los otros
nmeros siguen despus en secuencia. Si slo se utiliza un diodo, solamente se utilizaran las
terminales 1 y 2 (o cualquier otro nmero del 3 al 9).
ARREGLO MONOLITICO PLANAR DE DIODOS AISLAIIOS DEL AIRE

C
...5.0 pF (MX)
- AVF ... 15 mv (Mx) @ 10 mA

DIGRAMA
DE C O N E X I ~ N
FSA 14 IOM
VALORES NOMINAI.ES MXIMOS ABSOLUTOS ( ~ o t 11

a
Temoeraturas
Rm:o de temperatura de almacenamiento
Wxima temperatura de operacin de la unin
Temperatura en la conexin
DisipaciOn de potencia (Nota 2)
Mxima disipacin en la unin a 25 "C de ambiente
Por encapsulado a 25 "C de ambiente
Facror dc prdida de disipacin lineal (desde 25 T)en la unin
Encapsulada
-55C a +20OSC
+150DC
+260C
55 V
Comiente directa continua

Comente de onda de pico directo
Ancho de pulso = 1.O i
Ancho de pulso = 1 O bi
i,,~oh,G~z,gd,
350 mV
1 .O A
2.0 A
CARACTERSTICAS ELCTRICAS (25 'C de temperatura ambiente a menos que se especifique lo contrario)
S~MBOLO
1
CARACTER~STICA
Bv
L 27. Voltaje de ruptura
"r
Voltaje directo (Nota 3)
M~NIMO
60
MXIMO
1
1.5
1.1
IR
Comente inversa
Comente inversa ( T . = 150'C)
Capacirancia
Voltaje pico directo
v~
1'.
Tiempo de recuperacin directo
ln
Tiempo de recuperacin inverso
l~ualdadde voltaje directo
UNIDADES
CONDICIOYES DE PRUEBA
1,=10bA
100
100
V
V
40
ns
10
ns
mV
v,=o.~=IMH~
PF
V
1, = 5MlmA.r,< l 0 n r
NOTAS.
;
1,, = 500mA.t,< 10 ni
1, = Ir= 10 - 200 d
R , = IOORRec. aO.1 1.
15
1, = 500 mA
1, = 200niA
VR = 40 \'
V. = 40 V
"A
UA
5.0
4.0
AV,
400 mW
600 mW
3.2 mWI"C
4.8 mWPC
Corriente y voltaje mximos

WlV
Voltaje inverso de vabajo
lr
1 Erlor valomi san vrlorei limilcs robx ,as cvn1cr Ir "id3 oe, drr.mpino rsirbnanos pueden icr drudur
2 Estor san limitcs cnablr, dc los esiado,. Lr frbricidibc rcr ron,ulmdz para aplicaciones que involucren op.mcin con pulsa o un crcla de trrbajo bajo
3 YFsc mide utilizanda un pulsa h 8 rns
Arreglo monolitico de diodos. (Cortesa de Fairchild Camera and lnstrument

Corporation.)
Figura 1.58
1.16 Arreglos de diodos: circuitos integrados
1, = IUmA
--
l1
Figura 1.59 Descripcin del

encapsulado T0-96para el arreglo
de diodos FSA1410M.Todas las

dimensiones se encuentran en
pulgadas. (Cortesa de Fairchild
Camera and lnstrument
Corporation.)
Plano de moniaie
!u!uu[1![~
mi".
La forma del
aislador de
separacin
puede variar
Vidno
Notas:
Conexiones de Kovar. baiadai en oro
Encapsulado sellado herm~ricarnente
Peso del encapsulado: 1.32 gramos
Los diodos restantes se quedadan "colgando" y no afectaran la red a la cual slo estaran
conectadas las terminales 1 y 2.
Ouo arreglo de diodos aparece en la figura 1.60. En este caso el encapsulado es diferente,
pero la secuencia de numeracin aparece en el diagrama de base. La terminal 1 es la que est
directamente arriba de la pequea muesca cuando el dispositivo se observa con las terminales
hacia abajo.
Diasramas de base
1
FSA2500M
Ver dercnpcin del encapsulado TO-116-2
Noros:
Aleacin 42. leminales errafiadas
Terminales baiiadar en oro dispanibiei
Encaosulado de cermica sellado
Figura 1.60 Arreglo monolitico de diodos. Todas las dimensiones se encuentran en pulgadas,
1.17 ANLISISPOR COMPUTADORA

La computadora se ha convertido en una parte integral de la industria electrnica, de tal maneraque las capacidades de esta "herramienta" de trabajo se deben presentar en la primera oportunidad posible. Para aquellos estudiantes sin expenencia previa en computacin, existe al
principio un temor muy comn hacia este poderoso sistema que parece complicado. Tomando
esto en cuenta, el anlisis por computadora de este libro fue diseado para hacer que el sistema
por computadora resulte ms "amistoso", mediante la revelacin de la relativa facilidad con
que se puede aplicar para llevar a cabo algunas tareas muy tiles y especiales con una cantidad
mnima de tiempo y un alto grado de exactitud. El contenido se escribi suponiendo que el
lector no tiene expenencia previa en computacin ni tampoco contacto con la terminologa que
se utilizar. Tampoco existe sugerencia alguna en cuanto a que el contenido de este libro sea
suficiente para permitir una comprensin completa de los "cmos" y los "porqus" que surgirn. El propsito aqu es meramente presentar algo de la terminologa, analizar algunas de sus
capacidades, revelar las posibilidades disponibles, tocar algunas de las limitaciones y demostrar su versatilidad con un nmero de ejemplos cuidadosamente seleccionados.
En general, el anlisis por computadora de los sistemas electrnicos puede tomar uno de
dos mtodos: utilizando un lenguaje tal como el BASIC, Fortran, Pascal, o C, o utilizando un
paquete de programacin como PSpice, MicroCap 11,Breadboard, o Circuit Master, por nombrar unos cuantos. Un lenguaje, a travs de su notacin simblica, construye un puente entre el
usuario y la computadora, el cual permite un dilogo entre los dos con el fin de establecer las
operaciones que deben llevarse a cabo.
El lenguaje que se usa en este libro es el BASIC, y se eligi debido a que emplea una
cantidad de palabras y frases familiares de la lengua inglesa que revelan, por s mismas, la
operacin que se desarrollara. Cuando se utiliza un lenguaje para analizar un sistema, se desarrolla unprograma que define, en forma secuencial, las operaciones que se llevarn a cabo, en
su mayor parte, siguiendo el mismo orden con que se realiza el mismo anlisis efectuando los
clculos a mano. Al igual que ocurre con el mtodo de calcular a mano, un paso incorrecto y el
resultado que se obtiene carecer por completo de significado. Obviamente, los programas que
se desarrollan con tiempo y aplicacin son medios ms eficaces para obtener una solucin.
Una vez que se establecen en su "mejor" forma, se pueden catalogar y utilizar posteriormente,
La ventaja ms importante del mtodo de los lenguajes radica en que el programa puede adaptarse con objeto de satisfacer todas las necesidades especiales del usuario. Permite que este
ltimo haga "movimientos" especiales que darn por resultado la obtencin de datos en forma
impresa, de manera informativa e interesante.
El mtodo alterno que se describi antes utiliza un paquete de computadora para llevar a
cabo la investigacin deseada. Un paquete de programacin es un programa escrito y probado
durante cierto tiempo, que se disea para realizar un tipo de anlisis o sntesis en particular de
manera eficiente y con un alto nivel de exactitud.
El paquete en s no puede ser alterado por el usuario y su aplicacin est limitada a las operaciones que se integan al sistema. Un usuario debe ajustar su deseo de informacin de salida al
rango de posibilidades que ofrece el paquete. Adems, el usuario debe capnuar informacin, tal y
como lo exige el paquete, o de lo contrario los datos pueden ser malinterpretados.El paquete de
pro,pmacin que se eligi para este libro es PSpice.* En la actualidad, PSpice se encuentra disponible en dos formas: DOS y Wuidows. El formato DOS fue el primero que se introdujo y es el ms
popular hoy en da. Sin embargo, la versin Windows cobra cada vez ms aceptacin conforme los
usuarios conocen sus capacidades. Es como todo: una vez que se logra dominar un mtodo que har
el trabajo por nosotros, se genera menos entusiasmo por tomar el tiempo para aprender otro mtodo
del que se obtendrn resultados similares. Sin embargo, los autores confirman que conforme se
conoce ms la versin Wmdows, sta ofrece algunas caractersticas interesantes que bien vale la
pena investigar. La versin de DOS que se usa en este texto es la 6.0 y la de Windows es la 6.1. En
M i c m S i , ubicada en Irvime, Califomia, se encuentran disponibles copias para evaluacin. En la
f i , 1.61
~ aparece una fotografa de un paquete de Centro de Diseo completo con la versin CDROM 6.2.Tambin se encuentra disponible en discos flexibles de 35".
Una versin m% compleja,
que se denomina SPICE, est encontrando una amplia gama de aplicaciones en la industria.
Por tanto. en general, un paquete de programacin est "empacado" para realizar una serie
de clculos y operaciones, y para ofrecer los resultados en un fonnato definido. Un lenguaje
Fwra 1.61 Paquete de diseo
PSpice. (Cortesa de MicroSim

Corporation.)
~
-- -
- --
'PSpice es una marca regisuada de MicroSirn Carparation.
1.17 Anlisis por computadora
permite un mayor nivel de flexibilidad, pero tambin omite los beneficios que brindan las
numerosas pruebas y la investigacin exhaustiva que se suelen realizar para desarrollar un
paquete "confiable". El usuario debe definir cul mtodo satisface mejor sus necesidades
del momento. Obviamente, si existe un paquete para el anlisis o sntesis que se desea realizar, debe considerarse antes de optar por las muchas horas de trabajo que se requieren para
desarrollar un programa confiable y eficiente. Adems, es posible adquirir los datos que se
necesitan para un anlisis en particular de un paquete de programacin y luego buscar un
lenguaje para definir el formato de salida. En muchos aspectos, los dos mtodos van de la
mano. Si alguien continuamente tiene que depender del anlisis por computadora, es necesario que conozca el uso y las limitaciones tanto de los lenguajes como de los paquetes. La
decisin en cuanto a con qu lenguaje o paquete conviene familiarizarse es, bsicamente,
una funcin del rea de investigacin. Sin embargo, por fortuna, el conocimiento fluido de
un lenguaje o un paquete especfico ayudar al usuario a familiarizarse con otros lenguajes y
paquetes. Existen similitudes en propsitos y procedimientos que facilitan la transicin de
un mtodo a otro.
En cada capitulo se harn algunos comentarios respecto al anlisis por computadora. En
algunos casos aparecer un programa BASIC y una aplicacin PSpice, mientras que en otras
situaciones slo se aplicar uno de los dos. Conforme surja la necesidad de entrar en detalles,
se proporcionar la informacin necesaria para permitir cuando menos una comprensin superficial del anlisis.
PSpice (versin DOS)
DI
2
O
(+)
U
'
I
(-1
~i~~~ 1.62 ~
t
i de pspice
~
~
para la captura de diodos en la
descripcin de una red.
Este captulo aborda las caractensticas del diodo semiconductoren particular. En el captulo 2
el diodo se investiga utilizando el paquete PSpice. Como un primer paso dirigido hacia tal
anlisis, se presenta ahora el "modelo" para el diodo semiconductor. La descripcin en el
manual PSpice incluye un total de 14 parmetros para definir sus caractensticas terminales.
stos incluyen la comente de saturacin, la resistencia en serie, la capacitancia de la conexin,
el voltaje de ruptura inverso, la comente de tuptura inversa, y muchos otros factores que en
caso necesario pueden especificase para el diseo o anlisis que vaya a realizarse.
La especificacin de un diodo en una red tiene dos componentes. El primero especifica la
ubicacin y nombre del modelo, el otro incluye los parmetros que se mencionan antes. El
~ formato
t
~ para
~ definir la ubicacin y el nombre del modelo del diodo es el siguiente para el
diodo de la figura 1.62:
nombre
nodo
3
w
DI
nodo
nombre
del modelo
Observe que el diodo se especifica mediante la literal D al principio del rengln seguida
por la identificacin que se asigna al diodo en el esquema. La secuencia de los nodos (puntos
de conexin para los diodos) define el potencial en cada nodo y la direccin de la conduccin
para el diodo de la figura 1.62. En otras palabras, la conduccin se especifica a partir del nodo
positivo y hacia el nodo negativo. El nombre del modelo es el nombre que se asigna a la
descripcin del parmetro que sigue. El mismo nombre de modelo puede aplicarse a cualquier
nmero de diodos en la red, como D2, D3, y as sucesivamente.
Los parmetros se especifican cuando se usa una instruccin MODEL que tiene el formato
siguiente para un diodo:
MODEL
DI
nombre
del modelo
- 15)
-+
D(IS = 2E
especificaciones
de parmetro
La especificacin se inicia con los datos MODEL seguido por el nombre del modelo
segn se especific en la descripcin de la ubicacin y la literal D para especificar un diodo.
Las especificaciones del parmetro aparecen en parntesis y deben utilizar la notacin que se
especifica en el manual PSpice. La comente de saturacin inversa se encuentra listada como
IS y se le asigna un valor de 2 x 10-15 A . Se eligi este valor debido a que, por lo general,
resulta en un voltaje de diodo de cerca de 0.7 V para niveles de comente de diodo que con
frecuencia se encuentran en las aplicaciones que se analizan en el captulo 2. De esta manera,
del anlisis manual y por computadora se obtendrn resultados relativamente cercanos en cuanto
a magnitud. Si bien en el listado antenor se especific un parmetro, la lista puede incluir los
10 parmetros que aparecen en el manual. Para los dos enunciados anteriores, es en particular
importante seguir el formato segn se defini. La ausencia de un punto antes de MODEL o la
omisin de la letra D en el mismo rengln invalidarn por completo el registro.
Anlisis del centro de diseno PSpice en Windows

Cuando se utiiiza el PSpice para Windows, el usuario dibuja la red en un esquema en lugar de
capturar rengln por rengln empleando los nodos de referencia. Por tanto, una fuente para cada
elemento debe encontrarse disponible para colocarlos en la pantalla. Primero. se debe establecer
una pantalla de esquemas (siguiendo un procedimiento de instalacin que se deja a criterio del
usuario), y luego se selecciona la opcin Draw (Dibuja) desde la barra de menes. Una vez
seleccionado, aparecer una lista de opciones de las cuales se elige Get New.Part (Seleccionar
una nueva parte). Aparecer una caja de dilogo; se selecciona Browse (Hojear), lo cual lleva a
la caja de dilogo de Get Part (Traer parte). Se escoge la biblioteca evalslb del listado de libreras y se recorre la lista de Partes P a r t ) hasta que se encuentra DIN4148. Cuando se hace "click,
la Descripcin (Description) superior revelar que se trata de un diodo. Se hace "click en OK y
aparecer un smbolo de diodo en la pantalla de esquemas. Despus que se mueve el diodo a la
posicin deseada. un "click" adicional dejar el diodo y aadir las etiquetas D1 y DIN414S.
Cuando se haga "click" con el botn derecho del apuntador (mouse), se completa la secuencia de
colocacin del diodo. Si se deben cambiar los parmetros del diodo, simplemente de hace "click"
una vez (y slo una vez) al smbolo del diodo en el esquema y luego se hace "click" otra vez en
La opcin de Edicin (Edit) en la barra de men. Se elige el Modelo (Model) y luego Ekiitar
Modelo Ejemplificado (Edit Instance Model) (debido a que se desea establecer parmetros para
una sola aplicacin) y una caja de dilogo del Editor de Modelos (Model Editor) aparecer con
los parmetros del diodo. Los cambios en el modelo del diodo se pueden llevar a cabo en la caja
de dilogo para ser utilizados en la aplicacin real. Si no se observa la pantalla, lo antenor puede
resultar algo difcil de seguir y comprender. Lo mejor sera obtener el modelo para su evaluacin,
inicializar la pantalla y realizar las operaciones en el orden indicado. En el siguiente captulo se
presentar una red real que ayudar en el proceso de revisin.
1.2 Diodo ideal
1. Describa, con sus propias palabras, el significado de la palabra ideal cuando se aplica a un dispo-
sitivo o a un sistema.
2. Describa. con sus propias palabras, las caractersticas del diodo ideal y cmo se determinan los
estados "encendido" y "apagado" del dispositivo. Es decir, describa por qu son adecuados los equivalentes de circuito cerrado y circuito abierto.
3. Cul es la diferencia ms importante enue las caractensticas de un simple interruptor y aquellas
de un diodo ideal?
1.3 Materiales s e m i c o n d u c t o r e s
4. Con sus propias palabras, defina semiconductor, resist!vidad, resistencia de volumen y resistencia
de contactos hmicos.
5. a) Utilizando la tabla 1.l.determine la resistencia de una muestra de silicio que tiene un rea de
1 cm' y una longitud de 3 cm.
b) Repita el inciso a si la longitud es de 1 cm y el &ea de 4 cm'.
c) Repita el inciso a si la longitud es de 8 cm y el rea de 0.5 cm'.
d) Repita el inciso a para el cobre y compare los resultados.
PROBLEMAS
6. Dibuje laesmcturaatmica del cobre y analice por qu es un buen conductor y cmo su estructura
es diferente del gemanio y del silicio.
7. Defina, con sus propias palabras. un material intrnseco, un coeficiente de temperatura negativo y
una unin covalente.
8. Consulte su biblioteca de referencia y mencione tres materiales que tengan un coeficiente de temperatura negativo y tres que tengan un coeficiente de temperatura positivo.
1.4 Niveles de energa

9. ;Cunta energa en joules se necesita para mover una carga de 6 C a travs de una diferencia en
potencial de 3 V I
10. Si se requieren 48 eV deenerga paramover u n a c q a atravs de una diferenciade potencial de 12
V. determine la carga involucrada.
11. Consulte su biblioteca de referencia y precise el nivel de Eg para Gap y ZnS, dos materiales
semiconductores de valor prctico. Adems. determine el nombre escrito para cada material.
1.5 Materiales extrnsecos: tipo n y tipo p

12. Especifique la diferencia entre los materiales semiconductores tipo ii y tipo p.
13. Explique la diferencia entre las impurezas donaras y aceptaras.
14. Describa la diferencia entre los portadores mayoritarios y minoritarios.
15. Dibuje la estructura atmica del silicio e insene una impureza de arsnico como se mostr para el
silicio en la figura 1.9.
16. Repita el problema 15, pero insene una impureza de indio.
17. Consulte su biblioteca de referencia y localice otra explicacin para el flujo de huecos contra el de
electrones. Utilizando ambas descripciones,seale con sus propias palabras.el proceso de iaconduccin de huecos.

18. Explique, con sus propias palabras, las condiciones establecidas por las condiciones de
polarizacin directa e inversa en un diodo de uninp-n, y la manera en que se afecta la corriente
resultante
19. Describa,cmo recordar los estados de polarizacin directa e inversa en el diodo de uninp-n. Es
decir, cmo recordar cul potencial (positivo o negativo) se aplica a cul terminal?
20. Utilizando la ecuacin (1.4), precise la comente del diodo a 20 'C para un diodo de silicio con Is
= 50 nA y una polarizacin directa aplicada de 0.6 V.
21. Repitael problema20 para T = 100 "C (punto de ebullicin del agua). S ~ p o n g a q u ese
I ~increment
a 5.0 M.
22. a) Utilizando la ecuacin (1.4), determine la comente del diodo a 20 'C para un diodo de silicio
con Iz = 0.1 p4 a un potencial de polarizacin inversa de -10 V.
b) 'El resultado es el esperado? 'Por qu?
23. a) Grafique la funcin y = e.' para x desde O hasta 5.
b) Cul es el valor de y = ex para x = O?
c) Basndose en los resultados del inciso b, 'por qu es importante el factor-l en la ecuacin (1 A)?
24. En la regin de polaiizacin inversa la comente de saturacin de un diodo de silicio es de
aproximadamente 0.1 pA (T = 20 'C). Determine su valor aproximado si la temperatura se
incrementa 40 T .
25. Compare las caractensticas de un diodo de silicio y uno de germanio y determine cul preferiria
utilizar para la mayor parte de las aplicaciones prcticas. Proporcione algunos detalles. Refirase
a caractersticas de fabricante y compare las caractensticas de un diodo de germanio y uno de
silicio de valores mximos similares.
26. Determine la cada de voltaje directo a travs del diodo cuyas caractensticas aparecen en la figura
1.24 a temperaturas de -75 "C. 25 'C. 100 'C y 2W 'C y una comente de 10 mA. Para cada
temperatura precise el nivel de la comente de saturacin. Compare los extremos de cada una y
haga un comentario sobre la relacin de ambos.

27. Determine la resistencia esttica o dc del diodo disponible en el mercaao ae la figura 1.19 con una
comente directa de 2 mA.
28. Repita el problema 26 con una corriente directa de 15 mA y compare los resultados.
29. Determine la resistencia esttica o dc del diodo disponible en el mercado de la figura 1.19 con un
voltaje inverso de -10 V. Cmo se compara con el valor determinado para un voltaje inverso de
-30 V?
30. a) Determine la resistencia dinmica (ac) del diodo de la figura 1.29 con una corriente directa de
10 mA utilizando la ecuacin (1.6).

b) Precise la resistencia dinmica (ac) del diodo de la figura 1.29 con una corriente directa de 10
mA utilizando la ecuacin (1.7).
C ) Compare las soluciones de los incisos n y b.
31. Calcule las resistencias dc y ac para el diodo de la figura 1.29 con una corriente directa de 10 mA
y compare sus magnitudes.
32. Utilizando la ecuacin (1.6). determine la resistencia ?c con una corriente de 1 mA y 15 mA para
el diodo de la figura 1.29. Compare las soluciones y desarrolle una conclusin general respecto a
la resistencia ac y a los crecientes niveles de comente del diodo.
33. Utilizando la ecuacin (1.7). determine la resistencia ac con una comente de 1 mA y 15 mA para
el diodo de la figura 1.19. Modifique la ecuacin cuando sea necesario para los niveles bajos de
corriente de diodo. Compare con las soluciones que obtuvo en el problema 32.
34. Determine la resistencia ac promedio para el diodo de la figura 1.19 para la regin entre 0.6 y
0.9 V.
35. Determine la resistencia ac para el diodo de la figura 1.19 a 0.75 V y compare con la resistencia ac
promedio obtenida en el problema 34.
1.8 Circuitos equivalentes para diodos

36. Encuentre el circuito equivalente de segmentos lineales para el diodo de la figura 1.19.Utilice un
segmento de lnea recta que interseque el eje horizontal en 0.7 V y que mejor se aproxima a la
curva para la regin mayor a 0.7 V.
37. Repita el problema 36 para el diodo de la figura 1.29
1.9 Hojas de especificacionesde diodos
* 38.
Grafique IF contra VFutilizando escalas lineales para el diodo Fairchild de la figura 1.36. Observe
que ia grfica que se presenta utiliza una escala logartmica para el eje vertical (las escalas
logartmicas se cubren en las secciones 11.2 y 11.3).
39. Comente el cambio en el nivel de capacitancia con el aumento en el potencial de polarizacin
inversa para el diodo BAY73

40. Cambia significativamente en magnitud la comente de saturacin inversa del diodo BAY73 p a n
potenciales de polarizacin inversa en el rango de -25 V a -100 V?
* 41.
Determine para el diodo de la figura 1.36 el nivel de IR a temperatura ambiente (25 "C) y en el
punto de ebullicin del agua (100 ' C ) . Es significativo el cambio? Casi se duplica el nivel por
cada incremento de 10 'C en la temperatura?
42. Para el diodo de la figura 1.36 determine la resistencia en ac mxima (dinmica) con una comente
directa de 0.1 mA, 1.5 mA y 20 mA. Compare los niveles y comente silos resultados respaldan las
conclusiones derivadas en las primeras secciones de este captulo.
43. Utilizando las caractensticas de la figura 1.36, determine los niveles mximos de disipacin de
potencia para el diodo a temperatura ambiente (25 'C) y 100 'C. Suponiendo que V,pemanece
fijo a 0.7 V. cmo ha cambiado el nivel mximo de 1, entre los dos niveles de temperatura?
44. Haciendo uso de las caractersticas de la figura 1.36, determine la temperatura en la cual la co-
mente del diodo ser del 50% de su valor a temperatura ambiente (25 'C).
Problemas
~-
1.10 Capacitancia de transicin y difusin
* 45.
a) Con referencia a la figura 1.37, determine la capacitancia de transicin con potenciales de

polarizacin inversa de -25 V y -10 V. Cul es la proporcin del cambio en la capacitancia al
cambio en el voltaje?
b) Repita el inciso a para potenciales de polazacin inversa de -10 V y -1 V. Determine la
proporcin del cambio en capacitancia al cambio en el voltaje.
c) Cmo se comparan las proporciones determinadas en los b y b? Qu le indica a usted acerca
de cul rango tendr ms reas de aplicacin prctica?
46. Refirindose a la figura 1.37, determine la capacitancia de difusin a O V y a 0.25 V.
47. Describa, con sus propias palabras.cmo difieren las capacitancias de difusin y de transicin
48. Determine la reactancia ofrecida por un diodo descrito con las caractensticas de la figura 1.37, a
un potencial directo de O 2 V y a un potencial inverso de -20 V si la frecuencia que se aplica es de
6 MHz.
1.1 1 Tiempo de recuperacin inverso
49. Dibuje la forma de la onda para i en la red de la figura 1.63 si rI = 2rr y el tiempo total de recuperacin inverso es de 9 ns.
Figura 1.63 Problema 49
50. Las siguientescaractersticas estn especificadaspara un diodo Zener en particular: V Z= 29 V, V R=

y I,, = 40 mA. Dibuje la curva caracterstica de la manera que
16.8 V,1, = 10 mA. IR = 20
tiene en la figura 1.50.
* 51
A qu temperatura tendr el diodo Zener 1N961 10 V Fairchild un voltaje nominal de 10.75 V?

(Sugerencia: Observe los datos de la tabla l A)
52. Determine el coeficiente de temperatura de un diodo Zener de 5 V (caracterizado a 25 'C) si el
voltaje nominal cae a 4.8 V a una iemperama de 100 'C
53. Utilizando las curvas de la figura I .Sla, qu nivel de coeficiente de temperatura esperdapara un
diodo de 20 V? Repita para un diodo de 5 V. Suponga una escala lineal entre los niveles de voltaje
nominal y un nivel de comente de 0.1 mA.
54. Determine la impedancia dinmica p a n el diodo de 24 V a 1, = 10 mA para la figura 1.51b.
Observe que se trata de una escala logan'tmica.
* 55.
Compare los niveles de impedancia dinmica para el diodo de 24 V de la figura 1.51b a los niveles
de comente de 0.2 m.4, 1 mA, y 10 mA. Cmo se relacionan los resultados a la forma de las
caractensticas en esta regin?
1.15 Diodos emisores de luz
56. Refindose a la figura 1. S e , cul parecena ser un valor apropiado de VTpara este dispositivo?
iCmo se compan con el valor de VTpara el silicio y el germanio?
57. Utilizando la informacin que se proporciona en la figura 1.55, determine el voltaje directo a
travs del diodo si la intensidad lumnica relativa es de 1.5.
* 58.
a) Cul es el porcentaje de incremento en la eficiencia relativa de la figura 1.S5 si la comente

pico crece de 5 a 10 mA?
b) Repita el inciso a para 30 a 35 mA (el mismo incremento en comente).
c) Compare el porcentaje de incremento de los incisos a y b. En qu punto de la curva dira
usted que se gana poco al seguir aumentando la comente pico?
* 59.
a) Refirindose a la figura 1.55h. determine la comente pico tolerable mxima, si el periodo de

la duracin del pulso es de 1 ms. la frecuencia es de 300 Hz y la mximacomente dc tolerable
es de 20 d.
b) Repita el inciso a para una frecuencia de 100 Hz
60. a) S i la intensidad lumnicaen un desplazamiento angular de O" es de 3.0 mcd para el dispositivo
de la figura 1.55, ja qu ngulo ser de 0.75 mcd?
b) A qu ngulo cae la prdida de intensidad lumnica debajo del nivel de 50%?
* 61. Dibuje la curva de prdida de comente para la comente directa promedio del LED rojo de alta
eficiencia de la figura 1.55a como se detennin para la temperatura. (Observe los valores mximos promedio.)
--
'Los astenscas indican problemas ms difciles
Problemas
Aplicaciones de
diodos
La construccin, caractensticas y modelos de los diodos semiconductores se analizaron en el

captulo 1. El objetivo principal del presente captulo es desarrollar un amplio conocimiento
prctico sobre el diodo en una variedad de configuraciones utilizando los modelos adecuados
para el rea de aplicacin.Una vez que concluya este captulo, se comprender con claridad el
patrn bsico de comportamiento de los diodos en las redes de dc y ac. Los conceptos que
aprenda en este captulo aparecern de manera recurrente en los subsiguientes. Por ejemplo,
los diodos se utilizan a menudo en la descripcin de la construccin bsica de los transistores y
en el anlisis de las redes de transistores en dc y ac.
El contenido de este captulo revela una faceta interesante y muy positiva del estudio de
un campo tal como el de los dispositivos electrnicos y los sistemas; una vez que se comprende con claridad el comportamiento bsico de un dispositivo, se pueden determinar su
funcin y respuesta en una variedad infinita de configuraciones. El rango de aplicaciones no
tiene fin; sin embargo, las caractensticas y los modelos no sufren cambio alguno. El anlisis
abarcar desde el que emplea las caractersticas reales del diodo hasta el que utiliza, casi
exclusivamente, modelos aproximados. Es importante que la funcin y respuesta de varios
elementos dentro de un sistema electrnico se comprendan sin tener que repasar de forma
continua procedimientos matemticos prolongados y tediosos. Por lo general, esto se lleva
a cabo a travs del p;oceso de aproximacin, el cual por s mismo se puede considerar un
arte. Si bien los resultados que se obtienen al utilizar las caractersticas reales pueden diferir
un poco de aquellos en los que se requiere una serie de aproximaciones, tenga en cuenta que
tambin las caractensticas obtenidas de la hoja de especificaciones pueden ser un poco distintas a las que se obtengan del uso real del dispositivo. En otras palabras, las caractersticas
de un diodo semiconductor 1N4001 pueden variar de un elemento a otro dentro de un mismo
lote. La variacin puede ser ligera, pero a menudo ser suficiente para validar las
aproximaciones utilizadas en el anlisis. Tambin se deben considerar los otros elementos de
la red. Es la resistencia nominal de 100 R exactamente igual a 100 R? El voltaje aplicado
es exactamente igual a 10 V o quiz 10.08 V? Todas estas tolerancias contribuyen a la creencia
general en cuanto a que una respuesta determinada mediante un conjunto adecuado de
aproximaciones, quiz resulte tan "exacta" como una en la que se utilizan las caractensticas
en su totalidad. En este libro el nfasis se centra en el desarrollo de un conocimiento prctico
de un dispositivo, mediante la utilizacin de las aproximaciones adecuadas, evitando as un
nivel innecesario de complejidad matemtica. Sin embargo, tambin se proporcionan detalles
suficientes con objeto de permitir que quien lo desee, est en condiciones de realizar un
anlisis matemtico minucioso.
Normalmente, la carga aplicada tendr un impacto importante en el punto o regin de operacin del dispositivo. Si el anlisis se debe llevar a cabo de manera grfica, se puede dibujar una
lnea recta sobre las caractersticas del dispositivo que represente la carga aplicada. La
interseccin de la recta de carga con las caractersticas determinar el punto de operacin del
sistema. Por razones obvias, a este anlisis se le llama anlisis mediante la recta de carga.
Aunque la mayor parte de las redes de diodos que se analizan en este captulo no utilizan el
sistema de la recta de carga, la tcnica se usa de manera frecuente en los captulos siguientes,
y esta introduccin ofrece la aplicacin ms simplificada del mtodo. Permite de igual forma
una validacin de la aproximacin de la tcnica descrita a lo largo del resto del captulo.
Considere la red de la figura 2.1 que utiliza un diodo, el cual tiene las caractersticas de la
figura 2.lb. Obsrvese en la figura 2.1 a que la "presin" que proporciona la batera tiene como
objetivo establecer una comente a travs del circuito en serie, de acuerdo con el sentido de las
manecillas del reloj. El hecho de que esta comente y la direccin de conduccin definida del
diodo sean "semejantes", indica que el diodo est en estado "encendido" y que se establece la
conduccin. La polaridad resultante a travs del diodo ser como se seala, y el primer cuadrante (VD e IDpositivos) de la figura 2.lb ser la regin de inters, es decir, la regin de
polarizacin directa.
Al aplicarla ley de voltaje de Kirchhoff al circuito en serie de la figura 2.la dar por resultado
Las dos variables en la ecuacin (2.1) (VDe ID)son las mismas que las variables de los ejes
del diodo de la figura 2.lb. Esta similitud permite una graficacin de la ecuacin (2.1) sobre
las mismas caractersticas de la figura 2.lb.
Las intersecciones de la recta de carga sobre las caractersticas pueden determinarse con
facilidad si se considera que en cualquier lugar del eje horizontal ID= O A y que en cualquier
lugar del eje vertical VD 'D O V.
Si se establece VD= O V en la ecuacin (2.1) y se resuelve para ID,se tiene una magnitud
de 1, sobre el eje vertical. Por tanto, con VD = O V la ecuacin (2.1) se convierte en
Configuracin de
diodo en serie: a) circuito;
b) caracteristicas.
Figura 2.1
como lo indica la figura 2.2. Si se establece I -O A en la ecuacin (2.1) y se resuelve para VD,
4se tiene la magnitud de VD sobre el eje vertical. Por tanto, con ID= O A la ecuacin (2.1) se
convierte en
E = VD + 1,R
como lo seala la figura 2.2. Una lnea recta dibujada entre los dos puntos definir una recta de
carga como la descrita en la figura 2.2. Si se cambia el nivel de R (la carga), cambiar la
interseccin sobre el eje vertical. El resultado ser un cambio en la pendiente de la recta de
carga, y en un punto de interseccin diferente entre la recta de carga y las caractersticas del
dispositivo.
Ahora se tiene una recta de carga definida por la red y una curva de caractersticas definida por el dispositivo. El punto de interseccin entre las dos es el punto de operacin para este
Capituio 2 Aplicaciones de diodos
1,
Caractersticas (dispositivo)
Puniu Q
,
Recta de c s g a (red)
Figura 2.2
Dibujo de la recta de carga y la seleccin del punto de operacin
circuito. Mediante el sencillo dibujo de una lnea recta hacia abajo hasta el eje horizontal puede
determinarse el voltaje del diodo VD ,mientras que una lnea horizontal a paRir del punto de interseccin y hasta el eje venical darel iivel de ID .La comente ID es en realidad la comente a travs
de toda la configiacin en serie de la figura f . l a . En general, al punto de operacin se le llama
punto estable (abreviado "Q-pt", por las palabras en ingls de: Quiescent P o i n n y refleja sus
cualidades de "estable y sin movimiento" segn se defini para una red de dc.
La solucin que se obtiene por la interseccin de las dos curvas es la misma que podra
conseguirse mediante la solucin matemtica de las ecuaciones simultneas (2.1) y (1.4) [ID =
I , ( e K V a i T ~ - l)]. Puesto que la curva para un diodo tiene caractersticas no lineales,
las matemticas involucradas requeriran del uso de tcnicas no lineales que estn fuera de las
necesidades y objetivo de este libro. El anlisis de la recta de carga descrito antes ofrece una
solucin con un mnimo de esfuerzo, y una descripcin "pictrica" de la razn por la cual se
. Los siguientes dos ejemplos demostrarn las
obtuvieron los niveles de solucin para VDQe IDQ
tcnicas que se presentaron, las cuales ofrecen una facilidad relativa con la que puede dibujarse
la recta de carga utilizando las ecuaciones (2.2) y (2.3).
Determinar para la configuracin de diodos en serie de la figura 2.3a usando las caractersticas
de diodo de la fizura 2.3b:
la)
(b)
Figura 2.3 a) Circuito: b) caractersticas.
2.2 Aniisis mediante la recta de carga
EJEMPLO 2.1
Solucin
a) La ecuacin (2.2): ID =
10 v
v,=ov
10 rnA
IkR
La ecuacin (2.3): VD = Eli, = o~ = 10 V

La recta de carga resultante aparece en la figura 2.4. La interseccin entre la recta de carga y la
curva caracterstica define el punto Q como
El nivel de VDes una estimacin y la exactitud de ID est limitada por la escala elegida. Un
grado ms alto de exactitud requenna de una grfica mucho ms grande.
b)
VR = 1 8 = IDeR = (9.25 mA)(1 kR) = 9.25V
V,=E-VD=lOV-0.78V=932V
La diferencia en los resultados se debe a la exactitud con la cual se pueda leer la grfica. Es
ideal cuando los resultados que se obtienen de una u otra manera son los mismos.
Figura 2.4 Solucion al ejemplo 2.1
EJEMPLO 2 2
Repetir el anlisis del ejemplo 2.1 con R = 2 W2.

Solucin
a)
La ecuacin (2.2):
ID = R v,=av
10 v
5 mA
2kn
La ecuacin (2.3): VD = E 11,

o A = 10 V
La recta de carga resultante aparece en la figura 2.5. obsrvese la pendiente reducida y los niveles
de comente del diodo para las cargas crecientes. El punto Q resultante est definido por
= 0.7 V
z 4.6 mA
'DQ
b) VR = IRR = 1 R = (4.6 mA)(2 kR) = 9 2 V
De
con VR = E - VD = 10 V - 0.7 V = 9 3 V
V
De -
La diferencia en los niveles se debe, una vez ms, a la exactitud con la cual se pueda leer la
a-ca.
Es cierto que los resultados ofrecen una magnitud esperada para el voltaje VR.
Capiulo 2 Aplicaciones d e diodos
VDoz 0.7 V
(El
Figura 2.5 Solucin al ejemplo 2.2
Como se observa en los ejemplos anteriores, la recta de carga est determinada slo por la
red aplicada, mientras las caractersticas estn definidas para el dispositivo elegido. Si se recurre
al modelo aproximado para el diodo y no se cambia la red, la recta de carga ser exactamente la
misma que se obtuvo en los ejemplos anteriores. De hecho, los siguientes dos ejemplos repiten
el anlisis de los ejemplos 2.1 y 2.2 mediante el empleo del modelo aproximado para permitir
una comparacin de los resultados
Repetir el ejemplo 2.1 usando el modelo equivalente aproximado para el diodo semiconductor'
de silicio.
Solucin
Se dibuja de nuevo la recta de carga segn se muestraen la figura 2.6, con la mismainterseccin
como se defini en el ejemplo 2.1. Las caractersticas del circuito equivalente aproximado para
el diodo tambin se han trazado en la misma grfica. El punto Q resultante:
Figura 2.6
Solucin al ejemplo 2.1 usando el modelo aproximado del diodo.
2.2 Anlisis mediante la recta de carga
EJEMPLO 2 3
Los resultados que se obtienen en el ejemplo 2.3 son muy interesantes, porque el nivel de
I es exactamente el mismo que el del ejemplo 2.1 empleando una curva de caractersticas
De
que resulta mucho ms fcil dibujar que la que aparece en la figura 2.4. El nivel de VD = 0.7 V
contra 0.78 V del ejemplo 2.1 tiene una diferencia en magnitud del orden de las centsimas,
pero es cierto que estn en la misma vecindad, si se comparan sus magnitudes con las de los
otros voltajes en la red.
EJEMPLO 2.4
Repetir el ejemplo 2.2 usando el modelo equivalente aproximado para el diodo semiconductor
de silicio.
Solucin
La recta de carga se dibuja de nuevo como lo indica la figura 2.7, con la misma interseccin
definida en el ejemplo 2.2. Las caractersticas del circuito equivalente aproximado para el
diodo tambin se dibujaron en la misma grfica. El punto Q resultante:
niv
Figura 2 7 Solucin al ejemplo 2.2
utilizando el modelo aproximado del

diodo.
VDoz 0 . 7 V
En el ejemplo 2.4 los resultados que se obtienen tanto para VD como para IDQ son los
mismos que los que resultaron empleando las caractersticas compfetas en el ejemplo 2.2.
Los ejemplos anteriores demuestran que los niveles de comente y voltaje que se obtuvieron al
utilizar el modelo aproximado, son muy cercanos a los que resultaron al utilizar las caractensticas completas. Esto sugiere, como se ver al aplicarlo en las prximas secciones. que el uso
de las aproximaciones adecuadas puede dar como resultado la obtencin de soluciones que son
muy cercanas a la respuesta real con un nivel reducido de incertidumbre acerca de la reproduccin adecuada de las caractersticas, eligiendo a su vez una escala lo suficiente grande. Los
resultados indicarn las condiciones que deben ser satisfechas para poder aplicar el equivalente ideal de forma adecuada.
EJEMPLO 2 5
Repetir el ejemplo 2.1 usando el modelo del diodo ideal

Solucin
En la figura 2.8 se mostr cmo la recta de carga contina siendo la misma, pero ahora las
caractersticas ideales se intersecan con la recta de carga en el eje vertical. Por tanto, el punto
Q est definido por
V D = ov
I D = 10 mA
Captulo 2 Aplicaciones de diodos
Recta de c a s a
v,o~ov
Figura 2.8 Solucin al ejemplo 2.1 usando el modelo del diodo ideal.
Los resultados son lo suficientemente diferentes para las soluciones del ejemplo 2.1 como
para causar una incertidumbre acerca de su exactitud. ES cierto que ofrecen alguna indicacin
acerca del nivel de voltaje y comente que deben esperarse para otros niveles de voltaje de la
red, pero el esfuerzo adicional de incluir el equivalente de 0.7 V, muestra que el mtodo del
ejemplo 2.3 es ms apropiado.
Por tanto, el uso del modelo del diodo ideal debe reservarse para aquellas ocasiones cuando
la funcin de un diodo sea ms importante, que los niveles de voltaje que pueden variar en
dcimas de un volt, y en las situaciones donde los voltajes aplicados son de manera considerable
ms grandes que el voltaje de umbral V,. En las siguientes secciones se usar en forma casi
exclusiva el modelo aproximado, ya que los niveles de voltaje que resulten sern sensibles a las
variaciones que se aproximan a V,. Tambin en secciones posteriores se usar el modelo ideal con
mayor frecuencia debido a que los voltajes aplicados sern un poco ms altos que V ,y los autores
desean asegurarse que la funcin del diodo quede comprendida en forma correcta y clara.
2.3 APROXIMACIONES DE DIODOS

En la seccin 2.2 se indic que los resultados que se obtuvieron al emplear el modelo equivalente
de segmentos lineales fueron muy cercanos, si no iguales, a la respuesta obtenida al utilizar las
caractensticas de manera completa. De hecho, si se consideran todas las posibles variaciones
debidas a las tolerancias, temperaturas, y as Sucesivamente, se podra considerar una solucin
"tan exacta" como la otra. Debido a que el uso del modelo aproximado genera los resultados
que se desean despus de un tiempo y esfuerzo reducidos, ser entonces el sistema empleado
en este libro, a menos que se especifique lo contrario. Recuerde lo siguiente:
Elpropsito bsico de este libro es desarrollar un conocimiento general acerca del
comportamiento, capacidades y reas posibles de aplicacin de un dispositivo, de
manera que minimice la necesidad de extensos desarrollos matemticos.
El modelo equivalente de segmentos lineales completo se present en el captulo 1, y no se
utiliz en el anlisis de la recta de carga debido a que ravsuele ser mucho menor que los otros
elementos en serie de la red. Si ravfuera cercano en magnitud a los otros elementos en serie de
la red, el modelo equivalente completo podra aplicarse de la misma forma como se describi
en la seccin 2.2.
Con la finalidad de preparar el anlisis que se presentar, se desarroll la tabla 2.1 para
repasar las caractensticas ms importantes, los modelos y las con+ciones de aplicacin de los
modelos aproximados e ideales de los diodos. Aunque el diodo de silicio se usa en forma casi
2.3 Aproximaciones de diodos
TABLA 2.1 Modelos de diodo semiconductor aproximado e ideal
Modelo ideal (Sio Gel
exclusiva debido a sus caractersticas de temperatura, todava se utiliza el diodo de gennanio,

y por tanto se incluye en la figura 2.1. De la misma manera que el diodo de silicio, un diodo de
gennanio se aproxima mediante un equivalente de circuito abierto para los voltajes menores
que V,. Entrar al estado "encendido" cuando VD2 = V, = 0.3 V.
Tenga en cuenta que el 0.7 V y el 0.3 V en los circuitos equivalentes no son fuentes
independientes de energa, pero estn ah slo para que recuerde que existe un "precio que
debe pagarse" por encender un diodo. Un diodo aislado en la mesa de laboratorio no indicar
0.7 V o 0.3 V si se coloca un voltmetro en sus terminales. Los fabricantes especifican la cada
de voltaje a travs de cada uno cuando el dispositivo se encuentra en "encendido", y detallan
que el voltaje del diodo debe ser por lo menos del nivel que se indica antes que la conduccin
pueda establecerse.
En las siguientes secciones se demostrar el impacto de los modelos de la tabla 2.1 sobre
el anlisis de las configuraciones.de los diodos. Para las situaciones en que se emplee el circuito equivalente aproximado. el smbolo del diodo aparecer como lo seala la figura 2.93 para
los diodos de silicio y de germanio. Si las condiciones son las que podran usarse en el modelo
del diodo ideal. el smbolo del diodo aparecer como lo indica la fisura 2.9b.
2.4
CONFIGURACIONES DE DIODOS EN SERIE

CON ENTRADAS DE DC
Figura 2.9 a) Notacin del

modelo aproximado: b) notacin
del modelo ideal.
En esta seccin se usar el modelo aproximado para investigar una variedad de configuraciones de diodos en serie con entradas de dc. Dicho contenido establece los fundamentos en el
anlisis de diodos que se aplicarn en las secciones y captulos siguientes. El procedimiento
descrito podr aplicarse a redes con cualquier nmero de diodos y en una variedad de configuraciones.
Primero, paracada configuracin debe determinarse el estado de cada diodo. Cules diodos
se encuentran en "encendido" y cules en "apagado"? Una vez que esto se hace, se puede
sustituir el equivalente adecuado como se defini en la seccin 2.3 y determinar los parmetros
restantes de la red determinada.
En general, un diodo est en estado "encendido" si lo com'ente establecida por los
fuentes aplicadas es tal que su direccin concuerda con Iaflecha del smbolo del
diodo, y V D2 0.7 V p a r a el silicio y V D2 0 3 V para el germanio.
Para cada configuracin, se reemplazarn mentalmente los diodos por elementos resistivos
y se observar la direccin resultante de la corriente, de acuerdo como se establece debido a los
voltajes aplicados ("presin"). Si la direccin resultante es "similar" a la flecha del smbolo del
diodo. ocurrir la conduccin a travs del diodo y el dispositivo estar en estado "encendido".
La descripcin anterior depende de que la fuente suministre un voltaje mayor que el voltaje de
"encendido" (VT) de cada diodo.
Si un diodo est en estado "encendido", se puede colocar una cada de 0.7-V a travs del
elemento. o dibujar de nuevo la red con e1 circuito equivalente V,como se defini en la tabla
2.1. Con el tiempo, probablemente se preferir incluir la cada de 0.7-V a travs de cada diodo
en "encendido" y dibujar una lnea a travs de cada diodo en estado "apagado" o abierto.
Inicialmente el mtodo de sustitucin se utilizar con el fin de asegurar que se determinen el
voltaje y los niveles de corriente adecuados.
El circuito en serie de la figura 2.10, descrito brevemente en la seccin 2.2. se necesitar
para demostrar la aproximacin descrita en los prrafos anteriores. Primero, el estado del diodo
se determina de forma mental al reemplazar el diodo con un elemento resistivo, como lo indica
la figura 2.1 1. La direccin resultante de 1 coincide con la flecha en el smbolo del diodo, y
dado que E > V, el diodo se encuentra en estado "encendido". Se dibuja de nuevo la red como
lo seala la figura 2.12 con el modelo equivalente apropiado para el diodo de silicio con
polarizacin directa. Obsrvese para una futura referencia, que la polaridad de VDes la misma
que la que resultara si de hecho el diodo fuera un elemento resistivo. El voltaje resultante y los
niveles de comente son los siguientes:
Figura 2.10 Configuracin con

diodo en serie.
Figura 2.11 Determinacin del

estado del diodo de la figura 2.10.
Figura 2.12 Sustitucin del

modelo equivalente para el diodo
e n estado "encendido" d i la
figura 2.10.
2.4 Configuraciones de diodos en serie con entradas de dc

estado del diodo de la figura 2.13.
Figura 2.13 Invirtiendo el diodo

de la iigura2.10.
F1gun 2.15 Sustitucin del modelo

equivalente para el diodo en estado
"apagado" de la fisura 2.13.
En la figura 2.13 el diodo de la figura 2.10 se invirti. El reemplazo mental del diodo por
un elemento resistivo segn la figura 2.14 indicar que la direccin resultante de la comente
no coincide con la flecha del smbolo del diodo. El diodo est en estado "apagado", lo que
genera el circuito equivalente de la figura 2.15. Debido al circuito abierto, la comente del
diodo es de O A y el voltaje a travs de la resistencia R es la siguiente:
El hecho de que VR= O V establecer E volts a travs del circuito abierto, como se defini por
la ley de voltaje de Kuchhoff. Siempre se tomar en cuenta que bajo cualesquiera circunstancias,valores instantneosde dc,ac,pulsos,etc.,deber satisfacerselaley de voltaje de Kichhoff.
. .
EJEMPLO 2.6
Para la configuracin de diodos en serie de la figura 2.16, determinar VD,VRe ID.

Solucin
"o
Debido a que el voltaje establece una comente en la direccin de las manecillas del reloj para
coincidir con la flecha del smbolo y que el diodo est en estado "encendido",
+l'
'T
v;
2.2 iin
VD = 0.7 v
VR = E - VD = 8 V - 0.7V = 7 3 V
+
v,,
Figura 2.16 Circuito para el

ejemplo 2.6.
EJEMPLO 2.7
Repetir el ejemplo 2.6 con el diodo invertido
Solucin
7 1 * = O A
+
E
2.2
Al eliminar el diodo, resulta que la direccin de l e s opuesta a la flecha en el smbolo del diodo,
kn v,, y que el equivalente del diodo es el circuito abierto sin importar qu modelo se utilice. Debido
- al circuito abierto, el resultado es la red de la figura 2.17, donde ID = O A. Esto es porque VR=
18,VR= (0)R = O V .Aplicando la ley de voltaje de Kircbhoff alrededor del lazo cerrado genera
E-V..-V.=O
F i r a 2.17 Determinacin de las

cantidades desconocidas para el
62
Captuio 2 Aplicaciones de diodos
Obsrvese en el ejemplo 2.7 el alto voltaje a travs del diodo a pesar de que se encuentra
en estado "apagado". La comente es cero, pero el voltaje es significativo. Con el fin de repasar,
debe recordarse el anlisis siguiente:
1. Un circuito abierto puede tener cualquier voltaje a travs de sus terminales, pero la
comente siempre ser igual a O A.
2. Un circuito cerrado tiene una cada de O V a travs de sus terminales, pero la comente
estar limitada por la red que la rodea.
En el siguiente ejemplo es importante la notacin de la figura 2.18 para el voltaje aplicado.
Se trata de una notacin comn en la industria, con la que el lector debe familiarizarse. Dicha
notacin y otros niveles definidos de voltaje se tratarn con mayor profundidad en el captulo 4.
Figura 2.18 Notacin d e la fuente.
Para la configuracinde diodo en serie de la figura 2.19, determinar V D ,VRe ID.
Figura 2.19 Circuito del diodo

en serie para el ejemplo 2.8.
Solucin
A pesar de que la "presin" establece una comente con la misma direccin que el smbolo de la
flecha, el nivel del voltaje aplicado resulta insuficiente para "encender" el diodo de silicio. El
punto de operacin sobre las caractersticas se seala en la figura 2.20, y establece el equivalente del circuito abierto como la aproximacin adecuada. El voltaje resultante y los niveles de
comente son por tanto los siguientes:
1, = OA
V, = I$
= I$
= (OA) 1.2kQ = OV
VD = E = 0 5 V
EJEMPLO 2.8
~-
~~p
EJEMPLO29
Determinar Voe ID para el circuito en serie de la figura 2.21
1
-
Solucin

ejeriiplo 2.9.
Un enfoque similar que se aplic en la figura 2.6 revelar que la comente resultante tiene la
misma direccin que las flechas de los smbolos de ambos diodos, y que la red de la figura 2.22
es el resultado, porque E = 12 V > (0.7 V + 0.3 V) = 1 V. Ntese la fuente redibujada de 12 V
y la polaridad de Voa travs de la resistencia de 5.6 kQ. El voltaje resultante
5.6 kR
EJEMPLO 2.10
Ve
Figura 2.22 Determinacin de las

ejemplo 2.9.
Determinar ID, V D y, V , para el circuito de la figura 2.23.

ejemplo 2.10.
Solucin
Al eliminar los diodos y al determinar la direccin de la comente resultante 1 generar el
circuito de la figura 2.24. Existe una similitud en la direccin de la comente para el diodo de
silicio, pero no as para el diodo de geqanio. La combinacin de un corto circuito en serie con
un circuito abierto siempre genera como resultado un circuito abierto e ID = O A, como lo
seala la figura 2.25.
{F
I=O
i-
\,,\,,\\-,~,,~,,\~
+
25,6kC2V0
t
12 V
5.6
rn v,,
+
Figura 2.24 Determinacin del estado
Figura 2.25 Sustitucin del estado
de los diodos d e la figura 2.23.
equivalente para el diodo abierto.
Caphilo 2 Aplicaciones de diodos
La pregunta que permanece es: qu sustituir en lugar del diodo de silicio? Para el anlisis
que seguir y para los captulos subsecuentes, slo debe recordarse que para el diodo prctico
real ID = O A, V D= O V (y viceversa), como se describi para la situacin sin polarizacin en el
capitulo 1. Las condiciones descritas por 1, = O A y V D ,= O V se indican en la figura 2.26.
v , =o
r,,
i=OA
+
5.6 kn Ve
Figura 2.26 Determinacin de

las cantidades desconocidas
para el circuito del ejemplo 2.10.
Vo = IRR = I$
"D?
= (0A)R = O V
= Vclrcumabierto = E = l2
La aplicacin de la ley de voltaje de Kirchhoff en la direccin de las manecillas del reloj da
E-V
DI
-V
DI
-V
= O
VD>= E - V D , - V , = 1 2 V - 0
con
Vo = OV
-o=
1 2 ~
- -
Determinar 1, V , , V2y Vo para la configuracin de dc en serie de la figura 2.27.
El = -5 V
EJEMPLO 2.11

ejemplo 2.11.
Solucin
Las fuentes se dibujan de nuevc y la direccin de la comente se indica en la figura 2.28. El
diodo est en estado "encendido" y la notacin que aparece en la figura 2.29 est incluida para
indicar este estado. Obsrvese que el estado "encendido" se anota slo mediante VD= 0.7 V
Figura 2.28 Determinacin del estado del diodo

para la red de la figura 2.27.
Figura 2.29
Determinacin de las cantidades desconocidas

adicional en la figura. Esto elimina la necesidad de dibujar de nuevo la red y evita cualquier
confusin que pueda generarse por la aparicin de otra fuente. Como se seaal en la inuoduccin de esta seccin, es probable que esta sea la ruta y notacin que se tomar, una vez que se
establece un nivel de confiabilidad en el anlisis de las configuraciones de los diodos. Con el
tiempo, el anlisis completo se desarrollar slo refirindose a la red original. Recuerde que
puede indicarse un diodo con polarizacin inversa. slo con una lnea a travs del dispositivo.
La comente resultante a travs del circuito es.
y los voltajes son
V I = IR, = (2.07 mA) (4.7 U ) = 9.73 V

V , = IR, = (2.07 mA) ( 2 . 2 U ) = 455 V
La aplicacin de la ley de voltaje de Kirchhoff a la seccin de salida en la direccin de las
manecillas del reloj generar un resultado
Va = V, - E, = 4.55 V
5 V = -0.45 V
El signo de menos indica que Vatiene una polaridad opuesta a la que aparece en la figura 2.27.
2.5 CONFIGURACIONES EN PARALELO

Y EN SERIE-PARALELO
Los mtodos aplicados en la seccin 2.4 se pueden extender al anlisis de las configuraciones
en paralelo y en serie-paralelo. Para cada rea de aplicacin, slo se igualan las series
secuenciales de pasos aplicados a las configuraciones de diodos en serie.
EJEMPLO 2.12
Determinar V,,, I , , ID,e ID>para la configuracin de diodos en paralelo de la figura 2.30.
&
Figura 2.30 Red para el
ejemplo 2.12.
Solucin
Para el voltaje aplicado, la "presin" de la fuente es para establecer una comente a travs de
cada diodo en la misma direccin que se muestra en la figura 2.31. Debido a que la direccin
de la comente resultante es igual a la de la flecha en cada smbolo de diodo, y que el voltaje
aplicado es mayor que 0.7 V, ambos diodos estn en estado "encendido". El voltaje a travs de
los elementos en paralelo es siempre el mismo y
Figura 2.31 Determinacin de las
o-
cantidades desconocidas para La

red del ejemplo 2.12.
La comente
Suponiendo diodos de caractensticas similares, se tiene
El ejemplo 2.12 demostr una razn para colocar diodos en paralelo. Si la comente nominal de los diodos de la figura 2.30 es slo de 20 m@., una comente de 28.18 m4 daara el
dispositivo si apareciera slo en la figura 2.30. Al colocar dos en paralelo, la comente est
limitada a un valor seguro de 14.09 m4 con el mismo voltaje terminal.
~~
EJEMPLO 2.13
Determinar la comente I para la red de la figura 2.32.
Si
U
+
E, = 20 V
2.2 kn
D~
D:
E2 = 4 V

ejemplo 2.13.
Si
Solucin
Al dibujar de nuevo la red como lo indica la figura 2.33, se seala que la direccin de la
corriente resultante es como para encender el diodo D,y apagar el diodo D,.La comente
resultante I es entonces
,fl~{
,I
R =2.2 kR
?:"
las cantidades desconocidas para
la red del ejemplo 2.13.
2.5 Configuracionesen paralelo y en serie-paralelo
EJEMPLO 2.14
g I?
~-
Determinar el voltaje Vo para la red de la figura 2.34.
Solucin
Inicialmente, parecera que el voltaje aplicado "encender" ambos diodos: sin embarso. si
ambos estn en "encendido", la cada de 0.7-V a travs del diodo de silicio no ser igual a los
0.3 V a travs del diodo de gemanio como se requiere, por el hecho de que el voltaje a travs
de elementos paralelos debe ser el mismo. La accin resultante se puede explicar slo con
notar que cuando la fuente se enciende incrementar de O V a 12 V en un periodo, aunque quiz
se podra medir en milisegundos. Durante el incremento en que se establece 0.3 V a travs del
diodo de germanio. ste "prender" y mantendr un nivel de 0.3 V. El diodo de silicio nunca
tendr la oportunidad de capturar su 0.7 V requerido, y por tanto permanecer en su estado de
circuito abierto como lo indica la fizura 2.35. El resultado:
si
i
1
2.2 kC2
vo
V,, = 12V - 0.3V = 11.7V

ejemplo 2.14.

Va para la red de la fisura 2.34.
EJEMPLO 2.15
R,
Determinar las corrientes 1,.4 e ID, para la red de la fisura 2.36.
Solucin
El voltaje aplicado (presin) es como para encender ambos diodos, como se O ~ S ~ Npor
@ las
direcciones de comente resultante en la red de la figura 2.37. Ntese que el uso de la notacin
abreviada para los diodos "encendido" y que la solucin se obtienen a travs de una aplicacin de
tcnicas aplicadas a las redes dc en sene-paralelo.

ejemplo 2.15.
--- -Figura 2.37 Determinacin de las
i - i i _ _ _ i i ~
5.6 kn
- VI +
Capitulo 2 Aplicaciones de diodos

ejemplo 2.15.
La aplicacin de la ley de voltaje de Kirchhoff alrededor de la malla indicada en la direccin de

las manecillas del reloj produce:
En el nodo a de la parte inferior

ID:+ 1, =
1D2 = 1,- - 1, = 3.32 mA
= 0.212 mA = 3.108 mA
2.6 COMPUERTAS ANDJOR

Ahora, las herramientas de anlisis estn a la disposicin, y la oportunidad de investi,~ a una
r
configuracin de computadora, que demostrar el rango de aplicaciones de este dispositivo
relativamente sencillo. El anlisis estar limitado a la determinacin de los niveles de voltaje,
y no se incluir un anlisis detallado de lgebra booleana o de lgica positiva y negativa.
La red que se analizar en el ejemplo 2.16 es una compuerta OR para lgica positiva. Esto
es, el nivel de 10-V de la figura 2.38 tiene asignado un "1" para el lgebra booleana, en tanto
que una entrada de O-V tiene asignado un " O . Una compuerta OR es tal, que el nivel de voltaje
de salida ser de 1 si alguna o ambas entradas son 1. La salida es de O si ambas entradas estn
en el nivel O.
El anlisis de las compuertas ANDiOR se realiza con fciles mediciones al utilizar el
equivalente aproximado para un diodo, en lugar del ideal, debido a que puede estipularse que
el voltaje a travs del diodo debe ser 0.7 V positivos para el diodo de silicio (0.3 V para el de
germanio) para cambiar al estado "encendido".
En general, el mejor mtodo es el de establecer un sentido "intuitivo" para el estado de los
diodos mediante la observacin de la direccin y la "presin" que establecen los potenciales
aplicados. El anlisis verificar o negar las suposiciones iniciales.
-
(')
E='0
;;l
Si
v+
" ",
D:
RfkQ
w
figura 2.38 Compuerta lgica

OR positiva.
EJEMPLO 2.1 6
Determinar Vo para la red de la figura 2 38
Solucin
Obsrvese que en principio slo existe un potencial aplicado; 10 Ven la terminal 1. La terminal
2 con una entrada de O V es esencialmente un potencial de tierra, como se indica en lo que se
dibuj de nuevo de la red de la figura 2.39. La figura 2.39 "sugiere" que D, est probablemente
en estado "encendido" debido a los 10 V aplicados, mientras que Dz con su lado "positivo" en
0 V est quiz en "apagado". La suposicin de estos estados dar por resultado la configuracin de la figura 2.40.
El siguiente paso es slo para verificar que no existen contradicciones en las suposiciones.
Esto es. observar que la polaridad a travs de D, es tal como para encenderlo y que la polaridad
a travs de D, es tal como para apagarlo. Para D ,el estado "encendido" establece Vo en Vo = E
- V D = 1 0 ~ - 0 . 7~ = 9 3 ~ . ~ o n 9 . 3 e n e l l a d o d e l c t o d o ( - ) d e~~~, eyn e l l a d o d e l n o d o
(+), D, est definitivamente en estado "apagado". La direccin deia corriente y la trayectoria
continua resultante para la conduccin reafirman la suposicin de que D, est conduciendo.
Las suposiciones se confirman por los voltajes y la comente resultante, y se puede asumir que
el anlisis inicial es correcto. El nivel de voltaje de salida no es de 10 V como se defini para
una entrada de l. pero el 9.3 V es lo suficientemente grande para ser considerado un nivel 1.
Figura 2.39 Red dibujada de
nuevo de la figura 2.38.
Por tanto. la salida es un nivel 1 con slo una entrada, lo cual sugiere que se trata de una
2.6
Compuertas AND/OR
figura 2.40 Estados del diodo asumidos
para la figura 2.38.
compuerta OR. Un anlisis de la misma red con dos entradas de 10-V dar por resultado que
ambos diodos estn en estado "encendido" y con una salida de 9.3 V. Una entrada de O-V en ambas entradas, no proporcionar el 0.7 V requerido para encender los diodos y la salida ser de
O debido al nivel de salida de O-V. Para la red de la figura 2.40 el nivel de comente se encuentra
determinado por
--
EJEMPLO 2.1 7
-- -
Determinar el nivel de salida para la compuerta lgica AND positiva de la figura 2.41
Solucin
Figura 2.41 Compuerta lgica

AND positiva.
Obsrvese en este caso que la fuente independiente aparece en la terminal conectada a tierra de
la red. Debido a razones que pronto sern obvias, se elige el mismo nivel que el nivel lgico de la
entrada. La red est dibujada en la figura 2.42 con las suposiciones iniciales respecto a
los estados de los diodos. Con 10 V del lado del ctodo de DI se asume que D, se encuentra en
estado "apagado", aunque exista una fuente de 10-V conectada al nodo de D, a travs de la
resistencia. Sin embargo, recuerde que se mencion en la introduccin de esta seccin que el
empleo del modelo aproximado servir de ayuda para el anlisis. Para D I de dnde vendr
el 0.7 V. si los voltajes de entrada y fuente se encueniran en el mismo nivel y creando "presiones" opuestas? Se supone que D,se encuentra en estado "encendido" debido al bajo voltaje del
lado del ctodo y la disponibilidad de la fuente de 10-V a travs de la resistencia de 1-kR.
Para la red de la figura 2.42 el voltaje en V,, es de 0.7 V, debido a que el diodo D, est
polarizado directamente. Con 0.7 V en el nodo de DI y 10 V en el ctodo, D, est definitivamente en estado "apagado". La comente I tendr la direccin que se indica en la figura
2.42 y una magnitud igual a
Sustitucin de los
estados asumidos para los diodos
de la figura 2.41.
Figura 2.42
El estado de los diodos es,por tanto, confirmado y el anlisis anterior fue correcto. Apesar
de que no hay O V como se especific antes para el nivel O, el voltaje de salida es lo suficientemente pequeo para poder considerarlo en un nivel O. Para la compuerta AND, por tanto, una
nica entrada dar por resultado un nivel O de salida. Los estados restantes de los diodos para
las posibilidades de dos entradas y ninguna entrada se examinarn en los problemas que aparecen al final del captulo.
2.7 ENTRADAS SENOIDALES, RECTIFICACIN

DE MEDIA ONDA
Ahora, el anlisis de los diodos se ampliar para incluir las funciones variables en el tiempo,
tales como la forma de onda senoidal y la onda cuadrada. No existe duda de que el grado de
dificultad se complicar, pero una vez que se comprendan vanos movimientos, el anlisis ser
bastante directo y seguir un procedimiento comn.
La red ms simple que se examinar con una seal variable en el tiempo aparece en la
figura 2.43. Por el momento se utilizar el modelo ideal (obsrvese la ausencia de la identificacin
Si o Ge para denotar el diodo ideal), para asegurar que el sistema no se dificulte por la complejidad matemtica adicional.
Figura 2.43 Rectificador de media onda.
A travs de un ciclo completo, definido por el periodo T de la figura 2.43, el valor promedio (la suma algebraica de las reas arriba y abajo del eje) es cero. El circuito de la figura 2.43,
llamado recrificador de media onda, generar una forma de onda vo, la cual tendr un valor
promedio de uso particular en el proceso de conversin de ac a dc. Cuando un diodo se usa en
el proceso de rectificacin, es comn que se le llame rectificador. Sus valores nominales de
potencia y comente son normalmente mucho ms altos que los de los diodos que se usan en
otras aplicaciones, como en computadoras o sistemas de comunicacin.
Durante el intervalo t = O + TI2 en la figura 2.43, la polaridad del voltaje aplicado v, es
como para establecer "presin" en la direccin que se indica, y encender el diodo con la polaridad indicada arriba del diodo. Al sustituir la equivalencia de circuito cerrado por el diodo
dar por resultado el circuito equivalente de la figura 2.44, donde parece muy obvio que la
seal de salida es una rplica exacta de la seal aplicada. Las dos terminales que definen el
voltaje de salida estn conectadas directamente a la seal aplicada mediante la equivalencia de
corto circuito del diodo.
Figura 2.44 Regin de conduccin (O + 712).

2.7 Enhadas senoidales; rectificacin de media onda
Para el periodo TI2 + T. la polaridad de la entrada vi es como se indica en la figura 2.45,

y la polaridad resultante a travs del diodo ideal produce un estado "apagado" con un equivalente de circuito abierto. El resultado es la ausencia de una trayectoria para el flujo de carga y
vo = iR = (0)R= O V para el periodo TI2 + T . La entrada vi y la salida v, se dibujaron juntas en
la figura 2.46 con el propsito de establecer una comparacin.Ahora, la seal de salida vcJtiene un
rea neta positiva aniba del eje sobre un periodo completo, y un valor promedio detenninado por
Figura 2.45 Regin de no conduccin (TI2 + T).
Figura 2.46 Seal rectificada de media
onda.
Al proceso de eliminacin de la mitad de la seal de entrada para establecer un nivel dc se
le llama rectificacin de media onda.
El efecto del uso de un diodo de silicio con V, = 0.7 V se seala en la figura 2.47 para la
regin de polarizacin directa. La seal aplicada debe ser ahora de por lo menos 0.7 V antes de
que el diodo pueda "encender". Para los niveles de vi menores que 0.7 V el diodo an est en
estado de circuito abierto y vo = O V. como lo indica la misma figura. Cuando conduce, la
diferencia entre vo y vi se encuenira en un nivel fijo de V, = 0.7 V y vo = vi - V., segn se indica
en la figura. El efecto neto es una reduccin en el rea arriba del eje, la cual reduce de manera
T
Defasamienm debido s Vi
Figura 2.47
Efecto de VTsobrela seal rectificada de media onda.
'
natural el nivel resultante de voltaje dc. Para las situaciones donde V, V,, la ecuacin 2.8
puede aplicarse para determinar el valor promedio con un alto nivel de exactitud.
Si vm es suficientemente ms grande que VT,la ecuacin 2.7 es a menudo aplicada como

una primera aproximacin de Vd,.
a) Dibujar la salida vo y determinar el nivel dc de la salida de la red de la fisura 2.48
b) Repetir el inciso a si el diodo ideal es reemplazado por un diodo de silicio.
c) Repetir los incisos a y b si V,,, se incrementa a 200 V. y comparar las soluciones utilizando
las ecuaciones (2.7) y (2.8).
EJEMPLO 2.18
Solucin
a)
En esta situacin el diodo conducir durante la parte negativa de la entrada segn se muestra en la figura 2.49, y vo aparecer como se seala en la misma figura. Para el periodo
completo, el nivel dc es
El signo negativo indica que la polaridad de la salida es opuesta a la polaridad definida de la

figura 2.48.
Figura 2.49
vn
resultante para el circuito del ejemplo 2.18.
b) Utilizando un diodo de silicio, la salida tiene la apariencia de la figura 2.50 y
La cada resultante en el nivel dc es de 0.22 V o cerca del 3.5%.

c) Ecuacin (2.7): Vd" = -0.318Vm = -0.318(200V) = 4 3 . 6 V
Ecuacin (2.8):
Vdc = -0.318(Vm - V,)
= -0.318(200 V
- 0.7 V)
la que es una diferencia que, en efecto, puede ignorarse para la mayor parte de las aplicaciones.
Para el inciso c el desvo y la cada en la amplitud debido a V, no sena discemible en un
osciloscopio tpico si se despliega el patrn completo.
2.7 Entradas senoidales; rectificacin de media onda
ZOV- 0 . 7 V = 1 9 3 V
figura 2.50 Efecto de V;sobre

la salida de la figura2.49.
73
El valor del voltaje pico inverso (PIV, por las iniciales en ingls de: Peak Inverse Voltage) (o
PRV, por las iniciales en ingls de: Peak Reverse Voltage) del diodo es muy importante en el
diseo de sistemas de rectificacin. Recuerde que se trata del valor del voltaje que no debe
excederse en la regin de polarizacin inversa, pues de otra forma el diodo entrar en la regin
de avalancha Zener. El valor PIV requerido para el rectificador de media onda puede determinarse
a partir de la figura 2.5 1, la cual muestra el diodo de la figura 2:43 con polarizacin inversa con
un voltaje mximo aplicado. Al aplicar la ley de voltaje de Kirchhoff, parece muy obvio que el
valor PIV del diodo debe ser igual o mayor al valor del pico del voltaje aplicado. Por tanto,
(2.9)
rccriflcadoi de media onda
V(PIV)
Figura 2.51 Determinacin del valor

de PIV que se requiere para el
rectificadorde media onda.
2.8 RECTIFICACINDE ONDA COMPLETA

Puente de diodos
El nivel de dc que se obtiene a partir de una entrada senoidal puede mejorar al 100% si se
utilizaun proceso que se llama rectificacin de onda completa. La red ms familiar para llevar
a cabo tal funcin aparece en la figura 2.52 con sus cuatro diodos en una configuracin en
forma de puente. Durante el periodo t = O a TI2 la polaridad de la entrada se muestra en la
figura 2.53. Las polaridades resultantes a travs de los diodos ideales tambin se sealan en
la figura 2.53 para mostrar que D, y D, estn conduciendo. en tanto que D , y D, se hallan
en estado "apagado". El resultado neto es la configuracin de la figura 2.54, con su comente y
polaridad indicadas a travs de R. Debido a que los diodos son ideales, el voltaje de carga vo =
v i , segn se muestra en la misma figura.
Figura 2.52 Puente rectificador de
onda completa
FWra 2.53 Red de la figura 2.52

para el periodo O -> 712 del voltaje
de entrada v,.
Figura 2.54 Trayectoria de conduccin para la regin positiva de v,.
74
Para la regin negativa de la entrada los diodos conductores son D, y D,,generando la

configuracin de la figura 2.55. El resultado importante es que la polaridad a travs de la resistencia de carga R es la misma que en la figura 2.53, estableciendo un segundo pulso positivo,
como se indica en la figura 2.55. Despus de un ciclo completo los voltajes de entrada y de
salida aparecern segn la figura 2.56.
Figura 2.55 Trayectoria de conduccin para la regin negativa de v,.
,l
wTy
= 0636Vm
Figura 2.56 Formas de onda

de entrada Y salida para un
rectificado;de onda completa.
Debido a que el rea arriba del eje para un ciclo completo es ahora doble, en comparacin
con la obtenida para un sistema de media onda, el nivel de dc tambin ha sido duplicado y
Si se emplea diodos de silicio en lugar de los ideales como se indica en la figura 2.57, una
aplicacin de la ley de voltaje de Kuchhoff alrededor de la trayectoria de conduccin resultara
El valor pico para el voltaje de salida vo es, por tanto,
Para las situaciones donde Vm>> 2VT,puede aplicarse la ecuacin (2.1 1) para el valor promedio
con un nivel relativamente alto de precisin.
-2
Fwra 2.57 Determinacin de

Vomlipara los diodos de silicio en
la configuracin puente.
Si Vmes lo suficiente ms grande que 2V,, entonces la ecuacin (2.10) a menudo se aplica
como una primera aproximacin para Vd,.
2.8 Rectificacin de onda completa
A.
?\
PIV
El PIV que se requiere para cada diodo (ideal) puede determinarse a partir de la figura
2.58 que se obtuvo en el pico de la regin positiva de la seal de entrada. Parala malla indicada
el voltaje mximo a travs de R es Vmy el valor PIV se define por

PIV que se requiere para ia
configuracin puente.
Transformador con derivacin central

Un segundo rectificador de onda completa muy popular aparece en la figura 2.59 con slo dos
diodos, pero requiere de un transformador con derivacin central (CT, por las iniciales en
ingls de: Center Tapped) para establecer la seal de entrada a travs de cada seccin del
secundario del transformador. Durante la porcin positiva de v, aplicada al primario del transformador. la red aparece como se muestra en la figura 2.60. D, asume el equivalente del corto
circuito y D, el equivalente del circuito abierto, segn se determin por los voltajes secundarios y las direcciones de comente resultantes. El voltaje de salida aparece en la figura 2.60.
D*
Figura 2.59 Transformadorcon

derivacin central para un
rectificadorde onda completa.
Figura 2.60 Condiciones de la red para la regin positiva de u,.
Durante la porcin negativa de la entrada, la red aparece como lo indica la figura 2.61,
invirtiendo los papeles d= los diodos, pero manteniendo la misma polaridad para el voltaje a
Figura 2.61 Condiciones de la red para la regin negativa de v,.
travs de la resistencia de carga R. El efecto neto es una salida igual a la que aparece en la
figura 2.56 con los mismos niveles de dc.
PIV
La red de la figura 2.62 ayudar a determinar el PIV neto paracada diodo de este rectificador
de onda completa. La insercin del voltaje mximo del voltaje secundario y el Vm de acuerdo
con lo establecido para la red adjunta dar por resultado
'IV = Vsecundano 8'
= v,,,+ vm
+
;;
- vw +
".
2:
-.

nivel de PIV para los diodos del
rransfomiador CT.reclificador de onda completa
(2,13)
transformador con derivacin

central para un rectiiicador de
onda completa.
EJEMPLO 2.19
Determinar la forma de onda de salida para la red de la figura 2.63 y calcular el nivel dc de
salida y el PIV que se requiere para cada diodo.
Figura 2.63 Red puente para el ejemplo 2.19
Solucin
La red aparecer como en la figura 2.64 para la regin positiva del voltaje de entrada. El redibujo
de la red generar la configuracin de la figura 2.65, donde vo = +vi o VOme= $Vimll= $(lo V) =
5 V, como lo indica la figura 2.65. Para la parte negativa de la entrada la funcin de los diodos
ser intercambiada y vo aparecer segn la figura 2.66.
Figura 2.64 Red de la figura2.63 para la regin

positiva de v,.
Figui.8 2.65 Red redibujada de la figura 2.64
El efecto de remover dos diodos de la confi,wacin puente fue, por tanto, reducir el nivel
de dc disponible al siguiente:
i"'
Vd"= 0.636(5 V) = 3.18V

o al disponible de un rectificador de media onda con la misma entrada. Sin embargo, el P N
segn se determin en la figura 2.58 es igual al voltaje mximo a travs de R, el cual es de 5 V
o la mitad de lo que se requiere para un rectificador de media onda con la misma entrada.
2.8 Reccacin de onda completa
"I
T
-
figura 2.66 Salida resultante

para el ejemplo 2.19
77
2.9 RECORTADORES
Existe una variedad de redes de diodos que se llaman recortadores y tienen la capacidad de
"recortar" una porcin de la seal de entrada sin distorsionar la parte restante de la forma
de onda alterna. El rectificado1de media onda de la seccin 2.7 es un ejemplo de la forma ms
simple de un recortador de diodo, una resistencia y un diodo. Dependiendo de la orientacin
del diodo, la regin positiva o negativa de la seal de entrada es "recortadz".
Existen dos categonas generales de reconadores: en serie y enparalelo. La configuracin
en sene es donde el diodo est en sene con la carga, mientras que en paralelo tiene un diodo en
una trayectoria paralela a la carga.
En sene
La respuesta de la configuracin en serie de la figura 2.67a a una variedad de formas de onda
alternas se ilustra en la figura 2.67b.Aunque se present al principio como un rectificador de
media onda (para formas de onda senoidaies), no existen limitaciones sobre el tipo de seales
que pueden aplicarse a un recortador. La adicin de una fuente de dc como la que se muestra en
la figura 2.68 puede tener un efecto pronunciado sobre la salida de un reconador. El anlisis
inicial se limitar a los diodos ideales, y se reservar el efecto de V , a un ejemplo posterior.
(b)
Figura 2.67 Recortador en serie.
te dc.
No existe un procedimiento general para el anlisis de las redes como las del tipo que se
presenta en la figura 2.68, pero existen ciertas ideas que debern considerarse mientras se trabaja en la solucin.
l . Hacer un dibujo mental de la respuesta de la red basndose en la direccin del
diodo y en los niveles de voltaje aplicados.
Para la red de la figura 2.68, la direccin del diodo sugiere que la seal v, debe ser positiva
para encenderlo. La fuente dc requiere ms an que el voltaje v, sea mayor que V volts para
encender el diodo. La regin negativa de la seal de entrada est "presionando" ai diodo hacia
Capituio 2 Aplicaciones de diodos
el estado "apagado", soportado ms an por la fuente dc. En general, se puede estar muy seguro que el diodo est en circuito abierto (estado "apagado") para la regin negativa de la seal de
entrada.
2. Determinar el voltaje aplicado (voltaje de transicin) que causar un cambio en el
estado del diodo.
Para el diodo ideal. la transicin entre los estados ocumr en el punto sobre las caractensticas donde v, = O V e id = O A. Al aplicar la condicin id = O y v, = O a la red de la figura 2.68
se Senera la configuracin de la figura 2.69, donde se reconoce que el nivel de vi que causar
una transicin en el estado es
-,
,.
Figura 2.69 Determinacin del nivel
de transicin para el circuito de la

figura 2.68.
+4+LIlic
Para un voltaje de entrada mayor que V volts el diodo est en estado de corto circuito, mientras
que para los voltajes de entrada menores que Vvolts est en estado de circuito abierto o "apagado".
."diR;
:[
-
Figura 2.70 Determinacin de u".
3 . Estar consciente continuamente de las terminales definidas y la polaridad de vo.

Cuando el diodo se encuentra en estado de corto circuito, como el que se muestra en la
figura 2.70, el voltaje de salida vo se puede determinar mediante la aplicacin de la ley de
voltaje de Kirchhoff en la direccin de las manecillas del reloj:
Posteriormente, es posible dibujar los voltajes de salida a partir de los puntos de datos
resultantes de vo, como se demostr en la figura 2.71. Tenga en cuenta que a un valor instantneo de vi la entrada puede ser tratada como una fuente dc de dicho valor y el valor de dc
correspondiente (el valor instantneo) de la salida determinada. Por ejemplo, para el caso v, =
VnZen la figura 2.68, se analizarla red que aparece en la figura 2.72. Para Vm> V el diodo est
en estado de corto circuito y para vo = Vm- V, como en la figura 2.71.
Para vi = Vlos diodos cambian de estado y para vi = -Vm, vo = OV, y la curva completa para
vo puede dibujarse como se muestra en la figura 2.73.
.,
1;;" ;"/1 +
/
4 . Puede ayudar el dibujar la seal de entrada arriba de la seal de salida y

determinar los valores instantneos de la entrada.
Determinacin de %cuandov, = V,.
",
l AV.
vI - V - vo = O (direccin de las manecillas del reloj)
Figura 2.72
..
u, =
, Y ,
I1
1
1
1
1
1
/
1
'
"1
figura 2.71 Determinaci6n de los
niveles de v,
V(lcs diodos cambian de estado)
figura 2.73 Dibujo de v,
2.9
Recortadores
79
EJEMPLO 220
Determinar la forma de la onda de salida para la red de la figura 2.74
Y"
Figura 2.74 Recortador en serie
para el ejemplo 2.20.
Solucin
La experiencia anterior sugiere que el diodo estar en estado "encendido" para la regin positiva de v,, especialmente cuando se observa el efecto de ayuda de V = 5 V. La red aparecer
como lo seala la figura 2.75 y vo = vi+ 5 V. Sustituyendoid = O para vd = O para los niveles de
transicin, se obtiene la red de la figura 2.76 y v, = -5 V.
1
F i r a 2.75
v, con diodo
e n estado "encendido".
5V
id=O A
",
v0=vn=;$
=ip = ( O ) R = O V
Fimra 2.76 Determinacin del nivel

de transicin para el recortador de la
figura 2.74.
Para los valores de vi ms negativos que -5 V, el diodo entrar en estado de circuito

abierto, mientras que para los voltajes ms positivos de -5 V el diodo estar en estado de cono
circuito. Los voltajes de entrada y de salida aparecen en la figura 2.77.
Voltaje de
ve=-5 V + 5 V = O V
rranricidn
Figura 2.77
Dibujo de v, para el ejemplo 2.20.
El anlisis de las redes de recortadores con las entradas de onda cuadrada es en realidad
ms fcil que las redes con entradas senoidales, debido a que slo deben considerarse dos
niveles. En otras palabras, la red puede analizarse como si tuviera dos entradas de nivel dc con
la salida resultante vo graficada en el marco adecuado de tiempo.
Capiiuio 2 Aplicaciones de diodos
EJEMPLO 221
Repetir el ejemplo 2.20 para la onda cuadrada de entrada de la figura 2.78.
-10
Figura 2.78 Seal que se aplica para el
ejemplo 2.21.
Solucin
Para v, = 20 V (O -+ Tl2) generar la red de la figura 2.79. El diodo est en estado de corto
circuito y ve = 20 V + 5 V = 25 V. Para vl = -10 V dar como resultado la figura 2.80, colocando
el diodo en estado "apagado" y vo = i,R = (0)R= O V. El voltaje resultante de salida aparece en
la figura 2.81.
Figura 2.79
v, a v , = 120 V.
Figura 2.80
a 5 = -10 V.
O b s ~ e s een el ejemplo 2.21 que el recortador no slo recort nicamente 5 V de la

excursin total de la seal sino que increment el nivel dc de la seal por 5 V.
En paralelo
La red de la figura 2.82 es la ms sencilla de las configuraciones de diodos, en paralelo con la
salida para las mismas entradas de la figura 2.67. El anlisis de las configuraciones en paralelo
es muy similar a la que se aplica a las configuracioaes en serie, como se demostrar en el
siguiente ejemplo.
Figura 2.82 Respuesta de un recortador en paralelo.
2.9 Recortadores
Figura 2.81 Dibujo de vo para el

ejemplo 2.21.
EJEMPLO 222
Determinar vo para la red de la figura 2.83
'
Figura 2.83 Ejemplo 2.22
Solucin
La polaridad de la fuente dc y la diieccin del diodo sugieren que el diodo est en estado "encendido" para la regin negativa de la seal de entrada. Para esta regin la red aparecer como lo
seala la figura 2.84, donde las terminales definidas para vo requieren que vo = V = 4 V.
+
.c
4v
Figura 2.84 %para la regin
negativa de v,.
El estado de transicin puede determinarse a partir de la figura 2.85, donde la condicin

de id = O A para vd = O V se ha impuesto. El resultado es que v; (la transicin) = V = 4 V.
Debido a que la fuente dc se encuentra obviamente "presionando" al diodo para permanecer en estado de circuito cerrado, el voltaje de entrada debe ser mayor a 4 V para que el diodo
est en estado "apagado". Cualquier voltaje de entrada menor que 4 V generar un diodo en
corto circuito.
Para el estado de circuito abierto la red aparecer segn se muestra en la figura 2.86,
donde vo = vi.Completando el dibujo de vo resulta la forma de onda de la figura 2.87.
nivel de transicin para el

ejemplo 2.22.
",
4 "
v ~ 4 v z
Figura 2.87 Dibujo de v, para el
ejemplo 2.22.
Figura 2.86 Determinacin de vo
para el estado abierto del diodo.

Para examinar los efectos de V, sobre el voltaje de salida, el siguiente ejemplo especificar un diodo de silicio, en lugar del equivalente del diodo ideal.
82
Repetir el ejemplo 2.22 usando un diodo de silicio con V, = 0.7 V.
EJEMPLO 223
Solucin
El voltaje de transicin suele determinarse en primera instancia al aplicar la condicin de id =
O A cuando 1~~= VD= 0.7 V, y obteniendo la red de la k u r a 2.88. Al aplicar la ley de voltaje de
Kirchhoff alrededor del lazo de salida en el sentido de las manecillas del reloj, se encuentra que
vTF0.7"
v
-4v
Figura 2.88 Determinacin del nivel de

transicin para la red de la figura 2.83.
Para los voltajes de entrada mayores que 3.3 V, el diodo estar en circuito abierto y vo = v,.
Para los voltajes de entrada menores que 3.3 V, el diodo estar en estado "encendido" y resultar la red de la figura 2.89, donde
Determinacin de vo
para el diodo de la figura 2.83 en
estado "encendido".
Figura 2.89
La forma de onda resultante de salida aparece en la figura 2.90. Ntese que el nico efecto da
VTfue disminuir el nivel de transicin desde 3.3 V a 4 V.
No hay duda de que incluir los efectos de VTccmplicarnel anlisis un poco, pero una vez
que el anlisis se comprende con el diodo ideal, el procedimiento, incluyendo los efectos de V,,
no sern tan difciles.
Resumen
Una variedad de recoitadores en sene y en paralelo con los resultados de salida para las entradas senoidales se presentan en la figura 2.91. obsrvese en particular la respuesta de la ltinia
configuracin, con su capacidad de recortar una seccin positiva o negativa como se determine
por la magnitud de sus fuentes de dc.
2.9 Recortadores
pKd
Recortadores en serie simples (diodos ideales)

NEGATIVO
POSlTIVO
Recortadores en serie polarizados (diodos ideales)
pu- +TT"+
ob
Recortadores en paralelo simples (diodos ideales)
%
..f?
,.
.f,."
,.
-vm
"O
,a,.".
s".
-vm
Recortadores en paralelo polarkmdos (diodos ideales)
Fi((uia 2.91 Circuitos de recorte.
2.10 CAMBIADORES DE NIVEL

Una red de cambiadora de nivel es la que "cambia" una seal a un nivel de dc diferente. La red
debe tener un capacitor, un diodo y un elemento resistivo; pero tambin puede usar una fuente de dc independiente para introducir un cambio de nivel de dc adicional. La magnitud de R y
C debe elegirse de tal forma que la constante de tiempo z = RC es lo suficiente srande para
asegurar que el voltaje a travs del capacitor no se descarga de manera significativa, durante el
intervalo en que el diodo no est conduciendo. A travs de todo el anlisis se asumir que para
propsitos prcticos, el capacitor se cargar o descargar totalmente en cinco constantes de
tiempo.
La red de la figura 2.92 cambiar el nivel de la seal de entrada a cero volts (para diodos
ideales). La resistencia R puede ser una resistencia de c q a o una combinacin en paralelo de
la resistencia de carga y una resistencia diseada para ofrecer el nivel deseado de R.
-v
Figura 2.92 Cambiador de nivel.
Durante el intervalo O -t TI2 la red aparecer como lo indica la figura 2.93; con el diodo en
estado "encendido" efectivamente hace corto circuito el efecto de la resistenciaR. La constante
de tiempo RC resultante es tan pequea ( R se determina por la resistencia inherente de la red)
que el capacitor se cargar a V volts rpidaniente. Durante este intervalo el voltaje de salida
est directamente a travs del "corto circuito" y vo = O V.
Cuando la entrada cambia al estado -V. la red aparecer como lo indica la figura 2.94, con
el equivalente de circuito abierto para el diodo determinado por la seal aplicada y el voltaje
almacenado a travs del capacitor, ambos "presionando" la comente a travs del diodo desde el
ctodo hacia el nodo. Ahora que R se encuentra de resreso en la red, la constante de tiempo
determinada por el producto RC es lo suficiente grande para establecer un periodo de descarga
5 ~ m u c h omayor que el periodo TI2 + T, y puede asumirse sobre una base aproximada que el
capacitor mantiene toda su carga y, por tanto, el voltaje (debido a que V = QIC) durante este
periodo.
Debido a que va est en paralelo con el diodo y la resistencia. tambin puede dibujarse en
la posicin alterna que se indica en la figura 2.94. La aplicacin de la ley de voltaje de Kirchhoff
alrededor del lazo de entrada dar por resultado
Figura 2.93 Diodo en "encendido'

y el capacitor cargando a Vvolts.
Figura 2.94 Determinacin de v,

con el diodo en "apagado".
El signo negativo se debe a que la polaridad de 2Ves opuesta a la polaridad definida por v,,. La
forma de onda de salida que resulta aparece en la figura 2.95 junto con la seal de entrada.
La seal de salida "cambia de nivel" a O V durante el intervalo de O a Tl2, pero mantiene la
misma excursin de voltaje total (2V) que la entrada.
Para una red de cambio de nivel:
La excursin de voltaje total de la seiial de salida es igual a la excursin de voltaje
total de la seiial de entrada.
Este hecho es una excelente herramienta para verificar el resultado que se obtiene.
En general, los siguientes pasos pueden ser tiles cuando se analizan redes cambiadoras
de nivel.
l . Iniciar el anlisis de las redes cambiadoras de nivel mediante la consideracin de
la parte de la seal de entrada que dar polarizacin directa al diodo.
2.10 Cambiadores de nivel
Figura 2.95 Dibujo de v, para la

red de la figura 2.92.
85
La instruccin anterior puede requerir de saltar un intervalo de la seal de entrada (como se

demostrar en el siguiente ejemplo), pero el anlisis no se ampliar con una medida innecesaria de investigacin.
2. Durante elperbdo en donde el diodo est en estado "encendido", se asumir que el
capacitor se cargar de manera instantnea al nivel de voltaje que determine la red.
3. Se supondr que durante el periodo en que el diodo est en estado "apagado" el

capacitor se mantendr en el nivel de voltaje que se establece.
4 . A travs de todo el anlisis debe mantenerse un continuo cuidado de la posicin y la
polaridad de referencia para vo,para asegurar que los niveles correctos de v, se estn
obteniendo.
5 . Tener en mente la regla general de que la excursin total de voltaje de salida debe ser
igual a la excursin de voltaje de la seal de entrada.
EJEMPLO 2 2 4
Determinar v,, para la red de la figura 2.96 para la entrada que se indica.
Figura 2.96 Seal que s e aplica y red para el ejemplo 2.24
Solucin
Obsrvese que la frecuencia es de 1000 Hz,que resulta en un periodo de 1 ms y un intervalo de

0.5 ms entre niveles. El anlisis comenzar con el periodo t, -+ t, de la seal de entradadebido
a que el diodo est en estado de corto circuito segn recomendaciones del comentario 1. Para
este intervalo la red aparecer como lo seala la figura 2.97. La salida es a travs de R , pero
tambin directamente a travs de la batera de 5 V si se sigue la conexin directa entre las
terminales definidas para vo y las terminales de la batera. El resultado es va = 5 V para este
intervalo. La aplicacin de la ley de voltaje de Kucbhoff alrededor del lazo de entrada dar por
resultado
Fi*
2.97 Determinacin de vo
y Vc con el diodo en estado
"encendido".
Por tanto, el capacitor se cargar hasta 25 V, como se estableci en el comentario 2. En

este caso, el diodo no hace corto circuito en la resistencia R, pero un circuito equivalente
Thvenin de la porcin de la red que incluye la batena y la resistencia generar R, = O Q con
E,, = V = 5 V.Para el periodo t2 + f 3 la red aparecer como lo indica la figura 2.98.
El equivalente de circuito abierto para el diodo eliminar que la batena de 5 V tenga
cualquier efecto sobre vo, y la aplicacin de la ley de voltaje de Kuchhoff alrededor del lazo
exterior de la red dar por resultado
KVL
Fimira 2.98 Determinacin de v."

con el diodo en estado "apagado".
86
v,, = 35 V
La constante de tiempo de la red de descarga de la figura 2.98 est determinada por el

producto RC y tiene la magnitud de
,
T
= RC = (100 kQ)(O.l pF) = 0.01
10 ms
El tiempo total de descarga es por tanto de 5 T = 5(10 ms) = 50 ms.

Debido a que el intervalo r,+ tj durar slo 0.5 ms, es cierto que resulta buena la aproximacin
de afirmar que el capacito; mantendr su voltaje durante el periodo de descarga entre los pulsos de la serial de entrada. La salida resultante aparece en la figura 2.99 junto con la seal de
entrada. Obsrvese que la excursin de voltaje de salida de 30 V iguala a la excursin del
voltaje de entrada como se observa en el paso 5.
v , y va para el
cambiador de nivel de la figura
Figura 2.99
2.96.
EJEMPLO 2 2 5
Repetir el ejemplo 2.24 usando un diodo dc silicio con V , = 0.7 V.
Solucin
Para el estado de corto circuito la red toma ahora la apariencia de la figura 2.100, y vo puede
determinarse por la ley de voltaje de Kirchhoff en la seccin de salida.
+ 5 V - 0.7V - v = O
Para la seccin de entrada la ley de voltaje de Kirchhoff dar por resultado

Vccon el diodo en estado

"encendido".
voy
Ahora, para el periodo r, + r, la red aparecer como la figura 2.101, siendo el nico
cambio el voltaje a travs del capacitor. La aplicacin de la ley de voltaje de Kirchhoff genera

ve con el
2.10
diodo en estado abierto.
Cambiadores de nivel
La salida resultante aparece en la figura 2.102, comprobndose el enunciado de que las excursiones de voltaje de entrada y salida son iguales.
ti
I2
Ij
t,
Figura 2.102 Dibujo de v, para el

cambiador de nivel d e la fisura 2.96
con un diodo de silicio.
En la figura 2.103 se muestran varios circuitos de cambio de nivel y su efecto en la seal

de entrada. Aunque todas las formas de onda que aparecen en la fi,wa 2.103 son ondas cuadradas,
las redes de cambio de nivel trabajan de la misma manera para las seales senoidales. Un
mtodo para el anlisis de las redes de cambio de nivel con entradas senoidales es, el de reemplazar la seal senoidal por una onda cuadrada con los mismos valores pico. La salida resultante tendr una forma envolvente para la respuesta senoidal, como lo indica la figura 2.104 para
la red que aparece en la parte inferior derecha de la figura 2.103.
Redes de cambio de nivel
Figura 2.103 Circuitos cambiadores de nivel con diodos ideales (57. 5RC> Ti2).
Fipra 2.104 Red de cambio de nivel con una entrada senoidal.
2.1 1 DIODOS ZENER

El anlisis de las redes que utilizan diodos Zener es muy similar al que se aplica al anlisis de
diodos serniconductores de las secciones anteriores. Primero debe determinarse el estado
del diodo seguido por una sustitucin del modelo adecuado, y una determinacin de las otras
cantidades desconocidas de la red. A menos que se especifique lo contrario, el modelo Zener
utilizado para el estado "encendido" ser como el que indica la figura 2.105a. Para el estado
"apagado" de acuerdo con su definicin para un voltaje menor que V, pero mayor que O V con
la polaridad que se indica en la figura 2.105b, el equivalente Zener es el circuito abierto que
aparece en la misma figura.
"encendida"
"apagado"
(a)
(bl
F w 2.105 Equivalentes de
diodo Zener para los estados
a) "encendido"y b) "apagado".
Viy R fijas
Las redes ms simples del diodo Zener aparecen en la figura 2.106. El voltaje de dc aplicado
es fijo, as como la resistencia de carga. El anlisis puede hacerse fundamentalmente en dos
pasos.
l . Determinar el estado del diodo Zener mediante su eliminacin de la red y
calculando el voltaje a travs del circuito abierto resultante.
I=igura2.106 Regulador Zener

basico.
La aplicacin del paso 1 a la red de la figura 2.106 generar la red de la figura 2.107, donde
una aplicacin de la regla del divisor del voltaje resultar
Si V 2 V,, el diodo Zener est en estado "encendido" y se puede sustituir el modelo equivalente de la figura 2.105a. Si V < V,, el diodo est en "apagado" y se sustituye la equivalencia de
circuito abierto de la figura 2.105b.
2.11
Diodos Zener
ligura 2.107 Determinacin del

estado del dicdo Zener.
89
2. Sustiiuir el circuiio equivalente adecuado y resolverlo para las incgnitas

deseadas.
IR
T I 1..
T
*
3"
RL
P..
Figura 2.108 Sustitucin del
Para la red de la figura 2.106 el estado "encendido" dar por resultado la red equivalente
de la figura 2.108. Puesto que los voltajes a travs de los elementos paralelos deben ser los
v, mismos, se encuentra que
La comente del diodo Zener debe determinarse por la aplicacin de la ley de comente de
Kirchhoff. Esto es
equivalente Zener para la situacin

"encendido".
IR = Iz
donde
L -
v,
v2
e 1 --=
RL
IL
v;
- VL
La potencia disipada por el diodo Zener est determinada poi
el cual debe ser menor que la Pm especificada para el dispositivo.

Antes de continuar, es muy importante darse cuenta de que el primer paso se utiliz slo
para determinar el estado del diodo Zener. Si el diodo Zener est en estado "encendido", el
voltaje a travs del diodo no es de V volts. Cuando el sistema se enciende, el diodo Zener se
encender tan pronto como el voltaje a travs de l sea de V, volts. Se "atar" en este nivel y
nunca alcanzar un nivel ms alto de Vvolts.
Los diodos Zener se utilizan con mayor frecuencia en las redes reguladoras o como un
voltaje de referencia. La figura 2.106 es un regulador simple diseado para mantener un voltaje fijo a travs de la carga RL. Para los valores de voltaje aplicado mayores que el que se
requiere para encender el diodo Zener, el voltaje a travs de la carga se mantendr en V, volts.
Si el diodo Zener se emplea como un voltaje de referencia, ofrecer un nivel para compararlo
en funcin de otros voltajes.
EJEMPLO 2 2 6
a) Para la red de diodo Zener de la figura 2.109, determinar VL,V, IZ y PZ.

b) Repetir el inciso a con RL = 3 W2.
+
1.2
P,
= 30 m W
V'
Figura 2.109 Regulador de diodo

Zener para el ejemplo 2.26.
Solucin
a)
Siguiendo el procedimiento sugerido, la red se redibuja como lo indica la figura 2.1 10.
La aplicacin de la ecuacin (2.16) da
Figura 2.110 Determinacin de V
para el regulador de la figura 2.109.

Dado que V = 8.73 Ves menor que V , = 10 V. el diodo est en estado "apagado", como se
muestra en las caractersticas de la figura 2.1 11. Sustituyendo el equivalente de circuito abierto
resultar la misma red que en la figura 2.110, donde se encuentra que
VL = V = 8.73 V
8.73 V
VR = Vi - VL = 16 V - 8.73 V = 727 V
I, = O A
P, =
vg,
I3gura 2.1 1 1 Punto de operacin
= V , (O A) = O W
resultante para la red de la figura

:i.109.
b) Aplicando la ecuacin (2.16) ahora resulta
Debido a que V = 12 V es mayor que V - 10 V, el diodo est en estado "encendido" y la red de

2.la figura 2.1 12 ser el resultado. La aplicacin de la ecuacin (2.17) genera
de tal forma que
1, = IR - 1, [Ec. (2.1 8)]
= 6 mA
- 3.33
m.4
= 2.67 m A
La potencia disipada
P, = V g , = (10 V)(2.67 mA) = 26.7 m W
la cual es menor que la especificada P,, = 30 mW
--
Figura 2.112 Red de la figura
2.109 en estado "encendido".
Vifijo, R, variable
Debido al voltaje VZ,existe un rango de valores de resistencias (y por tanto, de comente de
carga) que asegurar que el dispositivo Zener est en estado "encendido". Una resistencia de carga RL muy pequea generar un voltaje VLa travs de la resistencia de carga menor que VZy el
dispositivo Zener estar en estado "apagado".
Para determinar la resistencia de carga mnima de la figura 2.106 que encender el diodo
Zener, simplemente se calcula el valor de R, y dar como resultado un voltaje de carga VL= Vz
Esto es,
Resolviendo R,, se tiene
Cualquier valor de resistencia de carga mayor que el RL que se obtiene de la ecuacin (2.20)
asegurar que el diodo Zener est en estado "encendido" y que el diodo puede ser reemplazado
por su fuente equivalente V,.
La condicin d e f ~ d por
a la ecuacin (2.20) establece el R, mnimo, pero a su vez especifica
el 1, mximo como
Una vez que el diodo est en estado "encendido", el voltaje a travs de R permanece constante en
e IR permanece fija en
La coniente Zener
resultando un 1, mnimo cuando 1, es un mximo, y un IZ mximo cuando 1, es un valor

mnimo debido a que IR es constante.
Dado que 1, est limitada a I,, como se especific en la hoja de datos, afecta el rango de
R, y por tanto de I,. Sustituyendo IZMpor IZ establece el lLmnimo como
y la resistencia de carga mxima como
a) Para la red de la figura 2.113. determinar el rango de RL y de 1, que resultar queVRL

se mantenga en 10 V.
Determinar
el valor de la disipacin mxima en watts del diodo.
b)
..
Figura 2.113 Regulador devoltale

para el e~ernpto2.27.
Solucin
a) Para determinar el valor de R, que encender el diodo Zener, se aplica la ecuacin (2.20):
El voltaje a travs de la resistencia R se determina por medio de la ecuacin (2.22):

VR = V , - V,= 50V - IOV = 4 0 V
y la ecuacin (2.23) ofrece la magnitud de IR:
El nivel mnimo de IL se determina despus con la ecuacin (2.25):

IL~,"
= IR
Iz,, = 40 mA
- 32 mA = 8 mA
con la ecuacin (2.26) se determina el valor mximo de R,:
Una grfica de V, en f~ncinde R, aparece en la figura 2.1 14a y para V, en funcin de 1, en la

figura 2.114b.
Fwra 2.114 VLen funcin de RLe l Lpara el regulador de la figura 2.1 13
2.1 1 Diodos Zener
EJEMPLO 2 2 7
RLfija, Vivariable
Para los valores fijos de RLen la figura 2.106, el voltaje V, debe ser lo suficientemente grande
para encender el diodo Zener. El voltaje de encendido mnimo V )= V, m," est determinado por
El valor mximo de Vj est limitado por la comente Zener mxima IW
Debido a que I,,
(2.28)
Debido a que 1, est fijo en VJRL y que l,, es el valor mximo de l,, el mximo Vi se
define por
y , --R' ,
2'
(2.29)
EJEMPLO 2.28
Determinar el rango de valores de Vi que mantendrn el diodo Zener de la figura 2.1 15 en

estado "encendido".
Figura 2.115 Regulador para el

ejemplo 2.28.
Solucin
Ecuacin (2.27):
-y.mxn
(RL + R)VZ
(1200 n
RL
Ecuacin (2.28):
IRd, = I,,
1, =
220 n)(20 v )
1200 R
60 mA
16.67 mA
Figura61'.'
en funcin de
para el regulador de la figura
2.115.
Se presenta en la figura 2.116 una grfica de V, en funcin de Vi.
94
= 23.67 V
Los resultados del ejemplo 2.28 revelan que para la red de la figura 2.115 con una RL fija,
el voltaje de salida permanecer fijo en 20 V para un rango de voltaje de entrada que se extiende desde 23.67 V hasta 36.87 V.
La entrada podra aparecer como lo indica la figura 2.1 17 y la salida permanecena constante en 20 V, como aparece en la figura 2.1 16. La forma de onda en la figura 2.1 17 se obtiene
alfiltrar una salida de media onda o de onda completa rectificada, proceso descrito con mayor
detalle en un captulo posterior. Sin embargo, el efecto neto es el de establecer un voltaje de dc
estable (para un rango definido de V;)como se seala en la figura 2.1 16 de una fuente senoidal
con un valor promedio de O.
Figura 2.1 17 Forma de onda
* generada mediante una seal
rectificadafiltrada.
Pueden establecerse dos o ms niveles de referencia al colocar diodos Zener en serie como
lo indica la figura 2.1 18. Mientras Vi sea mayor que la suma del',, y V,,, ambos diodos se
encontrarn en estado "encendido" y estarn disponibles tres voltajes de referencia.
Tambin pueden utilizarse dos diodos Zener conectados en sus ctodos (espalda con espalda) como un regulador de ac, como lo indica la figura 2.1 19a. Para la seal senoidal vi, el
circuito aparecer como en la figura 2.1 19b en el instante vi = 10 V. La regin de operacin de
cada diodo se indica en la figuraadjunta. Obsrvese queZ, est en una regin de bajaimpedancia,
mientras que la impedancia de 2, es muy grande, la que corresponde a la representacin de
circuito abierto. El resultado es vo = v, cuando vi = 10 V. La entrada y salida continuarn duplicndose mutuamente hasta que vi alcance 20 V. Entonces Z, se encender (como un diodo
?O-v
of
-22
Zener
Figura 2.119 Regulacin de ac senoidal: a) regulador ac senoidal de 4C-V de pico a

pico; b) operacin del circuito a u, = 10 V.
2.1 1 Diodos Zenei
Figura 2.118 Establecimiento de

tres niveles de voltaje de
referencia.
+o
Zener), mientras que 2, est en una regin de conduccin con un nivel de resistencia lo suficiente pequeo comparado con la resistencia de 5-W2 en serie para considerarlo como un
circuito cerrado. La salida resultante para el rango completo de vise indica en la figura 2.1 19(a).
Obsrvese que la forma de onda no es puramente senoidal, pero su valor rms es menor que el
asociado con una seal pico completa de 22-V. La red est limitando en forma efectiva el valor
m s del voltaje disponible. La red de la figura 2.119a puede ampliarse a la de un generador
simple de onda cuadrada (debido a la accin de recorte) si la seal de vi se incrementa a quiz
50-V pico con Zener de 10-V, como lo seala la figura 2.120 con la forma de onda de salida
resultante.
10-v
Zener
"o
Fwra 2.120 Generador simple de onda cuadrada.
2.12 CIRCUITOS MULTIPLICADORES DE VOLTAJE

Los circuitos multiplicadores de voltaje se utilizan para mantener el voltaje pico de un transformador relativamente bajo, ya que elevan el voltaje de salida pico a dos, tres, cuatro o ms
veces el voltaje pico rectificado.
Doblador de voltaje
La red de la figura 2.121 es un doblador de voltaje de media onda. Durante el medio ciclo de
voltaje positivo a travs del transformador, el diodo del secundario D Iconduce (y el diodo
D, est en corte), cargando el capacitor C , hasta el voltaje pico rectificado (V,,,). El diodo D,
es idealmente un circuito cerrado durante este medio ciclo, y el voltaje de entrada carga al
capacitor C, hasta Vmcon la polaridad mostrada en la figura 2.122a. Durante el medio ciclo
negativo del voltaje del secundario, el diodo D Iest en corte y el diodo D, conduce carga al
capacitor C 2 .Dado que el diodo D, acta como un corto circuito durate el medio ciclo
negativo (y el diodo D,abierto), s e d e n sumarse los voltajes alrededor del lazo externo
(vase la figura 2.122b):
de la cual
Durante el medio ciclo negativo (vase la figura 2.124b) el diodo D2 conduce carga al
capacitor C2,en tanto que el diodo D, no est conduciendo. Si no hay consumo de comente en
la carga del circuito, el voltaje a travs de los capacitores C, y C , es 2VmSi hay consumo de
comente de carga en el circuito, el voltaje en los capacitores C, y C2es el mismo que a travs
de un capacitor alimentado por un circuito rectificador de onda completa. Una diferencia es la
capacitancia efectiva de C, y C? en serie, que es menor a la capacitancia de C, y C, solos. El
valor menor del capacitor ofrecer una accin de filtrado ms pobre que el circuito de filtrado
con un solo capacitor.
El voltaje pico inverso a travs de cada diodo es 2Vmas como Lo es para el circuito de
filtro con capacitor. En resumen, los circuitos dobladores de voltaje de media onda y de onda
completa ofrecen el doble del voltaje pico del secundario del transformador, y no se requiere
un transformador con derivacin central sino nicamente un valor PIV de 2Vmpara los diodos.
Tnplicador y cuadruplicador de voltaje

La figura 2.125 muestra una extensin del doblador de voltaje de media onda, el que desarrolla
tres y cuatro veces el voltaje pico de entrada. Resultar obvio para el patrn de la conexin del
circuito la forma en que los diodos y capacitores adicionales se pueden conectar de tal forma
que el voltaje de salida puede ser de cinco, seis, siete, y as sucesivamente,veces el voltaje pico
bsico (Vm).
Triplicador @V,)
Figura 2.125 Triplicador y cuadruplicador de voltaje.
Durante la operacin el capacitor C, se carga a travs del diodo DI a un voltaje pico, V,,,,
durante el medio ciclo positivo del voltaje del secundario del transfonnador. El capacitor C2
se carga al doble del voltaje pico 2Vmdesarrollado por la suma de los voltajes a travs del
capacitor C, y el transformador, durante el medio ciclo negativo del voltaje del secundario
del transformador.
Durante el medio ciclo positivo, el diodo D3 conduce y el voltaje a travs del capacitor C,
carga al capacitor C, al mismo voltaje pico de 2Vm.En el medio ciclo negativo, los diodos D,
y D, conducen con el capacitor Cjrcargando C, a 2Vm.
El voltaje a travs del capacitor C2 es 2Vm,a travs de C, y C, es de 3Vm,y a travs de C2
y C, es de 4V, Si se utilizan secciones adicionales de diodo y capacitor, cada capacitor ser
cargado con 2Vm.La medicin desde la parte superior del devanado del transformador (figura
2.125) ofrecer mltiplos nones de Vmen la salida, mientras que si la medicin es desde la
parte inferior del transformador el voltaje de salida ofrecer mltiplos pares del voltaje pico V,.
El valor del voltaje nominal de salida del transformador es nicamente V,,,,mximo, y
cada diodo en el circuito debe tener un valor nominal de 2V,,,para PIV. Si la carga es pequea
y los capacitores tienen poca fuga, pueden desarrollarse de dc voltajes dc muy altos mediante
este tipo de circuito, utilizando muchas secciones para aumentar el voltaje de dc.
Captuio 2 Aplicaciones de dimios
2.13 ANLISIS POR COMPUTADORA

PSpice (versin DOS)
El anlisis por computadora de este captulo empezar por determinar las cantidades desconocidas para la red de la figura 2.27 (ejemplo 2.11) utilizando la versin DOS de PSpice. El
primer paso consiste en dibujar de nuevo la red como lo indica la figura 2.126, identificar los
nodos y etiquetarlos en un orden lgico. La tierra se elige como el nivel de referencia y se le
asigna la etiqueta O. El diodo de silicio est especificado entre los nodos 2 y 3. El voltaje de
salida del ejemplo 2.1 1 est del nodo 3 a tierra. El voltaje V, se localiza entre los nodos 1 y 2 y
V, entre los nodos 3 y 4.
r'
h+
Archivo de entrada
Figura 2.126 Dibujar de nuevo la

tigura 2.27 para el anlisis PSpice.
La informacin de la red se captura en la computadora en un archivo de entrada como se

muestra en bloques en la figura 2.127. La primera entrada debe ser una lnea de ttulos para
identificar el anlisis que se desarrollar. El siguiente conjunto de entradas es una descripcin
de la red utilizando los nodos elegidos y el formato que requiere PSpice para cada elemento.La
ltima entrada debe ser la instruccin END exactamente en el formato que se indica. La omisin del punto invalidar completamente el archivo de entrada.
El archivo de entrada para la red de la figura 2.126 se presenta en la figura 2.128. La lnea
del ttulo especifica el circuito de diodo para la red de la figura 2.1 26 como el circuito que debe
analizarse. La primera Inea de la descripcin de la red especifica la fuente de dc de 10-V. Para
todas las fuentes dc la primera lnea debe ser la literal V. seguida por el nombre de la fuente. El
nombre es slo una eleccin de letras y10 nmeros para identificar la fuente en la estructura de
la red. Despus se captura el nodo con el lado positivo de la fuente seguido por la polaridad
negativa. Se captura la magnitud de la fuente como se indic.
Deruip~"
1..
L__1
InsoueQoaes
para an6liRs
E3
Iastniccin END
figura 2.127 componentes de

un archivo de entrada.
Diode circuit for network of Pig. 2 . 1 2 6

VE1
R1
D1
R2
1 0 1ov
124.7K
2 3 DI
3 4 2.2K
VE2 o 4 sv
.inoBL D I D(ICi2E-15)
.DC VE1 1W 10V 1V
.PRIHT DC V ( 3 ) I ( D 1 ) V ( 1 , 2 )
.OPTIOIJS NOPAGB
V(3!4)
V(2,3)
Archivo d e entrada
Figura 2.128
La siguiente entrada en el archivo es un elemento resistivo que requiere una literal R para
empezar el rengln seguido por el nombre elegido (en este caso slo el nmero 1 para referir el
subndice en la red de la figura 2.126). La "presin" de la fuente de 10-V sugiere que la corriente resultante har al nodo 1 positivo respecto al nodo 2, de ah el orden de los nodos en el archivo de entrada. La magnitud de la resistencia se especific como de 4.7 kn.
El formato para la entrada del diodo se present en el captulo 1. Obsrvese la entrada en
el rengln 3 de la descripcin de la red y la del modelo del diodo en el rengln 6. Recuerde que
2.13 Aolisis por computadora
se especific IS como 2 5 1 5 para obtener una cada de 0.7-V (o lo ms cercana posible a este
nivel) a travs de los diodos de silicio en estado "encendido" con los niveles de comente
usuales para los sistemas electrnicos.
Las siguientes dos entradas son la segunda resistencia y la fuente de alimentacin. Obsrvese
en cada caso un intento para definir los nodos positivos y negativos en el orden de las entradas
de los nodos. Una suposicin incorrecta dar por resultado slo en un signo negativo para el
voltaje a travs de un elemento en particular.
La entrada .DC especifica un anlisis en dc con una fuente E, a 10 V. El anlisis .DC
puede especificarse para un rango de valores, de ah la repeticin del nivel de IO-V en el
rengln de captura. Si el nivel se repite, como es el caso. el anlisis se desarrollar nicamente
al nivel que se indica. Si el segundo nivel fuera diferente, el anlisis se desarrollar desde el
primer nivel al segundo nivel y a los niveles definidos por el incremento que se especifica
como la siguiente entrada en el rengln. Aunque el anlisis es slo a un nivel, se requiere una
entrada para el incremento como se indica por el 1 V utilizado generalmente para este propsito. Una vez que se corre el programa y el sistema de cmputo observa una repeticin del nivel
de 10 V, slo llevar a cabo el anlisis a un nivel nico (10 V) e ignora el impacto de la captura
del incremento. No es necesario incluir la segunda fuente de dc en esta instmccin. La entrada
.DC especifica e! tipo de anlisis a un nivel de E, = 10 V con todos los otros elementos segn
se especific en la descripcin de la red.
La instmccin .PRINT (IMPRESIN) define las cantidades que deben incluirse en los
datos de salida. La cantidad V(3) es el voltaje del nodo 3 a tierra, el voltaje de salida de la
figura 2.126. A continuacin se encuentra la comente a travs del diodo seguido por los voltajes
entre los nodos indicados.
La entrada .OPTIONS NOPAGE (OPCIONES NO PGINAS) es una instmccin para
"ahorrar papel", el que limita los datos presentados en el archivo de salida a menos que se
soljcite especficamente. El archivo de entrada termina con la instmccin .END.
Una vez que el archivo de entrada se captur adecuadamente, el programa PSpice puede
ser "comdo" y la informacin deseada que se obtiene en el formato del archivo de salida que
aparece en la figura 2.129. Obsrvese en la figura la posicin del rengln de ttulo y la repeticin de la descripcin de toda la red. Se lista11 los parmetros del modelo que se especific
seguidos por los resultados deseados. VE1 es slo una repeticin del nivel de E, (1.000E +1 =
10) y lo controla la computadora para especificar la condicin bajo la que se hicieron los
clculos (recordar la instmccin .DC): mientras que V(3) = V<,= 4.455E-01 = -0.4455 V. el
que se compara de manera favorable con el -.45 V que se obtuvo en el ejemplo 2.1 1. La
comente del diodo I(D1) = 1, = 2.07 mA, es una rplica exacta del ejemplo 2.11. E1 voltaje
V(1.2) = V, = 9.73 V que se compara con 9.73 V para el ejemplo 2.11 y V(3,4) = V2= 4.554 V
que se compara con 4.55 V e s para el mismo ejemplo. El ltimo elemento del archivo de salida
es el voltaje a travs del diodo. el cual es para el nivel de comente IS elegido de 0.715 V,
Figura 2.129 Archivo de salida
Diode circuit for

*ttt
network of
Fig. 2.126
CIRCUlT DESCRIPTION
.MODEL DI D(IS=2E-15)
.DC VE1 10V 10V 1V
.PRINT DC V(3) I(D1) V(1.2)
.OPTIONS NOPAGE
EWD
V(3.4) V(2.3)
tttt
Diode MODEL PRAi4ETERS

DI
IS
2.000000E-15
OC TRANSFm CURVES
VE1
VI))
1 (DI)
1.000E+O1 -4.4553-01
2.070E-03
*te*
27.000 DEG C
TENPERATURE =
v(1.2)
v(3,4)
V(2.3)
9.730Ec00
4.554Ec00
7.1558-01
comparado con el 0.7 V y utilizado en el ejemplo 2.1 1. Del captulo 1 recuerde que el voltaje
del diodo es una funcin de una variedad de parmetros, como la corriente de saturacin inversa, el nivel de comente, la temperarnra. y as sucesivamente; pero no puede especificarse slo
como 0.7 V a menos que se elimine el uso de todo el modelo.
En general, los resultados son exactos con los que se obtuvieron en el ejemplo 2.1 l. como
deben ser si se aplica el cuidado adecuado para ambos mtodos. El primer contacto con cualquier tcnica nueva, como el anlisis PSpice que se presenta en esta seccin, es natural que
dejar preguntas y dudas acerca de su aplicacin. Sin embargo, se debe estar consciente que la
intencin de este libro es presentar al lector \,arios mtoaos de computaciri, y no necesariamente el detalle que se requiere para desarrollar el anlisis por su propia cuenta para una variedad de configuraciones. Esto no quiere decir que la descripcin anterior no sea suficiente para
intentar varias configuraciones de diodos. sino slo que pueden surgir preguntas que requieran
un curso sobre el tema o por lo menos la disponibilidad del manual PSpice. Lo anterior es el
tipo de anlisis PSpice que se presentar a lo largo de este libro. Debe tenerse presente que
PSpice es uno de los paquetes aplicados con mayor frecuencia en la comunidad educacional, y
que cualquier conocimienro acerca de su aplicacin ser valioso en cualquier sistema de anlisis por computadora que se pueda elegir.
Anlisis del centro de diseno de PSpice para Windows

Ahora, PSpice para Windows se aplicar a la misma red de la figura 2.126 para permitir una
comparacin entre los mtodos y las soluciones. Como se describi en el captulo 1, la aplicacin de la versin para Windows tiene como resultado un dibujo de la red en una pantalla
esquemtica. En los siguientes prrafos se presentarn las bases para dibujar una red sobre la
pantalla. Sin duda se harn algunas referencias a los manuales cuando se intenten otras configuraciones; sin embargo, esta descripcin lo llevar a travs de las bases sin demasiada dificultad. Se podr hacer referencia a la red terminada de la figura 2.130 mientras se avanza a travs
de la presentacin.
En general, es ms fcil dibujar la red si la malla se encuentra sobre la pantalla y se hace el
requerimiento de que todos los elementos se hallan sobre dicha malla. Con mayor importancia,
se asegurar de que todas las conexiones sean establecidas entre los elementos. La pantalla al
principio puede inicializarse al elegir Options (Opciones) en la barra de men seguido por
Display Options (Desplegar Opciones). La caja de dilogo de Display Options permitir
hacer todas las elecciones necesarias respecto al tipo de pantalla que se desee. Para estos propsitos se eligir Grid On, Stay on Grid y un Grid Size de 0.1" (Malla activa, Permanecer en
la Malla y un Tamao de Malla de 0.1 ").Las opciones restantes se dejan para investigar. Una
vez que se especifique con una pequea x en las cajas adecuadas, al dar O K se inicializar la
pantalla con las especificaciones que se desean.
Primero se coloca la resistencia R, en la posicin adecuada al dar "click a Draw (dibujar)

en la barra de men seguido por Get New Part (seleccionar una parte nueva) y Browse (hojear). La caja de dilogo de Get Part aparecer, y si se recorre la biblioteca hasta que aparece
analogslb, se da "click" en la librera analogslb y aparecer un listado de alternativas bajo el
encabezado de Part (parte). Recomndolo hasta ver R, se hace "click" en R y luego O K , y
aparecer una resistenciaen la pantalla. La secuencia entera puede reducirse con teclearR en la
caja de dilogo de Add Part (aadir parte) y dando "click" en OK; sin embargo, la secuencia
superior permite un primer acercamiento a una lista importante de bibliotecas y opciones. La
resistencia aparecer en forma horizontal. lo que es perfecto para R, . Se mueve la resistencia a
una posicin lgica, se le da "click" al botn izquierdo del mouse, y la resistencia R, est en
posicin. Ntese la forma en que se "adhiere" a la estructura de la malla.
Ahora, se tiene que colocar R,, pero R, es vertical en la figura 2.126. Al presionar Ctrl y R
de manera simultnea' puede girar la resistencia 90,permitiendo su colocacin en la forma
vertical adecuada. Puesto que no hay ms resistencias en el diagrama, slo se hace "click al
botn derecho del mouse y el proceso se completa. Las etiquetas R1 y R2 estn de manera
correcta, pero los valores son incorrectos.
Para cambiar un valor, se hace doble "click" en el valor sobre la pantalla (primer R1) y
aparecer una caja de dilogo Set Attribute Value (establecer valor del atributo). Se escribe el
valor correcto y aparecer en la pantalla al dar OK. Aparecer el 4.7k dentro de la caja, que
puede moverse slo haciendo "click" en la pequea caja y mientras se mantenga oprimido el
botn, se mueve el 4.7k a la posicin que se desee. Se libera el botn y la etiqueta de 4.7k
permanecer donde se coloc. Una vez ah, un "click" adicional en cualquier lugar de la pantalla eliminar las cajas y terminar el proceso. Si se desea mover el 4.7k posteriormente, se da
un "click" sobre el valor y las cajas reaparecern. Se repite lo anterior para el valor de la
resistencia Rz.
Las fuentes de voltaje se encuentran en la biblioteca sourceslb de Get Part y eligiendo

VSRC. Dando OK da por resultado el smbolo de la fuente en el esquema,que puede colocarse
como sea necesario. Despus de darle "click" para colocarlo donde se requiere, aparecer una
etiqueta V1. Para cambiar la etiqueta a E l , se hace "click" al V1 un par de veces y aparecer
una caja de dilogo de Edit Reference Designator (editar el designador de referencia). Se
cambia la etiqueta a E l y se la da "click" a OK y aparecer El sobre la pantalla dentro de una
caja. La caja puede moverse de lamisma manera que las etiquetas para las resistencias. Cuando
se tengan en la posicin correcta, slo se oprime el mouse una vez ms y E, estar en posicin.
Para establecer el valor de E, se oprime el smbolo dos veces y aparecer una caja de
dilogo. E l Part Name:VSRC (nombre de la parte El: VSRC). Se selecciona DC= y se establece el valor de 10 V. Antes de dejar la caja de dilogo se debe estar seguro de dar Save Attr
(guardar atributos). Se hace "click" en OK y E, ha sido fijado con un valor de 10 V aunque no
aparezca en la red. Para aadir la etiqueta de 10 V al diagrama, se selecciona Draw en la barra
de men seguido por Text (texto). Se escribe 10 V y se hace "click" en OK; aparecer una caja
en blanco que puede moverse a la posicin deseada. Cuando se hace "click para colocarla,los
10 V aparecern en la pantalla. Se oprime el lado derecho del mouse para terminar el proceso
y luego se oprime el lado izquierdo para eliminar la caja. El proceso ser el mismo para E2,
pero se debe estar seguro de incluir el signo negativo.
DIODO
El diodo est en la biblioteca evalslb de la caja de dialogo Get Part. Oprimiendo el diodo
DlN4148 y el OK colocar el smbolo del diodo en la pantalla. Se mueve el diodo a la posicin correcta, y se oprime una vez. Las etiquetas D1 y DIN4148 aparecern cerca del diodo.
Se oprime el lado derecho del mouse para terminar las series de colocacin de los diodos. En la
Al dar doble "click" el D1 traer el Edit
figura 2.126 la etiqueta Si aparece en lugar del DI.
Reference Designator para cambiarlo a Si. Si la etiqueta DI no desaparece por completo, se
utiliza la instruccin Ctrl L para dibujar de nuevo la red y sta eliminar cualquier lnea que
persista. Si se desean ver las especificaciones de los diodos, se oprime una vez el smbolo del
diodo y se utiliza la secuencia Edit (editar) Model (modelo) Edit Instance Model (editar
modelo ejemplo). El Model Editor aparecer y mediante un "click" puede cambiarse una
parte. Para este anlisis se cambi 1s a 2E-15 en lugar del valor implcito de 1 pA.
IPROBE
Puede desplegarse la comente de la red al insertar un IPROBE (ensayo) en serie con
los elementos de la red. IPROBE est en la librena speeialslb y aparece como una cartula
de medidor en la pantalla. El IPROBE responder con una respuesta positiva si la comente
entra al smbolo al final con un arco que representa la escala. Debido a que se est buscando
una respuesta positiva en esta investigacin, el IPROBE debe ser instalado como se indica
en la figura 2.130. Donde aparece el smbolo primero, ste est 180" fuera de fase con la
comente deseada. Por tanto, es necesario oprimir la secuencia Ctrl R dos veces para rotar el
smbolo antes de colocarlo en posicin. Una vez en posicin, un "click" completar el proceso. Un "click" en el botn derecho del mouse terminar la caracterstica de insercin del
IPROBE.
Capiulo 2 Aplicaciones de diodos
Los elementos ahora necesitan ser conectados al elegir Draw y luego Wire (cable). Aparecer entonces un lpiz que puede dibujar las lneas deseadas de la siguiente manera. Se mueve el lpiz al principio de la lnea y se oprime el botn izquierdo del mouse. Luego se dibuja la
Inea y se hace "click" una vez ms al botn izquierdo al final de la lnea. Si slo se debe dibujar
una lnea, el proceso puede terminarse al oprimir el botn derecho del mouse. Si deben dibujarse
lneas adicionales, slo se presiona la barra espaciadora despus de terminar una lnea y se
dibuja la siguiente lnea.
EGND
El sistema debe tener tierra para actuar como punto de referencia para los voltajes de los
nodos. La tierra (EGND, por las palabras en ingls de: Earth GrouND) es parte de la biblioteca
portslb y puede colocarse de la misma manera que los otros elementos de la red.
VIEWPOINT
Los voltajes de los nodos pueden desplegase sobre el diagrama despus de la simulacin
utilizando VIEWPOINTS (puntos de vista) que estn en la biblioteca specialslb de la caja de
dilogo Get Part. Slo se coloca la flecha del smbolo VIEWPOINT en el punto donde se
desea el voltaje respecto a la tierra. Puede colocarse un VIEWPOINT en cada nodo de la red si
es necesario. Ahora, la red est completa como lo indica la figura 2.130.
EL
i-
10V
E2
-T
i
= 5"
T+
Figura 2.130 Respuesta

de Windows para la red d e
la figura 2.126.
ASIGNACINDE NODOS
Cuando los elementos son capturados como en la parte anterior, la probabilidad es que
los nodos asociados con cada elemento no concuerden con las referencias de los nodos asignadas de la figura 2.126. Sin embargo, esto puede cambiarse al oprimir el Examine Netlist
(examinar la lista neta) bajo el encabezado Analysis (anlisis). El resultado es un listado de
los elementos de la red y el valor numrico asignado a cada nodo. Esta lista puede cambiarse
para igualar la de la figura 2.126 con una simple secuencia de insercinborrado para cada
referencia de los nodos. Para este anlisis las referencias de los nodos se cambiaron para
igualarlas a la figura 2.126.
Ahora, la red est lista para el anlisis. Para acelerar el proceso, se oprime Analysis (anlisis) y se elige Probe Setup (inicializacin de la prueba). Se elige Do Not Auto-Run R o b e
(no autoejecutar la pmeba) debido a que Probe no es apropiada para este anlisis. Es una
opcin que se presentar en un captulo posterior cuando se manejen las cantidades que cambian con el tiempo, la frecuencia o cualquier otra variable importante. Despus se procede con
OK-AnalysisSimulate (Ok, anlisis, simulacin)para llevar a cabo el antisis. Si se desarrolla correctamente, una caja de dilogo de PSpice aparecer indicando que el anlisis en dc se
termin. Se sale de la caja y el diagrama tendr la comente y el voltaje de los nodos como en la
figura 2.130. La comente del circuito de 2.07 mA concuerda con la solucin en DOS, y el
voltaje de los nodos en -0.46 V es muy cercano a la solucin DOS de -0.45 V.
2.13 Aniisis por computadora
El archivo de salida puede observarse con la secuencia Analysis-Examine Ontput (anlisis, examinar salida). Vanas de las partes importantes del archivo de salida aparecen en la
figura 2.131. Obsrvese que las asignaciones de los nodos del Schematics Netlist (lista esquemtica neta) concuerda con las referencias de los nodos de la fisura 2.126. Los parmetros de
***'
CIRCUrr DEsmPlTON
......................**......**......1....,........*.....*.....~......-
..s..
'S*Wrt~
V&
SNIWI(ODC-SV
D-DI SN-Wl S
N
mDLN4laS-X
0 s sNSNaxUsN-W020
O***
SMALL WNAL BUS SOLVi'iON
-TURE
= Z7.W
DEG C
.....
. . . . . . . . . . . . . . . * . . . . * . . * . . , . . . . * . . . . . . . . . . ....s
.. 1
. ... ... .L.. . . . . . . . . . . "
NODE VOLSAQ
VOLTAGe
NODE VOLTAGE NODE VOLTAGE NODE
VOLTAQ SOUIICE CURBnITS

NAME
CURRBNT
v-El
v
-2-.
2.ossE-03
2.06SE-cG
"-V6
T O T A L ~ D l S S I P A ' N3.IQEMW A '
****
O P B U W G POWT I N R ) ~ T I O N TEMPF.RANRE
NAME
MODa
2 7 . W DEG C
D-DI
DlN4148-X
2.01~3
119fal
Figura 2.131 Archivo de salida para el anlisis PSpice (Windows) del circuito de la figura2.126
los diodos se repiten bajo el listado Diode MODEL PARAMETERS (parmetros de modelos
de diodos). La SMALL SIGNAL BIAS SOLUTION (solucin de pequea seal de polarizacin)
incluye todos los voltajes de los nodos con la comente listada a continuacincomo las VOLTAGE
SOURCE CURRENTS (comentes de las fuentes de voltaje). La OPERATING POlNT
INFORMATION (informacin del punto de operacin) revela que 1, es de 2.07 mA y que el
voltaje a travs del diodo es de 0.749 V en lugar del 0.7 V utilizado en la solucin manual, una
posible razn para la ligera diferencia en el voltaje de los nodos listado arriba.
Ahora, se complet el anlisis utilizando la versin parawindows de PSpice. Al principio.

puede parecer que se hace mucho ms trabajo antes d e llegar a la solucin para Windows en
comparacin con la solucin para DOS. Sin embargo, se debe dar al sistema de Windows una
oponunidad para demostrar su versatilidad mientras se empiezan a examinar sus otras caractersticas. Con el tiempo, desde luezo uno se vuelve ms adepto a la construccin de la red: y
tambin, el resultado es una red dibujada con todos los voltajes de los nodos importantes y las
comentes deseadas impresas en el diagrama.
PROBLEMAS
2.2 Anlisis mediante la recta de carga
1. a) Utilizando las caracteristicas de la figura 2:132b. determine 1,. V, y V,. para el circuito de la
figura 2.132a.
b) Repita el incisc u usando el modelo aproximado para el diodo y compare los resultados.
c) Repita el inciso u utilizando el modelo ideal para el diodo y compare los resultados.
VD
si
Id)
Figura 2.132 Problemas 1, 2.
Figura 2.133 Problemas 2,3.
2. a) Usando las caracteristicas de la figura 2.132b. determine 1," y V", para el circuito de la figura
2.133.
b) Repita el inciso a con R = 0.47 kQ.
c) Repita el inciso a con R = 0.18 kR.
3. Determine el valor de R para el circuito de la f i p a 2.133 que resultar para una comente del
diodo de 10 mA si E = 7 V. Utilice las caracteristicas de la figura 2.132b para el diodo.
4. a) Usando las caractersticas aproximadas para el diodo de Si, determine el valor de V,.l, y V R ,
para el circuito de la figura 2.1?4.
b) Desarrolle el mismo anlisis del inciso o utilizando el modelo ideal para el diodo.
c) Sugieren los resultados que se obtuvieron en los incisos a y b que el modelo ideal
puede ofrecer una buena aproximacin para la respuesta real bajo alsunas condiciones?
Problemas
+ V,
E i c l
+-
2.2 LR 1,
Figura 2.134 Problema 4.
105
2.4
Configuraciones de diodos en serie con eniradas de de
5. Determine la comente 1 para cada una de las configuraciones de la figura 2.135 utilizando el
modelo equivalente aproximado para el diodo.

6. Determine V, e ID para las redes de la figura 2.136.
(U)
(bl
Figura 2.136 Problemas 6.52.
7. Determine el nivel de V,, para cada una de las redes de la fisura 2.137.
Figura 2.131 Problema 7.51.
* S.
Determine Vo e ID para las redes de la figura 2.138
9. Determine V y V para las redes de la figura 2.139

"1
":
2.5 Configuraciones en paralelo y en serie-paralelo
10. Determine Voe ID para las redes de la figura 2.140.
C*)
Figura 2.140 Problemas 10.53
* 11.
Determine Voe 1 para las redes de La fi,vura 2.141
(a)
(b)
Figura 2.141 Problema l l .
Problemas
12. Determine Vol, Voz,e I para la red de la figura 2.142.
* 13.
Determine Vo e ID para la red de la figura 2.143.
Figura 2.143 Problemas 13,54.
2.6 Compuertas AND/OR
14. Determine Vopara la red de la figura 2.38 con O V en ambas entradas.
15. Determine Vopara la red de la figura 2.38 con 10 Ven ambas entradas.
16. Determine V,, para la red de la figura 2.41 con O V en ambas entradas.
17. Determine VDpara la red de la figura 2.41 con 10 Ven ambas entradas.
*
18. Determine Vopara la compuerta lgica OR de la figura 2.144.

19. Determine Ve para la compuerta lgica AND de la figura 2.145.
20. Determine el nivel de Ve para la compuerta de la figura 2.146.
21. Determine el nivel de Vopara configuracin de la figura 2.147.
-O'
d iov
-5 v
Fwra 2.146 Problema 20.
2.7 Eniradas senoidales; rectificacin de media onda
22. Suponiendo un diodo ideal, dibuje vi, v, e L para el rectificador de media onda de la figura 2.148.
La entrada tiene una forma de onda senoidal con una frecuencia de 60 Hz.
* 23.
Repita el problema 22 con un diodo de silicio ( V , = 0.7 V).
* 24.
Repita el problema 22 con una carga aplicada de 6.8 kQ como lo indica la figura 2.149.
Dibuje v, e i,.
25. Para la red de la figura 2.150, dibuje vo y determine Vdc.
Figura 2.148 Problemas 22.23. 24.
Fwra 2.149
Problema 24.
* 26.
Para la red de la figura 2.151, dibuje vo e i,
Fignra 2.151 Problema 26
* 27.
a) Dado Pm_ = 14 mW para cada diodo de la figura 2.152, determine el valor mximo de corriente de cada diodo (utilizando el modelo equivalente aproximado).
b) Determine lms,para V ,
160 V,
c) Determine la comente a travs de cada diodo para V,ma,utilizando los resultados del inciso b.
d) LESlacomente determinadaenel inciso c menor queel valor mximo determinadoenel inciso a?
e) Si slo estuviera presente un diodo, determine la comente del diodo y comprela con el valor
mximo.
2.8 Rectificacin de onda completa

28. Un puente rectificador de onda completa con una entrada senoidal de 120-V rms tiene una resistencia de carga de 1 kQ.
a) Si se utilizan diodos de silicio, cul es el voltaje dc disponible en la carga?
b) Determine el valor PIV que se requiere de cada diodo.
c) Encuentre la comente mxima a travs de cada diodo durante la conduccin.
d) Cul es el valor de potencia que ser requiere de cada diodo?
29. Determine v o y el valor PIV que se requiere para cada diodo de la configuracin de la figura 2.153
Figura 2.153
Problema 29.
* 30.
Dibuje vo para la red de la figura 2.154 y determine el voltaje de dc disponible.
-c
* 31.
Dibuje vo para la red de la figura 2.155 y determine el voltaje de dc disponible.
Diodos
ideales
y'
2 k*
2.9
Recortadores
32. Dibuje vo para cada red de la figura 2.156 para la entrada que se indica
33. Dibuje vo para cada red de la figura 2.157 para la entrada que se indica.
(a)
* 34.
Dibuje para cada red de la figura 2.1 58 para la entrada que se indica
Ala)
* 35.
Dibuje
L.,
para cada red de la figura 2.159 para la entrada que se indica.

36. Dibuje i, y v,, para la red de la fisura 2.160 para la entrada que se indica
2.10
Cambiadores de nivel
37. Dibuje vo para cada red de la figura 2.161 para la entrada que se indica
+
(
=
Ideal
Problemas
--
38. Dibuje vo para cada red de la figura 2.162 para la entrada que se indica. 'Sera una buena aproximacin considerar que se trata de un diodo ideal para ambas configuraciones? Por qu?
la)
lb)
* 39.
P a n la red de la figura 2.163:

a) Calcular 5r.
b) Comparar 5Tcon la mitad del periodo de la seal aplicada
c) Dibujar v , ~ .
* 40.
Disear un circuito cambiador de nivel para llevar a cabo la funcin que se seala en la figura 2.164.
Diodos ideales
.. .
2 0
Figura 2.164 Problema 40,
* 41.
Disear un circuito cambiador de nivel para llevar a cabo la funcin que se indica en la figura 2.165.
Diodoi de silicio
.
~
+
/,
Diseo
Capiulo 2 Aplicaciones de diodos
lo
2.1 1 Diodos Zener
* 42.
a) Determinar VL.ILe IR para la red de la figura 2.166 si R, = 180 R.

b) Repita el inciso a si RL = 470 R.
C) Determine el valor de RL que establecer las condiciones mximas de potencia para el diodo
Zener.
d) Determine el valor mnimo de RL para asegurar que el dicdo Zener est en estado "encendido".
;
* 43.
* 44.
a) Disee la red de la figura 2.167 para mantener VLen 12 V para una variacin en la carga (1,)
desde O hasta 200 mA. Esto es, determine R y VZ.
b) Determine P,msLpara
el diodo Zener del inciso a.
Para la red de la figura 2.168, determine el rango de V, que mantendr VLen S V y no exceder el
valor mximo de potencia del diodo Zener.
45. Disefiar un regulador de voltaje que mantendr un voltaje de salida de 20 V a travs de una carsa
de 1 kR con una entrada que tendr una vanacin entre 30 y 50 V. Esto es. determine el valor
adecuado de Rsy la comente mxima IZ,.
46. Dibuje la salida de la red de la figura 2.120 si la entrada es una onda cuadrada de 50 V. Repita para
una onda cuadrada de 5-V.
2.12 Circuitos multiplicadores de voltaje

47. Determine el voltaje disponible del doblador de voltaje de la figura 2.121 si el voltaje del secundan o del transformador es de 120 V (rms).
48. Determine los valores PIV que se requieren por los diodos de la figura 2.121 en trminos del
voltaje pico del secundaxio V m .
49. Escriba el archivo de entrada para PSpice (DOS) para determinar las comentes I , , I2e lD2de la
figura 2.36 (ejemplo 2.15).
50. Utilizando PSpice (DOS),
escriba el archivo de entrada para determinar Vopara la red de la figura
2.38.
51. Escriba el archivo de entrada PSpice (DOS), para determinar Va para la red de la figura 2.137b.
52. Desarrolle un anlisis para la red de la figura 2.136b utilizando PSpice (Windows).
53. Desarrolle un anlisis para la red de la figura 2.140b usando PSpice (Windows).
54. Desarrolle un anlisis para la red de la figura 2.143 utilizando PSpice (Windows).
55. Desarrolle un anlisis general de la red Zener de la figura 2.168 usando PSpice (Windows).
56. Repita el problema 49 utilizando BASIC.
57. Repita el problema 50 usando BASIC.
* Los asteriscos indican problemas mis difciles.
Problemas
--
+ +
Figura 2.168 Problemas 44. 55.
Transistores bipolares
de unin
Durante el periodo de 1904 a 1947, el bulbo fue, sin duda, el dispositivo electrnico ms
interesante y tambin el que ms se desarroll. El diodo de bulbo fue introducido por J. A .
Fleming en 1904. Poco tiempo despus,en 1906, Lee De Forest le aadi un tercer elemento al
diodo al vaco, denominado rejilla de control, lo cual dio por resultado el rriodo, primer
amplificador de su gnero. En los aos subsecuentes. la radio y la televisin ofrecieron un gran
estmulo a la industria de los bulbos. La produccin se incrementde cerca de un milln de
b u l ~ o sen 1922 a cien millones aproximadamente en 1937. A principio de los aos treinta el
tubo de vaco de cuatro y cinco elementos cobr gran imponancia en la industria de los tubos
electrnicos al vaco. En los aos siguientes la industria se convirti en una de las ms
importantes y se lograron rpidos avances en el diseo, tcnicas de manufactura, aplicaciones
de alta potencia y alta frecuencia y la miniaturizacin.
Sin embargo, el 23 de diciembre de 1947, la industria de la electrnica registr la aparicin de un nuevo campo de inters y desarrollo. Fue esa tarde cuando Walter H. Brattain y
Joseph Bardeen demostraron la accin amplificadora del primer transistor en la compaa Bell
Telephone Laboratories. El transistor original (un transistor de punto de contacto) se muestra
en la figura 3.1. Las ventajas de este dispositivo de estado slido de tres terminales respecto al
bulbo se manifestaron de inmediato: era ms pequeo y ligero, no tena requerimientos de
Los inventores del primer

transistor en los Bell Laboratories: doctor William Shockley
(sentado); doctor John Bardeen
(izquierda); doctor Walter H.
Brattain. (Cortesa de los archivos
AT&T.)
Dr. Shockley Naci en: Londres.
1n;laterra. 1910
PhD Haivard. 1936
Dr. Bardeen Naci en: Madison.
Wisconsin. 1908
PhD Princeton. 1936
Dr. Brattain Naci en: Arnoy. China.
1902
PhD Universidad de
Minnesora. 1928
Todos companieron el Premio Nobei en

1956 por esra contribucin.
114
Figura 3.1 El primer transistor. (Cortesa Bell Telephone Laboratories.)
--
calentamiento o disipacin de calor, su constmccin era resistente y era ms eficiente debido a que el mismo dispositivo consuma menos potencia, estaba disponible parautilizarse de
inmediato, no requera de un periodo de calentamiento y era posible utilizar voltajes de operacin ms bajos. Ntese que, a partir del anlisis anterior, en este captulo se aborda por
primera vez el anlisis de dispositivos con tres o ms terminales. El lector encontrar que
todos los amplificadores (dispositivos que incrementan el voltaje, la corriente o nivel de
potencia) tendrn por lo menos tres terminales, donde una controla de flujo de las otras dos
terminales
0.150 in.
0.001 in.
3.2 CONSTRUCCIN
DE TRANSISTORES
El transistor es un dispositivo semiconductor de tres capas que consiste de dos capas de material tipo n y una capa tipo p, o bien, de dos capas de material tipo p y una tipo n. Al primero se
le llama transistor npn, en tanto que al segundo transistor pnp. Ambos se muestran en la figura
3.2 con la polarizacin de dc adecuada. En el captulo 4 encontrar que la polarizacin de dc es
necesaria para establecer la regin de operacin adecuada para la amplificacin de ac. La capa
del emisor se encuentra fuertemente dopada. la base ligeramente dopada y el colector slo muy
poco dopado. Las capas exteriores tienen espesores mucho mayores que el material tipop o n
al que circundan. Para los transistores que se muestran en la figura 3.2, la proporcin del
espesor total respecto al de la capa central es de 0.15010.001 = 150 : 1. El dopado de la capa
central es tambin mucho menor que el dopado de las capas exteriores (casi siempre 10: 1 o
menos). Este nivel bajo de dopado disminuye la conductividad (aumenta la resistencia) de este
material al limitar el nmero de portadores "libres".
Para la polarizacin que se muestra en la figura 3.2 las terminales se indican mediante
las literales E para el emisor, C para el colector y B para la base. Se desarrollar una apreciacin de la eleccin de esta notacin cuando se analice la operacin bsica del transistor. La
abreviatura BIT, de transistor bipolar de unin idel ingls, Bipolar Junction Transistor),
suele aplicarse a este dispositivo de tres terminales. El trmino bipolar refleja el hecho de
que los huecos y los electrones participan en el proceso de inyeccin hacia el material polarizado de forma opuesta. Si slo se utiliza un portador (electrn o hueco), entonces se considera un dispositivo unipolar. El diodo Schottky, que se considera en el captulo 20, es uno de
estos dispositivos.
3.3 OPERACINDEL TRANSISTOR

Ahora se describir la operacin bsica del transistor utilizando el transistorpnp de la figura
3.22.. La operacin del transistor npn es exactamente la misma que si se intercambiaran las
funciones que cumplen el electrn y el hueco. En la figura 3.3 se dibuj de nuevo el transistor
pnp sin la polarizacin base-colector. Obsrvense las similitudes entre esta situacin y aquella
del diodo con polarizacin directa del captulo 1. El espesor de la regin de asotamiento se
redujo debido a la polarizacin aplicada, lo que da por resultado un flujo muy considerable de
portadores mayoritarios desde el material tipo p hacia el tipo n.
+
Regin de ao,ommiento
Fwra 3.3 Unin con polarizacin

directa de un transistor pnp.
3.3 Operacin del transistor
t-,+1
0.150 in.
O.001 in.
Figura 3.2 Tipos de transistores:

a ) pnp; bl npn.
Ahora se eliminar la polarizacin base-colector del transistorpnp de la figura 3.2% segn

se muestra en la figura 3.4. Es pertinente considerar las similitudes entre esta situacin y la del
diodo con polarizacin inversa de la seccin 1.6. Recuerde que el flujo de los portadores
mayoritarios es cero, y da por resultado slo un flujo de portadores minoritarics. como indica
la figura 3.4. Por consiguiente. en resumen:
Una unin p-n de un transistor tiene polarizacin inversa, mientras que la otra tiene
polnrizacin directa.
En la figura 3.5 ambos potenciales de polarizacin se aplicaron a un transistor pnp, con el
flujo resultante indicado de portadores mayoritarios y minoritarios. Obsrvense, en la figura
3.5. los espesores de las regiones de agotamiento. que indican con claridad cul unin tiene
polarizacin directa y cul polarizacin inversa. Como se indica en la figura 3.5, habr una
gran difusin de portadores mayoritarios a travs de la unin p-n con polarizacin directa
hacia el material tipo n. As, la pregunta sera si acaso estos portadores contribuirn de forma
directa a la corriente de base Is o si pasarn directamente al material tipo p. Debido a que el
material tipo n del centro es muy delgado y tiene baja conductividad. un nmero muy pequeo
de estos portadores tomar esta trayectoria de alta resistencia hacia la terminal de la base. La
magnitud de la comente de base casi siempre se encuentra en el orden de los microamperes.
comparado con miliamperes para las corrientes del emisor y del colector. La mayor cantidad
d e estos portadores mayoritarios se difundir a travs de la unin con polarizacin inversa,
hacia el material tipop conectado a la terminal del colector, segn se muestra en la figura 3.5.
La razn de esta relativa facilidad con la cual los portadores mayoritarios pueden atravesar la
unin con polarizacin inversa se comprender con facilidad si se considera que para e1 diodo
con polarizacin inversa, los portadores mayoritarios inyectados aparecern como portadores
minoritarios en el material tipo n. En otras palabras, tuvo lugar una inyeccin de portadores minoritarios al material de la regin de la base tipo n . A la combinacin de esto con el hecho
de que todos los portadores minoritarios en la regin de agotamiento atravesarn la unin con
polarizacin inversa de un diodo puede atribursele el flujo que se indica en la figura 3.5.
+ponadores minoritarios
--Regin de azotamiento
vcc
v~~
"CC
Figura 3.4 Unin con polarizacin inversa de
Rgura 3.5 Flujo de portadores mayoritarios
un transistor pnp.
y minoritarios de un transistor pnp.
Al aplicar la ley de comente de Kirchhoff al transistor de la figura 3.5, como si fuera un

solo nodo, se obtiene
(3.1)
y se observa que la comente del emisor es la suma de las comentes del colector y de la base. Sin
embargo, la comente del colector est formada por dos componentes: los portadores mayoritarios y minoritarios, segn se indica en la figura 3.5. A1 componente de comente minoritaria se le
denomina corriente defuga y se le asigna el smbolo ICo (comente Ic con la terminal del emisor
abierta). Por tanto, la comente total del colector se determina mediante la ecuacin (3.2).
Captulo 3 Transistores bipolares de unin
Para los transistores de propsito general, 1, se mide en miliamperes, mientras que Ico se
mide en microamperes o nanoamperes. lo. al igual que 1, para un diodo con polarizacin
inversa, es sensible a la temperatura y debe analizarse con cuidado cuando se consideren rangos amplios de temperatura. Si lo anterior no se considera de manera adecuada, es susceptible
de afectar de manera severa la estabilidad de un sistemz a una temperatura alta. Las mejoras en
las tcnicas de construccin han :enerado niveles significativamente ms bajos de I,, a tal
grado que casi siempre es posible omitir sus efectos.
3.4 CONFIGURACINDE BASE COMN

La notacin y los smbolos que se utilizan junto con el transistor en casi todos los textos y
manuales que se publican hoy en da, se indican en la figura 3.6,para la configuracin de base
comn con transistores pnp y npn. La terminologa de la base comn se deriva del hecho de
que la base es comn tanto a la entrada como a la salida de la configuracin. A su vez, por lo regular la base es la terminal ms cercana a, o que se encuentra en. el potencial de tierra. A lo
largo de este libro todas las direcciones de comente harn referencia al flujo convencional
(huecos) en lugar de hacerlo respecto al flujo de electrones. Esta eleccin se bas, sobre todo.
en el hecho de que en la gran cantidad de literatura disponible en instituciones educativas e
industriales se utiliza el flujo convencional. y las flechas en todos los smbolos electrnicos
tienen una direccin definida por esta convencin. Recuerde que la flecha en e1 smbolo del
diodo define la direccin de la conduccin para la corriente convencional. Para el transistor:
La flecha en el smbolo grfico define la direccin de la corriente del emisor (flujo
convencional) a travs del dispositivo.
Todas las direcciones de comente que aparecen en la figura 3.6 son las direcciones reales.
definidas por medio de la eleccin del flujo convencional. Ntese. en cada caso, que 1, = 1, +
1,. Obsrvese tambin que las polaridades aplicadas (fuentes de alimentacin) son tales que
permiten establecer una corriente en la direccin que se indica en cada rama. Es decir, se
compara la direccin de 1, con la polaridad de VE,para cada configuracin y la direccin de Ic
con la polaridad de Vcc.
Para describir en su totalidad el comportamiento de un dispositivo de tres terminales.
como los amplificadores de base comn de la figura 3.6. se requiere de dos conjuntos de
caractersticas, uno para el punto de excitacin o parmetros de entrada y el otro para el lado
de la salida. Como se muestra en la fisura 3.7. el conjunto de entrada para el amplificador de
base comn relacionar la corriente de entrada (1,) con un voltaje de entrada (VE,) para vanos
niveles de voltaje de salida (VCB).
El conjunto de salida relacionar la corriente de salida (I,) con un voltaje de salida (VcB)
para vanos niveles de comente de entrada (1,). segn se muestra en la figura 3.8. El conjunto
de caractersticas de la salida o colector tiene tres regiones bsicas de inters, como se indica
Figura 3.7 Caractersticas del

punto de entrada o manejo para un
amplificadora transistor de silicio
3.4 Configuracin de base comn
Figura 3.6 Notacin y smbolos

utilizados con la configuracin de
base comn: a) transistor pnp: b)
transistor npn.
Regin activa (rea sin sombra)

7
7_
6 mA
:o
0
- :o
; - M
;
M
Figura 3.8 Caracteristicas de

salida o colector para un
amplificador a transistor de base
comn.
5 mA
3 rnA
<
<
2m
mA
A
L E = 1 mA
r
I
I
-1O
mA
l
'
I
5
l
10
15
I,=OmA
1
1
T
20
*
e,'v
!,, (VI
Regin de corte
en la figura 3.8: las regiones activa, de corte y de saturacin. La regin activa es la que suele
utilizarse para los amplificadores lineales (sin distorsin). En paaicular:
En la regin activa la unin base-colector se poloriza inversamente, mienfras que lo

unin emisor-base se polariza directamente.
o--.
lr = o
'a0 =
'co
o r
abierto
Coiector a base
Figura 3.9 Corriente de saturacin

inversa.
La regin activa se define mediante los arreglos de polarizacin de la figura 3.6. En el

extremo ms bajo de la regin activa, la comente del emisor (IE) es cero; esa es la verdadera
comente del colector, y se debe a la comente de saturacin inversa I o , como lo seala la
figura 3 .S. La comente 1 real es tan pequea (microamperes) en magnitud si se compara con
0
!a escala vertical de % (miliamperes) que aparece virtualmente sobre la misma lnea horizontal
en donde Ic= O. Las condiciones de circuito que existen cuando IE = O para la configuracin de
base comn se muestran en la figura 3.9. La notacin que con ms frecuencia se utiliza para
Ic, en los datos y las hojas de especificaciones es, como se indica en la figura 3.9,1cB,. Debido
a las mejoras en las tcnicas de fabricacin, el nivel de IcBopara los transistores de propsito
general (en especial los de silicio) en los rangos de potencia baja y mediana, por lo regular es
tan bajo que puede ignorarse su efecto. Sin embargo, para las unidades de mayor potencialcBo
aparecer todava en el rango de los microamperes. Adems, recuerde que IcBo,
as como <,
para el diodo (ambas comentes de fuga inversas) son sensibles a la temperatura. A mayores
temperaturas, el efecto de IcBopuede convertirse en un factor importante debido a que aumenta muy rpidamente con la temperatura.
Obsrvese en la figura 3.8 que cuando la comente del emisor se incrementa por arriba de
cero, la comente del colector aumenta a una magnitud en esencia igual a aquella de la comente
del emisor, segn se determina por las relaciones bsicas de comente en el transistor. Ntese
asimismo el efecto casi nulo de VcBsobre la comente del colector para la regin activa. Las
curvas indican con claridad que una primera aproximacin a la relacin entre I, e Ic en la
regin activa est especificada por
Como se infiere por su propio nombre, la regin de corte se define como la regin en la que la
comente del colector es O A, segn indica la figura 3.8. As tambin:
En la regin de corte, tanto la unin base-colector como la unin emisor-base de un

transistor tienen polarizacin inversa.
La rezin de saturacin se define como la regin a la izquierda de las caractersticas de

Ve = O V .La escala horizontal en esta regin se expandi para mostrar con claridad el cambio
radical que sufren las caractersticas en esta rezin. Obsrvese el incremento exponencial en la
comente del colector cuando el voltaje Va se incrementa hacia los O V.
En la regin de saturacin, tanto la unin base-colector como la emisor-base estn en

polarizacin directa.
Las caractersticas de entrada de la figura 3.7 revelan que para valores fijos del voltaje del
colector (VcB).conforme se incrementa el voltaje base-emisor. la corriente del emisor aumenta
de tal manera que es muy similar a las caractersticas del diodo. De hecho. los niveles crecientes de VCBtienen un efecto tan bajo sobre las caractensticas que, como una primera aproximacin.
se pueden ignorar los cambios ocasionados por V,, y SUS caractersticas pueden dibujarse
como se ilustra en la figura 3.10a. Si se aplica la aproximacin de segmentos lineales. dar por
resultado las caractensticas que se presentan en la figura 3.10b. Al avanzar un paso ms e
ignorando la pendiente de la curva, y. por tanto. la resistencia asociada con la unin con
polarizacin directa. se obtendrn las caractersticas que denota la figura 3 . 1 0 ~ Para
.
los
propsitos de anlisis de este texto, el modelo equivalente de la figura 3 . 1 0 ~se utilizar para
todos los anlisis en dc de redes de transistores. Es decir, una vez que el transistor se encuentre
en estado "encendido", se supondr que el voltaje base-emisor es el siguiente:
n
Ve, = 0.7 V
(3.4)
En otras palabras. el efecto de las variaciones debidas a V,, y a la pendiente de las caractersticas de entrada se omitirn en tanto sea posible analizar las redes de transistores de tal manera
que ofrezcan una buena aproximacin a la respuesta real. sin involucrarse demasiado en las
variaciones de los parmetros de menor importancia.
Figura 3.10 Desarrollo del modelo equivalente para ser utilizado para la regin base-emisor
de un ampliiicador en modo de dc.
Es importante apreciar en su totalidad el enunciado que establece las caractersticas de la

figura 3 . 1 0 ~stas
.
especifican que con el transistor en estado .'encendidomo activo, el voltaje
base-emisor ser de 0.7 V a cualquier nivel de comente del emisor controlada mediante una
red externa. Desde la primera vez que se encuentra cualquier configuracin de transistor en el
modo de dc, es posible especificar de inmediato que el voltaje base-emisor es de 0.7 V si
el dispositivo se encuentra en la regin activa, una conclusin muy importante para el anlisis
de dc que se explica a continuacin.
3.4
Configuracin de base comn
EJEMPLO 3.1
Utilizando las caractersticas de la figura 3.8, determine la comente resultante del colector
cuando IE= 3 mA y V, = 10 V.
Empleando
las caractersticas de la figura 3.8, determine la comente resultante del colecb)
tor si IEpermanece en 3 m.4 pero V, se reduce a 2 V.
C) Usando las caractersticas de la figuras 3.7 y 3.8. determine V, cuando 1, = 4 mA y
v,, = 20 v.
Repita
el inciso c utilizando las caractersticas de las figuras 3.8 y 3.10~.
d)
a)
Solucin
a) Las caractersticas indican con claridad que 1,- IE=3 mA.

b) El efecto de cambio de V, puede omitirse e /,contina siendo 3 mA.
c) A partir de la figura 3.8,1Ez 1, = 4 mA. En la figura 3.7 el nivel resultante de VE, es de
aproximadamente 0.74 V.
Una
vez ms, a partir de la figura 3.8, IEsIC=4 mA. Sin embargo,en la figura 3 . 1 0 ~V,
d)
es de 0.7 V para cualquier nivel de comente del emisor.
Alfa (a)
En el modo de dc los niveles de 1, e 1, debidos a los portadores mayoritarios se encuentran
relacionados por una cantidad llamada a@ y definida por la siguiente ecuacin:
donde 1, e IEson los niveles de comente en el punto de operacin. Si bien las caractersticas de
la figura 3.8 podran sugerir que a =1 para los dispositivos prcticos, el nivel de alfa suele
extenderse de 0.90 a 0.998, donde la mayora se aproxima al extremo alto del rango. Debido a
que alfa slo puede definuse para los portadores mayoritarios, la ecuacin (3.2) se convierte en
Para las caractersticas de la figura 3.8 cuando 1, = O mA, 1, es por consiguiente igual a
IcBo; no obstante, como se mencion antes, el nivel de IcBoes con frecuencia tan pequeo que
prcticamente no es posible detectarlo en la grfica de la figura 3.8. En otras palabras, cuando
I, = O mA, en la figura 3.8, 1, tambin parece ser de O mA para el rango de valores de V,,.
Para las situaciones de ac donde el punto de operacin se desplaza sobre la curva de
caracterstica, un alfa en ac se define mediante
En trminos formales, alfa de ac se denomina como de base comn, corto circuito o factor de
amplificacin por razones que resultarn ms obvias cuando se analicen los circuitos equivalentes para transistores en el captulo 7. Por el momento, se debe reconocer que la ecuacin
(3.7) especifica que un cambio relativamente bajo en la comente del colector se divide entre el
cambio correspondiente en 1, cuando se mantiene constante el voltaje del colector a la base. En
la mayor parte de las situaciones,las magnitudes de a, y a son muy cercanas, lo cual permite
dC ,
utilizar la magnitud de una para la otra. El uso de una ecuacion como la (3.7) se demostrar en
la seccin 3.6.
Polarizacin
La polarizacin correcta de la configuracin de base comn en la regin activa se puede determinar con rapidez, si se utiliza la aproximacin I,z IE,y suponiendo, por el momento, que 1,
Captuio 3 Transistores bipolares de unin
'&'
"ES
(
"cc
figura 3.11 Establecimiento de
la polarizacib correcta para un

transistor .Dno. en base comn en
la regin activa
E O pA. El
resultado es la configuracin de la figura 3.1 1 para el transistorpnp. La flecha del

smbolo define la direccin del flujo convencional para IEz IC.Luego se insertan las fuentes dc
con una polaridad tal, que soportarn la direccin resultante de la comente. Para el transistor
npn se invertirn las polaridades.
Algunos estudiantes sienten que pueden recordar si la flecha del smbolo del dispositivo
se encuentra apuntando hacia adentro o hacia afuera, comparando las literales del tipo de transistor con las literales adecuadas de las frases "apuntando hacia adentro" o "no apuntando
hacia adentro". Por ejemplo, existe una similitud entre las literales npn y las literales itlicas de
no apuntando hacia adentro y las literales pnp con apuntando hacia adentro.
3.5 ACCINAMPLIFICADORA DEL TRANSISTOR

Ahora que se ha establecido la relacin entre Ir e IEen la seccin 3.4, se puede explicar la
accin bisica de amplificacin del transistor sobre un nivel superficial utilizando la red de la figura 3.12. La polaridad dc no aparece en la figura debido a que nuestro inters se limita a la
respuesta en ac. Para la configuracin de basecomn, la resistencia ac de entrada determinada
por las caractensticas de la figura 3.7 es muy pequea y casi siempre vara entre 10 y 100 R.
La resistenciade salida, segn se determin en las curvas de la figura 3.8, es muy alta (mientras
ms horizontales sean las curvas, mayor ser la resistencia) y suele variar entre 50 kR y 1 MR
(100 kR para el transistor de la figura 3.12). La diferencia en cuanto a resistencia se debe a la
unin con polarizacin directa en la entrada (base-emisor) y a la unin con polarizacin inversa en la salida (base-colector). Utilizando un valor comn de 20 R para la resistencia de entrada, se encuentra que
Si se asume por un momento que a,,= 1 (Ic = I,),
Figura 3.12 Accin bsica de amplificacin de voltaje de la configuracin de
base comn.
3.5 Accin amplicadora del transistor
La amplificacin de voltaje es
Los valores tpicos de la amplificacin de voltaje para la configuracin de base comn

vanan entre 50 y 300. La amplificacin de comente (lc/lE) es siempre menor que 1 para la
configuracin de la base comn. Esta ltima caracterstica debe ser obvia debido a que 1, = orl,
y a es siempre menor que 1.
La accin bsica de amplificacin se produjo mediante la transferencia de una comente I
desde un circuito de baja resistencia a uno de alta. La combinacin de las partes de las dos
palabras en itlicas, en la siguiente frmula, da como resultado el trmino transistor; esto es,
transferencia
resisror
-t
transistor
La configuracin de transistor que se encuentra ms a menudo aparece en la figura 3.13 para

los transistores pnp y npn. Se le denomina configuracin de emisor comn debido a que el
emisor es comn o hace referencia a las terminales tanto de entrada como de salida (en este
caso, es comn tanto a la terminal de base como a la de colector). Una vez ms, se necesitan
dos conjuntos de caractersticas para describir por completo el comportamiento de la configuracin de emisor comn: uno para el circuito de entrada o base-emisor y otro para el circuito
de salida o colecror-emisor. Ambos se muestran en la figura 3.14.
Figura 3.13 Notacin y simbolos

utilizados con la conliguracin de
emisor comn: a) transistor npn:
b) transistor pnp.
Las comentes del emisor, colector y base se muestran en su direccin convencional para
la comente. Si bien cambi la configuracin del transistor, an se puede aplicar las relaciones
de comente que se desarrollaron antes para la configuracin de base comn. Es decir, IE= IC+
1, e 1, = od;.
Para la configuracin de emisor comn, las caractersticas de salida son una grfica de la
comente de salida (Ic) en funcin del voltaje de salida (V,,) para un rango de valores de comente de entrada (1,). Las caractersticas de entrada son una grfica de la comente de entrada (1,)
en funcin del voltaje de entrada (V,,) para un rango de valores de voltaje de salida (V,,).
Captulo 3 Transistoresbipolares de unin
-/L9 0 MA80 FA
. vC,:= 1 \'
R 70 UA
VCF = 'O \:
l.,,
%----
70
60
aT
"
10
(CEO
~-*
20 VcI(Vl
15
u d i L L L +
G
(Regin de conel
Jcoo
Figura 3.14 Caracterislicas de un transistor de silicio en la configuracin de emisor

comn: a) caracteristicas del colector: b) caracteristicas de la base.
Obsrvese que en las caracteristicas de la figura 3.14 la magnitud de 1, se indica en

microamperes, comparado con los miliamperes de le.Considere tambin que las curvas de 1,
no son tan horizontales como las que se obtuvieron para IE en la configuracin de base comn,
lo cual indica que el voltaje del colector al emisor tendr influencia sobre la magnitud de la
corriente del colector.
La regin activa para la configuracin del emisor comn es la parte del cuadrante superior
derecho que tiene mayor linealidad. es decir. la regin en la que las curvas para 1, son casi
rectas e igualmente espaciadas. En la figura 3.14a, esta regin existe a la derecha de la lnea
punteada en V,,~,,, y por arriba de la curva para 1, igual a cero. La regin a la izquierda de
V,,~,,, se denomina regin de saturacin.
En la regin activa de un amplificador de base comn la unin del colector-base se
encuentra polarizada inversamente, mientras que la unin base-emisor se encuentra
polarizada directamente.
Recuerde que estas son las mismas condiciones que existieron en la regin activa de la
configuracin de base comn. La regin activa de la configuracin de emisor comn se puede
emplear tambin para la amplificacin de voltaje, comente o potencia.
La regin de corte para la configuracin de emisor comn no est tan bien definida como
para la configuracin de base comn. Obsrvese en las caractensticas del colector de la figura
3.14 que Ic no es igual a cero cuando 1, es cero. Para la configuracin de base comn, cuando
la comente de entrada 1, fue igual a cero, la comente del colector fue igual slo a la comente
de saturacin inversa l,,, de tal forma que en la curva IE = O y el eje de los voltajes fue uno
para todos los propsitos prcticos.
La razn de esta diferencia en las caractersticas del colector puede obtenerse a travs del
manejo adecuado de las ecuaciones (3.3) y (3.6). Es decir,
Ecuacin (3.6): le = alE
La sustitucin da
Volviendo a arreglar da:
Ecuacin (3.3): Ic = N I c
1, =
/:! , Y
,' J.'
I r
5
..
.
= 20 V
1,)
a', +- ICE,
--1 - a
IcBo
IcBo
(3.8)
1 - a
3.6 Configuraci6n de emisor comn
0.6
0.8
L0
V g E(V)
Si se considera el caso que recin se analiz. donde 18 -- O. A, y se sustituye un valor tpico

como de 0.996, la comente resultante del colector es la s.,>~uiente:
Si I,,, fuera 1 pA. la coniente resultante del colector con 1, = O A sena 250(1 pA) = 0.25 mA,
segun se refleja en las caractersticas de la figura 3.14.
Como referencia futura, a la corriente del colector definida con la condicin 1, = O pA se
le asignar la notacin que indica la ecuacin (3.9).
En la figura 3.15 se demuestran las condiciones para esta comente recin definida con su
direccin asignada de referencia.
Para propsitos de amplificacin lineal (la menor distorsin), el corte para la
configuracin de emisor comn se definir mediante Ic =.,I
En otras palabras, la regin por abajo de 1, =OPA debe evitarse si se requiere una sena1 de
salida sin distorsin.
Cuando se utiliza como interruptor en el circuito lgico de una computadora, un transistor
tendr dos puntos de operacin interesantes: uno en la regin de corte y ouo en la regin de
saturacin. La condicin ideal de corte debe ser 1, = O mA para el voltaje elegido VCE.Debido
suele ser bajo en magnitud para los materiales de silicio, el corte existir parafines
a que IcEo
de conmutacin cuando 1, = O p.4 o 1, = ICE,,. pero slo para los transistores de silicio. Sin
embargo, para los transistores de germanio, el corre parafines de conmuzacin se definir
mediante las condiciones que existan cuando Ic = IcBo.Dicha condicin se puede obtener, por
lo regular, para los transistores de germanio mediante la polarizacin inversa de la unin baseemisor, con unas cuantas dcimas de volt.
Recuerde que para la configuracin de base comn se hizo una aproximacin al conjunto
de caractersticas de entrada mediante un equivalente de segmentos lineales. que dio como
resultado VE, = 0.7 V para cualquier nivel de 1, mayor que O mA. Para la configuracin de
emisor comn se puede recumr al mismo mtodo, lo cual da por resultado el equivalente
aproximado de la figura 3.16. El resultado da sustento a la conclusin anterior respecto a que
para un transistor "encendido" o activo, el voltaje de la hase-emisor es de 0.7 V. En este caso,
el voltaje est fijo para cualquier nivel de comente de base.
7:
,;".
Bise abierta
Colector a emisor
10
Figura 3.15 Condiciones de circuito relativos

a 'CEO'
124
i
i I I i I l i i
O.? 0.4 0.6 O 8
1
0.7 V
,
VBs(V)
Fwra 3.16 Equivalente de segmentos
lineales para las caractersticas del

diodo de la figura 314b.
a) Utilizando las caractersticas de la figura 3.14, determine Ic cuando I8= 30 pA y VcF

= 10 V.
b) Empleando las caractersticas de la figura 3.14. determine Ic cuando V,, = 0.7 V y
V,,= 15 V .
Solucin
a) En la interseccin de 1, = 30 FA y V,, = 10 V .lc= 3.4 mA.
b) Usando la figura 3.14b. 1, = 20 p A cuando VnE = 0.7 V. A partir de la figura 3.14a. se
encuentra que lc=2 5 mA. en la interseccin de 1, = 20 pA y V,, = 15 V.
Beta (j7)
En el modo de dc, los niveles de Ice lb:se relacionan mediante una cantidad a la que Ilamaremos bera y se definen mediante la ecuacin siguiente:
donde I c e I8 son determinadas en un punto de operacin en particular de las caractersticas.

Para los dispositivos prcticos, el nivel de P suele tener un rango entre cerca de 50 y ms de
400, con la mayora dentro del rango medio. Como para a, P revela ciertamente la magnitud
relativa de una comente respecto a la otra. Para un dispositivo con una P d e 200. la corriente
del colector equivale a 200 veces ia magnitud de la corriente de base.
En las hojas de especificaciones, Pdcse incluye, por !o regular, como h, donde la h se
obtiene de un circuito equivalente hbrido que se presentar en el captulo ?.os subndices
FE se derivan de una amplificacin de comente directa (por las siglas en ingls de,forward) y
la configuracin de emisor comn, respectivamente.
Para las situaciones de ac, una beta ac. se define en los trminos siguientes:
El nombre formal para P,, es factor de amplificacin de corrienre directa de emisor comn.
Debido a que, por lo general, la comente del colector es la comente de salida para una configuracin de emisor comn, y la comente de base es la corriente de entrada, el trmino amplificacin se incluye en la nomenclatura anterior.
La ecuacin (3.1 1) es similar en cuanto a formato a la ecuacin para a,, en la seccin 3.4.
El procedimiento para obtener as<
a partir de las curvas de caractersticas no se explico debido
a la dificultad para medir realmente los cambios de % e IE sobre las caractensticas. Sin embargo, la ecuacin (3.11) puede describirse con cierta claridad, y de hecho el resultado se puede
utilizar para encontrar cl,empleando una ecuacin que se obtendr ms adelante.
Por lo regular, en las hojas de especificaciones P,, se indica como hfe. Obsrvese que la
nica diferencia entre la notacin que se utiliza para la beta dc, especficamente Pdc= hFE,
radica en el tipo de literal que se emplea para cada cantidad sealada como subndice. La literal
h contina haciendo referencia al circuito equivalente hbrido que se describir en el captulo 7
y la fe a la ganancia de comente directa (por las sigas en ingls de, forward) en la configuracin de emisor comn.
El uso de la ecuacin (3.11) se describe mejor mediante un ejemplo numrico utilizando
un conjunto real de caractersticas. como las que aparecen en la figura 3.14a y se repiten en la
3.17. Determine P, para una regin de las caractersticas definidas por un punto de operacin
de 1, = 25 VA y V,, = 7.5 V, como se indica en la figura 3.17. La restriccin de VcE= constante
requiere que se dibuje una lnea vertical a travs del punto de operacin en VCE= 7.5 V . En
cualquier lugar de esta lnea vertical el voltaje Ve es 7.5 V , una constante. El cambio en 1,
3.6 Configuracin de emisor comn
EJEMPLO 3 2
Figura 3.17 Determinacin de P,, y D,, a partir de las caractersticas del colector.
( A l , ) como aparece en la ecuacin (3.1 1) se define entonces al elegir dos puntos en cada lado
del punto Q a lo largo del eje vertical, y adistancias aproximadamente similares a cada lado del
punto Q. Para esta situacin, las curvas de 1, = 20 pA y de 30 pA cumplen el requisito sin
extenderse muy lejos del punto Q. Tambin definen los niveles de 1, que se definen con facilidad
en lugar de tener que interpolar el nivel de 1, entre las curvas. Es pertinente mencionar que la
mejor determinacin suele hacerse manteniendo la A l 8 que se seleccion tan pequea como
sea posible. En las dos intersecciones de 1, y el eje vertical, los dos niveles de 1, pueden
determinarse trazando una lnea horizontal sobre el eje vertical y leyendo los valores resultantes
de 1,. El P,, resultante para la regin se puede determinar mediante
La solucin anterior revela que para una entrada de ac en la base. la comente del colector ser
de aproximadamente 100 veces la magnitud de la comente base.
Si se determina la beta de dc en el punto Q:
Aunque no son exactamente iguales, los niveles de Pacy de P,, se encuentran razonablemente cercanos y a menudo se pueden utilizar indistintamente. Esto es. si se conoce el nivel de
pat. se supone que es de la misma magnitud aproximadamente que pdc,y viceversa. Tome
tambin en cuenta que dentro del mismo lote. el valor de P_ variar en alguna medida entre un
transistor y el siguiente. aunque cada uno tenga el mismo nmero de cdigo. Es probable que
la variacin no sea significativa para la mayor parte de las aplicaciones: por consiguiente, es
suficiente validar el sistema aproximado anterior. Casi siempre, mientras ms bajo sea el nivel
de loo.ms cercanas sern las magnitudes de las dos hetas. Debido a que la tendencia
se dirige hacia niveles ms y ms bajos de lo,, la validacin de la aproximacin anterior se
sustenta an ms.
Si las caractensticas tuvieran la apariencia de aquellas que se encuentran en la figura 3.18,
el nivel de pacsera el mismo en todas las regiones de las caractersticas. Obsrvese que el paso
o incremento en 1, se ha fijado en 10 pA, y el espaciamiento vertical entre las curvas es el
mismo en cada punto de las caractersticas. es decir. 2 mA. El clculo de Oac en el punto Q
indicado dar por resultado
Determinar beta de dc en el mismo punto Q dar por resultado
lo cual revela que si las caractersticas tienen la apariencia de la figura 3.18, la magnitud de
E,"
.. y de PAp
.
. ser la misma en cada punto de las caracteristicas. Es importante observar que
I,=OpA.
Aunque un conjunto de caractersticas de iin transistor real nunca tendr la apariencia de
la figura 3.18. ofrecemos un conjunto de caractersticas con el objeto de compararlas con las
que se obtienen con un trazador de curvas (que se describir enseguida).
9 L - - - - - - - - - - 8
J. punto Q
1, = 40 p~
Fi~m
3.18 Caractersticas en la cual P,, es igual en cualquier lado y Pac= Pd,
Para el anlisis subsecuente, el subndice correspondiente a dc o ac no se incluir con la p

para evitar la confusin a que dan lugar las expresiones con etiquetas innecesarias. Para las
situaciones de dc bastar con reconocerla como Pdc,y para cualquier anlisis en ac serh 4,. Si
se especifica un valor de b para una configuracin de transistor en particular, por lo regular se
utilizar tanto para los clculos de dc como para los de ac.
Es posible establecer una relacin entre fi y a utilizando las relaciones bsicas que se han
presentado hasta ahora. Al utilizar P = Ic/lB se tiene que IB= IclP, y a partir de a = IcllE se
tiene que 1, = Icla.Al sustituir en
IE = Ic
l8
se tiene
y al dividir ambos miembros de la ecuacin entre Ic se obtiene
o bien
P = ap + a = (P +
1)a
en consecuencia
o bien
A su vez, recuerde que
[CEO
ICBO
--l - a
pero al utilizar una equivalencia de
- -1
- p + 1
l - a
derivado de lo anterior, se encuentra que
'CEO
= (p
l)rCBO
o bien
segn se indica en la figura 3.14a. Beta es un parmetro en particular importante porque ofrece
un vnculo directo entre los niveles de comente de los circuitos de entrada y los de salida
para una configuracin de emisor comn. Es decir,
y dado que
se tiene
Las dos ecuaciones anteriores desempean un papel muy importante en el anlisis que se realiza
en el captulo 4.
Polarizacin
La polarizacin adecuada de un amplificador de emisor comn puede determinarse de una
manera similar a la presentada para la configuracin de base comn. Suponga que se le presenta un transistor npn como el que se muestra en la figura 3.19a, y se pide aplicar la polaridad
colrecta para colocar al dispositivo en la regin activa.
El primer paso consiste en indicar la direccin de IEsegn lo establece la flecha en el
smbolo del transistor como se muestra en la figura 3.19b. Despus, se presentan las otras
Figura 3.19 Determinacin del arreglo polarizacin apropiada para una configuraci6n
de transistor npn en emisor comn.
comentes como se indica, tomando en cuenta la relacin de la ley de comente de Kirchhoff: Ic

Por ltimo, se introducen las fuentes con las polaridades que soportarn las direcciones resultantes de 1, e Ic, segn se muestra en la figura 3.19c, para completar el concepto. El
mismo sistema puede aplicarse a los transistores pnp. Si el transistor de la figura 3.19 tiene un
transistorpnp, se invertirn todas las comentes y polaridades de la figura 3 . 1 9 ~ .
+ 1, = I,.
3.7 CONFIGURACINDE COLECTOR

COMN
La tercera y ltima configuracin de transistor es la configuracin de colector comn, que se
ilustra en la figura 3.20 con las direcciones adecuadas de comente y notacin de voltaje. La
configuracin de colector comn se utiliza sobre todo para propsitos de acoplamiento
de impedancia, debido a que tiene una alta impedancia de entrada y una baja impedancia de
salida, contrariamente a las de las configuraciones de base comn y de un emisor comn.
Figura 3.20 Notacin y smbolos
(bl
3.7 Configuracinde colector comn
utilizados con la configuracin de

c83iector comn: a) transistor pnp:
b) transistor npn.
Figura 3.21 Configuracin de

colector comn utilizado para
propsitos de acoplamiento de
impedancia.
En la figura 3.21 se muestra una configuracin de circuito de colector comn con la resistencia de carga conectada del emisor a la tierra. Obsrvese que el colector se encuentra conectado a la tierra aunque el transistor est conectado de manera similar a la configuracin del
emisor comn. Desde un punto de vista de diseo. no se requiere de un conjunto de caractensticas de colector comn para elegir los parmetros del circuito de la figura 3.21. Puede disearse utilizando las caractensticas de emisor comn de la seccin 3.6. Para todos los propsitos
prcticos, las caracteristicas de salida para la configuracin de colector comn son las mismas
que para la configuracin de emisor comn. Para la configuracijn de colector comn, las
caracteristicas de salida son una grfica de 1, en funcin de VECpara un rango de valores de 1,.
Por tanto. la comente de entrada es la misma tanto para las caractersticas del emisor comn
como para las del colector comn. El eje horizontal del voltaje para la configuracin del colector comn se obtiene con slo cambiar el signo del voltaje del colector al emisor de las caractensticas del emisor comn. Por ltimo, existe un cambio casi imperceptible en la escala vertical de
1, de las caracteristicas de emisor comn, si Ic se reemplaza por % para las caractersticas
de colector comn (debido a que a G 1). Para el circuito de entrada de la configuracin de
colector comn las caracteristicas bsicas de emisor comn son suficientes para obtener la
informacin que se requiere.
Para cada transistor hay una regin de operacin sobre las caractensticas, las cuales asegurarn que no se rebasen los valores mximos y que la seal de salida exhiba una distorsin
mnima. Esta regin se defini para las caractensticas del transistor de la figura 3.22. Todos los
lmites de operacin para un transistor se definen en la hoja de especificaciones que se describir en la seccin 3.9.
Algunos de los lmites de operacin se explican por ssolos, tales como la comente mximadel colector (a la que por lo regular se hace mencin normalmente en la hoja de especificaciones como comente continua del colector) y voltaje mximo del colector al emisor (que a
en la hoja de especificaciones). Para el transistor de
menudo se abrevia como VCEo O VcBR)CEO
la figura 3.22, Icm6,se especific como 50 mA y VcE0 como 20 V.La lnea vertical relativa a
4
Figura 3.22 Definicinde la
regin lineal (sin distorsin) de
operacin para un transistor.
1- !+- O.;
0
10
18=O@
15
,
20
,V
,
('4
las caractersticas que se define como VCE..,especifica el VCEmnimo que puede aplicarse sin
caer en la regin no lineal denominada como regin de saturacin. El nivel de Va\,,suele
encontrarse en las proximidades de los 0.3 V que se especifican para este transistor.
El nivel mximo de disipacin se define mediante la ecuacin siguiente:
Para el dispositivo de la figura 3.22. la disipacin de potencia del colector se especific

como 300 mW. As surge la presunta respecto a cmo graficar la curva de disipacin de potencia del colector especificada por el hecho de que
o bien
En cualquier punto de las caractersticas el producto de
Si se elige que 1, tenga un valor mximo de 50 mA y se
obtiene
e lc debe ser igual a 300 mW.

en la relacin anterior, se
Como resultado, se encuentra que si 1, = 50 mA, entonces VCE= 6 V sobre la curva de

disipacin de potencia, como se indic en la figura 3.22. Si ahora se elige que VcEtenga un
valor mximo de 20 V, el nivel de 1, es el siguiente:
definiendo un segundo punto sobre la curva de potencia.

Si ahora se elige un nivel de Ic a la mitad del rango medio tal como 25 mA, y se despeja
cor. objeto de obtener el nivel resultante de V,,, se obtiene
como tambin se indica en la figura 3.22.

Por lo regular, se puede dibujar un estimado general de la curva real utilizando los tres
puntos que se definieron antes. Desde luego, mientras ms puntos se tengan, ms exacta ser la
curva: sin embargo, casi siempre lo nico que se necesita es un estimado general.
La regin de corre se define como la regin por abajo de 1, = ICE,,,. Esta regin debe
evitarse tambin si la seal de salida debe tener una distorsin mnima. En algunas hojas de
especificaciones slo se incluye IcB,. Entonces, se debe utilizar la ecuacin lCEo
= pICBOpara
darse una idea del nivel de corte si no se dispone de las curvas caractersticas. La operacin en
la regin resultante de la figura 3.22 asegurar una distorsin mnima de la sea! de salida, y
los niveles de comente y de voltaje que no daarn al dispositivo.
En caso de que no se disponga de las curvas caractensticas, o que stas no aparezcan en la
hoja de especificaciones (cosa que suele ocumr), slo habr que asegurar que I,, Va. y SU
producto VcJc caigan dentro del rango que aparece en la ecuacin (3.17).
3.8 Lmites de operacin
Para las caractersticas de base comn, la curva de potencia mxima se define mediante el
siguiente producto de cantidades de salida:
3.9 HOJA DE ESPECIFICACIONES DE TRANSISTORES

Debido a que la hoja de especificaciones es el enlace de comunicacin entre el fabricante y
el usuario, es muy importante que la informacin que incluye se reconozca y se entienda con
claridad. Aunque no hemos presentado todos los parmetros, ahora conoceremos casi todos.
Los parmetros restantes se presentarn en los captulos siguientes. Entonces, se har mencin a esta hoja de especificaciones con objeto de repasar la forma como se presenta el
parmetro.
La informacin que se proporciona como figura 3.23 se tom directamente de la publicacin
Small-Signal Transistors, FETs, and Diodes (Transistores de pequea seal. FET y diodos)
que prepar la compaa Motorola Inc. El 2N4123 es un transistor npn de uso cuya identificacin
de encapsulado y terminales aparecen en la esquina superior derecha de la figura 3.23a. Casi
todas las hojas de especificaciones se desglosan en valores nominales mximos, caractersticas trmicas y caractersticas elctricas. Las caractersticas elctricas se desglosan despus en
"encendido", "apagado" y en caractersticas de pequeiia seal. Las caractersticas de "encendido"
y "apagado" se refieren a los lmites de dc, en tanto que las de pequea seal incluyen los
parmetros importantes para la operacin en ac.
Obsrvese en la lista de valores nominales mximos que VcEma, = VcE, = 30 V con 1
= 200 mA. La disipacin mxima del colector Pcmda
= P, = 625 mW. El factor de prdida de
disipacin bajo el valor mximo especifica que el valor mximo disminuye en 5 mW por el
aumento de cada 1" de temperatura por aniba de los 25 "C. En las caractersticas "apagado"
IcB, se especifica como 50 nA y en las de "encendido" VcE =,0.3 V. El nivel de h , tiene un
rango entre 50 y 150 en Ic = 2 mA y VcE= 1 V,y un valor mnimo de 25 a la mayor comente
de 50 mA al mismo voltaje.
Ahora definimos los lmites de operacin para el dispositivo y se repiten a continuacin en
el formato &e la ecuacin (3.17) utilizando hPE= 150 (el lmite superior) e IcEo z PIcso =
(150)(50 nA) = 7.5 pA. Es cieno que para muchas aplicaciones el 7.5 pA = 0.0075 mA puede
considerarse como O mA sobre una base aproximada.
Lmites de operacin
7.5 pA S Ic S 200 m.4
0.3 V S VcE S 30 V
VcElc S 650 mW
En las caractersticas de pequeiia seal se proporciona el nivel de hfe (Ps,) junto con una
grfica de la forma en que vm'a con la comente del colector en la figura 3.23f. En la figura
3.23j se demuestra el efecto de la temperatura y la comente del colector en el nivel de h ,
(P,) A temperatura ambiente (25 "C) obsrvese que h, (PdC)
tiene un valor mximo de 1 en el
rea cercana a 8 mA aproximadamente. Conforme 1, se incrementa por arriba de este nivel,
h disminuye a la mitad del valor cuando Ices igual a 50 mA. Tambin puede disminuir a este
FE
nivel si Ic disminuye al nivel bajo de 0.15 mA. Como se trata de una curva normalizada, si se
tiene un transistor con pdc= hFE= 50 a temperatura ambiente, el valor mximo a 8 mA es 50.
Cuando Ic = 50 mA ha disminuido a 5012 = 25. En otras palabras, la normalizacin revela que
Captulo 3 Transistoresbipolares de unin
el nivel real de h, a cualquier nivel de Ic se dividi entre el valor mximo de h, a esa

temperatura y con Ic = 8 mA. Obsrvese asimismo que la escala horizontal de la figura 3.23j es
una escala logartmica. Las escalas logm'tmicas se analizan con todo detalle en el capitulo 11.
Es probable que el lector, cuando disponga de tiempo para revisar las primeras secciones del
captulo 11. quiera hacer un nuevo repaso de las grficas que se incluyen en esta seccin.
\:\LORES SOMISALES M ~ X I M O S
Simbolo
Valor
Ydta)i colcclor-misor
Voltqil' cobclorha\c
mlmlccmisnr-brbc
"cx%~,
Y...
1
1
ZN4123
Unidad
30
Vdc
UI
5.0
Di;iqwOnioiil del dispouiiia ia T,\ = ii "C

Pirdidr dc diripicidn miha dc ?S "C
\.dc
\'dc
mAdc
Comcnir del colector coniinur
wlns0
dc iempeniurr dc ~nlonm
2N4123
ENCAPSULADO 2944, EFTCLO I

TO-92 (TO-2?6r\)
<iprrici6n
625
mW^C
TI.T.,~
-i~~+i50
,lmiCEn3m/rnl0
TRANSISTOR DE PROPI~SITO
GENERAL
NPX SILICIO
cnn~c-renisricas
E L E ~ R I C A S( T =~? s i c
.e rsnicifiquc io conmrio)
C~ractirirtica
Sirnbolo
Minirno
MP11rno
CARACTERISTICAS DE APAGADO
Conic",~ dc son* de, emisor

(V.. = 3 0 Vdc. lc= O)
CARACTER~STICAS
DE ENCEYDIDO
Ganancia dccorncnri DC I>
(Ii = 2 O mAdc. Vce S 1 0 Vdi)
50
(1, = 50 mAdc.V,, = I.0 Vdc)

Voltaje de umnci6n (1) solector-cmiror
(SC = 50 mAdc. lB
= S O rnAdc)
25
"olcgs dc rauncidn bnrc-emisor

llC = 50 mXdc. ID
= 5.0 mAdc)
0.95
CARACTERISTICAS DEPEQGESA
SESAL
il,= 10mAdc.V..=20Vdc.f= I W M H 2 I
Figura 3.23 Hoja de especificaciones de transistores.
3.9 Hoja de especificacionesde transistores
l=
Antes de concluir esta descripcin de las caractersticas, obsrvese el hecho de que no se

proporcionan las caractersticas reales del colector. De hecho, casi todas las hojas de especificaciones que presentan la mayora de los fabricantes omiten proporcionar las caractersticas
completas. Es de esperarse que los datos que se proporcionan sean suficientes para utilizar de
manera eficaz el dispositivo en el proceso de diseo.
Como se observ en la introduccin de esta seccin, no todos los parmetros que se incluyen en la hoja de especificaciones se definieron en las secciones o captulos anteriores. Sin
embargo, la hoja de especificaciones que se proporciona en la figura 3.23 se mencionar con
frecuencia en los captulos que siguen, a medida que se presenten los parmetros. La hoja de
especificaciones puede ser una herramienta muy valiosa en el diseo o al utilizarla en el anlisis,
pero debe hacerse cualquier esfuerzo que sea necesario para conocer la importancia de cada
parmetro, y la forma en que puede variar con los niveles cambiantes de comente, temperatura
y dems.
Figura 1 - Capacitancia
10
10
. ..
'
Figura 2 -Tiempos de conmutacin

,
200
, '
,
~
0.1
0.2 0.3 1150.7 1.0 2.0 iS1 5.0 7.0 10

Voltaje de polariraci6n inversa (Vj
20
30 40
1.0
2.0
5.0
3.0
20
10
30
50
100
200
1,. Conienre de colector (mA)

(C)
CARACTERISTICAS DE PEOUENA SERAL PARAAUDIO

FIGURA DE
(V,,= 5 Vdc.T* = 25C)
Ancho de banda = 1.0 Hz
RUIDO
Fizuia 3 -Variaciones de frecuencia
10
8
Resistencia de la fuente = 200 R

1, = 1 mA
Resistenciii de la fuente = 200 Q,
Resistencia de la fuente = 1 kR
0.1
0.2
0.4
1.0
2.0
4.0
10
R,. 8.csiiUe~~a
de La fuente (kn)
Figura 3.23 Continuacin
134
20
40
IW
Figura 6 - Admirancia de enrradv
Figura 5 -Ganancia de corriente
--
300
;r
<= ?.O
10
0.1
0.2
0.5
1.0
2.0
5.0
10
I,. Corriente de colector (mA)

()
Figura 7 - Impedancia de entrada
20
10
--
5.0
Figura 8 - Relacien dc rerroiilirnentacin de volr.ije
7
?
10
--
i
ti
0
:
2.0 .-
---%
1.0
0.5
10
<
0.1 1
O 1
J
0.2
0.5
1.0
2.0
1,. Coniente de colector (mA)
5.0
10
0.2
0.1
0.5
1.0
2.0
5.0
1,. Corriente de colector (mA)
CARACTER~STICASESTTICAS
Figura 9 - Ganancia de corriente en DC
-E
--- .
ti
20
2
a
,o-
,S 5
-y
1.0
0.7
0.5
G z
.-0
0.3
0.2
0.1
0.1
0.2
0.5
0.5
0.7 1.0
2.0
3.0
5.0
7.0
10
20
30
50
70 100
lc.Corrienie de colector (mA)
ti)
F i r a 3.23 Continuacin.
3.9 Hoja de especificaciones de transistores
200
10
3.10 PRUEBA DE TRANSISTORES

De manera semejante como ocurre con los diodos, existen tres "mtas" que pueden tomarse
para verificar un transistor: trazador de curvas, medidor digital y hmerro.
Trazador de curvas
El trazador de curvas de la figura 1.45 generar una imagen igual a la pantalla de la figura 3.24
una vez que todos los controles se ajusten de manera adecuada. Las pantallas ms pequefias a
la derecha indican la escala que debe aplicarse a las caractersticas. La sensibilidad vertical es
de 2 mA Idiv, lo que da por resultado la escala que se ilustra a la izquierda del monitor. La
sensibilidad horizontal es de 1 V Idiv, lo que da por resultado la escala que se muestra abajo de
las caractensticas. La funcin de paso indica que las curvas estn separadas por una diferencia
de 10 p.,
empezando en O pA para la curva de la parte inferior. El ltimo factor de escala que
se proporciona se puede utilizar para determinar con rapidez la pacpara cualquier regin de las
caractensticas. Slo multiplique el factor que aparece en pantalla por el nmero de divisiones
entre las curvas I8 en la regin de inters. Por ejemplo, determine p,, para un punto Q de Ic =
7 mA y Vc, = 5 V.En esta regin de la pantalla. la distancia entre las curvas 1, es de& de una
divisin, como se indica en la figura 3.25. Si se usa el factor especificado, se encuentra que
P ac
9
= - div
10
(G)
= 180
divisin
o
[Z]
Horizaniai por
divisin
Por paso
D o zrn par
divisin
2M)
Figura 3.24 Respuesta del

trazador de curvas al transistor
OmAi
npn 2N3904.
Figura 3.25 Determinacin de la
O, para las caractersticas del

transistor de la figura 3.24 a Ic =
7mAyVm=5V
Capmlo 3 Transistores bipolares de unin
iA;
, ,
Al utilizar la ecuacin (3.11) se obtiene
lo cual verifica la determinacin anterior.
Medidores digitales avanzados

Hoy en da, en el mercado se dispone de medidores digitales avanzados, como el que se
muestra en la figura 3.26, que son capaces de proporcionar el nivel de hFE,si se utilizan los
conectores que estn en la parte inferior a la izquierda del disco selector de funcin. Obsrvese la opcin de pnp o npn y la disponibilidad de dos bornes para el emisor para manejar la
secuencia de contactos, segn sea el encapsulado. El nivel de h, se determina a una comente del colector de 2 mA para el Testmate 175A. que tambin aparece en la pantalla digital.
Obsrvese que este verstil instrumento tambin puede verificar un diodo. Puede medir la
capacitancia y la frecuencia adems de las funciones normales de medicin de voltaje, corriente y resistencia.
De hecho, en el modo de verificacin de diodo se puede usar para verificar las uniones p-n
de un transistor. Con el colector abierto, la unin base-emisor debe dar por resultado un voltaje
bajo de aproximadamente 0.7 V. con la punta de pmeba roja (positivo) conectada a la base y la
punta de pmeba negra (negativa) conectada al emisor. Una inversin de las teminales debe
dar por resultado una indicacin O.L. para representar la unin con polarizacin inversa. De
manera anloga, con el emisor abierto, es posible verificar los estados de polarizacin directa
e inversa de la unin base-colector.
Fmra 3.26 Probador de transistores. (Cortesa de Coinputronics Technology, Inc.)

3.10 Prueba de imn&tores
137
R baja
Lrrd
p Ab'ieno
Figura 3.27 Verificacin de la

unin baseemisor con polarizacin
directa de un transistor npn.
unin base-colector con

polarizacin inversa de un
transistor npn.
hmetro
Un hmetro o las escalas de resistencia de un DMM pueden utilizarse para verificar el estado
de un transistor. Recuerde que para un transistor en la regin activa, la unin base-emisor tiene
polarizacin directa y la unin base-colector polarizacin inversa. Por tanto, en esencia. la
unin con polarizacin directa debe registrar una resistencia relativamente baja, mientras que
la unin con ~olarizacininversa muestra una resistencia mucho mayor. Para un transistor
npn, la unin con polarizacin directa (pularizada por la fuente interna en el modo de resistencia) base-emisor debe verificarse como se indica en la figura 3.27, y da por resultado una
lectura que, por lo regular, caer en el rango de 100 Q a unos cuantos kilohms. La unin con
polarizacin inversa base-colector (una vez ms polarizada inversamente por la fuente interna)
debe verificarse segn se muestra en la figura 3.28 con una lectura que suele exceder los
100 kR. Para un transistor pnp las terminales se invierten para cada unin. Es obvio que una
resistencia grande o pequea en ambas direcciones (invirtiendo los contactos) para cada unin
de un transistor npn o pnp indica un dispositivo daado.
Si ambas uniones de un transistor dan por resultado las lecturas esperadas, el tipo de
transistor tambin puede determinarse con slo observar la polaridad de las puntas de prueba
cuando se aplican a la unin base-emisor. Si la punta de pmeba positiva (+) se conecta a la base
y la negativa (-) al emisor, una lectura de baja resistencia indicm'a un transistor npn. A su vez,
una lectura de alta resistencia i n d i c d a un transistor pnp. Aunque tambin puede utilizarse un
hmetro para determinar las terminales (base, colector y emisor) de un transistor, se supone
que esta determinacin puede hacerse con slo observar la orientacin de los contactos en el
encapsulado.
3.1 1 ENCAPSULADO DE TRANSISTORES

E IDENTIFICACI~NDE TERMINALES
Una vez que se ha fabricado el transistor utilizando una de las tcnicas que se describen en el
captulo 12, se unen las terminales mediante pequeos alambres, que casi siempre son de oro,
aluminio o nquel, y toda la estructura se encapsula en un "contenedor" como el que se muestra
en la figura 3.29. Los que se construyen para trabajo pesado son dispositivos de alta potencia, en tanto que otros cuyo encapsulado es pequeo (tipo sombrero) o cuyo cuerpo es de
plstico son dispositivos de baja o mediana potencia.
Siempre que sea posible, el encapsulado del transistor tendr algn tipo de marca para
indicar qu terminales se encuentran conectadas al emisor, colector o base de un transistor.
Algunos de los mtodos que se utilizan con mayor frecuencia se indican en la figura 3.30.
Figura 3.29 Varios tipos de transistores. a) Cortesia de General Electric Company; b) y c) cortesa
de Motorola. Inc.; d) cortesa de lnternational Rectifier Corporation.

Capiuio 3 Transistores bipolares de unin
Figura 3.30 Identificacin de terminales del transistor.
En la fisura 3.31 aparece la construccin interna de un encapsulado TO-92 de la lnea

Fairchild. Obsrvese el tamao en extremo pequeo del dispositivo semiconductor real. Existen pequeos alambres de oro para conectar las terminales, una estructura de cobre y un
encapsulado de resina epxica.
Dado con pioceso de

paaivacin
Esinictura de cobre
Inyeccin dr campuesro de
moldeo axivl
Encapsuiado de epxico
Len,oueiar de cierre
Figura 3.31 Construccin interna de un transistor Fairchild en un encapsulado TO-92

En el encapsulado de terminales en doble lnea, que aparece en la figura 3.32a. es posible

encapsular cuatro transistorespnp individuales de cilicio; las conexiones internas de las terminales se ilustran en la figura 3.32b. De igual manera como ocurre con el encapsulado de diodos
en IC, la identificacin en la superficie superior indica el nmero 1 de las 14 terminales.
3.1 1 Encapsulado de transistores e identificacin de terminales
Figura 3.32 Transistores pnp de
silicio Q2T2905de Texas

Instruments: a) apariencia;
b) diagrama de base. (Cortesa de
Texas Instruments Incorporated.)
NC - Sin conexin interna

En el captulo 4 se estudiar una red de transistores utilizando BASIC y PSpice (versiones
DOS y Windows). Si se utiliza BASIC, el mtodo ser anlogo a un anlisis realizado a mano,
mientras que en un anlisis mediante PSpice (versin DOS) se utilizar un modelo de transistor
que se introduce en los prrafos siguientes. El PSpice (versin Windows) utilizar'un transistor que se incluye en la biblioteca interna.
PSpice (versin DOS)

El enunciado de PSpice para la introduccin de los elementos de un transistor tiene el formato
siguiente:
nombre
nombre del modelo
La Q se requiere para identificar el dispositivo como un transistor. El nmero 1 es el nombre

elegido para el transistor, aunque puede incluir basta siete caracteres (nmeros y letras). Despus, se capturan las terminales en el orden que aparece arriba. El ltimo registro es el nombre
del modelo, para dirigir al paquete de programacin (programa) hacia la localizacin de los
parmetros que definen al transistor.
El enunciado del modelo tiene el siguiente formato:
.MODEL
QN
NPN (BF = 140 IS = 2E - 15)
i
J
\
/
nombre tipo
del modelo
parmetros que sern especificados
Como se indica, el enunciado debe comenzar con .MODEL y seguido por el nombre del modelo del transistor como se especific en el enunciado anterior. Despus, se indica el tipo de
transistor y los valores de los parmetros que se especificarn que se incluyen dentro del parntesis. La lista de parmetros, como aparece en el manual PSpice, es muy extensa y de hecho
incluye 40 trminos. Paralas necesidades actuales slo es necesario especificar dos parmetros.
Entre stos se incluyen el valor de beta, que se seala como BF, y la comente de saturacin
inversa IS a un nivel que d por resultado un voltaje base-emisor de aproximadamente 0.7 V
cuando el dispositivo est "encendido".
Los dos enunciados que se mencionaron antes aparecern en la seccin de anlisis por
computadora que se incluye en el captulo 4. Sern los nicos enunciados diferentes de los que
aparecen en el anlisis de diodos del captulo 2. En otras palabras, los elementos nuevos pueden
presentarse en la bibliotecaPSpice sin modificar los procedimientos ya descritos. En este sentido,

el uso del paquete PSpice es una "experiencia de construccin" real con la posibilidad d e
analizar algunas redes muy complicadas que se encuentran a slo unos cuantos enunciados
de distancia.
Anlisis del centro de diseo de PSpice para Windows

La eleccin de transistor bajo PSpice para Windows se encuentra al seleccionar D r a w en la
barra d e men de la ventana de Schematics esauemas). Desnus se elioe
" Get New Part
(busca nuevo componente) seguido por Browse (bojear) para ver la lista disponible. Se encuentra e v a l s l b en la lista d e library (biblioteca) y despus d e seleccionar la entrada se debe
mover a travs de la lista d e dispositivos disponibles. Conforme oprima el botn de un dispositivo al siguiente, una caja de Description aparecer arriba de la entrada describiendo el tipo
de dispositivo. Una vez que se elige la opcin del transistor deseado, slo se selecciona en el
dispositivo y OK, y aparecer en la pantalla para su colocacin. El captulo 4 describir la
forma de modificar los parmetros del transistor seleccionado y la forma de llevar a cabo un
anlisis de la red de transistores.
PROBLEMAS
3.2 Construccin de transistores

1. Qu nombres se asignan a los dos tipos de transistores BJT? Dibuje la construccin bsica de
cada uno e identifique los diversos portadores minontanos y mayoritfzios en cada uno. Dibuje el
smbolo g f ~ c junto
o
a cadauno. Se altera algn elemento de esta informacin al cambiar de una
base de silicio a una de genanio?
2. Cul es la diferencia ms importante entre un dispositivo bipolar y uno unipolar?
3.3 Operacin del transistor

3. iCmo se deben polarizar las dos uniones del transistor para una operacin de amplificacin conecta del transistor?
4. Cul es la fuente de La comente de fuga en un transistor?
5. Dibuje una figura similar a la figura 3.3 para launin con polarizacin directa de un transistornpn.
Describa el movimiento resultante del portador.
6. Dibuje una figura similar a la figura 3.4 para la unin con polarizacin inversa de un transistor
npn. Seale el movimiento resultante del portador.
7. Dibuje una figura similar a la figura 3.5 para el flujo de portadores mayoriteuios y minoritatios de
un transistor npn. Describa el movimiento resultante del portador.
8. Cul de las comentes del transistor es siempre la mayor? Cul es siempre la menor? Cules de
las dos comentes son relativamente cercanas en magnitud?
9. Si la comente del emisor de un transistor es de 8 mA e IBes de 11100 de Ic, determine los niveles
de 1, e 1,.
Q 3.4
10. De memoria, dibuje el smbolo del transistor para un transistorpnp y npn. e inserte la direccin
convencional del flujo para cada comente.
11. Utilizando las caractersticas de la figura 3.7, especifique VBEal, = 5 mA para VCB= 1 V, 10 V y
?O V. Es razonable suponer, con base en una aproximacin, que Vc, tiene slo un pequeo efecto
en la relacin entre V, e I,?
12. a) Determine la resistencia promedio en ac para las caractersticas de la figura 3.10b.
b) Para las redes en las cuales la magnitud de los elementos resistivos se encuentra en kiiohms,
es vlida la aproximacin de la figura 3 . 1 0 ~(basndose en los resultados del inciso a)?
13. a) Usando las caractersticas de la figura 3.8, determine la comente resultante del colector sil, =
4.5 mA V, = 4 V.
b) Repita el inciso a para IE= 4.5 mA V, = 16 V.
C)
Cmo han afectado los cambios de Vc8 el nivel resultante de Ic?
d) Respecto a una base aproximada, cmo se relacionan I, e I , basndose en los resultados
anteriores?
Problemas
14. a)
b)
c)
d)
e)
Empleando las caractensticas de las figuras 3.7 y 3.8, determine Ic si Vc, = 10 V VE, = 800 mV.
Determine V, si 1, = 5 mA y Vc, = 10 V.
Repita el inciso b utilizando las caractersticas de la figura 310b.
Repita el inciso b utilizando las caractersticas de la figura 3 . 1 0 ~ .
Compare las soluciones para VBEpara los incisos b. c. y d. Se puede ignorx la diferencia si
normalmente se encuentran niveles de voltaje mayores a unos cuantos volts?
15. a) Dada una a,,de 0.998. determine 1, si 1, = 4 mA.

b) Determine a,<si 1, = 2.8 mA e 1, = 20 FA.
c j Encuentre IE si IB= 40 pA y adc
es 0.98.
16. Dibuje de memoria la configuracin del transistor en base comn (para npn y pnp) e indique la
polaridad de la polarizacin aplicada y las direcciones de comente resultantes.
3.5 Accin amplificadora del transistor
17. Calcule la gananciade voltaje (A>= V,I V,) para la red de la figura 3.12 si V, = 500 mV y R = 1 kR.
(Los otro5 valores del circuito permanecen iguales.)
18. Calcule la ganancia de voltaje (A, = V, 1 V,) para la red de la figura 3.12 si la fuente tiene una
resistencia interna de 100 R en serie con V2.
19. DefinaIc,, e ICE,.En qu son diferentes? ~ C i j m oestn relacionados? Por lo regular sus magnitudes son cercanas?
20. Utilizando las caractersticas de la figura 3.14:

a) Encuentre el valor de 1, correspondiente a VE, = +750 mV y VcE = +S V.
b) Encuentre el valor de VcE y V, correspondiente a IC= 3 mA e 1, = 30 pA.
-21. a) Para las caractersticas de emisor comn de la figura 3.14, determine la beta en dc en un punto
de operacin de VcE = +S V e 1, = 2 mA.
b) Encuentre e! valor de a correspondiente a este punto de operacin.
C) A VcE = +8 V. encuentre el valor correspondiente de I.,
d) Calcule el valor aproximado del,,, utilizando el valor de betadc que se obtuvo en el inciso a.
* 22. a) Usando las caractersticas de la figura 3 . 1 4 ~determine ICE,a VcE = 10 V.
b) Determine P,, en 1, = 10 pA y VcE = 10 V.
C) Utilizando la Pdcdeterminada en el inciso . calcule Icso.
23. a) Utilizando las caractensticas de la figura 3.14a. determine P,, en 1, = 80 pA y VCE= 5 V.
b j Repita el inciso o en 1, = 5 pA y VE = 15 V.
C) Vuelva a utilizar el inciso a en 1, = 30 pA y VcE = 10 V.
d) Revisando los resultados de los incisos a a c. cambia el valor de Pdcentre punto y punto en
las caractersticas? Dnde se encuentran los valores ms altos? Puede desarrollar algunas
conclusiones generales acerca del valor de D,, con base en un conjunto de caractensticas
como las que se presentan en la figura 3.14a?
* 24. a) Utilizando las caractersticas de la figura 3.14a. determine en 1, = 80 pA y VcE = 5 V.
b) Repita el inciso n en 1, = 5 pA y V, = 15 V.
C) Vuelva a hacer el inciso a en 1, = 30 p A y VcE = 10 V.
d) Al revisar los resultados de los incisos a a c. cambia el valor de P, entre punto y punto en
las caractersticas? Dnde se encuentran los valores ms altos? Puede determinar algunas
conclusiones generales acerca del valor de PnCcon base en un conjunto de caractersticas de
colector?
e) Los puntos seleccionados en este ejercicio son los mismos que los que se utilizaron en el problema 23. Si se llevara acabo el problema 23, compare los niveles de Pd, y P, para cada punto
y comente acerca de la tendencia en magnitud para cada cantidad.
o,,
25. Utilizando las caractersticas de la tierna 3.14a, determine P, en 1, = 25 pA y VcE = 10 V. Despus

calcule a,, y el nivel resultante de 1, (Utilice el nivel de 1, determinado por 1, = Pd,I,.)
26. a) Dado que ad,= 0.987, especifique el valor correspondiente de Pdi.
b) Una vez especificado Pd, = 120, determine el valor correspondiente de a.
C) Si Pdc= 180 e Ic = 2.0 mA, encuentre 1, e 1,.
27. Dibuje de memoria la configuracin de transistor en emisor comn (para npn y pnp) e inseRe el
arreglo correcto de la polarizacin con las direcciones de comente resultantes para I,, 1, e 1,.
3.7 Configuracin de colector comn

28. Se aplica un voltaje de 2 V rms (medidos de la base a tierra) al circuito de la figura 3.21. Suponiendo que el voltaje del emisor siga exactamente el voltaje de base y que V,, (nns) = 0.1 V. calcule la
amplificacin de voltaje del circuito (A, = V,, 1 V8)y la comente del emisor para RE = 1 kR.
29. Para un transistor que tenga las caractensticas de la figura 3.14. dibuje las caractersticas de entrada y de salida de la configuracin de colector comn.
3.8 Lmites de operacin

30. Determine la regin de operacin para un transistor que tenga las caractersticas de la figura 3.14
s i I c _ x = 7 m A , V CE,I, = 1 7 V . y P C m h = 4 0 m W .
31. Especifique la regin de operacin para un transistor que tenga las caractensticas de la figura 3.8
siIc,,=6mA,V cB,, = 1 5 V . y P c m ~ x = 3 0 m W .
3.9 Hoja de especificaciones de transistores

32. Refirindose a la figura 3.23. determine el rango de temperaturas para el dispositivo en grados
Farenheit.
33. Utilizando la informacin que se proporciona en la figura 3.23 con respecto a PD
VCEmlx.
ICmb.
y Vo,
dibuje los lmites de operacin para el dispositivo.
34. Con base en los datos de la figura 3.23, cul es el valor esperado de lCEO
utilizando el valor
promedio de ,7d7,,?
35. Cmo se comparael rango de h,(figura 3.23,. nomalizadaapa~tirde h,= 100)con el rango de
hfi (figura 3.230 para el rango de Ic desde 0.1 mA a 10 mA?
36. Utilizando las caractedsticas de la figura 3.23b. determine si la capacitancia de entrada en la

configuracin de base comn se incrementa o disminuye con los crecientes niveles de potencial de
polarizacin inversa. Explique por qu.
* 37.
Utilizando las caractersticas de la figura 3.23f. determine cutlnto ha cambiado el nivel de he desde
su valor en 1 mA a su valor en 10 mA. Obsrvese que la escala vertical es una escala logaunica
que puede referirse a la seccin 11.2. Es este cambio tal que deba considerarse en una situacin
de diseo?
* 38.
Utilizando las caractersticas de la figura 3.231. detemine el nivel de P,, en lc=10 mA en los tres
niveles de temperatura que aparecen en la figura. Es significativo el cambio para el rango de
temperatura especificado? Se trata de un elemento que deba considerarse en el proceso de diseno?
3.10 Prueba de transistores

39. a) Utilizando las caractedsticas de la figura 3.24, determine Pa,en 1, = 14 mA y VcE = 3 V.
h) Determine Pacen 1, = 1 mA y VcE = 8 V.
C) Especifique P, en Ic = 14 mA y VcE = 3 V.
d) Determine pdcen Ic = 1 mA y Vc, = 8 V.
e) Cmo se comparan los niveles de p,, y de pd,en cada regin?

fj &Esvlida la aproximacin p,
P, para este conjunto de caractensticas?
'Los asteriscos indican problemas ms difciles
Problemas
--
.- .- -
Polarizacin
en iic-BJT
El anlisis o diseo de un amplificador a transistor requiere de un conocimiento tanto para la

respuesta en dc como para la respuesta en ac del sistema. Muy a menudo se asume que un
transistor es un dispositivo mgico que puede elevar el nivel de una seal de entrada de ac, sin
la asistencia de una fuente externa de energa. En realidad, el nivel de potencia de salida de ac
mejorado es el resultado de una transferencia de energa desde las fuentes de dc aplicadas. Por
tanto, el anlisis o diseo de cualquier amplificador electrnico tiene dos componentes: la
porcin de dc y la porcin de ac. Por fortuna, el teorema de la superposicin puede aplicarse y
la investigacin de las condiciones de dc puede separarse por completo de la respuesta de ac.
Sin embargo, se debe tener en cuenta que durante el estado de diseo o sntesis, la eleccin de
los parmetros para los niveles requeridos de dc afectarn la respuesta en ac, y viceversa.
El nivel de dc de un transistor en operacin es controlado por diversos factores, incluyendo
el rango de puntos de operacin posibles sobre las caractensticas del dispositivo. En la seccin
4.2 se especifica el rango para el amplificador a BJT. Una vez definidos los niveles de voltaje
y de comente de dc, se debe construir una red que establecer el punto de operacin deseado;
en este captulo se analizan vaxias de estas redes. Cada diseo tambin determinar la estabilidad
del sistema, es decir, qu tan sensible es el sistema a las variaciones de temperatura. Este
aspecto tambin se investigar en una seccin posterior del presente captulo.
Aunque en este captulo se analiza cierta cantidad de redes, existe una similitud fundamental
entre el anlisis de cada configuracin debido al uso recurrente de las siguientes relaciones
bsicas, que son importantes para un transistor:
Una vez que estn analizadas las primeras redes, la solucin de las siguientes se tomar
ms clara. En la mayora de los casos la comente base 1, es la primera cantidad que debe
determinarse. Una vez que 1, se conoce, las relaciones de las ecuaciones (4.1) a (4.3) pueden
aplicarse para encontrar las cantidades de inters restantes. Las similitudes en el anlisis sern
inmediatamente obvias segn vaya avanzando en este captulo. Las ecuaciones para 1, son tan
familiares para una cantidad de configuraciones que una ecuacin puede derivarse de otra slo
Capitulo 4 Polarizacin en dc-BJT
con eliminar o aiiadir uno o dos trminos. La principal funcin de este captulo es desarrollar
un nivel de familiaridad con el transistor BJT, el cual podra permitir un anlisis en dc de
cualquier sistema que pueda utilizar el amplificador a BJT.
4.2 PUNTO DE OPERACIN

El trminopolariz~cinque aparece en el ttulo de este captulo es un tnnino que comprende
todo lo relacionado para la aplicacin de voltajes de dc, que ayudan a establecer un nivel fijo
de comente y voltaje. Para los amplificadores a transistores el voltaje y comente de dc resultantes
establecen unpunto de operacin sobre las caractensticas que definen una regin que se utilizar
para la amplificacin de la seal aplicada. Debido a que el punto de operacin es un punto fijo
sobre las caractersticas, tambin se le llamapunro de reposo (abreviado punto Q, por la sigla
en ingls de, quiercentpoinr). La figura 4.1 muestra una caracterstica general de salida de un
dispositivo con cuatro puntos de operacin indicados. El circuito de polarizacin puede disearse
para establecer la operacin del dispositivo en cualquiera de estos puntos o de otros dentro de
la regin acriva. Los valores mximos estn indicados en las caractersticas de la figura 4.1
mediante una lnea horizontal para la comente mxima del colector Ird. ,y una lnea vertical
cuando sea el voltaje mximo del colector-emisor VCE,,, .La restriccin de mxima potencia se
define por la curva Pc_ en la misma figura. En el extremo inferior de las escalas se encuentra
la regin de corte, definida por Ig C O pA, y la regin de saruracin, definida por VCEC VCE,>!.
El dispositivo BIT puede estar en polarizacin para operar fuera de estos lmites mximos, pero el resultado de tal operacin podra ser un recorte considerable de la vida del dispositivo, o bien la destmccin del dispositivo. Cuando se confina la regin activa pueden
seleccionarse muchas reas o puntos de operacin diferentes. El punto Q que se elige a menudo
depende del empleo del circuito. De cualquier manera, se pueden considerar algunas diferen-
3OpA
Saturacin
--
Fmra 4.1 Varios puntos de operacin dentro de los limites de operacin de un transistor.
4.2
Punto de operacin
..
--
../
,
'..
.~
-,
'7
cias entre los diversos puntos mostrados en la figura 4.1 para presentar algunas ideas bsicas
acerca del punto de operacin y, por tanto, del circuito de polarizacin.
Si no se utilizara la polarizacin, el dispositivo estara al principio completamente apagado, dando por resultado un punto Q en A, es decir, cero comente a travs del dispositivo (y cero
voltaje a travs de l). Debido a que es necesario polarizar un dispositivo de forma que pueda
responder al rango completo de la seal de entrada, el punto A no sena precisamente el adecuado. Para el punto B, si la seal se aplica al circuito, el dispositivo tendr una variacin en
comente y voltaje desde el punto de operacin, permitiendo al dispositivo reaccionar (y posiblemente amplificar) tanto ante las excursiones positivas como negativas de la seal de entrada. Si la seal de entrada se elige correctamente, el voltaje y la comente del dispositivo tendrn variacin, pero no la suficiente como para llevar al dispositivo hacia el corte o a la
saturacin. El punto Cpermitina cierta variacin positiva y negativa de la seal de salida, pero
el valor pico a pico estada limitado por la proximidad de VcE= O Vilc = O mA. La operacin en
el punto C tambin acarrea inquietud acerca de las no linealidades presentadas por el hecho de
que hay un cambio rpido en las curvas de IBen esta regin. En general, es preferible operar
donde la ganancia del dispositivo es muy constante (o lineal) para asegurar que la amplificacin a travs de la excursin completa de la seal de entrada es la misma. El punto B es una
regin de espaciamiento ms lineal y, por tanto, de operacin ms lineal, segn se muestra en
la figura 4.1. El punto D establece el sitio de operacin del dispositivo cerca del nivel de
voltaje y potencia mxima. La excursin del voltaje de salida en la direccin positiva se encuentra entonces limitada para no exceder el voltaje mximo. Por tanto, el punto B parece ser
el mejor punto de operacin en trminos de ganancia lineal y la excursin ms grande posible
de voltaje y comente. sta es por lo general la condicin deseada para los amplificadores de
pequea seal (captulo 8),pero no necesariamente es el caso para los amplificadores de potencia, los cuales sern considerados en el captulo 16. En este anlisis, nos concentramos bsicamente en la polarizacin del transistor para la operacin de amplificacin en pequea setal.
Existe otro factor para la polarizacin muy importante que todava debemos considerar.
Una vez que seleccionamos y polarizamos el BJT en un punto de operacin, tambin debe
tomarse en cuenta el efecto de la temperatura.Este factor ocasiona que cambien los parmetros,
como la ganancia en comente del transistor (B,) y la comente de fuga del transistor (IcEo).
Las mayores temperaturas dan como resultado mayores comentes de fuga en el dispositivo,
causando un cambio en la condicin de operacin establecida por la red de polarizacin. El
resultado es que el diseo de la red debe ofrecer tambin un grado de estabilidad en temperatura, de tal forma que dichos cambios ocasionen la menor cantidad de modificaciones en el
punto de operacin. La estabilidad del punto de operacin puede especificarse mediante un
factor de estabilidad S, el cual indica el grado de cambio en el punto de operacin debido a una
variacin en la temperatura. Es mejor un circuito de gran estabilidad; comparada con la estabilidad de varios circuitos polarizados.
Para que el BJT est polarizado en su regin lineal o de operacin activa, los siguientes
puntos deben resultar exactos:
1. La unin base-emisor debe tener una polarizacin directa (voltaje de lareginp ms positivo)
con un voltaje de polarizacin directa resultante de aproximadamente 0.6 a 0.7 V.
2. La unin base-colector debe tener una polarizacin inversa (voltaje de la regin n ms
positivo) con un voltaje de polarizacin inversa resultante de cualquier valor dentro de los
lmites mximos del dispositivo.
[Obsrvese que para la polarizacin directa el voltaje a travs de la unin p-n es p-positiva,
mientras que para la polarizacin inversa es opuesto (inverso) con n-positiva. Este nfasis sobre
la letra inicial debe ofrecer un medio para ayudar a memorizar la polaridad necesaria de voltaje.]
La operacin en las regiones de corte, saturacin y lineal de las caractersticas del BJT se
ofrecen de la siguiente manera:
1.
Operacin en la regin lineal:

Unin base-emisor con polarizacin directa
Unin base-colector con polarizacin inversa
Operacin en la regin de corte:

Unin base-emisor con polarizacin inversa
3. Operacin en la regin de saturacin:
Unin base-emisor con polarizacin directa
Unin base-colector con polarizacin directa
2.
4.3 CIRCUITO DE POLARIZACINFIJA

El circuito de polarizacin fija de la figura 4.2 ofrece una introduccin relativamente directa y
simple al anlisis de la polarizacin en dc de transistores.Aunque la red utilice un transistor npn,
las ecuaciones y los clculos se pueden aplicar con facilidad a la configuracin con transistor
pnp, con el solo hecho de cambiar todas las direccionesde comente y los voltajes de polarizacin.
Las direccionesde comente de la figura 4.2 son las reales, y los voltajes estn definidos por la
notacin estndar de doble subndice. Para el anlisis en dc, la red debe aislarse de los niveles
de ac, reemplazando los capacitores por un equivalente de circuito abierto. Ms adelante, la
fuente Ve, de dc puede separarse en dos fuentes (para propsitos de anlisis solamente), como
se muestra en la figura 4.3, para permitir una separacin de los circuitos de entrada y de salida.
Tambin reduce la unin de las dos comente que fluyen hacia la base IB.Como se observa, la
separacin es vlida, como lo muestra la figura 4.3, donde Vc, est conectada directamente a
R, y R,, justo como en la figura 4.2.
seal de
enrada
..
jc+
,salida
en ac
c2
Figura 4.2 Circuito de polarizacin fija.
i F w 4.3 Equivalente de dc de
la figura 4.2.
Polarizacin directa base-emisor

Considere primero la maUa del circuito base-emisor de la figura4.4. Cuando escribala ecuacin
de voltaje de Kirchhoff en la direccin de las manecillas del reloj, se obtendr
+vcc
- 18, -
VBE=
Ntese la polaridad de la cada de voltaje a travs de RE establecida por la direccin indicada

de 1,. Cuando se resuelve la ecuacin para la comente IB da por resultado lo siguiente:
(4.4)
Es verdad que la ecuacin (4.4) no es difcil de recordar si se toma en cuenta que la

comente de base es la comente a travs de RB :y de acuerdo con la ley de Ohm dicha comente
es el voltaje a travs de R, dividido entre la resistencia R,. El voltaje a travs de R, es el voltaje
Ve, aplicado en un extremo menos la cada a travs de la unin base-emisor (VBE).Debido a
4.3 Circuito de polarizacibn fija
.fcc
i
i-
ligura 4.4
"q
-
Malla base-emisor.
147
que el voltaje Vcc y el voltaje base-emisor son constantes RB,fija el nivel de la comente de
base para el punto de operacin.
Rc
Malla colectoremisor
I*,La
seccin colector-emisorde la red aparece en la figura 4.5 con la direccin de la comente 1,

indicada y la polaridad resultante a travs de R,. La magnitud de la comente del colector est
directamente relacionada a 1, mediante
figura 4.5 Malla colector-emisor.
Es interesante observar que debido a que la comente de base est controlada por el nivel
de RB y que Ic est relacionada a 1, por la constante p, la magnitud de 1, no es una funcin de
la resistencia Rc. El cambio de Rc hacia cualquier nivel no afectar el nivel de IB O de 1,
mientras se permanezca en la regin activa del dispositivo. Sin embargo, como se ver ms
adelante, el nivel de Rc determinar la magnitud de VcE,el cual es un parmetro importante.
La aplicacin de la ley de voltaje de Kuchhoff en la direccin del sentido de las manecillas
del reloj alrededor de la malla cerrada indicada en la figura 4.5 dar por resultado lo siguiente:
la cual establece que el voltaje a travs de la regin colector-emisor de un transistor en la

configuracin de polarizacin fija es el voltaje de alimentacin menos la cada a travs de R,.
Como un breve repaso de la notacin de subndice sencillo y doble, recuerde que
-~
(4.7)
donde VcEes el voltaje colector-emisor y Vc y VEson los voltajes del colector y del emisor a
tierra, respectivamente. Pero en este caso, debido a que VE= O V. se tiene que
(4.8)
Adems, ya que
1-
(4.9)
y que
vE= O V, entonces
Figura 4.6
(4.10)
Medicin de V , y V,
Tenga presente que los niveles de voltaje como VCEson determinados mediante la colocacin de la punta de pmeba roja (positiva) del voltmetro en la terminal del colector y la punta
de prueba negra (negativa), a la terminal del emisor segn se muestra en la figura 4.6. Vc es el
voltaje del colector a la tierra y se mide segn la misma figura. En este caso las dos lecturas son
idnticas, pero en las redes que siguen las dos pueden ser muy diferentes. Comprender la
diferencia entre ambas medidas puede ser muy impoaante para la localizacin de fallas en las
redes de transistores.
EJEMPLO 4.1
Determinar lo siguiente para la configuracin de polarizacin fija de la figura 4.7.

a) 1 e IcQ.
BQ
b'
',EQ'
d)
VBc.
0 v, y v,.
Captulo 4 Polarizacin en dc-BJT
IOuF
Solucin
a)
Ecuacin (4.4):
IBQ=
Ecuacin (4.5):
IcQ =
fija para el ejemplo 4.1.
Vc,-V,,
R,
b) Ecuacin (4.6):
F . i 4.7 Circuito dc de polarizacin
P la0 =
--
12V-0.7V
= 47.08 @A
240 kQ
(50K47.08 N)= 235 mA
VcEQ= Vcc - IcRc

= 12 V - (2.35 m.4)(2.2 U)
= 6.83 V
C) VE = VBE= 0.7 V
Vc = V,, = 6.83 V
d) La utilizacin de la notacin del subndice doble da por resultado
V,, = V , - Vc = 0.7 V - 6.83 V

= 6.13V
y el signo negativo revela que la unin tiene polarizacin inversa. como debe ser para la
amplificacin lineal.
Saturacin del transistor

El trmino saturacin se aplica acualquier sistemadonde los niveles han alcanzado sus mximos
valores. Una esponja saturada es aquella que no puede contener otra gota de lquido. Para un
transistor que opera en la regin de saturacin la comente es un valor mximo para el diseo
en aarricular. El cambio en el diseo uuede ocasionar aue el nivel de saturacin corres~ondiente
pueda llegar a incrementarse o descender. Desde luego, el nivel ms alto de saturacin est
definido por la comente mxima del colector, y se proporciona en la hoja de especificaciones.
Las condiciones de saturacin se evitan normalmente porque la unin base-colector ya no
se encuentra con polarizacin inversa y la seal de salida amplificada se distorsionar. Un
punto de operacin en la regin de saturacin se describe en la figura 4.8a. Ntese que se trata
de una regin donde las curvas caractensticas se juntan y el voltaje colector-emisor se encuentra en o por debajo de VcE .Adems, la comente del colector es relativamente alta en las
caractersticas.
Si se aproximan las curvas de la figura 4.8a a las que aparecen en la figura 4.8b, el mtodo
directo para determinar el nivel de saturacin se toma aparente. En la figura 4.8b la comente es
ms o menos alta y el voltaje Vose asume de O volts. Al aplicar la ley de Obm, puede calcularse
la resistencia entre las terminales del colector y las del emisor de la siguiente manera:
~ 8 ,
R,,
Vc, o v = OR
-'c
Ic <",
4.3 Circuito de polarizacin fija
Figura 4.8 Regin de saturacin a) real b) aproximada.
La aplicacin de los resultados al esquema de la red resultara en la configuracin de la

figura 4.9.
Por tanto, y para el futuro, si existiera una necesidad inmediata de conocer la comente
R ~ ~ = O R
mxima del colector (nivel de saturacin) para un diseo en particular, slo se inserta un
( " C E = ~ ~ . ' C = ' ~ ~ ~ ~ equivalente
)
de corto circuito entre el colector y el emisor del transistor y se calcula la comente
resultante del colector. En resumen, slo haga Vo = O V. Para la configuracin de polarizacin
fija de la figura 4.10 el cono circuito se aplic, causando que el voltaje a travs de Rc se
convierta en el voltaje aplicado VCc Lacomente de saturacin resultante para la configuracin
Figura 4.9 Determinacin de ICU, de poianzacin fija es
Il.
'c,,
j{
Ra
1 ~{j;~~~
+
VCE= ov
Determinacin de
para
la configuracin de polarizacin fija.
Figura 4.10
Una vez que Ic_ se conoce puede tenerse idea de la comente mxima posible del colectorpara el
diseo escogido, y el nivel bajo el cual debe permanecer si se espera una amplificacin lineal.
EJEMPLO 4 2
Determine el nivel de saturacin para la red de la figura 4.7
Solucin
Captulo 4 Polarizacibn en dc-BJT
El diseo del ejemplo 4.1 dio por resultado IcQ= 2.35 mA, el cual se localiza lejos del
punto de saturacin y aproximadamente a la mitad del valor mximo del diseo.
Anlisis de recta de carga

El anlisis hasta el momento se hizo utilizando el nivel de P correspondiente con el punto Q
resultante. Ahora, se investigar la forma en que los parmetros de la red definen el rango
posible de puntos Q y la manera en que se determina el punto Q real. La red de la figura 4.1 la
establece una ecuacin de salida que relaciona las variables Ic y VcE de la siguiente manera:
Las caractersticas de salida del transistor tambin relacionan las dos variables lcy VCEcomo
se muestra en la fisura 4.11b.
En esencia, se tiene una ecuacin de redes y un conjunto de caractensticas que utilizan las
mismas variables. La solucin comn de las dos sucede donde se satisfacen las restricciones
establecidas por cada una de manera simultnea. Esto es similar a encontrar la solucin para
dos ecuaciones simultneas: una establecida por la red y la otra por las caractensticas del
dispositivo.
Las caractensticas del dispositivo de Icen funcin de VcE se ofrecen en la figura 4.11h.
Ahora, se debe superponer la lnea recta definida por la ecuacin (4.12) sobre las caractersticas.
El mtodo ms directo para graficar la ecuacin (4.12) sohre las caractensticas de salida es
mediante el hecho de que una lnea recta se encuentra definida por dos puntos. Si se elige que
lc sea O mA, entonces se especifica el eje horizontal como la lnea sohre la cual est localizado
un punto. Al sustituir Ic = O mAen la ecuacin (4.12), se encuentra que
definiendo un punto para la lnea recta de acuerdo con la figura 4.12.
Figura 4.1 1 Anlisis de la recta de carga a) la red b) las caractersticas el dispositivo
4.3 Circuito de poiarizacin fija
Punto Q
16,
Figura 4.12 Recta de carga

para polarizacin fija.
Ahora, si se elige que VcE sea O V, lo que establece al eje vertical como la lnea sobre la
cual estardefinido el segundo punto, se tiene que &est determinado por la siguiente ecuacin:
vcc - I g c
segn aparece en la figura 4.12.

Al unir los dos puntos definidos por las ecuaciones (4.13) y (4.14), se puede dibujar la lnea
recta establecida por la ecuacin (4.12).A la lnea resultante sobre la grfica de la f i p r a 4.12 se
le llama recta de carga debido a que es definida por el resistor de carga Rc. Mediante la solucin
para el nivel resultante de 1, puede establecerse el punto Q real que se muestra en la figura 4.12.
Si el nivel de 1, cambia al variar el valor de R, ,el punto Q se desplaza hacia aniba o hacia
abajo sobre la recta de carga como se indica en la figura 4.13. Si Vcc se conserva fijo y se
cambia Rc, la recta de carga se mover de acuerdo con la figura 4.14. Si IB se mantiene fijo, el
punto Q se desplaza como se indica en la misma figura. Si Rc se mantiene fijo y Vcc v"a, la
recta de carga se mueve igual que en la figura 4.15.
"cc
"cr
Efecto de los niveles crecientes de R,sobre la

recta de carga y el punto Q.
Figura 4.14
Figura 4.13 Movimiento del punto Q con niveles crecientes de 1,
152
Caphilo 4 Polarizacin en d c - m
Figura 4.15 Electo de valores

pequeos de Vcc sobre la recta de
carga y el punto O.
Dada la recta de carga de la figura 4.16 y el punto Q definido, calcule los valores requeridos de
Vcc, R, y R, para la configuracin de polarizacin fija.
Solucin
A partir de la figura 4.16
VCE = Vcc = 2OV e Ic = O mA
4.3
Circuito de polarizacin fija
EJEMPLO 4 3
4.4 CIRCUITO DE POLARIZACIN

ESTABILIZADO EN EMISOR
La red de polarizacin de dc de la figura 4.17 contiene un resistor en el emisor para mejorar el
nivel de estabilidad respecto al de la configuracin de polarizacin ija. La mejor estabilidad se
demostrar a travs de un ejemplo numrico que veremos postenomente en esta seccin. El
anlisis se llevar a cabo cuando examinemos en primer lugar la malla base-emisor. y
posteriormente utilizando los resultados para investigar la malla colector-emisor.
Figura 4.17 Circuito de polarizacin para

BJT con resistor de emisor.
Malla emisor-base
La malla emisor-base de la red de la figura 4.17 puede dibujarse de nuevo igual como se indica
en la figura 4.18. La ley de voltaje de Kirchhoff alrededor de la malla indicada en el sentido de
las manecillas del reloj dar por resultado la siguiente ecuacin:
+Vc, - I#,
V,,
=O
I$,
(4.15)
Recuerde del captulo 3 que

(4.16)
1, = (P + l>l,
Sustituyendo por I, en la ecuacin (4.15) resultar

Vcc - 1 8 , - v,, - (P + l)I#,
La a,mpacin de los trminos ofrecer lo siguiente:
-I,(R,
(P
l)RE)
Vcc
=0
VE, = O
VBE = 0
Multiplicando por (-1) se tiene

IB(RB+
con
(B +
l)RE) - VcC
I,(R, + (P + l)RE) = Vcc -
vBE
y resolviendo para 1, da
+Figura 4.18 Malla baseemisor.
Ntese quela nica diferencia entre esta ecuacin para 1, y la que se obtuvo parala configuracin de polarizacin fija es el trmino (P + l)RE.
Existe un resultado interesante que puede derivarse a partir de la ecuacin (4.17), si la
ecuacin se utiliza para dibujar una red en serie que pudiera resultar en la misma ecuacin, que
154
Capihdo 4 Poiarizacin en dc-6.JT
Figura 4.19 Red derivada de la

ecuacin (4.13.
es el caso de la red de la figura 4.19. La solucin para la corriente 1, dar por resultado la
misma ecuacin obtenida. Obsrvese que adems del voltaje de la base al emisor V, el
resistor RE se refleja de regreso al circuito de entrada de la base por un factor ( p + 1 ) . En
otras palabras, el resistor del emisor, que forma parte de la malla colector-emisor, "aparece
como" ( p + l)REen la malla de la base al emisor. Debido a que Pes normalmente 50 o ms,
el resistor del emisor aparenta ser mucho mayor en el circuito de la base. Por tanto, para la
configuracin de la figura 4.20,
Figura 4.20 Nivel reflejado de

impedancia de R,
La ecuacin 4.18 puede ser de utilidad en el anlisis que seguir a continuacin. Ofrece
una forma relativamente sencilla para recordar la ecuacin (4.17). Utilizando la ley de Ohm, se
sabe que lacomente a travs de un sistema es el voltaje dividido entre la resistencia del circuito.
Para el circuito de la base al emisor, el voltaje neto es Vcc - VE. Los niveles de resistencia son
R, ms RE reflejado por ( p + 1). El resultado es la ecuacin (4.17).
Malla colector-emisor
La malla colector-emisor est dibujada de nuevo en la figura 4.21.La ley de voltaje de Kirchhoff
para la malla indicada en la direccin de las manecillas del reloj dar por resultado
Sustituyendo IE- ICy agmpando trminos da
El voltaje de un nico subndice VE es el voltaje del emisor a la tierra y se determina por

Figura 4.21 Malla colectoremisor.
mientras que el voltaje del colector a la tierra puede determinarse

VCE =
vc - VE
Y
o
(4.22)
El voltaje en la base respecto a tierra puede determinarse a partir de

(4.23)
v, v*, + v,
1
=
(4.24)
4.4 Circuito de polarizacin estabilizado en emisor
EJEMPLO 4.4
Para la red de polarizacin en emisor de la figura 4.22, calcule:

a) IB.
b)
c ) VCE.
+20 v
d) Vc.
e) VE.
n v,.
VEC.
430 1<n
v2
Circuito de polarizacin con

estabilizacin en emisor para el ejemplo 4.4.
Ftgura 4.22
Solucin
a) Ecuacin (4.17):
Vcc
IB =
R,
C)
- VBE
+ (p +
l)RE
20 V - 0.7 V
430 kR
Ecuacin (4.19): VcE = Vcc - %(Rc + RE)

= 20 V - (2.01 mA)(2 kR
1 kR) = 20 V
= 1397V
= -1327 V
(con polarizacin inversa como se requiere)
Captulo 4 Polarizacin en dc-BIT
(51)(1 kR)
6.03 V
Estabilidad de la polarizacin mejorada

La adicin del resistor del emisor a la polarizacin en dc del BJT ofrece una mejor estabilidad;
esto es, los voltajes
. y comentes de polarizacin de dc permanecen ms cerca de donde los fij
el circuito cuando cambian las condiciones externas. como la temperatura y la beta del transistor. Mientras que un anlisis matemtico se ofrece en la seccin 4.12, puede obtenerse una
comparacin de la mejora como lo demuestra el ejemplo 4.5.
~
Prepare una tabla y compare las comentes y voltajes de polkzacin de los circuitos de la
figura 4.7 y la figura 4.22, para el valor dado de = 50 y para un nuevo valor de P = 100.
Compare tambin los cambios en lc y VcEpara el mismo incremento en P.
EJEMPLO 4 5
Solucin
Si se utilizan los resultados calculados en el ejemplo 4.1 y se repiten para un valor de P = 100,
se genera lo siguiente:
Se aprecia un cambio del 100% en la comente del colector de BIT debido al cambio del 100%
en el valor de p. I,es el mismo y VcEdisminuye 76%.
Utilizando los resultados del ejemplo 4.4 y despus repitindolos para un valor de 0 =
100,da lo siguiente:
Ahora, la comente del colector del BJT se incrementa aproximadamente 81% debido al 100%
de incremento en P. Ntese cmo IB disminuye, y ayuda a mantener el valor de Ic, o por lo
menos reduce el cambio total en 1, debido al cambio en P. El cambio en VCEha cado cerca del
35%. La red de la figura 4.22 es, por tanto, ms estable que la de la figura 4.7 para el mismo
cambio en p.
Nivel de saturacin
El nivel de saturacin del colector o la comente mxima del colector para un diseo de
polarizacin en emisor puede determinarse si se utiliza el mismo mtodo aplicado para la
configuracin de polarizacin fija: se aplica un corto circuito entre las terminales del colectoremisor como se muestra en la figura 4.23, y luego se calcula la comente del colector resultante. Para la figura 4.23:
Figura 4.23
La adicin del resistor de emisor reduce el nivel de saturacin del colector, abajo del que se
obtuvo con una configuracin de polkzacin fija utilizando el mismo resistor del colector.
Determinacin de
Icmc para el circuito de polarizacin
con estabilidad en m i s o r .
EJEMPLO 4.6
Determine la comente de saturacin para la red del ejemplo 4.4.

Solucin
I C ~~,
vcc
Rc
RE
que es ms o menos el doble del nivel de IcO para el ejemplo 4.4.
Anlisis por recta de carga

El anlisis por recta de carga para la red de polarizacin en emisor es poco diferente de la que
se encontr para la configuracin de polarizacin fija. El nivel de 1, como lo determin la
ecuacin (4.17) define el nivel de 1, sobre las caractersticas de la figura 4.24 (denotado IBO).
Recta de carga para la

configuracinde polarizacin en
emisor
Figura 4.24
La ecuacin de la malla colector-emisor que define la recta de carga es la siguiente:

VCE= VCC- IC(RC + RE)
La seleccin de 1, = O mA da
(4.26)
segn se obtiene para la configuracin de polarizacin fija. La eleccin de VcE = O V da
como se muestra en la figura 4.24. Los diferentes niveles de I ,

punto Q hacia aniba o hacia abajo de la recta de carga.
4.5
desplazarn, desde luego, el
POLARIZACINPOR DMSOR DE VOLTAJE
En las configuraciones de polarizacin previas a la comente de polarizacin Ic y el voltaje

Y
VCEO
de polarizacin eran una funcin de la ganancia en comente (p) del transistor. Sin embargo, debido a que pes sensible a la temperatura,especialmentepara los transistores de silicio, y
de que el valor real de beta por lo general, no est bien definido, lo mejor sera desarrollar un
Captulo 4 Polarizacin en dc-B1T
Figura 4.25 Configuracin de polarizacin por divisor de voltaie.
Figura 4.26 Definicin del punto Q para la configuracin
de polarizacin por divisor de voltaje.
circuito que fuera menos dependiente o, de hecho, independiente de la beta del transistor. La
red a la que nos referimos es configuracin de polaxizacin por divisor de voltaje de la figura
4.25. Si se analiza sobre una base exacta la sensibilidad a los cambios en beta, resulta ser muy
pequea. Si los parmetros del circuito se eligen adecuadamente, los niveles resultantes de
ICQ
y de VcEp pueden ser casi totalmente independientes de beta. Recuerde que en anlisis
antenores el punto Q estaba definido por un nivel fijo de IcQ y de V,,. como se muestra en la
figura 4.26.El nivel de 1 cambiar con el cambio en beta, pero el ?unto de operacin definido
Bc2
sobre las caractensticas por Icpy VcEo puede permanecer fijo si se utilizan los parhetras
adecuados del circuito.
Como antes se observ, existen dos mtodos que pueden aplicarse para analizar la configuracin del divisor de voltaje. El motivo principal para elegir los nombres en esta configuracin ser ms obvio en el anlisis que sigue. El primero que vamos a demostrar es el mtodo
exacto que puede aplicarse en cualquier configuracin de divisor de voltaje. Al segundo se le
llama mtodo aproximado y puede introducirse slo si son satisfechas las condiciones especficas. El mtodo aproximado permite un anlisis ms directo con un mayor ahorro en tiempo y
en energa. Tambin es ms til en el modo de diseo que ser descrito en una seccin posterior. En conjunto, el mtodo aproximado puede aplicarse a la mayona de las situaciones y, por
tanto, debe ser examinado con el mismo inters que el mtodo exacto.
Anlisis exacto
El lado de entrada de la red de la figura 4.25 puede volver a dibujarse segun se muestra en la
figura 4.27 para el anlisis en dc. La red equivalente Thvenin a la izquierda de la terminal de
la base puede encontrarse de la siguiente manera:
Figura 4.27 Redibujo de la malla de
Thvenin
entrada de la red de la figura 4.25.
4.5 Pola~izacinpor divisor de voltaje
R.:
La fuente de voltaje se reemplaza por uri corto circuito equivalente como se indica
en la figura 4.28.
--
~~
(4.28)
~de E,,.
figura
4,28 ~
E,,: La fuente de voltaje Vcc regresa al circuito y el voltaje de circuito abierto Thvenin
de~la figura 4.29
~ se calcula de
~ la siguiente
~ manera: ~
~
~
~
La aplicacin de la regla del divisor de voltaje:
Despus se vuelve a dibujar la red Thvenin como se muestra en la figura 4.30 e IBQ
puede calcularse al aplicar primero la ley de voltaje de Kirchhoff en la direccin de las manecillas
del reloj para la malla que se indica:
F w r a 4.29
E T ~- IBRT~-
Determinacin de E,,
"BE -
I E ~ E= O
Sustituyendo ZE = ( p + 1)Z, y resolviendo para ZB

--
Aunque la ecuacin (4.30) aparece al principio diferente de las que se desarrollaron antes,
obsrvese que el numerador es, una vez ms, una diferencia de dos niveles de voltaje y que el
denominador es la resistencia de la base ms el resistor de emisor reflejado por ( p + 1), cienamente muy similar a la ecuacin (4.17).
Una vez que IB se conoce, las cantidades restantes de la red pueden establecerse de la
misma manera como fueron desarrolladas para la configuracin de polarizacin en emisor.
Esto es,
(4.31)
w
~i~~
4.30
~del circuito
~
equivalente de Thvenin.
EJEMPLO 4.7
la misma
que
(4.19).Las ecuaciones restantes para
~que es exactamente
~
~
i
la ecuacin
~
VE,V , y VB
son las mismas que se obtuvieron para la configuracin de polarizacin en emisor.
Determine el voltaje de polarizacin de dc VcEy la comente 1, para la siguiente configuracin

de divisor de voltaje de la figura 4.3 1.
1
=
Captuio 4 Polarizacin en dc-JT
Circuito para beta estabilizada

F w r a 4.31
~olucin
La ecuacin (4.28): RTh =
R,IR?
La ecuacin (4.29): ETh =
R,Vcc
R, + R?
La ecuacin (4.30): 1,
=
R,,
"BE
+ ( p + l)R,
La ecuacin (4.3 1): VcE = Vcc - Ic(Rc + RE)
= 22V - (0.85 mAj(10 kR.+ 1.5 kR)
Aniiiis aproximado
La seccin de entrada de la configuracin del divisor de voltaje se representa por la red de la
figura 4.32. La resistenciaR, es la resistencia equivalente entre la base y tierra para el transistor
con un resistor de emisor RE.Recuerde que, como se vio en la seccin 4.4 [ecuacin (4.1811, la
resistencia reflejada entre la base y el emisor est definida por Ri = (P + I)RE. Si R i es mucho
mayor que la resistencia R2, la comente 1, ser mucho menor que 4 (la comente siempre
busca la trayectoria de menor resistencia), e I2ser aproximadamente igual a 1,.Si se acepta la
aproximacin de que 1, es esencialmente cero comparada con 1,o 4 ,entonces 1,= 4 y R, y R2
pueden considerarse elementos en serie. El voltaje a travs de R2, que en realidad es el voltaje
Figura 4.32 Circuito de
polarizacin parcial para calcular

el voltaje de base aproximado VE
4.5
Polarizaan por divisor de voltaje
base, puede calcularse mediante el uso de la regla del divisor de voltaje (de ah el nombre para
la configuracin). Esto es,
Debido a que R8= (P + ~)R,E PR,, la condicin que definir, en caso que pueda aplicarse
a la aproximacin, ser la siguiente:
En otras palabras, si beta a veces es el valor de RE es por lo menos 10 veces el valor de R,, la
aproximacin podr aplicarse con un alto grado de precisin.
Una vez determinado VE, el nivel de VE puede calcularse a partir de
y la comente del emisor podr calcularse a partir de
El voltaje del colector-emisor se encuentra detenninado por

C
'E
C
'C
I C ~-C
pero dado que IEz Ir,

(4.37)
Ntese en la secuencia de clculos desde la ecuacin (4.33) a la ecuacin (4.37) que beta
y VcEQ)es
no aparece y que 1, no fue calculada. El punto Q (segn se determin mediante ICQ
por tanto independiente del valor de beta.
EJEMPLO 4.8
Repita el anlisis de la figura 4.31 utilizando la tcnica aproximada y compare las soluciones
Para ICpy Para 'rEQ'
Solucin
Probando:
PRE
(140)(1.5 kR)
210 kn
La ecuacin (4.32):
Captulo 4 Poiarizaci6n en dc-BJi
>
IOR,
> lO(3.9 kR)

> 39 kZ2 (satisfecha)
VE =
R2vcc
+ R2
=+,
Obsrvese que el nivel de VBes el mismo que para EThcalculado en el ejemplo 4.7. Por
tanto, esencialmente lapnncipal diferencia entre las tcnicas aproximada y exacta es el efecto
de RThen el anlisis exacto que separa E,, y VE.
La ecuacin (4.34): VE = VB - VBE
= 2V -0.7 V
comparada con 0.85 mA con el anlisis exacto. Finalmente,
VcEQ = VCc - Ic(Rc + RE)

= 22 V - (0.867 mA)(10kQ
= 22
1.5 kR)
v - 9.97 v
= 12.03V
contra 12.22 V obtenido en el ejemplo 4.7.
Sin duda, los resultados para IcO y para VcE, se encuentran cercanos, y si se toma en cuenta
la variacin real en los valores de los parmetros, puede considerarse tanto a uno como al otro.
Mientras ms grande es el nivel de Ricomparado con Ri, ms cercana ser la solucin aproximada sobre la exacta. El ejempib 4.10 hace una comparacin sobre las soluciones a un nivel
muy por debajo de la condicin establecida por la ecuacin (4.33).
Repita el anlisis exacto del ejemplo 4.7 si P se reduce a 70 y compare las soluciones para Ic, y
para ' C E Q '
Solucin
Este ejemplo no trata de la comparacin de los mtodos exactos en funcin de uno aproximado, sino de probar cunto se mover el punto Q si el nivel de P se corta por la mitad. R,, y E,,
son los mismos:
4.5 Polarizacin por divisor de voltaje
~--
EJEMPLO 4.9
Al tabular los resultados se obtiene:
Los resultados muestran claramente la relativa insensibilidad del circuito hacia el cambio en P.
Aunque f i se corte drsticamente a la mitad, de 140 a 7 0 , los niveles de IcQ y de VcEQson en
esencia los mismos.
EJEMPLO 4.10
Determine los niveles de Ica y de VcEQpara la configuracin del divisor de voltaje de la figura
4.33, utilizando las tcnicas exacta y aproximada para comparar las soluciones. En este caso
las condiciones de la ecuacin (4.33) no sern satisfechas, pero los resultados revelarn la
diferencia de la solucin si se ignora el criterio de la ecuacin (4.33).
Figura 4.33 Configuracin de divisor de

voltaje para el ejemplo 4.10.
Solucin
Anlisis exacto:
La ecuacin (4.33):
PRE > 10R2
(50)(1.2k R )
>
lO(22 k R )
60 k R 2 220 k R (no satisfecha)

R,
= R,ll~=
, 82 kR1122 k R = 17.35 k R
En -
IB =
R,,
v~~ --
+ ( f i + l)RE
Capitulo 4 PolarizaciBn en dc-BJT
3.81 V - 0.7 V
17.35 k R + (51)(1.2 k R )
3.11 V
78.55 k R
Anlisis aproximado:
Tabulando los resultados, se tiene:

1
Exacta
Aproximada
C"
"CEO
1.98 mA
4.54 V
2.59 mA
3.88 V
Los resultados revelan la diferencia entre las soluciones exacta y aproximada. 1 es aproximaCQ
damente 30% ms grande con la solucin aproximada; mientras que VCE es ms O menos 10%
menor. Los resultados son notablemente diferentes en cuanto a magnitua, pero aunque PREes
slo tres veces ms grande que R,,los resultados son todava cercanos uno del otro. Sin embargo, para el futuro el anlisis ser dictado por la ecuacin (4.33) para asegurar una similitud
entre las soluciones exacta y aproximada.
Saturacin del transistor

El circuito de salida del colector-emisor para la configuracin del divisor de voltaje tiene la
misma apariencia que el circuito de polarizacin en emisor, que fue analizado en la seccin
4.4. La ecuacin resultante para la comente de saturacin (cuando VCE se hace cero volts) es,
por tanto, la misma que se obtuvo para la configuracin de polarizacin en emisor. Esto es,

Las similitudes con el circuito de salida de la configuracin de polarizacin en emisor dan
como resultado las mismas interseccionespara la recta de carga de la configuracin del divisor
de voltaje. Por tanto, la recta de carga tendr la misma apariencia que la de la tigura 4.24, con
El nivel de 1, desde luego se determina mediante una ecuacin diferente para las configuraciones de polarizaciOn por divisor de voltaje y de polarizacin en emisor.
4.5
Polaiizacin por divisor de voltaje
4.6
POLARIZACI~NDE DC POR RETROALIMENTACI~N

DE VOLTAJE
Un nivel mejorado de estabilidad tambin se obtiene mediante la introduccin de una trayectoria de retroalimentacin desde el colector a la base, como se muestra en la figura 4.34. Aunque
el punto Q no es totalmente independiente de beta (aun bajo condiciones aproximadas), la
sensibilidad a los cambios en beta o a las variaciones en temperatura son normalmente menores que las encontradas en la configuracin de polarizacin fija o de polarizacin en emisor. De
nuevo, el anlisis se har examinando en primer lugar la malla emisor-base y aplicando los
resultados a la malla colector-emisor.
Malla baseemisor
La figura 4.35 muestra la malla base-emisor para la configuracin de retroalimentacin de
voltaje. La aplicacin de la ley de voltaje de Kirchhoff alrededor de la malla en el sentido de las
manecillas del reloj dar por resultado
Vcc - ICRc - 1$1, - V,, - 1 8 , = O
Figura 4.35 Malla base-emisor para la
Figura 4.34 Circuii;o de polarizacin de dc con retroalimentacin de voltaje
Es importante observar que la comente a travs deRc no es Ic sino 1: (donde 1' - 1 + 1 )

c8,'
Sin embargo, el nivel de 1, e 1: supera por mucho el nivel normal de 1, y la aproximacion 1
1, por lo general se utiliza. Sustituyendo 1: 5 Ic = PIE e 1, Ic resultar
c,
PIPC
Si se arreglan los trminos, se tiene
'CC
Vcc - V,,
y resolviendo para I, dar
I@B -
- PIBRc
' B E - P1$B
=O
+ RE) - 1 8 , = 0
El resultado es muy interesante en cuanto a que el formato es muy similar a las ecuaciones
para 1, obtenidas para configuraciones anteriores. El numerador es de nuevo la diferencia
entre los niveles disponibles de voltaje, mientras que el denominador es la resistencia de la
base ms los resistores del colector y del emisor reflejados por beta. Por tanto, la trayectoria
de retroalimentacin da por resultado un reflejo de la resistencia Rc de regreso al circuito de
entrada, muy similar al reflejo de RE.
En general, la ecuacin para 1, ha tenido el siguiente formato:
1, =
V'
R,
PR'
con la ausencia de R' para la configuracin de polarizacin fija, R' = RE para la configuracin
de polarizacin en emisor (con (P +1) i B), y R' = Rc + RE para la configuracin de retroalimentacin del colector. El voltaje V'es la diferencia entre los dos niveles de voltaje.
En general. mientras ms grande sea PR' comparado con R,, menor ser la sensibilidad de lc
R
a las variaciones en beta. Obviamente, si PR'
R, y R, + PR's PR', entonces
e JcR es independiente al valor de beta. Debido a que R' normalmente es mayor para la configuracin de retroalimentacin de voltaje que para la configuracin de polarizacin en emisor,
la sensibilidad a las variaciones en beta ser menor. Desde luego, R' es cero ohms para la
configuracin de polarizacin fija y por tanto bastante sensible a las variaciones en beta.
1:I
Malla colectoremisor
La malla colector-emisor parala red de la figura4.34 se presenta en lafigura4.36. La aplicacin
de la ley de voltaje de Kirchhoff para la malla indicada en la direccin de las manecillas del
reloj dar por resultado
JERE + VcE + I i R , - Vcc = O
Debido a que IC E Ic y que IE IC,se tiene
la cual es exactamente la obtenida para las configuraciones de polarizacin en emisor y de

polarizacin por divisor de voltaje.
Figura 4.36 Malla colector-emisor

EJEMPLO 4.11
Determinar los niveles de reposo de JcQ y de VmQ para la red de la figura 4.37
Solucin
Ecuacin (4.41):
1, =
'CC - 'BE
R, + P(Rc + RE)
10 V - 0.7 V
250
'c,
k.Q
(90) (4.7 k n + 1.2 kR)
8 =m
= 1.07 mA
VCEp = VCC- JC(RC+ RE)

= 10V
- (1.07
mA)(4.7 k n
= 1OV - 6.31 V
= 3.69 V
+
rQ fl
= PI, = (90) ( 1 1.91 pA)
+ 1.2
1.2kQ
kC2)
i 4.37 Red para el ejemplo 4.11.
4.6 Polarizacin de dc por rekoalimentacin de voltaje
EJEMPLO 4.12
Repetir el ejemplo 4.11 utilizando una beta de 135 (50% ms que en el ejemplo 4.11).
Solucin
Es importante observar en la solucin para 1, en el ejemplo 4.1 1, que el segundo trmino en el
denominador de la ecuacin es mayor que el primero. Recuerde que en uno de los anlisis
anteriores, mientras mayor es este segundo trmino comparado con el primero, menor ser la
sensibilidad a los cambios en beta. En este ejemplo, el nivel de beta se incrementa en 50%. 10
cual har que aumente la magnitud de este segundo trmino an ms comparado con el primero. Sin embargo, es ms importante observar en estos ejemplos que una vez que el segundo
trmino es relativamente ms grande comparado con el primero, la sensibilidad a los cambios
en beta resulta ser significativamente menor.
Resolviendo para 1, da
con
- IcR, + RE)
V - (1.2 mA)(4.7 kR +
VcEQ = Vcc
= 10
1.2 kR)
Aunque el nivel de fi se increment 50%, el nivel de ICpnicamente se elev al 12.1%,

mientras que el nivel de VcEQdecay aproximadamente 20.9%. Si la red fuera un diseno de
polarizacin fija, un incremento del 50% en P hubiera causado un aumento del 50% en Irp.y
un cambio drstico en la localizacin del punto Q.
EJEMPLO 4.13
Determine el nivel de 1, y de V, para la red de la figura 4.38
+ +
Figura 4.38 Red para el ejemplo 4.13.
Solucin
En este caso la resistencia de la base para el anlisis en dc est compuesto de dos resistores con
un capacitar conectado a partir de la unin con tierra. Para el modo de dc, el capacitar es
equivalente a un circuito abierto y RE = R ,+ R2.
Resolviendo para 1, se obtiene
Condiciones de saturacin
Utilice la aproximacin de 1: = 1, que es una ecuacin para la comente de saturacin, y resulta
ser la misma que se obtuvo para las configuraciones del divisor de voltaje y de polarizacin en
emisor. Esto es

Proseguimos con la aproximacin 1: = Ic y da por resultado la misma recta de carga definida
para las configuraciones del divisor de voltaje y de polasizacin en emisor. El nivel de lBQ ser
definido por la configuracin de polarizacin elegida.
4.7 DIVERSAS CONFIGURACIONES

DE POLARIZACION
Existen ciertas configuraciones de polarizacin para BIT que no se asemejan al molde bsico
de las analizadas en las secciones previas. De hecho, existen variaciones en el diseo que
hubieran requerido ms pginas de las que son posibles de ofrecer en un libro de este tipo. Sin
embargo, el principal propsito en esta edicin es el de hacer nfasis en las caractersticas del
dispositivo que permiten un anlisis en dc de la configuracin, para establecer un procedimiento general hacia la solucin deseada. Para cada configuracin que hasta ahora se ha analizado, el primer paso es la derivacin de una expresin para la comente de la base. Una vez
que se conoce la comente de la base, la comente del colector y los niveles de voltaje del
4.7 Diversas configuraciones de polarizaci6n
circuito de salida pueden elegirse prcticamente en forma directa. Pero esto no implica que
todas las soluciones tomarn la misma trayectoria, pero s sugiere una ruta a seguir si se encuentra una nueva configuracin.
El primer ejemplo explica cmo el resistor de emisor se elimina de la configuracin de
retroalimentacin de voltaje de la figura 4.34. El anlisis es muy similar, pero requiere de la
eliminacin de RE de la ecuacin aplicada.
EJEMPLO 4.14
Para la red de la figura 4.39:

a) Determinar ieQy Ve& .
b) Encontrar VE,VC,VEy VBC.
Figura 4.39 Retroalimentacin en

colector con RE = O a.
Solucin
a)
La ausencia de RE reduce la reflexin de los niveles resistivos slo al de Rc y la ecuacin

para 1, se reduce a
IB =
Vcc - VBE
RE
BRc
20 V
680 kR
0.7 V
(120)(4.7 kn)
19.3 V
1.244 MR
= 15.51 pA
IeQ = PI, = (120)(15.51 pA)
= 1.86 mA
I$c
= 20 V - (1.86 mA)(4.7 W2)
=
'CC
= 11.26 V
V, = V,, = 0.7 V
V, = VeE = 1126 V
V,=OV
V,, = V, - Vc = 0.7 V - 11.26 V
= -1056 V
En el siguiente ejemplo el voltaje aplicado est conectado a la terminal del emisor y Rc

est directamente conectada a la tierra. Al principio,parece ser algo no ortodoxo y muy diferente
a los que se encontraron hasta ahora, pero una aplicacin de la ley de voltaje de Kirchhoff al
circuito base dar por resultado la comente de base deseada.
Captnio 4 Polarizacibn en dc-BJT
EJEMPLO 4.15
Determinar Vc y V, para la red de la figura 4.40.
Solucin
La aplicacin de la ley de voltaje de Kirchhoff en la direccin de las manecillas del reloj para
la malla base-emisor dar por resultado
La sustitucin genera
El siguiente ejemplo utiiiza una red denominada configuracin emisor-seguidor.Cuando la

misma red se analizaen ac. se enconhar que tanto las seales de salida como la de entrada estn en
fase (una siguiendo a la om) y que el voltaje de salida es ligeramente menor que la seal aplicada.
Para el anlisis en dc el colector se conecta a tierra y el voltaje se aplica en la terminal del emisor.
4.7 Diversas configuraciones de polarizacin
EJEMPLO 4.16
Determinar VCE,e IE para la red de la figura 4.41
Figura 4.41 Configuracin de colector comn

(emisor-seguidor).
Solucin
La aplicacin de la ley de voltaje de Kirchhoff al circuito de entrada dar por resultado

-IBRB - VBE- I P E
pero
Y
CB +
1, =
v,,
con
lY#,
VEERB +
VEE= O
i>IB
v,, - (P +
IB =
"BE
( B + l)R,
Sustituyendo los valores queda
La aplicacin de la ley de voltaje de Kirchhoff al circuito de salida resultar

-VEE
pero
1, =
(P +
IERE + VCE= O
l>fB
- (B + l ) I $ E
= 20 V - (91)(45.73pA)(2
VCEy= VEE
= 11.68 V
1, = 4.16 mA
Captuio 4 Polarizacin en dc-FUT
kn)
Hasta ahora todos los ejemplos usan una configuracin de emisor comn o de colector
comn. En el siguiente ejemplo se investiga la configuracin de base comn. En dicha situacin el circuito de entrada se utilizar para determinar IE en lugar de 18. Despus la comente
del colector queda disponible para realizar un anlisis del circuito de salida.
Determine el voltaje VcB y la corriente I B para la configuracin de base comn de la

figura 4.42.
figura 4.42 Configuracin de base comn.
Solucin
La aplicacin de la ley de voltaje de Kirchhoff al circuito de entrada da
Sustituyendo los valores, se obtiene
La aplicacin de la ley de voltaje de Kirchhoff al circuito de salida da
-vcB +
vcB =
I$,
- vcc = o
Vcc - IcR, con Ic E 1,
= 10 V
- (2.75
--
mA)(2A k!2)
El ejemplo 4.18 utiliza una fuente doble y requiere de la aplicacin del teorema de Thvenin
para determinar las incgnitas deseadas.
EJEMPLO 4.17
EJEMPLO 4.18
Especifique Vc y VB para la red de la figura 4.43
R, I
RT~Q
lIF
(-0
c,
8-
)
v,-o
10 WF
Solucin
La resistencia y voltaje Thvenin se calculan para la red a la izquierda de la terminal de la base,
como se muestra en las figuras 4.44 y 4.45.
Figura 4.44 Determinacin de R,,.
Figura 4.45 Determinacin de E,,.
R:,
R,, = 8.2 kRll2.2 k R = 1.73 kR
1=
v~~ +
4
VE
--
20
v+
8.2 kS1
20
2.2 kR
40 V
10.4 kQ
Luego la red puede ser redibujada segn se muestra en la figura 4.46, donde la aplicacin
de la ley de voltaje de Kirchhoff da por resultado
L
=
Sustitucin del circuito

equivalente de Thvenin.
Figura 4.46
V E = -2OV
Sustituyendo 1, = (P+ l)IB da
4.8 OPERACIONES DE DISENO

Hasta ahora los anlisis se enfocan al estudio de las redes existentes. Todos los elementos estn
en su lugar, y slo es cuestin de resolver para determinar los niveles de comente y de voltaje
de la configuracin. El proceso de diseo es donde se especifican la comente y10 el voltaje, y
deben determinarse los elementos requeridos para fijar los niveles del diseo. Este proceso de
sntesis requiere de una muy clara comprensin de las caractersticas del dispositivo, las
ecuaciones bsicas para la red y un gran conocimiento de las leyes bsicas del anlisis de
circuitos, como la ley de Ohm, la ley de voltaje de Kirchhoff, y as sucesivamente. En la
mayora de las situaciones se reta al proceso de pensamiento en un grado alto durante el proceso de diseo, mucho ms que durante la secuencia de anlisis. La trayectoria hacia la solucin
est menos definida, y puede requerir de cierta cantidad de suposiciones bsicas que no se
tienen que hacer cuando simplemente se analiza una red.
4.8 Operaciones de diseo
Es obvio que la secuencia de diseo es sensible a los componentes que ya se han especificado y a los elementos que deben determinarse. Si se han especificado tanto el transistor como
las fuentes, el proceso de diseo simplemente determinar los resistores que se requieren para
un diseo en particular. Una vez que se han decidido los valores tericos de los resistores,
normalmente se escogen los valores estndares comerciales ms cercanos, y se aceptan
cualesquiera de las variaciones debidas a la no utilizacin de los resistores de los valores exactos.
Es cierto que se trata de una aproximacin vlida,considerando las tolerancias que con frecuencia
se asocian a los elementos resisi~vosy a los parmetros de los transistores.
Si se deben determinar valores resistivos, una de las ecuaciones ms poderosas es
simplemente la ley de Ohm, de la siguiente manera:
R",
En un diseo particular, el voltaje a travs de un resistor a menudo puede deteminarse a partir

de los niveles que se especificaron. Si existen especificaciones adicionales que definan el
nivel de comente, la ecuacin (4.44) puede utilizarse para calcular la resistencia requerida.
Los primeros ejemplos demostrarn la forma en que los elementos particulares pueden determinase a parfir de los niveles especificados. Ms adelante se presenm un procedimiento
completo de diseo para dos configuraciones comunes.
--- -
EJEMPLO 4.19
--
Dadas las caractensticas del dispositivo de la figura 4.47a, determinar Vcc, RB y R, para la
configuracin de polarizacin fija de la figura 4.47b.
(a)
Solucin
De la recta de carga
con
Capiulo 4 Polarizacin en dc-BIT
(b)
Los resistores de valores estndar:

R, = 2.4 kn
R,
= 470 W2
El uso de resistores de valores estndar dan

1, = 41.1 pA
la cual se encuentra dentro del S% del valor especificado.
Dado IcQ= 2 mA y VcE, = 10 V, determinar R, y Rc para la red de la figura 4.48.
Solucin
La ecuaci6n (4.44):
con
-- VR, = vcc Ic
Vc = VcE
Vc
Ic
VE = 10 V
+ 2.4
V = 12.4 V
Los valores estndar comerciales ms cercanos a R, son 82 kn y 91 kR.Sin embargo, el

empleo de la combinacin en serie de los valores estndar de 82 kQ y 4.7 kn.= 86.7 W2
resultm'a en un valor muy cercano al nivel de diseno.
EJEMPLO 420
EJEMPLO 4.21
La configuracin de polarizacin en emisor de la figura4.49 tiene las siguientes especificaciones: IcQ = y c S s Ic,,
i =8mA,Vc=18VyP=110.DeterminarRc,REyRB.
Solucin
Y
con
Captulo 4 Polarizaci6n en dc-LLJT
Para los valores estndar:
El anlisis que sigue presenta una tcnica para el diseo de un circuito completo, pensado
para operar en un punto de polarizacin especfico. A menudo. las hojas de especificaciones
del fabricante ofrecen informacin sobre un punto de operacin sugerido (o regin de operacin)
para un transistor en particular.Adems, los otros componentes del sistema conectados a una
etapa de amplificacin dada pueden definir tambin la excursin de la comente, la excursin
del voltaje, el valor del voltaje de la fuente comn, y as sucesivamente para el diseo.
En la prctica real, muchos otros factores deben considerarse, porque pueden afectar la
seleccin del punto de operacin que se desea obtener. Sin embargo, por el momento nos
concentraremos en la determinacin de los valores de los componentes para encontrar un punto
de operacin especifico. El anlisis estar limitado a las configuraciones de polarizacin en
emisor y a la de polarizacin por divisor de voltaje, aunque el mismo procedimiento puede
aplicarse a una variedad de otros circuitos de transistores.
Diseo de un circuito de polarizacin con

retroalimentacin en el resistor de emisor
Considere primero el diseo de los componentes de polarizacin de dc de un circuito
amplificador, que posee la estabilizacin mediante el resistor de emisor, igual que en la figura
4.50. El voltaje de la fuente y el punto de operacin se seleccionaron a partir de la informacin
que ofreci el fabricante sobre el transistor utilizado en el amplificador.
(!
salida
'ir I c
* *
50 pF
Figura 4.50
Circuito de polarizacin
con estabilizacin en emisor
para consideracin de diseno.
La seleccin de los resistores de colector y emisor no pueden proceder directamente de

la informacin recin especificada. La ecuacin que relaciona los voltajes alrededor de la malla
colector-emisor tiene dos incgnitas, los resistores Rc y RE.En este momento se debe hacer un
juicio de ingeniena, como comparar el nivel del voltaje del emisor con el voltaje de la fuente.
Recuerde la necesidad de incluir un resistor del emisor a tierra para ofrecer un medio de
estabilizacin de la polarizacin de dc, de tal forma que el cambio de la comente del colector
debido a comentes de fuga del transistor y la beta del transistor no ocasionen un gran cambio
en el punto de operacin. Por lgica, el resistor de emisor no puede ser demasiado grande,
porque su voltaje limita el rango de la excursin de voltaje colector-emisor (que debe observarse cuando la respuesta en ac se analice). Los ejemplos examinados en este captulo revelan
que el voltaje del emisor hacia tierra es por lo general de un cuarto a un dcimo del voltaje de
la fuente. Elegir un caso conservador de un dcimo permitir calcular el resistor de emisor RE
y el resistor Rc de una manera parecida a los ejemplos recin completados. En el siguiente
ejemplo se desmolla un diseo completo de la red de la figura 4.49 utilizando el criterio que
presentamos antes para el voltaje de emisor.
EJEMPLO 4-22
Determine los valores de los resistores para la red de la figura 4.50 para el punto de operacin
y el voltaje de la fuente de alimentacin.
Solucin
Diseo de un circuito de ganancia de corriente estabilizada

@dependiente de beta)
El circuito de la figura 4.51 ofrece estabilizacin tanto para los cambios por la comente de
fuga como por la ganancia de comente (beta). Los cuatro valores de los resistores que mostramos deben obtenerse para el punto de operacin especificado. El criterio de ingeniera para la
seleccin de un valor del voltaje del emisor VEse utiliza de la misma forma que las consideraciones previas de diseo, porque guan hacia una solucin directa para todos los valores de los
resistores. Estos pasos del diseo se muestran en el siguiente ejemplo.
Figura 4.51 Circuito con ganancia en
coniente estabilizada Dar= consideraciones

de diseo,
3
Determine los niveles de R,,R,,R, y RZpara la red de la figura 4.5 1 parael punto de operacin
indicado.
R , = - -" R
Ic
- V,
VcE - V,
20 V - 8 V - 2 V
'c
10 mA
=-
10 V
10 mA
Las ecuaciones para el clculo de los resistores de base R , y R2 necesitarn de ciertos

anlisis. Usar el valor del voltaje de la base calculado aniba y el valor del voltaje de la fuente
proporcionar una ecuacin, pero existen dos incgnitas,R, y R2. Se puede obtener una ecuacin
adicional entendiendo la operacin de estos dos resistores, al fijar el voltaje de base necesario.
Para que el circuito opere de manera eficiente se asume que la comente a travs de R , y R2
debe ser aproximadamente igual y mucho mayor que la comente de la base (por lo menos
10:l). Este hecho y la ecuacin del divisor de voltaje para el voltaje de base ofrecen las dos
relaciones necesarias para determinar los resistores de la base. Esto es,
La sustitucin da
R2
5 +(80)(0.2
kR)
R, = 1025 kR (use 10 kC2)
4.9 REDES DE CONMUTACI~N

DE TRANSISTORES
Aplicar los transistores no se limita nicamente a la amplificacin de seales. A travs de un
diseo adecuado pueden utilizarse como un interruptor para computadora y para aplicaciones
4.52a puede emplearse como un inversor en los circuitos lgicos de
de control. La red de la%,it
las computadoras. Obsrvese que el voltaje de salida Vc es opuesto al que se aplic sobre la
base o a la teminal de entrada. Tambin obsrvese la ausencia de una fuente de dc conectada
al circuito de la base. La r,ica fuente de dc est conectada al colector o lado de la salida, y para
las aplicaciones de computadoras normalmente es igual a la magnitud del nivel "alto" de la
seal aplicada, en este caso 5 V.
4.9 Redes de conmutacin de transistores
EJEMPLO 423
Figwa 4.52 Transistor inversor,
El diseo ideal para el proceso de inversin requiere que el punto de operacin conmute
de corte a la saturacin, pero a lo largo de la recta de carga descrita en la figura 4.52b. Para
estos propsitos se asumir que Ic = IcEo = O mA cuando IB= O p A (una excelente aproximacin
de acuerdo con las mejoras de las tcnicas de fabricacin), como se muestra en la figura 4.52b.
Adems, se asumir que Vc, = VcEsa,= O V en lugar del nivel tpico de 0.1 a 0.3 V.
Cuando Vi= 5 V, el transistor se encontrar "encendido" y el diseo debe asegurar que la
red est saturada totalmente por un nivel de IB mayor asociado con la curva I B , que aparece
cerca del nivel de saturacin. La figura 4.52b requiere que IB > 50 pA. El nivel de saturacin
para la comente del colector y para el circuito de la figura 4.52a est definido por
(4.45)
Capituio 4 Polarizacin en dc-BJT
Los resultados del nivel de 1, en la regin activa justo antes de la saturacin pueden aproximarse mediante la siguiente ecuacin:
Por lo mismo, para el nivel de saturacin se debe asegurar que la siguiente condicin se
satisfaga:
Para la red de la figura 4.52b cuando Vi = 5 V, el nivel resultante de 1, es el siguiente:
Comprobando la ecuacin (4.46) da
la cual es satisfecha. Es cierto que cualquier nivel de 1, mayor que 60 pA pasar a travs del
punto Q sobre la recta de carga, que se encuentra muy cerca del eje vertical.
Para V,= O V, 1, = O pA,y dado que se est suponiendo que Ic =lo = O mA.el voltaje cae
= O V. dando por resultado Vc = +5 V para la
a travs de Rc como lo determin VRc =
respuesta indicada en la figura 4.52a.
Adems de su contribucin en los circuitos lgicos de las computadoras, el transistor se
puede utilizar como un interruptor, si se emplean los extremos de la recta de carga. En la
saturacin la comente Ic es muy alta y el voltaje VCEmuy bajo. El resultado es un nivel de
resistencia entre las dos terminales determinado por
IPc
y descrito en la figura 4.53.
lc,,,
saturacin y la resistencia resultante

de la terminal.
Si se utiliza un tpico valor promedio de VCE, como 0.15 V da como resultado
el cual es un valor relativamente bajo y E O 0 cuando se coloca en serie con resistores en el

rango de los kilohms.
4.9 Redes de conmutacibn de hansisiores
f~ - - n
Figura 4.54 Condiciones de corte
y la resistencia resultante de la
terminal
Para Vi=O V como lo vemos en la figura 4.54, la condicin de corte ocasionar un nivel de
resistencia de la siguiente magnitud:
resultando en la equivalencia de circuito abierto. Para un valor tpico de IcEO = 10 p.4, la

magnitud de la resistencia de corte es
que se aproxima a la equivalencia de circuito abierto para muchas situaciones.
EJEMPLO 1 2 4
Determine RBy RCpara el transistor inversor de la figura 4.55 si Ic w, = 10 m.4.
Figura 4.55 Inversor para el ejemplo 4.24.
Solucin
En la saturacin:
'c,~,=
"cc
Rc
as que
En la saturacin:
1
Ic
10 mA
=-i-
p&
=4op.4
250
Elija 1, = 60 p.4 para asegurar la saturacin, y utilizando
Seleccione R, = 150 kQ. el cual es el valor estndar. Luego
1, = 62 pA > ---- - 40
@
,
4'
Por tanto. use R, = 150 kR y R, = 1 kQ.
Existen transistores que se les denomina rrunsisrores de conrnurucin debido a la velocidad con que cambian de un nivel de voltaje a otro. En la figura 3 . 2 3 ~los periodos de tiempo
definidos como t.>.1,. r, y ?se proporcionan en funcin de la comente de colector. Su impacto
sobre la velocidad de respuesta de la salida del colector se define por larespuesta de la comente
de colector de la figura 4.56. El tiempo total necesario para que el transistor cambie del estado
"apagado" al "encenciido" est desiznaao como tencendidoy definido por
siendo r, el tiempo de retardo entre el estado de cambio de la entrada y el comienzo de una

respuesta en la salida. El elemento de tiempo rr es el tiempo de subida del 10 al 90% del valor
final.
Transistor "encendido"
Transistor '%pasado"
J.
J.
I
Figura 4.56 Deiinicin de los intervalos de tiempo de una formade onda de pulso.
El tiempo total que requiere un trarsistor para cambiar del estado "encendido" al "apagado" se le conoce como raparado y se define as
(4.48)
donde 5 es el tiempo de almacenamiento y rfes el tiempo de bajada del 90 al 10% del valor
inicial.
Para el transistor de propsito general de la figura 3 . 2 3 ~a Ir = 10 mA, se encuentra que
t,
td
- r,
tl=
rencendida =
as que
Y
tapd"sadad
= 13 ns + 25 ns = 38 ns
120 ns
12 ns 13211s
Al comparar los valores anteriores con los siguientes parmetros de un transistor de conmutacion
BSV52L, se observa una de las razones para elegir un transistor de conmutacin cuando surge
la necesidad de ste.
El arte de la localizacin de fallas es un tema tan amplio. que no puede ser cubieno un rango
tan lleno de posibilidades y de tcnicas en unas cuantas secciones de un libro. Sin embargo, un
practicante debe estar enterado de unas cuantas maniobras y medidas que pueden aislar el rea
de problema, y posiblemente encontrar una solucin.
Es muy obvio que el primer paso para poder resolver un problema en una red es entender
el comportamiento de la misma y tener alguna idea de los niveles de voltaje y comente esperados.
Para el transistor que est en la regin activa el nivel dc mesurable ms importante es el voltaje
emisor-base.
Para un transistor "encendido" el voltaje V,, debe estar en la vecindad de 0.7 V.
i-:
-07vsi
-0.3 v (;e
"lit
Figura 4.57 Verificacindel nivel
dc de VBE
Las conexiones adecuadas para medir V, aparecen en la figura 4.57. Obsrvese que
la punta de prueba roja (positiva) se encuentra conectada a La base para un transistor npn y la
negra (negativa) al emisor. Cualquier lectura totalmente diferente del nivel esperado de m s O
menos 0.7 V, como O V, 4 V o 12 V, o si es negativo el valor se debe sospechar de l; por lo
mismo, es mejor verificar las conexiones del dispositivo o la red. Para un transistorpnp pueden
usarse las mismas conexiones, pero debe esperarse una lectura negativa.
Un nivel de voltaje de igual importancia es el voltaje del colector al emisor. Recuerde las
caractersticas generales de un BJT,con los niveles de VcEen lavecindad de 0.3 V que sugieren
un dispositivo saturado, una condicin que no debe existir a menos que se est usando como
interruptor. Sin embargo:
Para el amplificador fpico a transistor que est en la regin activa, VCEest por lo
general entre el 25 y el 75% de Vcc.
Para Vcc = 20 V una lectura de V, entre 1 y 2 V o entre 18 y 20 V como se mide en la
figura 4.58, es cieno que es un resultado fuera de lo comn, y a menos que se conozca otro
diseo para esta respuesta, deben investigarse tanto el diseo como la operacin. Si VcE= 20 V
(con Vcc = 20 V) existen por lo menos dos posibilidades: o bien el dispositivo (BJT) est
31
0.3 V = saturacin
O V = estado de corto circuito
o de conexin obre
Nomalmente unos cuanior volts
o ms
' ~ l r - 1
.,
Figura 4.58 Verificacin del nivel

dc de V,.
Captuio 4 Polarizacin en dc-BJT
daado y tiene las caractersticas de un circuito abierto entre las terminales del colector y
del emisor. o bien una conexin en la malla del circuito del colector-emisor o base-emisor
est abierta como en la figura 4.59, haciendo 1, O mA y VRc = O V.En la fisura 4.59 la
punta de pnieba negra del vlmetro est conectada a la tierra comn de la fuente y la roja a
la terminal inferior del resistor. La ausencia de una corriente del colector y de la cada de
voltaje resultante a travs de Rc darn por resultado una lectura de 20 V. Si el medidor est
conectado a la terminal del colector del BJT, la lectura ser de 0 V. porque V,, est bloqueado del dispositivo activo por un circuito abierto. Uno de los errores ms comunes en
la experiencia de laboratorio es el uso del valor errneo de la resistencia para un diseo
dado. Imagine el impacto del uso de un resistor de 680 R para R, en lugar del valor de
diseo de 680 kR. Para Vcc = 20 V y una configuracin de polarizacin fija. la corriente
de base resultante seria
IB =
20 V
0.7 V
v,,
= 20 v
::T
/
-i
= 28.4 mA
680 R
en lugar del valor deseado de 28.4 pA, juna diferencia significativa!
Una corriente base de 28.4 mA es cierto que colocara al diseo en una regin de
saturacin y es posible que se dae el dispositivo. Ya que los valores reales de los resistores
a menudo son diferentes de los valores de los cdigos de color nominales (recuerde que
los valores de tolerancia de los resistores), es una buena inversin de tiempo hacer la
medicin de un resistor antes de insertarlo en la red. El resultado ser tener valores reales
ms cercanos a los niveles tericos y cierta seguridad de que el valor correcto de la resistencia se utiliza.
Habr momentos en que suigir la frustracin. Se habr verificado el dispositivo en un
trazador de curvas u otro instrumento para probar BJT y parecer correcto. Todos los niveles
de los resistores parecen adecuados, las conexiones se ven slidas y se ha aplicado la fuente
adecuada de voltaje, qu sigue? Ahora, la persona encargada de resolver el problema debe
esforzarse para lograr un mayor nivel de sofisticacin. Podra ser que la conexin interna
entre el cable y la conexin final de una punta est daada? Cuntas veces el simple hecho
de tocar una punta crea una situacin "correcta o incorrecta" entre las conexiones? Quiz la
fuente fue encendida y ajustada en el voltaje correcto, pero el control de limitacin de comente se dej en cero, evitando el nivel adecuado d e corriente segn lo demanda el diseo
de la red. Obviamente, mientras ms sofisticado es el sistema, ms extenso el rango de
posibilidades. En cualquier caso, uno de los mtodos ms efectivos para verificar la operacin de una red es probando varios niveles de voltaje respecto a la tierra y al conectar la
punta de pmeba negra (negativa) de un vlmetro a tierra y "tocando" las terminales importantes con la punta de prueba roja (positiva). En la figura 4.60, si la punta roja se conecta
directamente a Vcc,se deben leer VCc volts, porque la red tiene una tierra comn para la
fuente y los componentes de la red. En V, la lectura debe ser menor por la cada a travs de
R, y VE debe ser menor que Vc por el voltaje colector emisor VcE.La falla en cualquiera
de estos dos puntos sirve para registrar lo que podna parecer un nivel razonable y ser
autosuficiente para definir la falla o el elemento defectuoso. Si V R cy V R cson valores razonables pero VCE= O V,existe la posibilidad de que el BJT est daado y presente un equivalente de cono circuito entre las terminales del colector y del emisor. Antes dijimos que si VcE
registra un nivel de aproximadamente 0.3 V, como seala VCE= VC - V E (la diferencia entre
los dos niveles como se midi arriba), la red puede estar saturada con un dispositivo que est
o no defectuoso.
Parecera obvio, a partir del anlisis anterior, que la seccin de vlmetro de un VOM
o DMM es muy importante en el proceso de localizacin de fallas. Por lo general, los
niveles de corriente se calculan a partir de los niveles de voltaje a travs de los resistores,
en lugar de "romper" la red para insertar la seccin de miliampermetro de un multmetro.
En los diagramas grandes se ofrecen los niveles especficos de voltaje respecto a la tierra,
para facilitar la verificacin e identificacin de las posibles reas d e problemas. Para las
redes cubiertas en este captulo se deben considerar los niveles tpicos dentro del sistema,
como lo defini el potencial aplicado y la operacin general de la red.
4.10 Tcnicas para la localizacin de fallas
Figura 4.59 Efecto de una

conexin pobre o un dispositivo
danado.
"CC
4,60
de
de los
respecto a
tierra.
187
El proceso de localizacin de fallas es una verdadera pmeba para comprender claramente

el comportamiento adecuado de una red y su habilidad para aislar las reas problemticas
utilizando unas cuantas medidas bsicas con los instrumentos apropiados. La experiencia es la
clave, y sta vendr nicamente con la exposicin continua a los circuitos prcticos.
EJEMPLO 425
Es importante basarse en las lecturas ofrecidas en la figura 4.61 para determinar si la red est
operando adecuadamente, y si no lo est, encontrar la posible causa.

ejemplo 4.25.
Solucin
Los 20 V en el colector revelan inmediatamente que Ic = O mA, debido a un circuito abierto o

a un transistor que no est operando. El nivel de VR8= 19.85 V tambin revela que el transistor
est en "apagado" porque la diferencia de Vcc - VRh= 0.15 V es menor que la necesaria para
encender el transistor y proporcionar algn voltaje para VE.Si se asume una condicin de cono
circuito desde la base al emisor, se obtiene la siguiente comente a travs de R,.
la cual asemeja a la obtenida de
Si la red se encontrara operando de manera adecuada, la comente de base deberla ser
Por tanto, el resultado es que el transistor est daado en una condicin de corto circuito entre
la base y el emisor.
EJEMPLO 426
188
Basndose en las lecturas que aparecen en la figura 4.62, determinar si el transistor se encuentra"encend'idon y si la red est operando de manera correcta.
Captuio 4 Polarizacin en dc-JT
Solucin
Si nos basamos en los valores de los resistores R , y R? y la magnitud de Vcc, el voltaje V, =
4 V parece adecuado (y de hecho lo es). Los 3.3 Ven el emisor son el resultado de una cada de
0.7 V a travs de la unin base-emisor del transistor lo que sugiere un transistor "encendido".
Sin embarso. los 20 V en el colector revelan que lc = O mA. aunque la conexin a la fuente
debe ser "slida" o los 20 V no apareceran en el colector del dispositivo. Existen dos posibilidades: o bien puede existir una conexin pobre entre Rc y la terminal del colector del transistor. o el transistor tiene abierta la unin base-colector. Primero se verifica la continuidad en la
unin del colector utilizando un hmetro. y si est bien. debe verificarse el transistor usando
uno de los mtodos descritos en el capitulo 3.
4.1 1
TRANSISTORES PNP
figura 4.62 Red para el ejemplo 4.26.
Hasta ahora. el anlisis se ha limitado totalmente a los transistores npn para asegurar que el
andlisis inicial de las configuraciones bsicas sean lo ms claras posible y simplificadas para
no intercambiar entre los tipos de transistores. Por fortuna. el anlisis de los transistores pnp
sisue el mismo patrn que se estableci para los transistores npn. Primero se calcula el nivel de
I,, sesuido por la aplicacin de las relaciones adecuadas de los transistores para determinar la
lista de las cantidades que se ignoran. La nica diferencia entre las ecuaciones resultantes para
una red en la que se reemplaz un transistor npn por un transistor pnp es la seal asociada con
las cantidades en particular.
Como se observa en la figura 4.63. la notacin de doble subndice contina de manera
normal. como ya se mencion. Sin embargo. las direcciones de las corrientes se invirtieron
para reflejar las direcciones reales de conduccin. En caso de que se utilicen las polaridades
definidas de la figura 4.63, tanto V,, como VcEsern cantidades negativas.
La aplicacin de la ley de voltaje de Kirchhoff a la malla base-emisor dar por resultado la
siguiente ecuacin para la red de la figura 4.63:
La sustitucin de Ir = (B + 1)1, y solucin para 1, da por resultado
La ecuacin resultante es la misma que la ecuacin (4.17) excepto por el signo para VBE.
Sin embargo, en este caso VBE= -0.7 V y la sustitucin de los valores resultar el mismo signo
para cada trmino de la ecuacin (4.49) y la ecuacin (4.17). Considere que la direccin de 1,
ahora se defini como opuesta para un transistor npn, segn la fisura 4.63.
Para VcE la ley de voltaje de Kirchhoff se aplica a la malla colector-emisor, dando por
resultado la sisuiente ecuacin:
Sustituyendo 1, r Ic da
La ecuacin resultante tiene el mismo formato que la ecuacin (4.19). pero el signo antes
de cada trmino en el miembro de la derecha ha cambiado. Debido a que Vcc ser mayor que
la magnitud del trmino subsiguiente, el voltaje VcE tendr un signo negativo, como se pudo
observar anteriormente.
4.1 1 Transistores pnp
Figura 4.63 Transistor pnp en

una configuracinde
estabilizacin en emisor.
-<
EJEMPLO 427
Calcule VcEpara la configuracin de polarizacin por divisor de voltaje de la figura 4.64.
Figura 4.64 Transistor pnp en una

configuracin de polarizacin por divisor
de voltaie.
Solucin
Probando la condicin
PRE > IOR,

da por resultado
(120)(1.1 m )
>
lO(10 kR)
132 k R
>
100 k R (satisfecha)
Si se resuelve para V,, se tiene
Obsrvese la similitud en el formato de la ecuacin con el voltaje resultante negativo para VE.
La aplicacin de la ley de voltaje de Kirchhoff alrededor de la malla base-emisor genera
+VE - VBE - VE =
VE = v,
V,,
Sustituyendo los valores, se obtiene
Ntese cmo en la ecuacin anterior se utiliza la notacin de subndice sencillo y doble. Para
un transistor npn la ecuacin VE = VB - VBEsena exactamente la misma; la nica diferencia
aparece cuando se sustituyen los valores.
La comente
Para la malla colector-emisor:
Sustituyendo IE
Ic y acomodando los trminos, se tiene
vcE = -vcc +
Ic(Rc + RE)
Sustituyendo los valores, da

V , = -18 V
(2.24 mA)(2.4 kQ
= -18 V
7.84 V
1.1 kR)
= -10.16 V
La estabilidad de un sistema es una medida de la sensibilidad de una red hacia las vaiaciones
en sus parmetros. En cualquier amplificador que utiliza un transistor, la corriente del colector
1, es sensible a cada uno de los siguientes parmetros:
p: se incrementa con el aumento en h temperatura
1 V,, / :decrece aproximadamente 7.5 mVpor incremento en grado Celsius ('C) en la

temperatura
&o (corriente de saturacin inversa): duplica su valor por cada 10 "Cde incremento
en la temperatura
Cualquiera o todos estos factores pueden causar que el punto de polarizacin cambie del
punto de operacin diseado. La tabla 4.1 describe la forma en que ICo y VBEcambiaron con
el incremento en la temperatura para un transistor en particular. A temperatura ambiente (cerca
de 25 'C) Ice = 0.1 nA, mientras que a 100 OC (punto de ebullicin del agua) ICo es aproximadamente 200 veces mayor a 20 nA. Para la misma variacin en temperatura, B se increment
de 50 a 80 y VBEcay de 0.65 a 0.48 V. Recuerde que 1, es muy sensible al nivel de VHE.
especialmente para los niveles ms all del valor del umbral.
TABLA 4.1 Variacin de los parmetros de un transistor
de silicio con La temperainra
(m
El efecto de los cambios en la comente de fuga (I,,) y la ganancia de comente sobre el punto
de polarizacin de dc se demuestra por las caractensticasde colector para emisor-comn de las-,if
4.65a y 4.65b. La fi,wa 4.65 muestra la foima como cambian las caractensticas de colector del
transistor desde una temperaturade 25 "C a una temperaturade 100 'C. Obsrvese que el incremento
si,acativo en la comente de fuga no solamente causa que las curvas se eleven sino que tambin
existe un incremento en la beta, se& se observa a travs del mayor espaciamiento enhr: las curvas.
Se puede especificar un punto de operacin mediante el dibujo de la recta de carga de dc
del circuito sobre la grfica de las caractensticas de colector, y notando la interseccin de la
recta de c a s a y la comente de base de dc establecida por el circuito de entrada. Se marca un
Debido a que el circuito de polkzacin
punto de forma arbitraria en la figura 4.6% en 1, = 30
fija proporciona una comente de base cuyo valor depende aproximadamente del voltaje de la
fuente de alimentacin y el resistor de la base, ninguno se ve afectado por la temperatura o el
cambio en la comente de fuga o en la beta, pero existir la misma magnitud de la comente de
base a altas temperaturas, segn se indica en la grfica de la figura 4.65b. Como lo muestra la
figura, dar por resultado el cambio del punto de polarizacin de dc a una mayor comente de
colector y a un menor voltaje colector-emisor en el punto de operacin. En el extremo, el
transistor no podra llevarse a saturacin. En cualquier caso, el nuevo punto de operacin
puede no ser satisfactorio y ocasionar una distorsin considerable debido al cambio del punto
de polarizacin. Un mejor circuito de polarizacin es el que estabilizar o mantendr la polari4.12 Estabilizacin de la polarizacin
Figura 4.65 Cambio en el punto de polarizacin de dc (punto Q) debido al cambio en la

temperatura: a) 25'C: b) 100PC.
dad de dc establecida inicialmente, de forma que el amplificador puede utilizarse en un ambiente de temperatura variable.
Factores de estabilidad, S(Zc,),
S(V& y Sm
Se defini un factor de estabilidad S para cada uno de los parmetros que afectan la estabilidad
de la polaridad. segn se lista a continuacin:
En cada caso el smbolo delta (A) significa un cambio en dicha cantidad. El numerador de cada
ecuacin es el cambio en la comente del colector, segn se estableci mediante el cambio de
la cantidad en el denominador. Para una configuracin en particular, si un cambio en Ice
no puede producir un cambio significativo en I,, el factor de estabilidad definido por S(l,,) =
N, /N,, ser muy pequeo. En otras palabras:
Las redes que son muy estables y relativamente insensibles a las variaciones en la
temperatura tienen bajos factores de estabilidad.
Parecena ms apropiado en algunas ocasiones considerar las cantidades definidas por las
ecuaciones (4.51 a 4.53) como los factores de sensibilidad porque:
Captulo 4 Polarizacin en dc-JUT
Mientras ms alto es el factor de estabilidad, mayor sensibilidad tendr la red a las

variaciones de dicho parmetro.
El estuaio de los factores de estabilidad requiere de: conocimiento del c.dlculo diferencial.
Sin embargo, el propsito aqu es revisar los resultados del anlisis matemtico y realizar una
evaluacin total de los factores de estabilidad para las configuraciones de polarizacin ms
comunes. Gran cantidad de literatura referente a este tema est disponible. y si el tiempo lo
permite se le propone leer ms acerca del tema.
CONFIGURACI~NDE POLARIZACI~NEN EMISOR

Un anlisis de la red para la configuracin de polarizacin en emisor dar por resultado
(4.54)
Para R,l R, 9 (p+ 1). la ecuacin (4.54) se reducir a la siguiente:
segn se indica en la grfica de S(/,,)
en funcin de R, IR, en la figura 4.66.
Figura 4.66 Variacin del factor

de estabilidad S(/& con el
cociente de resistor R,/R, para la
conliguracin de polarizacin en
emisor
Para R, IR,
la figura 4.66):
e l . la ecuacin (4.54) se aproximar al siguiente nivel (segn se muestra en
revelando que el factor de estabilidad se acercar a su nivel ms bajo mientras RE se vuelve lo

suficientemente grande. Sin embargo, considere que un buen control de la polarizacin normalmente requiere que RBsea mayor que R,. Por tanto, el resultado es una situacin donde los
mejores niveles de estabilidad estn asociados con un criterio pobre de diseo. Obviamente,
debe existir un compromiso que satisfaga tanto a la estabilidad como a las especificaciones de
polarizacin. Es importante observar en la figura 4.66 que el valor ms bajo de S(&) es 1,
revelando que Ic siempre se incrementar a un ritmo igual o mayor que I,,.
Para el rango donde R,/R, flucta entre 1 y (P + l), el factor de estabilidad se encontrar
determinado por
4.12 Estabilizacin de la polarizacin
segn se muestra en la figura 4.66. Los resultados revelan que la configuracin de polarizacin
en emisor es muy estable cuando la relacin de R, 1 RE es tan pequea como sea posible, y es
menos estable cuando dicha relacin se acerca a (P+ 1).
1
EJEMPLO 428
Calcular el factor de estabilidad y el cambio en Ic desde 25 "C hasta 100 % para el transistor
definido por la tabla 4.1 para los siguientes arreglos de polarizacin en emisor.
a) R, 1RE = 250 (R, = 250RE).
b) R, 1RE = 10 (R, = ]ORE).
c) R,lRE=O.Ol(RE=lOORB).
Solucin
1
51
250
25 1
+ 250
301
4253
la cual empieza a acercarse al nivel definido por
+ 1 = 51
AIc = [S(l,o)l(Ncl,,) = (42.53)(19.9 nA)

E 0.85 pA
= 1.01
la cual se encuentra muy cercana al nivel de 1 del pronstico si R,IRE
<1
El ejemplo 4.28 revela cmo los niveles ms bajos de Ico pasa el transistor BJT modemo
mejoraron el nivel de estabilidad de las confi,waciones de polarizacin bsicas. Aun cuando el
cambio en lces considerablementediferente en un circuito con una estabilidad ideal (S = l), de uno
con un factor de estabilidad de 42.53.el cambio en 1, de una comente en dc que se fij,por ejemplo,
en 2 mA, sena de 2 mA a 2.085 mA en el peor caso, lo cual es obviamente lo suficientemente
pequeo como para que lo ignoren la mayona de las aplicaciones.Algunos transistores de potencia
exhiben mayores comentes de fuga, pero para la mayor parte de los circuitos amplificadores los
niveles ms bajos de Icohan tenido un impacto muy positivo sobre la cuestin de la estabilidad.
Para la configuracin de polarizacin fija, si se multiplican el numerador y el denominador de la ecuacin (4.54) por RE y se hace a RE = O R. resultar la siguiente ecuacin:
(4.58)
Captuio 4 Polarizacin e n dc-BJT
Obsrvese que la ecuacin resultante asemeja el valor mximo para la configuracin de

polarizacin en emisor. El resultado es una configuracin con un factor de estabilidad pobre y
una alta sensibilidad a las variaciones de Ico.
Configuracin de polarizacin por divisor de voltaje

Recuerde de la seccin 4.5 el desarrollo de la red equivalente de Thvenin que aparece en la
figura 4.67, para la configuracin de polaizacin por divisor de voltaje. Para la red de la figura
4.67 la ecuacin para S(lco) es la siguiente:
Ntense las similitudes con la ecuacin (4.54), donde se determin que S(lm) tenia su
nivel ms bajo y la red tena su mayor estabilidad cuando RE > R,. Para la ecuacin (4.59), la
condicin correspondiente es RE > RThO bien, R,,IRE debe ser tan pequeo como sea posible.
puede ser mucho menor que la
Para la configuracin de polarizacin por divisor de voltajeyRTh
correspondiente Rg en la configuracin de polarizacin en emisor y aun as tener un diseo
efectivo.
Configuracin de polarizacin por retroalimentacin (RE= O Q)

En este caso,
Debido a que la ecuacin es similar en formato a la que se obtuvo para las configuraciones de
polarizacin en emisor y de polarizacin por divisor de voltaje' tambin aqu pueden aplicarse
las mismas conclusiones respecto a la relacin de RB IRc.
Impacto fsico
El tipo de ecuaciones que se desarrollaron arriba, a menudo fallan en cuanto a proporcionar un
sentido fsico para el motivo, por el cual las redes se comportan de la forma en que lo hacen.
Ahora se sabe de los niveles relativos de estabilidad y cmo la eleccin de los parmetros
puede afectar la sensibilidad de la red, pero sin estas ecuaciones quiz resulte difcil explicar
con palabras por qu una red es ms estable que otra. Los prrafos siguientes intentan llenar
este vaco auavs del uso de alsunas de las relaciones bsicas asociadas con cada confi:uracin.
Para la configuracin de polarizacin fija de la figura 4.68a, la ecuacin para la comente
de base es la siguiente:
con la comente del colector determinada por
Si I, como se indica en la ecuacin 4.61 debe incrementarse debido a un incremento en

que intente compensar este incremento que no se
desea en el nivel de comente (suponiendo que V, permanezca constante). En otras palabras,
el nivel de lccontinuara elevndose con la temperamra con I,, manteniendo un valor prcticamente constante; por lo mismo, sena una situacin muy inestable.
Sin embargo, para la configuracin de polarizacin en emisor de la figura 4.68b, un aumentoen Ic debido a un incremento en Im causar que el voltaje VE=IER,zIcRE se incremente.
El resultado sena una cada en el nivel de 1,. segn se determina en la siguiente ecuacin:
Ice, no existe nada en la ecuacin para 1,
Figura 4.67 Circuito equivalente

para la configuracin de divisor
de voltaje.
Figura 4.68 Revisin de las redes
polarizacin y del factor de

estabilidad S(/&.
(al
Una cada en 10. tendr el efecto de reducir el nivel de 1L, a travs de la accin del transistor.
y por 10 mismo compensa la tendencia de 1, a incrementarse por un aumento en la temperatura.
En total, la configuracin es tal que existe una reaccin hacia un incremento en 1,. que tender
a oponerse al cambio en las condiciones de polarizacin.
La confi,wacin de retroalimentacin de la figura 4 . 6 8 ~opera de la misma forma que la
confi,wcin de polarizacin en emisor cuando Ilegaa los niveles de estabilidad.Si 1, se incrementa
debido al aumento en la temperahua, el nivel de VRc se elevar en la siguiente ecuacin:
y el nivel de 1, se reducir. El resultado es un efecto estabilizador como el descrito para la

configuracin de polarizacin en emisor. El lector debe estar enterado de que la accin descrita
amiba no sucede en una secuencia paso por paso. En su lugar. se trata de una accin simultnea
para mantener las condiciones de polarizacin establecidas. En otras palabras, en el mismo
instante en que I, empiece a incrementarse, la red captar el cambio y tendr lugar el efecto de
balanceo que se describi antes.
La ms estable de las configuraciones es la red de polarizacin por divisor de voltaje de la
figura 4.68d. Si se satisface la condicin /3RE 9 IOR,, el voltaje V8 permanecer rezonablemente constante para los niveles cambiantes de Ic. ~l;oltaje base-emisor de la configuracin
est determinado por V8, = V, - VE. Si 1, se incrementa, VE aumentar como se menciona
amba, y para un VE constante el voltaje V,, caer. Una cada en V,, establecer un nivel bajo
de I,, que tratar a su vez de compensar el nivel de aumento de Ir.
S(VB3:
El factor de estabilidad definido por
resultar en la siguiente ecuacin para la configuracin de polarizacin en emisor:
Sustituyendo RE = O R, como ocume con la configuracin de polarizacin fija, dar por

resultado
La ecuacin (4.64) puede escribirse de la siguiente forma:
Sustituyendo la condicin (P + 1)
+ Rg iREresultar la sisiente ecuacin para S(V,,):

(4.67)
revela que mientras ms ,orande sea la resistencia RE.menor ser el factor de estabilidad y ms
estable el sistema.
Determine el factor de estabilidad S(V,,) y el cambio en lc desde 25 "C basta 100 "C para el
transistor sealado en la tabla 4.1 para los siguientes arreglos de polarizacin.
a) Polarizacin fija con R, = 240 kR y B = 100.
b) Polarizacin en emisor con R, = 240 kR, RE = 1 kR y P = 100.
c) Polarizacin en emisor con R, = 47 kR, RE = 4.7 kR y B= 100.
Solucin
a)
La ecuacin (4.65):
S(VBE) =
R*
b) En este caso, (p + 1) = 101 y Rg i RE = 240. La condicin (P + 1) RBiREno est satisfecha. y no permite el uso de la ecuacin (4.67) y requiere del uso de la ecuacin (4.64).
La ecuacin (4.64):
-B
S(VBE) =
R,
(B
1) RE
la cual es aproximadamente 30% menor que el valor de polarizacin fija debido al trmino
adicional ( p + l)RE en el denominador de la ecuacin S(V,,).
C)
En este caso,
(p
1) = 101 %
2 = -=
RE
10 (satisfecha)
4.7 kR
EJEMPLO 4 2 9
La ecuacin (4.67):
S(VBE) =
-RE
En el ejemplo 4.29 el incremento de 70.9 p A tendr un impacto en el nivel de 1, . Para una

situacin donde ICo= 2 mA, la comente resultante del colector aumentar a
IcQ= 2 mA
70.9 pA
= 2.0709 mA
un incremento de 3.5%.
Para la configuracin por divisor de voltaje el nivel de RBse cambiar aR,, en la ecuacin
(4.64) (segn se defini en la figura 4.67). En el ejemplo 4.29, al utilizar una de R - 47 kQ
8resulta ser un diseo cuestionable. Sin embargo, ser R,, para la configuracin del divisor de
voltaje; sin embargo, puede ser de este nivel o uno menor y todava mantener buenas
caractensticas de diseo. La ecuacin resultante para S(VBE)para la red de retroalimentacin
ser similar a la de la ecuacin (4.64) con RE reemplazada por Rc.
so:
El ltimo factor de estabilidad que se investigar es el de S@. El desarrollo matemtico
es ms complejo que el que se encontr para S(ICO)y para S(VBE),como lo da a entender la
siguiente ecuacin para la configuracin de polarizacin en emisor:
La notacin I,, y p, se utiliza para definir sus valores bajo un conjunto de condiciones de
red, mientras que la notacin p, se usa paradescribir un nuevo valor de beta como lo establecen
causas como un cambio en temperatura,la vanacin de P del mismo transistor o un cambio de
transistores.
--
EJEMPLO 430
Calcule 1 a una temperatura de 100C e Ic = 2 mA a 25 'C. Utilice el transistor descrito

C@
en la tabla 4.1, donde P, = 50 y P2 = 80 y un Cociente de resistencia RBIRE de 20.
Solucin
La ecuacin (4.68):
Ic1(1 + R,lRE)
S(P) =
Pi(l +
Capitulo 4 Polarizacin en dc-BJ'i
P2 + RBlRE)
En conclusin, la comente del colector cambi de 2 m4 a una temperatura ambiente a 2.25

mA a 100 O C , representando un cambio de 12.5%.
La configuracin de polarizacin fija est definida por S(P) = I,, lb, y la RE de la ecuacin
(4.68) puede reemplazarse por R1., para la configuracin del divisor de voltaje.
Para la configuracin de retroalimentacin en colector con RE = O Q,
Resumen
Ahora que se presentaron tres factores de estabilidad imponantes, el efecto total sobre la corriente del colector puede calcularse utilizando la siguiente ecuacin:
uc=
S(lco)Mco + S(VBt)AllgE + S(BAP
(4.70)
Al principio, la ecuacin puede parecer muy compleja, pero tome en cuenta que cada
componente slo es un factor de estabilidad para la configuracin multiplicado por el cambio
resultante en un parmetro entre los lmites de inters de temperatura. Adems, la Aic que debe
determinarse simplemente es el cambio en Ir a partir del nivel a una temperatura ambiente.
Por ejemplo. si se examina la configuracin de polarizacin fija, la ecuacin (4.70) se
conviene en la siguiente:
despus de sustituir los factores de estabilidad como se deriv en esta seccin. Ahora, se usar
la tabla 4.1 para encontrar el cambio en la comente del colector para un cambio de temperatura
desde 25 C
' (temperatura ambiente) a 100 "C (el punto de ebullicin del agua). Para este rango
la tabla revela que
iU,, = 20 nA
AV,,
- 0.1 nA = 19.9 nA
= 0.48 V - 0.65 V = 4 . 1 7 V (obsrveseel signo)
Empezando con una comente de colector de 2 mA con una RE de 240 kR, el cambio
resultante en 1, debido a un incremento en la temperatura de 75 "C es el siguiente:
el cual es un cambio significativo debido principalmente al cambio en P. La comente de colector

aument desde 2 mA a 3.236 mA, pero esto era esperado, en el sentido que se reconoce en el
contenido de esta seccin, que la configuracin de polarizacin fija es la de menor estabilidad.
Si se hubiera utilizado la configuracin ms estable del divisor de voltaje, con un cociente
de R,,lR,=
2 y RE = 4.7 Q, entonces
4.12
Estabilizacin de la polarizacin
La comente de colector resultante es de 2.077 mA o esencialmente 2.1 mA, comparada

con los 2.0 mA a 25 "C. La red es obviamente mucho ms estable que la con iguracin de
polarizacin fija, como se seal en anlisis anteriores. En este caso S(P) no paso por encima
de los otros dos factores, y los efectos de S(VeE)y de S(lco) fueron por cual muy importantes.
A temperaturas mayores los efectos de S(lco) y de S(V& sern mayores que para S(lli) para el
dispositivo de la tabla 4.1. Para temperaturas abajo de los 25 "C 1, disminuird con niveles
crecientes de temperaturas negativas.
El efecto de S(I,,) en el proceso de diseo se convierte en una preocupacin menor,
debido a las mejores tcnicas de manufactura que continan disminuyendo el nivel de Im =
loa.Tambin debe mencionarse que para un transistor en particular la variacin en los niveles
de GBO
y VBEde un transistor a otro en un lote es casi despreciable, comparada con la variacin
en beta. Adems. los resultados del anlisis anterior sustentan el hecho de que para un buen
diseo estable:
El cociente R, 1RE o RThi RE debe ser lo ms pequeo posible con las debidas
consideraciones en todos los aspectos del diseo, incluyendo la respuesta en ac.
Aunque el anlisis anterior puede resultar confuso porque las ecuaciones son muy complejas para algunas de las sensibilidades, el propsito es desarrollar un alto grado de precaucin sobre los factores que se involucran en un buen diseo y para estar mas cerca de los
parmetros de los transistores y el impacto que ejercen sobre el funcionamiento de la red. El
anlisis de las secciones anteriores fue para las situaciones idealizadas con valores invariables
de parmetros. Ahora, se debe estar consciente de cmo puede variar la respuesta en dc del
diseo con las variaciones de los parmetros de un transistor.
4.13
ANLISISPOR COMPUTADORA
Esta seccin contiene un anlisis de la red del divisor de voltaje del ejemplo 4.7 y se necesita
recumr tanto a BASIC como a PSpice. Adems, proporciona una excelente oportunidad para
comparar las ventajas relativas de cada uno.
PSpice (versin DOS)
4.69 Red para ser

analizada utilizando PSpice
~&i~ura
La red del ejemplo 4.7 se ha redibujado en la figurz 4.69 con los nodos esco,oidos para el
anlisis PSpice. El archivo de entrada aparece en la fisura 4.70. Ntese que todos los parmetros
se definieron entre los nodos indicados, asumiendo al primer nodo como el de mayor potencial.
El formato del enunciado del transistor es su entrada .MODEL como lo sealamos en el captulo
3. Si las cantidades especficas como I ( R C ) = IRc = Ic y V(3.4) = Vc.se requieren en lugar de
un simple listado de todos los voltajes nodales. debe aadirse un enunciado de control .DC
como se indica. En el enunciado .DC se especifica la fuente al nivel necesario. Si se repiten los
22 V como en este caso, el anlisis nicamente se har en este nivel. Si el segundo nivel es
distinto, el paquete desarrollar el anlisis a cada nivel en y entre los dos niveles utilizando un
incremento definido como la entrada siguiente, en este caso 1 V. Sin embargo, debido a que los
22 V se repiten en este enunciado de control .DC, se requiere el 1 V para completar el formato
Figura 4.70 Archivo de entrada

para el anlisis con PSpice de la
200
DC Biasing of BJT
Fig.
VCC 2 O 22v
Rl 2 1 39K
R2 1 0 3.9K
RC 2 3 10K
RE 4 O 1.SK
CE 4 O SOUF
Q l 3 1 4 W
.nODEL QN NPN(BF-140 IS.MI vcc 22 22 1
.PRINT DC I(RC) V ( 3 , 4 )
.OPTIONS NOPAGE
.m
Captulo 4 Polarizacin en dc-Ei.Ti
c B i a s -
.*.*
of LUZ
- Pig.
..--.---"..,---eT..~..c~~.,~.':':.;.,o:
.
. ..
~.
...
4.69
, .
y O~cnrpnow
;,
. >,...
: _ - .,
.,.
,e . ,
> .
. . ,.,..>
.- : ., .. . ,
~
+*+~.*w*u+****r++*r~*h*b*++::*er*+***..t*t*~t~*t?m~~~~~,.
WX: 2
22v
R1 2 1 3 9 R
R2 1
RC 2
RE 4
CB 4
0 3.9s
3 10K
O 1.S
O 50UP
Q l 3 1 4 Q N
.lDEZ QN RPII(BPs140 15-2ie-IS)
.DC VCC 22 22 1
m
.W
T DC I(X) V ( 3 . 4 )
.ORIMIS YOpnoE
.m5
Fwra 4.71 Archivo de salida para el anlisis con PSpice de la red de la figura 4.69
de la instruccin, pero se omite en la secuencia operacional. La instruccin .PRINT puede

escribirse despus para especificar las cantidades deseadas en el listado del archivo de salida.
El archivo de salida aparece en la figura 4.7 1 con la lista de parmetros especificados del
los resultados
modelo y los niveles que se desean de salida. Tanto para Icqcomo para V
CE e
obtenidos, utilizando PSpice, son una rplica exacta con las soluciones del ejemplo 4.7. Esto
es,lcG = 8.512E44=0.8512 mA y Vck = 1.220Et01 = 12.2 V.
Anlisis con el centro de diseo PSpice para Windows

Con la misma tcnica descrita en el captulo 2, la red de la figura 4.69 puede crearse sobre la
pgina esquemtica como se muestra en la figura 4.72. El transistor y el capacitor no aparecen
en redes anteriores. pero son parte de la biblioteca Get New Part. El capacitor se encuentra
listado en la bibliotecaanalogslb y el transistor Q2N2222 en la biblioteca evalslb. Obsrvese
en evalslb que cuando se selecciona una parte, con el dispositivo apuntador (mouse), sobre el
Q2N2222, aparece un3 descripcin (Description) arriba de la seleccin en la caja de dilogo
Get Part. Recuerde que los VIEWPOINT (puntos de vista) se establecen al elegir la opcin
vcc
+
J
-
22v2
02h2222
1.2588
Figura 4.72 Presentacin esquemtica

de PSpice (Windows) de la figura 4.69.
desde la biblioteca specialslb. Cada VIEWPOINT se coloca con slo primir el botn izquierdo del dispositivo apuntador. Para terminar el proceso oprima el botfon derecho del apuntador. La comente del colector ser recogida por la opcin IPROBE de la biblioteca specialslb,
como se muestra en la rama del colector de la red. Tome en cuenta que la comente que debe
captarse se site en el crculo ms cercano a la curva interna. porque sta significa la escala de
medicin.
En la figura 4.69 la beta del transistor es 140 y la corriente de saturacin se ha inicializado
en 2E-15A. Una vez en el esquema, al oprimir el smbolo del transistor (slo una vez) y tecleando Edit, en la barra de men, aparecer una lista de opciones donde Model es una de
ellas. Se elige Model y aparecer una caja de dilogo Edit Model. Como nicamente estamos
interesados en cambiar la beta y establecer 1 para esta red, se escoge Edit Instance Model
(elegir modelo ejemplo). Entonces se proporciona una lista para el transistor Q2N2222 y pueden
cambiarse 1s(e Ise) a 2E-15 y Bf a 140. Una vez cambiados. se oprime OK y los parmetros de
la red han sido modificados.
Es muy probable que lamayonade los usuarios de Windows coloquen primero los resistores,
seguidos por el capacitor, transistor y la fuente de voltaje dc. Las lneas se capturan por lo general
al final para completar la red. Sin embargo, el resultado de dicha secuencia es que los nodos
tengan asignados valores numricos de acuerdo con la secuencia en que los elementos fueron
capturados, y las probabilidades sern que no concuerden con el valor numrico asignado a cada
nodo en la figura 4.69. Sin embargo, las referencias de los nodos pueden cambiarse si se elige
Analysis y luego Examine Netlist (examinar lista). Lo mejor sena prever que la introduccin de
un IPROBE requerir de la introduccin de un nodo adicional entre Vcc y la terminal del colector
del transistor. En este caso el nodo adicional (5) fue asignado para asegurar que las referencias de
los nodos sean las mismas que la figura 4.69. Los nmzros asignados podrn cambiarse con una
secuencia insertldelete (insenariborrar) y registrar cuando se abandone la caja de dilogo.
Antes de simular el progama. debe estar seguro de que Probe Seiup (inicializacin de la
prueba) bajo Analysis no est inicializada para ejecutar automticamente Probe aespus de
la simulacin. Esto le ahorrar tener que involucme con la respuesta de h b e antes de ver el
archivo de salida. La respuesta de Probe se examinar en el captulo 8 cuando se analice un sistema
enac.Lasimulac%n& lareddarporresu1tade el archivo de salidade la figura4.73 .El archivo de
la figura 4.73 es una versin cortada y pegada para permitir una concentracin de los elementos ms
importantes del archivo. Obsrvese que la lista neta esquemtica (Schematics Neiit) tiene las
mismas referencias de nodos que la figura 4.69 para cada elemento, y que el transistor se encuentra
listado en la secuencia3-1-4 (colector,base,emisor) como lo requiere la versin DOS. Los pwmebos
del modelo BJT (BJT MODELPARAMETERS) es un listado de los parmetros ms importantes
que definen al transistor Q2N2222. Ntese que IS es 2E-15 y BF (beta) es 140.
Se puede encontrar una descripcin de todos los parmetros listados en THE DESIGN
CENTER Circuit Analysis Reference Manual (manual de referencia del anlisis de circuitos
del Centro de Diseo) de MicroSim Coiporation. Los niveles dc para los diferentes nodos
(respecto a la tierra) son parte de la solucin de polarizacin en pequea seal (Small Signal
Bias Solution). El voltaje VcEdel transistor es de 13.7580 V - 1.2588 V E 12.5 V. que es casi
igual a la solucin DOS. El siguiente listado incluye los distintos niveles de comente y voltaje
de la red y sus parmetros como se definieron mediante el punto de operacin resultante.
Obsrvese que Ic es 0.824 mA comparado con 0.85 1 mA para el anlisis en DOS y que VBEes
0.688 V o aproximadamente 0.7 V como se desea. La beta dc es ahora 55 en lugar del 140
capturado y la beta de ac es 65, la cual ser utilizada para la respuesta en ac. El cambio no
sucedi en la versin DOS porque se pudo seleccionar un transistor npn sin tener que escoger
un modelo en panicular. que tuviera todos sus parmetros de definicin. En la versin de
evaluacin de PSpice para Windows uno debe elegir un transistor de la lista proporcionada y
simplemente modificar los parmetros de definicin lo mejor posible. Los cambios adicionales
se pudieron haber hecho para crear una similitud ms cercana, pero el detalle que se requiere
va ms all de las necesidades de este texto.
Obsrvese en el esquema de la figura 4.72 como los VIEWPORT e IPROBE reflejan los
mismos resultados impresos en el arcnivo de salida. El uso adecuado de VIEWPORT e IPROBE
eliminan la necesidad de estar preocupados acerca de las referencias nodales, porque los voltajes
y las comentes pueden observarse directamente sobre el esquema despus de la simulacin.
Captulo 4 Polarizacin en dc-&n
....
.........................................................................
.....
CIRCUTT DESCRIPTION
'SchmuksNnlin'
oss-m1 3.9k
nJWi-mU39k
-1
R-RC - mSS-msiok
R-RE O $N-OOW 1.5k
C-CE O R . 4 5 0 S
S-m
v-vcc
o cc nv
QQI
i W 3 SN-Wl S N . 4 Q 2 S m - X
"_Y2 S N - m SN_W5 O
".'
BJi MODU P A U M E T W
................
i
...*.........
.
..i....
.
.
.B.
Q2NZW-x
UDU
-~
ViT 1.7
1Ti
TR 46.91MOOE-09
XTB 1.5
.........................................................................
.....
SMAiL SlGNAL BIAS SOLUnON
NODE VOLTAGE
VOLTAGE
NOOE VOLTAGE
TEMPUIANRE
NODE VOLTAGE
2 7 . W DEG C
NODE
VBC
VCE
-1.l8EtOl
1.25ElOl
BETADC 5.SOE41
GM
3.18E-02
RPI
ZMEU))
RO
CBE
C K
CBX
I.MEIOI
1.ME45
5mE-11
239E-12
O.WE+W
Rx
Figura 4.73 Archivo de salida

para la red de la fisura 4.72.
---
203
BASIC
El programa que se desarrollar con BASIC llevar a cabo el mismo anlidis que el otro listado, ir un paso adelante y permitir cambiar la configuracin mediante la especificacin de un
circuito abierto o un corto circuito para los parmetros. Por ejemplo, si R, se hace igual a 1E30
ohms, se trata en esencia de un circuito abierto y que da por resultado una configuracin de
polarizacin en emisor. Si RE se queda en cero ohms con R2 en 1E30 ohms, dar por resultado
una configuracin de polarizacin fija. De esta manera. el rango de aplicaciones se expande y
limita la biblioteca de programas necesarios para hacer el anlisis en un rea en particular.
En la tabla 4.2 aparece un resumen de las ecuaciones utilizadas junto con un resumen de
las variables en la tabla 4.3. Un mdulo de programa que empieza en la Inea 10000 est escrito
en BASIC para realizar los clculos necesarios para el anlisis en dc de la red de la figura 4.69.
La linea 10010 calcula la resistencia de base equivalente de Thvenin de R , en paralelo con
R,. La lnea 10020 calcula el voltaje equivalente de Thvenin en la base. Luego se determina I,
en la lnea 10030 utilizando un voltaje base-emisor de 0.7 V. La lnea 10040 pneba para una
condicin de corte, la que ocurre si el valor de VTes menor que V,, = 0.7 V. en cuyo caso 1,
toma el valor de cero; de otra forma, 1, permanece como se calcul en la Inea 10030. Las
lneas 10060 y 10070 calculan I, e IE. respectivamente.
TABLA 4.2 Eeuaciones y enunciados del programa para el

mdulo de clculos de polarizacin de dc
Ecuacin
TABLA 4.3 Variables para ecuacin y el

programa para el mdulo de
clculos de wlarizacin de dc
Enunciados para el programa

Voriable en la ecuacin
ETh - 0.7
la =
R,
* (0 +
Ic
= 61,
1
, =
(0 +
CC
IB = (VT - 07)I(RT
VE = 1E
V , = V E + 0.7
VB = VE
- IcR,
VcA = 'Jc - VE
1)
RE)
BE
RE
VT
IB
IB
IE = (BETA+ 1 ) ' 1B
V s = IER
Vc = V,,
+ (BETA
l)R,
IC = BETA
l)!,
Variable en el pmgramo
RE
0.7
VC = CC - IC
BETA
IC
RC
CE = VC - VE
1E
VE
La lnea 10090 pnieba la condicin de saturacin de un circuito, y establece Ic (e IE)con

el valor de saturacin. De otra manera, los valores de % e 1, permanecen como se calcularon
previamente. Por tanto las lneas 10100 a 10120 calculan V E ,VEy Vc, respectivamente. La
lnea 10130 calcula VcE y luego el mdulo de programa regresa al programa principal.
El programa principal solicita la entrada de todos los datos adecuados del circuito, como
el mdulo 10000 para hacer los clculos de polarizacin de dc. l o s pasos del programa principal
para imprimir los resultados se proporcionan en la figura 4.74. Una vez ms, obsrvese la
correspondencia que est cerca de los resultados obtenidos antes para lCu y para VCEo.
10 REM
r*'.***'*****r**ri***tt********i*+r**"***.**.********.****
20 REM
30 R W
40 REM
50 REH
DC BIAS CALCUWTIONS OF STANDARD CIRCUIZ

+~***t*etr+tt*+,r+ttttt*tt*-*t*ttt**i*tt**e*********
60 REH
100 PRINT 'Tllis progrdm calculntes the dc bias*
i i a PRINT "Eor a standard circuit as Shown in Eiaure 4.69."
190
200
210
220
INPUT 'VCC=":CC
PRINT
INPUT "Transistor beta=";BEiR
PRINT
230 RPI Now do circuit caicuiations
240 GOSUa
- -. 10000
250 PRlNT "The results of Ic bias calculations are:"
260 PRINT
270 PRINT "Circuit currents:"
280 PRINT "IB=";IB*1000000! ;"UA''
290 PRINT "IC='s;IC~lOOO;"~h"
300 PRINT "IE=*;IE*1000;"mA"
310 PRINT
320 PRINT "Circuit voltages:"
330 PRINT "VB=";VB;"valtsn
340 PRINT "VE="-VE-"
, , v0ltSD
350 PRINT "VC=";VC;"vo:tsm
360 PRINT "VCE=";CE;"voltsn
370 PRINT :PRINT
380 END
10000 R M Module to calculate dc bias of BJT circuit
10010 RT-Rl*(R2/(Rl+R2))
10020 VT;.CC'(RZ
- ,1 (Rl hui l
10030 IB=(VT-.7) / ( R T + ~ B T A ++RE)
~)
10040 REM Test for cutoff condition
10050 IF VTc=.7 TREN IB=O
10060 IC=BETA*IB
10070 IES(BETA+l) *IB
10080 REM Test,for saturation condition
10090 IF IC* (RC+RE)=CI TREN IC=CC/ (RE+RC) :IE-IC
10100 VE=IE*RE
10110 VBcVEc.7
10120 vcscc-IC*RC
10130 CE-VC-VE
10140 RFPURN
~
UUN
This prcgram calculates the dc bias

for a standard circuit as shown in Figure 4.69.
First, enter the folloving circuit data:
RB1=? 39E3
RB2(use 1130 if 'opan']s? 3 . 9 8 3
RE=? 1.5E3
Re=? 10E3
vcc=7 22
Transistor betas? 140
The results of dc bias calculations are:
Circuit currents:
ik= 6.045233 "A
ICF ,8463327 mA
Circuit voltaqes:
Vb= 1.978567 volts
VE= 1.278567 volts
VC= 13.53667 volts
VCE= 12.25811 volts
Figura 4.74 Programa BASlC

para el anlisis de la red d e la
figura 4.69.
p~
PROBLEMAS
(j 4.3 Circuito de polarizacin fija

1. Para la configuracin de polarizacin fija de la figura 4.75. determine:
Figura4.75 Problemas l. 4. 11,

47, 51, 52, 53, 56. 61.
2. Dada la informacin que aparece en la figura 4.76, calcule:
"1
1,.
b) R,.
C)
RB.
d) VCE
3. Dada la informacin que aparece en la figura 4.77, determine:

a) Ir
b) Vc,.
c) P.
d) R,.
I
=
lJlE=4
Y
4. Encuenee la comente de saturacin (Icu,) para la configuracin de polarizacin fija de la figura 4.75.
* 5.
Dadas las caractensticas del transistor BJT de la figura 4.78:

a) Dibuje una recta de carga sobre las caractensticas determinada porE= 21 V y R, = 3 kRpara
una configuracin de polaizacin fija.
b) Escojaun punto de operacin a Iamitad entre el corte y la saturacin. Determine el valor deR,
para establecer el punto de operacin resultante.
c) Cules son los valores resultantes de Ic, y de VCEn?
d) Cul es el valor de fl en el punto de opeiacin?
e ) Cul es el valor de adefinido para el punto de operacin?
O Cul es la comente de saturacin (Ir,,, ) para el diseo?
g) Dibuje la configuracin resultante de polarizacin fija.
h) Cul es la potencia dc disipada por el dispositivo en el punto de operacin?
i) Cul es la potencia proporcionada por V,?
j) Determine la potencia que los elementos resistivos disiparon al tomar la diferencia entre los
resultados de los incisos h e i.
Figura 4.79 Problemas 6. 9, :1.

20.24. 48, 51. 54, 58. 62.
Figura 4.78
Problemas 5. 10. 19, 35.36

6 . Para el circuito de polarizacin con emisor estabilizado de la figura 4.79, determine:
a) la,, .
b) 1,: .
Figura 4.80
Problema 7.
7. Con la informacin que proporciona a figura 4.80, calcule:

a)
b)
C)
d>
e)
R-.
L
R,.
R,.
vc,.
V,.
2.7 kn
8. Con la informacin que ofrece la figura 4.81, determine:

a) P.
b) vcc.
C) RB.
9. Calcule la comente de saturacin para la red de la fi, aura 4.79.
_" 10.
%
polarizacin
Usando las caractensticas
en emisor si sededefine
la figura
un punto
4.78,Qdetermine
en Ice= 4lomA
siguiente
y VcE, =
para
10 V.
una configuracin de 2
a) R c s i V c c = 2 4 V y R E = I . 2 k R .
b) p en el punto de operacin.
c) R,.
d) La potencia disipada por el transistor.
e ) La potencia disipada por el resistor Rc.
'
~ 2.1 \r.
0.68 kR
Figura 4.81
Problemas
Problema 8.
207
* 11.
a) Determine 1, y V, para la red de la figura 4.75.

b) Cambie fl a 135 y calcule el nuevo valor de 1, y V,,para la red de la figura 4.75.
c) Determine la magninid del porcentaje de cambio en 1, y Vcf, utilizando las siguientes ecuaciones:
d) Detemine I c y VCEpara la red de la figura 4.79.

e) Cambie P a 150 y determine el nuevo valor de 1, y V, para la red de la figura 4.79.
f) Determine la magnituddel porcentaje de cambio enI, y VcEusandolas siguientes ecuaciones:
g) En cada una de las ecuaciones anteriores. la magnitud de 0 se increment en un 50%. Compare

el porcentaje de cambio en 1, y Ve para cada configuracin y comente sobre cul parece ser
menos sensible a los cambios en P.
4.5 Polarizacin por divisor de voltaje
12. Para la configuracin de polaizacin por divisor de voltaje de la figura 4.82. determine:
a) 1 , ~ .
13. Con la informacin que ofrece la figura 4.83. determine:

a) 1,.
b) V,.
14. Con la informacin proporcionada en la figura 4.84. determine:

a) 1,.
b) V p
F i r a 4.82 Problemas 12,15,18.

20.24, 49, 51,52,55,59,63.
208
Capiuio 4 Polarizacin en dc-BJT
15. Determine la comente de saturacin (Ic,., ) para la red de la figura 4.82.
16. Determine para la siguiente configuracin de divisor de voltaje de la figura 4.85 utilizando la
aproximacin. si se satisface la condicin establecida por la ecuacin (4.33).
a) lc.
b) Vc,.
c) 1,.
d) VE.
e) v,.
* 17. Repita el problema 16 empleando el sistema exacto (Thvenin) y compare las soluciones. Basndose en los resultados. , e s el sistema aproximado una tcnica vlida de anlisis si la ecuacin
(4.33) esr sarisfecha?
18. a) Determine Ice,, VcEQe 1, , para la red del problema 12 (figura 4.82) con el mtodo aproximado
aunque la condicin establecida por la ecuacin (4.33) no est satisfecha.
b) Determine I,,,. VcEee 1, utilizando el mtodo exacto.
c) Compare las Soluciones ;comente sobre si la diferencia es lo suficientemente grande como
para requerir el respaldo de la ecuacin (4.33) cuando se determine qu mtodo debe utilizarse.
* 19. a) Con las caracterkticas de la figura 4.78. determine Rc y RE para La red del divisor de voltaje
que tiene un punto Q de Ice = 5 mA y VcEo= 8 V . Utilice Vcc = 24 V y Rc = 3RE.
b) Encuentre V,.
C) Determine VB.
d) Encuentre R? si R, = 24 kR suponiendo que PR, > IOR,.
e) Calcule P en el punto Q.
n Pmebe la ecuacin (4.33) y obsrvese si la suposicin del inciso d es correcta.
* 20. a) Determine lc y VcE para la red de la figura 4.82.
b) Cambie P a 120 (50% de incremento) y determine los nuevos valores de lc y V E para la red de
la figura 4.82.
c) Determine lamag~ituddelporcentaje de cambioen Ir y VcEutilizando las siguientes ecuaciones:
Figura 4.85
Problemas 16.17.21
d) Compare la solucin del inciso c con las soluciones que se obtuvieron para c y f del
problema 11. Si no se llev a cabo, obsrvense las soluciones proporcionadas en el
apndice E.
e) Basndose en los resultados del inciso d. cul configuracin es menos sensible a las
vanaciones en pl
* 21. 1 Repita los incisos a a e del problema 20 para la red de la figura 4.85. Cambie P a 180 en el
inciso b.
11 Qu conclusiones generales se pueden hacer respecto a las redes en las cuales se satisface la
condicin PRE > 10RZy las canudades 1, y VCEdeben resolverse en respuesta a un cambio en
4.6 Polarizacin de de por retroaiiientacin de voltaje
0.51 kn
22. Para la configuracin de retroalimentacin del colector de la figura 4.86, determine:

a) lB.
b) 1,.
ci v,.
23. Para la configuracin de retroalimentacin de voltaje de la figura 4.81, calcule:
a) 1.,
470 kQ
b) Vc.
ci V E .
10 KF
d) V c r
>, e
-+
6.2 kCL
p= iw
Problemas
* 24.
a) Determine 1, y VcE para l a red de la figura 4.88.

b) Cambie p a 135 (50% de incremento) y calcule los nuevos niveles de 1, y VCr
c) Resuelva la magnitud del porcentaje de cambio en lc y V,, usando las siguientes ecuaciones:
!
d) Compare los resultados del inciso c con las soluciones de los problemas I I c. 11 f y 20 c.
Cmo se compara la red de retroalimentacin del colector en funcin de las otras corifiguraciones respecto a la sensibilidad a los cambios en
25. Determine el rango de posibles valores para Vc para la red de la figura 4.89 empleando el
potencimetro de I-MQ.
* 26.
Dado V , = 4 V para la red de la figura 4.90, resuelva:

a) VE.
b) lc.
c) vc.
d) VCr
e) 1,.
n p.
*
F w r a 4.88 Problema 24.
27. Con Vc = 8 V para la red de la figura 4.91, determine:

a) 18.
b) 1,.
C) P.
d) vc,.
* 28. Para la red de la figura 4.92, calcule:
a) 1,.
b) 1,.
d -12"
210
q c16V
Captulo 4 Polarizacin en dc-LUT
* 29.
Para la red de la figura 4.93, especifique:

a) 1,.
b) 1,.
c> VE.
d,
",E'
* 30.
Detemine el nivel de Vc e IE para la red de la figura 4.94.
* 31.
Para la red de la figura 4.95. detemline:

a) 1,.
b) V,.
C) V C f .
lo\
b-6v
-le\
4.8 Operaciones de diseno
32. Calcule R, y R, para una configuracin de polarizacin fija si V,, = 12 V. p= 80 e Ice = 2.5 mA
con Vo = 6 V . Utilice valores estndar.
33. Disee una red con estabilizacin en emisor a Ice = +I,,, y V,," = +v,,. Utilice V,, = 20 V .
lc, = 10 mA. p= 120 y R, = 4R,. Utilice los valores estndar.
34. Disee una red de polarizacin por divisor de voltaje utilizando una fuente de 24 V.un transistor
con una beta de 110, y un punto de operacin de I,', = 4 mA y VEC,= 8 V. Elija VE= $V,,. Utilice
valores estndar.
* 35. Con las caractersticas de la figura 4.78. diserie una configuracin de divisor de voltaje que tenga
un nivel de saturacin de 10 mA.y un punto Q a la mitad entre el corte y la saturacin. La fuente
que est disponible es de 28 V y VEy debe ser un quinto de Vc,. La condicin establecida por la
ecuacin (4.33) tambin debe cumplirse para ofrecer un alto factor de estabilidad. Utilice los
valores estndar.
* 36.
Con las caractersticas de la figura 4.78, determine la apariencia de la forma de onda de salida para
la red de la figura 4.96. Incluya los efectos de V,. y determine I,, 1 e %,, cuando V, = 10 V .
Derennine la resistencia colector a emisor en saturacin y en corte.
* 37. Disee el inversor a transistor de la figura 4.97 para operar con una corriente de saturacin de
8 mA empleando un transistor con una beta de 100. Utilice un nivel de 1, igual al 120% de 1, y
valores estndar de resistores.
m,,
p iov
t..
'1
2.4 kR
,
Figura 4.96
Problema 36.
=
F q n 4.97
Problema 37.
Problemas
y bnpadO
para una comente de
2 mA. Obsrvese cmo se utilizan las escalas logxtmicas y la posible necesidad de referirse a la seccin 11.2.
b) Repita el inciso a para una comente de 10 mA. Cmo han cambiado fcnccndidoy fapapado con
el incremento de comente del colector?
C) Dibuje para los incisos a y b la forma de onda del pulso de la figura 4.56 y cmpare los
resultados.
38. a) Con las caractersticas de la figura 3 . 2 3 ~determine

.
t
4.10 Tcnicas para la localizacin de fallas
* 39.
Todas las mediciones de la f i g u r a d 8 revelan que la red no est funcionando de manera adecuada.
Enliste las posibles razones para las mediciones que se obtuvieron.
f
.
(a)
* 40.
Las mediciones que aparecen en la figura 4.99 revelan que las redes no estn operando adecuadamente. Sea especfico al describir por qu los niveles reflejan un problema en el comportamiento
esperado de la red. En otras palabras, los niveles obtenidos sealan un problema muy especfico en
cada caso.
b=i5kR
41. Para el circuito de la figura 4.100:
Figura 4.100
212
Problema 41.
a)
b)
C)
d)
e)
Se incrementa o disminuye V c si R, aument?

Se incrementa o disminuye Ic si P se incrementa?
Qu sucede con la comente de saturacin si paumenta?
Se incrementa o disminuye la comente del colector si Vcc se disminuye?
Qu sucede a VcE si el transistor se reemplaza con uno con una P ms pequea?
42. Conteste las siguientes preguntas acerca del circuito de la figura4.101.

a) Qu le sucede al voltaje Vc si el transistor se reemplazacon unoque tengaun mayor valor de p
b) Qu le pasa al voltaje VCEsi la terminal de tierra del resistor R se abre (no se conecta a la
8:
tierra)?
c) ;Qu le sucede a Ic si el voltaje de la fuente es bajo?
d) Qu voltaje VcEdebe ocumr si launin del msistorbase-emisor fallaal c o n v e h e e n abiera?
e) Qu voltaje VcE debe resultar si la unin del transistor base-emisor falla al convenirse en
cono circuito?
1
F
43. Conteste las siguientes preguntas acerca del circuito de la figura 4.102.
a) Qu le sucede al voltaje Vc si el resistor R, se abre?
b) Qu le pasa al voltaje Va si p se incrementa debido a la temperatura?
c) iCmo se ver afectado VEcuando se reemplace el resistor de colector con uno cuya resistencia
est en el extremo inferior del rango de tolerancia?
d) Si !a conexin del colector del transistor se abre, qu le pasar a VE?
e) Qu puede motivar que VcE tome el valor de cerca de 18 V?
+
4.11 Transistorespnp
44. Calcule Vc, VcE e Ic para la red de la figura 4.103

45. Determine Vc e 1, para la red de la figura 4.104.
46. Determine IE y Vc para la red de la iigura 4.105.
+
Figura4.103 Problema44.
Fira 4.104 Problema 45.
"c
i 4.105 Problema 46.
Problemas
47. Determine lo siguiente para la red de la figura 4.75.

a) S(lc0).
b) S(VBE).
C) S(B) utilizando T, como la temperatura en la que los valores de los parmetros ktn especificados y P(T,) como el 25% mayor que P(T,).
d) Determine eicambio neto en 1, si resulta un cambio en las condiciones de operacin con un incremento de Ic0de 0 2 &A a 10 &A, una cada de VBEde 0.7 Va 0.5 V y un incremento de Pdel25%.
* 48.
* 49.
Para la red de la figura 4.79, determine:

a) SU,,).
b) S(VBE).
c) S(P) utilizando TI como la temperatura en la cual los valores de los parimetros estn especificados y P(T2)como el 25% mayor que P(T,).
d) Determine el cambio neto en 1, si resulta un cambio en las condiciones de operacin con un
incremento del,, de 0.2 pA a 10 pA, una cada de VBEde 0.7 V a 0.5 V y un incremento de P
del 25%.
Para la red de la figura 4.82. determine:
a) S(lco).
b)
c) S(P) utilizando TI como la temperatura en la que los valores de los parmetros estn especificados y P(TJ como el 25% mayor que P(T,).
incremento de Ic, de 0.2 pA a 10 pA, una cada de VBEde 0.7 V a 0.5 V y un incremento de P
del 25%.
* 50.
Para la red de la figura 4.9 1, determine:

a) S(Ico).
b) s(VBE);
C) S(P) ut~llzandoTI como la temperatura en la cual los valores de los parmenos estn especificados y
como el 25% mayor que P(T,).
incremento de I,, de 0.2 pA a 10 pA, una cada de V8, de 0.7 V a 0.5 V y un incremento de
pdel25%.
* 51.
Compare los valores relativos de la estabilidad para los problemas 47 al 50. Lc: resultados para los
ejercicios 47 y 49 pueden enconirarse en el apndice E. ,Sepueden derivar algunas conclusiones
generales a partir de los resultados?
* 52.
a) Compare los niveles de estabilidad para la confi:uracin de polarizacin fija del problema 47
b) Compare los niveles de estabilidad pasa la configuracin de divisor de voltaje del problema 49.
c) Cules factores de los inciso a y b parecen tener mayor influencia sobre la estabilidad del
sistema, o no existe un patrn general sobre los resultados?

53. Lleve a cabo un anlisis PSpice (versin DOS) de la red de la f i f i ~ 4 . 7 5Esto
. es, determine Ic. VcE e 1,.
54. Repita el problema 53 para la red de la figura 4.79.
57. Repita un anlisis PSpice (versin Windows) para la red de la figura 4.75.
61. Desarrolle un anlisis de la red de la figura 4.75 utilizando BASIC. Es decir, determine I,, VcE e 1,.
'Los asteriscos indican uroblemas ms dificiles.
Captulo 4 Polarizacin en dc-EdT
Transistores
de efecto de campo
El transistor de efecto de campo (FET) (por las siglas en ingls de Field Effect Transistor) es
un dispositivo de tres terminales que se utiliza para aplicaciones diversas que se asemejan, en
una gran proporcin. a las del transistor BJT descrito en los captulos 3 y 4. Aunque existen
importantes diferencias entre los dos tipos de dispositivos, tambines cierto que tienen muchas
similitudes que se presentarn a continuacin.
La diferencia bsica entre los dos tipos de transistores es el hecho de que el transistor BJT
es un dispositivo controlado por corrienre como se describe en la fisura 5.1 a. mientras que el
transistor JFET es un dispositivo controlado por voltaje como se muestra en la figura 5 .lb. En
otras palabras. la corriente lc de la figura 5.la es una funcin directa del nivel de 1,. Para el
FET la comente ID ser una funcin del voltaje VG, aplicado al circuito de entrada como se
muestra en la figura 5.lb. En cada caso, la comente del circuito de salida est controlado por
un parmetro del circuito de entrada, en un caso se trata de un nivel de comente y en el otro
de un voltaje aplicado.
!
(al
1
(b)
F i n 5.1 Amplificadores
controlados por a) corriente y

b) voltaje.
De la misma manera que existen transistores bipolares npn y pnp, hay transistores de
efecto de campo de canal-n y canal-p. Sin embargo, es importante considerar que el transistor
BJT es un dispositivo bipolar; el prefijo bi indica que el nivel de conduccin es una funcin de
dos portadores de carga, los electrones y los huecos. El FET es un dispositivo unipolar que
depende nicamente de la conduccin o bien, de electrones (canal-n) o de huecos (canal-p).
El tnnino "efecto de campo" en el nombre seleccionado merece cierta explicacin. Toda
la gente conoce la capacidad de un imn permanente para atraer limaduras de metal hacia el
imn sin la necesidad de un contacto real. El campo magntico del imn permanente envuelve
las limaduras y las atrae al imn por medio de un esfuerzo por parte de las lneas de flujo
magntico con objeto de que sean lo ms conas posibles. Para el FET un campo elctrico se
Los doctores lan Munro Ross y G.C.

Dacey desarrollaron juntos en 1955
un procedimiento experimental para

medir las caractersticas de un
transistor de efecto de campo.
(Cortesa de AT&T Archives.)
lao Munro Ross
El doctor Ross naci en
Southport,Inglaterra
PhD Gonville and
Caius College,
Cambridge University
Presidente emrito de
AT&T Bell Lahs
Socio de IEEE.
Miembro de la
National Science Board
Presidente del National
Advisory Committee
on Semiconductors
G. C. Dacey
El doctor Dacey naci en
Chicago, lllinois
PhD Californialnstitute of
Technology
Director de Solid State
Elertronics
Recearch d?
-~
........
-Bell Labs
Vicepresidente de
Investigacin en Sandia
Corporation
~~
~~~~~~
Miembrode IRE, Tau Beta

Pi. Eta Kappa Nu
establece mediante las cargas presentes que controlarn la trayectoria de conduccin del circuito de salida, sin la necesidad de un contacto directo entre las cantidades controladoras y
controladas.
Existe una tendencia natural cuando se presenta un segundo dispositivo con un rango de
aplicaciones similar a uno que se dio a conocer previamente, para comparar algunas
de las
.
caractensticas generales de cada uno. Uno de los rasgos ms importantes del FET es una gran
impedancia de entrada. A un nivel desde 1 a varios cientos de megaohms e x c e e por mucho
los niveles tpicos de resistencia de entrada de las configuraciones con transistor BJT, un punto
muy importante en el diseo de amplificadores lineales de ac. Por otro lado, el transistor BIT
tiene una sensibilidad mucho ms alta a los cambios en la seal aplicada; es decir, la variacin
en la comente de salida es obviamente mucho mayor para el BJT, que la que produce en el FET
para el mismo cambio de voltaje aplicado. Por esta razn, las ganancias normales de voltaje en
ac para los amplificadores a BIT son mucho mayores que para los FET. En general, los FET
son ms estables a la temperatura que los BIT, y los primeros son por lo general ms pequeos
en constniccin que los BJT,lo cual los hace mucho ms tiles en los circuitos inzegrados (IC)
(por las siglas en ingls de, Inregrated Circuits). Sin embargo, las caractensticas de construccin de algunos FET los pueden hacer ms sensibles al manejo que los BJT.
En este captulo se presentarn dos tipos de FET: el transistor de efecto de campo de unin
(JFET) (por las siglas en ingls de, Junction Field Effecr Transistor) y el transistor de efecto de
campo metal-xido-semiconductor(MOSFET) (por las siglas en ingls de Meral-Oxide~emiconductorField Effeecr Transistor). La categora MOS%T se desglosa despus en los
tipos decremental e incremental, los mismos que describiremos. El transistor MOSFET se ha
convertido en uno de los dispositivos ms importantes en el diseo y construccin de los circuitos integrados paralas computadoras digitales. Su estabilidad trmica y otras caractersticas
generales lo hacen muy popular en el diseo de circuitos para computadoras. Sin embargo,
como elemento discreto en un encapsulado tpico de sombrero alto, se debe manipular con
cuidado (tema que se analizar en una seccin posterior).
Una vez que se hayan presentado la constniccin y las caractersticas del FET. los arreglos
de polarizacin se cubrirn en el captulo 6. El anlisis que se desarroll en el captulo 4
utilizandotransistores BJT ser muy til para derivar las ecuaciones importantes y para el
entendimiento de los resultados obtenidos para los circuitos a FET.
Como se indic antenomente, el JFET es un dispositivo de tres terminales, con una terminal
capaz de controlar la comente de las otras dos. En el anlisis del transistor BJT se utiliz el
transistor npn a travs de la mayor parte de las secciones de anlisis y diseo; tambin se
dedic slo una seccin al impacto del uso del transistorpnp. Para el transistor J E T , el dispositivo de canal-n aparecer como el dispositivo importante y se dedican prrafos y secciones al
imoacto del uso de un JFET de canal-o.
La consuuccin bsica del JFET de canal-n se muestra en la figura 5.2. Obsrvese que la
mayor parte de la estmctura es del material de tipo-n que forma el canal entre las capas interiores del material de tipo p. La parte superior del canal de tipo n se encuentra conectada por
medio de un contacto hmico a la terminal referida como el drenaje (D), mientras que el
extremo inferior del mismo material se conecta por medio de un contacto hmico a una terminal referida como lafuente (S)(por su sigla en ingls, Source). Los dos materiales de tipo p se
encuentran conectados entre s y tambin a una terminal de compuerta (G) (por la sigla en
ingls de, Gafe). Por tanto, el drenaje y la fuente se hallan conectadas a los extremos del canal
de tipo n y la entrada a las dos capas de material tipo p . Durante la ausencia de cualesquiera
potenciales aplicados el JFET tiene dos uniones p-n bajo condiciones sin polarizacin. El resultado es una regin de agotamiento en cada unin, como se muestra en la figura 5.2, la cual
se asemeja a la regin de un diodo sin polarizacin. Recuerde tambin que la regin de
agotamiento es aquella que no presenta portadores libres y es, por tanto, incapaz de soportar la
conduccin a travs de la regin.
Captulo 5 Transistores de efecto de campo
Contactos
Canal-ii
Compucnu ( G )
iigoramienr<i
Resion dc
agoiurnienlo
Eigura 5.2 Transistor de efecto de campo

de unin (JFET).
Fucntc (5)
En raras ocasiones son perfectas las analogas y a veces pueden causar confusiones; sin
embargo. la analoga del azud de la figura 5.3 proporciona cierto sentido sobre el control del
JFET a tia.vs de la terminal de compuerta y acerca de lo adecuado de la terminologa aplicada
a las terminales del dispositivo. La fuente de la presin del agua se parece al voltaje aplicado
desde el drenaje a la fuente que establecer un flujo de agua (electrones). a travs de la llave
(fuente). La "compuerta". mediante una sena1 aplicada (potencial). controla el flujo de agua
(carga) hacia el "drenaje". Las terminales del drenaje y de la fuente se encuentran en los extremos opuestos del canal-n como en la figura 5.2 porque la terminologa est definida para el
flujo de electrones.
Fuente
Compue"d
Figura 5.3 Analoga hidrulica

para el mecanismo de control del
JFET.
V,, = O V, VDS algn valor positivo

En la figura 5.3 se ha aplicado un voltaje positivo VDSa travs del canal, y la entrada se conect
directamente a la fuente con objeto de establecer la condicin VGS= O V.El resultado es que la
compuerta y la fuente tienen el mismo potencial y una regin de agotamiento en el extremo
inferior de cada rnaterial-p similar a la distribucin de la condicin de sin polarizacin de la
figura 5.2. En el instante en que se aplica el voltaje VDD (= VDJ.10s electrones sern atrados a
ia terminal del drenaje, establecindose la comente convencional ID con la direccin definida
de la figura 5.4. La trayectoria del flujo de carga revela con claridad que las comentes de
drenaje y fuente son equivalentes (ID = 1,). Bajo las condiciones que aparecen en la figura 5.4,
e! flujo de caTa se encuentra relativamente sin ninguna restriccin y slo lo limita la resistencia del canal-n entre el drenaje y la fuente.
Figura 5.4 JFET en V , = O V y
v,,>ov.
5.2 Construccin y caractersticasde los JFET
+$
- I 5 V
P-
!<,= 0 .A
,\:+
IV
,) -- ,l.$
\S
- (1.5 \.
0.5 \.
ov
Figura 5.5 Potenciales variables

de polarizacin inversa a travs de
la unin p-n de
JFET de canal-n.
Es importante observar que la regin de agotamiento es ms amplia cerca de la parte

' se
superior de ambos materiales de tipo p . La razn por el cambio de tamao de la re,'010n
describe mejor por medio de la ayuda de la figura 5.5. Suponiendo una resistencia uniforme en
el canal-n, la resistencia del canal se puede des_olosaren las divisiones que aparecen en la
figura 5.5. La comente 1, establecer los niveles de voltaje a travs del canal que se indican en
la misma figura. El resultado es que la regin superior del material de tipo p estar polarizada
de manera inversa con cerca de 1.5 V, con la regin inferior polarizada en forma inversa nicamente con 0.5 V. Recuerde a partir de la discusin de la operacin del diodo. que mientras
mayor es la polarizacin inversa aplicada, ms ancha es la regin de agotamiento. de ah que la
distribucin de la regin de agotamiento es como se muestra en la figura 5.5. El W o de que
la uriin p-n est polarizada de forma inversa a travs de toda la longitud del canal ocasiona
una corriente en la entrada de cero amperes como se muestra en la misma fi_oura.El hecho de
que 1, = O A es una caracterstica importante del JFET.
En cuanto el voltaje VDSse incrementa desde O a unos cuantos volts, la corriente aumenta
como lo determina la ley de Ohm y la grfica de 1, en funcin de VDSaparece de acuerdo con
la figura 5.6. La relativa rectitud de la grfica indica que para la regin de valores pequerios de
Vil,, la resistencia es en esencia constante. Cuando VDSse eleva y se acerca al nivel referido
como V, en la figura 5.6, las regiones de agotamiento de la figura 5.4 se harn ms amplias,
ocasionando una reduccin notable en el ancho del canal. La trayectoria de conduccin reducida causa que se incremente la resistencia, lo que ocasiona la curva en la grfica 5.6. Mientras
ms horizontal es la curva, mayor la resistencia, lo que sugiere que la resistencia est alcanzando un nmero "infinito" de ohms en la regin horizontal. Si VDSse eleva a un nivel donde
parece que las dos regiones de agotamiento se "tocan". como se muestra en la figura 5.7,
resultar una condicin referida como esrrechamienro. Al nivel de VDSque establece esta condicin se le conoce como volraje de esrrechamienro y se denomina como Vp (por su sigla en
ingls. Pinch-ofn. como se muestra en la figura 5.6. En realidad. el trmino "estrechamiento"
es un nombre inapropiado que sugiere que la coniente 1, se detiene y que cae a O A. Sin
embargo, como lo muestra la figura 5.6, este difcilmente es el caso, porque 1, mantiene un
en la figura 5.6. En realidad. an existe un pequeo
nivel de saturacin definido como lDSS
canal con unacomente de densidad muy alta. El hecho de que /,no caiga con el estrechamiento
y mantenga el nivel de saturacin indicado en la figura 5.6 se verifica con el siguiente hecho:
la ausencia de una comiente de drenaje eliminara la posibilidad de niveles de potencial diferentes a travs del canal del material-n con objeto de establecer los niveles variantes de
polarizacin inversa a lo largo de la unin p-n. El resultado sera una prdida de la distribucin
de la regin de agotamiento que motiv el estrechamiento inicial.
i>
Esrrechamienro
bi= V P
+
vGs=OV
Rcrisrcncii del c ~ r a l - i i
"S
--Figura 5.6 IDen iuncin VDSpara VCCC

= O V.
218
Figura5.7 Estrechamiento (VGs = OV, Vm= V d .
Capitulo 5 Transistores de efecto de campo
Mientras VDSse incremente ms all de V,. la regin del encuentro cercano entre las dos
regiones de agotamiento incrementa su longitud a lo largo del canal, pero el nivel de IDpermanece esencialmente constante. Por tanto. una vez que VD,> V,, el JFET tiene las caractensticas
de una fuente de comente. Como se muestra en la figura 5.8, la comente est fija en ID = IDss,
pero el voltaje VDS(para aquellos niveles > V,) est determinado por la carza aplicada.
La eleccin de !a notacin IDss se deriva del hecho de que es la corriente del Drenaje a la
fuente (por la sigla en ingls de. Source) con una conexin de cono circuito (por la sigla en
ingls de, Snon) de la entrada a la fuente. Mientras contina la investigacin de las caractersticas del dispositivo. tenemos que:
ID,, es la corriente mxima de drenaje para un JFET y est definida mediante las
condicionas VGS= O V y VDS> 1, V P1 .
Obsrvese en la figura 5.6 que V,, = O V para toda la curva. Los siguientes prrafos
describen la manera en que las caractensticas de la figura 5.6 resultan afectadas por los cambios en el nivel de VGs.
El voltaje de la compuerta a la fuente denotado por VGSes el voltaje que controla al JFET. As
como se establecieron varias curvas para Ic en funcin de V,, para diferentes niveles de 1, y
para el transistor BJT. se pueden desarrollar curvas de I D en funcin de VD, para vanos niveles
de VGSpara el JFET. Para el dispositivo de canal-n el voltaje de control VGSse hace ms y ms
negativo a partir de su nivel VGS= O V . ES decir, la terminal de la compuerta se hace a niveles
de potencial ms y ms bajos en comparacin con la fuente.
En la figura 5.9 se aplica un voltaje negativo de -1 V entre las terminales de la compuerta
y la fuente para un nivel bajo de VD,. El efecto del VGs aplicado de polaridad negativa es el de
establecer regiones de agotamiento similares a las que se obtuvieron con VGS= O V. pero a
niveles menores de VD,. Por tanto, el resultado de aplicar una polarizacin negativa en la
compuerta es alcanzar un nivel de saturacin a un nivel menor de VD,como se muestra en la figura 5.10 para V,, = -1 V.El nivel resultante de saturacin para 1, se ha reducido y de hecho
continuar reducindose mientras V,, se hace todava ms negativo. O b s ~ e s etambin en la
fizura 5.10 la manera en que el voltaje de estrechamiento contina cayendo en una trayectoria
parablica conforme VGSse hace ms negativo. Eventualmente. cuando VGS=-Vp, V ser lo
cs
suficientemente negativo como para establecer un nivel de saturacin que ser en esencia O mA,
por otro lado. para todos los propsitos prcticos el dispositivo ha sido "apagado". En resumen:
Figura 5.9 Aplicacin de un voltaje

negativo a la entrada de un JFET.
5.2
Construccin y caractersticas de los JFET
ID = f ~ s ,
V%
. .
+
Caiga
L
Figura 5.8 Fuente de corriente
equivalente para V, = OV, V, > V ,
ID CmA)
Ubicacion de los valore> de estrechamtenro
+ '/-
Reqi6n
Regio" de saturaciun
- - .-. --.
.
....
"P
10
IS
Vi>< = ' V I
?O
V , (para V,, = O V )
Fmm 5.10 Caractersticas del JFET de canal-n con ID,
8 mA y V p= -4 V.
El nivel de VGSque da por resultado ID = O mA se encuentra definido por VGS= VP,

siendo Y , un voltaje negaiivo para los disposih'vos de canal-n y un voltaje positivo
para los JFET de canal-p.
En la mayor p m e de las hojas de especificaciones, el voltaje de estrechamiento se encuenen vez de Vp.Ms adelante, en este capitulo se revisar una
tra especificado como VGS(apagado,
hoja de especificaciones cuando hayan sido presentados los elementos bsicos ms importantes. La regin a la derecha del estrechamiento en la figura 5.10 es la regin empleada
normalmente en los amplificadores lineales (amplificadores con una mnima distorsin de la
seal aplicada), y se le refiere como la regin de corriente constante, saturacin o regin de
amplificacin lineal.
Resistor controlado por voltaje

La regin a la izquierda del estrechamiento en la figura 5.10 es conocida como la regin hmica
o de resistencia controlada por voltaje. En esta regin al JFET se le usa en realidad como un
resistor variable (posiblemente para un sistema de control de ganancia automtica) cuya resistencia se encuentra controlada por medio del voltaje de la compuerta a la fuente. Obsrvese en
la figura 5.10 que la pendiente para cada curva, y por tanto la resistencia del dispositivo entre
se
el drenaje y la fuente para VDS< V p ,es una funcin del voltaje aplicado Va. Mientras
convierte en ms negativo, la pendiente de cada curva se hace ms horizontal, correspondiendo a un nivel creciente de resistencia. La siguiente ecuacin ofrecer una buena y primera
aproximacin del nivel de resistencia en trminos del voltaje aplicado V,,.
doiide re es la resistencia con VGS= O V y rd es la resistencia en un nivel particular de VGs.

Para un JFET de canal-n con ro igual a 10 kR (V,, = O V, Vp= 4V), la ecuacin (5.l) dar
por resultado 40 kR en VGs= -3 V.
El JFET de canal-p est constmido exactamente de la misma manera que el dispositivo de

canal-n de la figura 5.2 con una inversin de los materiales tipo p y tipo n. como se muestra en
la figura 5.11.
Figura 5.1 1. JFET de canal-p.
Las direcciones de comente definidas estn invertidas, como las polaridades reales para los
voltajes V,, y VDS.Para el dispositivo de canal-p, ste ser estrechado mediante voltajes crecientes positivos de la compuerta a la fuente. y la notacin de doble subndice para VDS,por
tanto. dar como resultado voltajes negativos para VDS sobre las caractensticas de la figura
5.12. la cual tiene una IDss de 6 mA y un voltaje de estrechamiento de VGS= +6 V.NO se debe
confundir por el signo de menos para VD;.ste simplemente indica que la fuente se encuentra
a un potencial mayor que el drenaje.
4 i,, ImA)
Figura 5.12 Caracteristicas del JFET de canal-p con Im
= 6 mA y Vp = +6 V.
Se observa en los niveles altos de VDSque las curvas suben repentinamente a niveles que
parecen ilimitados. El crecimiento vertical es una indicacin de que ha sucedido una ruptura y
que la comente a travs del canal (en la misma direccin en que normalmente se encuentra)
ahora est limitada nicamente por el circuito externo, Aunque no aparece en la figura 5.10
para el dispositivo de canal-n, sucede para el canal-n cuando se aplica suficiente voltaje. Esta
resin puede evitarse si el nivel de VDS,n,,i.
de las hojas de especificaciones, y el diseo es tal,
que en nivel real de VDSes menor que el valor mximo para todos los valores de
Ves.
5.2 Construccin y caractersticas de los JFEi
Smbolos
Los smbolos grficos para los JFET de canal-n y de canal-p se presentan en la figura 5.13.
Obsrvese que la flecha se encuentra apuntando hacia adentro para el d i s p o v o de canal-n de
la figura 5.13a, con objeto de representar la direcciii en la cual fluira 1, si la unin p-n tuviera
polarizacin directa. La nica diferencia en el smbolo es la direccin de la flecha para el
dispositivo de canal-p (figura 5.13b).
S
(b)
Figura 5.13 Simbolos del JFET: a)

d e canal-n; b) de canal-P.
Resumen
Una cantidad importante de parmetros y relaciones se presentaron en esta seccin. Otros,
cuya referencia ser frecuente en el anlisis de este captulo, as como en el siguiente para los
JFET de canal-n, se describen a continuacin:
La corriente mxima se encuentra definida como IDss y ocurre clrando Vm = O V y
VDS> 1 V p1 como se muestra en lafigura 5.14~.
Para los voltajes de la compueiia a lafuente VGSmenores que (ms negativos que) el
nivel de estrechamiento, la comente de drenaje es igual a O A (ID= O A), como
aparece en la figura 5.14b.
Para todos los niveles de VGSentre O V y el nivel de estrechamiento, la corriente ID se

encontrar en el rango entre ID,, y O A, respectivamente, como se encuentra en la
figura 5.14~.
Se puede desarrollar una lista similar para los JFET de canal-p.
11
(C)
1~2
b) corte (I, =FA)
v
"o
,es~
menor que el nivel de
estrechamiento; c) 1, se
encuentra entre O A efDs
cuando Vpc
es menor o igual
- aO
u.,
V y mayor que el nivel de
estrechamiento.
Derivacin
Para el transistor BJT la comente de salida 1, y la corriente de control 1, fueron relacionadas
por beta. considerada como constante para el anlisis que fue desarrollado. En forma de ecuacin.
-variable
de control
constante
En la ecuacin (5.2) existe una relacin lineal entre 1, e 1,. Si se duplica el nivel de 1, e I c , se
incrementar tambin por un factor de 2
Desafortunadamente. esta relacin lineal no existe entre las cantidades de salida y de
entrada de un JFET. La relacin entre 1, y V,, se encuentra definida por la ecuacitz de Shockle~:
variable de control
(5.3)
constantes
El trmino cuadrtico de la ecuacin dar por resultado una relacin no lineal entre 1, y VGs.
produciendo una curva que crece exponencialmente con las magnitudes decrecientes de VGS.
Para el anlisis en dc que ser desarrollado en el captulo 6 . un sistema grfico ms que
matemtico ser, en :eneral. ms directo y fcil de aplicarse. Sin embargo. la aproximacin
grfica requerir de una grfica de la ecuacin i5.3) con objeto de representar el dispositivo. y
una grfica de la ecuacin de red que relacione las mismas variables. La solucin est definida
por el punto de interseccin de las dos curvas. Es imponante considerar al aplicar la aproximacin grfica que las caractersticas del dispositivo no sern afectadas por la red en la cual se
utilice el dispositivo. La ecuacin de la red puede cambiar con la interseccin de las dos curvas, pero la curva de transferencia definida por la ecuacin (5.3) permanece sin resultar afectada. Por tanto:
Las caractensticas de transferencia definidas por la ecuacin de Shockley no

resultan afectadas por la red en [o cual se utiliza el dispositivo.
Se puede obtener la curva de transferencia utilizando la ecuacin de Shockley o a partir de
las caractersticas de salida d e la figura 5.10. En la fisura 5.15 se proporcionan dos srficas
William Bradford Shockley (l9101989) coinvent el primer

transistor y formul la teora de
"efecto de campo" q u e se utiliz
en el desarrollo de los
transistores y el FET. (Cortesa de
AT&T Archives).
Shocklev naci en Londres
Department - Bell Laboratories
Presidente de Shockley Transistor
Corp.
Profesor Paniatoff de Enainnerin.
Science en Stanford University
Premio Nobel en fsica en 1956
junto con los doctores Brattaiii y
Bardeen
Figura 5.15 Obtencin de la
curva de transferenciapara las

caractersticas de drenaje.
5.3 Caractersticas de transferencia
223
con la escala vertical en miliamperes para cada grfica. Una es una grfica de IDen funcin
V,,, mientras que la otra es de IDen funcin VGS.Con las caractersticas de drenaje a la derecha
del eje "y" es posible dibujar una lnea horizontal desde la regin de saturacin de la curva
denotada VGS= O V al eje ID.El nivel resultante de corriente para ambas grficas es ID,,. El
punto de interseccin en la curva IDen funcin VGSser el que se mostr antes. ya que el eje
vertical est definido como VGS= O V.
En resumen:
-~
Cuando VGS= O V> ID= IDSS
Cuando VGS= VP = -4V. la comente de drenaje es de cero miliamperes, definiendo otro

punto sobre la curva de transferencia. Esto es:
Cuando VG, = Vp, 1, = O mA
Antes de continuar, es importante comprender que las caractersticas de drenaje relacionan una cantidad de salida (o drenaje) a otra cantidad de salida (o drenaje); ambos ejes estn
definidos por variables en la misma regin de las caractersticas del dispositivo. Las caracteristicas de transferencia son una grfica de una corriente de salida (o drenaje) en funcin una
cantidad controladora de entrada. Por tanto, existe una "transferencia" directa de las variables
de entrada a las de salida, utilizando la curva a la izquierda de la figura 5.15. Si la relacin
fuera lineal, la grfica de IDen funcin VGSsena una lnea recta entre ID,, y V,. Sin embarzo,
la curva que resulta es parablica, porque el espaciamiento vertical entre los pasos de V,
sobre las caractersticas del drenaje de la figura 5.15 decrece notoriamente mientras VGSse
hace ms y ms negativo. Compare el espaciamiento entre VG, = O V y VGS = -1 V con aquel
entce V,, = -3 V y el estrechamiento. El cambio en VGSes el mismo, pero el cambio resultante
en IDes bastante diferente.
Si se dibuja una lnea horizontal desde V, = -1 V hacia el eje IDy luego se extiende hacia
el otro eje, se puede localizar otro punto sobre la cuma de transferencia. Obsrvese que en V, =
-1 V la curva de transferencia tiene un valor de ID= 4.5 mA. Ntese que en la definicin de ID
cuando VGS= O V y -1 V que se utiliza los niveles de saturacin de IDy la regin hmica se
ignora. Seguimos con VGS= -2 V y -3 V se puede completar la curva de transferencia. Precisamente es la curva de ID en funcin VGSla que recibir un amplio uso en el anlisis del
captulo 6, y no precisamente las caractersticas de drenaje de la fixura 5.15. Los siguientes
prrafos presentan un mtodo rpido y eficiente para graficar IDen funcin VGs .usando nicamente los niveles de ID, y Vp y la ecuacin de Shockley.
Aplicacin de la ecuacin de Shockley

La curva de transferencia de la figura 5.15 tambin puede obtenerse directamente a partir de la
ecuacin de Shockley (5.3). simplemente dando los valores de ID,, y V,. Los niveles de ID,, y
Vp definen los lmites de la curva sobre ambos ejes y dejan la necesidad de encontrar slo unos
cuantos puntos intermedios. La validacin de la ecuacin (5.3) como una fuente de la curva de
transferencia de la figura 5.15 se demuestra mejor al examinar unos cuantos niveles especificos de una variable y encontrando el nivel resultante del otro de la siguiente manera:
Sustituyendo VGs = O V da
Sustituyendo VGs = V, da
= IDSS(l - 1)2 = IDSS(0)
Para las caractersticas de drenaje de la figura 5.15, si se sustituye VGs= -1 V.
como se muestra en la figura 5.15. Obsrvese el cuidado que se necesita tomar con los signos
neeativos de V, y Vp en los clculos anteriores. La prdida de un signo dara un resultado
totalmente errneo.
Debe resultar obvio a partir de lo anterior que dados VD, y V, (como normalmente se
proporciona en las hojas de especificaciones) el nivel de 1, se puede encontrar para cualquier
nivel de VGS.Recprocamente, utilizando lgebra bsica se puede obtener [a partir de la ecuacin
(5.3)] una ecuacin para el nive1,resultante de VGSpara un nivel dado de 1,. La derivacin es
bastante directa y dar como resultado
(5.6)
Puede probarse la ecuacin (5.6) si se localiza el nivel de V, que dar por resultado una
comente de drenaje de 4.5 mA para el dispositivo con las caractersticas de la figura 5.15.
como se sustituy en el clculo anterior y siendo verificado por la figura 5.15.
Mtodo manual rpido

Debido a que la curva de transferencia debe graficarse con mucha frecuencia, podra resultar
muy ventajoso tener un mtodo manual rpido, con objeto de graficar la curva de la manera
ms eficiente mientras se mantenga un grado aceptable de precisin. El formato de la ecuacin
(5.3) es tal, que los niveles especficos de VGSdarn niveles de 1, que podrn ser memorizados
para proporcionar los puntos necesarios con objeto de graficar la curva de transferencia. Si se
especifica que VGSsea la mitad del valor de estrechamiento V,, el nivel resultante de 1, ser el
siguiente, de acuerdo con la determinacin de la ecuacin de Shockley:
5.3 Caractersticas de Transferencia
Ahora es importante estar consciente de que la ecuacin (5.7) no es para un nivel de V , en

particular, sino es una ecuacin general para cualquier nivel de V pmientras que VGS= V p 2 .El
resultado especifica que la comente de drenaje siempre ser de una cuarta parte del valor de
saturacin IDss,mientras el voltaje-fuente sea de la mitad del valor de estrechamiento. Obsrvese el nivel de ID para V,, = V , 12 = -4 VI2 = -2 V en la figura 5.15.
Si se elige ID = ID,2 y se sustituye en la ecuacin (5.6), se encuentra que
VGS =
vp(
F)
DSS
= Vp(l -?!0.5) = Vp(0.293)

DSS
Pueden determinarse puntos adicionales, pero la curva de transferencia puede trazarse

con un nivel satisfactorio de precisin utilizando simplemente los cuatro puntos definidos
arriba y revisados en la tabla 5 .l.De hecho, en el anlisis del captulo 6 se utiliza un mximo
de cuatro puntos con objeto de trazar las curvas de transferencia. En la mayora de las
ocasiones, utilizando slo el punto de la grfica definido por V,, = V , 12 y las intersecciones
de los ejes en IDss y V,, se obtiene una curva lo suficientemente precisa para la mayora de
los clculos.
--
TABLA 5.1 V,, en hincibn IDutilizando

la -acin
EJEMPLO 5.1
de Shocklw
Trazar la curva definida por loss= 12 mA y V p= 4V .

Solucin
Los dos puntos de la grfica estn definidos por
En V,, = V , 12 = -6 VI2 = -3 V la comente de drenaje est dada por ID = IDss14 = 12 mA14 =

3 mA. En 1, = IDSS12= 12 mAR = 6 mA el voltaje de la compuena a la fuente se encuentra
determinado por VGS 0.3 V p = 0.3 (-6 V ) = -1.8 V . LOScuatro puntos estn bien definidos
sobre la figura 5.16 zon la curva de transferencia completa.
12 1,=IDSS=I2mA
-6 -5 - 4 -3 - 2 -1
V,
Figura 5.16 Curva de transierencia

Para los dispositivos de canal-p. la ecuacin (5.3) de Shockley puede todava aplicarse
exactamente como aparece. En este caso, tanto Vp como VGSsern positivos, y la curva tendr
la imasen en espejo de la curva de transferencia que se obtuvo para un dispositivo de canal-n
y los mismos valores limitantes.
Trazar la curva de transferencia para un dispositivo de canal-p con ID,, = 4 mA y V, = 3 V.
Solucin
E n VGS --V P 2=3V/2=1.5V,ID=l,ss4=4mA/4=1mA.En1D=1D,s/2=4mA/2=2mA,
V, = 0.3 V, = 0.3 (3 V) = 0.9 V. Los dos puntos de la grfica aparecen en la figura 5.17 junto
con los puntos definidos por medio de lDSs y V,,.
Figura 5.17 Curva de translerencia
para el dispositivo de canal-p del

ejemplo 5.2.
5.4 HOJAS DE ESPECIFICACIONES (JFET)

Aunque el contenido general de las hojas de especificaciones puede variar desde el mnimo
absoluto hasta una gran cantidad de grficas y tablas, existen unos cuantos parrnetros fundamentales que proporcionan todos los fabricantes. Los ms importantes se analizan en los siguientes prrafos. La hoja de especificaciones para el JFET de canal-n 2N5457 proporcionado
por Motorola se ofrece en la figura 5.18
5.4 Hojas de especificaciones (JFElJ
EJEMPLO 5 2
2N5457
ESChPSULADO 29-04, ESTILO 5
TO-Y2 ! T O ~ ? ? 6 A l i
VALORES NOMINALES MXIMOS

Voltaje drenaje-fuente
volraje drenaje-compuerta
V"ll;*,e inverso :nmpuena-fuente
Prdida de rliripacin arribade 25 *C
del canal
2.82
mWlC
T,
125
T~,. -65
u + 150
OC
'C
JFETDEUSOGENERAL
CA5AL.X - AGOTA\IIEKTO
Refirase al 2N1220 para grficas
CARACTERIS~ICASELCTRICAS (T, = 25
menos que se especifiquelo conwrio)
Cararterirtiea
Simbolo
Minimo
Tioo
Miximo
[:nidad
CARACTERISTICAS "APAGADO
( 1 , = -10
biAdc. V,,
-25
1 - 2 5
1.0
V8eel~ss
vdc
0)
Corriente inverra de la cornpuena

(VG,=:15Vdc.V0s=01
lV,,=-15Vdc.Vn,=O.T,=IOO'C)
Voltale de con* compuerta fuente

(V,, = 15 Vd", 1, = 10 "Adc)
Voltaje compuena fucnrc

('2". = 15 \!dc.ln= 1001iAdc)
2N5457
Comente de dienaje son voltaje de cem en la enmda'

(V,, = 15 Vdc. Vos = 0)
2N5457
V-.
'DSS
1 Y,..
Capaciiancir de entrada
!VDS= IS Vd". VGs=O.f = 1.0 MHz)
c , ~ ~
C
3 . 0
5.0
Vdc
mAdc
Dmho?
10
50
4.5
70
PF
oF
Figura 5.18 JFET de canal-n 2N5457 de Motorola
Valores nominales mximos

La lista de valores nominales mximos por lo :eneral aparece al principio de la hoja de especificaciones, junto con los voltajes mximos entre las terminales especficas, los niveles mximos de las comentes y el nivel mximo de disipacin de potencia del dispositivo. Los niveles
mximos especificados para VDSy VDu no deben excederse en ningn punto del diseo de la
operacin del dispositivo. La fuente aplicada VD, puede exceder estos niveles, pero el nivel
real de voltaje entre estas terminales nunca debe exceder el nivel especificado. Todo buen
diseo intentar evitar estos niveles con un buen rnarsen de seguridad. El trmino inverso en
V,
define el voltaje mximo con la fuente positiva respecto a la compuerta (como si estuviera
polarizada normalmente para un dispositivo de canal-n) antes de que ocurra la ruptura. En
al~unashojas de especificaciones es referido BVoss, el voltaje de niptura con el drenaje y la
fuente en corto circuito (VDS= O V) se encuentran referidas como BVD,,. Normalmente est
diseado con objeto de operar con 1, = O A. pero si se fuerza a aceptar una comente de la
entrada podra soportar 10 mA antes de que suceda cualquier dao. La disipacin total del
dispositivo a 25 OC (temperatura ambiente) es la mxima potencia que el dispositivo puede disipar bajo condiciones normales de operacin y est definida por
(5.9)
Ntese la similitud en formato con la ecuacin de disipacin mxima de potencia para el transistor BIT.
El factor de prdida de disipacin se analiza con detalle cn el captulo 3, pero por el
momento reconocemos que el valor de 2.82 mWIoC revela que el valor de disipacin decrece
en 2.82 mW por cada incremento en la temperatura de 1 OC arriba de 25 'C.
Caractersticas elctricas
Las caractersticas elctricas incluyen el nivel de Vp en las CARACTERISTICAS DE APAGADO e ID,, en las CARACTERISTICAS DE ENCENDIDO. En este caso V, = VGS,upunado,
tiene un rango entre 4 . 5 a -6.0 e ID,, entre 1 y 5 mA. El hecho de que ambos tengan una
variacin de dispositivo a dispositivo del mismo tipo, se debe al proceso de fabricacin. Las
otras cantidades estn definidas bajo las condiciones que aparecen entre parntesis. Las caractensticas de pequea seal se discuten en el captulo 9.
2N2844
CPSULA 22-03.ESTlLO 12
TO-18 (T0~206AAI
3 Drenaje
Construccin del encapsulado e identificacin de terminales

Este JFET en particular tiene la misma apariencia que proporciona la hoja de especificaciones
de la figura 5.18. La identificacin de las terminales tambin se proporciona directamente debajo de la figura. Adems los JFET se encuentran disponibles en encapsulado de "sombrero
alto", como se muestra en la figura 5.19 con su identificacin de terminales.
(encapsulado)
14
Cornpuena
,;
1 Fuenre
-I
JFET DE USO GENERAL
Regin de operacin
CANAL-P
La hoja de especificaciones y la curva definida por los niveles dgestrechamiento a cada nivel
de VGS definen la regin de operacin para la amplificacin lineal sobre las caractersticas de
drenaje como se muestra en la figura 5.20. La regin hmica define los valores mximos
permisibles de VDSen cada nivel de V,, y V, m,r especifica el valor mximo para este parmetro.
Regin de operacin
normal para el diseo
de amplificacinlineal.
Figura 5.20
I
";S,.,"
5.4 Hojas de especificaciones (JFET)
figura 5.19 Encapsulado de

asombrero alto.. e identificacin
(1, ias terminalecpara un JFET de
canal-p.
La corriente de saturacin loSSes la corriente mxima de drenaje, y el nivel mximo de

disipacin de potencia define la curva dibujada de la misma manera que para los transistores
BJT. La regin sombreada resultante es la regin de operacin normal para el diseo de
amplificadores.
Recuerde que, como se vio en el captulo 3, hay instmmentos disponibles para medir el nivel
de p,, para el transistor BIT. Una instrumentacin similar no est disponible con objeto de
y V p .Sin embargo, el trazador de curvas presentado para el transistor
medir los niveles de loSS
BIT puede tambin mostrar las caractersticas de drenaje del transistor JFET a travs del ajuste
adecuado de varios controles. La escala vertical (en miliamperes) y la escala horizontal (en
volts) se han ajustado para mostrar las caractersticas completas, como se muestra en la figura
5.2 l . Para el JFET de la figura 5.21, cada divisin vertical (en centmetros) refleja un cambio
de l-mA en Ic . mientras que cada divisin horizontal tiene un valor de 1 V. El paso del voltaje
es de 500 mVlpaso (0.5 Vlpaso), lo que revela que la curva superior se encuentra definida por
V,, = O V. y que la siguiente curva hacia abajo -0.5 V para el dispositivo de canal-n. Con el uso
del mismo paso de voltaje la siguiente curva es -1 V. luego -1.5 V, y finalmente -2 V. Al
dibujar una lnea a partir de la curva superior sobre el eje 1 , se puede estimar el nivel de IDs, de
cerca de 9 mA. El nivel de V, se puede estimar si se observa el valor de V,, de la ltima curva
hacia abajo, pero tomando en cuenta la distancia ms pequea entre las curvas mientras VGS
se hace todava ms negativo. En este caso, V pes cierto que es ms negativo que -2 V y quiz
V pse encuentre cercano a -2.5 V. Sin embargo, tenga en cuenta que las curvas VGSse contraen
muy rpidamente cuando se acercan a la condicin de corte, por lo que quiz V p= -3 V es una
L
AI
div
Figura 5.21 Caractersticasde drenaje para el transistor JFET 2N4416 como se presenta en
un trazador de curvas.
Capiiulo 5 Transistores de efecto de campo
mejor eleccin. Tambin es importante revisar que el control del paso se ajusta para una pantalla de cinco pasos limitando las curvas mostradas a VGS= O V, 4 . 5 V. -1 V. -1.5 V y -2 V. Si
el control del paso se incrementa a 10. el voltaje por paso se puede reducir a 250 mV = 0.25 V,
y la curva para Va = -2.25 V se hubiera podido incluir, as como una curva adicional entre
cada paso de la fisura 5.21. La curva VGs = -2.25 V hubiera indicado la rapidez con que las
curvas se estn cerrando una sobre la otra para el mismo paso de voltaje. Por fortuna, el nivel
de V, se puede estimar con un grado razonable de exactitud simplemente aplicando la condicin
que aparece en la tabla 5.1. Esto es, cuando 1, = IDsS12.luego VGS=0.3Vp. Para las caractersticas de la fisura 5.21.1, = IDSs/2= 9 mAl2 = 4.5 mA. y es tan visible en la figura 5.21 que el
nivel correspondiente de V, es de aproximadamente 4 . 9 V. Con esta informacin se encuentra que V,, = VGs/0.3 = -0.9 V10.3 = -3 V, el cual ser nuestra seleccin para este dispositivo.
Con este valor encontramos que en V,, = -2 V.
z lmA
como se fundamenta en la figura 5.21
En V,,= -2.5 V la ecuacin de Shockley dar por resultado ID= 0.25 mA, con V, = -3 V
lo cual revela con claridad cuan rpido las curvas se contraen cerca de V,. La importancia del
parmetro gIny la forma en que se detemiina a partir de las caractersticas de la figura 5.21 se
descnben en el captulo 8 cuando se examinen las condiciones de ac en pequea seal.
5.6 RELACIONES IMPORTANTES

Una cantidad de ecuaciones importantes y de caractersticas de operacin se presentaron en las
ltimas secciones. particularmente importantes para el anlisis que sigue para las configuraciones de dc y ac. En un esfuerzo por aislar y enfatizar su importancia, se repiten a continuacin
en seguida de su ecuacin correspondiente para el transistor BJT. Las ecuaciones JFET estn
definidas para la configuracin de la figura 5.22a. mientras que las ecuaciones para el BJT se
relacionan a la figura 522b.
JFET
D
(b)
Figura 5.22 a) JFET contra b) BJT.
JFET
BJT
+)
2
ID =
ID = ls
1, r OA
fc = DIB
u Ic
u V,,
IE
z 0.7 V
5.6
Relaciones importantes
Entender bien el impacto de cada una de las ecuaciones anteriores es suficiente antecedente para atacar las configuraciones de dc ms complejas. Recuerde que VE, = 0.7 V a menudo se
tom como clave para inicializar un anlisis de una configuracin a BIT. De forma parecida. la
condicin Ic = O A es a menudo el punto de inicio para el anlisis de una configuracin a JFET.
Para la configuracin BJT, 1, por lo general es el primer parmetro que debe determinarse. Para
el JFET normalmente es VGS.La cantidad de similitudes entre las configuraciones de dc
para BIT y JFET se podr apreciar mejor en el captulo 6.
5.7 MOSFET DE TIPO DECREMENTAL

Como se observ en la introduccin del captulo, existen dos tipos de FET: los J E T y los
MOSFET. Los MOSFET se desglosan ms adelante en ripo decremental y en ripo incremenral.
Los trminos agotamiento e incremenfal definen su modo bsico de operaci~n,mientras que la
etiqueta MOSFET significa transistor de efecto de campo metal-xido-semiconductor.Debido
a que existen diferencias en las caractersticas y en La operacin de cada tipo de MOSFET, se
han cubierto en secciones por separado. En esta seccin se examinar el MOSFET de tipo
decremental, el cual tiene las caractensticas similares a aquellas de un JFET entre el corte y la
saturacin en loSS:
pero luego tiene el rasgo adicional de caractensticas que se extienden hacia
la regin de polaridad opuesta para VGS.
Construccin bsica
La construccin bsica del MOSFET de tipo decremental de canal-n se proporciona en la
figura 5.23. Una placa de material tipo p est formada a partir de una base de silicio y se le
conoce como substraro, que es la base sobre la que se construye el dispositivo. En algunos
casos el substrato se encuentra conectado interiormente con la terminal de la fuente. Sin embargo, muchos dispositivos discretos ofrecen una terminal adicional etiquetada SS, dando por
resultado un dispositivo de cuatro terminales, como el que aparece en la figura 5.23. Las terminales de fuente y compuerta estn conectadas por medio de contactos metlicos a las regiones
dopadas-n unidas por un canal-n como se muestra en la figura. La compuerta se encuentra
conectada tambin a una superficie de contacto metlico, pero permanece aislada del canal-n
por medio de una capa muy delgada de dixido de silicio (SiO,). El SiO, es un tipo particular
(Drenaje)
D
S
(Fuente)
SiO,
/
Canal-n
\ Regiones
dopadar-n
Figura 5.23 MOSFET de tipo decremental de canal-n.
Captulo 5 Transistores de efecto d e campo
de aislante conocido como dielctrico que ocasiona campos elctricos opuestos (como se indica por el prefijo di) dentro del dielctrico cuando se expone a un campo extemamente aplicado. El hecho de que la capa SiO, es una capa aislante revela el siguiente hecho:
No existe conexin elctrica directa entre la terminal de la compuerta y el canal de
un MOSFET.
Adicionalmente:
Se debe a la capa aislnnte de SiO, del MOSFET explica la alta impedancia, muy
deseable, de entrada del dispositi;o.
De hecho. la resistencia de entrada de un MOSFET es a menudo igual a la del JFET
normal, aun cuando la impedancia de entrada de la mayora de los JFET es lo suficientemente
alta para la mayora de las aplicaciones. La muy alta impedancia de entrada contina soportando totalmente el hecho de que la corriente de la entrada ( I G ) es en esencia de cero amperes para
las confi:uraciones de polarizacin de dc.
El motivo de la etiqueta FET de metal-xido-semiconductor es ahora mucho ms obvia:
metal por las conexiones del drenaje, fuente y compuerta a las superficies adecuadas en particular. la terminal de la compuerta y el control que ofrece el rea de la superficie de contacto,el
xido por la capa aislante de dixido de silicio y el semiconducror por la estmctura bsica
sobre la cual las regiones de tipo n y p se difunden. La capa aislante entre la compuerta y el
canal ha dado por resultado otro nombre para el dispositivo: FET de compuerra aislada o
IGFET (por las siglas en ingls de, Insulared Gafe),aunque este nombre es cada vez menos
utilizado en la literatura actual.
Operacin bsica y caractensticas

En la figura 5.24 el voltaje compuerta-fuente se hace cero volts mediante la conexin directa
de una terminal a la otra, y se aplica un voltaje VD,a travs de las terminales del drenaje y
fuente. El resultado es una atraccin. por el potencial positivo del drenaje. para los electrones
libres del canal-n. y una corriente similar a aquella establecida a travs del canal del JFET. De
hecho. la corriente resultante con VGs=O V se le sigue denominando ID,, como se muestra en
la figura 5.25.
figura 5.24 MOSFET de tipo decremental de canal-n con V,,
OV
Y un voltaje aplicado VD
5.7 MOSFET de tipo decremental
Figura 5.25 Caractersticas de drenaje y de transierencia para un MOSFET de tipo decremental de
canal-n.
En la figura 5.26, VGStiene un voltaje negativo tal como -1 V. El potencial negativo en la
entrada tender a presionar a los electrones hacia el substrato de tipo p (cargas similares se
repelen) y atrae huecos del substrato de tipo p (cargas opuestas se atraen) como se muestra en
la figura 5.26. Dependiendo de la magnitud de la polarizacin negativa que aplica VG,, suceder un nivel de recombinacin entre los electrones y los huecos que reducir el nmero de
electrones libres disponibles para la conduccin en el canal-n. Mientras ms nezativa sea la
polarizacin. ms alta ser la tasa de recombinacin. El nivel resultante de comente de drenaje
es, por tanto, reducida con la polarizacin negativa creciente de VGScomo se muestra en la
figura 5.25 para VGS= -1 V. -2 Vi y as sucesivamente, hasta el nivel de estrechamiento de
-6 V. Los niveles resultantes de comente de drenaje y la grfica de la curva de transferencia se
conduce exactamente igual a la descrita para el JFET.
Capa de SiO,
\A
recombinaci6n
Huecos arraidos al
potencial negativo
\
Electrones repelidos por
el porencial negativo en
la compuerta
Reduccin de
portadores libres en el canal
debido a un potencial negativo
en la terminal de la compuerta.
Figura 5.26
Para los valores positivos de V,, la entrada positiva atraer electrones adicionales (portadores libres) desde el substrato de tipop debido a la comente de fuga inversa, y crear nuevos
portadores mediante la colisin resultante entre las partculas en aceleracin. Mientras el voltaje compuerta-fuente sigue aumentando en la direccin positiva, la figura 5.25 indica que la
comente de drenaje se incrementar de manera acelerada debido a las razones listadas amba.
Capiuio 5 Transistores de efecto de campo
El espaciamiento vertical entre las curvas de VGS= O V y V,. = +1 V de la figura 5.25 es

una clara indicacin de cunto ha aumentado la corriente por el cambio en 1 volt en VGs.
Debido al rpido incremento, el usuario debe estar alerta del valor mximo de corriente de
drenaje porque puede excederse con un voltaje positivo en la entrada. Esto es. para el dispositivo de la figura 5.25, la aplicacin de un voltaje VGs = +4 V podra dar por resultado una
coniente de drenaje de 22.2 mA, la cual posiblemente podra exceder el valor mximo (corriente o potencia) para el dispositivo. Como se dijo antes, la aplicacin de un voltaje positivo
de la compuerta a la fuente ha "incrementado" el nivel de portadores libres en el canal comparado con aquel encontrado con VGS = 0 V. Por esta razn la rezin de voltajes positivos de
la entrada sobre el drenaje o las caractersticas de transferencia es a menudo conocida como la
regin incremental. con la regin entre el nivel de corte y de saturacin de IDssdenominada
como la regin de agotamiento.
Es particularmente interesante y til que la ecuacin de Shockley siga aplicndose para las
caractersticas del MOSFET de tipo decremental tanto en la regin de agotamiento como en la
incremental. Para ambas regiones simplemente es necesaio que se incluya el signo adecuado de
V,, en la ecuacin. y que el signo sea seguido con cuidado en las operaciones matemticas.
EJEMPLO 53
Trace las caractersticas de transferencia para un MOSFET de tipo decremental de canal-n con
ID,= 1 0 m A y V P = 4 V .
Solucin
En VGs = O V.
V,
lo = IDss= 10 mA
= V, = 4 V.
ID = O mA
todas las cuales aparecen en la figura 5.27.

Antes de graficar la regin positiva de Va, se debe tener en cuenta que IDaumenta con
mucha rapidez con los valores mayores de V., En otras palabras, se tiene que ser conservador
con la seleccin de los valores que deben sustituirse en la ecuacin de Shockley. En este caso
se intentar +1 V de la siguiente manera:
= 10 mA(1
+ 0.25)'
11
= 10 mA(1.5625)
15.63mA
la cual es lo suficientemente alta como para terminar la grfica.

l
+1
MOSFET de tipo decrementai de canal-p
VP
La construccin de un MOSFET de tipo decremental de canal-p es exactamente el inverso del que

aparece en lafi-pra 5.23. Esto es, ahora existe un substrato de tipo n y un canal de tipo p. como lo
muesira la figura 5.28a. Las terminales permanecen como se encuentran identificadas. Pero todas
las polaridades de los voltajes y las direcciones de las comentes estn invertidas. Como 10 ilustra la
misma figura. Las caractersticas de drenaje podnan aparecer iguales que en la figura 5.25, pero
2
de
transferencia para
MOSFET de
tipo decremental de canal-n con
= 10 mA y V, = -4 V
235
V,,=+?
v,
v,
(b)
v
= +3
= +4 v
(c)
Figura 5.28 MOSFET de tipo decremental de canal-p con I,
6 mA y V, = +6 V.
con valores negativos de VD,. ID positiva como se indica (debido a que la direccin definida
ahora est invertida) y VGScon las polaidades opuestas como se muestra en la figura 5 . 2 8 ~La
.
inversin en Vcs traer como resultado una imagen de espejo (con respecto al eje ID) para las
caractersticas de transferencia como lo muestra la figura 5.28b. En otras palabras, la comente
de drenaje aumenta desde el corte en Vcs = V pen la regin positiva de VtiS a IDss, y despus
cont,ina su crecimiento para valores negativos mayores de VGS.La ecuacin de Shockley
todava se aplica, pero necesita slo colocar el signo correcto tanto para VGScomo para V , en
la ecuacin.
Smbolos, hojas de especificaciones y construccin

del encapsulado
Los smbolos grficos para un MOSFET de tipo decremental de canal-n y p se proporcionan cn
la figura 5.29. Obsrvese cmo los smbolos seleccionados intentan reflejar la const~ccin
real del dispositivo. La falta de unaconexin directa (debido al aislamiento de la entrada) entre
la compuerta y el canal est representado por un espacio entre la compuerta y las otras terminales del smbolo. La lnea vertical que representa el canal est conectada entre el drenaje y la
fuente y est "soportada" por el substrato. Para cada tipo de canal se ofrecen dos smbolos para
reflejar el hecho de que en algunos casos el substrato se encuentra disponible en forma externa;
mientras que en otros no lo est. Para la mayora de los anlisis que siguen en el captulo 6, el
substrato y la fuente estarn conectados y se utilizarn los smbolos inferiores.
canal-n
canal-p
Figura 5.29 Simbolos grficos para

(b)
Capiulo 5 Transistores de efecio de campo
a) MOSFET de tipo decremental de

canalsi, y b) MOSFET de tipo
decremental de canal-p.
El dispositivo de la figura 5.30 tiene tres t e r m i n a l e s identificadas en la misma figura. La

hoja de especificaciones para un MOSFET de tipo decremental es similar a la hoja de un JFET.
Los niveles de V pe ID, se dan junto con una lista de los valores mximos y de las caracters-
ENCAPSCLADO 22-03. ESTILO 2

T 0 ~ 1 8(T0~20A.4)
i Drcnilc
14
1 Fucnii.
L"ETEEDEBAJA
CANAL-N -AGOTAMIENTO
CARACTER~STICASELCTRICAS (T,= 25 "C a menoaque i e cipecifique locontrino)
Caracterstica
Simbolo
Minimo
Tipo
11-
CARACTERISTICAS "APAGADO"
Volraje de ruptura drenaje-fuente
(VGr= 7 . 0 V. ID = 5.0 @A)
Comente inversa de la campuena (1)
(V', =-O v. VD, = O)
20
'cis
25
(VGs=-10V.VD~=0.TA=150DC)
Voltaje de corte eompuem fuente

(ID=2.0fiA.YDs= 10V)
Vdc
",BRIDSX
2x3797
V~~iiprg>doi
2N3797
\'olraje inverso drenaje compuena (1)

(YDG= \QY.Is=O)
'm0
2041
-5.0
.
2.0
2.9
-7 .O
ICI
CARACTERiSTICAS "ENCENDIDO"
Corriente de drenaje con voltaje de cero en la cnrrada

(V,=
10 V.VOS-0)
lms
2N3797
C m i m i s de drenaje m el eslado mcnidido

(V,
14cnundidoi
= 10 V. VG1. + 3 5 VI
2N3797
CARACTERISTICAS EN PEQUEA
9.0
14
18
SENAL
Admirancia de transferencia dlrecra

(VD, = 10 V. V,, = O. f = 1.0 kH2)
pmhos
yIil
2N3797
1500
2N3797
1500
3$j
2300
(VD, = 10 \'.VGI = 0.f = 1.0 kHi!
1 Y-, 1
Admilancia de salida
(ID,
= 10 V ,V, = O. f = 1.0 MHz)
233797
Capacimcia de entrada
~V,,=IO\i.V,,=O.f=l.OMHz)
Cm,s
2K3797
Capacirancia de rransferencla invena

(VD, = 10 V. VGS= 0, f = 1 .O MHz)
cr*h
gmhmhor
60
27
8.0
6.0
0.5
38
0.8
CARACTER~STICASFUNCIONALES
KF
Da~ordel mido
(VDS= 10 V. V,, = O. f = 1 O kHz. R, = 3 rnrgohmi!
1 I JEICCvalor en coniinic
incjuyi
sondicioncr rlc.nrndar.
Figura 5.30
lacorricnsc
di iugn
ilcz ET
-m
~rc~rricntede fuga axcindr ~ o sln contasrodc pnisba y susconirioncs suanda rc midc bajo 18s rncjores
MOSFET de t i p o d e c r e m e n t a l d e c a n a l - n
2N3797 d e M o t o r o l a .
ticas normales de "encendido" y "apagado". Adems, ya que ID se puede extender ms all del
nivel de ID,. normalmente se proporciona otro punto que refleja un valor tpico de 1, para
algn voltaje positivo (para un dispositivo de canal-n). Para la unidad de la figura 5.30, ID est
= 9 mA dc con VD, = 10 V y VGs= 3.5 V.
especificado como ID,encendido)
5.8 MOSFET DE TIPO INCREMENTAL

Aunque existen muchas similitudes en la construccin y modo de operacin entre los MOSFET
de tipo decremental y de tipo incremental, las caracteristicas del MOSFET de tipo incremental
son bastante diferentes de cualquier otro que hasta ahora obtuvimos. La curva de transferencia
no est definida por la ecuacin de Shockley, y la comente de drenaje ahora est en corte basta
que el voltaje compuerta-fuente alcance una magnitud especfica. Entonces, el control de corriente en un dispositivo de canal-n ahora resulta afectado por un voltaje compuerta-fuente
positivo en lugar del rango de voltajes negativos encontrados para los JFET de canal-n y los
MOSFET de tipo decremental de canal-n.
Construccin bsica
La constmccin bsica del MOSFET de tipo incremental de canal-n se ofrece en la figura 5.3 1.
Una placa de material tipop se forma a partir de una base de silicio y una vez ms se le conoce
como substrato. De la misma forma que con el MOSFET de tipo decremental, el substrato
algunas veces se conecta a la terminal de la fuente, mientras que en otros casos hay disponible
una cuarta terminal para el control externo de su nivel de potencial. Las terminales de la fuente
y drenaje se conectan una vez ms por medio de contactos metlicos a regiones dopadas n,
pero se observa en la figura 5.31 la ausencia de un canal entre las dos regiones dopadas n. Esta
es la diferencia primaria entre la constmccin de los MOSFET de tipo decremental y los de
tipo incremental: la ausencia de un canal como un componente construido del dispositivo. La
capa de SiO, an est presente para aislar la plataforma metlica de la compuerta de la regin
entre el dren-aje y la fuente, pero ahora est simplemente separada de una seccin de material
de tipo p. Por tanto, la constmccin de un MOSFET de tipo incremental es bastante similar
a la de un MOSFET de tipo decremental,excepto por la ausencia de un canal enee las terminales
del drenaje y la fuente.
sio,
D
Resion
dopadu-n
Contactos
rnetilicos
hS
'
Re&&
dopada-n
Fwra 5.31 MOSFET de tipo incremental de canal-n.
Capiiulo 5 Transistores de efecto de campo
Operacin bsica y caractersticas

Si V,, se hace O V y se aplica un voltaje entre el drenaje y la fuente del dispositivo de la figura
5.3 l. la ausencia de un canal-n (con su generoso nmero de portadores libres) dar por resultado una corriente de cero amperes efectivos, una diferencia grande con el MOSFET y JFET de
tipo decremental donde ID = ID,. No es suficiente tener acumulados una gran cantidad
de portadores (electrones) en el drenaje y la fuente (debido a las regiones dopadas n) si no
existe una trayectoria entre las dos. Si VlIses cierto voltaje positivo, VGSes O V, y la terminal SS
se conecta directamente a la fuente. existen de hecho dos uniones p-n con polarizacin inversa
entre las regiones dopadas n y el substrato p para oponer cualquier flujo significativo entre el
drenaje y la fuente.
En la figura 5.32 tanto V,, como VGSestn en algn voltaje positivo mayor de cero volts,
estableciendo al drenaje y la compuerta a un potencial positivo respecto a la fuente. El potencial
positivo en la compuena presionar los huecos (porque las cargas iguales se repelen) del subsuato
p a lo largo del filo de la capa de SiO, con objeto de dejar esa rea y entrar a regiones ms
profundas del suhstratop .como se muestra en la fisura. El resultado es una regin de agotamiento
cerca de la capa aislante de SiO, sin huecos. Sin embargo, los electrones en el substratop (los
portadores minoritarios del material) sern atrados a la entrada positiva y se acumularn en la
regin cercana a la superficie de la capa de SiO,. La capa de SiO, y sus cualidades aislantes
evita que los portadores negativos sean absorbidos en la terminal de la compuerta. Mientras
VGS aumente en magnitud, la concentracin de electrones cerca de la superficie de SiO, se
incrementar hasta que una regin inducida de tipo n pueda eventualmente soportar un flujo
mesurable entre el drenaje y la fuente. El nivel de V,, que resulta en un incremento significativo
de la corriente de drenaje se le llama voltaje de umbral, y se le da el smbolo de V , (por la sigla
en ingls de. Threshold). En las hojas de especificaciones se le conoce como VG,(,,,. aunque V ,
es ms cono y ser utilizado en el siguiente anlisis. Debido a que el canal no existe con V,, = O
V y se forma al "incrementar" la conductividad mediante la aplicacin de un voltaje compuerta-fuente. este tipo de MOSFET se le llama MOSFETde tipo incremental. Tanto los MOSFET
de tipo decremental como incremental tienen resiones de tipo incremental, pero el nombre se
aplic al ltimo debido a que ese es su nico modode operacin.
Elrctmnes ariaidos por la cornpuenv

positlva (canal-n inducido)
Capa aislante
Figura 5.32 Formacin del canal

en el MOSFET de tipo incremental
de canal-n.
Huecos repelidos por

la enuado positiva
5.8
MOSFET de tipo incremental
Cuando V se incrementa ms all del nivel de umbral, la densidad de los portadores

G?
libre en el canal inducido se incrementan, dando por resultado un nivel mayor de comente de
drenaje. Sin embargo, si se mantiene VGS constante y slo se aumenta el nivel de VDS,la comiente de drenaje eventualmente alcanzar un nivel de saturacin as como ocurri al JFET y
al MOSFET de tipo decremental. La saturacin de 1, se debe a un proceso de estrechamiento
descrito por un canal ms angosto al final del drenaje del canal inducido. como se muestra en
la figura 5.33. Al aplicar la ley de voltaje de Kirchhoff a los voltajes de las terminales del
MOSFET de la figura 5.33, se encuentra que
Estrechamiento (principio)
SiO,
Re~16n
de a;orarn<enio
Figura 5.33 Cambio en la regin de

agotamientoy el canal con aumento
en el nivel de VD, para un valor iijo

T
de VGS.
Si VGs se mantiene fijo en un valor tal como 8 V y VDSse aumenta de 2 V a 5 V, el voltaje

VD? [debido a la ecuacin (5.11)] caer de -6 V a -3 \i y la entrada ser cada vez menos
positiva respecto al drenaje. Esta reduccin en el voltaje de la compuerta al drenaje reducir a
su vez la fuerza de atraccin para los portadores libres (electrones) en esta regin del canal
inducido, causando una reduccin en el ancho efectivo del canal. Eventualmente, el canal se
reducir al punto del estrechamiento y se establecer una Condicin de saturacin como se describi antes para el JFET y el MOSFET de tipo decremental. En otras palabras, cualquier crecimiento posterior en VDS y en el valor fijo de VGSno afectar el nivel de saturacin de IDhasta
que se encuentren las condiciones de ruptura.
Las caractefisticas de drenaje de la figura 5.34 revelan que para el dispositivo de la figura
5.33 con VGS= 8 V, la saturacin ocum en un nivel de VDS= 6 V. De hecho, el nivel de
saturacin para VDSest relacionado con el nivel de VGSaplicado por
Por tanto. es obvio que para un valor tijo de VT,mientras mayor sea el nivel de VGs, mayor ser
el nivel de saturacin para Vos, como se muestra en la figura 5.33 por la localizacin de los
niveles de saturacin.
Figura 5.34 Caracteristicas del drenaje de un MOSFET de tipo incremental

de canal-" con V , = 2 V y k = 0.278 x 10-3 Ap'.
Como se indic para las caractersticas de la figura 5.33, el nivel de VT es de 2 V. por el

hecho de que la comente de drenaje ha cado a O mA. Por tanto:
Para los valores de VG, menores que e1 nivel de umbral, la corriente de drenaje de un
MOSFET de tipo incremental es de O m.4.
La figura 5.34 indica que cuando el nivel de VGS se incrementa de V, a 8 V,el nivel de
saturacin resultante para ID tambin aumenta desde un nivel de O mA a 10 mA. Adems, es
bastante notorio que el espaciamiento entre los niveles de VGS aumentaron cuando subi la
magnitud de V?,, dando por resultado aumentos siempre crecientes en la comente del drenaje.
Para los niveles de VGS> Vila comente de drenaje est relacionada al voltaje compuertafuente aplicado mediante la siguiente relacin no lineal:
Una vez ms, es el trmino cuadrtico que resulta de la relacin no lineal (curva) entre ID y
V,,. El trmino k es una constante que, a su vez, es una funcin de la fabricacin del dispositivo. El valor de k se puede calcular a partir de la siguiente ecuacin [derivada de la ecuacin
(5.13)] donde ID ,ncend,o,
y V,,(cnccn",eu, son los valores de cada uno en un punto en particular
sobre las caractersticas del dispositivo.
= 10 mA donde VG,e,cc,,,,l = 8 V a partir de las caractersticas

Sustituyendo ID(encendidol
de la figura 5.34 da
y una ecuacin general para ID para las caractersticas de la figura 5.34 da por resultado:
ID = 0.278 x 10-3(VGs- 2 V)2

5.8
MOSFET de tipo incrementai
Sustituyendo VGS= 4 V. se encuentra que
como se verifica en la figura 5.34. En V,, = V,el trmino al cuadrado es O e 1, = O mA.

Para el anlisis en dc del MOSFET de tipo incrernental que aparece en el captulo 6. las
caractersticas de transferencia otra vez sern las que se utilizarn en la solucin grfica. En la
figura 5.35 el drenaje y las caractensticas de drenaje y de transferencia se han colocado lado a
lado para describir el proceso de transferencia tanto de una como de la otra. En esencia, procede igual que en el ejemplo que antes presentamos para el IFET y el MOFET de tipo decremental.
Sin embargo, en este caso se debe recordar que la comente de drenaje es de O mA para VGS<
V,. En este momento una corriente que se puede medir ser el resultado para IDy crecer como
se defini en la ecuacin (5.13). Obsrvese que al definir los puntos de la caracterstica de
transferencia a partir de las caractersticas de drenaje. slo se utilizan los niveles de saturacin,
limitando de tal modo la regin de operacin a niveles de VD, mayores que los niveles de
saturacin como se defini en la ecuacin (5.12).
Figura 5.35 Trazo de las caractersticas de transferenciade un MOSFET de tipo

incremental de canal-n a partir de las caractersticas de drenaje.
La curva de transferencia de la figura 5.35 es bastante diferente de aquellas otras obtenidas. Ahora, el dispositivo de canal-n (inducido) est totalmente en la regin de VGspositiva y
no aumenta hasta que VGS= VT.Surge entonces la pregunta sobre cmo graficar las caractersticas de transferenciadados los niveles de k y de V,, asicomo se incluye abajo para un MOSFET
en panicular:
Primero se dibuja una lnea horizontal en 1 - O mA desde VGS= O mA a VGS= 4 V como

Dse muestra en la figura 5.36a. Luego, se elige un nivel de VGSmayor que V T ,tal como 5 V. y se
sustituye en la ecuacin (5.1 3) paradeterminar el nivel resultante de 1, de la siguiente manera:
LVGS
v.,
Figura 5.36 Grfica de las caractersticas de transferencia de un MOSFET d e tipo

incrernental de canal-" con k = 0.5 x 10-3 A/VZ y VT = 4 V.
y se obtiene un punto en el plano, como se muestra en la figura 5.36b. Por ltimo se eligen
niveles adicionales de VG, y se obtienen los niveles resultantes de 1,. En particular, para
VGs = 6 V, 7 V y 8 Ve1 nivel de ID es 2 mA, 4.5 mA y 8 mA respectivamente, como se
muestra en el diagrama resultante de la figura 5.36 c.
MOSFET de tipo incrementai de canal-p

La conswccin de un MOSFET de tipo incremental de canal-p es exacto al inverso que aparece en la figura 5.31, como se muestra en la figura 5.37a. Esto es, ahora existe un substrato de
tipo n y regiones dopadas-p bajo las conexiones del drenaje y de la fuente. Las terminales
permanecen tal como se indicaron, pero estn invertidas todas las polarizaciones del voltaje y
las direcciones de comente. Las caractersticas del drenaje aparecern igual que en la figura
5.37c, con niveles de comente crecientes que resultan del incremento negativo de los valores
de Va. Las caractersticas de transferencia sern una imagen de espejo (respecto al eje 1,) de
la curva de transferencia de la figura 5.35, pero con IDcreciendo con los valores cada vez ms
negativos de VGSdespus de V, como se muestra en la figura 5.37b. Pueden aplicarse igual
que las ecuaciones (5.1 1) a la (5.14) a los dispositivos de canal-p.
5.8
(a)
(c)
(b)
Figura 5.37 MOSFET de tipo incremental de canal-p con V T = 2 V y k = 0.5
104A/V2.
Smbolos, hojas de especificaciones y construccin

del encapsulado
En la figura 5.38 se proporcionan los smbolos grficos para los MOSFET de tipo increi ..tal
para el canal-n y p. Una vez ms podemos ver la manera en que los smbolos intentan reflejar
la constniccin real del dispositivo. Se eligi la lnea punteada entre el drenaje y la fuente para
reflejar el hecho de que no existe un canal entre los dos bajo condiciones de no pola.rizacin.
De hecho, esta es la nica diferencia entre los smbolos para los MOSFET de tipo decremental
y de tipo incremental.
canal-n
canal-p
Fimira 5.38 Smbolos Dara
~YMOSFETde tipo incrimenta~
b)
de canal-n,y b) MOSFET de tipo

incremental de canal-p.
En la figura 5.39 se proporciona la hoja de especificaciones para un MOSFET de tipo

incremental de canal-n de Motorola. Se proporcionan la construccin del encapsulado y la
identificacin de las terminales junto a los valores nominales mximos, los cuales incluyen
ahora una comente de drenaje mxima de 30 mA dc. La hoja de especificaciones ofrece el
nivel de IDssbajo condiciones de "apagado", el cual es ahora de slo 10 nA dc (cuando VD;=
10 V y V,, = O V) comparado con el rango de miliamperes para el JFET y el MOSFET de tipo
EKCAPSULAOO 20.03. ESTILO 2

TO-72 ( T 0 ~ 2 0 h A F 1
VALORES ZOMINALES M ~ X I M O S
CONMUTACINDEI. MOSFET
CANAL-N- INCREMENTAL
C.~RACTERISTICAS
ELECTRICAS (T, = 25 *C a mcnos quc se especifique lo conirano)
caracteratira
simbolo
kinirno
/ -;M
CARACTERISTICAS "APAGADO.'
Voltaje de ruptura drenrje~fuenre
( I D = IOpA.V,,=Ol
"(BRIUS~
corriente de drenaje con vo1r;ije de cero en la compuerta

(vos= ro V. vGI= O ) T&=
T, = 1 50C
'DIS
wc
Corriente inversa de la compuerrv

(V,, = i 15 Vdc. VDS= O)
loss
2i
k O
CARACTERISTICAS"ENCENDIDO<.
Voltaje de umbral de Ir cornpuena
( V a = IOV.I,= lo*)
"os~T~,
Voltaje en encendido drenaje-compuena

(1, = 2.0 ",A. VGS= IOV)
V~s,~nccmd,d,,,
corriente de drenqe
en encendido
(Vos= 10V.VDs= IOV)
1.0
LoccxCnriieo,
3.0
Admitancla de transferencia direcra

(Vos= 10 V. I D = 2.0 mA. f = 1 O kHz)
l?>~:
1000
Caprcitnncla de entrada
<VD,= iOV.V,,=O.f=
c , ~ ~
C , ~ ~
.
CARACTERISTICAS EN PEQUEfiA
SESAL
140LHz)
Capacitancm dc transferencia inversa

(VDg=O.VGI=O.f = 110 LHz)
Capacilancir drenaje-subsfraro
(V
= 10 V. f = 140 kHz)
,,,
c d ( w
Resistencia drenaje-fuente
(V,, = 10 V. 1, r O. f = 1 O kHz)
.
relirnr.nilidoi
7,
pAdc
'
pAdc
ilil
1
7
l.;
300
ohma
100
ns
CARACTERSTICAS DE COBMUTACIN
Retardo de encendido (fisura 5)
Id8
',
Tiempo de subida (figura 6 )
I D = 2.0 mAdc. VD, = 10 Vdc.
Retardo de apagada (figura 7)
(V,, = IO \'dc)
Tiempo de bajada (figura 8)
(Ver figura 9: reces que i c d e t e n i n o r l c~icuiiol
'd?
to
.
.
-
Figura 5.39 MOSFET de tipo incrernental de canal-" 2N4351 de Motorala.
decremental. El voltaje de umbral est especificado como VGS(Th) y tiene un rango de 1 a 5 V

dc, dependiendo de la unidad que se utlice. En lugar de proporcionar un rango de k en la
ecuacin (5.13), se especifica un nivel normal de
(3 mA en este caso) en un nivel de
encendido) en particular (10 V para el nivel especificado de ID).En otras palabras, cuando
V,, = 10 V. 1, = 3 mA. Los niveles que se dieron de VGS(Th),ID(encendido). y vGS(encendida) pemiten determinar k a partir de la ecuacin (5.14) y escribir la ecuacin general para las caractensticas de transferencia.En la seccin 5.9 se revisan los requerimientos de manejo de los MOSFET.
5.8
EJEMPLO 5.4
Determine a partir de los datos proporcionados en la hoja de especificaciones de la figura 5.39

un voltaje promedio de umbral de VGS(Th,
= 3 V:
a) El valor de k que resulte para el MOSFET.
b) Las caractersticas de transferencia.
Solucin
a) Laecuacin (5.14):
'~(encrndido)
k =
en encendido)
3 mA
(IOV-3V)'
b)
La ecuacin (5.13):
1, = k(VGs
= 0.061 x
- "GS(Th))'
3mA
=--
(7Vy
3x1V3
--
AIV'
49
V,)'
10-'(V,. - 3 V)'
Para VGS= 5 V.
Para VGS= 8 V. 10 V. 12 V y 14 V. ID ser de 1 .S25 mA. 3 mA (como se defini), 4.94 mA y

7.38 mA, respectivamente. En la figura 5.40 estn trazadas las caractersticas de transferencia.
Figura 5.40 Solucin al ejemplo 5.4.
5.9 MANEJO DEL MOSFET

La delgada capa de SiO' que se encuentra situada entre la compuerta y el canal de los MOSFET
tiene el efecto positivo de ofrecer una caracterstica de alta impedancia de entrada para el
dispositivo. pero por esta capa extremadamente delgada se deben tener precauciones para su
manejo, que no eran necesarias en los transistores BJT o JFET. A menudo existe suficiente
acumulacin de carga esttica (la cual se capta de los alrededores) que establece una diferencia
de potencial a travs de la delgada capa, de tal forma que puede romper la capa y establecer la
conduccin a travs de ella. Por tanto, es muy importante que se deje el papel de embarque (o
anillo) de cono circuito (o conduccin) porque interconecta las terminales hasta que el dispositivo se va a insertar en el sistema. El anillo para corto circuito evita la posibilidad de aplicar
un potencial a travs de dos tenninales cualquiera del dispositivo. Con el anillo la diferencia de potencial se mantiene en O V entre dos terminales cualquiera. Por lo menos, siempre se debe
hacer tierra para permitir la descarga de la esttica acumulada antes de manejar el dispositivo,
y siempre levantar el transistor por el encapsulado.
A menudo existen ciertos transitorios (cambios bmscos en el voltaje o la comente) en una
red cuando los elementos son retirados o insertados cuando se encuentra encendido. Los niveles
de transitorios con frecuencia pueden ser mayores de los que puede soportar el dispositivo; por
tanto, siempre se debe mantener apagado el sistema cuando se haga cualquier cambio en la red.
Normalmente se proporciona el voltaje compuena-fuente mximo en la lista de valores
nominales mximos del dispositivo. Un mtodo para asegurar que no se exceda este voltaje
(debido quiz a efectos transitorios) para cualquier polarizacin es mediante la introduccin de
dos diodos Zener, como se muestra en la figura 5.41. Los diodos Zener estn situados uno
junto al otro para asegurar proteccin para cualquier polarizacin. Si ambos diodos Zener son
de 30 V y aparece un transitorio positivo de 40 V. el Zener inferior se "disparara a 30 V y el
superior se encender con una cada de cero volts (de forma ideal, para la regin de "encendido" positiva de un diodo semiconductor) a travs del otro diodo. El resultado es un voltaje
mximo de 30 V de la compuerta a la fuente. Una desventaja que se presenta con la proteccin
Zener consiste en que la resistencia de "apagado" de un diodo Zener es menor que la impedancia
de entrada'que se estableci por medio de la capa de SiO,. El resultado es una reduccin de la
resistencia de entrada, pero aun as es lo suficientementelta para la mayora de las aplicaciones. La mayor parte de los dispositivos discretos tienen en la actualidad la proteccin Zener de
tal forma que los cuidados anteriores no resultan tan problemticos. Sin embarso, todava es
mejor manejar con cautela los dispositivos MOSFET discretos.
5.10 VMOS
Una de las desventajas del MOSFET tpico consiste en los reducidos niveles de manejo de
potencia (por lo general, menos de 1 W) comparado con los transistores BIT. Se puede superar
esta carencia de un dispositivo con tantas caractersticas positivas mediante un cambio en la
forma de construirlo de una naturaleza planar como la que se muestra en la figura 5.23, a una
con una estructura vertical como la que se seala en la figura 5.42. Todos los elementos del
MOSFET planar estn presentes en el FET vertical de metal-xido-silicio (VMOS) (por las iniciales en ingls de Verrical Meral-Oxide-Silicon),la conexin de la superficie metlica a las
terminales del dispositivo, la capa de SiO, entre la compuerta y la regin de tipo p que se
encuentra entre el drenaje y la fuente con ei objeto de crear el canal-n inducido (operacin en
- Lonsiiud efectiva
del canal
+
D
o
Canal ms ancho
Figura 5.42 Construccin

de un VMOS.
G
o
[qi
I
I
I
i---
ngura 5.41 MOSFET

por un Zener.
modo incremental). El trmino vertical se debe bsicamente al hecho de que el canal se encuentra ahora formado en la direccin vertical, en vez de la direccin horizontal para el dispositivo planar. Sin embargo, el canal de la figura 5.42 tambin tiene la apariencia de un corte en
V en la base del semiconductor, que se destaca como caractenstica para la memorizacin
mental del nombre del dispositivo. La constmccin de la fiyura 5.42 es muy simple en naturaleza al eliminar algunos de los niveles de transicin de dopado. pero a su vez permite una
descripcin de las facetas ms importantes de su operacin. .
La aplicacin de un voltaje positivo sobre el drenaje y de un voltaje negativo sobre la
de "encendida" tpico, como el que se
fuente con la compuerta en O V o en algn nivel
muestra en la figura 5.42, dar por resultado el canal-n inducido en la regin angosta de tipo p
del dispositivo. Por tanto, se define la longitud del canal mediante la altura vertical de la reyin
p , que puede ser mucho menor que el de un canal de constmccin plano. Sobre un plano
horizontal, la longitud del canal est limitada de 1 a 2 micrmetros (pm) (1 pm = 10-6 m). Se
pueden controlar las capas de difusin (de la misma forma que la reginp de la figura 5.42) en
pequeas fracciones de un micrmetro. Dado que las longitudes decrecientes de canal dan
como resultado niveles reducidos de resistencia, el nivel de disipacin de potencia del dispositivo (potencia disipada en f a m a de calor) se reducir en los niveles de operacin de comente.
Adems, el rea de contacto entre la regin n+ se incrementa mucho debido a la constmccin
vertical, lo que contribuye a una reduccin mayor en el nivel de resistencia y a una rea mayor
para comente entre las capas dopadas. Tambin existen dos trayectorias de conduccin entre el
drenaje y la fuente para contribuir a un mayor valor de comente, como lo muestra la figura
5.42. El resultado neto es un dispositivo con comentes de drenaje que pueden alcanzar niveles
de amperes con niveles de potencia que exceden los 10 W.
Por lo general:
Comparados con los MOSFETplanares disponibles en el mercado, los FET VMOS

tienen niveles reducidos de resistencia en el canal y mayores valores nominales, de
comente y de potencia.
Adems, una caractenstica importante de la consuuccin vertical es:
Los FET VMOS tienen un coeficiente positivo de temperatura que atacar la

posibilidad de avalancha trmica.
Los niveles de resistencia se incrementarn si la temperatura del dispositivo aumenta debido al medio que lo rodea o a sus comentes, causando con esto una reduccin de la corriente
de drenaje en vez de un incremento, como sucede con un dispositivo convencional. Los coeficientes negativos de temperatura dan por resultado menores niveles de resistencia con un incremento en la temperatura que aumenta los niveles de comente y genera mayor inestabilidad
de temperatura y avalancha trmica.
Otra caractenstica positiva de la configuracin VMOS es:
Los niveles reducidos de almacenamiento de cargo dan por resultado tiempos de
conmutacin ms rpidos en la construccin VMOS comparados con los tiempos de
ia construccin pianar convencional.
De hecho, los dispositivos VMOS tienen tiempos de conmutacin menores de la mitad de
los tiempos que se encuentran en el transistor BJT normal.
5.1 1
CMOS
Puede establecerse un circuito lgico muy efectivo al construir un MOSFET de canal-p y de

canal-n sobre el mismo substrato, como se muestra en la figura 5.43. Se observa a la izquierda
el canal-p inducido y a la derecha el canal-n inducido, para los dispositivos de canal-p y de
canal-n, respectivamente. La configuracin que se conoce como un arreglo complementario
de MOSFET, y se abrevia CMOS, tiene extensas aplicaciones en el diseo de lgica de computacin. La impedancia de entrada relativamente alta, las rpidas velocidades de conmutacin.
y los bajos niveles de potencia de operacin de la configuracin CMOS dan por resultado una
disciplina totalmente nueva que se le llama diseo lgico CMOS.
"encendido'
MOSFET de canal*
,
I
MOSFET de canal-"
Figura 5.43 CMOS can las conexiones indicadas en la figura 5.44.
Como muestra la figura 5.44. un inversor es un arreglo complementario de uso muy efectivo. De la misma maixera que se present para los transistores de conmutacin, un inversor es
un elemento lgico que "invierte" la seal aplicada. Esto es, si los niveles lgicos de operacin
son O V (estado O) y 5 V (estado 11, un nivel de entrada de O V dar por resultado un nivel de 5 V
y viceversa. Se obsema en la figura 5.44 que ambas entradas estn conectadas a la seal de
entrada y los dos drenajes a la salida Vo.La fuente del MOSFET de canal-p (Q,) est conectada
directamente al voltaje aplicado Vss,mientras que la fuente del MOSFET de Canal-n (Q,) est
conectada a tierra. Para los niveles lgicos definidos arriba, la aplicacin de 5 V en la entrada
deben dar por resultado una salida aproximada de O V. Con 5 Ven Vi (respecto a la tierra). VGS
= V jy Q, est "encendido", dando por resultado una resistencia muy baja entre el drenaje y la
fuente, como se muestra en la figura 5.45. Ya que V , y Vss estn en 5 V. VcS2= O V, lo cual es
menor que el V , necesario para el dispositivo y da por resultado un estado "apagado". El nivel
de resistencia resultante entre el drenaje y la fuente es muy alto para Qz, como se muestra en la
figura 5 45. Una aplicacin simpie de la regla del divisor de voltaje indicar que Vo se encuentra muy cerca de O V o en el estado O. estableciendo el procese de inversin deseado. Para
un voltaje aplicado Vi de O V (estado O). Va, = O V y Q, estar apagado con VSS.= -5 V.
encendiendo el MOSFET de canal-p. El resultado consiste en que Q, presentar un pequeo
nivel de resistencia y Q, una gran resistencia y Vo = Vss = 5 V (el estado 1). Debido a que la
corriente de drenaje que fluye en cada caso est limitada por el transistor "apagado" en el valor
de fuga. la potencia que disipa el dispositivo en cada caso es muy bajo. En el captulo 17 se
presentan ms comentarios sobre la aplicacin de lgica CMOS.
p{
MOSFET
de canal-p
Q,apurado
Q2
V,, =
(estado O1
Q,encendido
5
(estado 1 )
R, (alto)
de canal-n
R , "55
-S O V (estado O)
R, + R2
R , (bajo)
Figura 5.45 Niveles relativos de resistencia para

Figura 5.44 Inversor CMOS
V, = S
\' (estado 1).
5.11 CMOS
5.12 TABLA RESUMEN

La tabla 5.2 se desarroll para presentar de manera clara las diferencias entre un dispositivo y
otro debido a que las curvas de transferencia y algunas caractersticas importantes vanan de un
tipo de FET a otro. Entender bien todas las curvas y parmetros de la tabla ofrecer una formacin suficiente para los anlisis en dc y ac que siguen en los captulos 6 y 8. Tome un momento
para asegurar que se reconoce cada curva y que est clara su derivacin, y despus establezca
una base de comparacin para cada dispositivo, de los niveles de los parmetros importantes
de R!y C,.
250
Capitulo 5 Transistores d e efecto de campo

El anlisis por computadora de un amplificador a FET en el modo dc utilizando BASIC necesita que se utilice la ecuacin caractedstica para el dispositivo que se utilizar, junto con las
ecuaciones de la red con el objeto de obtener una solucin matemtica. Como se mencion
para la configuracin a BJT, el anlisis proceder de la misma forma que el sistema manual. En
el captulo 6, el BASIC se utiliza para investigar una de las configuraciones del amplificador
JFET ms comunes.
PSpice (versin DOS)

Para PSpice se debe utilizar un formato especfico para introducir los parmetros JFET de
manera adecuada. El formato para un dispositivo de canal-p o n es el siguiente:
J1
Y
nombre
JN
nombre del modelo
El formato es muy similar al que se usa para el transistor BJT. El nombre consiste de la
literal J, que es un designador para JFET, junto con el nmero 1. Los nodos a los cuales se
conectan las terminales estn listados en el orden en que aparecen en el ejemplo anterior. Por
ltimo, se debe introducir el nombre del modelo con objeto de proporcionar una ubicacin que
definir los parmetros del JFET.
El siguiente es el formato para la descripcin del modelo:
.MODEL
JN - NJF(VT0 = A V , BETA = .5E - 3)

V
-A
nombre del modelo especificaciones de parmetros

El .MODEL requerido es seguido por el nombre del modelo como se list en la instruccin
anterior. NJF especifica que se trata de un JFET de canal-n, mientras que PJF explicara un
JFET de canal-p. Se puede especificar una seleccin de hasta 14 parmetros. Sin embargo,
para estos propsitos ser suficiente especificar VTO y BETA. VTO es el voltaje de umbral
que se especifica normalmente como V,. BETA no es la fi definida para los transistores BIT
sino la que se determina en la siguiente ecuacin:
BETA =
Por ejemplo, si V, = 4 V e IDs,= 8 mA, se generarn los valores ue aparecen en la instmccin anterior del modelo. Esto es. VTO = 4 V y BETA = IDSSl/ VJ2 = 8 m* 1 (4V)2 = 8 mA!
16V2=0.5 x 10-3AIV2.
Ambas instrucciones aparecern en un anlisis de PSpice que se desarrollar en el captulo 6 en una configuracin de divisor de voltaje. Se debe empezar a reconocer la similitud de las
instrucciones utilizadas para tener acceso a los parmetros a la red. Continan las similitudes
para una amplia vanedad de dispositivos, lo cual permite un ajuste relativamente fcil al anlisis de las redes que contienen una gran vaiedad de elementos.

Para la versin de PSpice para Windows, los JFET estn listados en la biblioteca evalslb en el
listado de Partes (Get New Part). Se utiliza el mismo procedimiento para colocar un JFET
sobre la pantalla esquemtica que el descrito para los transistores en los captulos 3 y 4. En el
captulo 6 se explicar la especificacin de VTO y de BETA para el JFET seleccionado.
ZDDSNP
PROBLEMAS
5.2 Construccin y caractersticas de los JFET
l. a) Dibuje la constmccin bsica de un JFET de canal-p.

b) Aplique la polarizacin correcta entre el drenaje y la fuente y dibuje la regin de agotamiento
para VGS= O V .
2. Con'las caractersticas de la figura 5.10, determine 1, para los siguientes niveles de V,.(con
VDS> V,).
a)
b)
C)
d)
e)
f)
VGs= O V .
VGj= -1 V .
VGj= -1.5 v.
V,, = -1.8 V .
VGs= 4 V .
V,,=4V.
3. a) Calcule VDSpara VGs= O V e 1, = 6 mA utilizando las caractersticas de la figura 5.10.

b) Con los resultados del inciso a. calcule la resistencia del J E T para la regin 1, = O mA a 6
mA para VGS= O V .
c) Determine VD,para V,, = -1 V e 1, = 3 mA.
d) Con los resultados del inciso c, calcule la resistencia del JFET para la regin ID = O mA a 3
mA para VGS= -1 V .
e) Determine VDSpara VGS= -2 V e 1, = 1.5 mA
f) Usando los resultados del inciso e, calcule la resistencia del JFET para la regin 1, = O mA
a 1.5 mA para V,, = -2 V .
g) Despus de definir el resultado del inciso b como ro.precise la resistencia para VGS= -1 V ,
utilizando la ecuacin (5.1) y comprela con los resultados del inciso d .
h) Repita el inciso g para V G j= -2 V utilizando la misma ecuacin, y compare los resultados con
el inciso f.
i) Basndose en los resultados de los incisos g y h. aparenta la ecuacin (5.1) ser una aproximacin vlida?
4. Utilizando las caracteristicas de la figura 5.10:
a) Precise la diferencia de comente de drenaje (para VDS> V,) entre VGS= O V y VGS= -1 V.
b) Repita el inciso a entre VGS= -1 V y -2 V.
c) Haga otra vez el inciso a entre VGj= -2 V y -3 V.
d) Repita el inciso a entre VGs= -3 V y 4 V .
e) Existe un cambio marcado en la diferencia en los niveles de comente cuando VGsse aumenta
en forma negativa?
f) Es lineal o no lineal la relacin entre el cambio en V,, y el cambio que resulta en ID?Explique.
5. Cules son las diferencias principales entre las caractensticas del colectar de un transistor BIT y
las de drenaje de un transistor JFET? Compare las unidades de cada eje y la variable de control.
Cmo reacciona 1, ante los niveles crecientes de 1, contra los cambios en1,respecto a ios aumentos
negativos en los valores de V,,? Cmo se comparan los espaciamientos entre los pasos de 1, con
los espaciamientos entre los pasos de VGS?Compare Vc\a,con V, al definir la regin no lineal en los
niveles bajos del voltaje de salida.
6. a) Describa con sus propias palabras por qu, para un transistor J E T , lGes efectivamente igual
a cero amperes.
b) Por qu es tan alta la impedancia de entrada a un JFET?
c) ;Por qu es adecuado el trmino efecto de campo para este importante dispositivo de tres
terminales?
7. Dados ID, = 12 mA y lVpI = 6 V. trace una dismbucin probable de las curvas caractensticas para
el JFET (similar a la figura 5.10).
8. En general, comente acercade la polarizacin de los vanos voltajes y la direccin de las comentes
para un JFET de canal-n contra un JFET de canal-p.
9 5.3
Caractersticas de transferencia
9. Dadas las caractersticas de la figura 5.46:

a) Trace las caractersticas de transferencia directamente a p m i r de las caractersticas de drenaje.
b) Utilizando la figura 5.46 para establecer los valores de ID, y Vp, dibuje las caractensticas de
transferencia utilizando la ecuacin de Shockley.
C) Compare las caractersticas de los incisos a y b. Existen algunas diferencias importantes?
Figura 5.46 Problemas 9. 17
10. a) Dados ID, = 12 mA y V , = 4 V. dibuje las caracteristicas de transferencia para el transistor

JFET.
b) trace las caracteristicas de drenaje para el dispositivo del inciso u .
11. Dados loSS= 9 mA y V p= -3.5 V .determine ID cuando:
a ) V,, = 0 V .
b) V,, = -2 V .
C) VG.= -3.5 v.
d) V,, = -5 V.
12. Dados ID, = 16 mA y V p= -5 V .dibuje las caractersticas de transferencia utilizando los datos de
10s puntos de la tabla 5.1. Precise el valor de 1,apartir dela curva. cuando V,,=-3V y comprelo
con el valor determinado al utilizar la ecuacin de Shockley. Repita lo anterior para Va = -1 V .
13. Un JFET de canal-p tiene parmetros del dispositivo de I,,s = 7.5 mA y V p = 4 V Trace las
caracteristicas de transferencia.
11. Dados ID,, = 6 mA y V , = 4 . 5 V :
a) Calcule 1, cuando VGs= -2 V y -3.6 V .
b) Determine VG.cuando 1, = 3 mA y 5.5 mA.
15. Dado un punto Q en ID<>

= 3 mA y Va = -3 V. determine IDjs si V p= -6 V .
9 5.4
Hojas de especiflcaciones (JFET)
16. Defina la regin de operacin del JFET 2N5457 de la figura 5.18 utilizando el rango proporcionado de l,, y V,. Esto es, dibuje la curva de transferencia definida por el Iusj y V p mximos y la
curva de transferencia definida por el IDSS y V pmnimos. Seiiale despus el rea resultante entre las
dos curvas.
17. Defina la regin de operacin del JFET de la figura 5.46 si V,,m,,x = 25 V y Puma"= 120 mW.
5.5 Instrumentacin
18. Con el uso de las caractersticas de la figura 5.2 l . determine IDcuando VGS= -0.7 V y VDS= 10 V .
19. Al referirse a la figura 5.21, jse encuentran los valores de estrechamiento definidos por la rexi6n
VD,< v P = 3 V ?
20. Determine V ppara las caractersticas de la figura 5.21 utilizando I,, e 1, en algn valor de VGS.
Esto es. slo sustituya en la ecuacin de Shockley y resuelva para V p .Compare el resultado con el
valor supuesto de -3 V de las caracteristicas.
Problemas
21. Utilizando lD,,= 9 mAy V p= -3 V para las caractersticas de la figura 5.21, calcule IDcuando Va =
-1 V usando la ecuacin de Shockley y comprela con el nivel que aparece en la figura 5.21.
22. a) Calcule la resistencia asociada con el JFET de la figura 5.21a para V,, = O V desde 1, = O mA
hasta 4 mA.
b) Repita el inciso a para V,, = 4 . 5 V desde ID = O mA hasta 3 mA.
c) Al asignar el nombre r,, al resultado del inciso a y Y, al resultado del inciso b. utilice la
ecuacin (5.1) para determinar rd y comprelo con el resultado del inciso b .
23. a) Dibuje la construccin bsica de un MOSFET de tipo decremental de canal-p.

b) Aplique el voltaje adecuado del drenaje a la fuente y trace el flujo de electrones para V,, = O V.
24. En qu formas es similar la construccin de un MOSFET de tipo decremental y un JFET? , E n
qu formas es diferente?
25. Explique con sus propias palabras por qu la aplicacin de un voltaje positivo a la entrada de
un MOSFET de tipo decremental de canal-n dar por resultado que una corriente de drenaje
exceda ID,.
26. Dado un MOSFET de tipo decremental con ID, = 6 mA y V p= -3 V, precise la comente de drenaje
en VGs=-1 V.O V. I V y 2 V. Compare la diferencia con los niveles de comente entre -1 y O V con
la diferencia entre 1 y 2 V. En la regin positiva. se incrementa la comente de drenaje en una
proporcin significativamente mayor que para los valores negativos? &Sehace la curva ID ms y
ms vertical al aumentar los valores positivos de V,,? Existe una relacin lineal o no lineal entre
ID y V,,? Explquela.
27. Trace las caractersticas de transferencia y de drenaje de un MOSFET de tipo decremental de
canal-n con ID,, = 12 mA y V , = -8 V para un rango de VGs= -Vp a VCS= I V.
28. Dado ID= 14 mA y V,,=
1 Vi determine Vpsi ID,,= 9.5 mApara un MOSFETde tipo decremental.
29. Dado ID = 4 mA y V,, = -2 V. determine ID,, si V p= -5 V.

30. Utilizando un valor promedio de 2.9 mA para el IUSS del MOSFET 2N3797 de la figura 5.30,
precise el nivel de V,, que dar por resultado una corriente mxima de drenaje de 20 mA si V p
= -5 V.
31. Si la comente de drenaje para el MOSFET 2N3797 de la figura 5.30 es de 8 mA, jcul es el valor
mximo permisible de VD,si se utiliza el valor nominal mximo de potencia?
3 5.8
32. a) Cul es la diferencia principal entre la construccin de un MOSFET de tipo incremental y un

MOSFET de tipo decremental?
b) Dibuje un MOSFET de tipo incremental de canal-p con la polarizacin adecuada aplicada
(VD, > O V, VGS> VT)e indique el canal, la direccin del flujo de electrones y la re%n de
agotamiento que resulte.
c) Con sus propias palabras, describa brevemente la operacin bsica de un MOSFET de tipo
incremental.
33. a) Trace las caractensticas de transferencia y de drenaje de un MOSFET de tipo incremental de
canal-n con V,= 3.5 V y k = 0.4 x 10"AN'.
h) Repita el inciso a para la caracterstica de transferencia si se mantiene V , en 3.5 pero k se
incrementa el 100% a 0.8 x 1W3 AN'.
34. a) Dado VGscn, = 4 V e I D
do) = 4 mA cuando VGS(enccndido,
= 6 V, determine k y escriba la
expresin general para ID en el formato de la ecuacin (5.13).
b) Dibuje las caracteristicas de transferencia para el dispositivo del inciso a.
c) Determine 1, para el dispositivo del inciso a cuando V,, = 2 V. 5 V y 10 V.
35. Dadas las caractersticas de transferencia de la figura 5.47. determine VTy k y escriba la ecuacin
general para ID.
36. Dados k = 0.4 x l e ; AIV' e ID,ncend , = 3 mA con VGsfencsndidaj
= 4 V , determine V,.
37. Para el MOSFET de tipo incremental de canal-n, la comente mxima de drenaje es de 30 mA.
Determine V,, en este nivel de comente cuando k = 0.06 x 10;. AIV' y V,es el valor mximo.
GI
38. Aumenta lacomente de un MOSFET de tipo incremental en la misma proporcin que un MOSFET
de tipo decremental en la regin de conduccin? Revise con cuidado el formato general de las
ecuaciones, y si sus conocimientos en matemticas abarcan el cilculo diferencial, calcule dl,l
dCiGs y compare sus magnitudes.
39. Trace las caractersticas de transferencia de un MOSFET de tipo incremental de canal-p si Vi=
-5 V y k = 0.45 x 10-3 AIV2.
40. Dibuje la curva de ID=0.5 x 10-3 (VCS)el, = 0.5 x
(VcS-4)?para VGSdesde0 a 10 V. Tiene
un impacto significativo V,.= 4 V sobre el nivel de 1, en esta regin?
5.10
VMOS
41. a) Descnba con sus propias palabras por qu el FET VMOS resiste unos valores mayores de
comente y potencia que la tcnica estndar de construccin.
b) Por qu los FET VMOS tienen niveles reducidos de resistencia del canal?
c) Por qu se desea un coeficiente positivo de temperatura?
5.11
CMOS
* 42.
a) Descnba con sus propias palabras la operacin de la red de la figura 5.44 con V; = 0 V.
b) Si el MOSFET "encendido" de la figura 5.44 (con V, = O V) tiene una corriente de drenaje de
4 mA con VDS= 0.1 V, cul es el nivel aproximado de resistencia del dispositivo? Si 1, =
0.5 &4 para el transistor "apagado", cul es la resistencia aproximada del dispositivo? Sugieren los niveles de resistencia que suceder el nivel deseado de voltaje de salida?
43. Investigue en su biblioteca escolar la IgicaCMOS y describa el rango de operaciones y de ventajas bsicas de esta tecnologa.
--
--
- --
'Los astenscas indican problemas ms difciles.
Problemas
Polarizacin del FET
En el captulo 5 se estudi que para una configuracin de transistor de silicio se pueden obtener los niveles de polarizacin al utilizar las ecuaciones caractersticas V E , = 0.7 V. 1, = PJEe
1, z 1,. La relacin entre las variables de entrada y de salida la proporciona P. la cual asumi
una magnitud fija para el anlisis que se llev a cabo. El hecho de que beta sea una constante
establece una relacin lineal entre I c e 1,. El duplicar el valor de I B duplicar el nivel de 1,. y
as sucesivamente.
Para el transistor de efecto de campo la relacin entre las cantidades de entrada y de salida
es no lineal, debido al trmino cuadrtico en la ecuacin de Shockley. Las relaciones lineales
resultan en lneas rectas cuando se dibujan en una grfica de una variable en funcin de la otra,
mientras que las relaciones no lineales dan por resultado curvas como las que se obtuvieron
para las caractersticas de transferencia de un J F E T La relacin no lineal entre ID y Vm puede
complicar el mtodo matemtico del anlisis de dc de las configuraciones a FET. Una solucin
grfica limita las soluciones a una precisin de dcimas. pero resulta un mtodo ms rpido
para la mayora de los amplificadores. Debido a que el sistema srfico es por lo general el ms
comn, el anlisis de este captulo tendr una orientacin ms grfica en vez de tcnicas matemticas directas.
Otra diferencia distintiva entre el anlisis de los transistores BJT y FET es que la variable
de entrada que controla un transistor BJT es el nivel de la comente, mientras que para el FET
la variable de control es un voltaje. Sin embargo, en ambos casos la variable de salida controlada es un nivel de corriente que tambin define los niveles importantes de voltaje del circuito
de salida.
Las relaciones zenerales que pueden aplicarse al anlisis en dc de todos los amplificadores
a FET son
La ecuacin de Shockley se aplica con objeto de relacionar las cantidades de entrada y de

salida para los JFET y los MOSFET de tipo decremental:
Para los MOSFET de tipo incremental puede aplicarse la siguiente ecuacin:

(6.4)
Es particularmente importante observar que todas las ecuaciones anteriores son ;slo para
el dispositivo! stas no cambian con cada configuracin de red. siempre y cuando el dispositivo se encuentre en la regin activa. La red slo define el nivel de comente y el voltaje asociado
con el punto de operacin por medio de su propio conjunto de ecuaciones. En realidad, la
solucin de las redes de BJT y de FET es la solucin de ecuaciones simultneas establecidas
por el dispositivo y la red. La solucin puede determinarse con el uso de un mtodo matemtico o srfico, hecho que se demostrar en las pnmeras redes a analizar. Como se mencion
anteriormente. el mtodo grfico es el ms popular para las redes FET y es el que utilizamos en
este libro.
Las pnmeras secciones de este captulo estn limitadas a los JFET y al sistema grfico con
objeto de analizarlos. El MOSFET de tipo decremental se examinar despus con su rango
aumentado de puntos de operacin seguido por el MOSFET de tipo incremental. Finalmente,
se investigarn los problemas de diseo para probar los conceptos y procedimientos presentados en el capitulo.
6.2 CONF'IGURACINDE POLARIZACINFIJA

En la figura 6.1 aparece el arreglo de polarizacin ms simple para el JFET de canal-,. Conocido como la configuracin de polazacin fija, la cual es una de las pocas configuraciones a
FET que pueden resolverse directamente tanto con un mtodo matemtico como con uno grfico. Ambos mtodos estn incluidos en esta seccin con dos objetivos: para demostrar la .
diferencia entre ambas filosofas y para establecer el hecho de que puede obtenerse la misma
solucin utilizando cualquier mtodo.
La configuracin de la figura 6.1 incluye los niveles de ac V, y Vd y los capacitores de
acoplamiento ( C , y C2).Recuerde que los capacitores de acoplamiento son "circuitos abiertos"
para el anlisis en dc e impedancias bajas (esencialmente cortos circuitos) para el anlisis en
ac. El resistor R, est presente para asegurar que Vi aparezca en la entrada del amplificador a
FET. para el anlisis en ac (captulo 9). Para el anlisis en dc.
La cada de cero volts a travs de RG permite reemplazar V, por un corto circuito equivalente,
como el que aparece en la red de la figura 6.2 redibujado de manera especfica para el anlisis
en dc.
figura 6.2 Red para el anlisis

Figura 6.1 Configuracin de polarizacin fija.
6.2 Configuracin de polarizacin fija
en dc.
257
El hecho de que la terminal negativa de la batena est conectada en forma directa al

potencial positivo definido V,,refleja bien que la polarizacin de VGSest colocada de manera
opuesta y directamente a la de VGG.Al aplicar la ley de voltaje de Kirchhoff en la direccin de
las manecillas del reloj en la malla indicada en la figura 6.2 se tiene
v,,
m
=
-v,
Debido a que VGG,?suna fuente fija de dc, el voltaje V es de una magnitud fija, lo que da por
6s
resultado la notacion "configuracin de polarizacin fija".
Ahora, el nivel resultante de comente de drenaje ID lo controla la ecuacin de Shockley:
Ya que VGSresulta una cantidad fija para esta configuracin, su magnitud y signo pueden
sustituirse con facilidad en la ecuacin de Shockley, adems de calcular el nivel resultante de
V,. Este es uno de los pocos casos en que una solucin matemtica es muy directa para una
configuracin a FET.
En la figura 6.3 se muestra un anlisis grfico que hubiera requerido una grfica de la
ecuacin de Shockley. Es importante recordar que la eleccin de VGs = V, 12 dar por resultado una comente de drenaje de IDss 14 cuando se grafique la ecuacin. Para el anlisis de este
captulo sern suficientes los tres puntos definidos por ID,, Vp y la interseccin recin descrita
con objeto de graficar la curva.
"P
-
"P
"m
Figura 6.3 GrAfica de la ecuacin
de Shockley
En la figura 6.4 se ha sobrepuesto el nivel fijo de V,, como una lnea vertical en V, =
-V,,.
En cualquier punto de la Inea vertical el nivel de VGSes de -VFG; el nivel de 1, simplemente debe estar determinado en esta lnea vertical. El punto donde se intersecan ambas curvas
"P
Captulo 6 Polarizacin del FE7
Bsqueda d e la solucin para

la configuracin d e polarizacin fija.
Figura 6.4
"GS
es la solucin comn para la configuracin, y se conoce como el punto d e operacin estable.

La literal Q ser aplicada a la comente de drenaje, y el voltaje de la compuerta a la fuente con
objeto de identificar sus niveles en el punto Q. Se observa en la figura 6.4 que el nivel estable
de 1, puede determinarse al dibujar una lnea horizontal desde el punto Q al eje vertical 1,
igual que en la figura 6.4. Es necesario mencionar que una vez que la red de la figura 6.1 est
constmida y operando, los niveles de dc de 1, y de VGSque sern medidos por los instmmentos
de la figura 6.5 son los valores estables que se definen en la figura 6.4.
Figura 6.5 Medicin de los valores del

punto de operacin estable 1, y V.,
El voltaje del drenaje a la fuente de la seccin de salida puede calcularse si se aplica la ley
de voltaje de Kirchhoff de la siguiente manera:
Recuerde que los voltajes de un solo subndice se refieren al voltaje en un punto respecto a la
tierra. Para la configuracin de la figura 6.2.
Con una notacin de doble subndice:
Adems,
o
El hecho de que VD= VDSy que VG= VGSparece obvio a partir del hecho de que V - O V.
S,pero tambin se incluyeron las derivaciones anteriores con objeto de enfatizar la relacion que
existe entre la notacin de doble subndice y de un solo subndice. Ya que la configuracin
necesitkp dos fuentes de dc, su empleo est limitado, y no podr incluirse en la siguiente lista
de configukaciones FET ms comunes.
6.2 Configuracin de polarizacin fija
--
EJEMPLO 6.1
- - --
Calcular lo siguiente para la red de la figura 6.6.
F@ra 6.6 Ejemplo 6.1.
Solucin
Mtodo matemtico:
a) VGSp= -VGG = -2 V
Mtodo grfico: La curva de Shockley resultante y la lnea vertical en V,, = -2 V se proporcionan en la figura 6.7. Es verdad que es difcil leer ms all del segundo decimal sin aumentar
vp=-8v
vp
= -4 v
2
Captulo 6 Polarizacin del FE
ves, = -YGG
-2
Figura 6.7 Solucin zrfica para

la red de la figura 6.6.
significativamente el tamao de la figura, pero a partir de la grfica de la figura 6.7 es bastante

aceptable una solucin de 5.6 m.4; Por tanto, para el inciso a,
VGSy=
b)
C)
dj
e)
-I/GG
= -2 V
I D = 5.6 mA
= VD,>- IDRD= 1 6 V - ( 5 . 6 m ~ ) ( Z k R j
= 16V - 11.2V = 4 S V
VD = VDS= 4 S V
VG = VGS = -2 V
VDS
n vs = o v
Los resultados confirman con claridad el hecho de que los sistemas matemtico y grfico
generan solucionesmuy cercanas.
~~~~
~~~~
La configuracin de autopolatizacin elimina la necesidad de dos fuentes de dc. El voltaje de

control de la compuerta a la fuente ahora lo determina el voltaje a travs del resistor R , que
se conecta en la tenninal de la fuente de la configuracin como se muestra en la figura 6.8.
rqs
-
5.
c%
Figura 6.8
vara JFET.
Configuracinde autopolarizacin
Para el anlisis en dc los capacitores pueden reemplazarse una vez ms por "circuitos
abiertos", y el resistor RGpuede cambiarse por un cono circuito equivalente dado que IG = O A.
El resultado es la red de la figura 6.9 para el anlisis en dc.
La comente a travs de Rs es la comente de la fuente 1,. pero IS = ID y
'R,
Para el lazo cerrado que se indic en la figura 6.9 se iiene que
-vGS y
'6s
VRS= o
-'RS
En este caso podemos ver que VGSes una funcin de la comente de salida ID, y no fija en
magnitud, como ocum para la configuracin de polarizacin fija.
6.3 Configuracin de autopolatizacin
Figura 6.9 Anlisis en dc de la
configuracin de autopolarizacin.
26 1
La ecuacin (6.10) est definida por la configuracin de la red, y la ecuacin de Shockley

relaciona las cantidades de entrada y de salida del dispositivo. Ambas ecuaciones relacionan
las mismas dos variables, y permiten tanto una solucin matemtica como una grfica.
Puede conseguirse una solucin matemtica mediante la simple sustitucin de la ecuacin
(6.10) en la ecuacin de Shockley como mostramos a continuacin:
Al desarrollar el trmino cuadrtico que se indica al reorganizar los trminos, puede lograrse
una ecuacin de la siguiente forma:
Puede resolverse la ecuacin cuadrtica para la solucin adecuada de ID.

La secuencia anterior define el mtodo matemtico. El mtodo grfico requiere que pnmero se establezcan las caractersticas de transferencia del dispositivo como se muestra en la
figura 6.10. Debido a que la ecuacin (6.10) define una lnea recta en la misma grfica, primero se identifican dos puntos sobre la grfica que se localizan sobre la lnea y simplemente se
dibuja una linea recta entre ambos puntos. La condicin ms obvia de aplicacin es ID = O A,
yaque da por resultado VGS= -IDRS = (O A)Rs = O V. Por tanto, para la ecuacin (6.10) se
define un punto sobre la lnea recta mediante ID= O A y VGS= O V, tal como aparece en la figura 6.10.
"A;
- - - -
D = O A (" c s = - l $ s ~
'GS
Fwra 6.10 Definicinde un punto
sobre la recta de autopolarizacin.
El segundo punto para la ecuacin (6.10) requiere de la seleccin de un nivel de VGSO de
IDy calcular el valor conespondiente de la otra cantidad con la ayuda de la ecuacin (6.10).
Los niveles resultantes de IDy de Va despus definirn otro punto sobre la lnea recta y
permitirn un dibujo real de dicha lnea. Se supone, por ejemplo, que se selecciona un nivel de
IDigual a la mitad del nivel de saturacin, esto es,
luego
El resultado es un segundo punto con el objeto de dibujar la lnea recta como se muestra en la
figura 6.11. Luego se dibuja la lnea recta por medio de la ecuacin (6.10) y se obtiene el punto
Captulo 6 Polarizacibn del FET
~ ~ 8 s
v '~
=-z
Figura 6.11 Trazo de la recta de
autopolarizacin.
estable en la interseccin de la lnea recta y la curva caracterstica del dispositivo. Los valores estables de 1, y de Ves pueden determinarse y utilizarse para encontrar las otras cantidades de
inters.
Puede calcularse el valor de Vm si aplicamos la ley de voltaje de Kirchhoff al circuito de
salida, lo que da por resultado
v +
'?S
VDS+
VDS S VDD- V R 1, = Is
pero
v,
- VDD=
= VD, -
lps - Z,RD
Y
Adems:
---
EJEMPLO 62
Calcular lo siguiente para la red de la figura 6.12.
2.
6.3 Configuraan de autopolarizacibn
Solucin
a)
El voltaje compuerta-fuente se determina por

SG'
= -'$S
Si se elige 1, = 4 mA, se obtiene

V,,
-(4 mA)(1 kR) = -4 V
El resultado es la grfica de la figura 6.13 como se defini mediante la red.
-7
',.
0 V. ID=O mA
-8
-7
-6 -5 -4
-3 -2 -1
10
Vm<V>
Figura 6.13 Trazo de la recta de
autopolarizacin para la red de la

iigura 6.12.
En caso de elegir ID = 8 mA, el valor de VGSresultante sena de -8 V. como se muestra en

la misma grfica. En cualquier caso se obtendr la misma lnea recta. demostrando que puede
seleccionarse cualquier valor adecuado de ID, siempre y cuando se utilice el valor determinado
por la ecuacin (6.10) para V,,. Adems, debe tenerse en cuenta que puede seleccionarse el
valor de VGS,y calcular el valor de ID, para obtener el mismo resultado.
Si se selecciona VGs = V p1 2 = -3 V para la ecuacin de Shockley. se tiene que ID =
ID,, 1 4 = 8 rnA 1 4 = 2 mA, y resultar la grfica de la figura 6.14, la cual representa las
caractensticas del dispositivo. La solucin se encuentra al sobreponer las caractensticas de la
red definidas mediante la figura 6.13 sobre las caracteristicas del dispositivo de la figura 6.14,
y encontrando el punto de interseccin de ambas como se indica en la figura 6.15. El punto de
operacin resultante est en un valor del voltaje compuerta-fuente estable de
Figura 6.14 Trazo de las caracteristicac del

dispositivo para el JFET de la figura6.12.
Captulo 6 Polarizacin del FET
Figura 6.15 Clculo del punto Q para la red de
la iigura 6.12.
b) En el punto estable:
IDO = 2.6 mA
C)
La ecuacin (6.1 1):
VDS = VD, - ID(RS + R,)

= 20 V - (2.6 mA)(I k R
= 2 0 V - 11.18V
3.3 ki2)
= 8.82 V
d) Laecuacin (6.12):
V.$ = I,Fs
= (2.6 mA)(1 k R )
= 2.6 V
e) La ecuacin (6.13):
f) La ecuacin (6.11):
o
VG = O V
VD = VDS + Vs = 8.82 V + 2.6 V = 11.42 V
'J, = VD, - I,R, = 20 V - (2.6 mA)(3.3 kR) = 11.42V
EJEMPLO 6 3
Encontrar el punto de operacin para la red de la figura 6.12 si:

a) R s = l O O n .
b) R, = 10 kR.
Solucin
Obsrvese la figura 6.16.
Figura 6.16
a)
Ejemplo 6.3
En el eje de 1,.
De la ecuacin (6.10).
VGso
= -0.64
b) En el eje de VGS
VGso G 4 . 6 V
De la ecuacin (6.10).
Podemos observar cmo los niveles ms bajos de R, acercan la recta de carg-a de la red
hacia el eje ID, mientras que los niveles ms altos de Rs acercan la recta de carga de la red hacia
el eje VGs
6.3 Configuracinde autopolarizacin
EJEMPLO 6.4
Determine lo siguiente para la configuracin de entrada comn de la figura 6.17.
F i p 6.17
Ejemplo 6.4.
Solucin
La terminal de la compuerta conectada a tierra y la ubicacin de la entrada establecen fuertes

similitudes con el amplificador a BJT de base comn. Aunque es diferente en apariencia, en
relacin con la estmctura bsica de la figura 6.8, la red de dc que result de la figura 6.18 posee
la
. . misma estructura bsica que la figura 6.9. Por tanto, puede proceder el anlisis en dc de la
misma forma que en los ejemplos recientes.
a) Las caractensticas de transferencia y la recta de carga aparecen en la figura 6.19. En este
caso se determin el segundo punto para el trazo de la recta de carga seleccionando (en forma
arbitraria) ID = 6 mA y resolviendo VGSEsto es,
como se muestra en la figura 6.19. La curva de transferencia de dispositivo se traz usando:
Figura 6.18 Trazo del
equivale te de dc de la red
dela ligara 6.17.
VP
VcsQ -2.6 V

punto Q de la red de la figura6.17
y el valor asociado de VGS:
como se muestra en la figura 6.19. Al utilizar el punto de operacin de la figura 6.19 se obtiene
V,,
-2.6 V
b) De la figura 6.19.
6.4
POLARIZACIN MEDIANTE DIVISOR DE VOLTAJE
El amglo de polarizacin mediante divisor de voltaje que se aplic a los amplificadores a

transistor BIT tambin puede aplicarse a los amplificadores a FET. como lo muestra la figura
6.20. La const~ccinbsica es exactamente la misma, pero el anlisis en dc de cada una es
muy diferente. Para los amplificadores FET 1, = O A, pero la magnitud de 1, para los
amplificadores de emisor comn puede afectar los niveles de comente y voltaje de dc, tanto en
los circuitos de entrada como en los de salida. Recuerde que 1, proporcion la relacin
entre los circuitos de entrada y de salida para la configuracin de divisor de voltaje para el BJT,
mientras que V, har lo mismo en la configuracin a FET.
Para el anlisis en dc se redibuja la red de la figura 6.20 como se muestra en la figura 6.21
Vemos que todos los capacitores, incluyendoel capacitor de desvo Cs. han sido reemplazados
por un "circuito abierto" equivalente. Adems, se separ la fuente V D , en dos fuentes equiva-
Figura 6.20 Arreglo de polarizacin mediante divisor de voltaje.
Figura 6.21 Redibujo de la red de la figura 6.20 para el anlisis en dc.
6.4 Polarizacin mediante divisor de voltaje
267
lentes con objeto de permitir una separacin mayor de las regiones de entrada y salida de la
red. Debido a que 1, = O A, la ley de comente de Kirchhoff requiere que IR, = IR, y que el circuito equivalente en serie que aparece a la izquierda de la figura pueda utilizars para encontrar el nivel de VG. El voltaje VG, igual que el voltaje a travis de R,,puede encontrarse si se
utiliza la regla del divisor de voltaje de la siguiente manera:
Si aplicamos la ley de voltaje de Kirchhoff en el ?entido de las manecillas del reloj en el

lazo indicado en la figura 6.21, se obtiene
Sustituyendo VRs = ISRS= IDRS,se tiene
El resultado es una ecuacin que todava incluye las mismas dos variables que aparecen
en la ecuacin de Shockley: VGs e 1,. Las cantidades V , y Rsestn fijas por la constmccin de
la red. La ecuacin (6.16) es an la ecuacin para una lnea recta, pero el origen ya no es un
punto de la recta. No es difcil el procedimiento para dibujar la ecuacin (6.16) si se procede
como se indica a continuacin. Debido a que cualquier lnea recta requiere la definicin de dos
puntos, primero est el hecho de que en cualquier punro a lo largo del eje horiionfal de la
figura 6.22 la comente ID = O mA. Entonces, si se selecciona ID para ser igual a O mA, en
esencia se est estableciendo en algn lugar sobre el eje horizontal. Puede calcularse la localizacin exacta mediante la simple sustitucin de ID = O mA en la ecuacin (6.16) y encontrando
el valor resultante de V,, de la siguiente manera:
El resultado especifica que siempre que se grafique la ecuacin (6.16). en caso de haber seleccionado ID = O mA, el valor de VGxpara el dibujo ser de V , volts. El punto que se acaba de
determinar aparece en la figura 6.22.
Figura 6.22 Trazo de la ecuaci6n de la red para la configuracin mediante divisor de voltaje
Para el otro punto se utiliza el hecho de que en cualquier punto sobre el eje vertical
VG, = O V, y se resuelve para el valor calculado de ID:
El resultado especifica que las veces que se grafique la ecuacin (6.16). siempre que VGs = 0,
el nivel de ID est determinado por la ecuacin (6.18). Esta interseccin aparece tambin en la
figura 6.22.
Los dos puntos definidos arriba permiten dibujar una lnea recta con objeto de representar
la ecuacin (6.16). La interseccin de la lnea recta con la curva de transferencia en la regin a la
izquierda del eje vertical definir el punto de operacin y los niveles correspondientes de ID y
de VGS.
Debido a que la interseccin sobre el eje vertical se calcula mediante ID = VG I RS y VG est
fijo debido a la red de entrada, los valores mayores de Rs reducirn el nivel de la interseccin
1, como se muestra en la figura 6.23. Parece muy obvio a partir de la figura 6.23 que:
Cuando aumentan los valores de Rs dan por resultado valores menores estables de I D ,
as como valores ms negativos de VGS.
Figura 6.23 Efecto de Rssobre el punto Q obtenido.
Una vez que se han calculado los valores estables de

la red puede desarrollarse de la manera usual. Esto es,
6.4
% y de VGS,, el anlisis restante de
Polaiizacin mediante divisor de voltaje
EJEMPLO 6.5
Determinar lo siguiente para la red de la figura 6.24.

a)
Y VGSQ.
b) V,.
c) v,.
d) VD,.
el VDC.
Ly
2.4 k~
IOPF
0-(I
"'
Y,
IDss 8 mA ,'
SS=
V,=lV
,,
5 iiF
270 kR
1.5rn
zr
20 p~
L
=
Solucin
a) Para las caractensticas de transferencia, si ID = Im/4 = 8 mA / 4 = 2 mA, entonces VGs=
V , 1 2 = -4 VI2 = -2 V. La curva resultante que representa la ecuacin de Shockley aparece en
la figura 6.25. La ecuacin de la red est definida por
-4
(VP)
-3
-2
-1
Vq=-I.8v
V,=I.S?V
(lD=OmA)
Capitulo 6 Polarizacin del FET
~igura6.25 clculo del punto Q para la

red de la iigura 6.24.
La recta de polarizacin que se obtuvo aparece en la figura 6.25 con los valores del punto de
operacin
ID,> = 2.4 mA
Y
e)
Va< = -1.8 V
Aunque raras veces se solicita, el voltaje VD, puede determinarse as
Independientemente de que la construccin bsica de la red en el siguiente ejemplo es

muy diferente del arreglo de polarizacin mediante divisor de voltaje, las ecuaciones obtenidas requieren de una solucin muy similar a la que se describi. Se observa que la red utiliza
una fuente en el drenuje y en la fuente.
Determinar l o siguiente para la red de la figura 6.26
b v,=-iov
EJEMPLO 6.6
271
I
Solucin
a) Se obtiene una ecuacin para VGSen trminos de ID al aplicar la ley de voltaje de Kirchhoff
a la seccin de entrada de la red como est redibujada en la figura 6.27.
-V,,
o
R,= 1.5 kn
i+
=
Figura 6.27 Clculo de la ecuacin
de la red para la coniiguracin de la
figura 6.26.
V,
pero
'SRs + Vss = o
= c;,
Ip,
-
'S
'i~
El resultado es una ec,iacin muy similar en su formato a la ecuacin (6.16) que puede
sobreponerse a las caractersticas de transferencia. empleando el mismo procedimiento de la
ecuacin (6.16). Para este ejemplo.
V,,
= 10 V - 1,$1.5 kQ)
Para 1,= 0 mA.

V,,
= V, = 1 0 v
Para VGS= O V,
Los puntos que se obtienen para la grfica estn identificados en la figura 6.28.

punto Q para la red d e la figura
6.26.
Se graficaron las caractersticas de transferencia utilizando el punto de la grfica establecido por VGs= V d 2 = -3 VI2 = -1.5 V e 1, = ID,J4 = 9 mA 14 = 2.25 mA, que tambikn aparece
en la figura 6.28. El punto de operacin establece los siguientes niveles de estabilidad:
b) Al aplicar la ley de voltaje de Kirchhoff al lado de la salida de la figura 6.26 se obtiene
Sustituyendo Is = IDy reorganizando se obtiene
el cual para este ejemplo resulta
6.5 MOSFET DE TIPO DECREMENTAL

Las similitudes que hay en la apariencia entre las curvas de transferencia de los JFET y de los
MOSFET de tipo decremental permiten un anlisis similar de cada uno en el dominio de dc. La
diferencia ms importante entre los dos es el hecho de que el MOSFET de tipo decremental
permite puntos de operacin con valores positivos de Ves y niveles de IDque excedan IDssDe
hecho. para todas las configuraciones realizadas hasta ahora, el anlisis es el mismo si el JFET
se reemplaza por un MOSFET de tipo decremental.
La nica parte sin definir en el anlisis consiste en la forma de graficar la ecuacin de
Shockley para los valores positivos de Ves Qu tan lejos debe extenderse la curva de transferencia en la regin de valores positivos de V,, y valores de 1, mayores que ID,,? Para la
mayona de las situaciones este rango necesario estar bien definido por los parmetros del
MOSFET y por la recta de polarizacin que se obtuvo de la red. Unos cuantos ejemplos indicarn el impacto del cambio de dispositivo en el anlisis obtenido.
Para el MOSFET de t i ~ decremental
o
de canal-n de la figura 6.29. determinar:
r-i
EJEMPLO 6.7
Solucin
a) Para las caractersticas de transferencia se define un punto de la grfica de ID= IDSS14 = 6
m A l 4 = 1.5 mA y V, = VJ4 = -3 VI2 = -1.5 V. Al considerar el nivel de Vp y el hecho de que
la ecuacin de Shockley define una curva que se eleva con mayor rapidez a medida que V,, se
hace ms positivo, se detalla un punto de la grfica en VGS= +1 V. Sustituyendo la ecuacin de
Shockley
La curva de transferencia que result aparece en la figura 6.30. Si seguimos de acuerdo con la
manera que se describi para los JFET, se tiene:
Ecuacin (6.15): V, =
10 MQ(l8 VI
10MQ
= V, - I$,
Ecuacin (6.16): V,
= 1.5 V
110MQ
=
1.5 V - ID(750 0 )
Figura 6.30 Clculo del punto Q

para la red de la iigura 6.29.
Haciendo 1, = O mA, se obtiene

V,,
= V, = 1.5 V
Haciendo VGS = O V. se obtiene
En la figura 6.30 aparecen tanto los puntos de la grfica como la recta de polarizacin obtenida. El punto de operacin resultante:
b) La ecuacin (6.19):
Vm = VDD - ID(RD + RS)

= 18 V - (3.1 mAI(1.8 kR + 750 R)
S 10.1 v
EJEMPLO 6.8
Repetir el ejemplo 6.7 con Rs = 150 0.
Solucin
a) Los puntos de la grfica son los mismos para la cuma de transferencia como se muestra en
la figura 6.31. Para la recta de polarizacin,
-3
VP
-2
-1
;
V,
= t0.35
2
V
..
"cs
Haciendo ID= O mA, se obtiene

VGS = 1 . 5 v
Haciendo VGS= 0 V. se obtiene
La recta de polarizacin est incluida en la figura 6.31. Notamos en este caso que el punto de
operacin estable da por resultado una comente de drenaje que excede IDsscon un valor positivo para VGS E1 resultado:
IDO
= 7.6 mA
VGsO = +0.35 V
b) La ecuacin (6.19):
VDS = VD, - ID(RD+ Rs)

= 18 V - (7.6 mA)(1.8 kR + 1 5 0 0 )
= 3.18V
EJEMPLO 6.9
--
Determinar lo siguiente para la red de la figura 6.32.
"1
'DQ
b)
VD.
v ~ ~ o
'
--&
--
~~
Solucin
a)
La configuracin de autopolarizacin da por resultado
como la que se obtuvo para la configuracin JFET, estableciendo el hecho que V, debe ser
menor que cero volts. Por tanto, no existe la necesidad de graficar la curva de transferencia
para los valores positivos de VGS, aunque en esta ocasin se hizo para completar las caractersticas
de transferencia. Un punto de la grfica para las caractersticas de transferencia de V, < O V es
y dado V, = -8 V, para VGS > O V se seleccionar
v,,
= +2
En la figura 6.33 aparece la curva de transferencia que se obtuvo. Para la recta de polarizacin,
en VGS= O V, ID = O mA. Al elegir VGS= 6 V se obtiene
El punto Q resultante:

El siguiente ejemplo utiliza un diseo que tambin puede aplicarse a los transistores JFET.
A primera vista aparece algo simple, pero a menudo causa cierta confusin cuando se analiza
por primera vez debido al punto de operacin especial.
EJEMPLO 6.10
Determinar VDSpara la red de la figura 6.34.

. .
Solucin
La conexin directa entre las terminales de la compuerta y la fuente requiere que
VGS=
ov
ZOV
/I
1.5 kn
Debido a que VGSest fija en O V. la comente de drenaje debe ser ID,, (por definicin). En otras
palabras.
= Ov
IDQ = 10 mA
'GS,
Por tanto, no existe la necesidad de dibujar la curva de transferencia y

VD = V,,
=
- 1 8 , = 20 V
(10 mAl(1.5 kR)
20 V - 15V
"GS
/,,=lOmA
v,=-+v
= 5v
figura 6.34 Ejemplo 6.10.

Las caractersticas de transferencia del MOSFET de tipo incremental son muy diferentes de las
encontradas para el JFET y los MOSFET de tipo decremental, pero se obtiene una solucin
grfica muy diferente a las encontradas en secciones precedentes. Lo primero y quiz ms
imponante es recordar que para el MOSFET de tipo incremental de canal-n, la comente de
drenaje es cero para aquellos niveles de voltaje compuerta-fuente, menores que el nivel del
umbral VGsm,. como lo muestra la figura 6.35. Para los niveles de VGSmayores que VGscm>.
la
comente de drenaje se define mediante
6.6 MOSFET de tipo incremental
Figura 6.35
Caractersticas de transferencia de un MOSFET de tipo incrernental
de canal-n.
Ya que las hojas de especificaciones por lo general proporcionan el voltaje del umbral y un
as como su nivel correspondiente de VGS(encendido).
nivel de comente de drenaje (IDIencendid,),
pueden definirse dos puntos de inmediato como lo muestra la figura 6.35. Para completar la
curva, primero tiene que determinar la constante k de la ecuacin (6.25) a partir de los datos de
las hojas de especificaciones mediante la sustitucin en la ecuacin (6.25) y resolviendo para
k de la siguiente manera:
Una vez que k est definida, pueden calcularse otros niveles de IDpara los valores seleccionados de VGs. Por lo general, un punto entre VGS(Th)
y VGS(encendido)
y uno un poco mayor que
VG,,ncen,idoi ofrecern una cantidad suficiente de puntos para graficar la ecuacin (6.25) (obe IDien la figura 6.35).
srvense ID,
Arreglo de polarizacin por retroalimentacin

En la figura 6.36 se proporciona un arreglo comn de polarizacin para los MOSFET de tipo
incremental. El resistor RG proporciona un voltaje suficientementegrande a la compuerta para
"encender" el MOSFET. Debido a que IG = O mA y VRG = O V, la red equivalente de dc aparece
como se muestra en la figura 6.37.
Existe ahora una conexin directa entre el drenaje y la compuerta, y tenemos
Figura 6.37 Equivalente de dc de

Figura 6.36 Arreglo de polarizacin por retroalimentacin
Para el circuito de salida,
"m =
""D
- I$D
la cual se convierte en la siguiente ecuacin despus de sustituir la ecuacin (6.27):
Se obtiene una ecuacin que relaciona las mismas dos variables como la ecuacin (6.25).
permitiendo graficar cada una en el mismo conjunto de ejes.
Debido a que la ecuacin (6.28) es la de una lnea recta, puede emplearse el mismo procedimiento que se describi con anterioridad, para calcular los dos punlos que definirn C\ trazo
sobre la grfica. Sustituyendo ID = O mA en la ecuacin (6.28) se obtiene
Sustituyendo VGs= O V en la ecuacin (6.28), se tiene
Las grficas definidas por las ecuaciones (6.25) y (6.28) aparecen en la figura 6.38 con el
punto de operacin resultante.
6.6
.EJEMPLO 6.11
Determinar IDO y VDS, para el MOSFET de tipo incremental de la figura 6.39
Fi&ih,6.39
Ejemplo 6.11
Solucin
Grficade la curva de transferencia: Se definen de inmediato dos puntos como se muestra
en la figura 6.40. Resolviendo para k:
Ecuacin (6.26):
'~ieneendidol
k =
(VcscencEnd,do,- V ~ ~ ( ~ h ) ) 2
Para VGS= 6 V (entre 3 y 8 V):
11 -
VGs= 10 V. ID= 11.76 mA
12
9 -
LO
7
8
IDicnr
o,
-- 6
--
3 -
1-
i
1
1 2 ! 4 5 6 7 ? 9 1 0
" G S ~
v~s<<n<cnd,do,
Figura 6.40 Criica de la curva d e

transferencia para el MOSFET de la
figura 6.39.
como se muestra en la figura 6.40. Para

1, = 0.24
VG.= 10 V (ligeramente mayor que VGS<Th>):
lO-1(lO V - 3 V)' = 0.24
10-3(49)
= 11.76mA
como aparece tambin en la figura 6.40. Los cuatro puntos son suficientes para graficar la
curva total para el rango de inters como se muestra en la figura 6.40.
Para la red de la recta de polarizacin:
- 'DRD
12 V - ID(2kQ)
VGS = V~~
=
Laecuacin (6.29):
VGS= VDD= 12 v / l
La ecuacin (6.30):
ID =
-= - =
"DD
RD
o = O a
6mAIiJ<;,=ov
2 kR
La recta de polarizacin que result aparece en la figura 6.41. El punto de operacin:

1
De
-- 2.75 mA
VGSQ
= 6.4 V
con
VDSp= VGSQ= 6.4 V
I D = mA
C"r$
Rgura 6.41 Clculo del punto Q para la red de la figura 6.39,
Arreglo de polarizacin mediante divisor de voltaje
R2
En la figura 6.42 aparece un segundo arreglo de polarizacin comn para el MOSFET de tipo
incremental. El hecho de que IG = O mA da por resultado la siguiente ecuacin para VGGcomo
se deriva a partir de una aplicacin de la regla del divisor de voltaje:
(6.31)
6.6 MOSFET de tipo incrementai
=
Figura 6.42 Arregla de
polarizacin mediante divisor de
voltaje para un MOSFET de tipo
int:remental de canal-n.
28 1
Cuando se aplica la ley de voltaje de Kirchhoff alrededor de la malla indicada en la figura 6.42
resulta
+v,-vGs-v
ves = v,
- 0
Rs -
VR
Para la seccin de salida:
vRs +
Y
VDS+
vRD -
VD, =
VDS= VDD- VR, - V R ~
Debido a que las caractensticas son una grfica d e l D en funcin Ves, y que la ecuacin
(6.32)relacionalas mismas dos variables, pueden ,gaicarse
las dos curvas en la misma ,&ca
y
hacer el clculo de la solucin en la interseccin de ambas. Un? vez que se conocen IDQy VGsd
pueden entonces calcularse todas las cantidades restantes de laked, tales como VDS,VDy V,.
\
EJEMPLO 6.12
Determinar IDy,VGso.as como VDSpara la red de la figura 6.43.
*'
r47
w
q
VGS(Thj= 5 v
I0 (encendido) = 3 rw
y V, (encendido) = 10 V
-7r-i
Fmra 6.43 Ejemplo 6.12.
Solucin
Red:
La ecuacin (6.31):
(18 MR)(40 V ) = 18V

V, = R Z ~ D D
=
R,+R,
2 2 M R + 18MQ
La ecuacin (6.32):
VGS= VG - IDRS = 18 V - ID(0.82kC2)
Cuando ID = 0 mA,
VGs = 18V - (OmA)(O.82kS2) = 18V

tal como aparece en la figura 6.44. Cuando VGs= O V.
Ves = 18 V
- ID(0.82k R )
O = 18 V -ID(0.82 k R )
tal como aparece en la figura 6.44.

Capitulo 6 Polaiizacin del FEJ
Figura 6.44 Determinacin del punto Q para la red del ejemplo 6.12.
Dispositivo:
k =
La ecuacin (6.26):
l~(encendido)
( V ~ ~ ( ~ ~- ~"GS(TI~))'
~~did~)
la cual se traza sobre la misma ~rfica(figura 6.44). De la figura 6.44,

IDO
z 6.7 mA
V,
La ecuacin (6.33):
= 12.5 V
VDS = VD, - ID(RS + RD)
= 40 V - (6.7 mA)(0.82 kR
=
+ 3.0 kR)
40 V - 25.6V
= 14.4 V
6.7 TABLA RESUMEN

Ahora que se han presentado los arreglos de polarizacin ms comunes para los diferentes
ET,se desarrollla tabla 6.1 para revisar los resultados bsicos, y para demostrarla similitud
del mtodo para una cierta cantidad de configuraciones. Tambin indica que el anlisis general de las configuraciones de dc para los FET no es demasiado complejo. Una vez que se han
establecido las caractersticas de transferencia, entonces puede determinarse la recta de
autopolarizacin de la red y el punto Q en la interseccin de la caracterstica de transferencia
del dispositivo, y la curva de la red de polarizacin. El anlisis restante slo consiste en la
aplicacin de las leyes bsicas del anlisis de circuitos.
6.7 Tabla resumen
TABLA 6.1 Configuraciones polarizacin de FIX

Tipo
JFET
con polarizacin fija
JFET
con autopol&riicin
Solucin grfica
Ecuaciones pertinentes
Configuracin
-ii]?
VGC +
d:
8
4A-;,,,
IOS>
v,,,
VD,
= -V
',
= VD" - Id,
Punto @
1
v,,
o s =
= -Id,
V D
punto
aY
' "'c.,
1,
vnrl
JFET
con polaririicin medianre
divisor de voltaje
V,=-
R:Vm
Ri + R2
vm = VG - 1'8s
Vn.5 = VD, - I d R , + Rs)
v~
Compuena comn
JFET
JFET
<van=
ov>
JFET
(R, = O R)
d;s
XTcdih lar conf~gurrciones

arriba dc los caro5 posiiiuos
donde VGS = "ollr,il
~olartzazint i j a
MOSFET de tipo
decremental
Pol&zacin mediante
divisor de voltaje
v c "cs
0
'nis
Vc, = Vss 1'8,

VD, = VD,, + V, - I R ,
Punto
+ v@
+ R,)
Vcr
4:
'\
',
VGa=OV
10, = /m5
\~\ \ , \
14;;
JG=;;
@j:
v<;c = -/,Y?,
VD = VD,
v, = Id,
vos = VD, - 1 8 ,
MOSFET
de tipo decremental
VCI
VP VGG O
$J
4:
Punto Q
Vpi%
punto Q
VGS, = -VGG
= VDO - Id$
VGG
vDD
- R:Vm
o -R , R2
V,, = V,
ISRs
V,,, = V,,
loR, + R,l
:;wvc Q
v
&
G
F
MOSFET de ripo
incremental
Configuracin por
rerroalimentacin
~~14:~
MOSFET de tipo
incremental
Polarizacin mediante
divisor de voltaje
Capituio 6 Polarizacin del FET
VGS= VDS
VGS = VD, - I&D
v, =
Vc, =
R , + R2
v,
- Ir$,
Vc.5,n, y
"00 VCI
GSienccndido,
6.8 REDES COMBINADAS

Ahora que se estableci el anlisis en dc para una variedad de configuraciones a BJT y FET, se
presenta por s misma la oportunidad de analizar las redes con ambos tipos de dispositivos. Es
fundamental entender que el anlisis slo requiere que primero se estudie el dispositivo que
proporcionar un voltaje o un nivel de comente en la terminal. Luego, la puerta se encuentra
abierta para calcular otras cantidades y concentrarse en las incgnitas restantes. Estos son, por
lo general, problemas que resultan interesantes, debido al reto que implica encontrar la entrada, y luego utilizar los resultados de las ltimas secciones y el captulo 5 para hallar las cantidades importantes de cada dispositivo. Las ecuaciones y relaciones que se necesitan slo son
las que hasta ahora se han utilizado en ms de una ocasin, as que no existe la necesidad de
desarrollar nuevos mtodos de anlisis.
EJEMPLO 6.13
Determinar los niveles de VDy V , para la red de la figura 6.45.
Solucin
A partir de la experiencia pasada, ahora se sabe que V,, es, por lo general, una cantidad importante para determinar o escribir una ecuacin con objeto de analizar las redes con JFET. Debido
a que VGSes un valor para el cual no es obvia una solucin inmediata. se dar nfasis a la configuracin del transistor bipolar. La configuracin mediante divisor de voltaje es una donde
puede aplicarse la tcnica aproximada @RE = (180 x 1.6 kR) = 288 kR > 10Rz = 240 kR), lo
cual permite un clculo de V, utilizando la regla del divisor de voltaje en el circuito de entrada.
Para V,:
Con el hecho que VBE= 0.7 V se obtiene
6.8 Redes combinadas
--
IE =
-E % =
RE
R~
2.92 V
= 1.825 mA
1.6 k 0
Ir r 1, = 1.825 mA
con
A continuacin, se encuentra que para esta configuracin
La pregunta sobre cmo calcular Vc no es tan obvia. Tanto VCEcomo VDSson cantidades
desconocidas que evitan que se establezca una relacin entre VDy V , o de VEy VD Un examen
ms cuidadoso de la figura 6.45 indica que Vc est relacionado a V , mediante VGS(suponiendo
que VRG= O V). Si puede encontrarse VGS,se podr conocer V p y calcularse V , a partir de
Vc = V , - V,,
Luego surge la pregunta acerca de cmo encontrar el valor de &so a-partir del valor
estable de 1,. Los dos valores se encuentran relacionados mediante la ecb?cion de Shockley:
y VGsCpuede determinarse bajo un esquema matemtico al resolver V9 y sustituir los valores

numericos. Sin embargo, se regresa al mtodo grfico para trabajar solo en el orden inverso
que se utiliz en las secciones precedentes. Primero se trazan las caractersticas de transferencia del JFET como se muestra en la figura 6.46. Luego se establece el nivel de IDupor medio de
una lnea horizontal como se muestra en la misma figura. Luego se determina VGsaal dibujar una lnea desde el punto de operacin hacia el eje horizontal, dando por resultado
V,,
= -3.7
El nivel de Vc:
-6
"P
-5
-3: -3
-2
-1
VGs E - 3 . 7 V
Q
Figura 6.46 Calculo del punto Q

EJEMPLO 6.14
Calcular V Dpara la red de la figura 6.47.
Solucin
En este caso no existe una trayectoria obvia para determinar un valor de voltaje o de comente
para la configuracin a transistores. Sin embargo, al revisar el J E T con autopolarizacin,
puede derivarse una ecuacin para VGS y as calcular el punto de operacin estable resultante
con la ayuda de tcnicas grficas. Esto es,
con la cual se logra la recta de autopolarizacin que aparece en la figura 6.48 en
V,,
-2.6 V
IDO = 1 mA
Para el transistor bipolar,
= 9.425 V
Figura 6.48 Calculo del punto Q

6.8
Redes combinadas
287
actopolarizacin que se disear
El proceso de diseo no est limitado slo a las condiciones de dc. En el proceso del diseo
total entran el rea de aplicacin, el nivel de amplificacin deseado, la potencia de la seal y
las condiciones de operacin como unas cuantas de las condiciones existentes. Sin embargo,
primero tiene que concentrarse en el establecimiento de las condiciones de dc que se eligieron.
Por ejemplo, si estn especificados los niveles de V De ID para la red de la figura 6.49,
puede determinarse el nivel de VGsQmediante una curva de transferencia y tambin se puede
calcular Rs a partir de VGs= 42,.Si est especificado VD,, puede calcularse el valor de R, a
partir de R, = (VD, - VD)lID.Desde luego, es posible que los valores de Rs y de RD no sean
valores estndar disponibles en el mercado, y que requieran deluso del valor comercial ms
cercano. Sin embargo, junto con las tolerancias (rangos de valores) que normalmente se especifican para los parmetros de una red, rara vez causar un problema real- el proceso de
...
diseo la pequea variacin debida a la seleccin de valores estndares.
La anterior es slo una posibilidad durante la fase de diseo que involucra la r e d . - ~ a
figura 6.49. Es posible que slo se hayan especificado VD, y R, junto con el valor de Vps Pero
debe especificarse el dispositivo que se va a utilizar junto con el nivel de R,. Parece lgico que
el dispositivo deba tener un valor mximo de VD,mayor que el valor de diseo especificado
con cierto margen de seguridad.
Por lo general, para los amplificadores lineales es una buena prctica elegir los puntos de
operacin que no alcancen los valores de saturacin (ID,), o las regiones de corte ( V p )ES
verdad que durante el diseo son razonables unos puntos iniciales, para VGsplos valores cercanos a Vp12o de IDSs12para ID,. Desde luego, en cualquier proceso de diseo no deben excederse los valores mximos de ID ni de VDSque aparecen en las hojas de especificaciones.
Los ejemplos que siguen a continuacin tienen un diseo u orientacin hacia la sntesis,
de tal forma quese proporcionan los valores especficos, y deben calcularse los parmetros de
la red como R,, Rs, VDD.y as sucesivamente. En cualquier caso, el enfoque es en muchos
casos opuesto al descrito en secciones anteriores. En algunos ejemplos, se trata slo de aplicar
la ley de Ohm de una forma adecuada. En particular, si se solicitan valores de resistencias, el
resultado se logra mediante la simple aplicacin de la ley de Ohm de la siguiente manera:
donde V Ee IR a menudo son parmetros que se localizan en forma directa a partir de los valores
de voltaje y comente especificados.
EJEMPLO 6.15
Para la red de la figura 6.50 estn especificados los niveles de VD?y de ID,. Calcularlos valores
necesarios de R, y de Rs Cules son los valores estndar mas cercanos disponibles en el
mercado?
Solucin
Por la definicin de la ecuacin (6.341,
Al graficar la curva de transferencia de la figura 6.51 y dibujar la lnea horizontal en IDQ=

2.5 mA se obtiene V,,, = -1 V, y la aplicacin de V,, = -I$, establecer el nivel de R,.
Figura 6.51 Determinacin de Vm0

Los valores ms cercanos disponibles ea el mercado son

RD = 3.2 kR
R, = 0.4 kR
* 3.3 kR
< 0.39 kR
Para la configuracin de polarizacin mediante divisor de voltaje de la figura 6.52, calcular el

valor de R, si V D= 12 V y VGSQ= -2 V.
EJEMPLO 6.16
016V
Solucin
1.8 k n
Ei nivel de V , se determina de la siguiente forma:

V, =
con
ID =
47 kR(16 V)
47 kR + 91 k R
"DD
= 5.44
o 12v
- VD
RD
16V - 12V
1.8 m
Rs
= 2.22 mA
Luego se escribe la ecuacin para VGSy se sustituyen los valores conocidos:

VGS = VG - I$s
El valor ms cercano que est disponible en el mercado es de 3.3 W2.
=
Figura 6.52
Ejemplo 6.16.
EJEMPLO 6.17
Para la red de la figura 6.53 estn especificados los niveles de VDSe ID como VDS= iVDDe ID =
I
Determine los valores de VD, y de RD.
,
,
,
, ,.
1
F
Solucin
= 4 mA y VGS= VGS(eniendido)
= 6 V. para esta configuracin,
Con ID = ID(encendido)
VDS =
va
= iVDD
6 V = tVDD
de tal forma que
VD,
12 V
Con la aplicacin de la ecuacin (6.34) se obtiene
que es un valor estndar disponible en el mercado
6.10 LOCALIZACINDE FALLAS

Cuntas veces se ha constmido una red con cuidado slo para encontrar que cuando se
aplica la potencia, la respuesta es totalmente inesperada y no cumple con los clculos tericos? Cul es el siguiente paso? Se trata de una mala conexin? Se trata de una mala
lectura en el cdigo de color de un elemento resistivo o simplemente de un error en el proceso constmctivo? Parece muy vasto y a menudo es fmstrante el rango de posibilidades. El
proceso de localizacin de fallas que se describi al principio del anlisis de las configuraciones a BJT debe cerrar la lista de posibilidades y aislar el rea del problema siguiendo un
plan de ataque preciso. Por lo general, el proceso se inicia mediante una verificacin de la
construccin de la red y de las conexiones de las terminales. Luego, se sigue con la verificacin de los niveles de voltaje entre las terminales especficas y la tierra, o entre las terminales de La red. Rara vez se miden los niveles de comente porque estos manejos obli,~ a an
modificar la estructura de la red con objeto de insertar el medidor de comente. Desde luego,
una vez obtenidos los niveles de voltaje, pueden calcularse los niveles de la corriente
empleando la ley de Ohm. En cualquier caso, debe tenerse una idea del nivel esperado del
voltaje o la comente para que la medicin tenga cierta importancia. Por tanto, el proceso de
localizacin de fallas puede iniciar con cierta esperanza de xito si se entiende la operacin
Captulo 6 Poiarizacin del FET
bsica de la red junto con algunos valores esperados del voltaje o la corriente. Para el
est
amplificador a JFET de canal-n est entendido con claridad que el valor estable de VGSQ,
limitado a O V o a un voltaje negativo. Para la red de la figura 6.54, VGsQest restringido a
los valores negativos en el rango desde O V hasta V,. Si se conecta un voltmetro como lo
muestra la figura 6.54, con la punta de prueba positiva (normalmente roja) a la entrada y la
punta de prueba negativa (normalmente negra) a la fuente, la lectura debe tener un signo
negativo y una magnitud de unos cuantos volts. Cualquier otra respuesta tiene que considerarse como sospechosa y debe investigarse.
El nivel de VDSnormalmente se encuentra entre el 25 y el 75% de VD,. Una lectura de O V
para VDSindica que o bien el circuito est "abierto" o el JFET tiene un corto circuito interno
entre el drenaje y la fuente. Si VD tiene VDD volts, resulta obvio que no existe una cada a travs
de RD debido a la falta de comente a travs de RD y deben verificarse las conexiones para
revisar su continuidad.
Si el nivel de VDSparece inadecuado, puede verificarse sin problemas la continuidad del
circuito de salida al conectar a tierra la punta de pmeba negativa del voltmetro, y tomando la
medicin de los niveles de voltaje desde VD, a tiena con la ayuda de la terminal positiva. Si VD =
VD,. puede que la comente a travs de RD sea cero, pero existe continuidad entre VD y VDD.Si
V, = VDD.el dispositivo no est abierto entre el drenaje y la fuente, pero tampoco "encendido".
Sin embargo, se confirma la continuidad de Vs En este caso es posible que exista una conexin
pobre entre Rs y la tierra que puede no ser muy obvia. Tambin es posible que la conexin intema entre el cable de la punta de pmeba y el conector de la terminal se encuentren separados.
Tambin existen otras posibilidades como un dispositivo en corto del drenaje a la fuente, pero
la persona que se encuentre localizando la falla simplemente tendr que concentrar las causas
posibles del funcionamiento errneo.
Puede verificarse la continuidad de una red midiendo slo el voltaje a travs de cualquier resistencia de la red (excepto para R, en la configuracin IFET). La indicacin de una
de O V revela de inmediato la falta de corriente a travs del elemento debido a un circuito
abierto en la red.
El elemento ms sensible en las configuraciones a BJT y JFET es el amplificador en s
mismo. La aplicacin de un voltaje excesivo durante las fases constmctiva o de prueba, o el
uso indebido de valores incorrectos de resistores que ocasionan altos niveles de comente,
pueden destmir el dispositivo. Si se cuestiona la situacin del amplificador, la mejor pmeba
para el FET es el trazador de curvas, ya que no slo revela si el dispositivo es operable, sino
tambin sus rangos de valores de comente y voltaje. Aljunos probadores pueden indicar que el
dispositivo an se encuentra bsicamente en buen estado, pero no indican que su rango de
operacin se ha reducido de manera severa.
El desarrollo de buenas tcnicas de localizacin de fallas proviene en gran medida de la
experiencia y el nivel de confianza en cuanto a qu esperar y por qu. Desde luego, existen
ciertas ocasiones en que parecen desaparecer misteriosamente las razones de las causas de una
respuesta extraa cuando se verifica una red. En estos casos, lo mejor es no confiarse y continuar con la constmccin. Debe encontrarse la causa de tal situacin "buena o mala" muy
sensible o de lo contrario puede volver a ocumr en el momento ms inoportuno.
6.1 1 FET DE CANALP
Hasta ahora el anlisis se ha limitado slo a los FET de canal-n. Para los FET de canal-p se
necesita una imagen de espejo de las curvas de transferencia y se invierten las direcciones
definidas de comente, como se muestra en la figura 6.55 para los diversos tipos de FET.
Se observa en todas las configuraciones de la figura 6.55 que cada voltaje de la fuente
de alimentacin es un voltaje negativo que consume corriente en la direccin indicada. En
particular, se observa que contina la notacin de doble subndice para los voltajes tal
como se defini para el dispositivo de canal-n: VGS,VDS.y as sucesivamente. Sin embargo, en este caso VGSes positivo (positivo o negativo para el MOSFET de tipo decremental)
Y VDSnegativo.
6.11 FET de canal+
rojo
negro
+ "c.s

operacin en dc de la
configuracin del JFET con
aiitopolarizacin.
Figura 6.55
Configuraciones de canal-p.
Debido a las similitudes entre el anlisis de los dispositivos de canal-n y de canal-p. en

realidad puede asumirse como un dispositivo de canal-n con una fuente inversa de voltaje y
desarrollar el anlisis completo. Cuando se obtienen los resultados, estar correcta la magnitud de cada cantidad, aunque la direccin de la comente y la polarizacin del voltaje tendrn
que invenirse. Sin embargo, el siguiente ejemplo demostrar que con la experiencia que se ha
logrado a travs de los dispositivos de canal-n es bastante directo el anlisis de los dispositivos
de canal-p.
Captuh 6 Polarizacin del FET
CalcularIDO,Va,
EJEMPLO 6.18
y VD, para el JFET de canal-p de la figura 6.56.
Solucin
Con la aplicacin de la ley de voltaje de Kirchhoff se obtiene
v,
Y
Seleccionando ID= O mA se tiene
- VGS +
va
= "G
lgs= O
+
tal como aparece en la figura 6.57.

Cuando se elige VGs= O V, se obtiene
que tambin aparece en la figura 6.57. El punto de operacin estable que se obtiene a partir de
la figura 6.57:
IDpS 3.4 mA
v,,
v,, = i . 4 v
Q
= 1.4 V

para la coniiguracin de JFET de la
figura 6.56.
6.1 1 FET de canalp
Para VDS,con la ley de voltaje de Kirchhoff se obtiene
Debido a que la solucin de una configuracin a FET necesita que se dibuje la curva de transferencia en cada anlisis, se desarroll una curva universal til pasa cualquier nivel de IDss
y de
Vp. En la figura 6.58 se proporciona la curva universal de un JFET de canal-n o el MOSFET
de tipo decremental (para los valores negativos de VGsQ).Se observa que el eje horizontal no es
el de VGs sino el de un nivel normalizado definido por Va/ 1 Vp / , con la indicacin 1 Vp 1 , lo
que significa que slo debe tomarse en cuenta su magnitud, mas no su signo. Para el eje vertical la escala tambin es un valor normalizado de IDIID El resultado es tal que cuando 1, =
Imel cocientees 1,y cuando VGS=Vpelcociente VGS/f 1 es de-1. Se observa tambin que
la escala para I,llDss se encuentra a la izquierda en lugar de la derecha como se encontr para
1, en los ejercicios anteriores. Las dos escalas adicionales a la derecha necesitan presentarse.
La escala vertical llamada m puede utilizarse por si misma para encontrar la solucin a las
configuraciones de polarizacin fija. La otra escala, llamada M, se utiliza junto con la escala m
,
",
Figura 6.58 Curva universal de
polarizacin para el JET.
294
para encontrar la solucin para la configuracin mediante divisor de voltaje. Las escalas para
m y M provienen de un desarrollo matemtico que involucra las ecuaciones de la red y la escala
normalizada recin presentada. La siguiente descripcin no se concentra sobre el motivo por el
cual la escala m se extiende desde O a 5 cuando
Vp = -0.2, y la escala M desde O a 1
cuando Gs/i V, 1 = O, sino en la forma de usar las escalas resultantes para obtener una solucin para las configuraciones. Las ecuaciones de m y de M son las siguientes, con V, tal como
se defini por medio de la ecuacin (6.15).
v,I
Es importante tener en cuenta que la belleza de este mtodo se debe a que ya no es necesario
trazar la curva de transferencia para cada anlisis, a que la sobreposicin de la recta de
polarizacin resulta mucho ms sencilla y a que son menos los clculos. El uso de los ejes m y
M se explica mejor mediante unos ejemplos que utilicen dichas escalas. Una vez que ha quedado claro el procedimiento, es mucho ms rpido el anlisis y ms preciso tambin.
Calcular los valores del punto de operacin estable tanto de ID como de VGspara la red de la
figura 6.59.
16V
3.9 kR
005fi
-1
"0
Im=6mA
V,=-3v
0.05 pF
1 MR
1.6kR = = 4 O f i
&
Solucin
Calculando el valor de m, se obtiene
Fwra 6.59 Ejemplo 6.19.
La recta de autopolanzacin definida por Rs se grafica al dibujar una lnea recta desde el
origen y a travs del punto definido por m = 0.31, as como se muestra en la figura 6.50.
El punto Q obtenido:
6.12 Curva universal de polarizaci6n para JFET
EJEMPLO 6.19
Figura 6.60 Curva universal para los ejemplos 6.19 y 6.20.
Los valores del punto de operacin estable de ID y de VGSpueden calcularse despus de la

siguiente manera:
IDp = 0.181DSS= 0.18(6 mA) = 1.08 m.4

Y
EJEMPLO 6.20
VGsQ= -0.575 1 V , 1 = 4.575(3 V) = -1.73 V
Calcule los valores en el punto de operacin de 1, y Ve, para la red de la figura 6.61.
Solucin
El clculo de m da
La determinacin de V,
Al encontrar M se tiene
Ahora que se conocen m y M, puede dibujarse la recta de polarizacin sobre la figura 6.60.
Entonces. se observa que aunque los valores de IDss y V, son diferentes para las dos redes,
puede utilizarse la misma curva universal. Primero se encuentra M sobre el eje M como se
indica en la figura 6.60. Despus se dibuja una lnea horizontal hacia el eje m, y en el punto de
interseccin con el eje se aade entonces la magnitud de m, como lo muestra la figura. Con el
punto que se obtuvo sobre el eje m y la interseccin sobre M. se dibuja una lnea recta para
intersecar la curva de transferencia y as definir el punto Q.
Esto es,
e
con
-.!E = 0.53
y
- - -0.26
IDSS
IvpI
IDp = O.53IDSs = 0.53(8 mA) = 4.24 mA
1 1
VGSp = -0.26 VP
= -0.26(6 V) = -1.56 V

En esta seccin se desarrolla el anlisis por computadora de una configuracin a JFET mediante
un divisor de voltaje usando los programas tanto BASIC como PSpice. El enfoque de PSpice es
m y similar cuando empleamos la configuracin a BJT del captulo 4. Si se elige BASIC se
necesitar de un mtodo matemtico que incluir encontrar la solucin de una ecuacin cuadrtica.
PSpice (versin DOS)

En la figura 6.62 se redibuja la configuracin mediante divisor de voltaje de la figura 6.61
usando los nodos y parmetros del dispositivo que se definieron de acuerdo al capitulo 5. Los
Figura 6.62 Red de la figura 6.61

con nodos definidospara un anlisis
mediante PSpice.
rm Bias oE
J m oonfiguration in Pig. 6.61
CIRNIT DESCRIPTION
*
t
.
*
J1 3 1 4 JN
.noDEL JH NJF(YTO--6V BETA-.222E-31
.DC VOD 18 18 1
.PRINT DC V(1,4) I(R01
.OPTIONS NOPAE
VTO
BETA
NJP
-6
222.W0000b-06
TBPmTURE
27.000 DFX C
Figura 6.63 Anlisis mediante PSpice de la configuracin de la figura 6.61
parmetros son capturados, segn aparecen en la figura 6.63, de igual formaque en los captulos
previos con el JFET introducido, usando los formatos descritos tambin en el capitulo 5. El
voltaje que se solicita como V(1,4) es VGS y la comente I(RD) es 1 Se observa cmo son
Q
Do'
similares los resultados con los del ejemplo 6.20 con I D = 4.24 mA (ejemplo 6.20) e IDO= 4.23
o
mA (PSpice), y VGSn= -1.56 V (ejemplo 6.20) y VGSO= -1.57 V (PSpice).

La red de la figura 6.62 aparecer como se muestra en la figura 6.64 cuando se aplique la
versin para Windows de PSpice. Excepto por el J E T , se ha descrito en captulos anteriores el
Figura 6.64 Representacin

esquemtica de la red de la
figura 6.62.
procedimiento para inicializar la red con los enunciados VIEWPOINTS e IPROBE. El JFET
J2N3819 aparece dentro de la biblioteca eval.slb de la caja de dilogo Get Part, la cual se
seleccion mediante la secuencia Draw Get New Part Browse. Cuando se elige en la
biblioteca, la Descripcin (Description) que aparece sobre la lista en la caja de dilogo, se
Captulo 6
Polarizacin del
FET
indica como un JFET de tipo decremental de canal+ n-channel jfet-depletion). Si se selecciona OK, aparecer el smbolo JFET para su ubicacin en la pantalla. Se coloca el J E T sobre
la localizacin deseada y se oprime el botn derecho del apuntador (mouse) para terminar el
proceso. Para los valores iniciales de VTO y BETA, slo se selecciona el smbolo J E T que
est sobre el dibujo una vez (pero slo una ver) y se Opta por la seleccin Editen la barra de
mens. Siguiendo la secuencia Edit Model Edit Instance Model, el Editor de Modelo
(Model Editor) aparecer y se podr inicializar VTO en 4 V y BETA en 0.222E-3. Una vez
inicializados, se elige OK para asignar estos valores en la aplicacin.
En este ejemplo, VIEWPOINTS e IPROBE tendrn toda la informacin necesaria. Para
acelerar la ejecucin, se selecciona Analysis seguido por Probe Setup y se elige Do Not
Auto-Run Probe. Una vez que se termina. la secuencia OK Analysis Simulation proporcionar los resultados que aparecen en la figura 6.64.
La comente de drenaje igual a 4.23 m A es una rplica exacta de la solucin con DOS as
como el voltaje VGS= V(1,4) = 3.5044 V -5.076 V = -1.57 V.
BASIC
Si se utiliza un lenguaje como BASIC, entonces es necesario encontrar una solucin comn
mediante el empleo de tcnicas matemticas para las ecuaciones que se definieron por la red y
el dispositivo. Para la red de la figura 6.65a, se observa que el dispositivo est descrito por la
ecuacin de Shockley (6.65b):
mientras que la red est definida por (figura 6.65b)
Si se inserta la ecuacin para 1, [ecuacin (6.3711 en la ecuacin (6.38). se obtiene
Figura 6.65 Configuracinmediante
divisor de voltaje que se analizar

mediante el empleo de BASIC.
~~
-~ --
,/
la cual, cuando se expande, genera la siguiente ecuacin cuadrtica
Las soluciones a la ecuacin cuadrtica estn deteminadas por
siendo la solucin real aquel valor de VGSque caiga dentro del rango entre O y V,. El pro,=rama
probar desde luego, el valor de b' - 4ac, indicando que no existe solucin en caso de tener un
valor negativo. Luego, los voltajes del drenaje y la fuente son
En las tablas 6.2 y 6.3 se proporciona un resumen de las variables y las ecuaciones que se
utilizan en el mdulo 11000. En la figura 6.66 aparece el listado del programa junto con una
ejecucin con los mismos valores utilizarlos en el anlisis PSpice. Una vez ms es imponante
notar la correspondencia tan cercana entre los resultados.
TABLA 6.2 Eniaciones y enunciados
TABLA 6.3 Eniaciones y variables del programa

para el mdulo 11000
para el m6dulo 11000

Ecuacin
Enunciado p a m computadora
~p
Variable de la ecuacin
Variable dei programa
10 m .b*+t
a0 E
30 E Module for FET dc Bias Calculations
40
50 m *r*rr**.**.*.**r..ttt****ttt*it*t*t.*i*t.~***
""
.-.
100 PRINT "This program provides the dc bias calculations*

110 PRINT "for a J F m or depletion NOSPmN
120 PRINT mvoltage-divider configuration."
.."
IPO PRlNT "Enter the followinq circuit data:"
a
.
m-7-
m
,",.'.
-160
- - -INPUT
-."R1
(5"
(use lE30 if open)=":Rl

170 INPUT
wR2
-'$82
- -~~
180 INPUT "Rs-*;RS
190 INPUT "RDr'iRU
200
PRINT
.
.. .
..-.
..
210 INPUT "Supply voltaga, WD=";DD
220 PRIWT
230 PRIT "Enter the follwinq device data:"
240 INPUT "Drain-source saturation current, IDSS=";SS
250 INPUT "Gate-source pinchoff voltage, VPeL;VP
260 PRINT :PRINT
270 REH N a d o bias calculatione
280 GOSUB 11000
290 PRINT 'Bias current is, ID-";ID*lOOO;"~o
300 PRINT
ias Mltaaes
are:"
~~-~- 'B
---.
-.-..
310 PRINT - V G S ~ * ; O S ; ~ V O ~ ~ S ~
320 P.
i
.
N
T
"VDi*;VD:"Volti"
330 PRINT .VS-*;VS;"wlts"
340 PRINT 'VDS-";DSi'voltr;"
350 EWD
11000 REll Xodule for FET dc bias calculationr
11050
11060
11070
11080
DiBA2-4*A*C
IP DCO THEN PRINT .NO Solutionl!!" :STOP
VI=(-B+SQR(D))/(Z*A)
V2=l-B-SORlD~)Il2*A1
RUN
This progrm provides the dc bias calculations
for a JFET or depletion iIOSFET
voltage-divider configuration.
Enter the following circuit data:
R 1 (use 1E30 ii open)=? 910E3
R2
=? 220E3
RS-7 1.2E3
Supply voltage, VD*?
18
Enter the following de+

data:
Draln-source saturation current. IDSC-? 8E-3
Cate-source pinchoff voltags, VP=? -6
Bias current is. ID- 4.26821 iA
Bias voltages are:
VGS-1.617427
volts
V b 8.609939 volts
VS- 5.1218f2 volta
Figura 6.66 Programa en BASIC para el anlisis de la red d e la figura 6.65
-+:
PROBLEMAS
6.2
Configuracin de polarizacin fija
,/'
1. Para la configuracin de polaizacin fija de la figura 6.67:

a) Trazar las caractersticas de transferencia del dispositivo.
b) Sobre~onerla ecuacin de la red en la misma grfica.
c) Calcular IDQy VDS,.
d) Con la ecuacion de Shockley. resuelva 1,--u y luego localice VDsn.Comprela con las soluciones del inciso c.
Figura 6.67 Problemas 1.35.38.41.
2. Para la configuracin de polarizacin fija de la figura 6.68, determine:

a) ID y VGsDufilizando un mtodo puramente matemtico.
a
a con un mtodo grfico y compare los resultados.
b) ~ e ~ ielt inciso
16V
c) Encuentre VDS,VD,VGy VSutilizando los resultados del inciso a.
3. Dado el valor de VDmedido en la figura 6.69, calcule:
4. Determine VDpara la configuracin de polarizacin fila de la figura 6.70.

S. Determine VDpara la configuracin de polarizacin fija de la figura 6.71.
Figura 6.70
Problema 4.
Figura 6.71
Problema 5
6.3 Configuracin de autopolarizacin

6 . Para la configuracidn de autopolarizacin de la figura 6.72:
a) Trace la curva de transferencia para el dispositivo.
b) Sobreponga la ecuacin de la red en la misma grfica.
C) Calcule IDQ
y VGSp.
d) Encuentre VDS,VD, VG y Vs
*
* 7.
m 6.72 Problemas 6 , 7 , 3 6 . 3 9 , 4 2 .
Determine I,, para la red de la figura 6.72 utilizando un mtodo puramente matemtico. Esto es.
C
establezca una ecuacin cuadrtica para 1, y seleccione la solucin compatible con las caractensticas de la red. Comprela con la solucin que se obtuvo en el problema 6.
8. Para la red de la figura 6.73, calcule:
9. Dada la medicin Irs= 1.7 V para la red de la figura 6.74, calcule:
Problemas
* 10.
Encuentre para la red de la figura 6.75:

a) 1,.
b) VDy
C) Vn.
* 11.
Encuentre V , para la red de la figura 6.76

12. Determine para la red de la figura 6.77:
a) VG
b) ID@ Y " G s ~ .
c) VDY v,.
20 v
d) V D S ~ .
2.2 kn
910 kR
I,,=iOmA
VG
Vp=-3.5 V
110kR
1.1 k i l
Figura 6.77 Problemas 12.13.43.
13. a) Repita el problema 12 con R, = 0.51 kR (aproximadamente el 50% del valor de 12). Cul es
el efecto de un R, menor sobre ID y VGsQ?
Q
b) Cual es el menor valor posible de R, para la red de la figura 6.77?
14. Para la red de la figura 6.78, V D= 9 V. Calcular:

a) 1.,
b) Vs, VDS
c) v,. v,,.
d) V,
* 15. Especifique para la red de la figura 6.79:
* 16.
Figura 6.79 Problemas 15.37,40.
Dado V,, = 4 V para la red de la figura 6.80, encuentre:
6.5
MOSFET de tipo decremental
17. Calcular para la configuracin de autopolarizacin de la figura 6.81:
* 18.
Calcule para la configuracin de la figura 6.82:

a) ID, y
b) VDSY V,.
A-3
b-4
Problemas
1,)
6.6 MOSFET de tipo incremental
,/'
19. Para la configuracin de la figura 6.83 calcule:
al 1,.
"V
b) vcsv Y "m,
C)
V" Y V,.
u
d) VDS
20. Calcular para la configuracin mediante divisor de voltaje de la figura 6.84:
9
* 21.
6.8 Redes combinadas
Calcular para la red de la figura 6.85:

al V,.
* 22.
Determine para la red combinada de la figura 6.86:

a) V,, Vc.
b) V,.
C) IE. Ir IO.
d) 1,.
6.9
Diseo
* 23.
Disee una red de autopolasiracin empleando un transistor JFET con l, = 8 mA y V p= -6 V

para obtener un punto Q en 1 - 4 mA utilizando una fuente de 14 V. Asuma que hD= 3Rs y use
DQ los valores estndar.
* 24.
Disee una red mediante divisor de voltaje empleando un MOSFET de tipo decremental con I,,
= 10 mA y V , = -4 V para obtener un punto Q en IDO
= 2.5 mA utilizando una fuente de 24 V.
Adems. fije VG = 4 V y utilice R, = 2.5Rs con R, = 22 MQ. Utilice los valores estndar
25. Disefie una red como la que aparece en la figura 6.39 empleando un MOSFET de tipo incremental
con VGs(n, = 4 V, k = 0.5 x 10-3 AN' para obtener un punto Q en 1 - 6 mA. Utilice una fuente
DP de 16 V y valores estndar.
5
* 26.
6.10 Localizacin de fallas
Qu sugieren las lecturas d e cada configuracin d e la figura 6.87 acerca de la operacin de

la red?
Figura6.87
Problema 26.
Problemas
* 27.
Aunque las lecturas de la figura 6.88 por principio sugieren que la redkst comportndose de
f o m a adecuada, determine una causa probable del estado indeseable d la red.
* 28.
La red de la figura 6.89 no est operando de manera adecuada. ;Cul es la causa especfica de su
falla?
F w r a 6.88 Problema 27.
6.1 1 FET de canal-p
29. Para la red de la figura 6.90, calcule:
C) VD.
30. Para la red de la figura 6.91, determine:
6.12
Curva universal de polarizacin para JFET
31. Repita el problema 1 utilizando la curva universal de polaIizacin para JFET.

32. Repita el problema 6 usando la curva universal de polarizacin para JFET.
33. Vuelva a hacer el problema 12 utilizando La curva universal de polarizacin para JFET
34. Repita el problema 15 ayudado con la curva universal de polaizacin para JFET.
35. Desarrolle un anlisis con PSpice (DOS) de la red del problema 1. Calcule ID, y VCSQ.
36. Desarrolle un anlisis con PSpice (DOS) de la red del problema 6. Calcule IDg
y VGSy.
37. Desarrolle un anlisis con PSpice (DOS) de la red del problema 15. Calcule ID,,Ves, y Vm
38. Desarrolle un anlisis con PSpice (Windows) de la red del problema 1.

41. Utilizando BASIC, calcule 1 y VGs para la red del problema 1.
Do
Q
42. Utilizando BASIC, calcule IDO
y VcsQ para la red del problema 6.
43. Utilizando BASIC, caicu\e IDp.VCSQy VDsny a la red del prdolema 12.
'Los asteriscos indican problemas m i s difciles
Problemas
Modelaje de
transistores
bipolares
En el captulo 3 se presentaron aspectos como la constmccin bsica, la apariencia y las
caractersticasdel transistor. En el captulo 4 se examin con detalle la polarizacin de dc. En
este apartado se examinar la respuesta de ac en pequea seal del amplificador a BJT mediante
la revisin de los modelos que se utilizan con ms frecuencia para representar al transistor en el
dominio senoidal en ac.
Uno de los primeros intereses en el anlisis senoidal en ac de las redes de transistores es la
magnitud de la seal de entrada, porque sta determinar si deben aplicarse las tcnicas de
pequea seal o de gran seal. No existe una lnea divisoria entre ambas, pero la aplicacin y
la magnitud de las variables de inters relacionadas con las escalas de las caractersticas del
dispositivo, por lo general, establecen con clandad cul mtodo es el adecuado. La tcnica de
pequea seal se presenta en este captulo y las aplicaciones de gran seal se examinan en el
captulo 16.
Existen dos modelos que se utilizan con frecuencia en el anlisis en ac de pequea seal
4
de redes de transistores: el modelo re y el equivalente hiSrido. Este captulo presenta no solo
ambos modelos, sino que define el papel de cada uno y la relacin que hay entre ambos.
7.2 AMPLIF'ICACINEN EL DOMINIO DE AC

En el captulo 3 se demostr que se puede utilizar el transistor como un dispositivo amplificador.
Esto es, la seal senoidal de salida es mayor que la seal de entrada o, dicho de otra manera, la
potencia en ac de la salida es mayor que la potencia en ac de entrada. Luego surge la pregunta
sobre la manera en que la potencia en ac de salida puede ser mayor que la potencia en ac de entrada. La conservacin de la energa establece que a travs del tiempo la potencia total de
salida, Po, de un sistema no puede ser mayor que su potencia de entrada, P,, y que la eficiencia
definida como q = PJPi no puede ser mayor que 1 . El factor que falta en la presentacin
anterior que permite que la potencia en ac de salida sea mayor que la potencia en ac de entrada
es la potencia aplicada de dc. sta es una contribucin a la potencia total de salida, aunque
parte de ella se disipe por medio del dispositivo y los elementos resistivos. En otras palabras,
existe un "intercambio" de potencia de dc al dominio de ac que permite el establecimiento de
una mayor potencia de ac de salida. De hecho, se define una eficiencia de conversin por
medio de 7 = Poyc)IP,),(, donde Po,,,) es la potencia en ac de la carga, y Pi(dc,es la potencia de
dc suministrada.
Quiz el papel de la fuente de dc pueda describirse mejor si se considera primero la red de
dc simple de la figura 7.1. La direccin de flujo resultante est indicada en la figura junto con
una sfica de la comente i en funcin del tiempo. Ahora se insertar un mecanismo de control
como el que se muestra en la figura 7.2. El mecanismo de control es tal, que la aplicacin de
-e
1 (constante)
Corriente
Figura
fijada mediante una fuente dc.
una seal relativamente pequea al mecanismo de control puede ocasionar una oscilacin mucho
mayor en el circuito de salida. Para el sistema de la figura 7.2 el valor pico de la oscilacin est
controlado por el nivel de dc establecido. Cualquier intento de exceder el lmite establecido
por el nivel de dc dar por resultado un "recorte" (aplanado) de la regin pico de la seal de
salida. Por tanto, y en general, el diseo adecuado del amplificador requiere que los componentes
dc y en ac sean sensitivos a los requerimientos y limitaciones del otro.
Sin embargo, en realidad es una fortuna que los amplifieadores de pequea seal a
transistores puedan considerarse lineales para la m a y o h de las aplicaciones,
permitindose el uso del teorema de la superposicin para aislar el anlisis de del
anlisis ac.
7.3 M O D E W E DE TRANSISTORES BJT
Figura 7.2 Electo de un elemento

de control sobre el flujo de estado
estable del sistema elctrico de la
figura 7.1.
La clave para el anlisis en pequea seal de los transistores es el uso de circuitos equivalentes
(modelos) que se presentarn en este captulo.
Un modelo es la combinacin de elementos del circuito, seleccionados de forma
adecuada, que mejor se aproximan al comportamiento real de un dispositivo
semiconductor que est bajo condiciones especrjSeas de operacin.
Una vez que se determina el circuito equivalente en ac, se puede reemplazar en el esquema
el smbolo grfico del dispositivo por este circuito y pueden, entonces, aplicarse los mtodos
bsicos del anlisis de circuitos ac (anlisis de mallas, anlisis por nodos y el teorema de
Thvenin) para determinar la respuesta del circuito.
Hoy en da, existen dos importantes corrientes de pensamiento respecto al circuito
equivalente que sustituir al transistor. Durante muchos anos tanto las instituciones industriales
como las educativas se apoyaban mucho sobre los parmetros hi'bridos (los cuales sern
presentados en breve). El circuito equivalente de parmetros hibridos sigue siendo muy popular,
aunque ahora debe compartir su utilizacin con un circuito equivalente que se deriv
directamenteapaair de las condiciones de operacin del transistor: el modelo re.Los fabricantes
continan especificando los parmetros hbridos para una regin de operacin en particular en
sus hojas de especificaciones. Los parmetros (o componentes) del modelo re pueden denvarse de manera directa a partir de los parmetros hbridos. Sin embargo, el circuito hrido
equivalente se condiciona por estar limitado a un conjunto en particular de condiciones de
operacin si se debe considerar como preciso. Los parmetros del otro circuito equivalente
pueden determinarse para cualquier regin de operacin dentro de la regin activa y no estn
limitados por el conjunto nico de parmetros proporcionados en las hojas de especificaciones.
En contraste, el modelo re fracasa por no considerar el nivel de impedancia de salida del
dispositivo, ni en el efecto de retroalimentacin de la salida a la entrada.
Debido a que ambos modelos se emplean en forma extensiva en la actualidad, los dos se
examinan con detalle en este texto. En algunos anlisis y ejemplos se requerir el modelo
hbrido, mientras que en otros se utilizar el modelo re de manera exclusiva. Sin embargo, en el
texto se harn todos los esfuerzos para mostrar cun relacionados estn los dos modelos, y
cmo el aprovechamiento de uno conduce al aprovechamiento natural del otro.
En un esfuerzo para demostrar el efecto que tendr el circuito equivalente en ac sobre el
siguiente anlisis, se debe considerar el circuito de la figura 7.3. Es importante asumir por el momento que ya est determinado el circuito equivalente de ac en pequea seal. Debido a que
slo se est interesado en la respuesta en ac del circuito, todas las fuentes de dc se pueden
reemplazar por un potencial equivalente de cero (corto circuito) debido a que slo aproximan
el nivel de dc (estable) del voltaje de salida y no la magnitud de la excursin de la salida en ac;
esto est claramente expuesto en la figura 7.4. Los niveles de dc fueron importantes slo para
determinar el punto de operacin Q adecuado. Una vez que stos se fijaron, se pueden eliminar
los niveles de dc del anlisis en ac de la red. Adems, se seleccionaron el par de capacitores de
acoplamiento C, y C2 y el capacitar de desvo C3 para tener una pequea reactancia a Ta
frecuencia de la aplicacin. Por tanto, para cualquier propsito prctico, pueden sustituirse
mediante una trayectoria de baja resistencia o por un corto circuito de polarizacin; pero es
Captuio 7 Modelaje de hansistores bipolares
Figura 7.3 Circuito de transistor

bajo examen en esta discusin
introductoria.
Figura 7.4 La red de la figura 7.3

despus de la eliminacin de la fuente de
dc y la insercin del corto circuito
,
equivalente para los capacitores.
'
evidente que esto ocasionar un "corto" del resistor de polarizacin RE. Recuerde que los
capacitores asumen un equivalente de "circuito abierto" bajo condiciones de estado de dc
estable, lo que permite un aislamiento entre los estados de los niveles de dc y las condiciones estables.
Si se establece una tierra comn y se reorganizan los elementos de la figura 7.4, R, y R2
estarn en paralelo, y R, aparecer de colector a emisor como lo muestra la figura 7.5. Debido
a que los componentes del circuito equivalente del transistor que aparecen en la figura 7.5
Crcuito equivalente de
ac en pequea seal
para el nanristor
lo
+
z,
Rc
Figura 7.5 Redibujo de la figura 7.4 para el anlisis en ac y pequea seal.
7.3 Modelaje de transistores BJT
utilizan componentes familiares como resistores y fuentescontroladas independientes, se pueden

aplicar las tcnicas de anlisis como la superposicin, el teorema de Thvenin, y as sucesivamente, para determinar las cantidades deseadas.
Si se examinacon mayor detalle lafigura7.5, se pueden identificarlas cantidades importantes
que se elegirn para el sistema. Debido a que el transistor es un dispositivo amplificador, se
podra esperar alguna indicacin acerca de cmo se relaciona el voltaje de salida Vocon el voltaje
de entrada Vi, la ganancia en voltaje. En la figura 7.5 se observa para esta configuracin que
1,= 1, y que I = Ic, las cuales definen la ganancia en corriente Ai = Io/Ir La impedancia de entrada
Z, y la impedancia de salida Zo son particularmente importantes en el prximo anlisis. En las
siguientes secciones se hablar mucho ms acerca de estos parmetros.
En resumen, el equivalente de ac de una red se obtiene:
1. Haciendo todas [as fuentes de dc cero y reempiazndolns por un corto circuito
equivalente
2. Reemplazando todos los capacitores por un corto circuito equivalente
3. Eliminando todos los elementos en paralelo con un elemento de desvo mediante

los equivalentes de corto circuito que fueron presentados en los pasos 1 y 2
4. Redibujando
[a red
de manera ms conveniente y ms lgica
En las siguientes secciones los circuitos re y el hbrido equivalente se presentarn para

completar el anlisis en ac de la red de la figura 7.5.
7.4 LOS PARMETROS IMPORTANTES:

Zi'Zo' A",Ai
Antes de investigar los circuitos equivalentes para los amplificadores a BJT con mayor detalle,
primero se estudiarn aquellos parmetros de un sistema de dos puertos que son de vital importancia
desde los puntos de vista de anlisis y de diseo. Para el sistema de dos puertos (dos pares de
terminales) de la figura 7.6, el lado de la entrada (el lado en el cual se aplica normalmente la
seal) est situado a la izquierda y el lado de la salida (donde est conectada la carga) se localiza
a la derecha. De hecho, para la mayona de los sistemas elcmcos y electrnicos el flujo general
normalmente es de izquierda a derecha. Para ambos conjuntos de terminales, la impedancia entre
cada par de terminales bajo condiciones normales de operacin es muy importante.
l$
Sistema de dos
puertos
u
Fmra 7.6 Sistema de dos puertos.
Impedancia de entrada, Zi
Para el lado de la entrada, la impedancia de entrada Z, est definida por la ley de Ohm de la
siguiente forma:
Si la seal de entrada Vres cambiada, se puede calcular la comente Iiutilizando el mismo

nivel de impedancia de entrada. En otras palabras:
Captulo 7 Modelaje de transistores bipolares
Para el anlisis en pequea seal, una vez que se ha determinado la impedancia de

entrada, se puede emplear el mismo valor numrico para los niveles cambiantes de la
seal aplicada.
De hecho. se encontrar en las prximas secciones que la impedancia de entrada de un
transistor puede calcularse de forma aproximada mediante las condiciones de polarizacin de
dc, las cuales son condiciones que no cambian slo porque vana la magnitud de la seal de ac
aplicada.
Es muy notable que para las frecuencias dentro del rango bajo a medio-bajo (normalmente
< 100 kHz):
Lo impedancia de entrada para un amplificador a transistor a BJT es puramente
resistiva en naturaleza, y dependiendo de la manera en que se utilice el transistor,
puede variar desde unos cuantos ohms hasta los megaohms.
Adems:
No se puede emplear un hmetro para medir impedancia de entrada en pequea

seal debido a que ste opera en el modo de dc.
La ecuacin (7.1) es particularmente til porque proporciona un mtodo para medir la
resistencia de entrada en el dominio de ac. Por ejemplo, en la figura 7.7 se aiadi un resistor
sensor en el lado de la entrada para permitir una determinacin de 1, mediante el empleo de la
ley de Ohm. Se puede utilizar un osciloscopio o un multmetro disital sensible (DMM) para
medir tanto el voltaje V scomo el Vi. Ambos voltajes pueden ser de pico a pico, o valores mis,
siempre y cuando ambos valores utilicen el mismo estndar. Lueso se determina la impedancia
de entrada de la siguiente manera:
I:
S~srernade dos
puenos
2r
La importancia de la impedancia de entrada de un sistema se puede demostrar mejor por

medio de la red de la figura 7.8. La fuente de la seal tiene una resistencia interna de 600 R y el
sistema (posiblemente un amplificador a transistor) tiene una resistencia de entrada de 1.2 kQ.
Si la fuente fuera ideal (R,= O R), los 10 m V completos seran aplicados al sistema, pero por la
+
V,
Z, = 1.2 kR
IOrnv
V,
--
Amplificador
Figura 7.8 Demostracin del

impacto deZ, en la respuesta
del amplificador
7.4 Los parmetros importantes: Z, Z,, A,, Ai
impedancia de la fuente, de debe calcular el voltaje de entrada utilizando la regla del divisor de
voltaje de la siguiente mhera:
De este modo slo el 66.7% de toda la seal de entrada est disponible en la entrada. Si Zi fuera
slo de 600 R. entonces Vi=JT(10 mV) = 5 mV o el 50% de la seal disponible. Desde luego.
si Z = 8.2 kR,Vi ser del 93.3% de la seal aplicada. Por tanto. el nivel de la impedancia de
entrada puede tener un idpacto significativo sobre el nivel de la seal que alcance ei sistema (o
amplificador). En las siguientes secciones y captulos se demostrar que la resistencia de entrada
en ac es dependiente en $1 caso de que el transistor est en la configuracin de base comn,
emisor comn, o de coiejtor comn y la colocacin de los elementos resistivos.
EJEMPLO 7.1
Para el sistema de la figula 7.9, calcule el valor de la impedancia de entrada.
Sistema de dos
puertos
?
i
__i
Figura 7.9 Ejemplo i 1
Solucin.
Impedancia de sdida, Z,
La impedancia de salida naturalmente se define en el conjunto de terminales de salida, pero
esta definicin es un pocp diferente cuando se trata de la impedancia de entrada. Esto es:
La impedancia de s$lida se determina en las terminales de salida viendo hacia atrs
al sistema con la se@alaplicada igual a cero.
Por ejemplo, en la dgura 7.10 la seal aplicada se hace cero volts. Para determinar Zo, se
aplica una seal, Vs,a lasteminales de salida y se mide el nivel de Vacon un osciloscopio o un
DMM sensible. Luego se calcula la impedancia de salida de la siguiente manera:
R,,",,
Sistema de
dos puertos
V,=OV
R,",,",
2/I
va c
--
z,>
Figura 7.10 Determinacin deZ,
En particular, para las frecuencias en el rango bajo a medio (normalmente < 100 kHz):
La impedancia de salida de un amplificador a transistor BJT es resistiva por
naturaleza y, dependiendo de la configuracin y la colocacin de los elementos
resistivos, Z" puede variar desde unos cuantos ohms a un valor que puede exceder los
2 MR.
':,mpt,t
Adems:
No se puede utilizar un hmetro para medir la impedancia de salida en pequea setial
debido a que el hmeiro trnbaja en el modo de dc.
Para las configuraciones de amplificador donde se desea una ganancia significativa en
comente, el nivel de Z, debe ser tan grande como sea posible. Como se demostr en la figura
7.1 1. si 2 %RL, la mayor parte de la comente de salida pasar a la carga. En las siguientes
secciones y captulos se demostrar que con frecuencia Z, es tan grande respecto a RL que se
puede reemplazar por un equivalente de circuito abierto.
- -
Para R,
RL
7.11 E ~ ~ Cde^,
~ O= R,>en
la corriente 1, de carga o salida.
Sistema dc dos
puertos
V= I V
V" = 680 m V
1-
Solucin
Ganancia en voltaje, A,
Una de las caractensticas ms importantes de un amplificador es la ganancia en voltaje en
pequea seal, como se determina mediante
7.4 Los parmetros importantes: Z,, 2, A , As
EJEMPLO 7.2
RL
IL lRa
- --
Calcular el nivel de impedancia de salida para el sistema de la figura 7.12.
V;OV
,c., hr
Para el sistema de la figura 7.13, no se ha conectado una carga a las terminales de salida y el
nivel de ganancia determinado por la ecuacin (7.6) se refiere como la ganancia de voltaje
de sin carga. Esto es:
Figura 7.13 Determinacin del voltaje de no carga.
En el captulo 9 se demostrar que:

Para los amplificadores a transistores, la ganancia de voltaje sin carga es mayor que
la ganancia de voltaje con carga.
Para el sistema de la figura 7.13 que tiene una resistencia de fuente Rs. el nivel de Vi
debera determinarse primero utilizando la regla del divisor de voltaje antes de calcular la
ganancia VJVT. Esto es,
de tal forma que

De manera experimental. la ganancia de voltaje A,, o A,,,L se puede calcular simplemente
al medir los niveles de voltaje adecuados por medio de un osciloscopio o un DMM sensible, y
sustituyendo en la ecuacin correspondiente.
Dependiendo de la configuracin, la magnitud de la ganancia en voltaje para un

amplificador a transistor de una etapa normalmente est en el rango de menos de 1 a
unos cuantos cientos. Sin embargo, un sistema muItiefapas (mnltiunidades)puede
tener una ganancia en voltaje de varios miles.
EJEMPLO 7.3
Para el amplificador a BJT de la figura 7.14, determinar:

a) y.
b) I(
c) 2,.
d) A , , .
Y,=40mv
e
z,
v,
Amplificador
BIT
A+,
= 320
Solucin
= 192
Ganancia en corriente, Ai
La ltima caracterstica numrica que ser tratada es la ganancia en comente definida mediante
Aunque por lo general sta recibe menor atencin que la ganancia en voltaje, es, sin embargo,
una cantidad importante que puede tener un impacto significativo en la eficiencia total de un
diseo. En general:
Para los amplificadores a BJT, la ganancia en corriente normalmente vana desde un
nivel apenas inferior a 1 hasta un nivel que puede exceder los 100.
Para la situacin con c a s a de la figura 7.15.
I
7.4
cargada.
Los parmetros importantes:ZsZ , A,, A;
con
La ecuacin (7.10) permite determinar la ganancia en comente a partir de la ganancia en

voltaje de los niveles de impedancia.
Relacin de la fase
La relacin de la fase entre las seales senoidales de entrada y de salida es importante por una
variedad de razones prcticas. Afortunadamente:
Para el transistor amplificador hpico a frecuencias que permiten ignorar los efectos
de los elementos reactivos, los seriales de entrada y de salida estn o bien 180fuera de
fase o en fase.
La razn de la situacin anterior se aclarar en los siguientes captulos.
Resumen
Hasta aqu se han presentado los parmetros de importancia prima'ia de un amplificador: la
impedancia de entrada 2. la impedancia de salida 2". la ganancia de voltaje Av, la ganancia de
comenteAi y la relacin de la fase resultante. Otros factores. tales como la frecuencia aplicada
en los extremos bajo y alto del espectro de frecuencias. afectarn algunos de estos parmetros.
pero esto se discutir en el captulo 11. En las siguientes secciones y captulos, todos los
parmetros se determinarn para una variedad de redes de transistores para permitir una
comparacin de las ventajas y de las desventajas de cada configuracin.
7.5 EL MODELO DE TRANSISTOR re5El modelo r? requiere un diodo y una fuente de corriente controlada para duplicar el
comportamiento de un transistor en la regin de inters. Recuerde que una fuente controlada
de corriente es aquella donde los parmetros de la fuente de comente estn controlados por
medio de una corriente situada en cualquier otro lugar de la red. De hecho:
Los amplificadores a transistor BJT son conocidos como disposih'vos de corriente
controlada.

En la figura 7.16a se ha insertado un transistorpnp dentro de la estructura de dos puertos, y es
necesario para la discusin de las ltimas secciones. En la figura 7.16b el modelo re para el
transistor se ha colocado entre las mismas cuatro terminales. Como se observ en la seccin
7.3. el modelo (circuito equivalente) se selecciona de tal forma que se aproxime al
comportamiento del dispositivo que est reemplazando en la regin de operacin de inters.
En otras palabras, los resultados obtenidos con el modelo en su lugar deben ser relativamente
cercanos a aquellos que se consiguen con el transistor real. En el captulo 3 se estudi que una
unin de un transistor en operacin est polarizada de manera directa, mientras que la otra est
polarizada inversamente. La unin en polarizacin directa se comportar de forma similar a un
diodo (ignorando los efectos de los cambios de valores de V,) como lo verifican las curvas de
la fisura 3.7. Para la unin de la base al emisor del transistor de la figura 7.16a, la equivalencia
del diodo de la figura 7.16b entre las mismas dos terminales parece ser muy apropiada. Tngase
presente que para el lado de la salida las curvas horizontales de la figura 3.8 revelaron que Ic z
$ (como se calcul a partir de = de)
para el rango de valores de V,,. La fuente de comente
Figura 7.16 a) Transistor BJT en base comn: b) modelo r, para la configuracin

de la figura 7.16a.
de la figura 7.16b establece el hecho de que It = Me,apareciendo la corriente de control ledel

lado de la entrada del circuito equivalente como se determin en la figura 7.16a. Por tanto. se
ha establecido una equivalencia en las terminales de entrada y de salida con la fuente controlada
de corriente, proporcionando as un vnculo entre las dos; una revisin inicial hubiera sugerido
que el modelo de la figura 7.16b es un modelo vlido del dispositivo real.
En el captulo 1 se analiz cmo la resistencia en ac de un diodo puede determinarse por
medio de la ecuacin rac= 26 mV/1 , donde ID es la comente de dc a travs del diodo en el
D.,
punto Q (estable). Esta misma ecuacion se puede utilizar para encontrar la resistencia en ac
del diodo de la figura 7.16b si slo se sustituye la comente del emisor de la siguiente manera:
El subndice e de re se seleccion para enfatizar que es el nivel dc de la comente del emisor

la que determina el nivel de la resistenciaen ac del diodo de la figura 7.16b. Sustituyendo el valor
obtenido de re en la figura 7.16b dar por resultado el muy til modelo de la figura 7.17.
Debido al aislamiento que existe entre los circuitos de entrada y de salida de la figura 7.17, es
obvio que la impedancia de entrada Z para la configuracin de base comn de un transistor
es simplemente re.Esto es,
(7.12)
Para la configuracin de base comn, los valores hpicos de Z varan desde unos
cuantos ohms hasta un mximo de aproximadamente 50 Q.
Para la impedancia de salida, si se hace cero la seal, entonces le = O A e Ic = de= a
(0 A) = O A, obtenindose una equivalencia de circuito abierto en las terminales de la salida.
El resultado es que para el modelo de la figura 7.17,
7.5 El modelo de transistor r,
En realidad:
Para la configuracin de base comn, los valores hpicos de Zoestn en el rango de
los megaohms.
La resistencia de salida de la configuracin de base comn estdetenninada por la pendiente
de las lneas que forman las caractensticas de salida como se muestra en la figura
7.18. Suponiendo que las lneas estn perfectamente horizontales (una aproximacin excelente), dara
por resultado la conclusin de la ecuacin (7.13). Si se tuviera cuidado para medir Zode forma
grfica o experimental, se obtendran niveles ubicados normalmente en el rango de 1 a 2 MR.
Pendiente =
IC
'0
Ir=4mA
I,=OmA
O]
Figura 7.18 Definicin de 2,.
vc8
En general, para lo configuracin de base comn la impedancia de entrada es

relativamente pequea y la impedancia de salida es muy grande.
Ahora se determina la ganancia en voltaje para la red de la figura 7.19
V,, = -loRL = -(-1)R
c
L
a le~R
Vi = I<Zi = $re
as que
Y
CB
Para la ganancia en comente,

1
-1< d e
A . = L = - - Ii
'e
1,
v3 +
2,
Amplificador
BIT de base
comirn
Rgura 7.19 Definicin de Av

= V,
para la configuracin
de base comn.
/y
El hecho de que la polaxidad del voltaje Vocomo lo determin la comente ICsea el mismo
que el definido por la figura 7.19 (ks decir, el lado negativo est en potencial de tierra) indica que
tanto V,, como Vi estn en fase para la coniiguracin de base comn. Para el transistor npn en la
configuracin de base comn la equivalencia podra parecerse a la mostrada en la figura 7.20.
Figura 7.20 Modelo aproximado para la configuracin de base comn para un transistor npn.
Para una configuracin de base comn de la figura 7.17 con 1, = 4 mA. a = 0.98, y se aplica
una seal en ac de 2 mV entre las terminales de la base y el emisor:
a) Calcular la impedancia de entrada.
b) Determinar la ganancia en voltaje si se conecta una carga de 0.56 kR a las terminales de
salida.
c) Encontrar la impedancia de salida y la ganancia en comente.
Solucin
o a partir de la ecuacin (7.14).
A , = - - '0
- -a
- 0.98
como se defini por medio de la ecuacin (7.15)
1,
Configuracin de emisor comn

Para la configuracin de emisor comn de la figura 7.21a, las terminales de entrada son las
terminales de la base y el emisor, pero en este caso la salida se establece entre las terminales
del colector y del emisor. Adems, la terminal del emisor ahora es comn a los puertos de
entrada y de salida del amplificador. Sustituyendo el circuito equivalente re para el transistor
npn se obtiene la configuracin de la figura 7.21b. Obsrvese que la fuente controlada de
comente an est conectada entre las terminales del colector y de la base, y el diodo entre las
7.5 Elmodelo de transistor re
EJEMPLO 7.4
Figura 7.21 a) Transistor BJT en emisor comn: b) modelo aproximado para la configuracin de la
fixura 721a.
terminales de la base y el emisor. En esta configuracin, la comente de la base es la comente

de entrada, mientras que la comente de salida an es Ic. Segn lo estudiado en el captulo 3, las
comentes de base y del colector estn relacionadas por medio de la siguiente ecuacin:
Portanto, la comente a travs del diodo est determinada por

le = {
+ Ih = Plb
iIb
Sin embargo, debido a que la beta en ac por lo general es mucho mayor que 1, se emplear la
siguiente aproximacin en el anlisis:
(7.18)
La impedancia de entrada est determinada por el siguiente cociente:
El voltaje Vbeest a travs de la resistencia del diodo como se muestra en la figura 5.22. El
nivel de re an est determinado por la comente dc IE. Al aplicar la ley de Ohm da
eo
Captulo 7 Modelaje de iransistores bipolares
Figura 7.22 Determinacin de Z,

utilizando el modelo aproximado.
La sustitucin genera
- Ic,?
T
2,
- \f..
ore
(7.19)
- '
En esencia, la ecuacin (7.19) establece que la impedancia de entrada para una situacin
como la que se muestra en la figura 7.23 es beta veces el valor de re. En otras palabras, un
elemento resistivo en la terminal de emisor se refleja en el circuito de entrada mediante
un factor de multiplicacin B. Por ejemplo. si re = 6.5 Q como en el ejemplo 7.4 y B = 160
(muy normal), la impedancia de entrada se ha incrementado a un nivel de
Para la configuracin de emisor comn, los valores tipicos de Z, definidos mediante

pre estn en el rango desde unos cuantos cientos de ohms al rango de los kilohms con
valores mximos de aproximadamente 6 a 7 kilohms.
oe
tigura 7.23 impacto d e resobre

la impedancia de entrada.
Para la impedancia de salida, las caractensticas de inters son el conjunto de salidade la figura
7.24. Se observa que la pendiente de las curvas se incrementa en la comente del colector; mientras
mayor es la pendiente, menor es el nivel de impedancia de salida (Z,). El modelo re de la figura 7.21
no incluye una impedancia de salida, pero si sta se encuentra disponible de un anlisis grfico
o de las hojas de especificaciones, se puede incluir como lo muestra la figura 7.25.
Figura 7.25 Inclusin d e ro e n el

circuito equivalente d e transistor.
Figora 7.24 Definicin d e r, para

la configuracin d e emisor comn.
Para la configuracin de emisor comn, los valores tpicos de Z estn en el rango de

las 40 a los 50 kQ.
Pata el modelo de la figura 7.25, si la sefial aplicada se hace cero, la comente Ices de O A
y la impedancia de salida es
Desde luego, si se ignora la contribucin debida a ro como en el modelo re, la impedancia de

salida se define mediante Zo = m R.
Ahora se determinar la ganancia de voltaje para la configuracin de emisor comn de la
figura 7.26 utilizando la suposicin de Zo = R. El efecto de incluir r, se considerar en el
Captulo 8. Para la direccin definida de Io y la polaridad de V,,,
7.5 El modelo de transistor re
Vi
Zi=Br,
Amplificador
BIT de emisor
Figura 7.26 Determinacin d e
comn
la ganancia de voltaje y
corriente para el amplificador
de emisor comn.
El signo negativo simplemente refleja el hecho de que la direccin de 1, en la figura 7.26

establecera un voltaje Vocon la polaridad opuesta. Continuando se obtiene
V o z - I o R L = -1'R
v,=
L -
- P I bR L
ljZi = IbPre
El signo negativo resultante para la ganancia de voltaje revela que los voltaje de salida y de
entrada estn fuera de fase por 180'.
La ganancia de comente para la configuracin de la figura 7.26:
Empleando los hechos de que la impedancia de entrada es Pre, la comente del colector es DI,, y
la impedancia de salida es r,, el modelo equivalente de la figura 7.27 puede ser una herramienta
til en el siguiente anlisis. Para los valores normales de los parmetros, la configuracin de emisor
comn puede considerarse con un valor moderado de impedancia de entrada, una alta ganancia de
voltaje y de comente, y una impedancia de salida capaz de incluirse en el anlisis de la red.
Figura 7.27 Modelo re para la

configuracin d e emisor comn.
EJEMPLO 7.5
326
Dados P = 120 e IE= 3.2 mA, para una configuracin de emisor comn con re = m Q, calcular:
a) Zc.
b) Av si se aplica una carga de 2 kR.
C)
A j con la carga de 2 kR.
Capiulo 7 Modelaje de transistores bipolares
Solucin
b)
La ecuacin (7.21j: A,, =
R~ -- - --- =
rt,
-246.15
8.125 R
Configuracin de colector comn

Para la configuracin de colector comn normalmente se aplica el modelo definido para la
configuracin de emisor comn de la figura 7.21, en lugar de definir un modelo para
la configuracin de colector comn. En los captulos subsecuentes se investigarn una cantidad
de configuraciones de colector comn y ser muy claro el impacto del mismo modelo.
7.6 EL MODELO H~BRIDOEQUIVALENTE

En la seccin 7.5 se seal que el modelo re es sensible al nivel de operacin de dc del
amplificador. Para que se describa el modelo hbrido equivalente en esta seccin, se definieron
los parmetros en un punto de operacin que puede o no reflejar las condiciones de operacin
reales del amplificador. Esto se debe a que las hojas de las especificaciones no proporcionan
parmetros para un circuito equivalente en cada punto de operacin posible. Debern
seleccionarse aquellas condiciones de operacin que reflejan las caractersticas generales del
dispositivo. Como se muestran en la figura 7.28, los parmetros hbridos se redibujan a partir
de la hoja de especificacionesparael transistor 2N4400 descrito en el captulo 3. Se proporcionan
los valores a una comente de colector de dc de 1 mA y con un voltaje colector-emisor de 10 V.
Adems, se da un rango de valores para cada @metro con el objeto de guiar el diseo o
anlisis inicial de un sistema. Una ventaja obvia de la hoja de especificaciones consiste en el
conocimiento inmediato de los valores tpicos de los parmetros del dispositivo comparado contra
otros transistores.
Las cantidades h,e, hre,hf. y hoe de la figura 7.28 se conocen como los parmetros hbridos
y consisten en los componentes de pequea seal del circuito equivalente que se describir en
' breve. Durante aos, el modelo hbrido junto con todos sus parmetros fue el modelo
seleccionado por las comunidades educativas e industriales. Sin embargo, hoy en da se aplica
el modelo re con ms frecuencia, pero a menudo el parmetro hoedel modelo hbrido equivalente
Minimo
Impedancia de enuada
(1, = 1 mA dc, V , = LO V dc. f = 1 kHz) 2N4400
Relacin de remaiimentaci6n de volwje

(Ic = 1 mA dc. V,, = 10 V dc, f = 1 kHz)
Ganancia de comenre en pequea seial
(1, = 1 m A dc. V, = 10 V dc, f = 1 kHz) ?N4400
0.5
*>S
01
1
/
Mximo
7.5
8.0
kn
~ 1 0 4
'fe
20
250
%e
1O
30
1 $S
1
1
Admiwcia de salida
(1, = 1 mA dc. Ifci = 10V dc. f = 1 kHZ)
-
-- -
Figura 7.28 Parmetros hbrido~para el transistor 2N4400.
7.6 El modelo hbrido equivalente
se emplea para proporcionar cierta medida de la impedancia de salida. Debido a que las hojas
de especificaciones proporcionan los parmetros hbridos y que el modelo hbrido contina
recibiendo mayor atencin, es muy importante que el modelo hbrido se cubra con cierto detalle
en este libro. Una vez desarrollado, sern muy aparentes las similitudes entre los modelos r<,e
hbrido. De hecho, una vez que se hayan definido los componentes de uno para un punto de
operacin en particular, estarn disponibles de forma inmediata los parmetros del otro.
La descripcin del modelo equivalente hbrido dar principio con el sistema general de
dos puertos de la figura 7.29. El siguiente conjunto de ecuaciones (7.23) es slo una de las
muchas formas en que se pueden relacionar las cuatro variables de la figura 7.29. Sin embaeo,
es el que ms se utiliza en el anlisis de circuitos de transistores, por lo que se tratar en forma
detallada en este captulo.
v,
C:
,'O
?
--..--.--2'
Figura 7.29 Sistema de dos puertos.
Los parmetros que relacionan las cuatro variables son llamados parmetros h, por la
palabra "hbrido". Se eligi este trmino debido a que la mezcla de variables (Ve en cada
ecuacin ocasionan un conjunto "hibrido" de unidades de medicin para los parmetros h. Se
puede entender mejor lo que representan los diversos parmetros h y cmo puede determinarse
su magnitud mediante el aislamiento de cada uno examinando la relacin resultante.
Si de forma arbitraria se hace Vo = O (poniendo en cono circuito las terminales de salida),
al resolver h I l en la ecuacin (7.23a), se obtendr lo siguiente:
ohms
(7.24)
Esta relacin indica que el parmetro h,, es un parmetro de impedancia con las unidades de
ohms. Debido a que se trata del cociente del voltaje de entrada entre la comente de entrada
estando en cono circuito las teminales de salida, se llamaparmetro de impedancia de entrada a
corro circuito. El subndice 11 en h , , indica el hecho de que el parmetro se calcul mediante
un cociente de cantidades medido en las terminales de entrada.
Si se hace Iiigual a cero abriendo las terminales de entrada, se obtendr lo siguiente para
h12:
sin unidad
(7.25)
Por tanto, el parmetro h12es el cociente entre el voltaje de entrada y el voltaje de salida con la
comente de entrada igual a cero. No tiene unidades, ya que se trata de un cociente entre los
valores de los voltajes, y se llamaparmetro de la relacin de voltaje de transferencia inversa
a circuito abierto. El subndice 12 de h12revela que el parmetro es una cantidad de transferencia
calculada mediante un cociente entre mediciones de entrada y de salida. El primer dgito del
Caphdo 7 Modelaje de h*ansistoresbipolares
subndice indica la cantidad medida que aparece en el numerador; el segundo dzito define la
fuente de la cantidad que aparece en el denominador. S e incluye el trmino irlverso porque el
cociente es un voltaje de entrada sobre un voltaje de salida en vez del cociente inverso que por
lo general es interesante.
Si en la ecuacin (7.23b). V,>se hace cero una vez ms mediante el cono circuito de las
terminales de salida, se obtendr lo si,ouienrc para h?,:
h?, =
l,,
1,
sin unidad
(7.26)
lf,,=0
Obsrvese que ahora se cuenta con el cociente de una cantidad de salida a una cantidad de
entrada. Ahora se utilizar el trmino directo en lugar de inverso como se aplic para h,?. El
parmetro h,, es la relacin de la corriente de salida a la corriente de entrada con las terminales
de salida en cono circuito. Este parmetro. as como h,?. no tiene unidades debido a que se
trata del cociente entre valores de comente. De manera formal se Ilamaparmetro de la relacin
de transferencia directa de corriente a corto circuito. El subndice 21 indica una vez ms que
se trata de un parimetro de transferencia estando la cantidad de salida en el numerador y la
cantidad de entrada en el denominador.
El ltimo parmetro. h,,.
-- se puede encontrar una vez ms a: abrir las terminales de entrada
para hacer 1, = O y resolviendo h,,-- en la ecuacin (7.23bJ:
Ir>
siemens
(7.27)
Debido a que se trata de la relacin de la corriente de salida al voltaje de salida. el parmetro de

conductancia de salida se mide en siemens (S). Se llamaparmetro de admirancia de salida a
circuito abierto. El subndice 22 indica que se calcul mediante el cociente de cantidades de
salida.
Ya que cada trmino de la ecuacin (7.23a) tiene la unidad volt, se aplicar la ley de
voltaje de Kirchboff "hacia atrs" para encontrar un circuito que se "acomode" en la ecuacin.
Llevando a cabo estaoperacin se obtiene en circuito de la iigura 7.30. Debido aque el parmetro
h,, tiene la unidad ohm, ste se representa mediante un resistor en la figura 7.30. La cantidad
h , 2 es adimensional y por tanto aparece simplemente como un factor de multiplicacin del
trmino de "retroalimentacin" en el circuito de entrada.
Debido a que cada trmino de la ecuacin (7.23h) tiene las unidades de comente, se aplicar
la iey de comente de Kirchhoff "hacia atrs" para lograr el circuito de la figura 7.3 1. Debido a
que h,,-- tiene las unidades de admitancia. las cuales representan la conductancia en el modelo
del transistor, se representa mediante un simbolo del resistor. Sin embarso, se debe considerar
que la resistencia en ohms de este resistor es igual al recproco de la conductancia (llh??).
El circuito equivalente en "ac" completo para el dispositivo lineal bsico de tres terminales se
indica en la figura 7.32junto con un nuevo conjunto de siibndices para los parmetros h. Lanotacin
de la figura7.32 es de unanaturalezams prctica porque relaciona los parmetros h con el cociente
resultante que se obtuvo en los ltimos prrafos. La eleccin de las literales es obvia a partir del
siguiente listado:
h l l + resistencia de entrada (input) + h,
h,? + relacin de voltaje de transferencia inversa (reverse)
+ hr
Circuito equivalente
hlbrido de entrada.
Figura 7.30
Circuito equivalente
hbrido de salida.
figura 7.31
hbrido completo.
h2, + relacin de comente de transferencia directa (fonvard) + h,

h,, + conductancia de salida (output) -+ ha
El circuito de la figura 7.32 se puede aplicar en cualquier dispositivo o sistema electrnico
lineal de tres terminales sin fuentes independientes internas. Por tanto, para el transistor, aun
cuando tiene tres configuraciones bsicas, todas son configuraciones de tres terminales, as
que el circuito equivalente resultante tendr el mismo formato que el que se muestra en la
figura 7.32. En cada caso, la parte inferior de las secciones de entrada y de salida de la red de
la figura 7.32 pueden conectarse como se indica en la figura 7.33, debido a que el nivel
de potencial es el mismo. Por tanto, el modelo de uansistor es un sistema de dos puertos y tres
terminales; sin embargo, los parmetros h cambiarn en cada configuracin. Para distinguir
cul parmetro se ha utilizado o cul est disponible. se aadi un segundo subndice a la
notacin de parmetros h. Se agreg la literal b para la configuracin de base comn, mientras
que para las configuraciones de emisor comn y de colector comn se incorporaron las literales
e y c, respectivamente. En la figura 7.33 aparece la red hbrida equivalente, con la notacin
estndar, para la configuracin de emisor comn. Obsrvese que Ii = I,, I = Ic, y por medio de
una aplicacin de la ley de comente de Kirchhoff, 1 = lb+ Ic. El voltaje de entrada ser ahora
Vhecon el voltaje de salida Vce.Para la configuracin de base comn de la figura 7.34,1, = le.lo
= 1, con Veb= Vi y Vcb= Vo. Se pueden aplicar las redes de las figuras 7.33 y 7.34 para los
transistores pnp o npn.
El hecho de que en la figura 7.32 aparezcan en el circuito tanto un circuito Thvenin como
un Norton dio origen para llamar al circuito resultante un circuito equivalente hi3rido. Adems,
dos circuitos equivalentes de transistores, los cuales no sern tratados en este texto, llamados
Figura 7.33 Configuracin de emisor comn: a) sfmbologrfico; b) circuito equivalente hibrido
Fwra 7.34 Configuracinde base comn: a) simbolo grfico:b) circuito equivalente hbrido
Captulo 7 Modelaje de hansistores bipolares
circuitos equivalentes de parmetros-z y de parmetros-y, utilizan ya sea la fuente de voltaje o

la fuente de comente, pero nunca ambos en el mismo circuito equivalente. En la seccin 7.7 se
encontrarn las magnitudes de varios parmetros a partir de las caractersticas de los transistores
dentro la regin de operacin que se obtenga en la red de pequea seal equivalente deseada
para el transistor.
Para las configuraciones de emisor comn y de base comn. la magnitud de h, y de ho a
menudo es tal que los resultados obtenidos para los parametros importantes como Zi, Z,.A, y Az
apenas se ven afectados si hr y ho no se incluyen en el modelo.
Debido a que h, por lo general es una cantidad relativamente pequea, su eliminacin se
aproxima mediante h r - O y hrV,, = O, dando por resultado un equivalente de cono circuito para
el elemento de retroalimentacin como se muestra en la figura 7.35. La resistencia determinada
mediante Ilh<,a meiiudo es lo suficientemente grande para ser ignorada en comparacin con
una carsa paralela que permita su reemplazo por medio un circuito abierto equivalente para los
modelos de CE y CB, como se muestra en la fisura 7.35.
El equivalente que se obtiene en La figura 7.36 es muy similar a la estmctura %eneralde los
circuitos equivalentes de base comn y de emisor comn obtenidos con el modelo r,. De hecho,
los modelos hbrido equivalente y re para cada configuracin se repitieron en la figura 7.37 con
fines de comparacin. La figura 7.37 esclarece que
Figura 7.35 Efecto de la eliminacin de h , y de ha<,

del circuitc eauivalente hibrido.
Figura 7.37
Figura 7.36 Modelo equivalente hbrido aproximado.
Modelo hbrido contra r,: a) configuracin de emisor comn; b) configuracin de base
Comn.
7.6 El modelo hibrido equivalente
"
Y
A partir de la figura 7.37b.
En particular, se observa que el signo negativo en la ecuacin (7.31) se toma en cuenta por el
hecho de que la fuente de comente del circuito hbrido equivalente estndar apunta hacia abajo
en lugar de la direccin real como se muestra en el modelo 5 de la figura 7.37b.
EJEMPLO 7.6
Dados % = 2.5 mA, h<

, = 140, hOe= 20 p S (pmho) y li,,, = 0.5 pS, calcular:
a) El circuito hbrido equivalente para de emisor comn.
h) El modelo rc para base comn.
Solucin
hbrido de emisor comn para los

parmetros del ejemplo 7.6.
a=l, r =-
ho,
=--
- 2
MQ
0.5 pS
Figura 7.39 Modelo r, de base

comn para los parmetros del
ejemplo i.6.
332
En el apndice A se proporciona una serie de ecuaciones que relacionan los parmetros de

cada configuracin para el circuito hbrido equivalente. En la seccin 7.8 se demuestra que el
parmetro hbrido h , (Dac)es, de los parmetros hbridos, el menos sensible a un cambio en la
corriente del colector. Por tanto. la suposicin de que = Des uwd constante para el ranso de
inters resulta ser una muy buena aproximacin. Es iizc = prc la que tendr una variacin
significativa con Ir y se tiene que calcular a niveles de operacin. porque puede tener un
impacto real sobre los niveles de ganancia de un transistor amplificador.
7.7 DETERMINACI~NGRFICA
DE LOS PARMETROSh
Mediante el uso de derivadas parciales (clculo). se puede mostrar que la magnitud de los
parmetros h para el circuito equivalente de pequea seal del transistor en la regin de operacin
para la configuracin de emisor comn puede encontrarse mediante las siguientes ecuaciones:'
(ohms)
(7.32)
(sin unidad)
(7.33)
(sin unidad)
(7.34)
(siemens)
(7.33)
En cada caso el smbolo A se refiere a un pequeo cambio en la cantidad alrededor del

punto de operacin estable. En otras palabras, los parmetros h estn determinados en la regin
ae operacin para la seal aplicada, de tal forma que el circuito equivalente ser el ms exacto
que est disponible. Los valores constantes de VcEe 1, se refieren en cada caso a lacondicin que
se debe cumplir cuando se calculan varios parmetros apartir de las caractersticas del transistor.
Para las configuraciones de base comn y de colector comn se pueden lograr las ecuaciones
adecuadas mediante la simple sustitucin de los valores adecuados de v,, c.,>. i j e
Los parmetros hjey hre estn determinados a partir de las caractersticas de entrada o de
base. mientras que los parmetros hfe y hoe se obtienen desde la salida o de las caractersticas
del colector. Debido a que hfe es por lo general el parmetro de mayor inters. se tratarn
primero las operaciones acerca de este parmetro involucradas con las ecuaciones (7.32) a
(7.35). El primer paso para calcular cualquiera de los cuatro primeros parmetros hbridos
consiste en encontrar el punto de operacin estable como lo indica la figura 7.40. En la ecuacin
(7.34) la condicin VcE = constante requiere que los cambios en la comente de la base y en la
comente del colector se hagan a lo largo de una lnea recta vertical dibujada a travs del punto
Q que representa un voltaje colector-emisor fijo. Despus la ecuacin (7.34) necesita que se
divida un cambio pequeo en la comente del colector entre el cambio correspondiente en la
comente de la base. Para lograr la mayor exactitud posible, estos cambios deben hacerse lo
ms pequeos posibles.
1.
'La derivada parcial Jqiai, proporciona una medida del cambio insrantineo en v, debido a un cambio insrantineo
en
c.
7.7 Determinacin grfica de los parmetros h
Figura 7.40 Determinacin de h,*
En la figura 7.40 se seleccion el cambio en i, para extenderse desde I,, hasta 1, a lo

largo de la lnea recta perpendicular en V,,. El cambio correspondiente en i se encuentra ms
adelante mediante el dibujo de lneas horizontales a partir de las intersecciones de
IBe IB2con V,, = constante respecto al eje vertical. Todo lo que resta consiste en la sustitucin
de los cambios resultantes de i , e ic en la ecuacin (7.34): esto es.
En la figura 7.41 se traza una Lnea recta tangente a la curva de 1, a travs del punto Q para
establecer unalnea en18 = constante, como lo requiere la ecuacin (7.35) para h,,<.Se seleccion
un cambio en vo y se calcula el cambio correspondiente en ic mediante el dibujo de unas
lneas horizontales al eje vertical en las intersecciones sobre la lnea en que 1, = constante.
Sustituyendo en la ecuacin (7.35). se obtiene
Figura 7.41 Determinacin de h,,
AiC 1
1 h,, 1 = -
--
(2.2
2.1) mA
(10 - 7) V
Av_ / Ig = con~tanfe
I a = + 1 5 pA
Para determinar los parmetros hie y hre primero debe encontrarse el punto Q sobre la
entrada o las caractensticas de base como se indica en la figura 7.42. Para hie,se dibuja una
lnea tangente a la curva en VcE= 8.4 V a travs del punto Q, para establecer una lnea en VcE
= constante como lo requiere la ecuacin (7.32). Luego se seleccion un pequeo cambio en
v,. dando por resultado un cambio correspondiente en i,. Si se sustituye en la ecuacin (7.32).
se obtiene
(733 - 718) mV
(20
10) pA
v,
=84 V
A iB(liA)
30 -
VCE= 8.4 v (constante)
20 hinto Q
15
LO
Figura 7.42
Determinacin de h,<
El ltimo parmetro, hre, se puede encontrar: primero al dibujar una lnea horizontal a
travs del punto Q en IB = 15 M. Despus, la seleccin natural consiste en elegir un cambio en
vcE y encontrar el cambio que resulta en vBEcomo lo muestra la figura 7.43.
Sustituyendo en la ecuacin (7.33), se obtiene
Para el transistor cuyas caractensticas aparecieron en las figuras 7.40 a la 7.43, el circuito
hbrido equivalente en pequea seal es el que se muestra en la fi,aura 7.44.
7.7 Determinacin griica de los pai-8meW~h
AU,, = 20
In = 15 p.4 (conilinis)
Figura 7.43 Determinacin de h _
Figura 7.44 Circuito hbrido

equivalente completo para un
transistor que contiene las

caractersticas que aparecen en las
ficuras 7.40 a i.43.
C o m o se mencion con anterioridad. pueden hallarse los parmetros hibridos para
las configuraciones de base comn y de colector comn empleando las mismas ecuaciones
bsicas con las variables y caractersticas adecuadas.
La tabla 7.1 lista los valores tpicos de los parmetros para cada una de las configuraciones
para el amplio rango de transistores disponibles hoy en da. El signo negativo indica que en la
ecuacin (7.33) cuando una cantidad creci en magnitud. dentro del cambio seleccionado,
la otra disminuy en magnitud.
TABLA 7.1 Valores tpicos de los parmetros para las configuraciones de emisor
comn, colector comn y base comn
-
Parmetro
Emrsor comn
Colecto. comn
Base comn
Se observa en retrospectiva (seccin 3.5: Accin amplificadora del transistor) que la

resistencia de entrada de la configuracin de base comn es baja. mientras que la resistencia de
salida es alta. Tambin se debe tener en cuenta que la ganancia de corriente a corto circuito es
muy cercana a l. Para las configuraciones de emisor comn y de colector comn se nota que la
resistencia de entrada es mucho mayor que la de la confixuracin de base comn. y que
la relacin de la resistencia de salida a la de entrada es de aproximadamente 40: l . Tambin hay
que tomar en cuenta que para las confixuraciones de emisor comn y de base comen hres muy
pequea en magnitud. En la actualidad hay transistores disponibles con valores de hk que
varan desde 20 hasta 600. Para cualquier transistor, la regin de operacin y las condiciones
bajo las cuales se est empleando tendrn un efecto sobre varios de los parmetros h. En la
seccin 7.8 se tratan los efectos de la temperatura. la corriente y el voltaje del colector sobre
los parmetros 11.
7.8 VARIACIONES DE LOS PARMETROS

DE TRANSISTORES
Existe un gran nmero de curvas que pueden dibujarse para mostrar las variaciones de los
parmetros h debido a la temperatura. la frecuencia, el voltaje y la comente. Lo ms interesante
y til en esta fase del desarrollo incluye las variaciones de los parmetros h con la temperatura
de la unin y el voltaje y la comente del colector.
En la figura 7.45 se indic el efecto de la comente del colector sobre los parmetros h.
Debe tenerse cuidado acerca de la escala logartmica que se utiliza sobre los ejes vertical y
horizontal. En el captulo 11 se examinarn las escalas logaritmicas. Todos los parmetros se
han normalizado a la unidad de tal manera que un cambio relativo en maznitud respecto a la
comente del colector pueda determinarse con facilidad. En cada conjunto de curvas. como las de
la figura 7.46, siempre se ha indicado el punto de operacin en el cual se encuentran los
parinetros. Por esta situacin en particular. el punto estable est en la interseccin de VcE=
5.0V e Ic= 1O mA. Debido a que la frecuencia y la temperatura de operacin tambin afectaran
los parmetros h. es importante indicar estas cantidades sobre las curvas. En 0.1 mA, hfi es
aproximadamente 0.5 o el 50% de su valor a 1 .O mA, mientras que a 3 mA. es de 1.5 del 150%
de dicho valor. En otras palabras, si hic = 50 cuando I,= 1.0 mA,
ha cambiado de un valor
Magnitud relativa de 10.. pir*merros
Figura 7.45 Variaciones de los parmetros hibridos respecto a la corriente del colector
7.8 Variaciones de los parmetros de hansistores
3oi
(% de V , = 5 V valor de cada cantidad)
OI2
d.5
l
5
I
10
20
50
IW
*
yCE (V)
Figura 7.46 Variaciones de los parmetros hibridos respecto al potencial colectoremisor.
de 0.5(50) = 25 hasta 1.5(50) = 75 con un cambio de I , desde 0.1 mA hasta 3 mA. Sin embargo, debe considerarse el punto de operacin cuando Ic = 50 mA. Ahora la magnitud de h_ es
aproximadamente 11 veces, igual a cuando se defini en el punto Q, una magnitud que no
permite eliminareste parmetro del circuito equivalente. El parmetro hm es aproximadamente
35 veces su valor normalizado. Este incremento en hoedisminuir la magnitud de la resistencia
de salida del transistor a un punto donde puede acercarse a la magnitud del resistor de carga.
Por tanto, no existira una justificacin para eliminar ha, del circuito equivalente sobre una
base aproximada.
En la figura 7.46 sejndica la variacin en magnitud de los parmetros h sobre una base
normalizada cbn los cambios en el voltaje del colector. Este conjunto de curvas se normaliz
en el mismo punto de operacin del transistor estudiado en la figura 7.45, de tal forma que
puede establecerse un/comparacin entre los dos conjuntos de curvas. Se nota que htCy hie
son relativamente estables en magnitud, mientras que hoey h, son mucho mayores a la izquierda
y a la derecha del punto de operacin seleccionado. En otras palabras, hocy hre son mucho ms
sensibles a los cambios en el voltaje del colector, de lo que son htCy h,.. .
Es interesante observar a partir de las figuras 7.45 y 7.46 que el valor de hfces el que tiene
cambios mnimos. Por tanto, el valor especfico de la ganancia de comente, sea hfeo P, puede,
sobre una base aproximada y relativa, considerarse constante para el rango de la comente y el
voltaje del colector.
El valor de h,<= pre vara de manera importante con la comente del colector, como era de
esperarse, debido a la sensibilidad de re hacia la comente del emisor (ZE r Ic). Es por esto una
cantidad que debe determinarse lo ms cercana posible a las condiciones de operacin. Para
los valores abajo del VcEespecificado, h, es casi constante, pero aumenta de manera considerable
para valores ms altos. Por fortuna, para la mayora de las aplicaciones tanto la magnitud de h,?
como la de hoepueden a menudo ignorarse, porque son muy sensibles a la comente del colector
y al voltaje del colector al emisor.
En la figura 7.47 se grafic la variacin en los parmetros h debido a los cambios en la
temperatura de la unin. El valor de normalizacin se tom a temperatura ambiente: T = 25 "C.
La escala horizontal es lineal y no una escala logm'trnica como la que se utiliz en las figuras
7.45 y 7.46. En general, todos los parmetros aumentan en magnitud con la temperatura; sin
embargo. el parmetro menos afectado es hoe,mientras que la impedancia de entrada h, cambia
con mayor rapidez. El hecho de que hfe cambiar desde el 50% de su valor normalizado a
-50 OC hasta 150% de su valor normalizado a +150 'C. indica que la temperatura de operacin
debe considerarse con cuidado en el diseo de circuitos de transistores.
Figura 7.47 Variaciones de los

parmetros hibridos respecto a la
temperatura.
Temperatura ambienrc
7.9 ANLISI~POR
COMPUTADORA
Al aparecer de una fuente de comente controlada por comente (CCCS, por sus siglas en ingls,
Currenf-Controiled Current Source) en el modelo equivalente de un transistor, requiere que se
introduzca el formato de PSpicc para tal fuente. El formato se inicializa mediante la literal F,
como se muestra a continuacin:
FBJT
-2
nombre
d+N> (-N),
fuente controlada
por comente
controladora
V E N 3
nombre de
la fuente de
voltaje
controlada
0.98
-2
magnitud del
multiplicador
para la fuente
controlada
El nombre (hasta siete caracteres) asignado a la fuente controlada est seguido por los nodos
positivo y negativo para la fuente. La literal V debe aparecer antes del nombre de la fuente de
voltaje de dc estableciendo la direccin de la comente de control. La fuente de voltaje debe
estar en el mismo circuito en serie que la comente de control y polarizada, de tal forma que se
establezca una comente en ladireccin opuesta de la comente de control. Se requiere ladireccin
opuesta porque en PSpice la corriente de una fuente independiente de voltaje est definida para
tener una direccin opuesta a la "presin" aplicada de la fuente. Su magnitud es de O V. en caso
de que su nico propsito sea el de establecer la direccin de la comente de control. El ltimo
factor del formato es el factor de multiplicacin para la fuente de comente controlada. Debido a que
la definicin de la fuente de voltaje debe ser pane de la red que aparece en el archivo de entrada, una
lnea por separado debe definir el nombre, la polaridad y la magnitud de la fuente de dc.
Se utilizar el modelo de la figura 7.48 para la configuracin del transistor de base comn.
Para la configuracin del transistor de emisor comn se emplear el modelo de la figura 7.49.
Figura 7.48 Modelo de base comn para PSpice.
Figura 7.49 Modelo de emisor comn para PSpice
re
EJEMPLO 7.7
Escriba el archivo de entrada para el amplificador de emisor comn de la figura 7.50. solicitando
la magnitud y el ngulo de la fase del voltaje de salida Vo.
V.,",",
Solucin
En la fisura 7.51 aparece el archivo de entrada de la fisura 7.50. Las primeras dos lneas
describen las dos fuentes de la red con un ngulo de O' que no est incluido en la descripcin de
la fuente de ac, debido a que se trata del valor implcito cuando no se especifica. Se define la
impedancia de entrada pre en la tercera lnea y la fuente de comente controlada en la sisuiente
lnea. Comprese la descripcin de la fuente de comente controlada con la hecha anteriormente de
las fuentes CCCS. La impedancia de salida es de 40 kQ entre las terminales 3 y O, el resistor Rc
es la resistencia de colector del diseo. La frecuencia seleccionada para el anlisis en ac (se
debe especificar una frecuencia) es de 1 kiiz y la siguiente lnea solicita la magnitud y el
ngulo de fase del voltaje de salida Vo. Recurdese que el comando .OPTIONS NOPAGE
elimina parte del material supetfiuo en el archivo de salida.
Common-emitter aaiplifier cf F i g . 7 . 5 0
CIRCUIT DESCRIPTION
e++*
*
.
*
*
*
*
t
*
*
*
*
.
*
.
.
.
*
*
.
*
*
.
*
*
*
.
.
*
,
*
,
*
.
*
t
*
*
*
*
*
*
.
.
*
.
*
*
*
.
.
.
.
*
.
.
.
.
.
*
*
*
.
*
*
*
*
*
*
*
.
.
V I 1 O AC 2 W
VSENSE 1 2 O
RBRE 2 O 1 . 6 K
FBETA 3 O VSENSE 1 2 0
RO 3 O 40K
RC 3 O 4.7K
.AC L I N 1 1K 1K
. P R l N T AC VW(3.0) V P ( 3 . 0 )
.OPTIONS NDPAGE
EWD
.
t
.
.
NODE
(
SMALL S I G H A L . B I A S SOLVTION
VOLTAGE
WDE
VOLTAGE
1)
0.0000
(
2)
0.0000
VOLTAGE SOURCE CURRENTS

NAME
NRRENT
VI
0.000E+00
VSENSE
O.OOOE+OO
TOTAL POWER D I S S I P A T I O N
0.00E+00
TEMPEPATURE =
NODE
VOLTAGE
3)
0.0000
WATFS
.***
AC ANALYSIS
FREQ
m3.0)
l.OOOE+03
6.309E-01
2 7 . 0 0 0 DEG C
NODE
VOLTAGE
TMPERATORE =
27.000
DEG C
VP0.O)
1.800ELO2
Figura 7.51 Anlisis por medio de PSpice para la red de emisor comn de la figura 7.50
Los resultados indican que la magnitud del voltaje de salida e s de 630.9 mV, lo q u e d a por
resultado una ganancia sin cmga d e
un nivel que caer cuando se conecte una cmga. L o s resultados tambin indican un cambio d e
fase de 180' entre Vo y V ital c o m o se esperaba para la configuracin d e emisor comn.
PROBLEMAS
7.2 Amplificacin en el dominio de ac
1. a) ;Cul es la amplificacin esperada de un amplificador a BJT si la fuente dc se hace cero

volts?
b) Qu suceder a la seal de salida de ac si el nivel es insuficiente?Trace el efecto sobre la
forma de onda.
c) Cul es el coeficiente de eficiencia de un amplificador en el cual el valor efectivo de la
comente a travs de una carga de 2.7 kR es de 5 mA y el consumo de una fuente de dc de
18V es de 3.8 mA?
2. Puede desarrollarse alguna analoga para explicar la importanciadel nivel de dc sobre la ganancia
en ac resultante?
7.3 Modelaje de transistores BST
3. iCul es la reactancia de un capacitor de 10-pF a una frecuencia de 1 kHz? Para aquellas redes en
las cuales los niveles de resistencia estn por lo general en el rango de los kilohms, jes una buena
suposicin el empleo del corto circuito equivalente para las condiciones recin descritas? Qu tal
a 100 kHz?
4. Dada la configuracin de base comn de la figura 7.52, dibuje el equivalente de ac utilizando la
notacin para el modelo de transistor que aparece en la figura 7.5.
5. a
Describa la diferencia entre los modelos re e hbrido para un transistor BIT.

b) Liste, para cada modelo, las condiciones bajo las cuales debe aplicarse.
7.4 Los parmetros importantes: Zj, Zo, A",Aj
6. a) Calcular Z si Vs = 40 mV, R,,,,,, = 0.5 kR e 5 = 20 pA, para la configuracin de la figura 7.7.

b) Utilizando los resultados del inciso a, calcular V, si se cambia la fuente aplicada a 12 mV
con una resistencia interna de 0.4 kR.
7. a) Calcular Zo si V = 600 mV, R,,,,, = 10 kR e lo= 10 pA. para la confi:uracin de la figura 7.10.
b) Utilizando la Zoobtenida en del inciso a, calcular 1, para la configuracin de la figura 7.7 si
R,=2.2kC2.eI,,piae
=6pA.
Problemas
8. Dada la configuracin BIT de la figura 7.53. calcular:

a) Y
b) 2,.
C) 4,;
d) A>,
Amplificador a
l8mV
transistor BJT
\=3,6V

9. Para el amplificador a BJT de la figura 7.54. calcular:
a) 1,.
b) Z;
c) V".
d) 1".
e) A, usando los resultados de los incisos a y d.
f) A, utilizando la ecuacin (7.10).
1,
+
v,
Ikfi
2(
12mV
+ +
z,
y=4mV
Amplificador a
transistor BIT
--
7.5 El modelo de transistor re
10. Se aplica una sena1 de 10 mV a la confi@uracinde base comn de la figura 7.17, dando por
resultado una comente del emisor de 0.5 mA. Si a = 0.980. calcular:
a> 2,.
b) Vosi R, = 1.2 kR.
c) A,= VJVC
d) Zoconro=mQ.
e) A, = ]/Ir
1,.
11. La comente del emisor es de 3.2 mA y a = 0.99 en la configuracin de base comn de la figura
7.17. Calcular lo siguiente si el voltaje aplicado es de 48 mV y la carga es de 2.2 kR.
a) re.
b) Z;
c) l<.
d) VD.
e) A%,.
12. Usando el modelo de la figura 7.27, calcular lo siguiente para un amplificador de emisor comn si
p = 80, I,(dc) = 2 mA y ro = 40 kR.
a) Zr
b) 1,.
C) Ai = I J l , = ILllasi RL = 1.2 kQ.
d) A,,si R,= 1.2 kR.
13. La impedancia de un amplificador de emisor comn es de 1.2 kQ con P = 140, ro = 50 kR y R, =

2.7 kn. Calcular:
a) re.
b) lbsi Vj = 30 mV.
c) I<.
di A, = Id/, = ILIIb.
e) A,= VJV?
\

14. Dados 1, (dc) = 1.2 rnA, P = 120 y r, = 40 kR, dibujar los:
a) Modelo hibrido equivalente de emisor comn.
b) Modelo equivalente de emisor comn.
c) Modelo hbrido equivalente de base comn.
d) Modelo re equivalente de base comn.
15. Dados h,<= 2.4 kR,h, = 100, h _ = 4 x 1W y koe = 25 pS, dibujar los:
a) Modelo hibdo equivalente de emisor comn.
b) Modelo 5 equivalente de emisor comn.
c) Modelo hbrido equivalente de base comn.
d) Modelo re equivalente de base comn.
16. Redibujar la red de emisor comn de la figura 7.3 para la respuesta en ac con el modelo hibrido
equivalente aproximado sustituido entre las terminales adecuadas.
17. Redibujarla red de la figura 7.55 paralarespuestaen ac insertando el modelo 5 entre las terminales
adecuadas. Incluir ro.
18. Redibujar La red de la figura 7.56 pan. larespuesta en ac insertando el modelo re entre las teminales
adecuadas. Incluir ro.
F i r a 7.56 Problema 18
19. Dados los valores tipicos de h,<= 1 kR, hre = 2 x lW y Av = -160 para la configuracin de entrada
de la figura 7.57:
a) Determinar Vo en trminos de V,.
b) Calcular lben trminos de V,.
C) C a h ~ l alb
r si se ignora hrev0.
d) Precisar el porcentaje de diferencia en Ibcon la ayuda de la siguiente ecuacin:
% en diferencia en lb =
Ib(sin he) - Ib(con h,J
lb
:=G-/
V,
h,.~,
2,
2x10-4~0
-2
-
100%
[,(sin hmj
o.
e) Es vlido el mtodo de ignorar los efectos de h,eV, para los valores tipicos utilizados en este
ejemplo?
Problemas
Figura 7.57 Problemas 19,21
343
20. Dados los valores tpicos de R, = 2.2 kR y hoc= 20 pS, resulta una buena aproximacin ionorar
los efectos de lihoesobre la impedancia total de carga? Cul es el porcentaje de diferencia en la
c;uga total sobre el transistor utilizando la si~uienteecuacin?
21. Repetir el problema 19 empleando los valores promedio de los parmetros de la figura 7.78 con
Av=-180.
22. Realizar otra vez el problema 20 para R, = 3.3 kR y el valor promedio de i ~ ,en, ~la fisura 7.28.
7.7 Determinacin grfica de los parmetros h
23. a) Determinar h,< cuando lc= 6 mA y IJCE= 5 V. utilizando las caractensticas de la figura 7.40.
b) Repetir el inciso u cuando I c = I mA y l"c:,,= 15 V.
24. a) Calcular itot,cuando Ic = 6 mA y VcE c,= 5 V. utilizando las caractensticas de la figura 7.41.
b) Realizar de nuevo el inciso a cuando lc= 1 mA y VCE= 15 V.
2 5 a) Determinar h,? cuando IB= 20 pA y VcE= 20 V. utilizando las caractersticas de la figura 7.42.
b) Repetir el inciso o cuando la = 5 pA y V E = 10 V.
26. a) Determinar h,? cuando 1, = 20 pA utilizando las caractensticas de la figura 7.43.
b) Repetir el inciso u cuando Ig = 30 pA.
* 27. Utilizando las caractensticas de las figuras 7.40 y 7.42. calcular el modelo hbrido equivalente de
emisor comn aproximado cuando 1, = 25 pA y ,V = 12.5 V.
" 28. Calcular el modelo re de emisor comn cuando la= 25 pA y VcE = 12.5 V utilizando las
caractensticas de las figuras 7.40 y 7.42.
29. Con el uso de los resultados de la figura 7.44, dibuje el modelo r,equi\'alente para el transistor que
tiene las caractersticas que aparecen en las figuras 7.40 a 7.43. Incluir ro.
g 7.8 Variaciones de los parmetros de transistores

Para los problemas 30 a 34, se utilizan las figuras 7.45 a 7.47.
30. a) Empleando la figura 7.45, calcular la magnitud del porcentaje de cambio en h/, cuando existe
un cambio en Ic de 0.2 mA a 1 mA utilizando la ecuacin
% de cambio =
h/,(0.2 m.4)
- h,&I
mA)
x 100%
h,$0.2 mA)
b) Repita el inciso a para un cambio en lCde 1 mA a 5 mA.
31. Vuelva a hacer el problema 30 calculando h,, (con los mismos cambios en lc).
32. a) Si hoe= 20 pS cuando lc= 1 mA en la figura 7.45, cul es el valor aproximado de hoccuanoo
1, = 0.2 mA?
b) Calcular su valor resistivo a 0.2 mA y compararlo con una carga resistiva de 6.8 kR.Es un
buen sistema el ignorar en este caso los efectos de lihoc?
33. a) Si ha*= 20 #S cuando 1, = 1 mA en la figura 7.45, 'cuZ1 es el valor aproximado de hn*

".cuando
lC="iom
~ ?
b) Calcular su valor resisfivo a 10 mA y comparar10 can una carga resistiva de 6.8 kn. Es un
buen sistema el ignorar en este caso los efectos de llhoe?
34. a) Si hre= 2 x 1W cuando lc= 1 mA en la figura 7.45. cul es el valor aproximado de h,

cuando Ic = 0.1 mA?
b) Utilizando el valor determinado de h,? en el inciso a, puede ignorarse h,? como una buena
aproximacin siA>= 210?
* 35.
a) Al revisarlas caractensticas de la figura 7.45, cul parmetro cambi lo menos posible para
el rango completo de comente del colector?
b) Cul fue el parmetro que observ ms cambios?
c) 'Cwiles son los valores mximo y mnimo para Ilho? Es una buena aproximacin ~ i h , > ~ l \
R, z R, ms adecuada con los valores altos o bajos de la comente del colector?
d) En qu resin del espectro de comente es ms adecuada la aproximacin h_Vcez O?
* 36
a) Al repasar las caractersticas de la figura 7.47, cual fue el parmetro que tuvo ms cambio
debido al incremento en la temperatura?
b) Cul tuvo menos cambio?
c) ;Cules son los valores mximo y mnimo de h,<? Es significativo el cambio en ma~nitud?
d) iCmo vana rc con respecto al incremento en la temperatura? Simplemente calcule el valor en
tres o cuatro puntos y compare sus magnitudes.
e) Dentro de qu rango de temperaturas cambian menos los parmeuos?
PSpice
37. Escriba el archivo de entrada para la red de base comn de la figura 7.58 y solicite:
a) La magnitud y la fase de V,,.
b) La magnitud de la corriente de salida I<,.
c) La magnitud de la corriente 1, O. compirela contra 1").
d) La magnitud de la comente I?.
38. Escriba el archivo de entrada para la red de emisor comn de la figura 7.59 y solicite:
a) La magnitud y la fase de V D .
b) La magnitud de 1,.
c) La magnitud de la comente Ir,,(y comprela contra ID).
d) La magnitud de la comente de entrada 1,.
BASIC
'Los asteriscos indican problemas ms dificiles.

Problemas
~-
~-
-~ ~-
--
--
~.
Anlisis a pequea
seal del transistor
bipolar
Los modelos de transistores que se presentaron en el captulo 7 se utilizan ahora para llevar a cabo
un aniisis en ac apequeaseial de Las configuraciones estndar de redes de transistores. Las redes
analizadas representan la mayora de aquellas actualmente utilizadas en la prctica. Las
modificaciones a las configuraciones estndar se examinarn con relativa facilidad una vez
que se revise y entienda el contenido de este captulo.
Debido a que el modelo re es sensible al punto real de operacin, ser el modelo primario
para el aniisis que se desarrollar. Sin embargo, para cada configuracin, se examina el efecto
de la impedancia de salida como es proporcionado por el parmetro hoedel modelo equivalente
hbrido. Para demostrar las similitudes que existen entre los modelos, se dedica una seccin al
anlisis apequea seal de las redes BIT que nicamente utilizan el modelo hbrido equivalente.
El anlisis de este captulo no incluye una resistencia de carga RL o la resistencia de la fuente
R,. Se reserva el efecto de ambos parmetros para un mtodo para sistemas en el capitulo 10.
El anlisis por computadora incluye una breve descripcin del modelo de transistor
empleado en el paquete de programas PSpice. Este programa demuestra el rango y profundidad
de los sistemas de anlisis por computadora, los cuales estn disponibles en la actualidad y lo
relativamente fcil que resulta capturar una red compleja e imprimir los resultados deseados.
Se incluye un programa en BASlC para permitir una comparacin entre el uso de un paquete
de programas y un lenguaje de computacin.
8.2 CONFIGURACINDE EMISOR COMN

CON POLARIZACI~NFIJA
La primera configuracin que se analizar con detenimiento es la red de polarizacin fija de
emisor comn de la figura 8.1. Se observa que la seal de entrada Vise aplica a la base del
transistor mientras que la salida Voest en el colector. Adems, la comente de entrada lino es
la comente de la base sino la comente de la fuente, mientras que la comente de salida Zo
proviene del colector. El anlisis a pequea seal comienza por eliminar los efectos de dc de
V,, y reemplazar los capacitoresde acoplamiento C,y C2mediante cortos circuitos equivalentes,
lo cual origina la red de la figura 8.2.
En la figura 8.2 se observa que la tierra comn de la fuente dc y la terminal del emisor del
transistor permite la reubicacin tanto de RB como de Rc en paralelo con las secciones de
entrada y de salida del transistor, respectivamente. Ntese adems, la colocacin de los
parmetros importantes de la red Zi, Z,, lie 1, en la red que se redibuj. La sustitucin del
modelo re para la configuracin de emisor comn de la figura 8.2 dar por resultado la red de
la figura 8.3.

polarizacin fija de emisor comn
Figura 8.2 Red de la figura 8.1 despus

de eliminar los efectosde Vcc C, y Cz.
cFigura 8.3 Sustitucin del modelo

re en la red de la figura 8.2.
El siguiente paso consiste en calcularp. re y ro. La magnitud deppor lo general se obtiene

mediante una hoja de especificaciones o por medicin directa utilizando un trazador de curvas
o mediante un instmmento para probar transistores. Debe determinarse el valor de re a partir de
un anlisis en dc del sistema; por su parte, la magnitud de ro se obtiene por lo general mediante
la hoja de especificaciones o de las caractensticas. Suponiendo que se hayan determinado P, re
y ro, se obtendrn las siguientes ecuaciones para las caracterfsticas importantes de dos puertos
del sistema.
Zi: La figura 8.3 revela que
(8.1)
ohms
Para la mayor parte de las situaciones, R, es mayor que pre ms de 10 veces (se debe
recordara partir del anlisis de los elementos en paralelo que la resistencia total de dos resistores
en paralelo siempre es menor y muy cercana a la ms pequea en caso de que una sea mucho
mayor que la otra), lo cual permite la siguiente aproximacin:
Zi
IR&
e pr
.'o&
ohms
Z,: Recurdese que la impedancia de salida Zo se calcul cuando Vi = O. Para la figura

8.3, cuando Vi= 0, Ii= Ib = O, dando por resultado una equivalencia de circuito abierto para la
fuente de comente. El resultado es la configuracin de la figura 8.4.
ohms
Si ro 2 lOR,, con frecuencia se aplica la aproximacin R,
11 ro E R, y
(8.4)
8.2 Configuracin de emisor comn con polarizacin fija
Figura 8.4 Determinacin de Z,

para la red de la figura8.3.
347
A,:
Los resistores ro y Rc estn en paralelo,
v0 = - @ b ( ~ cll r,,)
pero
de manera que
~(2)
Oc~~r<il
Se observa la ausencia explcita de Pen las ecuaciones (8.5 y 8.6). aunque se reconoce que P
debe utilizarse para determinar re.
Ai: La ganancia de comente se calcula de la siguiente manera:
Al aplicar la regla del divisor de comente a los circuitos de entrada y de salida,
1, =
.
ro
con
(ro)(PIb)
--
I6 =
(R,)(I;)
R,
L -- r,B
Bre
'o
lb
- -1;
Re
R,
R,
Pre
El resultado es
la cual ciertamente es una expresin compleja y difcil de manejar.

Sin embargo, si ro 2 10Rc y RB 2 10Pre,lo cual sucede a menudo,
La complejidad de la ecuacin (8.7) sugiere que puede desearse el retorno a una ecuacin
como la ecuacin (7.10)la cual empleaAo y Z. Esto es,
Relacin de la fase: El signo negativo para Aven la ecuacin obtenida indica que ocurre
un cambio de fase de 180' entre las seales de entrada y de salida, como se muestra en la figura
8.5.
Captulo 8 Anlisis a pequea seal del transistor bipolar
Fiyra 8.5 Demostracin del

cambio de iase d e 180" entre las
iormas de onda d e entrada y
salida.

a) Determinar r<,.
b) Encontrar 2;(cuando r,, = w Q).
C) Calcular Z,, (cuando r, = Q).
d) Determinar Av (cuando r,, = Q).
e) Encontrar A, (cuando ro = w Q).
f)
Repetir los incisos c a e incluyendo rt, = 50 kQ en todos los clculos y comparar los
resultados.
--
*-,
'2 v
Solucin
a)
Anlisis en DC:
e)
Dado que RB
A, z
>
IOpre(470 k R > 10.71 a)
100
EJEMPLO 8.1
r
A =--=
= -264.24 vs. -280.11
10.71 R
re
A. =
2.83 kR
BRf0
(r, + Rc)(RB + BrJ
-(50
(100)(470 kQ)(50 kR)

+ 3 kn)(470 kR + 1.071 kR)
= 94.13 vs. 100
Como verificacin:
la cual difiere ligeramente debido slo a la precisin que se lleva a travs de los clculos.
8.3 POLARIZACIN MEDIANTE DIVISOR DE VOLTAJE

La siguiente configuracin que se analizares la red de polarizacin mediante divisor de voltaje
de la figura 8.7. Considrese que el nombre de la configuracin es un resultado de la polarizacin
mediante divisor de voltaje en el lado de la entrada para calcular el nivel en dc de Vg.

polarizacin mediante divisor
de voltaje.
Al sustituir el circuito equivalente re se obtendr la red de la figura 8.8. Se observa la ausencia

de REdebido al efecto de reduccin de baja impedancia del capacitor de desvo, C,. Esto es, a la
frecuencia (o frecuencias) de operacin, la reactancia del capacitores tan pequea en comparacin
con R, que se maneja como un corto circuito para la seal a travs de RE. Cuando Vcc se
Figura 8.8 Sustitucin del circuito equivalente r, en la red equivalente de ac de la figura 8.7
iguala a cero coloca una terminal de R, y R, a potencial de tierra, como se muestra en la

figura 8.8.Adems, se observa que R , y R2permanecen como parte del circuito de entrada
mientras que R, forma parte del circuito de salida. La combinacin de R, y R 2 est definida por medio de
Zi:
De la figura 8.8,
(8.11)
Z,:
De la figura 8.8, cuando se hace Vz a O V se obtiene lb = O pA y Plb = O mA,
7,
> I OR,
(8.13)
A,,: Ya que Rc y ro estn en paralelo,
v, = - (PI~)(R,
JI r,)
de manera que
la cual se nota que es una rplica exacta de la ecuacin que se obtuvo para la configuracin de
polarizacin fija,
Para ro > 1OR,,
(8.15)
r 2 IORC
Debido a que la red de la figura 8.8 es tan similar a la de la figura 8.3,excepto por el
hecho que R'= R, 11 R2= RB,la ecuacin para la ganancia de comente tendr el mismo formato
que la ecuacin (8.7).Esto es,
A;
Para ro > 10Rc,
Y
Como una opcin,
Relacin de la fase: El signo negativo de la ecuacin (8.14) revela un cambio de fase de

180a entre Vr,y V,.
EJEMPLO 8.2
Para la red de la figura 8.9, encuntrese:

a) re.
b) Zr
C) Zo (cuando ra = Q).
d) Av (cuando ro = Q).
e) A, (cuando ro = m Q).
f, Los parmeuos de los incisos b a e si rcl= lihoe= 50 kQ y compare los resultados
Solucin
a) DC:
La pnieba de pR, > IOR,

(90)(1.5 kQ) > lO(8.2 kQ)
135 kQ z 82 kQ sazisfecha
Utilizando el mtodo aproximado,
Capitulo 8 Anlisis a pequea seal del transistor bipolar
e) La condicin R'> lOPr, (7.35 kR 2 lO(1.66 kR) = 16.6 kQ no esr satisfecha.

Por tanto,
A =
5.98 kR
R llr
C
--
-324.3 vs. -368.76
18.44 R
r<,
La condicin:
r<,> 10Rc (50 kR > lO(6.8 kR) = 68 kR)
No est satisfecha. Por tanto.

A, =
PR
( r +( R ' r
= 64.3 vs. 73.04
(90)(7.15 kQ)(jO kQ)

(50 kR + 6.8 kR)(7.15 kR + 1.66 kR)
Existi una diferencia considerable en los resultados de Z,,. A, y A>debido a que

satisfizo la condicin ro 2 10Rc.
120
se
8.4 CONFIGURACINDE E-C CON

POLARIZACINEN EMISOR
Las redes que se examinaron en esta seccin incluyen un resistor en emisor que puede tener o
no un desvo en el dominio de ac. Primero se considerar la situacin sin derivacin .y l u e.~ se
o
modificarn las ecuaciones obtenidas para la configuracin con desvo.
Sin desvo
En la figura 8.10 aparece la configuracin ms bsica de las que no poseen desvo. El modelo
re equivalente se sustituy en la figura 8.1 1, pero se observa la ausencia de la resistencia r<>.Si
se considera el efecto de ro, el anlisis ser mucho ms complicado; sin embargo, en la mayora
de las situaciones se puede ignorar su efecto: por tanto. no se incluir en el siguiente anlisis.
y su efecto se discutir ms adelante en esta seccin.
La aplicacin de la ley de voltaje de Kirchhoff al lado de la entrada de la figura 8.11 dar
por resultado
Vi = IhPr, + IeRE
o
Vi = rhPr, + (O+ I)I,,RE
8.4 Configuracin de F. con polarizacin en emisor
Figura 8.11 Sustitucin del circuito equivalente re en la red

equivalente dc de la figura8.10.
Rgura 8.10 Configuracin
polarizacin de emisor comn.
y la impedancia de entrada viendo hacia la red a la derecha de R, es

Zb -
v.
= pre+(p+l)RE
Ib
El resultado como se aprecia en la figura 8.12 indica que la impedancia de entrada de un

transistor con un resistor RE sin desvo est determinada por
(8.20)
. .
RE
Fwra 8.12 Definicin de la

impedancia de entrada de un
transistor con un resistor de
emisor sin desvio.
Ya que fi por lo regular es mucho mayor que 1, la ecuacin aproximada es la siguiente
Debido a que REa menudo es mucho mayor que re,la ecuacin (8.21) puede reducirse an
ms a
(8.22)
Zi: Regresando a la figura 8.1 1, se tiene
2,: Al hacer Vicero, Ib = O y DIb puede reemplazarse mediante un equivalente de circuito

abierto. El resultado es
(8.24)
A,:
con
Captulo 8 Aniisis a pequea seal del transistor bipolar
La sustitucin de Zb = P(r, + RE)da
y para la aproximacin Zb z PRE,
Obsrvese una vez ms la ausencia de en la ecuacin para Av.

A,: La magnitud de R, a menudo es muy cercana a Zb para permitir la aproximacin lb=
1;.Al aplicar la regla mediante la divisin de comente al circuito de entrada se obtiene
e
adems,
1 1
A ,LE,oO
de tal forma que
'
1,
lb
1,
Relacin de la fase: El signo negativo de la ecuacin (8.25) revela una vez ms un

cambio de fase de 180" entre Voy Vc
Efecto de ro: Las ecuaciones que aparecen abajo revelarn con mayor detalle la
complejidad adicional que resulta al incluir ro en el anlisis. Sin embargo, en cada caso se
observa que cuando se cumplen ciertas condiciones, las ecuaciones regresan a la forma recin
derivada. La derivacin de cada ecuacin est ms all de las necesidades de este texto y se
deja como un ejercicio para el lector. Cada ecuacin puede derivarse mediante la aplicacin
cuidadosa de las leyes bsicas del anlisis de circuitos como las leyes de voltaje y de comente
de Kirchhoff, las conversiones de las fuentes, el teorema de Thvenin y otros. Se incluyeron
las ecuaciones para eliminar la molesta pregunta del efecto de $sobre los parmetros importantes
de una configuracin de transistores.
z,:
8.4 Configuracin de U: con polarizacin en emisor
Debido a que el cociente Rclr<,es siempre mucho menor que ( p + 1),
Para r,, > 10(Rc + RE),
la cual puede compararse de manera directa con la ecuacin (8.2C).

En otras palabras, si r<,2 10(Rc + RE),se podrn obtener todas las ecuaciones derivadas
con anterioridad.
Debido a que /3 + 1 E p. la siguiente ecuacin resulta excelente para la mayora de las
aplicaciones:
Sin embargo, r, w re y
la cual puede escribirse como
Normalmente tanto l l p como r)R,
son menores que uno y suman un total que por lo
ene eral es menor que uno. El resultado es un factor de multiplicacin para r,, mayor que uno.
Para p = 100. r<,= 10 Q y RE = 1 kQ:
1
1
r.
ion
=--
0.02
- 50
la cual, por supuesto es Re. Por tanto,

Cualquier nwel de r,,
la cual se obtuvo con anterioridad.

A;
Captulo 8 Anlisis a pequea seal del hansistor bipolar
La relacin re/\ 1
Para r,, 2 1 ORr
5 . 2 1 URC
as como se obtuvo con antes.

Aj: El clculo de A, ser6 a lo ecuacin
utilizando las ecuaciones anteriores.
Con desvo
Si RE de la figura 8.10 est en desvo mediante un capacitor CE de emisor, el modelo re
equivalente completo puede sustituirse. dando por resultado la misma red equivalente que la
figura 8.3. Por tanto, pueden aplicarse las ecuaciones (8.1) a (8.9).
- ~-
EJEMPLO 8.3
Para la red de la figura 8.13, sin C, (sin desvo). calcular:

a) rn.
b)
4.
c)
2".
d) A,.
e) A,.
&
A3
Solucin
a)
DC: le =
20 V - 0.7 V
vcc - VBE = 35.89 pA
RE + ( p + l ) R E 470 kn + (121)0.56 kfl
8.4 Configuracin de E X con polarizacin en emisor
b) La pmeba de la condicin ro > 10(Rc + RE).

40 kR 2 lO(2.2 kR + 0.56
40 kR 2 lO(2.76 ka)= 27.6
ka satisfecha
Por tanto.
d) ro > IOR, est satisfecha. Por tanto,
comparado con -3.93 cuando se utiliz la ecuacin (8.27): Av -Rc/RE
comparado con 104.85 cuando se utiliz la ecuacin (8.28): A, E PR,I(R,
EJEMPLO 8.4
+ Zb).
Reptase el anlisis del ejemplo 8.3 cuando CEest en su lugar
Solucin
a) El anlisis del dominio dc es el mismo y re = 5.99 Q.
b) RE est "en cono" debido a CEpara el anlisis ac. Por tanto,
2.2 kR
5.99 R
EJEMPLO 8.5
-367.28
(un incremento significativo)
Para la red de la figura 8.14, encontrar (mediante las aproximaciones adecuadas):

a) re.
b) 2,.
c) z,.
d) 4.
e) A,
Captulo 8 A n W i a pequea seal del transistor bipolai
Solucin
a) Probando PRE > 10R2
(210)(0.68 kfl)
142.8 kfl
> IO(10 kfl)
> 100 kfl satisfecha
b) En la figura 8.15 se proporciona el circuito equivalente. Ahora, la configuracin que se

obtiene es diferente a la de la figura 8.11 slo por el hecho que
R, = R'
R,IIR,
9 kfl
i 8.15 El circuito ac equivalente de la figura8.14.
Las condiciones de pmeba tanto de ro > 10(Rc + RE) como de ro 2 10Rc se satisfacen. El
empleo de las aproximaciones adecuadas dan
8.4
Configuracin de EX: con polarizacin en emisor
EJEMPLO 8.6
Repetir el ejemplo 8.5 con CE en su lugar
Solucin
2)
El anlisis en dc es el mismo y re = 19.64 R
b) Zb = pre = (210)(19.61Cl) 4.12 kR

Z, = RBIIZb= 9 kR1/4.12kR
= 2.83 kiZ
C) Zo = Rc = 2.2
d) A , = - - =Rc
re
kn
2.2 kR
= -112.02 (un crecimiento significativo)
19.61kC
En la figura 8.16 aparece otra variacin de una configuracin de polarizacin en emisor.

Para el anlisis en dc la resistencia del emisor es R E ,+ RE,, mientras que para el anlisis en ac
el resistor RE en las ecuaciones anteriores es simplementeRE,con RE>en desvo por C.,
Figura 8.16 Una configuracinpolarizacin

en emisor con una porcin de la resistencia
de emisor en desvio en el dominio de ac.
8.5
CONFIGURACINEMISOR-SEGUIDOR
Cuando se toma la salida a partir de la terminal del emisor del transistor como se muestra en la
figura 8.17, se conoce a la red como emisor-seguidor.El voltaje de salida siempre es ligeramefite
menor que la seal de entrada, debido a la cada de la base al emisor. pero la aproximacin
Captulo 8 Anlisis a pequea seal del inmsistor bipolar
Av z 1 por lo general es buena. A diferencia del voltaje del colector, el voltaje est en fase con
la seal V,. Esto es, tanto V,>como y mantendrn sus valores pico positivos y nesativos al
mismo tiempo. El hecho de que V,, "sisa" la magnitud de V, con una relacin dentro de fase
acredita la terminologa emisor-seguidor.
En la fisura 8.17 aparece la configuracin emisor-seguidor ms comn. De hecho. debido
a que el colector est conectado a tierra para el anlisis en ac. en realidad es una configuracin
de colector-comn. En la parte final de esta seccin aparecern otras variaciones de la figura
8.17 que tienen la salida en emisor con VoG Vr
La configuracin de emisor-sesuidor se utiliza con frecuencia para propsitos de acoplamiento de impedancia. Presenta una alta impedancia en la entrada y una impedancia baja en
la salida, la cual es directamente opuesta a la configuracin de polarizacin fija estndar. El
efecto que se obtiene es muy similar al que se logra con un transformador, donde se acopla una
c q a con la impedancia de la fuente para obtener una mxima transferencia de potencia a travs
del sistema.
Al sustituir el circuito equivalente re en la red de la figura 8.17 se obtiene la red de la
figura 8.18. El efecto de rc,se examinar ms adelante en la seccin.
1.
R~
I,=lp+l)lh
.-
Sustitucin del
circuito equivalente re en la red ac
equivalente de ac de la figura 8.17.
Figura 8.18.
Zi: La impedancia de entrada se encuentra determinada de la misma manera que se

describi en la seccin anterior:
(8.38)
8.5 Configuracin emisor-seguidor
Zo: La impedancia de salida se describe mejor al escribir la ecuacin para la comente lb:
y luego multiplicando por
(P + l ) para establecer I,,. Esto es.

t e = @ + I ) l , = ( P + 1)-
v,
Zb
Sustituyendo por Z, se obtiene
pero
(P+ 1)"P
de manera que
Si ahora se construye la red definida por la ecuacin (8.41 ), se obtiene la configuracin de

la figura 8.19.
Para determinar Z,,, se hace cero Vi y
Por Lo general RE es mucho mayor que re, y a menudo se aplica la siguiente aproximacin:
Figura 8.19 Definicin de

la impedancia de salida para la
(8.43)
configuracinemisor-seguidor
A : Se puede utilizar la figura 8.19 para determinar la ganancia de voltaje mediante la
aplicacin de la regla del divisor de voltaje:
Con frecuencia, RE es mucho mayor que re,RE + re E RE y
A,:
De la figura 8.18,
de :al forma que
y debido a que
Relacin de la fase: Como se indic por medio de la ecuacin ( 8 . 0 ) y algnnas discusiones anteriores de esta seccin. tanto V,, como V, Se encuentran en fase para la configuracin
emisor-sepidor.
Efecto de r,,:
zj:
Si se satisface la condicin r,, 2 IOR,.
la cua! es similar a las conclusiones anteriores con
Utilizando
fi+
l E P.
y dado que r,, >> <.
8.5 Configuracinemisor-seguidor
Si se satisface la condicin
Pero
r,, 2
10REy se utiliza la aproximacin
P+
1E
e,
P(r, + RE)
de tal forma que
EJEMPLO 8.7
Para la red emisor-seguidor de la figura 8.20, determinar:

a) C.
b) 2
.
c) 2".
d) 4.
e) Ai.
f ) Repetir los incisos b a e cuando ro = 25 kQ y comparar los resultados.
Solucin
contra
f)
Al verificar la condicin ro > IOR,. se tiene

25 k R 2 lO(3.3 kR) = 33 k f l
la cual no se satisface. Por tanto,
= 1.261 kR
=
con
+ 294.43 k 0
295.7 k R
Z, = RsllZb = 220 kfill295.7 k n

= 126.15 kCl vs. 132.72 kR a la cual se lleg de la manera anterior
Z,> = RE(Irp= 12.56 0. como se obtuvo anteriormente
(P + l)REIZb = (100 + 1)(3.3 kR)1295.7 k R
A, =
3.3 k R 1
[l+
= 0.996
$1
lo cual es igual al resultado anterior.
Por tanto, aunque no se satisface la condicin r,>t 10RE.los resultados paraZ<,y Av son los
mismos y nicamente Z es un poco menor. Los resultados sugieren que para la mayora de las
aplicaciones se puede obtener una buena aproximacin de los resultados reales slo con el
hecho de ignorar los efectos de ro para esta confi,-uracin.
La red de la figura 8.21 es una variacin de la red de la figura 8.17. la cual utiliza una
seccin de entrada divisor de voltaje para establecer las condiciones de polarizacin. Las
ecuaciones (8.37) a (8.47) se pueden cambiar con slo reemplazar R, por R'= R , Ry
La red de la figura 8.22 tambin proporciona las caractersticas de entradalsalida de
un emisor-seguidor. pero incluye un resistor colector Rc. En este caso R, se reemplaza una
vez ms por la combinacin en paralelo de R , y R1. La impedancia de entrada Zi y la impedancia de salida Z,, no se afectan entre si, porque Rc no se refleja en las redes equivalentes
11
8.5
Configuracin emisor-seguidor
Figura 8.21 Configuracin emisor-
seguidor con un arreglo polarizacin

mediante divisor de voltaje.
Figura 8.22 Confi:iiracin

emisor-seguidor con un resis!or
colector R,.
d e la base o el emisor. De hecho, el nico efecto d e R , ser al determinar el punto de

operacin Q.
8.6 CONFIGURACINDE BASE COMN

La configuracin de base comn se caracteriza por tener una impedancia de entrada relativamente
baja y una impedancia de salida alta y adems una ganancia de corriente menor a uno. Sin
embargo, la ganancia de voltaje puede ser considerable. La confipuracin estndar aparece en
la fizura '8.23 con el modelo equivalente re de base comn sustituido en la figura 8.24. La
impedancia de salida del transistor no est incluida para la ccnfiyracin de base comn
debido a que por lo general se encuentra en ei ranpo de los megaoi?ms y puede ignoiaise puesto
que se encuentra en paralelo con el resistor Rc.
Figura 8.23 Configuracin de base comn.
Figura 8.24 Sustitucin del circiiito equivalente reen la red

equivalente ae ac de la figura 8.23.
con
de tal forma que
Av: Al suponer que RE
r<,se obtiene
le = 1;
1 = -al =
Relacin de la fase: El hecho de que A, es un nmero positivo indica que tanto V,>como
V, se encuentran en fase para la confisuracin de base comn.
Efecto de ro: Para la configuracin de base comn. ro = Ilh(,,, est por lo general en el
ranso de los megaohms y es ms srande que la resistencia en paralelo Rc como para permitir la
aproximacin r,, R, Rc.
11
EJEMPLO 8.8
Para la red de la figura 8.25, calcular:

a) r<,.
b) Z,.
c) Z,>.
d) Av.
e) A,.
Figira 8.25 Ejemplo 8.8.
Solucin
8.6 Configuracin de base comn
- --
--
8.7 CONFIGURACI~NCON RETROALIMENTACION

EN COLECTOR
La red con retroalimentacin en colector de la figura 8.26 utiliza una trayectoria de
retroalimentacin desde el colector a la base para aumentar la estabilidad del sistema como
se discuti en la seccin 4.12. Sin embargo. La simple maniobra de conectar un resistor de la
base al colector enlugar de la base a la fuente de dc tiene un impacto significativo sobre el
nivel de dificultad que se encuentra al momento de analizar la red.

retroalimentacin en colector.
zi
Algunos pasos que sern realizados a continuacin son el resultado de la experiencia al

trabajar con tales configuraciones. No se espera que un nuevo estudiante del tema seleccione la
secuencia de los pasos descritos a continuacin sin hacer uno o dos pasos de manera errnea.
La sustitucin del circuito equivalente y el redibujo de la red dar por resultado laconfiguracin
de la figura 8.27. Los efectos de una resistencia de salida ro en el transistor se analizarn ms
adelante en esta seccin.
Rc
l
C
Z,
v,,
Fimra 8.27 Sustitucin del

circuito equivalente re en la red
equivalente de ac de la figura 8.26.
con
e
Debido a que DIh es mucho mayor que I',
pero
Y
Por tanto,
1' =
v,-= _v,_ _v,=

RF
RF
RF
v,
RcV,
~ S FRF
RF
El resultado es
V, = I,,pr, = (1, + I ' ) p r , = libre + I'pr,
pero Rc es por lo general mucho mayor que re y 1
Rr Rc
+=re
re
de tal forma que
Z,: Si se hace Vi cero como se requiere para definir Z,,. la red aparecer como se muestra
en la figura 8.28. El efecto de Pr<,se elimina y RF aparece en paralelo con Rr y
(8.59)
R,
Figura 8.28 Deiinicin de Z, para la
confieuracin de retroalimentacin en
colector
u
Av: En el nodo C de la figura 8.27,

1" = DI),
Para los valores normales, 131, I'e 1
v,,= -I,R,
+ 1'
Plh.
= -(DI b)RC
Sustituyendo 1, = V,IPrese obtiene
8.7 Configuracin con retroalimentacin e n colector
Ai: La aplicacin de laley de voltaje de Kirchhoffalrededordel lazo exterior de la redgenera
Utilizando
5,
DIh' se tiene
Sustituyendo 11,= IOiPa partir de 1,,E DIBI,da
Ignorando pre y comparar con RF y PR,
Para PR, >> R,.
Relacin de la fase: El signo negativo de la ecuacin (8.60) indica un cambio de fase de

l8O'='entre Voy V,.
Efecto de r,,:
Zi: Un anlisis completo sin la aplicacin de aproximaciones dar por resultado
Al reconocer que l/RFE 0 y al aplicar la condicin ro 2 10Rc.
pero por lo general RclRF << 1 y
as. como se obtcvo anteriormente.

Z , : Al incluir i;,en pa:alelo con R , er. la fisura 8.28 se obtiene
Para L, > I OR,.

(, 2
10RC
ircal como se consigui antes. Para la condicin comn de R, R,.
Debido a que R, r,,.
Para ,;
> 1 ORc
y dado que R,IR, es por lo general, mucho menor que uno,
como se obtuvo con anterioridad.
"
Para la red de !a figura 8.29. determinar:
d)
e)
re.
2,.
Z,].
A,.
A,.
Repetir los incisos b a e cuando ro = 20 kQ y comparar los resultados.
bj
c>
8.7 Configuracincon retroalimentacin en colector
EJEMPLO 8.9
Solucin
PRF
=
(200)( 180 kQ)
180 k n + (200)(2.7 k n )
RF + PRC
= 50
2;: La condicin ro 2 10Rc no est satisfecha. Por tanto,
e ) Ai =
f)
2.38 kfl
180 k a
0.45 X
+ 0.006 X
1.18 X
= 617.7 R vs. 560.5 0 anteriormente
I 4-
2":
1 + 0.013
= 1.64 X lo-)
Z,= r,[(Rc(/RF
= 20 kQ((2.7kn/(180kfl
= 2.35 kQ vs. 2.66 kQ anteriormente
= -209.56 1,s. -240.86
antenores
A,:
= 47.94 vs. 50 anteriores
Para la confisuracin de la figura 8.30. las ecuaciones (8.71) a (8.74) determinarn las
variables de inters. Las derivaciones se dejan como un ejercicio al final del captulo.
retroalimentacin en colector con

un resistor de emisor RE.
(8.74)
8.7 Configuracin con retroalimentacin en colector
8.8 CONFIGURACI~NCON RETRBALIMENTACI~N

DE DC EN COLECTOR
La red d e la figura 8.3 1 tiene un resistor para retroaiimentacin d e dc con cbjeto de una mayor
estabilidad. no obstante que el capaciror C3 cariibiarli porciones d e la resistencia d e
retroalimentacin a las secciones d e entrada y de salida de la red en el dominio ac. LLporcii;
de R, que se cambi al lado de entrada o de salida se caiculard mediante los niveles de
resistencia d e ac deseados de entrada o salida.
Figura 8.31 Configuracin

de retroalimentacin de dc
en colector
.A la frecuencia o frecuencias de operacin. el capacitar asumir un equivalente de corto

circuito a tierra debido a su bajo nivel de impedancia respecto a los otros elementos de la red.
El circuito equivalente de pequea seal aparecer entonces como se muestra en la fi_oura8.32.
Figura 8.32 Sustitucin del circuito

equivalente i en la red eqiiivalente
n
Zr = R,,
11 be
A,:
Y
pero
Y
de tal forma que
Para r,
> 1ORc
r,, 2
A;:
IOR<
Para el lado de entrada
y para el lado de salida utilizando R ' = r,
1 RF I
La ganancia de comente
Debido a que RF,es por lo general mucho mayor que Pr. R F i+ Prr
RF ,
de tal forma que
Relacin de la fase: El signo negativo en la ecuacin revela un cambio claro d e fase de

180' entre los voltajes de entrada y de salida.
8.8 Configuracin con retroalimentacin de dc en colector
7t
EJEMPLO 8.10
Para la red de la figura 8.33, determinar:

a) re.
b) Z,.
c) Z".
d) Av.
IZO M
e) A,.
I? Y
(-+
v.
Solucin
a)
DC: 1, = Vcc - VBE

RF + PRc
b) pr, = (140)(9.92 n) = 1.39 kfl

La red equivalente aparece en la figura 8.34.
Z; = RF,IIP~,= 120 kfl//1.39 kCl

G 1.37 k n
Figura 8.34
c)
Sustitucin del circuito equivalente reen la red equivalente de ac de la figura 8.33.
Probando la condicin ro 2 10Rc se encuentra
la cual, se satisface mediante el signo de igual en la condicin. Por tanto,
Captuio 8 Anlisis a pequea seal del transistor bipolar
d) r,, 2 IOR,. por tanto,
e)
Debido a que la condicin R >> pr,, se satisface.

Fl
8.9 CIRCUITO EQUIVALENTE H~BRIDOAPROXIMADO

El anlisis de la configuracin de emisor comn de la figura 8.35 y de la base comn de la
figura 8.36 mediante el empleo del circuito equivalente hbrido aproximado es muy parecido
al realizado en el modelo re.Aunque el tiempo y las prioridades no permiten realizar un anlisis
detallado de todas las configuraciones tratadas hasta ahora, en esta seccin se incluir un breve
repaso de algunas de las ms importantes para demostrar las similitudes en los mtodos y en
las ecuaciones que se obtienen.
1 1
h,<lb
hm
lb
11
1
1

hbrido de emisor comn
aproximado.
Fimra 8.36 Circuito eauivalente

o
hibridade base comn

aproximado.
Varios de los parmetros del modelo hbrido estn especificados en una hoja de datos o
mediante el anlisis experimental. El anlisis en dc asociado con el uso del modelo re no es una
p m e integral del empleo de los parmetros hbridos. En ouas palabras, cuando se presenta el
problema. los parmeuos tales como hte, hfe, h$,, y as sucesivamente, se especifican. Sin
embargo, debe tenerse en cuenta que los parmetros hbridos y los componentes del modelo re
estn relacionados mediante las sizuientes ecuaciones tal como se discuti a detalle en el capitulo
7: h,<= Sre, hir. = p. hoe= llr,, hP --a y h , = re (obsrvese el apndice A).
Configuracin de polarizacin fija

Para la configuracin de polarizacin fija de la figura 8.37 aparecer la red equivalente en
Pequefia serial en la figura 8.38, utilizando el modelo equivalente hbrido aproximado para
8.9 Circuito equivalente hbrido aproximado
Figura 8.37 Configuracin d e

polarizacin fija.
Figura 8.38 Sustitucin del circuito equivalente hbrido aproximado en la red equivalente de ac d e
la figura 8.37.
emisor comn. Comprense las similitudes aparentes con la figura 8.3 y el anlisis del modelo
ri.. Las semejanzas sugieren que el anlisis ser muy similar y los resultados de uno pueden
relacionarse directamente con el otro.

Zi: A partir de la figura 8.38,
Zo: A partir de la figura 8.38,
Av: Utilizando R' = l/h,>?1 RC,
v, = -I,R'
= -1 CR'
= -hf.IbR'
con
de tal forma que
A!:
Suponiendo que R, >> htey l/h,,c
> 10RC entonces 1, z < e 1" = I< = h,eli, = hkI, con
Capitulo 8 Anisis a pequea seal del transistor bipolar
EJEMPLO 8.11
Para la red de la figura 8.39. calcule:

a) 2,.
b) Z,,.
C)
Av.
d) A,.
330 kC2
d+ V"
~
'
h,, = 120
Zo
h,,. = 1.1 75 kR
il,,,,= 20 WMV
+.
-t
2;
Solucin
a) Z, = R,Ih,, = 330 kCL(j1.175 k n

h,, = 1.171 kCl
Configuracin de divisor de voltaje

Para la configuracin dc polarizacin mediante divisor de voltaje de la fisura 8.40. la red
equivalente en pequea seal obtenida tendr la misma apariencia que la figura 8.38
reemplazando a R, por R'= R , 11 R,.

Polarizacin mediante divisor
de voltaje
5.
Zi: A partir de la figura 8.38 con R,
= R'.
(8.87)
Z,,:
De la figura 8.38.
(8.88)
Configuracin de polarizacin en emisor sin derivacin

Para la confi;uracin de emisor comn con polarizacin en emisor sin derivaciOn de la fisura
8.41. el modelo de pequefia seal ser el mismo que para la figura 8.1 1. reemplazando prc,
mediante /zjc y DIt, por h,+ll2.El anlisis ser entonces. de la misma manera con

polarizacin en emisor sin desvo.
zi:
Y
z, :
A,:
Capitulo 8 Anlisis a pequea seai del transistor bipolai
Configuracin emisor-seguidor
Pzra el emisor-sesuidor de la fisura &4? el modelo de pequea seal igualar la figura 8.18
con Dr = h,(,y p = h,<,.Las ecuaciones obtenidas sern, por tanto. similares.
z;:
(8.97)
Figura 8.42 Configuracin
de emisorseguidor.
2 : Para Z,, la red de salida definida por las ecuaciones obtenidas aparecer como se
muestra en la figura 8.43. Al revisar el desarrollo de las ecuaciones en la seccin 8.5 y
o ya que 1
it,
h,,
Figura 8.43 Definicin de Z, para la

configuracin de ernicor-seguidor.
A : Para la ganancia de voltaje se puede aplicar la regla del divisor d e voltaje a la figura
8.43 de la siguiente manera:
RE( V;)
v, =
RE + hhl(1 + hf.)
~~~
pero ya que 1 + Iz,~, =he

La ltima configurecin que se examinar con el circuito equivalente hbrido aproxinado ser
el amplificador de base comn de la figura 8.44. Al sustituir el modelo equivalente hbrido
aproximado de base comn se obtiene la red de la fisura 8.45. la ctial es muy similar a la figura
8.24. A partir de la fisura 8.45,
Figura 8.44
Configuracin d e base comn
Figura 8.45 Sustitucin del circuito equivalente hbrido aproximado en la red equivalente d e ac d e
la figura 8.44.
z,:
de tal forma que

A;:
EJEMPLO 8.12
Para la red de la fisura 8.46. determine:

a> 2,.
b) Z,,.
C)
A,.
d) A;
Solucin
a) 2, = ~ ~ l= 2.2
( hkfl1114.3
~ ~ Q = 14.21 Q
h,
Las configuracionesrestantes de las secciones 8.1 a 8.8 que no se analizaron en esta seccin
se dejan como un ejercicio para la seccin de problemas de este captulo. Se supone que el
anlisis anterior revela las similitudes en el mtodo utilizando los modelos re o el hbfldo
equivalente aproximado y eliminando, por tanto, cualquier dificultad real cuando se analicen
las redes restantes de las secciones previas.
El anlisis de la seccin 8.9 se limit al circuito equivalente hbrido aproximado adems de

alguna discusin acerca de la impedancia de salida. En esta seccin se utiliza el circuito equivalente completo para mostrar el impacto de h, y para definir en trminos ms especficos el
8.10 Modelo equivalente hbrido completo
impacto de h<,.Es importante entender que debido a que el modelo hbrido equi\,alente tiene la
misma apariencia para las configuraciones de base comn. de emisor comn y de colector
comn. se pueden aplicar a cada configuracin las ecuaciones desarrolladas en esta seccin.
Slo es necesario insertar los parmetros definidos para cada configuracin. Esto es. para !a
confi_euracinde base comn. se utilizan hO,,h , , y as sucesivamente. se emplean para una configuracin de emisor comn h,. hit. y as sucesivamente. Se debe recordar que el apndice A
permite hacer una conversin de un conjunto de parmetros al otro si se propcrciona alguno y
se requiere algn otro.
Considrese la configuracin general de la figura 8.47 con los parmetros de dos puertos
de inters particular. El modelo equivalente hbrido completo se sustituye ms adelante en la
figura 8.48 empleando parmetros que no especifican el tipo de configuracin de que se trata.
En otras palabras. las soluciones estarn en trminos de h,. hr. h,y h<,.A diferencia del anlisis
de las secciones previas de este captulo. la zanancia de corriente A, se determinar en primer
lugar porque las ecuaciones que se desarrollaron para precisar los otros parmetros.
Figura 8.47 Sistema de dos puertos
Figura 8.48 Sustitucin del circuito equivalente hbrido completo en el sistema de dos puertos de la
figura 8.47.
Ganancia de corriente, Ai = Io/Ii

Al aplicar la ley de corriente de Kirchhoff al circuito de salida se obtiene
1" = hI1h
+ 1 = h,li + -= h,l, + h,V"

"0
IIh,,
Sustituyendo V,,= -I,RL se obtiene
I,, =
hlli -
~,>RLI,
Al escribir la ecuacin anterior, se tiene
1,
e
+ h,R,I,
= h,Ij
I,,( 1 + h,RL) = h,li
de manera que
Se observa que la ganancia de corriente reducir el resultado de A, = hjen caso de que el factor
h<,RLsea suficientemcnte pequeo comparado con uno.
Ganancia de voltaje, Av = Vo/Vi

Al aplicar la ley de voltaje de Kirchhoff al circuito de entrada se consigue
V, = I,h,
Sustituyendo 1,= ( 1
+ /z,,Ri)l,,lh,de
+ h,Vo
la ecuacin (8.107) e 1 , = -V,,lR, de arriba, se obtiene
Al resolver la relacin yjlVi se obtiene
En este caso se obtendr la forma familiar de A , = -h,RLIIz, en caso de que el factor (h,h,>h,hr)RL sea lo suficientemente pequeo comparado con hi.
Impedancia de entrada, Zi = Vi/Zi

Para el circuito de entrada
+ h,V,
V, = h,l,
Sustituyendo
V, = -I,RL
se tienc
V, = h,l, - h,R,I,
Dado que
A, =
1,
1" = A,I,
de manera que la ecuacin anterior se convierte en
Vi = h,l, - h,R,A,I;
Al resolver la relacin V{l,. se obtiene
y sustituyendo
h,
A. =
1
+ h,,RL
se obtiene
La forma familiar de Zi = hi se obtendr cuando el segundo factor sea lo suficientemente menor

que el primero.
Impedancia de salida, Zo= Vo/Io

La impedancia de salida de un amplificador est definida como el cociente del voltaje de salida a la
comente de salida cuando la seal V, se iguala a cero. Para el circuito de entrada, cuando V\ = 0,
Sustituyendo esta relacin en la siguiente ecuacin que se obtuvo a partir del circuito de salida
se tiene
En este caso la impedancia de salida se reducir a la forma familiar de Z,, = 1lb,>para el transistor
cuando el segundo factor del denominador es suficientemente ms pequeo que el primero.
EJEMPLO 8.13
Para la red de la figura 8.49, calcule los siguientes parmetros empleando el modelo equivalente
hbrido completo y compare los resultados obtenidos por medio del modelo aproximado.
a) Z, y Z
:.
b) Av.
c) ' A ; = I~l/Ij
y A l = I,>I:
d) Zo(dentro de Rc) y
Z,: (incluido R,).
Solucin
Ahora que estn derivadas las ecuaciones bsicas para cada cantidad, el orden en que se calculan
es arbitrario. Sin embargo, a menudo es una cantidad til la impedancia de entrada y por tanto
se crlcular de manera inicial. El circuito equivalente hbrido de emisor comn completo se
sustituy y se volvi a dibujar la red como se muestra en la figura 8.50. Se obtendr un circuito
Thvenin equivalente para la seccin de entrada de la figura 8.50 en el equivalente de entrada
de la figura 8.51 debido a que ETh Vs y RTh I Rs = 1 kQ (un resultado debido a que R, =
470 kQ es mucho mayor que R . = 1 kR:. En este ejemplo R, = Rc e loest definida como la
-gura 8.50 Sustitucindel circuito eqcivalente hbrido completo en la red equiva!ente de ac de la

fisura 8.49.
Figura 8.51 Reemplazo de la secciii de entrada de la figura 8.50 mediante un circuito equivalente
Thvenin.
corriente Rc igual que en los ejemplos anteriores de este captulo. La impedancia de salida Z,,
que est definida mediante la ecuacin (8.110) es slo para las teminales de salida del transistor.
No incluye los efectos de Rc. Z,: simplemente es la combinacin en paralelo de Zo y R,. La
configuracin que se obtiene en la figura 8.5 1 es una rplica exacta de la red definida en
la figura 8.48 y pueden aplicarse las ecuaciones derivadas anteriormente.
V,
hrd,=R~
a) La ecuacin (8.109): Z; = - = h, Ii
1 + h0,R,
(1 10)(2 X 10-~)(4.7 k R )
= 1.6 ki2 1 + (20 pS)(4.7 k R )
contra 1.6 k 0 utilizando slo h,<
V" =
-hfe RL
b) La ecuacin (8.108): A, = hi, + (hkh,,, - ~,&,<)RL
Vi
-
1.6 k R
- ( i 10)(4.? k R )
kR)(20 p S ) - (1 10)(2
-517 x 1 0 3 n
i
(1.6
10-")]4.7 k R
1.6 k R + (0.032 - 0.022)4.7 k i l

-517 X l o 3 R
1.6kR t 4 7 n
= -313.9
contra -323.125 al utilizar Ay z -hieRLlh ,',.

8.10 Medielo equivalente hbridoc~opleto
1"
C) La ecuacin (8.107): A; = 1; = 1
hfe
+ h,,RL I
110
(20 pS)(4.7 k a )
contra 110 mediante el simple empleo de I I ~ ~ Ya

, . que 470 kR z> Z,. I:? 1,. y A ( = 100.55
tambin.
v,,
d ) La ecuacin (8.110): Z, = - =
lo
ho,
1
ihfehrJ(h,,+ R,)1
el cual es mayor que el valor determinado mediante llh,,<,= 50 kR.
Zi = RcllZ, = 4.7 ka1186.66 k a = 4.46 kfl

contra 4.7 kR utilizando slo Rc.
A partir de los resultados anteriores se observa que las soluciones aproximadas para A,
y Z, son muy cercanas a las calculadas con el modelo equivalente completo. De hecho. an
A, se diferenci por menos del 10%. El valor alto de Z,, slo contribuy a la conclusi6n anterior que 2 , a menudo es tan alto que puede isnorarse comparado con la carga aplicada. Sin
embarso. se debe considerar que cuando existe la necesidad de determinar el impacto de hrc,
y de h,,e, debe utilizarse el modelo equivalente como se describi arriba.
La hoja de especificaciones de un transistor en particular proporciona los parmetros de
emisor comn, tal como se observ en la figura 7.28. El siguiente ejemplo utilizar los mismos
parmetros de transistor que aparecen en la fisura 8.49 con una confisuracin pnp de base
comn para presentar el procedimiento de conversin de parmetros y enfatizar el hecho de
que el modelo equivalente hbrido mantiene la misma distribucin.
EJEMPLO 8.14
Para el amplificador de base comn de la figura 8.52. calclese los siyientes parmetros
empleando el modelo hbrido equivalente completo y comprese con los resultados obtenidos
utilizando el modelo aproximado.
a) Z; y Z j
b) A i y A ;
C) A ! .
d) Z(, Y
h,? = 110
h,,. = 1.6 kn
zd
h , = 2 x 10.'
R,
, , : ;$-~-- '~
"S
388
'b
-
",
--
h,,=
2011s
,
6V
z:
12 V
Solucin
Los parlimetros hbridos de base comn estn derivados de los parmetros de emisor comn
empleando las ecuaciones aproximadas del apndice A.
h,,
h $6 =-=
I+h,
1.6 kfi
= 14.41 fi
1+110
Se observa lo cercano que estn ias masnitudes con los valo:es determinados por medio de
h,h=r
h,,
1.6 k f l
-=
=-=
14.55
110
1.6 kflI0.0 PS)

h,,h,,,
hrb 3 --- h,,. =
1
1 + hje
110
= 0.883 x
i.=
h<ib -
-he
l+hJe
-110
1+110
hoe
20PS
I+hie
-0.991
= 0.18
If110
Sustituyendo el circuito hbrido equivalente de base comn de la fisura 8.52, se tendr la

red equivalente de pequea seal de la fizura 8.53. La red Tbvenin para el circuito de entrada
dar R,, = 3 kR ( 1 1 kQ = 0.75 kR para R . en La ecuacin para Zo.
Figura 8.53 Equivalente a Dequea seal para la red de la figura 8.52.
vi
a) Laecuacin (8.109): Zi = - = hib -
1,
h~h,bR~
1 + h,bR~,
= 14.41 R
+ 0.19 0
= 14.60 n
contra 14.41 R al utilizar Zi r h,b.
Z; = 3 k12/Zi
hfi
1,
b) La ecuacin (8.107): A; = - =
Ii
I + hObRL
Zi = 14.60
Debido a que 3 kR Zt. I(z I y A,!= I,, 1 I,'5 -1 tambin.

8.10
Modelo equivalente hbrido completo
C)
V"
La ecuacin (8.108): A, = - =
hib
Vi
contra 151.3 utilizando A,

d) La ecuacin (8.110): Z, =
-hfiRL
+ (hibhob - hphrb)R~
-hfi>RL/h
,,.
1
hOh-[hDhrhl(h,b + R,)1
contra 5.56 MR utilizando Z<,z llhob.Para Z(: como se defini mediante la figura 8.53:
Z: = R,IIZ,
= 2.2 k0113.39
Mn = 2.199 kC
contra 2.2 kR utilizando 2: z Rc.
8.1 1 TABLA RESUMEN

Una vez expuestas las configuraciones ms comunes de los amplificadores de pequea sena1 a
transistor, se pueden resumir sus caractersticas generales en la tabla 8.1. Debe quedar
absolutamente claro que los valores que se listan son slo valores tpicos con objeto de
establecer una base de comparacin. Por lo general. los niveles que se adquieren en un
anlisis real son diferentes y seguramente no son iguales entre una configuracin y otra.
Poder repetir la mayora de la informacin en la tabla constituye un importante primer paso
para familiarizarse con la materia tratada. Por ejemplo. el lector debe ser capaz de establecer
con cierta seguridad que la configuracin emisor-sesuidor casi siempre tiene una impedancia
de entrada alta. baja impedancia de salida y una ganancia de voltaje ligeramente menor a
uno. No debe existir una gran variedad de clculos para recordar los hechos sobresalientes
como los anteriores. Para el futuro, esto permitir realizar el estudio de una red o sistema sin
involucrarse en la parte matemtica. La funcin de cada componente de un diseo se har
cada vez ms familiar cuando los hechos generales tales como los anteriores se conviertan
en parte de la experiencia personal.
Una ventaja obvia de recordar las propiedades generales como las anteriores consiste en la
capacidad de verificar los resultados de un anlisis matemtico. Si la impedancia de entrada de
una configuracin de base comn se encuentra en el rango de los kilohms, existe un buen
motivo para volver a verificar el anlisis. Por otro lado. un resultado de 22 R sugiere que el
anlisis puede estar correcto.
8.12 SOLUCINDE PROBLEMAS

Aunque la terminologa de solucin de problemas sugiere que los procedimientos que se
describirn estn diseados slo para aislar una funcin mal realizada. es importante observar
que pueden aplicarse las mismas tcnicas para asegurar que un sistema est operando de manera
apropiada. En cualquier caso, los procedimientos para probar. verificar o aislar requieren de En
entendimiento de lo que debe esperarse en varios lugares de la red tanto en los dominios de
TABLA 8.1 Niveles relativos para los parmelros importantes de los amplificadores de emisor comn, base comn
y colector comn.
Conjiguraein
Polarizacin fqn:
Pold"zaci"n me-
de voltaje
diante
divisor :
;
o
A ,,
2"
zi
/c&
Alio (-2001
Medio (2 k n )
Llrdio (1 kn)
1I
A:
000,
=
ir,, + R,l(R,,
ir,, 2 1O RcJ
(r,, 2 10 R<J
Alto (-2001
Medio (? k R )
Mediu (1 k n )
:E
+Alto (50)
(r,, 2 IORcl
( r , , > O R,>
7
"CC
,
Media ( 2 kR)
Alto 1100 kR)
denvacion:
,l
=
(cualquier
n ~ r rde
l r i
Z,,~K<+R,)
IR,
O.',
Ir,,> IOR,)
Bajo (-5)
Pi;)
15 2 10Rc.
R,+> IOBr, 1
R,
Polariracin de
emisor SI"
Alto (50)
=Fll
',.
'R,
il
!RE 5 )
Base comn
Retroalimenwcin
Bajo (20 R )
Medio (7 kR)
Alto (200)
Bajo 1-1)
Medio (1 kn)
Medio (2 kR)
Alto (-200)
Alto ( 5 0
en colector
R,
+-
(r,,
R,
ir,, 2 10RJ
1
PR,
k,, 2 I0RJ
>
IORC
R),
8.12 Solucin de problemas
1
1
391
dc como ac. En la mayona de los casos, una red que se encuentra operando correctamente en el
modo dc tambin se comportar adecuadamente en el dominio ac. Adems, una red que proporciona la respuesta de ac esperada est polarizada como se plane. En una instalacin de
laboratorio se aplican tanto las fuentes dc como ac y se verifica la respuesta de ac en vanos puntos
de la red mediante un osciloscopio como se muestra en la figura 8.54. Se observa que la punta
nezra (tierra) del osciloscopio est conectada directamente a tierra y la punta roja se mueve de
un punto a otro dentro de la red. con lo cual se obtienen los patrones que aparecen en la figura
8.54. Los canales verticales estn en el nodo ac para eliminar cualquier componente de dc
asociado con el voltaje en un punto en particular. La pequea seal de ac aplicada a la base se
amplifica al nivel que aparece del colector a la tierra. Se observa la diferencia en las escalas
verticales para los dos voltajes. No existe una respuesta en ac en la terminal del emisor debido
a las caractersticas de corto circuito del capacitor en la frecuencia establecida. El hecho que r.<,
se mida en volts y v , en milivolts susiere una ganancia ~ r a n d edel amplificador. En general.
aparece que la red se encuentra operando de forma adecuada. Si se desea. puede utilizarse el
multmetro en el modo dc para verificar VBEy los niveles de V,. V E y V Econ objeto de revisar
si caen en el rango esperado. Desde luego. ei osciloscopio tambin puede utilizarse paracomparar
los niveles de dc tan slo con cambiar al modo de dc para cada canal.
"cc
+\
/
Conexin a tierra
(Selector AC-GNDDC en
&
Figura 8.54 Utilizacin del osciloscopio para medir y observar varios voltajes de un amplificador BJT.
No es necesario decir que una respuesta pobre en ac puede deberse a una variedad de
motivos. De hecho, puede haber ms de un rea con problema en el mismo sistema. Sin embargo,
afortunadamente con el tiempo y la experiencia puede predecirse la probabilidad de problemas
en algunas reas, de modo que una persona experimentada puede aislar las reas problemticas
con cierta rapidez.
Por lo general, no hay nada misterioso acerca del proceso general de solucin de problemas.
Si se decide seguir la respuesta en ac, resulta ser un buen procedimiento el comenzar con la
seial aplicada y avanzar a travs del sistema hacia la verificacin de cargas en los puntos
crticos a lo largo de la trayectoria. Una respuesta inesperada en algn punto supone que la red
se encuentra bien hasta dicha rea, definiendo entonces la regin que debe investigarse ms
a detalle. La forma de la onda que se obtiene en el osciloscopio ayudar con toda seguridad 12
definicin de los posibles problemas con el sistema.
Si la respuesta para la red de la figura 8.54 es como aparece en la figur? 8.55, la red tiene
un problema y probablemente se trata del rea del emisor. No se espera respuesta a travs del
Figura 8.55 Formas de onda obtenidas a partir de an problema en el rea del emisor.
emisor y la ganancia del sistema que est definida mediante vo es mucho menor. Se recuerda
que para esta configuracin la ganancia es mucho mayor en caso de que RE se desve. La
respuesta que se obtiene sugiere que RE no est en desvo por el capacitor y las conexiones
terminales del capachor y el mismo capacitor deben ser verificados. En este caso una verificacin
de los niveles de dc probablemente no aisla~nel rea del problema debido a que el capacitor
tiene un equivalente de "circuito abierto" para dc. En general. un conocimiento previo sobre
qu esperar. una familiaridad con la instrumentacin y. lo ms importante. la experiencia. son
los factores que contribuyen al desarrollo de sn mtodo efectivo en el arte de la solucin de
problemas.

El anlisis a una pequea seal de un amplificador a BJT puede llevarse a cabo utilizando un
paquete de programas tal como PSpice o mediante un lenguaje como el BASIC. Ambos sern
necesarios en el anlisis de la misma configuracin de polarizacin mediante un divisor de
voltaje para permitir una comparacin de los mtodos. PSpice (versin para DOS y Windows)
est bien equipado para anaiizar las redes de transistores y utiliza un modelo Gummel-Poon
mejorado, mismo que se describe con detalle en los manuales de PSpice. La utilizacin de un
lenguaje como el BASIC requiere que las diversas ecuaciones que se desarrollaron en el libro
se apliquen en un orden especfico para obtener las incgnitas deseadas. En realidad la direccin
general de un programa en BASIC utilizana la misma secuencia de pasos que se necesitan para
analizar la red de manera manual (con la ayuda de una calculadora). Desde luego, el empleo de
BASIC ofrece al usuario la oportunidad de definir el objetivo y el tipo de salida para un anlisis.
mientras que PSpice est limitado a una lista especifica de cantidades de salida. Sin embargo,
en general, la lista de PSpice es lo suficientemente extensa para lamayona de las investigaciones.
El anlisis primero se describir utilizando PSpice sesuido despus por el lenguaje BASIC.
PSpice (versin para DOS)

La lista de los parmetros que pueden especificarsc para el modelo PSpice es tan extensa (40
en total) que se limitar la atencin a aquellos parmetros requeridos para llevar a cabo el tipo
de anlisis cubierto en este captulo. Segn se necesiten ciertos parmetros adicionales en los
captulos subsecuentes, stos se definirn con el mismo grado de detalle. No es necesario
especificar todos los parmetros. Si se requiere un parmetro en particular para desarrollar un
anlisis PSpice y no est detallado, el paquete de programas utilizar un valor implcito que es
tpico para el dispositivo que se est in\'estigando. Algunos de los parmetros necesitan
especificarse slo en caso de requerir la profundidad del anlisis o del diseo. El intento bsico
de esta seccin es ofrecer una introduccin lo ms clara y sencilla posible para el uso de los
modelos. Segn aumente la experiencia, estn disponibles los manuales de PSpice y una larga
lista de publicaciones para mayor detalle para una instruccin adicional.
En general, una vez que los nodos de la red se han definido y se ha capturado la estructura
bsica,(resistcres, capacitores, fuentes, etc.) en el archivo de entrada. se requiere de un mnimo.
de dos lneas para describir un transistor. La primera es la lnea del elemento, la cual tiene el
siguiente formato:
requerido
i
i
.
.
A
L>
nodo
del
colector
nodo
de la
base
nodo
del
emisor de
transistor
QMODEL
-.-
nombre
del modelo
que estar
definido
mediante la
siguiente Inea
Existen otros parmetros en esta Inea, cuya explicacin rebasa las necesidades de este libro.
aunque a veces se hace referencia a ellos en el manual PSpice.
La siguiente lnea que se necesita para definir el transistor es la lnea del modelo. la cual
tiene el siguiente formato bsico:
MODEL
Ld
requerido
QMODEL
,
nombre
del modelo
especificado
en la lnea
de elementos
anterior
NPN
d
tipo de
transistor
(requerido)
(BF = 90. IS = 5E - 15)

,
parmetros que especifican
el modelo
El ltimo agrupamiento de la Inea anterior permite la especificacin de los parmetros

particulares del modelo (una lista que puede incluir hasta 40 parmetros). BF representa la beta
directa mxima ideal (en este caso P = 90). Su valor implcito es de 100, lo cual indica que si el
parmetro no se especifica por arriba, el paquete de programas utilizar un valor de 100. En
el modelo la comente de saturacin inversa tiene un impacto importante sobre las caractensticas
generales del modelo. Su valor implcito es de 1E-16 o 0.0001 pA. Cambiar el nivel de Is
cambiar el nivel de importantes voltajes y comentes de diseo como VE, para el anlisis de dc
e %para el anlisis en ac. De hecho, debido a que VBE se fija en 0.7 V para el anlisis en dc de
este libro. se seleccion un nivel de 5 x lW'5A para 1,7,ya que el nivel resultante de VE, por lo
general es muy cercano a 0.7 V para el rango de nive!es de comente esperado para el anlisis
a pequea seal de BJT. En otras palabras, PSpice no permite especificar el nivel de VEE para
el anlisis en dc sino que simplemente necesita la comente de saturacin y una serie de
ecuaciones importantes para calcular el nivel resultante de VE,. Por esta razn VE, rara vez
ser exactamente igual a0.7 V. pero estar apenas arriba o abajo de este valor. Debe considerarse
que 0.7 V sea un promedio de los niveles esperados al emplear PSpice si se especifica 5 como
5 x 10-15 A.
Ahora se est preparado para aplicar PSpice a la red con divisor de voltaje de la figura 8.9
(ejemplo 8.2). La red se ha redibujado en la figura 8.56 con los nodos definidos parael anlisis.
Debido a que las caractersticas especficas tales como Ay y A ino forman parte de la lista de
opciones de salida en PSpice, se aplicar una seal de 1 mV y se calcular la ganancia utilizando
el nivel de salida.
i;,
= i mVLO"
Figura 8.56 Definicin de los nodos para un anlisis por medio de PSpice de la configuracin
mediante divisor de voltaie.

Hasta ahora. las primeras ocho lneas del archivo de entrada de la figura 8.57 deben resultar
bastante familiares y legibles. Luego se define el transistor en las dos lneas siguientes y
QMODEL es el nombre del modelo del rrzinsistor. S e observa en el rengln del modelo que
beta se especific como de 90. Pero, no se especific un valor de IS para demostrar el impacto
sobre los resultados obtenidos. La segunda comda incluir el nivel sugerido de IS para propsitos
de comparacin. El comando .PRINT solicita tanto la magnitud como el ngulo de la fase para
el voltaje de salida del colector a la tierra. Como se requiri para la fuente de ac, se seleccion
una frecuencia de 10 kHz para la corrida. El nico impacto real de la frecuencia aplicada ser
sobre los elementos capacitivos y su efectividad como corto circuitos equivalentes para e1
anlisis en ac.
Una vez que se ha capturado el archivo de entrada, se ejecuta PSpice y se enumera una
lista de parmetros del modelo BJT. Se puede ver que P (BF) es 90 e 1, (1s) tiene el valor
implcito de I x 101 pA. NF (el coeficiente de emisin de comente directa), BR (la beta
inversa mxima ideal) y NR (el coeficiente de emisin de comente inversa) toman el valor
implcito de uno. Las ltimas tres cantidades definen el comportamiento del modelo de una
manera que escapa a las necesidades de este libro y que tendr un impacto despreciable sobre
el anlisis actual en pequea seal.
Por tanto, PSpice est diseado para llevar a cabo un anlisis dc automtico de la red. Los
resultados son
Luego el archivo de salida ofrece la comente de la fuente para VE con el nivel de dc de la

fuente de ac, Vs,de 0.0 A. La po:encia total disipada por los resistores y el transistor es de
35.6 mW.
Despus se proporcionan otros niveles de dc para las redes tales como I8 = 14.1 pA, IC =
1.27 mA(comparad0 contra 1.41 mAen el ejemplo 8.2), y VB,=0.78 V (el cual excede el nivel
de 0.7 V utilizado en el ejemplo 8.2). Debe tenerse en mente el nivel de V,, cuando se repasen
A en la siguiente comda. Los valores dc de VaCy Va
los resultados al fijar Is en 5 x
Voltage-Dividcr Bias
- Configuration of Fig.
8.56(1s = default valuel
CIRCUIT DESCRIPTION
a***
VCC 5 O DC 22V
RB1 5 2 56K
CE 1 0 20UF
VS 4 O AC 1UV O
Q1 3 2 1 QMODEL
.NODEL QnODEL NPNIBF-90)
OP
.AC LIN 1 lOKH lOKH
.PRXNT ac v ~ ( 3 , o )V P I ~ , O I
.OPTIONS NOPAGE
END
QNOOEL
NPN
100.000000E-18
IS
TCnePULlORE =
S M L L SIGNAL BIAS SOLUTION
..t.
NODE
VOLTAGE
1
11
1.9285
1
5)
22.0000
NOOE
21
VOLTAGE
2.7089
NOOE
(
3).
VOLTAGE
13.3540
27.000 DEG C
(
NOOE
4
VOLTAGE
0.0000
VOLTACE SOUBCE CVRRENTS

NbHE
CURRWT
VCC
-1.616E-03
VS
0.000E100
TOTA POIlER DISSIPATION

**M
OPERATING W I N T INFORWTION
.WC
..T.-
WA'iTS
TPJiPEATURE =
27.000 D E C
TUPERATURE =
27.000 DEG C
~-
-1.06EIOl
1-14E+01
9.00EI01
4.92E-02
1.83E+03
0.00E+00
l.OOE+IZ
O.OOEIO0
O.OOE+OO
O.OOE+OO
o. OOE+OO
9.00EI01
7.82EIl7
VCE
W
A
D
C
/'Su
RPI
RX
RO
CBE
CBC
CBX
WS
B m M C -.
?T
****
3.56E-02
AC A X U Y S I S
Figura 8.57 Anlisis por medio d e PSpice de la configuracin mediante divisor de voltaje de la figura
8.56 con IS =valor implcito.
Captulo 8
Anlisis a pequea seal del transistor bipolar
entonces se especifican como -10.6 V y L 1.4 V, respectivamente, y la beta de dc es igual a la

beta en ac de 90. La transconductancia g,,, = Ilr, y ,'Y = 20.3 R. Entonces, la impedancia de
entrada es pr<,= (90)(20.3 R) = S ,827 kR o 1.S3 kR como est especificado mediante RPI. La
resistencia de salida est listada como de 1 x lo'? R y la beta en ac es de 90 siendo FT (el
tiempo ideal de trnsito directo) (por las iniciales en ingls. Forward Transit) igual a 7.82 x
lo-'' s. De nuevo, algunos de los parmetros probablemente no tenran algn sisnificado por
el momento. pero alsunos son muy reconocibles y pueden resultar tiles durante la verificacin
de un diseo o anlisis.
El siguiente anlisis en ac revela que la magnitud de V,,es de 334 mV para una ganancia de
voltaje de 334 comparado con una ganancia de 368.76 calculada en el ejemplo 8.2. El cambio
de fase es de 177.7" en l u p r de 180Qebido a los elementos de capacitancia de la red. La
seleccin de una frecuencia mayor o el incremento del nivel de capacitancia acercara al cambio
de fase a l8Oe.
El efecto de cambiar IA a 5 x IWis A se demostrar con claridad mediante la comda de la
figura 8.58. El nivel de VEahora es de 7.0235 V comparado con 2.1 1 V para el ejemplo 8.2. El
nivel de Ir es de 1.33 mA comparado con 1.41 mA. y la ganancia de voltaje de ac ahora es de
350.4 en comparacin con 368.76 del ejemplo 8.2. Por lo general. se obtiene una mejora
definitiva cuando se comparan los resultados manuales y mediante el PSpice. Sin embargo, es
considerablemente mejor si se obtiene la solucin exacta en vez de la aproximada en el ejemplo
Voltage-Divider Bias
8.56ispecified 1s)
CIRCUIT DESCRIETION
tttt
e..*.
- Configuration of Fig.
*t******...t**,t**t****.t*t************.**************.****4***********
VCC 5 O DC 22V
RB1 5 2 56K
RB2 2 O 8.2K
RE 1 0 1.5K
RC 5 3 6.8K
C1 4 2 lOUF
CE 1 O 2ODF
VS 4 O AC lUV O
Ql 3 2 1 QUODEL
.HODEI QUODEL NPN(BF=90 JSr5.E-15)
OP
.AC LIN 1 lOKH lOKH
.PRINT AC W(3.0) VP(3,O)
OFTIONS NOPAGE
END
.
.
QMODEL
NPN
Si4ALL SIGNAL BIAS SOLUTION
*ti*
NODE
(
1
5)
VOLTAGE
2.0235
22.0000
NODE
(
2)
VOLTAGE
2.7039
TEIIPEPATURE
NODE
3)
VOLTAGE
12.9280
27 .O00 DE6 C
NODE
VOLTAGE
4)
0.0000
VOLTAGE SOURCE N K R E N T S
NAHE
CVRRMT
VCC
-1.6793-03
VS
O.OOOE+OO
TvTAL POWW DISSIPATION
3.693-02
WATl'S
Figura 8.58 Anlisis por medio de PSpice de la confi~uracinmediante divisar de voltaje de la fisura
8.56 con 1s = 5 x IO-ljA.
*
.
t
a'*'
OPERATING POINT INFOF3WTIOII
5.16E-02
1.74E+03
0.00E+00
CBE
CBC
0.00E+00
0.00E+00
O. OOE+OO
e***
27.000 UEG C
TMPERATURE =
27.000 DEG C
BIPOLAR JUNCFION TRANSISTORS
GH
RPI
RX
CBX
TEXPERATURE =
AC ANALYSIS
8.2. En especial se observa que VBEahora es de 0.68 V, el cual se compara de manera muy
favorable con el valor fijo aproximado de 0.7 V. Por tanto, para el anlisis de pequea seal
A.
que se desarroll en este libro mediante el uso de PSpice, IS se especificar como 5 x 1W5

Ahora que se presentaron los movimientos bsicos para el desarrollo de la red sobre la malla
esquemtica, la descripcin actual se concentrar en las variaciones presentadas mediante el
anlisis de ac.
En la figura 8.56 se desarrolla la red empleando los esquemas, como se muestra en la
figura 8.59. Se observan la fuente de ac de 1 mV y el smbolo de la impresora en la terminal de
salida de la red.
Figura 8.59 Red de la figura 8.56
despus de la aplicacin de PSpice

para Windows.
'
82k
+
La fuente senoidal es una parte (New Part) que aparece en la librena source.slb como
VSIN. Al oprimir dos veces la fuente sobre el esquema aparece una lista de atributos que
deben seleccionarse. Para el ejemplo,
VAMPL
FREQ
PHASE
VOFF
AC
= 1 mV (el valor pico de la seiial senoidal)

= 10 kHz (la frecuencia de inters)
= O (sin ngulo inicial de fase para V)

= O (sin desfase o desfasamiento de voltaje dc para V )
=
I mV
Despus de cada entrada debe asegurarse de guardar los atributos (Save the Attribute) antes
de dejar la caja de dilogo.
El smbolo de la impresora se obtiene de la librera special.slb de la caja de dilogo de Get
Part como VPRINTI. Cuando se coloca sobre el esquema, especifica el voltaje en el punto
que ser impreso en el archivo de salida (.out). Al oprimir dos veces el smbolo sobre el esquema.
se produce una caja de diloso PRINTl en la cual deben hacerse las siguientes selecciones
con objeto de obtener la magnitud y el ngulo de la fase del voltaje de salida:
AC = ok
MAG = ok
PHASE = ok
Las selecciones anteriores pueden listarse junto al smbolo de la impresora sobre el esquema
con slo oprimir la opcin cambiar despliegue (Change Display) y seleccionando e; nombre
del despliegue (Display Value) y el nombre (Name) para cada una.
Se insertan los tres puntos de vista (VIEWPOINTS) mediante la siguiente secuencia:
Draw Get New Part Browse - special.slb - VIEWPOINT. Cada uno se coloca en su
lugar y luego se oprime para introducirlos ai sistema. Cuando se han colocado los tres. el
proceso se completa al oprimir el botn derecho del mouse.
Antes de ejecutar el programa deben definirse los nodos que sean iguales a los representados
en la figura 8.56 de formaque puedan compararse los resultados. En general, cuando se construye
una red, se colocan todos los elementos similares tales como el resistor antes de cambiarse a
otro elemento como el capacitor. El resultado es que puede no haber un orden lgico para los
nodos en la lista neta. Para ajustar los nodos asociados con cada elemento. simplemente se
selecciona anlisis (Analysis) y luego examinar lista neta (Examine Netlist). El resultado que
se obtiene consiste de una lista de los elementos y los nodos asignados a cada uno. Los nodos
asignados para cada elemento pueden cambiarse despus por medio de una sencilla secuencia
de insenar/borrar hasta que concuerden con aquellos de la figura 8.56. Cuando se ha completado,
se sale del listado. Surgir un texto que pregunta si se desean guardar los cambios, lo cual es
ahora el caso.
Ahora se est listo para desarrollar el anlisis mediante la seleccin de Analysis seguido
por la inicializacin (Setup). Dentro de la caja de dilogo de Setup se elige (barrido de ac)
(AC Sweep) aunque la intencin sea la de trabajar con una nica frecuencia. Despus de
oprimir dos veces la czja AC Sweep, deben tomarse algunas decisiones acerca de la frecuencia
aplicada. Se seleccionatipo de banido ac lineal (LinearAC Sweep Qpe)junto con lo siguiente:
Total Pts. = 1
Start Freq. = 10 lcHz
End Freq. = 10 kHz
Despus de seleccionar OK en las entradas, se elige Probe Setup, seguido de Do not
Auto-Run Probe, lo cual ahorrar tiempo en la obtencin de los datos deseados al evitar una
cantidad de cajas de dilozo de pruebas. Ahora se est listo para simular bajo el encabezado
Analysis para obtener los resultados deseados. Si todo se captur de forma adecuada. aparecer
una caja de dilogo, la cual indicar eventualmente que se ha concluido el anlisis ac. Para
revisar los resultados simplemente se abandona la caja de dilogo. se regresa a Analysis y se
selecciona Examine output (examinar salida). El listado es algo extenso y la figura 8.60 incluye
solamente aquellas panes que por el momento son de inters.
8.13 AnISis por computadora
w w .
R
RE
O R I OWI 1.Sk
BF 90
hT I
VAF 74 03
W -21
ISE 14UWME-15
NE 1 307
W SIGNAL BIAS SOLLTION
NODE VOLTAGE
VOLTAGE
NODE VOLTAGE
TFAWUC4TLaE = 27 000 DEG C
YODE VOLTAGE
SODE
VOLTAGE SOLUCE CURN3'TS

NAME
C W N T
v v
V-V
0000Eai
-1 6S3E-03
TOTAL POH'UI DISSIPAilO?I 3 ME-02 WATTS
Figura 8.60 Respuesta de salida para el anlisis en ac de la figura 8.56.
--
MIC
.I.WE+OI
l.llE+Ol
BETADC
6.58EiOl
GM
5.MEM
WI
142E+O3
RX
I.WE+OI
RO
6.aCEE
5.80E-ll
CBC
Z.WE-12
CBX
0.WEXM
OS
0.WEXM
BETMC
7I5EWI
FI
I3zEUUL
V E
Figura 8.60 Continuacin.
Se observa que los nodos listados tienen los mismos valores numricos que los que aparecen en la figura 8.56. Luego. siguen los parmetros del modelo BIT (BJT MODEL
PARAMETERS). los cuales indican el valor seleccionado de 90 para la beta dc y 5 x lo-"
para IS. Se proporcionan los niveles para los varios nodos: luego se igualan los valores que
aparecen con los puntos de observacin (VIEWPOINTS)de la figura 8.56. El si~uientelistado
de transistores bipolar es de unin BIPOLAR JUNCTIOK TRANSISTORS proporciona
una \janedad de niveles de dc y de parmetros de la red. Se observa que ahorala beta de dc es
de 65.8 con la beta de ac de 7 1.5 en l u ~ adel
r valor capturado de 90. La versin para Windows
ajusta la beta segn las condiciones de operacin. Por tanto. los resultados de ac sern un poco
diferentes de los obtenidos con anterioridad al emplear el modelo re.Si se requiriera una similitud
exacta. no se seleccionana el smbolo del transistor sino que se insertana en la red el transistor
del modelo r<,con una fuente de corriente controlada y los niveles de resistores adecuados. La
respuesta en ac indica que la magnitud del voltaje ac de salida es de 307.3 mV con un ngulo
de la fase de 177.9komparado contra 331.0 mV y 177.7Qe la versin para DOS de PSpice.
Los capacitores presentes crearon un cambio de fase menor a 180".
Si se desea una impresin del voltaje de salida. puede utilizarse la opcin Probe. El primer
paso consiste en regresar a la opcin de anlisis (Analysis) sezuido por la seleccin de
inicializacin (Setup). Ahora se selecciona la opcin (Transient) transitorio y se desactiva el
barrido (AC Sweep) recin utilizada. Al oprimir dos veces la caja Transient. pueden hacerse
decisiones acerca del anlisis que debe desarrollarse. El periodo de la seal aplicada de 1 O kHz
es de 0.1 ms o 100 ps. La opcin del intervalo de impresin Print Step se refiere al intervalo
de tiempo entre la impresin o graficacin de los resultados del anlisis transitorio. Para el
ejemplo. se selecciona 1 p s para ofrecer 100 puntos por ciclo. El tiempo final (Final Time) es
el ltimo instante en que se calcular la respuesta de la red. La seleccin es de 500 ps o 0.5 ms
para proporcionar cinco ciclos completos. Se eligi no imprimir el retardo (No-Print Delay)
en O debido a que todos los capacitores se encuentran esencialmente en corto circuito a I O kHz.
La ltima seleccin es el intervalo mximo Step Ceiling que establece un valor mximo entre
los clculos obtenidos para el sistema, que en este caso se fijaron en 1 ps. El tiempo entre los
clculos ser ajustado de manera interna por el paquete de programas para asegurar informacin
suficiente en los momentos en que la respuesta deseada cambie ms rpido de lo usual. Sin
embargo, nunca estar separado por un periodo mayor que el establecido en Step Ceiling.
Ahora se regresar a Probe Setup y se seleccionar la opcin Automatically Run Probe
After Simulation (ejecutar pnieba despus de la simulacin de manera automtica). Al re,~ r e s a r
a anlisis (Analysis) debe seleccionarse simulacin (Simulate) para establecer los datos
solicitados para la respuesta de Probe. No se puede ir de manera directa a Run Probe porque
an no se ha establecido el archivo de datos. Una vez que se ha completado el anlisis se activa
la opcin trazar Trace seguida por la opcin Add (aadir) para "aadir" un trazo a la grfica.
Ahora aparecer una lista de opciones, y ya que se desea observar al voltaje de salida en el
colector del transistor, debe seleccionarse V(Q1:c). Debido a que no aparece en la lista que se
proporciona, se oprime en Alias Names (nombres ficticios) y aparecer una lista mayor donde
aparece V(Q1:c). Al seleccionarse aparece en el comando de rastreo (Trace Command) el
cual se activar mediante OK (figura 8.61).
Figura 8.61 Voltajes de salida v,
= v,
para la red de la figura 8.59
El rango del eje y se seleccion automticamente para mostrar con claiidad la forma completa de
la onda. Se muestran cinco ciclos completos de la forma de salida de la onda (con 100 puntos
de datos para cada ciclo) dentro del periodo de tiempo seleccionado de cinco periodos completos de
la seal aplicada. El valor entre los picos de la forma de onda es de aproximadamente 13.42 V 12.81 V = 0.61 V. como resultado un valor de pico de cerca de 0.61 V 1 2 = 0.305 V = 305 mV, el
cual se encuentra muy cercano al valor impreso con anterioridad.
Si debe hacerse una comparacin entre los voltajes de entrada y de salida en la misma grfica.
puede utilizarse la opcin aadir eje (AddY-A*) y dentro de la seleccin del men de graficacin
(Plot). Despus de seleccionarse, debe regresarse al comando Trace para utilizar la opcin ADD
(aadir) una vez ms. Esta vez puede procederse con la lista de Aiias Names, la cual incluye
V(Vs:+) como una opcin. Tomar esta opcin dar por resultado las formas de ondas de la figura
8.62, la cual incluye una escala para cada forma de onda a la izquierda de la grfica.
Se aadieron los textos en los diagramas al elegir la opcin herramientas (Tools) de la lista
del men seguido por la etiqueta (Label) y texto (Text). Una vez que se selecciona Text,
aparece una caja de dilogo que solicita el texto que aparecer en la grfica. Despus de teclear
Figura 8.62 rc y 5 para la red de la figura 8.59.
Vs (contra) y oprimir la opcin OK, aparecer Vs en la pantalla y podr colocarse donde sea
necesario. De la misma manera se colocaron las etiquetas restantes en la grfica. Las lneas se
aadieron al seleccionar otra vez la opcin Tools y luego la opcin lnea (line). Aparecer un
lpiz y utilizando la misma tcnica que la que se emplea para las lneas en los trabajos de arte,
pueden aadirse las lneas que se muestran. Se observa la relacin fuera de fase entre las dos
formas de onda y el hecho de que Vc se encuentra sobre un nivel dc de 13.1 V.
En caso de desear dos grficas por separado, puede seleccionarse la opcin Plot y
seleccionar Add Plot (aadir grfica). Al seleccionarse aparecer otra grfica esperando que se
tome la siguiente seleccin por medio del regreso a la opcin Trace y Add de V(Vs:+) a partir
de la lista de Alias. El resultado que se obtiene es el par de grficas de la figura 8.63 que
Figura 8.63 voy v,corna grficas por separado
--
--
--
presenta cada forma de onda de manera separada. Una vez ms se aaden 1% etiquetas Vs y Vc
utilizando la opcin de herramientas (Tools).Sin embargo. debe tenerse en cuenta que 1% etiquetas
a
para la primera ,@ca deben ser capturadas antes de seleccionar la5 etiquetas para la s e ~ n d gfica.
La ltima forma de onda que se muestra en la figura 8.64 demuestra el empleo de la
opcin Cursor bajo el encabezado de herramientas (Tools). Al seleccionar Cursor y luego
Display (desplegar), aparecer una lnea en el nivel de dc de 13.1 V. Al oprimir el mouse.
aparecern una lnea horizontal y una lnea vertical que se intersecan sobre la curva. Al oprimir
sobre la Inea vertical y manteniendo oprimido el botn del mouse. puede moverse la lnea
vertical sobre la forma de onda. Se observa en la caja Probe Cursor que se registra la ubicacin
de la interseccin llamada A l . Si se mueve al valor pico, su valor es de 13.421 V y el elemento
del tiempo es de 75 m.Al oprimir el botn derecho del mouse, aparece una segunda interseccin,
llamada A2, la cual tambin registra su ubicacin en la caja Probe Cursor. La informacin
restante en la tercera Inea de la caja consiste en la diferencia entre las dos intersecciones sobre
los ejes horizontal y vertical, respectivamente. Si se fija A2 al fondo de vc ser de 12.807 V a
125 ,us (se debe observar la Inea del fondo de la fisura 8.64). Por tanto la posicin del cursor
indica la magnitud y tiempo de la localizacin de la seal. lo cual puede ser muy conveniente
para una gran cantidad de aplicaciones. Obsrvense las etiquetas sobre la grfica al emplear la
opcin Tools-text. Puede obtenerse con facilidad al utilizar dos diferentes intersecciones.
F~gura8.64
Utilizacin de la opcin Cursor sobre vcpara la red de la figura 8.59.
La introduccin anterior fue relativamente breve debido a las restricciones de espacio y

prioridad, pero su propsito se cumpli si ahora parece evidente la relativa simplicidad de la
aplicacin de PSpice paracalcular la respuesta apequea seal. Cuando el tiempo aslo permita,
deben leerse muy cuidadosamente los manuales para entender por completo el efecto de los
varios parmetros y las ecuaciones involucradas con el modelo PSpice. Est disponible una
versin comercial de PSpice que tiene un catlogo completo de transistores especficos en
memoria listos para ser utilizados por el paquete de programas PSpice. En otras palabras. el
archivo de entrada puede incluir la referencia a un transistor en particular y el paquete insertar
automticamente los parmetros que describan mejor al transistor para el anlisis que se llevar
a cabo. Puede obtenerse informacin adicional respecto a la versin disponible en el mercado
Capihilo 8 Aniisis a pequea seal del transistor bipolar
al escribir directamente a Microsim Corp. Ahora se compararel anlisis anterior con el anlisis
del inismo circuito utilizando ahora el lenguaje BASIC.
BASIC
El progama BASIC de la fisura 8.65 analizar la configuracin de polarizacin mediante
divisor de voltaje de la figura 8.56 con las caractersticas adicionales de que tambin puede
proporcionar una solucin en caso que una porcin del resistor del emisor no presente desvo
y pueda tambin incluir los efectos de una resistencia fuente y de carga. La resistencia del
emisor se ha designado como R E :en caso de no estar en desvo y R E ,en caso de tener desvo.
R~
W T AC MtAlYSIS
50 R M
USING re AND BETA PRRI\ME?l'ERS
60 R M + r ~ r . * ~ + ~ . + * ~ + * t t i ~ t t * t t t * * t * t t i t . * + + r
70 R M
CLS
100
. ~
.-.
110 PRINT " m i s program performs the ac calculations"
120 PRINT "foz a BPr voltags-divider using the re and beta parameters."
130 PRINT
140 PRINT " m t e r the follwing circuit date:.
40
150
PRINT
.
- . .
...
..
160
170
180
190
200
210
INPT ""RB=";Rl
INPUT "RBZ=";RZ
INPUT "RC-";RC
INPUT "Unbypassed emitter rasistance, REl-";El
INPUT "Bypassed eaitter resistance, RE2=";Z2
PRINT
INPUT "Beta-*;BEI'A
INPUT "Supply voltage, VCC-";CC
INPUT "Load resistance, RLsm;RL
INPUT "Source resistance, RS-";*S
INPUT "Source voltage, VS-";VS
PR1NT:PRINT
M S U B 11200:RM Perfori ac analysis
PRINT "The resulta of tha ac analysis are:"
PRINT
PRINT "Transistor dynamic resistance, re-";Re;
PRINT
IF CC-IE*(RC+El+E2)<=0 TKW P R I W "Circuit in
PRINT "Input iipedanca. Ri-*;RI;"oh.s"
PRINT "Output impedance, Rc=";RO;"dims"
PRINT "Voltage-gain(n0-load), Av-";AV
PRINT "Nrrent gain, Ai-";Al
ion.
...- ..-
Dn7II.F
PRINT W u t p u t VOltage(n0 load), V~r";VO;"volts~

PRINT
PRINT "Output voltago(under loadf, VL=.";VL;"volts*
.- - -DQTUT
..-..
430 YW=CC-IE*(B~A/(B~A+~)]*(RC+E~+EZ)
: R m w i m u m signal swing
440 IF ABS(VL)>VH THEN PRINl! "bUt maxinim UndiSt0e9d OUtpUt is";~;"voltS"
-."
-."
11200 R M Module to perfori BJT ac analysis using re h e 1
dC"
Nn
11210 RBiRl*(RZ/(Rl+RZ))
11220 RP=RC*iRL.IiRC+RL\I
Figura 8.65 Programa BASlC para el anlisis en ac de una configuracin BJT.
This progran performs the ac calculations

for a BTT voltaqe-divide= using the re and beta parameters.
Enter the followinq circuit data:
RC-? S.BE3
Unbypassed emitter resistance. RUS? O

Bypassed enitter resistance. 8 ~ 2 - 71.5E3
Supply voltage, VCC-7 22
Load resistance, RLn? 1 0 ~ 3
source resistance. RS-7 600
The results of the ac analysis are:

Transistor dynamic resistance. re- 19.24912 ohai
Input impedance, ~ i 1394.631
=
ohms
Output irpcdance, Ro- 6800 ohms
Voltage-gain(no-lo-,
AV--353.263
Current gain, Ai- 29.32569
Outplt voltagetunder lwd). Y>-.1410231
volts
El mdulo de las lneas 11210 a 11260 calcularn los parmetros importantes para el
modelo de transistor de la figura 8.66 y llevara a cabo el anlisis requerido. Los pasos
secuenciales del mdulo deben revisarse con cuidado y compararse con los clculos
desarrollados de forma manual (calculadora).
Red analizada mediante el mdulo que se extiende desde la linea 11210 a la llnea 11260
del programa BASIC de la figura 8.65.
Figura 8.66
Una ejecucin del programa con los valores de la figura 8.56 proporcionar los resultados
que aparecen al final de la figura 8.65. En particular, debe observarse la forma en que puede
escribirse el programa BASIC con objeto de proporcionar informacin acerca del sistema de
una manera clara. concisa, tabulada. El nivel de R, = R'll bre = 1,394.63 R, el cual es diferente
a RI en la versin para DOS de PSpice debido a que RI incluye slo la impedancia de entrade
de la configuracin del transistor @re). La ganancia sin carga es de 353.26, la cual se compara
favorablemente con los 334 que se obtuvieron al emplear PSpice. La ganancia de comente de
4.9 x lo-?* A O A, es debida a la ausencia de una carga para definir la comente de salida. La
ausencia de una carga tambin da por resultado que Av = Av
Caphilo 8 Anlisis a pequea seal del transistor bipolar
PROBLEMAS
1. Para la red de la figura 8.67:

a) Determinar Z, y Z,,.
b) Encontrar A, y A,.
c J Repetir el inciso o cuando r,, = 20 kR.
d) Repetir el inciso b cuando r,, = 20 kR.
&
Figura 8.67 Problemas 1. 21.
2. Calcular Vcc para la red de la figura 8.68 para una zanancia de voltaje de A, = -200.
.
Eigura 8.68 Problema 2.
3. Para la red de la fisura 8.69:

a) Calcular 1,. Ic y re.
b) Dereminar Z, y Zo.
c) Calcular Ac y A,.
d) Determinar el efecto de ro = 30 kR sobre A ) y A,
y-'fi
-C
390 M
/3==100
60 kC
n2,
2,
t10V
F i r a 8.69 Problema 3.
Problemas

a) Determinar r , .
b) Encontrar Z, y Z,,.
c) Encontrar A, y A,.
d) Repetir los incisos b y c cuando
i;,
= 25 kR
5. Calcular Vcc para la red de la figura 8.71 si A; = -1 60 y ro = 100 kR.

6. Para la rcd de la figura 8 . 7 2
a) Determinar re.
b) Calcular V8 y Vc
C) Determinar Z, y A, = VJV,.
8.4 Configuracin de EC con

polarizacin en emisor
a) Determinar re,
b) Encontrar Z, y Z".
C) Calcular A,. y A,.
d) Repetir los incisos b y c cuando r<,= 20 kn.
Captulo 8 Anlisis a pequea s e d del transistor bipolar
Figura 8.73 Problemas i . 9.
S. CalcularRE y Rg para la red de la figura 8.74 si A, = -10 y 5 = 3.8 R. Suponga que Zb = PRE
9. Repita el problema 7 cuando Rt encuentre desvo. Compare los resultados.

a) Determinar re.
b) Encontrar Z, y Av.
C) CalcularA,.
8.5 Configuracin emisorseguidor

a) Determinar r, y 07,.
b) Encontrar Z y 2".
C) Calcular A, y A,.
* 12.

a) Determinar Z, y Zo.
b) EnconuarAu.
c) Calcular Vocuando V;= 1 mV
Figiua 8.77 Problema 12.
Problemas
* 13.

a) Calcular I, e Ic.
b) Determinar re.
c j Determinar Z, y Zo.
d) EncontrarAv y A,.
8.6 Configuracin d e base comn

.
. a) Determinar re.
b j Encontrar Z j y Z".
c) Calcular Avy A,.
* 15.
Para la red de la figura 8.80, determinar Au y A,.
-5 V
3 8.7
Configuracin con retroalimentacin en colector
16. Para ia configuracin de retroalimentacin en colector de la figura 8.81:

a) Determinar r,.
b) Encontrar Z, y Z,.
C) Calcular Av y A,.
12 V
3.9 in
.--t
* 17.
z,
Dados re = 10 R. P = 200, Av = 1 6 0 y A, = 19 parala red de la figura 8.82, determinar R,, R f y V,,.
* 18.

a) Derivar la ecuacin aproximada para A,
b) Derivar la ecuacin aproximada para A,.
C) Derivar las ecuaciones aproximadas para Z, y Zo.
d) Dados Rc = 2.2 kR, R, = 120 kR, R, = 1.2 kR,P = 90 y Vcc = 10 V. calcular las magnitudes
de A , , A,, Z, y Z, utilizando las ecuaciones de los incisos n a c.
8.8 Configuracin con reh-oalimentacinde dc en colector

a) Determinar Z, y Zo.
b) EncontrarA, Y A , .
9v
Problemas

20. a) Dados P = 120, ra = 4.5 n y 5 = 40 R, trazar el circuito hbrido equivalente aproximado.
b) Dados h2*= 1 kR,h,<= 2 x 10". hfe = 90 y hoe = 20 ps, trazar el modelo re.
21. Para la red del problema 1:

a)
b)
c)
d)
e)
Determinar re.
Encontrar hfey h,,.
Encontrar Z, y Z, utilizando los parmetros hbridos.
CalcularAu y A, con los parmetros hbridos.
Determinar Z y Zo cuando h,, = 50 @S.
f) Detefinar Av y A, cuando h, = 50 p.
g) Comparar las soluciones anteriores con aquellas del problema 1. (Nota: Las soluciones estn
disponibles en el apndice E en caso de no haberse llevado a cabo el problema l.)

a) Determinar Z y Zo.
b) Calcular Av y A,.
C) Determinar re y comparar pre con h,<.
* 23.
Para la red de base comn de la figura 8.85:

a) Determinar Z, y Z,.
b) CalcularAv y Ai.
C) Determinar a, P, re y r,.
Captulo 8 Anlisis a pequea seal del iransistor bipolar
* 24.
Repetir los incisos a y b del problema 22 cuando h , = 2 x 1 0 4 y compare los resultados.
* 25.
Para la red de la figura 8.86. determinar:

a> 2,.
b) A,
C) A; = Io/Ir
d) Z,.
";
26. Para el amplificador de base comn de la figura 8.87, determinar:

a) 2,.
b) A,.
C) A).
d> 2".
8.12 Solucin de problemas
* 27.
Dada la red de la figura 8.88:

a) Detenninar si el sistema est operando adecuadamentebasndose en los niveles de polazacin
mediante divisor de voltaje y en las formas de onda esperadas para va y vE.
b) Determinar el motivo de los niveles de dc obtenidos y la razn por la que se obtuvo la forma de
onda para vo.
Problemas
28. a) Escribir el archivo de entrada de PSpice para la red de la figura 8.6 (ejemplo 8.1) y solicitar el
nivel de Vo para V2= 1 mV.
b) Llevar a cabo el anlisis por medio de PSpice y comparar el resultado para Vocon los resultados
obtenidos en el ejemplo 8.1
29. a) Escribir el archivo de entrada de PSpice para la red de la figura 8.13 (ejemplo 8.3) y solicitar
el nivel de VDpara V, = 1 mV.
b) Llevar a cabo el anlisis por medio de PSpice y comparar el resultado para Vocon los resultados
obtenidos en el ejemplo 8.3.
30. a) Escribir el archivo de entrada de PSpice para lz red de la figura 8.25 (ejemplo 8.8) y solicitar
el nivel de V,, para Vi = 1 mV.
b) Llevar a caboel anlisis por medio de PSpice y comparar el resultado para Vocon los resultados
obtenidos en el ejemplo 8.8.
31. a) Escribir un programa en BASIC para calcular Z,, Zo. A v y A ipara la red de la figura 8.9
(ejemplo 8.2).
b) Llevar a cabo el anlisis del inciso a y comparar contra los resultados obtenidos en el
ejemplo 8.2.
32. a) Escribir un programa en BASlC para calcular Zj, Zo, A,, y Aj para la red de la figura 8.13
(ejemplo 8.3).
ejemplo 8.3.
33. a) Escribir un programa en BASIC para calcular Zj, Zo,Av y A, para la red de la figura 8.25
(ejemplo %S).
ejemplo 8.8.
34. Mediante la utilizacin de PSpice para Windows. determinar la ganancia para la red de la figura
8.6. Utilice Probe para desplegar las formas de onda tanto de entrada como de salida.
35. Mediante la utilizacin de PSpice para Windows, determinar la ganancia para la red de la figura
36. Mediante la utilizacin de PSpice para Windows, determinar la ganancia para la red de la figura
'Nota: Los asteriscos indican problemas ms diiciies
Anlisis a pequea
seal del FET
Los amplificadores con transistores de efecto de campo proporcionan una excelente ganancia
de voltaje aunada a la caractenstica de una alta impedancia de entrada. Adems, se trata de
configuraciones de bajo consumo de potencia con un buen rango de frecuencia y tamao y peso
mnimos. Los dispositivos J E T y el MOSFET de decremento pueden utilizarse para disear
amplificadores que tengan ganancias similares de voltaje. Sin embargo, el circuito con MOSFET
decremental tiene una impedancia de entrada mucho mayor que una configuracin JFET similar.
Mientras que un dispositivo BJT controla una gran comente de salida (colector) por
medio de una corriente de entrada (base) relativamente pequea. el dispositivo FET controla
una comente de salida (drenaje) mediante un pequeo voltaje de entrada (voltaje en la compuerta). Por tanto, el BJT generalmente es un dispositivo controlado por corriente y el FET
un dispositivo controlado p o r voltaje, pero en ambos casos se observa que la corriente de
salida es la variable controlada. Debido a la caracterstica de gran impedancia de entrada de los
FET, el modelo equivalente de ac es ms sencillo que el utilizado por los BJT. As que
mientras el BIT tuvo un factor de amplificacin P (beta), el FET tiene un factor de
transconductancia, g,.
El FET puede utilizarse como un amplificador lineal o como un dispositivo digital en los
circuitos I_oicos.De hecho, el MOSFET incremental es muy popular en los circuitos digitales.
especialmente en los circuitos CMOS que requieren un consumo muy bajo de potencia. Los
dispositivos FET tambin se utilizan en las aplicaciones de alta frecuencia y en las aplicaciones de acoplamiento (interfases). La tabla 9.1. localizada al final del captulo, muestra un
resumen de los circuitos FET a pequea seal y sus frmulas asociadas.
Aunque la configuracin de fuente comn es la ms popular al proporcionar una seal invertida y amplificada, tambin existen circuitos de drenaje comn (fuente-seguidor) que proporcionan ganancia unitaria sin inversin, as como circuitos de compuerta comn que proporcionan
ganancia sin inversin. Al igual que con los amplificadores BIT, las caractensticas importantes
del circuito que se describen en este captulo incluyen la ganancia de voltaje. la impedancia de
entrada y la impedancia de salida. Debido a la muy alta impedancia de entrada, la corriente
de entrada por lo general se asume de O pA y la ganancia de comente es una cantidad indefinida.
Mientras que la ganancia de voltaje de un amplificador FET es casi siempre menor que la obtenida al utilizar un amplificador BJT, el amplificador FET proporciona una impedancia de entrada
mucho mayor que la de la configuracin de un BJT. Los valores de la impedancia de salida son
comparables tanto para los circuitos BJT como para los FET.
Las redes de amplificadores FET tambin pueden analizarse mediante el empleo de programas de computadora. Al utilizar PSpice puede llevarse a cabo un anlisis en dc para obtener
las condiciones de polarizacin del circuito y un anlisis en ac para calcular la ganancia de
voltaje a pequea seal. Al utilizar los modelos de transistores de PSpice se puede analizar el
circuito empleando los modelos especficos de transistores. Por otro lado, es posible desarrollar un programa utilizando un lenguaje como el BASIC que puede realizar tanto el anlisis de
dc como el de ac y proporcionar los resultados en un formato muy especial.
9.2 MODELO DE PEQUENA SENALDEL FET

El anlisis en ac de una configuracin FET requiere que se desarrolle un modelo de pequea
seal. Un componente muy importante del modelo har evidente que un voltaje de ac aplicado
a las terminales de entrada de la compuerta a la fuente controla el nivel de comente del drenaje a la fuente.
E1 voltaje de la compuerta a la fuente controla la com'ente deldrenaje a la fuente
(canal) de un FET.
En el capitulo 6, se indic que un voltaje en dc de la compuerta a la fuente controlaba el
nivel de la comente de drenaje mediante una relacin conocida como la ecuacin de Shockley:
ID= IDSs(l - VGS /VP)?.El cambio en la comente del colector que se obtendr de un cambio en
el voltaje de la compuerta a la fuente se puede determinar utilizando el factor de transconduckncia gm de la siguiente manera:
El prefijo trans (o tras) que se aplica a gm en la terminologa indica que se establece una
relacin entre las cantidades de salida y de entrada. Se seleccion la palabra raz conducrancia
debido a que gm se determina por la relacin del voltaje a la comente, similar a la relacin que
define la conductancia de un resistor G = 1/R = IIV.
Al despejar g m en la ecuacin (9.1) se tiene:
. .
Determinacin grfica de g,,,

Si ahora se examinan las caractersticas de transferencia de la figura 9.1. se encuentra que gm
es en realidad la pendiente de las caractersticasen el punto de operacin. Esto es,
Al seguir la curvatura de las caractensticas de transferencia, resulta bastante claro que la

pendiente, y por tanto gm, se incrementa cuando se pasa desde Vp a IDSs O, dicho en otras
palabras, cuando VGSse acerca a O V. se iucrementa la magnitud de gm.
Figura 9.1 Definicin de & utilizando

la caracteristica de transierencia.
Captulo 9 Anlisis a pequea seal del FET
La ecuacin (9.2) indica que g, puede determinarse en cualquier punto Q sobre las caractersticas de transferencia con slo seleccionar un incremento finito en V,, (o en 1,) cercano al
punto Q y luego encontrar el cambio correspondiente en ID (o V,, respectivamente). Los
cambios que se obtienen en cada cantidad se sustituyen despus en la ecuacin (9.2) para
calcular g,,.
Determinar la magnitud de g, para un JFET con IDSS = 8 mA y Vp = 4 V en los siguientes

puntos de polarizacin.
a) VGS = -0.5 V.
5) v,, = -1.5 v.
C)
VGS=-2.5V.
Solucin
Las caractersticas de transferencia se generaron como en la figura 9.2 al utilizar el procedimiento definido en el captulo 6. Cada punto de operacin se identifica postenomente y se
dibuja una lnea tangente a travs de cada punto para reflejar mejor la pendiente de la curva de
transferencia en esta regin. Luego se selecciona un incremento adecuado para VGSpara reflejar una variacin a cualquier lado de cada punto Q. Entonces se aplica la ecuacin (9.2) para
determinar gm.
a) g,
"D
=
-
2.1 mA
3.5 mS
0.6 V
Puede obsemarse la disminucin en gm cuando VGS Se aproxima a Vp.
1
VP
-3
-2
-1
Figura 9.2 Clculo de gmen diferentes
puntos de polarizacin.
1.ov
Definicin matemtica de g,,,

El procedimiento grfico descrito est limitado por la exactitud de la grfica de transferencia y el cuidado con que pueden determinarse los cambios en cada cantidad, pero entonces puede tornarse un problema engorroso. Un mtodo alternativo para calcular gm
9.2
Modelo de pequea seal del FET
EJEMPLO 9.1
utiliza un enfoque empleado para encontrar la resistencia ac de un diodo en el captulo 1,

donde se estableci que
La derivada de una funcin en un punto es igual a la pendiente de la lnea tangente
dibujada en dicho punto.
Si se toma la derivada de ID respecto a V,, (clculo diferencial) utilizando la ecuacin de
Shockley, es posible derivar una ecuacin para g m de la siguiente manera:
(9.4)
donde 1 V p1 denota la magnitud, slo con objeto de asegurar un valor positivo de g,.
Ya se mencion que la pendiente de la curva de transferencia es un mximo cuando V,, =
O V. Sustituyendo VGS= O V en la ecuacin (9.4) se obtiene la siguiente ecuacin del valor
mximo de g, para un JFET,en el cual se han especificado IDss y V p
donde el subndice O que se aadi recuerda que se trata del valor de g, cuando VGs= O V.
Entonces la ecuacin (9.4) se convierte en
EJEMPLO 9.2
Para el JFET que tiene las caractersticas de transferencia del ejemplo 9.1,
a) Encontrar el valor mximo de g,.
b) Encontrar el valor de g, en cada punto de operacin del ejemplo 9.1 utilizando la ecuacin
(9.6) y comparar con los resultados grficos.
Solucin
a)
b)
2lDSs
2(8mA)
ivPl
4v
-- --
(mximo valor posible de g,)
= 4 mS
Cuando V,, = 4 . 5 V.
g, = gd
F]
= 4 mS
[;
4.5v
Captulo 9 Anlisis a pequea seai del FET
= 3.5 mS
(contra 3.5 mS de la
solucin grfica)
Cuando VGS= -1.5 V

gm = gmo
[I -
F]
= 4 mS
-1
-1.5 V
= 2.5 nS
solucin grfica)
= 1.5 mS
solucin grdfica)
3 V
Cuando VGS= -2.5 V.

-2.5 V
Los resultados del ejemplo 9.2 de hecho son lo suficientemente cercanos como para validar la ecuacin (9.4) a (9.6). para usos en el futuro cuando se requiera gm.
En las hojas de especificaciones,gmse proporciona como )r,donde la y indica que es parte
de un circuito equivalente de admitancia. La f significa que es un parmetro de transferencia
directa fonvard) y l a s revela que est conectada con la terminal de la fuente (source).
En forma de ecuacin,
Para el JFET de la figura 5.18, yfs est en el rango desde 1000 a 5000 pS o de 1 a 5 mS,
Grfica de g,,,en funcin de VGS
:
( )-
Debido a que el factor 1 -
de ia ecuacin (9.6) es menor que 1 para cualquier valor
de &diferente de O V. la magnitud de g , se reducir mientras VGSse aproxime a V, y la rela-
Ves se incrementa en magnitud. Cuando VGs= V,, gm= gmO(l- 1) =O. La ecuacin (9.6)
cin -1
"P
define una lnea recta con un valor mnimo de O y un valor mximo de gmcomo se muestra en
la grfica de la figura 9.3.
La figura 9.3 tambin indica que cuando VG,es igual a la mitad del valor de estrechamiento,
gmtendr nicamente la mitad del valor mximo.
Graficar gmen funcin de VGSpara el JFET de los ejemplos 9.1 y 9.2.
EJEMPLO 9.3
Solucin
9.2 Modelo de pequea seai del FET
419
Figura 9.4
Grfica de g- en funcin
Impacto de ID sobre gm
Puede derivarse una relacin matemtica entre g, y la comente de polarizacin IDal observar
que la ecuacin de Shockley puede escribirse de la siguiente manera:
Al sustituir la ecuacin (9.8) en la ecuacin (9.6) se obtiene
Al utilizar la ecuacin (9.9) para determinar g, para algunos valores especficos de ID, los
resultados son
EJEMPLO 9.4
Graficar g m en funcin de ID para el JFET de los ejemplos 9.1 a 9.3
Solucin
Ver figura 9.5.
Captuio 9 Aniisis a pequea sed del FET
Figura 9.5 Grfica de g, en funcin de ,para
u n JFET con IDs = 8 mA y Va= A V .
Las grficas de los ejemplos 9.3 y 9.4 revelan con claridad que los valores ms altos de g,
se obtienen cuando VGSse aproxima a O V e ID a su valor mximo de IDss
impedancia de entrada Zidel FET

La impedancia de entrada de todos los FET disponibles en el mercado es lo suficientemente
grande para suponer que las terminales de entrada son similares a un circuito abierto. En forma
de ecuacin,
As como para un JFET un valor prctico de 109 Q (1000 MQ) es un valor caracterstico,
un valor entre 10'2 y 10'5 R es tpico de los MOSFET.
Impedancia de salida Z, del FET

La impedancia de salida de los FET es similar en magnitud a la de los BJT convencionales. En
las hojas de especificaciones de los FET la impedancia de salida aparecer nomalmente como
y,, con las unidades de pS. El parmetro yo$es un componente de un circuito equivalente de
admitancia y el subndice o significa un parmetro de salida de la red (output) y s la terminal
fuente (source) a la cual est asignada en el modelo. Para el J E T de la figura 5.18, yostiene un
rango entre 10 y 50 pS o 20 W1 (R = 1/G = 1150 pS) y 100 kC2 ( R = 1/G = 1/10 pS).
Z,
(FET)= r, = -
Con base en la figura 9.6 puede definirse la impedancia de salida como la pendiente de la
curva horizontal caracterstica en el punto de operacin. Mientras ms horizontal sea la curva,
mayor ser la impedancia de salida. Cuando la curva es perfectamentehorizontal, se tendr la
situacin ideal pues ser la impedancia de salida (un circuito abierto) infinita; esta es una
aproximacin que se utiliza a menudo.
9.2 Modelo de pequea seal del FET
Va
"cs
constante en -1 V
Punto Q
"'
;\
-1
UD
A"DS
-2
Figura 9.6 Definicin de r,, utilizando las caracteristicas de drenaje del FET
Obsrvese que al aplicar la ecuacin (9.12) el voltaje VGSpermanece constante cuando se

calcula r,. Esto se logra dibujando una linea recta aproximada a la linea VGs en el punto de
operacin. Luego se selecciona un AVDs o AID y se mide la otra cantidad para utilizarse en la
ecuacin.
EJEMPLO 9.5
Determinar la impedancia de salida para el FET de la figura 9.7 para VGs= O V y V,, = -2 V
cuando VDS= 8 V .
AlD = O.? mA
VGS=OV
v,,=-iv
Figuia 9.7 Caracteristicas del drenaje de uso para calcular rd en el ejemplo 9.5,
Solucin
Para VGs= O V se dibuja una lnea tangente y se selecciona AVD, como de 5 V y as se obtiene
un A l D de 0.2 mA. Sustituyendo en la ecuacin (9.12),
Para VGs= -2 V se dibuja una lnea tangente y se selecciona AVDs como de 8 V y as se obtiene
un AID de 0.1 mA. Sustituyendo en la ecuacin (9.12),
Captuio 9 Anlisis a pequefm seal del FET
lo cual muestra que rd s cambia entre una regin de operacin y la otra, y que comnmente se
, (ms cercanos a O V).
presentan los valores ms pequeos en los niveles bajos de, .V
Circuito equivalente en ac del FET

Una vez presentados y discutido los parmetros importantes de un circuito equivalente de ac,
puede constmirse un modelo para el transistor FET en el dominio de ac. El control de Id mediante VpAse encuentra incluido como una fuente de comente g,VSs conectada desde el drenaje
a la fuente como se muestra en la figura 9.8. La fuente de comente tiene su flecha apuntando
del drenaje hacia la fuente para establecer un cambio de fase de 180' entre los voltajes de salida y de entrada como suceder con la operacin real.
Figura 9.8 Circuito para equivalente

de ac del FET.
S o
-1
o S
La impedancia de entrada est representada por el circuito abierto en las terminales de

entrada y la impedancia de salida por medio del resistor rd desde el drenaje hacia la fuente.
Obsrvese que el voltaje fuente se representa ahora mediante VrT(subndices en minscula)
para distinguirlo de los niveles dc. Adems. la comente es comn tanto para los circuitos de
entrada como de salida, mientras que las terminales de la compuerta y el drenaje slo estn en
"contacto" mediante la fuente de comente controlada g,Vps.
En las situacionesdonde se ignora rd (se supone que es lo suficientemente-d,e
respecto a
los otros elementos de la red como para aproximarla por medio de un circuito abierto), el circuito
equivalente es una fuente de comente cuya magnitud se controla por medio de la seal Vp,y el
parmetro gm. el cual claramente representa un dispositivo controlado por voltaje.
EJEMPLO 9.6
Dados yfs = 3.8 mS e yo$ = 20 pS, dibujar el modelo en ac del FET.

Solucin
lo cual da por resultado el modelo equivalente en ac de la figura 9.9.

G-
va,
+TlD
Figura 9.9 Modelo para equivalente de ac del FET para el ejemplo 9.6.
9.2 Modelo de pequea seal del FE7
9.3 CONFIGURACI~NDE POLARIZACIN

FlJA PARA EL JFET
Ahora que se ha definido el circuito equivalente para FET, se investigarn una serie de configuraciones de E T bsicas a pequea seal. El mtodo ser similar al anlisis en ac de los
amplificadores BJT acompaados de una determinacin de los parmetros importantes de Z,,
Zoy Av para cada configuracin.
La configuracin de polarizacinfija de la figura 9.10 incluye los capacitores de acoplamiento C, y % que tienen por objeto aislar el arreglo de polarizacin de la seal y carga
aplicados; se consideran como cortos circuitos equivalentes para el anlisis en ac.
vm
c,
4
C
--+
2:
Figura 9.10 Configuracin JFET con polarizacin fija.
Una vez calculados los niveles de g , y r, a partir del arreglo de polarizacin de la hoja de
especificaciones, o de las caractersticas, el modelo equivalente en ac puede sustituirse entre
las terminales adecuadas como se muestra en la figura 9.11. Ambos capacitores tienen el equivalente de corto circuito porque la reactancia Xc = 11(2@C) es pequea comparada con los
otros niveles de impedancia de la red, y las bateras VGGy VDDse hacen cero volts mediante un
corto circuito equivalente.
Batera VDDreemplazada
mediante un cono
circuilo
Bate"= V,
reemplazada mediante /
un corto circuito
T
Figura 9.11
Sustitucin del circuito equivalente del JFET en la red de la figura 9.10.
Luego se redibuja con cuidado la red de la figura 9.1 1 como se muestra en la figura 9.12.
Se observa la polaridad definida mediante V , la cual define la direccin de g,,,V8,. Cuando Vpr
g!
es negativo, la direccin de la fuente de comente se invierte. La seal aplicada se representa
mediante Vi y la seal de salida a travs de R, se representa mediante Vo.
Zi: La figura 9.12 revela con claridad que
(9.13)
debido a la equivalencia de circuito abierto en las terminales de entrada del J E T .
Capiiulo 9 Anlisis a pequea seal del FET
Figura 9.12 Redibujo de la red de la figura 9.1 1
Zo: Al hacer Vi = O V como se requiere debido a la definicidn de Z, Vv se har O V

tambin. El resultado es gn,Vxs= O mA y la fuente de corriente puede reemplazarse mediante un
circuito abierto equivalente. como se muestra en la figura 9.13. La impedancia de salida es
Si la resistencia r,. es suficientemente grande (por lo menos lo:]) comparada contra RD, a
menudo puede aplicarse la aproximacin r, 11 RDS RDy
Figura 9.13 Determinacin deZ,.
Av: Resolviendo Vo en la figura 9.12. se encuentra
pero
Y
de tal forma que
Relacin de la fase: El signo negativo en la ecuacin obtenida para A , revela con cladad un cambio de fase de 180 entre los voltajes de entrada y de salida.
9.3 Configuracin de polarizacin fija para el JFET
gm
EJEMPLO 9.7
La configuracin de polarizacin fija del ejemplo 6.1 tuvo un punto de operacin definido
mediante VGSQ
= -2 V e ID, = 5.625 mA con IDSS= 10 mA y V p= -8 V. Se redibuja la red segn
la figura 9.14 con una seal aplicada V; El valor de 'j_ se proporciona como 40 $ 3 .
a) Determinar gm.
b) Encontrar r,,.
C)
Determinar Zr
d) Calcular 2".
e) Determinar la ganancia de voltaje Av.
f) Determinar Av ignorando los efectos de r,,
+
v,
ID, = 10 mA
v,=-sv
1 Mrl
2v
Figura 9.14 Configuracin JFET para el ejemplo 9.7.
Solucin
Av = -g,RD = -(1.88 mS)(2 kR) = -3.76

Como se demostr en el inciso (0,se obtuvo una relacin de 25 kQ : 2 !&=
rd y RD en una diferencia del 8% en la solucin.
f)
12.5 : 1 entre
9.4 CONFIGURACINDE AUTOPOLARIZACIN

PARA EL JFET
Rs con desvo
La configuracin de polarizacin fija tiene la desventaja de necesitar dos fuentes de voltaje dc. La
configuracin de autopolarizacin de la figura 9.15 requiere slo de una fuente para establecer
el punto de operacin deseado.
- 1
5
Figura 9.15 Configuracin JFET con autopolarizacin.
El capacitor Cs a travs de la resistencia de la fuente es un cono circuito equivalente para

dc, lo cual permite que R, defina el punto de operacin. Bajo condiciones de ac el capacitor
asume el estado de corto circuito y hace "corto circuito" en los efectos de R,. Si se deja en ac,
se reducir la ganancia segn se muestra a continuacin.
El circuito equivalente a JFET se establece en la figura 9.16 y se redibuja con cuidado en
la figura 9.17.
Figura 9.16
-o
Red d e la figura 9.15 despus d e la sustitucin del circuito equivalente d e a c para el JFET
-=
Figura 9.17 Redibujo de la red d e la figura 9.16.
Debido a que la configuracin que se obtiene es la misma que aparece en la figura 9.12, las
ecuaciones resultantes para Zi,
2, y Av sern las mismas.
zi:
9.4 Configuracin de autopolarizacin para el JlXT
Relacin de la fase: El signo negativo en las soluciones para A, de nuevo indica un

cambio de fase de 18C" mtre Viy Vo.
R, sin desvo
Si se elimina Cs de la figura 9.15, la resistencia Rs ser parte del circuito equivalente de ac,
como se aprecia en la figura 9.18. En este casano existe una manera obvia de reducir la red con
objeto de bajar su nivel de complejidad. Al determinar los niveles de Zi, Zoy Av,es necesario
, s o muy cuidadoso con la notacin, las polaridades y la ;direccin definidas.
Figura 9.18 ConfiguracinJFET con autopolarizacin incluyendo los efectos de R,.
Zi: Debido a la condicin de circuito abierto entre la compuerta y la red de salida, la

entrada permanece de la siguiente manera:
Z:
La impedancia de salida est definida mediante
Al hacer V j= O V en la figura 9.18 se obtiene el circuito que se muestra en la figura 9.1 9, debido
a que la terminal de la compuerta y la tierra estarn con el mismo potencial. En otras palabras,
establecer el voltaje a travs de R , igual a O V es como "cortar" los efectos de R,.
Captulo 9 Anliiis a pequea seal del E T
Figura 9.19 Determinacin deZ, para la

corifieuracin JFET con auto~olarlzacin
incluyendo los efectos de Rs y r,.
L
=
El voltaje V oest definido mediante
= - IDR D
V,,?
,. = -lnRo5
con
El voltaje a travs de rd puede encontrarse al aplicar la ley de voltaje de Kirchhoff de la

sisuiente manera:
-Vq,?
vr"
Vr,,= <",
- V<>=
+
VSS
Al aplicar la ley de comente de Kirchhoff en el nodo a.

1"
1" =
"+
g,'/,>
de manera que
Para r, 2 lo(,?,
+ R,), pueden ignorarse los efectos de rd;por tanto,
r d 2 iOR, +RJ
A : Para la red de la fisura 9.18. la aplicacin de la ley de voltaje d e Kirchhoff sobre el

circuito de entrada tendr como consecuencia:
v, - VX, - V R ,= O
v,>= v, - '"RS
9.4
Configuracin de autopolarizacin para el JFET
El voltaje a travs de r, empleando la ley de voltaje de Kirchhoff es
de manera que una aplicacin de la ley de voltaje de Kirchhoff dar
Al sustituir la V,, de arriba y sustituyendo Voy VR, se tiene
de modo que
Entonces el voltaje de salida es
De nuevo, si rd > 10(RD+ Rs),
Relacin de la fase: El signo negativo en la ecuacin (9.26) indica que existir un cambio de fase de 180" entre Vi y Vo.
EJEMPLO 9.8
La configuracin de autopolarizacin del ejemplo 6.2 tiene un punto de operacin definido

mediante VGSp= -2.6 V e ID = 2.6 mA con ID, = 8 mA y Vp = -6 V. La red se redibuja segn
la figura 9.20 con una seal aplicada de Vc El valor de y_ est dado como 20 pS.
a) Determinar gm.
b) Encontrar r&
C) Encontrar Zr
d) Calcular Zocon y sin los efectos de rd.Comparar los resultados.
e) Calcular Av con y sin los efectos de rd.Comparar los resultados.
Capitulo 9 Anilsis a pequea seal del FET
Figura 9.20 Red para el ejemplo 9.8
Solucin
C) Zj = RG = 1 MR
d) Con r,:
Sin r,:
Si se revisa la condicin rd > 10(RD+ RS) se encontrar que ya est satisfecha. Esto es,
50 kR 2 lO(3.3 kS2 + 1 kR) y 50 kQ 2 43 kR se satisface, indicando que rd tendr el
mnimo impacto sobrezo. Los resultados indican que ases. Tambin se observa que Z, no
es igual a R,, la cual es una suposicin que a menudo se aplica de manera incorrecta. En
este caso, el nivel correcto es menor que la mitad del valor definido solamente por RD.
e) Con r,:
9.4
Configuracin de autopolarizacin para el JFET
~~
Sin r,:
Como antes, el efecto de fue mnimo debido a que la condicin r, 2 10(R, + R,) se
cumpli.
La ganancia tpica de un amplificador JFET es menor qus la que normalmente se encuentra para los BJT de configuraciones sirnilares. Sin embargo. debe tenerse en cuenta que 2, es
varias veces mayor que la Zi tpica d e un BJT. lo cual tendr un efecto muy positivo sobre la
ganancia total de un sistema.
9.5
CONL~GURACIN
DE DIVISOR DE VOLTAJE
PARA EL JFET
La configuracin de divisor de voltaje para los BJT tambin pucde aplicarse a los JFET, como
se demostr en la fisura 9.2 1.
t---
1,
q,
1:.
=,,
Figura 9.21 ConfiguracinJFET mediante divisor

de voltaje.
P.1 susrituir el modelo equivalente de ac para el IFET se obtendr La confi~uracinde la

figura 9.12. Reemplazando la fuente VD, por un corto circuito equivalente conectado a tierra
una terminal de R , y RD. Debido a que cada red tiene una tierra comn. R , queda en paralelo
con R,. como se muestra en la figura 9.23. R, tambin puede conectarse a la tierra. pero en el
circuito de salida a travs de r,. La red equivalente en ac que se obtiene ahora tiene el formato
bsico de alguna de las redes ya analizadas.
Figura 9.22 Red de la figura 9.21 bajo condiciones de ac.
432
Figura 9.23 Redibujo de la red de la figura 9.22.
Capmlo 9 Anlisis a pequea seal del FET
Zi: R , y Rz estn en paralelo con e! cual se obtiene el equivalente de circuito abierto

del JFET
(9.28)
Zo: Al hacer V , = O V se fijarn Ves y g,,,Vss cero y
Para 5, > 1OR,.
i-1
Z,, S R,
v
v
A y-=
de modo que
'
11
-gn,Vqs(rd R,,)
"<
Se ob5erva que las ecuaciones para Z,, y A, son \as mismas que las o b t e n i h pp;lra \as
configuraciones de polarizacin fija y autopolarizacin (con R , en desvo). La nica diferencia
es la ecuacin para 2, que ahora es sensible a la combinacin en paralelo de R , y R2.
9.6 CONFIGURACINFUENTESEGUIDOR
(DRENAJE COMN) PARA EL JFET
El equivalente a JFET de la configuracin emisor-seguidor BJT es la configuracin fuenteseguidor de la figura 9.24. Obsrvese que la salida se toma de la terminal de la fuente y cuando
se reemplaza la fuente dc por su corto circuito equivalente el drenaje se conecta a tierra (de ah
la teminologia de drenaje comn).
p Vnn
C!
Rs
Z,
figura 9.24 Configuracin J E T fuente-seguidor.
9.6 Configuracin fuente-seguidor (drenaje comn) para el JFET
Al sustituir el circuito equivalente del JFET se tiene la configuracin de la figura 9.25. La

fuente controlada y la impedancia interna de salida del JFET se encuentran en tierra en una
terminal y a RS en la otra junto con Vo a travs de Rs Debido a que g,Vgs, rd y RS estn
conectados a la misma terminal y tierra, se pueden reemplazar por el circuito en paralelo que se
muestra en la figura 9.26. La fuente de comente invirti su direccin, pero VgAan est definida entre las terminales de la compuerta y la fuente.
Figura 9.26 Redibujo de la red de la figura 9.25
Figura 9.25 Red de la figura 9.24 despus de la sustitucin

del niodelo equivalente de ac para el JFET.
Zi: La figura 9.26 indica con claridad que Z est definida por
2 : Al hacer Vt = O V d a por resultado que la terminal de la compuerta se conecte directamente a la tiena como se muestra en la figura 9.27. El hecho de que tanto V,, como V,, se
encuentren a travs de la misma red en paralelo da por resultado Vo= -VR,.
+1
F i n 9.27 Determinacin de Za para

Al aplicar la ley de comente de Kirchhoff en el nodo a,
El resultado es
Caphilo 9 Aniisis a pequena seal del FET
la cual tiene el mismo formato que la resistencia total de las tres resistencias en paralelo. Por tanto.
(9.34)
Para r,
> IOR,.
A:
El voltaje de salida Vo se encuentra determinado mediante
v0 = a,vp,(rd ll R,)
y al aplicar la ley de voltaje de Kirchhoff alrededor del permetro de la red de la figura 9.26 se
obtiene
y.
= VXS+ V"
y, = v; - v,,
11
de manera que
V, = g,(v; - vo)(rd R ~ )
v0 = gmv,(rd11 R,)
Vo[l
11
- gmv,(rd R,)
gm(rdllRs)l = gmVJrdllRs)
de modo que
En caso de ausencia de r, o en el caso de r,
> IOR,,
Debido a que el denominador de la ecuacin (9.36) es mayor que el numerador por un factor de
uno, la ganancia nunca puede ser igual o mayor a uno (como se encontr en la red BJT emisorseguidor).
Relacin de la fase: Debido a que A" de la ecuacin (9.36) es una cantidad positiva, Vo
y Vi se encuentran en fase para la configuracin JFET emisor-seguidor.
Un anlisis dc de la red fuente-seguidor de la figura 9.28 dar VGs =, -2.86 V e IDO = 4.56 mA.
a) Determinar gm.
b) Encontrar ra
C) Determinar Zr
d) Calcular Zo con y sin r,. Comparar los resultados.
e) Calcular Av con y sin ra Comparar los resultados.
Figura 9.28
Red para el anlisis del ejemplo 9.9.
EJEMPLO 9.9
Im=16mA
9.6 Configuracin fuente-seguidor (drenaje comn) par2 el JFET
vp=4v
~,=25@
Solucin
d) Con r,:
lo cual revela que Z,] a menudo es relativamente pequea y se calcula bsicamente niediante llg,.
Sin r,:
lo cual indica que r, por lo general tiene poco impacto sobre Z<,
e) Con r,:
lo cual es menor que 1 como se predijo antes

Sin r .:
lo cual indica que r, casi siempre tiene poco impacto en la ganancia de la confipracin.
9.7 CONFIGURACIN
DE COMPUERTA
COMNPARA EL JFET
La ltima configuracin JFET que se analizar con detalle es la configuracin de compuerta
comn de la figura 9.29, la cual es paralela a la configuracin de base comn utilizada con los
transistores BIT.
Al sustituir el circuito equivalente JFET se obtendr la figura 9.30. Obsrvese la necesidad constante de que la fuente controlada g,V,?, est conectada del drenaje a la fuente con rd en
paralelo. La aislacin entre los circuitos de entrada y de salida obviamente se ha perdido debido a que la terminal de la compuerta ahora se encuentra conectada a la tierra comn de la red.
Adems, el resistor conectado entre las terminales de entrada ya no es RG sino el resistor RS
conectado de la fuente a la tierra. Tambin se puede ver la localizacin del voltaje controlador
V?,y el hecho de que aparece directamente a travs del resistor Rs.
Captulo 9 Anlisis a pequeha seal del FET
c1
4
1
~l,:~!~o
",
2:
-v,
"DD
i
z,
-t Rs
Figura 9.29 Configuracin JFET de compuerta comn.
T
*
Figura 9.30 Red de la fisura 9.29 despus de la sustitucin del modelo

equivalente de ac para el JFET.
Zi: El resistor Rs est directamente a travs de las terminales que definen a Z;. Por tanto.
se encuentra la impedancia Z: de la figura 9.29, la cual simplemente estar en paralelo con R,
cuando se defina Z;
La red de inters se redibuja como la figura 9.31. E1 voltaje V'=- VXs.Al aplicar la ley de
voltaje de Kirchhoff alrededor del permetro se salida de la red se obtiene
Figura 9.31 Determinacin d e

la red d e la figura 9.29.
< para
Al aplicar la ley de comente de Kirchhoff en el nodo a se obtiene
1'
lre - g,vg, =
(V' - I'RD)
-
smvss
'd
V'
I'R,
I ' = - - -
g,[-V'l
de modo que
9.7 Configuracin de compuerta comn para el JFET
la cual produce
Si rd 2 10RD,la ecuacin (9.38) permite la siguiente aproximacin porque Rdrd 1 y a que
llr, gm:
Z' =
+$l
- -
8,
Z : Sustituyendo V ,= 0 V en la figura 9.30 harcorto circuito en los efectos de Rs y har

Vgs a O V. El resultado es que gmVsS
= O y que rd estar en paralelo con R,. Por tanto,
Para rd 2 10RD,
0
Zo
R,
r, l
IOR,
Av: La figura 9.30 indica que
v,= -v
81
Vo = IDRD
Y
El voltaje a uavs de rd es
1, =
vi
vo - v;
= V" -
'd
'd
Al aplicar la ley de comente de Kirchhoff al nodo b se obtiene
de manera que
Captulo 9 Aniisis a pequea seal del FET
Para rd 2 IORD,el factor RDlrdde la ecuacin (9.43) se puede eliminar como una buena aproximacin y
Relacin de la fase: El hecho de que A* es un nmero positivo ocasionar una relacin

en fase entre V,, y V, para la configuracin de compuerta comn.
Aunque la red de la figura 9.32 puede en principio no parecer de la variedad de compuerta

comn, un examen cercano indicar que posee todas las caractersticas de la f i g u ~ a9.29. Si
Va =-2.2 V e % = 2.03 mA,
O
a) Determinar gm.
b) Hallar r,.
c) Calcular Z, con y sin rd.Comparar los resultados.
d) Encontrar Zo con y sin r,Yomparar los resultados.
e) Determinar Vocon y sin r,. Comparar los resultados.
Im= IOmA
vp=-4v
y , = 50 pS
+
V , = 40 mV
1\1
1.1
kR
Solucin
b) rd --- = - YO$
C)
50 ps
20 kR
Con r,,:
EJEMPLO 9.10
Sin r<;
Aunque la condicin
no est satisfecha, ambas ecuaciones obtienen en esencia el mismo nivel de impedancia.
En este caso, Ilg,,, fue el factor predominante.

d) Con r,,:
Z , = R,
1 rd =
3.6 kR 11 20 kC! = 3.05 kR'
Sin r,:
2, = R,
3.6 kR
Una vez ms la condicin rd 2 IOR, no est satisfecha. pero ambos resultados estn razonablemente cercanos uno del otro. RD es ciertamente el factor predominante en este ejemplo.
e) Con r,:
Sin r,:
Av = g,R,
con
= (2.25 mS)(3.6 kQ) = 8.1
Vo = AvVi = (8.1)(40 mV) = 324 mV
En este caso, la diferencia es un poco ms notoria pero no de forma drstica.

El ejemplo 9.10 demuestra que aunque no se satisfizo la condicin rd > 10RD,los resultados para los parmetros dados no fueron significativamente diferentes utilizando las ecuaciones
exactas y aproximadas. De hecho, en la mayona de los casosse pueden emplear las ecuaciones aproximadas para tener una idea razonable de los niGeles particulares con poco de esfuerzo.
9.8 MOSFET DE TIPO DECWMENTAL

El hecho de que la ecuacin de Shockley tambin sea aplicable a los MOSFET de tipo
decremental da por resultado la misma ecuacin para g,. Es ms, el modelo equivalente de
ac para los DMOSFET es exactamente el mismo usado en los JFET como se muestra en la
figura 9.33.
La nica diferencia que proporcionan los DMOSFET reside en que VGscpuede ser positivo para los dispositivos de canal-n y negativo para las unidades de canal-p. El resultado es que
gm puede ser mayor que g, como se demuestra en el siguiente ejemplo. El ranjo de r, es muy
similar al que se encuentra para los JFET.
Captulo 9 Aniiiis a pequea seal del FET
Figura 9.33 Modelo equivalente de ac para el DMOSFET.
La red de la figura 9.34 se analiz en el ejemplb 6.7 y se obtuvo VGSl= 1.5 V e 1, = 7.6 mA.
a) Determinar g,,> y compararla con g,,>,.
b) Encontrar rd.
C) Dibujar la red equivalente de ac para la figura 9.34.
Iav
d) Encontrar Z,.
el Calcular z .
Jc
&
Solucin
y se encuentra que g,,, es 50% mayor que gmo
C)
Obsrvese la figura 9.35. Se observan las similitudes con la red de la figura 9.23. Por
tanto, se pueden aplicar las ecuaciones (9.28) a la (9.32).
Figura 9.35 Circuito equivalente de ac para la figura 9.34.
EJEMPLO 9.11
d) La ecuacin (9.28): Zi = R, 11 R? = 10 M R 11 110 MR = 9.17 Mi2

e) La ecuacin (9.29): Zo = r, ( 1 R, = 100 k R 11 1.8 kR = 1.77 kR G R, = 1.8 kR
f) r, >lORD + 100kQ > 1 8 k R
La ecuacin (9.32): A,, = -gmRD = -(6 mS)(1.8 kR) = 10.8

El MOSFET de tipo incremental puede ser o bien un dispositivo de canal-n (nMOS) o de
canal-p (pMOS), como se muestra en la figura 9.36. El circuito equivalente de pequeea seal
de cualquiera de los dos dispositivos se muestra en la figura 9.36 y proporciona un circuito
abierto entre la compuerta y el canal drenaje-fuente. as como una fuente de comente del
drenaje a la fuente cuya magnitud depende del voltaje de la compuerta a la fuente. Existe una
impedancia de salida del drenaje a la fuente r,. misma que se puede encontrar en las hojas de
especificaciones como una admitancia yo$.La transconductancia del dispositivo. gm, se encuentra en las hojas de especificaciones como la admitancia de transferencia directa, yfi.
Figura 9.36 Modelo incremental del MOSFET a pequeia senal.
En el anlisis de los JFET se deriv una ecuacin parag,,, a partir de la ecuacin de Shockley.
Para los EMOSFET la relacin entre la corriente de salida y el voltaje controlador est definido mediante
Debido a que g,,, an se encuentra definido por
puede tomarse la derivada de la ecuacin de transferencia para determinar g,,, como un punto
de operacin. Esto es,
Recuerde que la constante k se puede determinar a partir de un punto de operacin tpico sobre
la hoja de especificaciones. En cualquier otro aspecto, el anlisis ac es el mismo que el utilizado para los JFET o los DMOSFET. Sin embarzo. tome precauciones acerca de las caractersticas de un EMOSFET porque los arreglos de polarizacin son un tanto cuanto limitados.
9.10 CONFIGURACINDE RETROALIMENTACI~N

EN DRENAJE PARA EL EMOSF'ET
La configuracin de retroalimentacin en drenaje para el EMOSFET aparece en la fisura 9.37.
Se recuerda a partir de los clculos en dc que RG se puede reemplazar mediante un corto
circuito equivalente debido a que IG = O A y por tanto. VRG= O V. Sin embargo. para las
situaciones de ac se proporciona una impedancia alta muy imponante entre V,, y V2De oua
forma. las terminales de entrada y de salida estaran conectadas directamente y Vo= V,.
Figura 9.37 Coniiguracin de retroalimentacin

e n drenaje para EMOSFET.
Eqtiivalente en ac de la red
iipra 9.3i.
Figum 9.38
de la
A1 sustituir el modelo equivalente de ac para el dispositivo se ob:iene la red de la fisura 9.38

Obsrvese que R . no se encuentra dentro del rea sombreada que define el modelo equivalente
del dispositivo. pero proporcionauna conexin directa entre los circuitos de entrada y de salida.
Zi: A! aplicar la ley de comente de Kirchhoff a! circuitode saiida (en el nodoD) seobtiene
V,,= ( 5II RDXl, -,2,V)
Por tanto.
1 = V j - L',,
con
V,
I , R ~= V ; -
de modo que
V,[I +
(1-,
I!R,)(
(rdiiRn)(l, - gn,Vi)
+ (rd l l ~ , ) ~ , , , ~ ,
+
:,,,(,;~~~R~)I = (IR,
rC,llRol
y finalmente.
9.10
Configuracin de retroalimentacin en drenaje para el EMOSFEl
-~ - - ~ -
~-~
~~- -
Por lo general, R, >> r, 11 R,, de tal forma que

R,
Zi E
II
1 + g,,i(r, R,)
Para r,
> 10RD,
R,>>
7~
l R,.
,"2 lOR"
Zo: Al sustituir V, = O V se obtiene V,, = O V y gmVgs= O con una trayectoria de corto

circuito desde la compuerta hacia tierra como se muestra en la figura 9.39. R , r, y R, estn
entonces en paralelo y
--
Figura 9.39 Determinacin de Z, para la red de la figura 9.37.
Con frecuencia RF es mucho mayor que r, 11 R,, de tal forma que
Zo
= r, 11 R,
y con r, > LORD.

R,
A :
r",IIR,.
5 2 IOR,,
Al aplicar la ley de corriente de Kirchhoff al nodo D de la figura 9.38 se obtiene
por tanto,
", --
"o
g,",
R~
Y
RF
de modo que
11
rd RD
"o
"8
"0
gm",
RF
1
"o
-
II
r, R,
pero
de manera que
Por lo general, R, es r, 11 RD y si r, > 10RD,
Relacin de la fase:
fuera de fase por 180".
El signo negativo de A, indica que tanto V,, como Vi se localizan
El EMOSFET de la figura 9.40 se analizar en el ejemplo 6.11 con el resultado k = 0.24x lW
A N ? , Ves, = 6.4 V e 1, = 2.75 mA.

0
a) Determinar g,,,.
b) Encontrar r6
cj Calcular Z con y sin r,. Comparar los resultados.
d) Encontrar Z, con y sin r,. Comparar los.resultados.
e) Encontrar A v con y sin id.Comparar los resultados.
Figura 9.40 Amplilicador con retroalimentacin en drenaje del ejemplo 6.11.
Solucin
b) rd =
Y",
20 p S
- -- -- = 5 0 k ~
C) Con rd:
9.10 Configuracin de retroalimentacin en drenaje para el EMOSFET
EJEMPLO 9.12
Sin r i
lo cual indica que la condicin rd > IOR, = 50 kQ

para Z, con o sin i-,, sern muy cercanos.
d) Con r,:
Z, =
R~I!~I!R,
> 40 kQ est satisfecha y los reslicos
= i o ~ ~ l s o rk n i= ~19.75 k n I l 2 . m
Sin i d :
Z<> R, = 2 kR
e)
ofreciendo otra vez resultados muy cercanos

Con r,:
Sin r,:
A> = -g ,>,
R = -(1.63 mS)(2 kR)
= -3.26
la cual es muy cercana al resultado anterior.
9.1 1 CONFIGURACINDE DIVISOR

DE VOLTAJE PARA EL EMOSFET
La ltima configuracin EMOSFET que ser examinada a detalle es la rea mediante divisor
de voltaje de la figura 9.41. El formato es exactamente igual al usado en una gran cantidad de
presentaciones anteriores.
Al sustituir la red equivalente de ac para el EMOSFET se obtiene la configuracin de !a
figura 9.42, lacual es exactamente lamismaque lafigura9.23. El resultado es que las ecuaciones
(9.28) a (9.32) pueden aplicarse como se lista a continuacin pzra el EMOSFET.
i
Figura 9.41 Confiouracin EMOSFET
con divisor d e voltaje.
446
Figura 9.42 Red equivalente d e ac para la confiouracir. d e la figura 9.41
z;
zo:
Para ,
;2 1 OR,.
9.12 CMO DISENAR REDES

DE AMPLIF'iCADOR FET
Durante esta fase los problemas de diseo se encuentran limitados a la obtencin de las condiciones deseadas de polarizacin o de la ganancia de voltaje. En la mayora de los casos, las
diversas ecuaciones desarrolladas se utilizan "hacia atrs" para definir los parmetros necesarios y para obtener la ganancia. la impedancia de entrada o la impedancia de salida deseadas.
Para evitar complejidades innecesarias durante las fases iniciales del diseo, a menudo se
utilizan las ecuaciones aproximadas porque se presentarn algunas variaciones cuando los
resistores calculados sean reemplazados por sus valores estndar. Una vez que el diseo inicial
se ha completado. pueden probarse los resultados y llevarse a cabo los refinamientos mediante
las ecuaciones completas.
Alo l q o del procedimiento de diseo debe estarse consciente que.aunque la supeiposicin
permita un anlisis y diseo por separado de la red desde un punto de vista de dc y de ac, a
menudo un parmetro que se seieccione en el ambiente de dc jugar un papel importante en la
respuesra en ac. En particular, recuerde que la resistencia RGpodra reemplazarse mediante un
cono circuito equivalente en la configuracin con retroalimentacin porque IG z O A para las
condiciones de dc. pero para el anlisis en ac presenta una trayectoria de alta impedancia muy
importante entre Vo y V,. Adems, recuerde que g,,, es mayor para los puntos de operacin
cercanos al eje 1, (VGS= O V) donde se tequiere que Rs sea relativamente pequea. En la red
donde Rs no se encuentra en desvo. una RS pequea tambin contribuir a una mayor ganancia. pero para el amplificador fuente-seguidor la ganancia se reduce de su valor mximo de 1.
En resumen. simplemente debe tenerse en cuenta que los parrnetros de la red'pueden afectar
ios niveles de dc y ac de varias maneras. A menudo debe hacerse un balance entre un punto de
operacin en particular y su impacto e r la respuesra en ac.
En la mayora de los casos se conoce el voltaje de dc disponible de la fuente, se ha determinado el FET que se emplear y estin definidos los capacitores que se requieren para las
frecuencias seleccionadas. Es necesario determinar los elementos resistivos necesarios para
establecer la ganancia o el nivel de impedancia deseados. Los si~uientestres ejemplos determinarn los parmetros requeridos para obtener una ganancia especfica.
9.12 Cmo disear re des de amplificador FET
EJEMPLO 9.13
Disefie la red de polarizacin fija de la figura 9.43 para tener una ganancia ac de 10. Esto es.
calcule el valor de R,.
..
i
Figura 9.43 Circuito para la ganancia

de voltaje deseada en el ejemplo 9.13.
Solucin
Debido a que VGxQ= O V. el nivel de E, es de gmW Por tanto la ganancia se encuentra determinada mediante
con
1 0 = -5 ~ s ( R , 11 rd)
El resultado es
A partir de las especificaciones de los dispositivos.
Sustituyendo, se encuentra
o
con
El valor estndar ms cercano es de 2 kR (apndice E), el cual se utilizara para este diseo.
El nivel obtenido de V se determinar ms adelante de la siguiente forma:
='Se
VDSO= VD, - IDoRD= 30 V
- (10 mA)(2 kQ)
= 10 V
Los niveles de Z y de Z, se fijan mediante los niveles de RGy de R,, respectivamente. Esto es.
Z, = R, = 10 MQ
Z, = R,
11 rd = 2 k~ 11 50 k~
= 1.92 kR
Captulo 9 Aniiisis a pequea seal del FET
R, = 2 kR.
Seleccione los valores para R, y Rs para la red de la figura 9.44 con objeto de obtener una
ganancia de 8 utilizando un nivel relativamente alto de gn,para este dispositivo definido cuando en V,, = V,.
Figura 9.44 Red para la ganancia de voltaje deseada en el ejemplo 9.14
Solucin
El punto de operacinn se encuentra definido mediante
La determinacin de g,,,
La magnitud de la ~ a n a n c i ade voltaje s e calcula mediante
l A, I
II
= g , , ( ~ , r,,)
Al sustituir los valores conocidos se obtiene

8 = (3.75 mSj(R,
de manera que
R,I~,
11 r,)
= 2.13 k R
3.75 mS
E1 nivel de r, est definido por
con el resultado de
R, = 2.2 kR
el cual es un valor estndar.
9.12 Cmo disear redes de amplificadorFET
EJEMPLO 9.14
El nivel de Rs se encuentra determinado mediante las condiciones de operacin de la

siguiente manera:
V'.., = -l,,Rs
-1 V = -(5.625 mA:R,
El valor estndar ms cercano es de 180 R. En esre ejemplo R, no aparece en el diseno en ac

d e ~ i d al
o efecto de cono circuito de C,.
En el sizuienre ejemplo R, no est en desvo y el diseo se vuelve un poco ms complicado.
EJEMPLO 9.15
Determinar R, y RS para la red de la figura 9 .44 para establecer una ganancia de 8 en el caso de
que se elimine el capacitor de desvo Cs.
Solucin
Tanto VGSncomo IDO an son -1 V y 5.625 mA. y debido a que la ecuacin VGs=-I$,
no ha
cambiado. RS contina siendo el valor estndar de 180 R que se obtuvo en el ejemplo 9.14.
La ganancia de la configuracin de autopolarizacin sin desvo es
Por ei momento se asume que rd> 1O(R, + R,).El empleo de la ecuacin completa para A;
en esta fase del diseo slo cornplicana el proceso de forma innecesaria.
Al susti:uir (por la magnitud especificada de 8 para la ganancia).
de manera que
13.4
R, =
= ?573 kQ
3.75 mS
es as el valor estndar ms cercano el de 3.6 kR.
Ahora se puede probar la condicin:
la cual se satisface-
;la soiucin persiste!
9.13 TABLA RESUMEN

Se desarroll la tabla 9.1 en un esfuerzo para proporcionar una comparacin rpida entre ias
configuraciones y ofrecer asimismo un listado que pueda ser til para una variedad de objetos.
Para cada parmetro importante se proporcionan la ecuacin exacta y aproximada con ur? :anoo tpico de valores para cada una. Aunque no estn presentes todas las configuraciones posiCapitulo 9 Anlisis a pequea seal del FET
TABLA 9.1 Zi, Z, y A, para las diferentes configuraciones FET
Polaririici6n fijti
JFET U DAIOSFET
1
1
Ll',>,>
Msdia (? kRi
\4cdia (-10)
.Auropolariraci"n
deiio en R,
JFET o DMOSFET
Media (2 kR)
+Vd50
=p-q
tY,
\;.
Z.,
Ir, 2
Polarizaci6n por divisor de volraje

JFET o DMOSFET
+I'DD
i
i
Media (2 kR)
lOiR:
- R.II
Media (-10)
Alts (10 MR)
9.13 Tabla resumen
451
TABLA 9.1 (continuacin)
z8
Configuracin
zo
= -
""
Fuenls-seguidor
JFET o DMOSFET
",
Baja (< 1 )
Baja (100 kRj

Alta (10 MR)
+%o
,r,,2 iOR,i
t-V"
Z',
,<.> mn,i
Compuena comn
JFET o DMOSFET
Media (+ 10)
Baja ( 1 kQ)
Media (2 kQ!
+VD"
v,
82,
v,
Ir,, > IOR,,,
1-5 IOR")
IrJ>IOR,,~
Polarizacin con retroalimentacin en drenaje

EMOSFET
Media (1 MQ)
Media ( 2 M)
Media (-10)
v,,
Ci
v, =-!
2;
( R , . r , , Z IOR,,I
( A , , , , 2 IOX,,,
( r J Z IOR,,)
Poia"zacin por divisor de voltaje

EMOSFET
Media (2 kQ!
Media (-10)
Media (1 M )
Ir,:> IORn)
452
l r . 2 IOR,>l
bles, se incluyeron la mayora de las que se encuentran con ms frecuencia. De hecho, cualquier configuracin que no est listada probablemente ser alguna variacin de aquellas que
aparecen en la tabla, as que por lo menos el listado proporcionar alguna idea de los niveles
que deben esperarse y la trayectoria que probablemente darn las ecuaciones deseadas. El
formato seleccionado fue diseado para permitir una duplicacin de la tabla completa en las
dos caras de una hoja tamao cana.
9.14 SOLUCINDE PROBLEMAS

Como se mencion con anterioridad. la solucin de problemas en un circuito es una combinacin del conocimiento de la teora y de tener la suficiente experiencia con instrumentos de
medicin y un osciloscopio para verificar la operacin del circuito. Un buen reparador tiene un
"olfato" para encontrar el problema en un circuito, la habilidad para "ver" lo que est sucediendo. lo cual se desarrolla en gran medida mediante la constniccin, pmeba y reparacin de
muchos circuitos diferentes. Para un amplificador FET de pequea seal puede resolverse un
circuito mediante el desarrollo de una cantidad de pasos bsicos.
1. Observar la tableta del circuito para ver si se pueden detectar algunos problemas obvios:
un rea quemada debido al exceso de calor de un componente, un componente que parezca
demasiado caliente como para tocarse, lo que pueda ser un punto de soldadura pobre o
cualquier conexin que aparente estar suelta.
2. Utilizar un medidor dc: tomar algunas medidas como lo marca el manual de reparacin que
contiene el diagrama esquemtico del circuito y un listado de los voltajes dc de prueba.
3. Aplicar una seal de prueba: medir los voltajes empezando en la entrada y trabajando a lo
largo hacia la salida.
4. En caso de identificar el problema en una fase en particular, se tiene que verificar la seal en
varios puntos empleando un osciloscopio para ver la forma de la onda. su polaidad, amplitud
y frecuencia, as como los "centelleos" inusuales en la forma de onda que puedan presentarse. Es importante que la seal se encuentre presente para el ciclo completo de la seal.
Sntomas y posibles acciones

Si no existe un voltaje ac de salida:
l.
2.
3.
4.
Verificar si existe fuente de voltaje.

Comprobar si el voltaje de salida en VD se encuentra entre O V y VDD.
Verificar si existe cualquier seal ac de entrada en la terminal de la compuena.
Verificar el voltaje de ac en cada extremo de las terminales de acoplamiento del capacitor.
Cuando se construye y pnieba un amplificador a FET en el laboratorio:
1. Verificar el cdieo de color de los valores resistivos para asegurarse que son los correctos.
An ms. mida el valor de la resistencia, porque los componentes que se utilizan con frecuencia pueden sobrecalentarse cuando se utilizan de forma incorrecta y ocasiona que
cambie el valor nominal.
2. Verificar que todos los voltajes de dc estn presentes en las terminales de los componentes.
Debe asegurarse que todas las conexiones a tierra sean comunes.
3. Medir la seal de entrada para asegurar que proporciona al circuito el valor esperado.

Debido a que los clculos para la ganancia de voltaje, impedancia de entrada e impedancia de
salida para los varios circuitos FET requieren del clculo de los valores de polarizacin para
utilizarse en la determinacin de los parmetros del dispositivo ea el punto Q, puede ser muy
9.15
Anlisis por computadora
til un anlisis por computadora. El PSpice proporciona modelos de dispositivos JFET, MOSFET
decremental y MOSFET incremental. Unos cuantos ejercicios demostrarn la manera en que
se escribe una descripcin del programa de un circuito y cmo se pueden obtener los resultados de salida deseados para la operacin ac ael circuito.
PSpice (Versin DOS):

DECCRIPCI~NJFET
Lnea del elemento del JFET
La forma zeneral para una lnea del elemento para un transistor de junta de efecto de campo es
IXXXX
NG
ND
NS
MODNAME
donde JXXXX es el nombre del transistor: ND. KG y NS son los nmeros de nodo para el
drenaje, compuerta y fuente, respectivamente: y MODNAME es el nombre del modelo utilizado en la lnea MODEL que se describe a continuacin.
Lnea del modelo JFET

La forma general para una lnea del modelo para un JFET es
.MODEL MODNAME NJF VTO =
.MODEL MODNAME PJF VTO =
BETA =
BETA =
donde MODNAME es el nombre del modelo dado en la lnea del elemento, NJF identifica un
dispositivo de canal-n y PJF identifica un dispositivo de canal-p. De los varios parmetros del
modelo JFET, dos de los ms importantes son
EJEMPLO 9.16
VTO = Vp: voltaje de corte de la compuerta a la fuente

BETA = ID,, IV;: parmetro que combina los dos parmetros importantes del dispositivo
JFET
.
Escriba las lneas del circuito en PSpice para describir los siguientes dispositivos JFET.
a) Un JFET de canal-n cuyo IDSs= 12 mA y V,,= 4V.
b) Un JFET de canal-n cuyo IDSS= 8 mA y Vp = -3 V.
Suponer que cada dispositivo se encuentra conectado eii los nodos: drenaje = 5. fuente = 4 y
compuerta = 2 .
Solucin
JUP 5 2 4 JN
.MODEL JN NJF VTO = -4 BETA = 750E-6
b) JDOWN 5 2 4 JJ
.MODEL JJ NJF VTO = -3 BETA = 8 8 9 5 6
a)
Programa 9.1: Circuito amplificador JFET

En la finura 9.45 se muestra un circuito amplificador JFET. La polarizacin del JFET se proporciona mediante la fuente de voltaje VGG.la fuente de voltaje V,,, y la resistencia del drenaje
R,. Se aplica un voltaje de ac de entrada a travs dei capacitor C,. mientras que la salida amplificada se obtiene mediante el capacitor C,. PSpice requiere que la trayectoria de salida est
conectada a tierra. por lo que se especifica una resistencia de carna de muy alta impedancia.
R,. Con un valor de 10 M n . la salida es esencialmente un circuito abierto.
El archivo de descripcin del circuito se lista en la figura 9.46 para el circuito que est
analizndose (figura 9.45) y que muestra todos los nodos marcados. as como los datos de
salida obtenidos. Algunos comentarios acerca del programa PSpice son:
Forma de la lnea del componente JFET.
J1
JFET
Forma de la lineal del MODELO JFET (JFET MODEL):

.MODEL JFET NJF VTO = -4V BETA = 6.25E-4
Tambin es importante observar:
1. Las unidades megaohms estn marcadas como MEGOHM (MEG tambin es apropiado)
2. La polaridad de la batera. VGG,se proporciona al identificar una fuente de 1.5 V desde el

nodo O (positivo) al nodo 5 (negativo).
JFET h p l i f i e r
Fixed b i a s
VD0 6 O DC 2OVOLTS
VGG O 5 DC 1.5VOLTS
31 3 2 o JFET
RG 2 5 1OHEGOH
RD 6 3 2KOHn
RL 4 O 10nEGoH
C1 1 2 0.02UF
C2 3 4 2UF
VI 1 0 AC 1OIW
.WOEL JFET NJF W = - 4 V BETA-6.25E-4
.AC LIN 1 lOKH lOKH
.PRINT AC V(1) V(2) V(3) V(4)
.OPTIONS NOPAGE
END
.*t.
m
BETA
.
t
.
*
NODE
(
(
Junction FET NODEL PAAErES

JFET
NJF
-4
625.000000E-06
SMALL SIGNAL BIAS SOLUTION

VOLTAGE
NDDE
VOLTAGE
1)
0.0000
(
2)
-1.4998
5)
-1.5000
(
6)
20.0000

NAE
NRRENT
M -D
-3.9073-03
VGG
-1.52lE-11
TOTAL WWER DISSIPATION
AC MALYSIS
V(1)
1.000E+O4
1.000t-02
7.81E-02
tt*t
FREP
V(2)
1.000E-O2
TMPERATVRE m
NODE
VOLTAGE
(
3)
12.1670
27.000 DEG C
NODE
VOLTAGE
(
4)
0.0000
WATPS
TEllPERATURE =
27.000 DEG C
V(3)
V(4)
6.249E-02
6.249E-02
Figura 9.46 Salida de PSpice

para e! circuito de la f i ~ u r a9.4.7.
455
3. El .AC LIN proporciona una frecuencia de 10 kHz, de tal forma que la lnea .PRINT se
puede utilizar para proporcionar los voltajes en ac de los nodos 1, 2, 3 y 4.
El circuito tiene una ganancia de voltaje. V ( I ) N ( I ) = 6.249
Programa 9.2: Amplificador a JFET con autopolarizacin

La figura 9.47 es un amplificador que tiene autopolarizacin. El resistor de polarizacin. Rs,
est en desvo mediante el capacitor Cr. La fisura 9.48 proporciona la descripcin del circuito
*
para el circuito de la figura 9.4i.
&
JFET Amplifier
**+
- RS
con autopolarizacin
Self bias
C I R C I J I T DESCRIPTIDN
VI 1 0 M
lnv
.I(ODEL JYET NJF m - 4 V BETA=6.25E-4

.AC L I N 1 lOKH lOKH
.PRINT AC V ( l ) V ( 2 ) V ( 3 ) V ( 5 )
. O P i I O N S NOPAGE
Junction FET UODEL PARNETERS

JFET
.*t.
NJF
e.*
NODE
(
(
SMALL SIYOLTIIGS
1)
0.0000
5)
0.0000
BIAS SOIllTION
NODE
YOLTAGE
(
2 ) 161.OE-O6
(
6)
30.0000
VOLTAGE SOVRCE N R R E N T S
NAME
NRRMT
VDD
-3.323E-O3
m A L WWW DISSIPATSOX
TaPERATURE
NODE
VOLTIICE
(
3)
14.3840
9.97E-02 W A W S
27 . O 0 0 D U i C
NODE
VOLTAGE
(
4)
1.6945
en PSpice y los resultados de salida de la polarizacin y la operacin en ac. La ganancia de

voltaje se observa de V(5)N(1) = 13.54. La polarizacin se obtiene en VD= V(3) = 14.384 V,
mientras que el voltaje de la compuerta a la fuente, VGs = V(2) - V(4) = - 1.69 V. L a lnea del
modelo JFET parece ser la misma que en el circuito anterior en las figuras 9.45 y 9.46.
Programa 9.3: JFET amplificador con polarizacin DC

mediante divisor de voltaje
La figura 9.49 proporciona un voltaje de polarizacin mediante divisor de voltaje y una amplificacin de Via V,,. La descripcin del circuito en la figura 9.50 incluye el mismo modelo del
transistor que en los dos circuitos previos, con la resistencia de polarizacin R, en desvo
mediante el capacitor Cs.Se observa ia ganancia de voltaje de V(5)N(1) = 5.499.
RL
10 MR
I mV
2.4 kR
40 pF
Figura 9.49 Amplificadorpolarizado
mediante divisor de voltaje.
s m Am$4itier
egit IIImmL
.
l
u
(
(
- Voltaqe divider.
1)
S)
0-0000
0.0000
(
(
BIAS
Figura 9.50 Salida de PSpice para

el circuito de la figura 9.49.
self-bias
(IOUITIOW
POISffis
2)
4.0001
6)
20.0000
*ODB
VOLT10E
(
3)
14.5000
27.000 D g i C
lKDE
(
VOmMiIt
4)
6.0001
Programa 9.4: Amplificador MOSFET incremental

La figura 9.51 es un amplificador incremental con una entrada ac en Viy una salida resultante
Vo. La descripcin del circuito en PSpice la proporciona la figura 9.52. El listado de salida
muestra la polarizacin en VD= V(3) = 9.529 V y una ganancia de voltaje de V(5)N(1) =
3.296. Se observa la lima del dispositivo MOSFET,
la cual identifica el elemento como un dispositivo MOSFET (MI), conectado desde el drenaje
(nodo 3,compuerta (nodo 21, fuente (nodo O) y susuato (nodo 4). con un dispositivo MOSFET
Fwra 9.51 Amplificador
MOSFET incremental.
para el circuito de la figura 9.51
de canal-n (NFET). La lnea del modelo del dispositivo

.MODEL
NFET
NMOS (VTO = 2V)
proporciona la especificacin de que el MOSFET incremental tiene un voltaje de umbral de

VTO = VGSo, = 2 V.

Ahora se aplicar la versin para Windows de PSpice para la red de la figura 9.47, de la cual se
obtiene la configuracin de la figura 9.53. Se observa en este caso que se incluyen los tres
smbolos de impresora para imprimir la salida de los voltajes de entrada y de salida as como el
voltaje de ac a travs del resistor R,. La inicializacin de la fuente de ac a sus niveles prescritos
se describe con detalle en la seccin correspondiente del captulo 8.
Figura 9.53 investigacin mediante Windows de la red de la figura9.47
El JFET de canal-n J2N3819 est incluido en la biblioteca eval.slb dentro de la caja de

dilogo Get Part. Para incluir el hecho de que ID, = 10 mA y V , = 4 V debe cambiarse la
descripcin del modelo proporcionado al oprimir (slo una vez) primero el dispositivo en el
esquema y luego tomar la opcin Edit del listado del men. Luego se selecciona la edicin del
modelo nicamente para la utilizacin momentnea (Model y Edit Instance Model) y aparecer el Model Editor. Oprimir en Vto y cambiar a 4 V seguido por Beta que debe ser ahora
de 6.25E-4. Luego OK y se est listo para el anlisis (Analysis-Simulate).
El archivo de salida resultante se muestra en la figura 9.54. Ntese que VTO es 4 V y que
BETA es 625E-6 = 6.25E-4. El listado del modelo indica que la comente de drenaje en dc (ID)
Tambin,
es de 3.36 mA, el cual corresponde de cerca con el nivel calculado de 3.32 d.
ntese que gm est listado como 2.94 mS, el cual corresponde muy bien con los 2.88 mS
calculados de la siguiente manera:
El voltaje de salida (en el nodo 5) tiene una magnitud de 13.31 mV comparado con los
13.54 mV del anlisis DOS. El ngulo de la fase es de -179.9". el cual es en esencia -180". La
seal aplicada (en el nodo 1) es de 0.999 mV (= 1 mV) a O.OO1 (5 0') y el voltaje a travs de
la resistencia R, es de 2.25 pV a -89.9' (r 90"). El voltaje de ac a travs de R, es en esencia
de O V, como debe ser en el caso que el capacitor est desarrollando su papel de forma adecuada. Los niveles dc en los puntos de observacin (VIEWPOINTS) de la figura 9.53 aparecern
una vez que se haya completado la simulacin.
Fmra 9.54 Archivo de salida para el anlisis Windows de la red de la figura 9.53.
Captulo 9 Aolisis a pequea sena del E T
Mediante el uso de Probe (como se describi en la seccin correspondiente del captulo 8)

las formas de onda reales se pueden mostrar, pero las prioridades necesitan que se deje el
ejercicio al lector.
PROBLEMAS
9.2 Modelo de pequea seal del FET
l . Calcule gm, para un JFET que tiene los parrnetros de dispositivo lo, = 15 rnA, V, = -5 V
2. Determine el voltaje de corte de un JFET con gm, = 10 mS e ID,, = 12 mA.
3. Para un JFET cuyos parmetros de dispositivo son =g,,
del dispositivo cuando VGS= O V?
5 mS y V,= -3.5 V. 'cul es la comente
4. Calcule el valor de gmpara un JFET (los,= 12 mA. V,
-3 V) en un punto de polarizacin de
VGs=-l.
S. Para un JFET que tiene gm= 6 mS en VGSo = -1 V, jcul es el valor de ID, si V, = -2.5 V?
6. Un JFET (I,,, = 10 m.4, V, = -5 V) est polarizado cuando 1, = loSS
i 4. Cul es el valor de gm
para dicho punto polarizado?
7. Determine el valor de gmpara un JFET (loSS= 8 mA, V, = -5 V) cuando est polaizado en VGSo=
Vp'4.
8. Una hoja de especificacionesproporciona los siguientes datos (corno una lista de comente drenaje-fuente)
yfs = 4.5 mS.
yO3 = 25 @S
Para la comente drenaje-fuente listada, determine:

a) 8,. b) rd.
9. Paraun JFET que posee los valores especficos deyb = 4.5 mS e y,, = 25 pS,determine laimpedancia
de salida del dispositivo, Z,(FET), y la ganancia de voltaje ideal del dispositivo, A,(FET).
10. Si un JFET que tiene un valor especfico de r, z 100 kR tiene tambin una ganancia de voltaje
ideal de AJFET) = -200, 'cul es el valor de gm?
11. Utilizando las caractersticas de transferencia de la figura 9.55:

a) 'Cul es el valor de g,,?
b) Determine grficamente gm cuando V, = -1.5 V.
c) Cul es el valor de g", cuando Veo = -1.5 V utilizando la ecuacin (9.6)? Comprela con la
solucin del inciso b.
d) Determine g m grlicamente cuando VGs = -2.5 V.
e) Cul es el valor de g, cuando VGsO = -2.5 V utilizando la ecuacin (9.6)? Comprela con la
solucin del inciso d.
Figura 9.55 Caracteristicas de transferencia

del JFET para el problema 11.
12. Utilizando las caractersticas de drenaje de la figura 9.56:

a) Cul es el valor de rd para V, = O V?
b) iCul es el valor de g,,, cuando V,, = 10 V?
Problemas
Figura 9.56 Caractersticas de drenaje del JFET para el problema 12
13. Para un JFET de canal-n 2N4220 if,(mnimo)= 750 pS, y,,(mximo) = 10 pS):
a) Cul es el valor de gm?
b) Cul es el valor de r,?
14. a) Gratique g m en funcin de VGSpara un JFET de canal-n con ID, = 8 m.4 y V, = 4 V.
b) Grafique g m en funcin de 1, para el mismo JFET de canal-n del inciso a.
15. Dibuje el modelo equivalente para un JFET si y,s = 5.6 mS e yos = 15 pS.
16. Dibuje el modelo equivalente de ac para un JFET si ID, = 10 mA, V, = -4 V. VGSQ= -2 V e yo,
= 25 ~IS.
9.3 Configuracin de polarizacin fija para el JFET

17. Determine Zj, Zoy Av para la red de la fi,wa 9.57 si ID, = 10 mA, V-, = 4 V y r, = 40 kn
18. Calcule Zi,
Z, y Av para la red de la figura 9.57 si IDss = 12 mA,V , = 4 V y y, = 40 pS.
Figura9.57 Amplificador con polarizacin

fija para los problemas 17 y 18.
Captuio 9 Anlisis a pequea seal del FE?
9.4 Configuracin de autopolat+zacinpara el JFET
19. Determine Zi, Z, y Av para la red de la fizura 9.58 si yfS= 3000 yS e y,, = 50 yS.
20. Determine 2,.Zo y Av para la red de la figura 9.59 si ID, = 6 mA, V , = 4 V e yo$= 40 pS.
21. Calcule Z,, Z y A , para la red de la figura 9.58 si se elimina el capacitor de ?O yF y los parmetros
de la red son los mismos que en el problema 19. Compare los resultados con el problema 19.
22. Repita el problema 19 si y , = 10 pS. Compare los resultados con el problema 19.
+ +
F w 9.58 Problemas 19,21y 46.
F i r a 9.59 Configuracin con

autopolarizacin para los problemas 20 y 47
9.5 Coofiguracibn de divisor de voltaje para el JFET
23. Determine Zi, Z, y Vopara la red de la fi,wa 9.60 si Va= 20 mV.
F i 9 . 6 0
26 y 48.
Problemas 23.2425,
24. Calcule Z,, Zo y V,, para la red de la figura 9.60 si Vi= 20 mV y se elimina el capacitor CS.
25. Repita el problema 23 si rd = 20 kR y compare los resultados.
26. Elabore nuevamente el ~roblema24 si rd = 20 kR y compare los resultados.
Problemas
9.6 Configuracin fuenteseguidor para el JFET
27. Determine Z,, Zo y A v para la red de la figura 9.61

28. Repita el problema 27 si rd = 20 kR.
29. Calcule Z,, Zoy A, para la red de la figura 9.62.
Figura 9.61 Problemas 27 y 28.

30. Determine Z,, Zoy VDpara la red de la figura 9.63 si V, = 0.1 mV.
31. Repita el problema 30 si rd = 25 kR.
32. Detemine Z, Z, y Avpara la red de la figura 9.64 si rd = 33 kR.
Figura 9.63 Problemas 30.31 y 49.

33. Calcule V,, para la red de la figura 9.65 cuando y _ = 20 PS.
Captulo 9 Anlisis a pequea seal del EET
Figura 9.65
Problema 33
34. Determine Z;, Z, y Av para la red de la figura 9.66 si rd = 60 kQ.
Figura 9.66 Problemas 34,35 y 50.
35. Repita el problema 34 si r, = 25 kR

36. Calcule VDpara la red de la figura 9.67 cuando Vi = 4 mV.
37. Determine 2,.Z, y Au para la red de la figura 9.68.
m ~ k r91yfi
+18 v
9;
v,4
Y,, = m lis
15 MR
rd=45kR
10 MR
3.3 m
v,4
.-
1.1 kn
m
figura 9.68
Problema 37.
$3 9.10 Configuracin de retroalimentacin en drenaje para el EMOSFET

38. Determine gm para un MOSFET si VGS(Th,= 3 V y est polarizado en VG,,= 8 V. Suponga k =
0.3 x 10-3.
39. Calcule Zl, Z y Av para el amplificador de la figura 9.69 si k = 0.3 x l b 3 .
Figura 9.69 Problemas 39,40 y 51.
Problemas
z,
40. Repita el problema 39 si k cae a 0.2 x lo-'. Compare los resultados.

41. Determine Ve para la red de la figura 9.70 si V: = 20 mV.
42. Calcule V,, para la red de la figura 9.70 si V, = 4 mV, V,
= 4 V e ImencEndido,
= 4 mA con
VGXsocend,do) =
con yos = pS'
-1-
9.11 Configuracin de divisor de voltaje para el EMOSFET

43. Determine el voltaje de salida para la red de la figura 9.71 si Vj = 0.8 mV y r, = 40 kR.
v,
9.12 Cmo disear redes de amplificador FET
44. Disee la red de polarizacin rija de la figura 9.72 para tener una ganancia de 8,
Captulo 9 Ansis a pequeiia sena1 del FET
Figwa 9.72 Problema 44.
45. Disee la red de polarizacin fija de la figura 9.73 para tener una ganancia de 10. El dispositivo
debe estar polarizado en VGSo=;vP
vt
v,=-3v
10 M R
- -
46. Por medio de PSpice (DOS o Windows), determine la ganancia de voltaje para la red de la figura
9.58.
47. Utilizando PSpice (DOS o Windows), determine la ganancia de voltaje para la red de la figura
9.59.
9.60.
9.63.
9.66.
9.69.
Problemas
10
Aproximacin
a los sistemas:
efectos de Rs y R
En aos recientes la aparicin de una gran variedad de redes y sistemas en un solo encapsulado
ha generado un creciente inters en la aproximacin a los sistemas para el diseo y el anlisis.
Fundamentalmente, esta aproximacin se concentra en las caractensticas de las terminales del
encapsulado y trata a cada una como un bloque constmctivo en la formacin del encapsulado
total. El contenido de este captulo representa un primer paso en el desarrollo para familiarizarse con esta aproximacin. Las tcnicas que se tratarn se utilizan en los captulos restantes,
pero ampliadas segn surja la necesidad. La tendencia hacia los sistemas en un solo encapsulado
es muy comprensible cuando se consideran los enormes avances en el diseo y manufactura de
circuitos integrados, ci (tambin IC, segn las iniciales en ingls de: integrared circuits). Los
pequeos encapsulados de ic contienen diseos estables, confiables, autoverificados, sofisticado~,que senan algo voluminosos si se fabricaran con componentes discretos (individuales).
La aproximacin a los sistemas no es difcil de aplicar una vez que las definiciones bsicas de
los diferentes parmetros hayan sido entendidas correctamente y demostrado con claridad la
manera en que stos se utilizan. En las siguientes secciones se desarrolla la aproximacin a los
sistemas de manera deliberadamente lenta, la cual incluir gran cantidad de ejemplos para resaltar cada punto. Si el contenido de este captulo es claro y entendido correctamente, se lograr
una primera parte en el entendimiento del anlisis de sistemas.
10.2 SISTEMAS DE DOS PUERTOS
4,
1,
C-
--.L
__>
+ -+
+
Z,,
2.
V.
*._A8_
La siguiente descripcin puede aplicarse a cualquier sistema de dos puertos, no slo a aquellos
que contengan BJT y FET, aunque el nfasis en este captulo es en estos dispositivos activos.
Ahora ser muy til para las siguientes configuraciones el nfasis de los captulos previos para
la determinacin de los parmetros de dos puertos para varias configuraciones. De hecho,
muchos de los resultados obtenidos en los ltimos dos captulos se utilizan en el siguiente
anlisis.
En la figura 10.1 se han identificado los parmetros importantes de un sistema de dos
puertos. En particular se observa la ausencia de una carga y de resistencia de la fuente. En una
seccin posterior se considera a detalle el impacto de estos importantes elementos. Por el
momento debe reconocerse que tanto los niveles de impedancia como las ganancias de la
figura 10.1 estn determinados para las condiciones sin carga (ausencia de R,) y sin resistencia
de la fuente (RJ.
Si se observan las terminales de salida de una "manera Thvenin", se encuentra que si VI
se hace cero
+TMvenb
Fwn 10.1 Sistema de dos puertos
E,, es el voltaje del circuito abierto entre las terminales de salida identificadas como Vo. Sin
embarxo,
Y
de manera que
Obsrvese el uso del subndice adicional NL para identificar una ganancia de voltaje sin carga
(del ingls, No Load).
Al sustituir el circuito equivalente Thvenin entre las terminales de salida se obtendr la
configuracin de salida de la figura 10.2. Para el circuito de entrada los parmetros Vi e I, se
encuentran relacionados mediante Z = R , lo cual permite el empleo de Ri para representar el
circuito de entrada. Debido a que el inters por el momento se concentra en los amplificadores
BIT y FET. pueden representarse tanto Z como Z mediante elementos resistivos.
Figura 10.2 Sustitucion de los

elementos internos para el sistema
d e dos puertos de la figura 10.1.
Antes de continuar se verificarn los resultados de la figura 10.2 al encontrar Z y AVsLde la

Vi = O. permitiendo un corto
manera usual. Para encontrar Zo, se hace V ja cero, obtenindose AVNL
circuito equivalente para la fuente. El resultado es una impedancia de salida igual a Ro tal como
se haba definido originalmente. La ausencia de una carga ocasiona que Io = O, y que la cada de
voltaje a travs de la impedancia R, sea de O V. Por tanto, el voltaje de salida del circuito abierto
es deA,,Al Vc.como debe ser. Antes de ver un ejemplo, se observa el hecho de que Ai no aparece en
el modelo de dos puertos de la figura 10.2 y de hecho rara vez es parte de un anlisis de un
sistema de dos puertos de dispositivos activos. Esto no significa que la cantidad se calcule rara
vez, sino que se calcula con mayor frecuencia a partir de la expresin Ai = -Av(Zi IRL),donde
RLes la carga definida para el anlisis que se lleva a cabo.
Dibujar el equivalente de dos puertos de la figura 10.2 para la red del transistor con polarizacin
fija de la figura 10.3 (ejemplo 8.1).
-"
IOwF
p.
1M)
r, = 50 ks7
20
2,
10.2 Sistemas de dos puertos
EJEMPLO 10.1
Solucin
Del ejemplo 8.1,
Al utilizar la informacin anterior, puede dibujarse el equivalente de dos puertos de la figura

10.4. En particular se observa el signo negativo asociado con la fuente de voltaje controlada, el
cual revela una polaridad opuesta para la fuente controlada que la indicada en la figura. Tambin revela un cambio de fase de 180' entre los voltajes de entrada y de salida.
...
... .
........
Figura 10.4 Equivalente de dos puertos
para los parmetros especificados en el

ejemplo 10.1.
En el ejemplo 10.1 se incluy R, = 3 kR para definir la ganancia de voltaje sin carga.

Aunque no necesita ser el caso (R, podra definirse como el resistor de la carga en el captulo
S), el anlisis de este captulo asumir que todos los resistores de polarizacin son parte de la
ganancia sin carga y que un sistema con carga requiere una carga adicional R, conectada a las
terminales de salida.
En la figura 10.5 aparece un segundo formato para la figura 10.2, lacual es particulmente popular con los amplificadores operacionalesop-amps (por las palabras en ingls, OPerational
AMPlGers). El nico cambio consiste en la apariencia general del modelo.
Figura 10.5 Notacin del amplificador

operacional (opamp).
10.3 EFECTO DE LA IMPEDANCIA DE CARGA (RJ

En esta seccin se investigar el efecto de una carga aplicada utilizando el modelo de dos
puertos de la figura 10.2. El modelo puede aplicarse a cualquier amplificador de comente o
voltaje controlado. AVxLes,
de acuerdo con su definicin anterior, la ganancia del sistema sin
una carga aplicada. Riy Roson las impedancia5de entrada y de salida del amplificador como se
defini mediante la configuracin. De manera ideal, todos los parmetros del modelo pema-
Captulo 10 Aproximacin a los sistemas: efectos de R, y RL
necen sin afectarse al cambiar las cargas o resistencias de la fuente (como normalmente se
encuentra en los circuitos que se.descnbirn en el captulo 14). Sin embargo, para algunas
configuraciones de transistores amplificadores Ri puede ser muy sensible a la caga aplicada,
mientras que en otros R, puede ser sensible a la resistencia de la fuente. En cualquier caso, una
vez que se han definido A,, Ri y R, para una configuracin en parcular, puede utilizarse la
ecuacin que se obtendr ahora.
Al aplicar una carga al sistema de dos puertos de la figura 10.2 se obtiene la configuracin
de la figura 10.6. Al aplicar la regla del divisor de voltaje al circuito de salida se obtiene
Figura 10.6 Aplicacin de una carga al

sistema de dos puertos de la figura 10.2.
Ya que el cociente RLI(RL+ Ro) siempre ser menor queuno:

La ganancia de volzje de un amplificador con carga siempre ser menor que el nivel
sin carga.
Se puede ver que la frmula para la ganancia de voltaje no incluye la impedancia de entrada o
la ganancia de comente.
Aunque puede variar el nivel de Ri con la configuracin, el voltaje aplicado y la comente
de entrada siempre estarn relacionados mediante
Al definir la corriente de salida como la comente a travs de la carga se obtiene
Y aparece el signo negativo debido a la direccin definida para Io en la figura 10.6

La ganancia de comente se determina entonces mediante
Para la situacin sin carga. Por tanto, en general, puede obtenerse la ganancia de comente a
partir de la ganancia de voltaje y los parmetros de impedancia Zi y RL. El siguiente ejemplo
demostrar la utilidad y validez de las ecuaciones (10.3) a (10.6).
10.3 Efecio de la impedancia de carga (Ra
EJEMPLO 10.2
En la figura 10.7 se ha aplicado una carga al amplificador a transistor con polarizacin fija del
ejemplo 10.1 (figura 10.3).
a) Determinar la ganancia de voltaje y de comente urilizando el mtodo de los sistemas de
dos puertos definido mediante el modelo de la figura 10.4.
b) Calcular la ganancia de voltaje y de comente utilizando el modelo r y comparar los
resultados.
I
=
Solucin
a) Recuerde del ejemplo 10.1 que

ZZ=1.071kR
.
(conr~=10.71Qy~=100)
Zo= 3kR
ALNL= -280.11
La aplicacin de la ecuacin (10.3) trae
Para la ganancia de comente,
En este caso, la carga aplicada no afecta a Zi y
b) Al sustituir el modelo re se obtiene la red de la figura 10.8. Se observa, en particular, que

la carga aplicada est en paralelo con la resistencia del colector Re definindose as una
resistencia neta en paralelo
RL
=R,IIR,
= 3 k R / / 2 . 2 k Q = 1.269kR
El voltaje de salida
Figura 10.8 Sustitucin del modela $ en la red equivalente de ac de la figura 10.7.
Rc 11 RL
de modo que
Al sustituir los valores se tiene
como se obtuvo arriba. Para la ganancia de comente, mediante la regla del divisor de comente,
de manera aue
O.5769PI6
A = L =
0.5769/31,
como se obtuvo usando la ecuacin (10.6).
El ejemplo 10.2 demostr dos tcnicas para resolver el mismo problema. Aunque puede
resolverse cualquier red utilizando el mtodo del modelo re,la ventaja del modelo de los sistemas es que una vez que se conocen los parmetros de los dos puertos, puede calcularse directamente el efecto de una variacin de la carga directamente por medio de la ecuacin (10.3).
NO existe la necesidad de regresar al modelo equivalente de ac y analizar toda la red. Las
ventajas del mtodo de los sistemas es similar a aquellas ventajas asociadas con la aplicacin
del teorema de Thvenin. Ya que permiten concentrarse en los efectos de la carga sin tener que
volver a examinar por completola red. Desde luego, si la red de la figura 10.7 se presentara sin
los parmetros de sin carga, sena una incgnita interesante saber cul genera los resultados
deseados en la forma ms directa y eficiente. Sin embargo, considere que el mtodo del "paquete" es la tendencia de desarrollo. Cuando se adquiere un sistema se proporcionan los dos
Puertos, y como con cualquier tendencia, el usuario debe estar alerta sobre la forma de utilizar
10s datos proporcionados.
10.3 Efecto de la impedancia de carga (RJ
La recta de carga de ac
Para un sistema como el que aparece en la figura 10.9a, se dibuj la recta de carga de ac en las
caractersticas de salida como se muestra en la figura 10.9b. La resistencia de la carga no
contribuy a la recta de carga en dc debido a que se aisl de la red de polwizacin mediante el
capacitor de acoplamiento (Cc).Para el anlisis de ac se reemplazan los capacitores de acoplamiento mediante un equivalente de cono circuito que colocar los resistores de la c a e a y el
colector en un arreglo en paralelo definido mediante
El efecto de la recta de carga se muestra en la figura 10.9b con los niveles para determinar las
nuevas intersecciones de los ejes. Obsrvese la particular importancia que ambas rectas de ac
y dc pasan a travs del mismo punto Q, condicin que se debe satisfacer para asegurar una
solucin comn para la red bajo las condiciones de dc y10 ac.
Para la situacin sin carga, la aplicacin de una seal senoidal relativamente pequea a la
base del transistor podra causar que la comente de base tuviera excursin de un nivel de Z, a
uno de lB4como se muestra en la figura 10.9b. Por tanto, el voltaje de salida resultante ;,,
tendra entonces la excursin que aparecera en la misma figura. La aplicacin de la misma
seal para una situacin con carga ocasionara la misma excursin en el nivel 1,. como se
muestra en la figura 10.9b. Sin embargo, el resultado de una pendiente ms pronunciada de la
Figura 10.9 Demostracin de las diierencias entre las lneas de carga dc y ac.
Capitulo 10 Aproximacin a los sistemas: efectos de R, y Ri
recta de carga en ac es una excursin menor del voltaje de salida (vcc) y una cada en la ganancia del sistema como se demostr en el anlisis numrico anterior. Debe resultar obvio a partir
de la interseccin de la recta de carga en ac sobre el eje vertical que mientras ms pequeo sea
el nivel de R ,; ms grande ser la pendiente y menor ser la ~ananciade voltaje en ac. Ya que
R Les menor para los niveles reducidos de R,, debe resultar bastante claro que:
Para un diseo en particular. mientras ms pequeo sea el nivel de R, menor ser el
nivel de la ganancia de volfaje u.
10.4
EFECTO DE LA IMPEDANCIA DE LA FUENTE (R,)
Ahora enfocaremos la atencin al lado de la ent~adadel sistema de dos puertos y al efecto de la

resistencia de la fuente interna en la ganancia de un amplificador. En la figura 10.10 se ha
aplicado una fuente con una resistencia interna al sistema de dos puertos bsico. Las definiciones de Z, y de AvNLson:
Los parmelros Ziy Av vL de un sistema de dos puertos no se afectan entre si; debido a
[<Iresistencia interna de la fuente que se aplica.
Figura 10.10 Inclusin de los

efectos de la resistencia de la
fuente Rs
Sin embargo:
LA impedancia de salida sipuede verse afectada por la magnirud de R,.
[Recuerde la ecuacin (8.110) para el modelo equivalente hbrido]. La fraccin de la seal
aplicada que alcanza las terminales de entrada del amplificador de la figura 10.10 est determinada mediante la regla del divisor de voltaje. Esto es,
La ecuacin (10.8) muestra con claidad que mientras mayor sea la magnitud de R,, menor ser
el voltaje en las terminales de entrada del amplificador. Por tanto:
Para un amplificador en particular, mientras mayor sea la resistencia interna de una
fuente de seal, menor sera lo ganancia total del sistema.
Para el sistema de dos puertos de la figura 10.10,
de manera que
10.4 Efecto de la impedancia de la fuente (R,)
El resultado apoya la aseveracin anterior respecto a la reduccin en la ganancia con el incremento en Rx. Por medio de la ecuacin (10.9), si Rs = O 0 (fuente ideal de voltaje). Av- =A,,?,:
el cual se trata de un valor mximo posible.
La comente de entrada tambin se altera de la siguiente manera debido a la presencia de la
resistencia de la fuente:
EJEMPLO 10.3
En la figura 10.11 se ha aplicado una fuente con una resistencia interna al amplificador a
transistor con polarizacin fija del ejemplo 10.1 (figura 10.3).
a) Calcular la ganancia de voltaje Av, = Vo/VA.,Qu porcentaje de la seal aplicada aparece
en las terminales de entrada del amplificador?
b) Determinar la ganancia de voltaje Av, = Vo/V., usando el modelo r,
Solucin
a) El equivalente de dos puertos para la red aparece en la figura 10.12
R,,
0.5 kCl
%
I
-280.11
-280
11 V,
Vj
La ecuacin (10.9):
La ecuacin (10.8):
1I
v
Rz
A VI = 2 =
R, + RSA""Vs
Vi =
RiVS
Ri
+ Rs
--
Fimira
10.12 Sustitucin de la red
"
equivalente de dos puertos para el

transistor amoliiicador con
polarizacin fija de la figura 10.11.
1.071 kQ
1.071 kR
(-280.11)
0.5 kR
(1.071 kQ)VS
= 0.6817Vs
1.071 kR + 0.5 kR
o el 68.2% de la serial disponible alcanz al amplificador y mientras el 31.8% se perdi a

travs de la resistencia interna de la fuente.
Capitulo 10 Aproximacin a los sistemas. efectos de R, y R,
b)
Al sustituir el modelo re se obtiene el circuito eqcivalente de la figura 10.13. Resolviendo

V,, se obtiene
Vo = -(1001,)3 kR
de modo que
como antes
Figura 10.13 Sustitucin del circuito re equivalente para el ampliiicador a transistor de polarizacin
fijade la figura 10.11.

Se observa a travs del anlisis anterior que no se incluy R en la definicin de 2,para el
sistema de dos puenos. Desde luego, la resistencia "observada" en la fuente ahora es R.y+ Z,,
pero permanece como una cantidad asociada slo con la fuente aplicada.
Una vez ms en el ejemplo 10.3 podemos ver que se obtuvieron los mismos resultados con
la aproximacin de los sistemas y utilizando el modelo re. Desde lue_oo,si estn disponibles los
parmetros de dos puertos, stos deben aplicarse. En caso contrario, el mtodo para la solucin
es simplemente una cuestin de preferencia.
10.5 EFECTO COMBINADO DE R, y R,

Hasta ahora slo se han demostrado los efectos de Rs y de R, sobre una base individual. La
siguiente pregunta natural que surge es cmo afectar en la ganancia total la presencia de
ambos factores en la misma red. En la figura 10.14 se aplicaron una fuente con una resistencia
interna Rs y una carga RL a un sistema de dos puenos, para los cuales se especificaron los
parmetros Zi, AvsLyZo.Por el momento. se asumir que tanto Zi como Zo no estn afectados
por R, y Rs, respectivamente.
F i r a 10.14 Consideracin de los efectos de R, y de R, en la ganancia de un amplificador.
10.5 Efecto combinado de R, y R,
Se encuentra en el lado de la entrada

Ecuacin (10.8):
R,VS
V, =
R3
Rs
y en el lado de la salida
v,
RLA,,,V,
RL
Ro
Para la ganancia total Av, = Vo /VI, pueden desarrolla-se los siguientes pasos matemticos:
y sustituyendo las ecuaciones (10.11) y (10.12) se obtiene que

A"a =
RLA"~,
Ri
R, + Ro R, + Rs
Debido a que I = VilR. como antes,
o utilizando Is = V,I(Rr
+ Ri):
Sin embargo, Ii = Isde tal forma que tanto las ecuaciones (10.15) como (10.16) generarn el
mismo resultado. La ecuacin (10.14) indica con claridad que tanto la resistencia de la fuente
y de la carga reducirn la ganancia total del sistema. De hecho:
Mientras mayor sea ia resistencia de lo fuente y h menor la resistencia de la carga,
menor ser lo ganancia totnl de un amplificador.
Los dos factores de reduccin de la ecuacin (10.14) forman un producto que debe considerarse con cuidado en cualquier procedimiento de diseo. No es suticiente con asegurarse R,
es relativamente pequeo si se ignora el impacto de la magnitud de RL. Por ejemplo, en la
ecuacin (10.14). si el primer factor es 0.9 y el segundo es 0.2, el producto de los dos resultados ser un factor total de reduccin igual a (0.9)(0.2) = 0.18 el cual es cercano al factor ms
bajo. El efecto del excelente nivel de 0.9 se borr completamente debido al segundo multiplicando que es significativamente inferior. Si ambos fueran factores con un nivel de 0.9, el
resultado neto seria de (0.9)(0.9) = 0.81, el cual sigue siendo muy alto. Incluso si el primero
fuera de 0.9 y el segundo de 0.7, an sena muy respetable el nivel de 0.63. Por tanto, para una
buena ganancia total, deben evaluarse en forma individual y como un producto el efecto tanto
de R, como de R,.
Captulo 10 Aproximacin a los sistemas! efectos de R, y R,
Para el amplificador de una sola etapa de la figura 10.15, con RL = 4.7 kQ y

= 0.3 kR,
determinar:
a) Av,.
b) Av=V"1V~
C) A,.
Los parmetros de dos puertos para la configuracin de polarizacin fija son Zi = 1.071 kR,
Zc,=3kQ.yA,,xL =-280.11.
Solucin
a)
.,
Laecuacion (10.14): Av, =
"o
R.
= - R~
R, + R, RL + R"
A IXL
= 38.96
como aniba.
10.6 REDES BJT DE CE

La configuracin de polarizacin fija se ha utilizado a lo largo del anlisis de las primeras secciones de este captulo para mostrar con ms claridad los efectos de R, y de R,. En esta seccin
se examinan varias configuraciones CE con una resistencia de la carga y de la fuente. No se
Ilevar a cabo un anlisis detallado de cada configuracin porque siguen una trayectoria muy
similar a la que se demostr en ltimas secciones.
10.6
Redes BJT de CE
EJEMPLO 10.4
Polarizacin fija
Para la polaIizacin fija que se examin con detalle en las secciones recientes, aparecer el
modelo del sistema con una resistencia de la carga y de la fuente como se muestra en la figura
10.16. En general,
I
-r
i
-
--

polarizacin fija con Rs y RL.
Al sustituir la ecuacin (8.61, A ,,xL = -Rclre y Ro = R,,
pero
Si se sustituyera el modelo r por el transistor en la configuracin de polarizacin fija, se

obtendra la red de la figura 10.17. revelando que tanto Rc y R, estn en paralelo.
3pr<L
+- 'L
"'
+
~ ~ 1 1
R,
polarizacin fija con la sustitucin

del modelo re.
Para la ganancia de voltaje Av de la figura 10.16,
con
Captulo 10 Aproximacin a los sistemas: efectos de R, y R,
de forma que
Debido a que la carga est conectada a la terminal del colector de la configuracin de emisor
comn.
como se obtuvo anteriormente.
Polarizacin mediante divisor de voltaje

Para la configuracin con carga y polarizacin mediante divisor de voltaje de la fisura 10.18,
la carga se conecta una vez ms a la terminal del colector y Z permanece como
y para la impedancia de salida del sistema
f
Figura 10.18 Configuracin de polarizacin mediante divisor de voltaje con R, y R,
En el modelo de pequea seal, Rc y R, estarn de nuevo en paralelo y
Polarizacin CE con emisor sin desvo

Para la configuracin de polarizacin de emisor comn con emisor sin desvo de la figura
10.19, Z permanece independiente de la carga aplicada y
10.6
Redes BJT de CE
Figura 10.19 Configuracinde polarizacin en el emisor de emisor comn sin desvo can R y R,.
Para la impedancia de salida,
D
Z', = Rc
Para la ganancia de voltaje, la resistencia Rc estar una vez ms en paralelo con R, y
con
pero debe tenerse en cuenta que 1 = 1, = V,I(R, + Z) = V,IZ<
Retroalimentacin en colector
Para mantener la conexin de la carga a la terminal del colector, la siguiente configuracin que
se examinar es la configuracin de retroalimentacin en colector de la figura 10.20. En el
modelo de pequea seal del sistema Rc y RL estar de nuevo en paralelo y
*
Figura 10.20 Configuracin de retroalimentacin en colector con R, y RL.
con
La impedancia de salida
El hecho que A v en la ecuacin (10.30) sea una funcin de R, altera el nivel de Z, a partir del
valor sin carga. Por lo mismo, si no est disponible un modelo sin carga, debe modificarse el
nivel de Z, como se demostrar en el siguiente ejemplo.
El amplificador con retroalimentacin en colector de la figura 10.21 tiene los siguientes
parmeuos de sistema sin carga: A,L = -238.94, Z, = Rc RF = 2.66 kR y Z, = 0.553 kR,con
re = 11.3 Q y 13 = 200. Usando el mtodo de los sistemas, determine:
a) Ab.
b) A\,.
c) A,.
YV
Solucin
a) Para el sistema de dos pueflos:
con Z = pre
11-
R~
IAVl
11
kQ
= (200)(11.3 R) 180
131.42
10.6
-- -
Redes BJT de CE
---
EJEMPLO 10.5
El mtodo de los sistemas dar la configuracin de la figura 10.22 con el valor de 2 como si
estuviera controlado mediante RL y la ganancia de voltaje. Ahora se puede aplicar la ecuacin
de ganancia de dos puertos (con una ligera diferencia en Av debido a la aproximacin /31, IRr
en la seccin 8.7):
A,. =
R ~ A % L = (3.3 m)(-238.94)
3.3 kQ + 2.66 kQ
RL + Ro
i
r
+
+
va
Figura 10.22 El circuito

equivalente de ac para la red de la
0.853 kQ
VI
1\1
1
=
figura 10.21.
b) A", =
zi
A, =
zr %
0.853 kQ
5.
+
2.66 kn
0.6 kSl
= -1323
-238 91V,
(-132.3)
0.6 kQ
10.7 REDES EMISOR-SEGUIDOR

Los parmetros de impedancia de entrada y de salida del modelo de dos puertos para la red
emisor-seguidor son sensibles a la resistencia a la carga aplicada y de la resistencia de la fuente. Para la configuracin de emisor-seguidor de la figura 10.23, el modelo de pequea seal
aparecera como se muestra en la figura 10.24.Para la seccin de entrada de la figura 10.24, se
desprecia la resistencia R, debido a que por lo general es mucho mayor que la resistencia de la
11
11
'"
l
RL
Vo
C?

emisor-seguidor con R, y RL.
484
--
ze
Captulo 10 Aproximacin a los sistemas:efectosde Rsy R,
emisor-seguidor de la figura 10.23

despus de la sustitucin del
circuito y equivalente.
"'
fuente de un circuito Thvenin equivalente para la configuracin de la figura 10.25 y que dada
simplemente Rs y V,como se muestra en la figura 10.24. Desde luego, si los niveles de comente deben determinarse como ti en el diagrama original, se incluye el efecto de RE
Al aplicar la ley de voltaje de Kirchhoff al circuito de entrada de la figura 10.24 se obtiene
de manera que
Thvenin
"S
Ib =
Rr +
Pre
(p + l)R;
circuito equivalente a Thvenin

para el circuito de entrada de la
figura 10.23.
Al establecer te,se tiene que

1,
=(P.
iP
l)lb =
Rs +
+ l)V,
+
(P +
1)R;
Al utilizar P + 1 G P se obtiene
Al dibujar la red para "ajustar" la ecuacin (10.34) se obtiene la configuracin de la figura

10.26a. Por otro lado, en la figura 10.26b se han separado R E y la resistencia de la carga RL,
para permitir una definicin de Zoe 1,.
R.,
+r,
o
1 1 +
1
Va
(a)
lb)
Entonces se puede obtener la ganancia de voltaje de manera directa a partir de la figura

10.2Sa utilizando la regla del divisor de voltaje.
10.7 Redes emisor-seguidor
Figura 10.26 Redes resultantes

de la aplicacin de la ley de
voltaje de Kirchhoff al circuito de
entrada de la figura 10.24.
Al hacer Vs = O y resolviendo Zo se obtiene
Para la impedancia de entrada,
Zb = E r e + R)
z; = R,llzb
Para las condiciones sin carga, la ecuacin de ganancia es
mientras que para las condiciones con carga,
EJEMPLO 10.6
Para la configuracin emisor-seguidor con carga de la figura 10.27 con la resistencia de la

fuente y los siguientes parmetros de dos puertos sin carga: Z, = 157.54 kR,Zo = 21.6 R y
AvNL= 0.993 con re = 21.74 R y P = 65, determinar:
a) Los nuevos valores de Z y de Zo como se calculan mediante la carga y Rs, respectivamente.
b) A, utilizando el mtodo de los sistemas.
c) A, por medio del mtodo de los sistemas.
d) Ai = IO/I<
Solucin
La ecuacin (10.37):
Zi = RB 11 P(re + RE 11 R,)
contra 157.54 kR (sin carga).
contra 21.6 R (sin RJ.

O) Al sustituir la red equivalente de dos puertos se obtiene la red equivalente de pequea
seal de la figura 10.28.
con A, = 2 5 0.98
"t
Figura 10.28 Circuito equivalente de ac a pequea seial para la red de la figura 10.27
10.8 REDES CB
En la figura 10.29 aparece un amplificador de base comn con las resistencias de la carga
aplicada y de la fuente. El hecho de que la carsa se encuentra conectada entre las terminales de
la base y del colector la asla del circuito de entrada y Zipermanece esencialmente igual para
condiciones sin carga o con carga. El aislamiento que existe entre los circuitos de entrada y de
salida tambin mantiene a Z, en un nivel fijo aun cuando pueda cambiar el nivel de Rs.Ahora,
la ganancia de voltaje se determinar mediante
Figura 10.29 Configuracin de base comn con R, y R,
(10.39)
y la ganancia de comente:
EJEMPLO 10.7
Para el amplificador de base comn de la figura 10.30. los parrnetros de dos puenos sin carga
son (utilizando a- 1) Zi E re = 20 a, A = 250 y Zo= 5 kR. Con el modelo equivalente de dos
puertos, determine:
a) A,.
b) 4,.
c) Ai.
"XL
Solucin
a)
En la figura 10.31 aparece la red equivalente de pequea seal.
Figura 10.31 Circuito equivalente d e a c a pequea seial para la red de la figura 10.30
Captulo 10 Aproximacin a los sistemas: efectosde R, y RL
A,,
R,/IR,
=
5 k ~ 1 / 8 . 2 k n- 3.106kQ
20 n
20 n
Se observa una ganancia relativamente baja debido a una impedancia de la fuente mucho mayor que la impedancia de entrada del amplificador.
-0.379
la cual es significativamente menor a 1 debido a la divisin de la comente entre R, y R,
=
10.9 REDES FET

Como se observ en el captulo 9. el aislamiento que existe entre la compuena y el drenaje o la
fuente de un amplificador a FET asegura que los cambios en R, no afecten el nivel de Zi y que
los cambios en Rseno afecten a R,. Por tanto:
El modelo de dos puertos sin carga de la figura 10.2para un amplificador a FET no
est afectado por la resistencia de carga aplicada y por la fuente.
Resistencia de fuente con desvo
Pira el amplificador a FET de la figura 10.32, la carga aplicada aparecer en paralelo con RD
en el modelo de pequea seal, lo cual dar por resultado la siguiente ecuacin para la ganancia con carga:
Figura 10.32 Amplificador JFET con R,, y R,
10.9 Redes FET
--
--
El nivel de impedancia permanece en
Resistencia de fuente sin desvo

Para el amplificador a FET de la figura 10.33 la carga aparecer de nuevo en paralelo con RD y
la ganancia con carga se convierte en
con
Y
t;T{L:T
r",
K C G
+Y- q,
Figura 10.33 Amplificador JFET
con R, sin derivacin.
EJEMPLO 10.8
Zi
RG
Rs
zo
~~~~.~
--
Para el amplificador a FET de la figura 10.34. los parmetros de dos puertos sin carga son
A isL =-3.18,Z=R,I/~~=239kRyZ~=2.4kR,cong~=2.2mS.
a) Por medio de los parmetros de dos puertos de arriba, determinar Ay y A v , .
b) Con la ecuacin (10.44), calcule la ganancia con carga y comprela con el resultado del
inciso a.
490
Solucin
En la figura 10.33 aparece la red equivalente a pequea seal y
Figura 10.35 Circuito equivalente de ac a pequea seal para la red de la figura 10.34.
b)
La ecuacin (10.44): A, =
-g,,,(R,JIRL)
-2.105
como arriba
Fuente-seguidor
Para a confi:uracin fuentc-seguidor de la figura 10.36. el nivel de Z, es independiente de la
magnitud de R, y est determinado mediante
Figura 10.36 Configuracin de fuente-seguidor con R,,, y R1.
10.9 Redes FET
La ganancia de voltaje con carga tiene el mismo formato que la ganancia sin carga con RS
reemplazada por la combinacin en paralelo de R, y R,.
El nivel de la impedancia de salida est determinado segn el captulo 9:
el cual revela una insensibilidad a la magnitud de la resistencia de la fuente R,cn.
Compuerta comn
Aunque la configuracin de compuerta comn de la figura 10.37 sea un tanto diferente a aquellas que se describieron anteriormente respecto a la colocacin tanto de R, como de R,,. los
circuitos de entrada y de salida permanecen aislados y
La ganancia de voltaje con carga est dada mediante
Figura 10.37 Configuracinde compuerta comn con R,,, y R,.
10.10 TABLA RESUMEN

Ahora que ya se han examinado con cierto detalle los amplificadores a BIT y FET con carga
y sin carga (captulos 8 y 9). en la tabla 10.1 se proporciona una revisin de las ecuaciones que
se desarrollaron. Aunque todas las ecuaciones son para la situacin con carga, con la eliminacin de R, se obtienen las ecuaciones para la situacin sin carga. Lo mismo sucede para el
efecto de R, (para los BJT) y de RSe(para los JFET) sobre Z,. En cada caso la relacin de la
fase entre los voltajes de entrada y de salida tambin se ofrecen para establecer una rpida
Capituio 10 Aproximacin a los sistemas: efectos de R, y R,
referencia. Un repaso de las ecuaciones revelar que el aislamiento provisto por el JFET entre
la compuerta y el canal por medio de la capa de SiO? ocasiona una serie de ecuaciones menos
complejas que aquellas que se encontraron para las configuraciones BJT. El vnculo proporcionado mediante 1, entre los circuitos de entrada y de salida del transistor amplificador BJT
aade un toque de complejidad a algunas de las ecuaciones.
10.10 Tabla resumen
TABLA 10.1 Resumen de configuracionesde transistores (A,,, Z;, Z,J (continuacin)
494
10.10 Tabla resumen
495
10.11 SISTEMAS EN CACCADA

El mtodo de los sistemas de dos puertos resulta muy til para los sistemas en cascada tales
como los que aparecen en la figura 10.38. donde Av,.Av?,Av;. y as sucesivamente. son las
ganancias de voltaje de cada etapa bajo condiciones de carga. Esto es. Av,est determinada
con la impedancia de entrada para Av< que acta como la carga sobre A,,,.Para A,,. A , , determinar la potencia de la seal y la impedancia de la fuente en la entrada paraA\; La ganancia
total del sistema determina entonces el producto de las ganancias individuales de la siguiente
manera:
AY , . = Ai,. A . A . . . .
P:
(10.53)
Y ;
y la ganancia total de corriente mediante
No importa qu tan perfecto sea el diseo del sistema. la aplicacin de una ca&.a en un
sistema de dos puertos afectar la ganancia de voltaje. Por tanto, no existe la posibilidad de una
situacin donde A",. A,,,, y as sucesivamente, como en la figura 10.38 sean slo los valores sin
carga. Es importante considerar la carga de la etapa siguiente. Los parmetros sin carga se
pueden utilizar para calcular las ganancias con carga de la figura 10.38, pero la ecuacin (10.53)
requiere los valores con carga.
- -1
.
+ --
/vn2=v,,
.Y,,=v,,
Y,
&
- o--
A ui
20 ]
Av,
-----1
-7Z,>?'
z,:
-O- -
zz= 2,
)----------E
----A
2s2
Z,,?
u-----
I
-1
A"*
RL V,.
r-----
r --------- 1
z',,
z., = z,,
Figura 10.38 Sistema en cascada

-
EJEMPLO 10.9
p~
--
El sistema de dos etapas de la figura 10.39 utiliz una configuracin de transistor emisorseguidor antes de una configuracin de base comn para asegurar que el mximo porcentaje de
la seal aplicada aparezca en las terminales de entrada del amplificador de base comn. En la
figura 10.39 se proporcionan los valores sin carga de cada sistema, con excepcin de Z, y de Z,,
para el emisor-seguidor, los cuales son valores con carga. Determinar para la configuracin de
la figura 10.39:
a) La ganancia con carga para cada fase.
b) La ganancia total del sistema, A,, y A,,.
c) La ganancia total de comente del sistema.
d) La ganancia total del sistema en el caso de que se eliminara la configuracin emisorseguidor.
figura 10.39 Ejemplo 10.9.
Solucin
a) Para la configuracin emisor-seguidor. la ganancia con carga es
ZA
O
"
'
"
'""
Z,.+Z,>,
(26 R)(I)l',,
26Q+12Q
0.684V,,
Para la configuracin de base comn
"' -"S
0.025
con
""
--
147.97
de arriba
",
Por tanto, la ganancia total es aproximadamente 25 veces mayor con la configuracin emisorseguidor para acoplar la seal en la entrada del amplificador. Sin embargo, considrese que
la importancia de la impedancia de salida de la primera etapa fue relativamente parecida a la
impedancia de entrada de la segunda etapa. o en caso contrario la seal se hubiera "perdido"
una vez ms debido a la accin de divisor de voltaje.
10.12 ANLISIS POR COMPUTADORA

El anlisis por computadora en esta seccin incluye una evaluacin mediante PSpice de la
respuesta de un amplificador BJT y FET con carga y con la resistencia de la fuente. La red BJT
de la figura 10.40 utiliza la misma configuracin sin carga que se examin en el anlisis mediante PSpice en el captulo 8, donde la ganancia sin carga fue de 350.4. Los nodos estn
identificados en la figura 10.40 y aparecen en la descripcin de la red en el archivo de entrada
de la figura 10.41. Se observa en la descripcin del transistor que IS es el valor seleccionado de
5 X 10-15 A. como se present en el capitulo 8. Adems, se observa la utilizacin de una
resistencia muy grande (esencialmente un circuito abierto) del nodo 4 a la tierra con objeto de
Figura 10.40 Delinicin d e los

nodos de una configuracin
mediante divisor de voltaje
con Rs y R,.
W T Voitage-Vivider Bias Conf;$uraZiaB v:t!i
Tlc;.
Lc.4~)
CIRCUIT DESCRIPTION
.ti>*
*.
R s aad a
*t.t**~*t**+t**......<)**tt**..t*****,*.*,~.*,*~**..**.****.*~**+*,.~..~**
VCC 5 O DC 22V
RE1 5 2 56K
R92 2 O 8.2K
RL 7 O 10X
Ql 3 2 1 QMODEL
.MODEL QUODEL NPN(EF=90 IS=5E-15)
.OP
-.AC LIN 1 lOKH lOKH
.PRINT A C VU(3) W ( 7 ) VM(4)
-0PTIONS NOPACE
END
~
@JT ROVEL PAPANETERS

QHODEL
NPN
IS
5.000000E-15
Bf
90
e*,.
.*.
NODE
(
Figura 10.41 Anilisis mediante

~ < p i c edel amplificadcir BJT d e la
figura 10.40.
498
SMALL SICNAI. BIAS SOLllTlON

VOLTAGE
NODE
VOLTAGE
1)
2.0235
(
21
2.7039
5)
22.0000 (
6)
0.0000
VOLTACE SOURCE CURRENTS

IAYF.
CURRENT
-1.679E-03
VCC
- VS
0.000EtOO
TOTAL POWER DISSIPATION
~
TEMPERATURE =
NODE
VOLTAGE
(
3)
12.9280
7)
0.0000
3.69E-02
WAlTS
Capitulo 10 Aproximacin a los sistemas: efectos de R, y R,
27.000 DEG
NOUE
(
VOLTAGE
4)
0.0000
*e+*
o r ~ i ( ~ ~ zP1O I. N1T~ INIORMATION
CBC
O. 00Et00
C3X
CJS
O.OOE+O(i
0.00E+OO
TEMPERATURE =
27.000
DEG C
TEIEPEmTURE =
27.000
DEG C
~ i ~ ~ h +.00E+0:
c
?T
E.ZlEb17
IiC At:AI-S:S
FRZC
VM:?:
1.000Er04
1.4622-01
**e-
VE (7)
1.4625-01
V!3(C)
7.0075-04
ascgiirar una trayectoria de dc a:ierra para el capacitor (un requisito de PSpice). La instruccin
PRINT incluye una solicitud para la magnitud del vokaje en los nodos 3. 7 y 4 para una seal
de entrada de 1 mV.
Se observa en la solucin para la pnlarizacin que los nodos 4.6 y 7 tienen una respuesta
de 0 V debido al aislamiento ofrecido por los capacitores. El nodo 5 es de 22 V :al como debe
ser y VF = 2.0235 V. V8 = 2.7039 V y V<. = !2.9280 V son similares a la solucin en dc del
capitulo 8.
El anlisis en ac indica que V 2y Vi tienen en esencia el mismo nivel porque los capacitores
ofrecen un vinculo directo de impedancia mnima de un nodo al orro en la frecuencia que se
aplic. Su magnitud revela una sanancia de 146.2 comparada con una ganancia sin carga de
350.4. La magnitud de V4 indica que ei 30% (0.3 mV) cie ia seal que se aplic se perdi a
travs de a resistencia de la fuente de 0.6 k l l .
Por mero inters. ahora se caicular Iasanancia del vo!taje con carsa y se har unicomparacin con la solucin de PSpice de 146.2.
-144
la cual se compara de manera muy favorable con el -146.2 que se obtuvo anteriormente al
utilizar PSpice.
El amplificador a FET con carga por analizar aparece en la figura 10.42. Se trata de un
sistema tratado en el captulo 9 y modificado para mostrar los efectos de RScny de R,. La
descripcin del JFET de la fixura 10.43 indica que VTO = Vp~(apa_a,o,
= V P= -4 V y la beta
definida mediante IDss/ 1 V p p = 6.25 X lo4 AIV?. El aislamiento proporcionado por los
capacitores es obvio una vez ms a panir de las soluciones para la polarizacin para V,. V? y
V,. En realidad. Vj = 67.14 x 10" V es casi igual a O V para cualquier propsito prctico. E1
nodo 6 se encuentra a 18 V como se defini en la fuente dc y V D= 5.6862 V y VE = 1.0075 V
i ~ u acomo
l
lo propone el anlisis dc.
+
"'
3.3 kn
% l mv
Figura 10.42 Definicin d e los nodos de un JFET amplificador que tiene una resistencia de la iuente
d e R,,: y una resistencia d e la carga d e R,.
JFFi ac M p l i t i e r ot F i g . 1 0 . 4 2
..
*s.*
CIRCUIT OESCRIPTION
**.***....*...*.t..*tttt.*******.*.*.*..*..*.***.****44**..*****.***..
-.. . -
- --
. M O E L J F E T N J F VTO=-4V
VSIG 1 o~ AC lnv
RSIG 1 2 600
BFfA-6.25E-4
RL 7 O 3.3s
~
..
.AC LIN 1 lOKH lOKH

.PRI<INT AC V ( 1 ) V ( 3 ) V ( 4 ) V ( 5 ) V ( 7 )
-0PTIONS NOPAGE
.EWD
Figura 10.43 Anlisis mediante PSpice del JFET amplificador de la figura 10.42
"'*
J u n c t i o n FET WODEL PRRAMETERS
JFET
NJF
YPO
BETA
t*t
HODE
(
(
-4
625.000000E-06
SWLL SIGNAL BIAS SOL'VTION

VOLTAGE
NOCE
VOLTAGE
1)
0.0000
(
21
0.0000
5)
1.0075
(
6)
18.0000
TEMPERATURE =
NODE
VOLTAGE
3)57.14E-O6
(
7)
0.0000
(
27.000
(
NOOE
4)
DEG c
VOLTAGE
5.6862

NAUE
CIRRElJT
VDD
-5.597E-03
CI.OOOE+OO
VSIG
TOTAL POWER DISSIPATiON
1.01E-01
OPERATING P31NT INFORMATION
lis.*
TEnPERATURE =
27.000 DEG C
31
NmE
NODEL
ID
WATTS
JFET
5.60E-03
-l.OlE+OO
4.68EC00
VGS
VDS
t*tt
. .
V(3)
9.999E-04
AC ANALYSIS
FReC2
1.000E+O4
Vti)
1.OOOE-03
TMPERhTURE =
27.000 DEG C
Vt4)
V(J)
V(7)
4.9378-03
1.488E-06
4.937E-03
La solucin en ac indica que V, = V , (los capacitores se encuentran en su estado de corto

con una magnitud de 4.937 mV para una ganancia de 4.937 para A, deSido a que la seal aplicada es de l mV.
Ahora se verificarn los resultados mediante las ecuaciones desarrolladas en el capitulo 9.
circuito equivalente)
= 3.75 mS
para comparar con el 3.74 mS en la descripcin del JFET de la salida en PSpice.
A, =
-g,(R,
/ 1 R,)
11
= -(3.75 mS)(2.2 kR 3.3 kR)

= -(3.75 mS)(1.32 kR)
=
-4.95
que debe ser comparada con el 4 . 9 3 7 arriba.

PROBLEMAS
10.3 Efecto de la impedancia de carga (RJ

1. Para la cnfi,ouracin de polariracin fija de la fizura 10.4::
al Determine A, ,; Z, y Z,,.
b) Trace el modeli) de dos puertos de la fi;ura 10.2 son los parimctros devinido\ en el inciso r i .
CI Calcule la panancia A, utilizando ei modclo del inciio O y la ecuaci6n (10.3).
d ) Determine la ganancia de corrieiite utilizando la ecuacin (1 0.6).
el Determine A , . Z, y Z,,.utilizando el niodelo i; y compare con las soluciones anteriores.
Figura 10.44 Problemas l . ? y 3
* 2.
a) Dibuje las rectas de caes de ac y dc para la red que est en la fizura 10.4: sobre las caracterislicas de la fixura 10.45.
b) Calcule el valor de pico a pico de 1 y de V c 6a partir de la zrfica en caso de que V, texra tin
valor pico de 10 mV. Determine la ganancia de voltajr A = V,,/V,y compare con la soluci6ri
que se obtuvo en el problema l.
3. a) Determine la zanancia de vo1ta;e A,, para la red de la fizunt 10.44 para R, = 1.7 kR. 2.2 kR y
0.5 kR..Cul es el efecto de disminuir los niveles de R , en la ganancia de voltaje?
b) , C m o cambiarn Z,.Z,, y A, con la disminucin de los valores de R,?
\ , ~
10.4 Efecto de la impedancia de la fuente (Ra
" 4.
Para la red de la fisura 10.16:

a) Determine A, ,,. Z, > Z,,.
bi Dibuje el modelo de dos puertos dc la figura 10.2 con los parmetros que se determinaron en
el inciso a .
c) Determinc A , utilizando los resultados del inciso b.
d) Calcule A, ,.
e) Determine A, utilizando el modelo r' y compare los resultados con los que se obtuvieron en
el inciso a.
f ) Cambie R$a I kC2 y determine A , . Cmo cambia A, con el niisel de R,'?
8) Cambie R, a 1 kR y determine A, ,. Cbmo cambid A , ,con el nivel de R$'?
h) Cambie Rs a 1 kR y determine A, ,!. Z, y Z,,.
,Cmocambian con el nivel de R,?
10.5 Efecto combinado de R, y RL
* 5.

a) Determine A
Z y Z,,.
b) Trace el modelo de dos puertos de la figura 10.2 con los parmetros que se determinaron en el
inciso a.
C ) Determine A, y A,
d) Calcole A,.
e) Cambic R,, a 5.6 kR y determine A , , .Cul es el efecto de cambiar los niveles de R, sobre la
ganancia?
f ) Cambie Rs a 0.5 kR (con R, en 2.7 kR)y haga sus comentarios sobre el efecto de reducir R,
sobre A , , .
g) Cambie R, a 5.6 kn y R* a 0.5 kR y determine los nuevos valores de Z, y Z,,. Cmo se ven
afectados los pardmetros de impedancia al cambia los niveles tanto de R , como de R;?
Figura 10.47 Problemas 5,17 y 21
Problemas
10.6 Redes BJT de CE

6. Para la confYuracin con divisor de voltaje de la figura 10.48:
a) Determine A, 2,y Zc,.
b) Dibuje el modelo de dos puertos de la figura 10.2 con los parmetros que se determinaron en
el inciso a.
c) Precise la ganancia A v utilizando el modelo del inciso O.
d) Calcule la ganancia de comente A,.
e) Determine A , 2,y Z utilizando el modelo i;,y compare las soluciones.
Figura 10.48 Problemas 6 . 7 y 8.
* 7.
a) Dibuje las rectas de carga de dc y ac para la red de la figura 10.48 sobre las caractensticas de
la figura 10.45.
b) Calcule el valor de pico a pico de Ic y de Vm a panir de la grfica en caso de que V , tenga un
valor pico de 10 mV Determine la ganancia de voltaje A v= Vo/V, y compare con la solucin
que se obtuvo en el problema 6.
8. a) Determine laganancia de voltaje A, para la red de la figura 10.48cuando R, = 4.7 kR,2.2 kQ y
0.5kR.;Cul es el efecto de disminuir los niveles de R, sobre la ganancia de voltaje?
Zo y A, con la disminucin de los valores de R,?
b) Cmo cambiarn Zi.
\L
9. Para la red de emisor estabilizado de la figura 10.49:

a) Determine AvsL,Z, y Zo.
b) Trace el modelo de dos puertos de la figura 10.2 con los valores que se determinaron en el
inciso a.
c) Determine la ganancia Av y A, ;
d) Cambie Rsa 1 kQ. ;Cul es el efecto sobre Av sL, Z y Z,?
e) Cambie Rra 1kR y calcule A, y A, ,. ;Cul es el efecto de aumentar los niveles de R, sobre A,
Y Av,?
4
10.7 Redes emisorseguidor
* 10.
Para la red de la fisura 10.50:

a) Determine A ,,.Z, y Z,,.
bi Trace el modelo de dos puertos de la figura 10.2 con los valores que se determinaron en el
inciso a.
C ) Determine la ganancia A, y A,, .
d) Cambie R, a 1 kCl y determine A , y A, .Cul es el efecto de aumentar los valores de R6sobre
las ganancias de voltaje?
e Cambie R, a 1 kR y determine .A,,, .Z ) Z,,.Cul ser el efecto de aumentar los niveles de R,
sobre los parmetros?
D Cambie R, U 5.6 kC2 ;R) detemine A, > A , , . ~ C u d ea
l el efecto de aumentar los valores dc R,
sobre las canancias de voltaje? .Mantenga R, en su nivel orisinal de 0.6 kR.
4Figura 10.50 Problemas 10. 18 y 22.
10.8 Redes CB
* 11.
Para la red de base comn de la fisura 10.51:

a) Determine Z,.Z,, y A, ,;
b) Trace el modelo de dos puertos de la figura 10.2 con los parmetros del inciso a .
C) DeIermine la ganancia A ? y A, , .
d) Determine A, ).Av, utilizando el modelor, y compare los resultados con los que se obtuvieron
en el inciso c.
e Cambie R, a 0.5 kQ y R, a 2.2 kR y calcule A, y A,, ,. ;Cul es el efecto de cambiar los niveles
de R* ) R, sobre las ganancias de voltaje?
f) Calcule Z,, si se cambia R, a 0.5 k n cuando todos los dems parmetros permanecen como en
la figura 10.51. ;Cmo se afecta Zv al cambiar los niveles de R>?
g Determine Z cuando se reduce R, a 2.2 kn.iCuil es el efecto de cambiar los niveles de R,
sobre la im~edanciade entrada?
Problemas
g
* 12.
10.9 Redes FET
Para la red JFET de autopolarizacin de la figura 10.52:

a) Determine A
Z y Z<,.
b) Trace el modelo de dos puertos de la figura 10.2 con los parmetros del inciso a .
C) Determine A ) y A v ;
d) Cambie R, a 6.8 kR y R-,, a 1 kR y calcule los nuevos niveles de A, y Av,. iCmo se afectan
las ~ananciasde voltaje debido a los cambios en RScy K,'!
e) Para los mismos cambios del inciso d calcule Z, y Z<,. Cul es el impacto sobre ambas
impedancias?
Figura 10.52 Problemas 12.20 y 23
13. Para la red fuente-seguidor de la figura 10.53:

a) Determine A, Z y Zo.
b) Trace el mod& de dos puertos de la figura 10.2 con los parmetros del inciso o.
C ) Determine A, y Ay:
d) Cambie R, a4.7 kR y calcule los nuevos niveles de A, y AL,. Cul es el efecto de aumentar los
niveles de R, en ambas ~ananciasde voltaje?
e) Cambie Rhea 1 kR (con R, en 2.2 kR) y calcule A v y A ? , .Cul es el efecto de aumentar los
niveles de Rs, en ambas ganancias de voltaje?
Cambie
R, a4.7 kR y Rreha 1 kR y calcule Z, y Z". Cul es el efecto sobre ambos parmetros?
0
* 14.
Para la red de compuena comn de la fisura 10.54:

a) Determine A, ,L. Z, ). Z!,.
b) Trace el modele dc dos puertos de la figura 10.2 con los parmetros del inciso ri.
C J Determine A , y A, y
d ) Cambie RL&2.2 k R y c ~ I c ~ I ey. A
4 ,~,. <,CwIes el efecto de cambiar el nivel deR,.sobre ambas
eanancias dc i'oitaje!
e) Cambie R\c, a 0.5 kR (con R, en 4.7 kR) y calcule A, y A;, . ,Cul es el efecto de cambiar c!
nivel dc R,,, en ambas yanancias de voltaje'?
f ) Cambie R, a 2.2 kR y R>c,a 0 5 kR y calculeZ, y 2.
,Cul es el efecto sobre ambos parmetioc?
10.1 1 Sistemas en cascada
" 15.
Para el sistema e2 cascada de la figura 10.55 con dos estados idnticos. calcule:
a) La ganancia del voltaje con carga en cada fase.
b) La ganancia total del sistema. A, y A,, ,.
c) La ganancia de comente con carga en cada fase.
d) La ganancia total de corriente del sistema.
e) Cmo se afecta2, debido 21 segundo estado y R,.
f ) Cmo se afectaz, debido al segundo estado y R.>.
g) La relacibn Ue la fase entre V,, y V,.
Amplificador de
emisor comn
Z,= 1 kfl
z,, = 3.3 rn
4
.
emisor comn
Z,= 1 k n
zo= 3.2 kn
.z2
Problemas
--
~-
* 16.
Para el sistema en cascada de la figura 10.56, determine:

a) 1.a ganancia del voltaje con carga en cada fase.
b) La zanancia total del sistema A<y Ay ;
C) La ganancia de comente con carga en cada fase.
d) La ganancia total de comente del sistema.
e) Cmo se afecta Z debido al segundo estado y R,.
0 Cmo se afecta Z, debido al s e p n d o estado y R.,.
g) a,! relacin de la fase entre V, y V,.
FA-=Emisor-seguidor
Amplificador de
emisor comn
q=jOkQ
zr=i.?i;n
", 2,
Z,, = 4.6kQ
zO=zon
AVhL = - M 0
20,
z:?
g 10.12
Anlisis por computadora
17. a) Escriba el archivo de entrada para PSpice para la red de la figura 10.47 y solicite el nivel de C'"
para V , = 1 mV. Suponga una frecuencia de I kHz para los elementos capacitivos.
b) Desarrolle el anlisis y compare con el nivel de A v , para el problema 5.
18. Repita el problema 17 para la red de la figura 10.50 y compare los resultados con aquellos del
problema 10.
problema 11
problema 12.
*Los asteriscos indican riroblemas ms difciles
Captulo 10 Aproximacin a los sistemas: efectos de Rs y R,
Respuesta
en frecuencia
de transistores BJT
y JFET
Hasta ahora, el anlisis se ha limitado a una frecuencia particular. Para el amplificador es una
frecuencia que normalmente permite ignorar los efectos de los elementos capacitivos. reduciendo
asiel anlisis sobre aquel que incluye nicamente elementos resistivos y fuentes de las variedades
independientes y controladas. Ahora, investigaremos los efectos que causan sobre la frecuencia
los elementos capacitivos ms grandes del circuito en el extremo de las frecuencias bajas, y los
elementos capacitivos pequeos del dispositivo activo en las frecuencias altas. Debido a que
este anlisis se extender a travs de un amplio rango de frecuencias, se usar la escala
loga~tmica,as como sus definiciones. Debido a que la industria emplea, por lo general, una
escala de decibeles en sus grficas de frecuencia, se presenta el concepto de decibeles ms
detallado. Las similitudes entre los anlisis de respuesta a la frecuencia de los BJT y los FET
permiten que se les trate en el mismo captulo.
1 1.2 LOGARITMOS
No es posible escapar a la necesidad de sentirse cmodo con la funcin logartmica. El graficado
de una variable entre lmites amplios, la comparacin de niveles sin enormes cifras y la
identificacin de niveles de particular importancia en el diseno, revisin y procedimientos de
anlisis, son caractensticas positivas del uso de la funcin logantmica.
Como primer paso para aclarar la relacin entre las variables de una funcin logartmica.
considere las siguientes ecuaciones matemticas:
Las vaiables a , b y x son las mismas en ambas ecuaciones. Si a se determina elevando la

base b a la potencia x, la misma x ser el resultado si se toma el logaritmo de a a la base b. Por
ejemplo, si b = 10 y x = 2,
pero
x = lo;,, a = lo:,o
100 = 2
En otras palabras, si se pidiera encontrar la ~otenciade un nmero que diera como resultado un
nivel particular, como el que se muestra a continuacin:
CAP~TULO
11
el nivel de x podra ser determinado usando logaritmos. Esto es.
En la industria elctricdelectrnica. y para la mayor parte de la investigacin cientfica. la

base en la ecuacin logartmica se limita a 10 y al nmero e = 2.71828...
Los logaritmos de base 10 son llamados logarirmos comunes y los logaritmos base e se les
conoce como logarirmos naturales. Resumiendo:
Logaritmo comn: x = log,, a
(1 1.2)
Logaxitmo natural: y = lo-=e a
(11.3)
Los dos estn relacionados por
En las actuales calculadoras cientficas. el logaritmo comn est indicado, por lo general. por
natural por la tecla
EJEMPLO ' 11.1
Usando la calculadora determine el logaritmo de los si~uientesnmeros en la base indicada.

a) 1ogi0106.
b) lo& e3.
C) .10gio 1 w .
d) loge e-'.
Solucin
Los resultados del ejemplo 11.1 revelan con ms claridad cmo el logaritmo de un nmero
elevado a una potencia es simplemente la potencia del nmero. si es que el nmero es igual a
la base del logaritmo. En el siguiente ejemplo. la base y la variablexno estn relacionadas por
una potencia entera de la base.
EJEMPLO 11.2
Con la calculadora determine el logaritmo de los siguientes nmeros:

a) 1 0 g , 64.
~
b) log, 64.
c) loglo 1600.
d) los,, 8000.
Solucin
Obsrvese que en los incisos a y b del ejemplo 11.2 los logaritmos loglo a y log, a estn
relacionados como lo define la ecuacin (1 1.4).Adems, ntese que el logaritmo de un nmero
no se incrementa en la misma forma lineal que el nmero. Esto es. 8000 es 125 veces ms
grande que 64. pero el logaritmo de 8000 es slo 2.16 veces ms grande que la magnitud del
logaritmo de 64. revelando con esto una relacin extremadamente no lineal. La tabla 1 1 .l
muestra con mayor claridad cmo se incrementa el lo_oaritmode un nmero slo como el
Captulo 11 Respuesta en frecuencia de transistores BST y JFET
exponente del nmero.Si se desea el antilogaritmo de un nmero se emplean las funciones de

la calculadora lo* o e'.
TABLA 11.1
EJEMPLO 11.3
Usando una calculadora, determine el antilogantmo de las siguientes expresiones:

a) 1.6 = l o ~ , , a .
b) 0.04 = log, a.
Solucin
a) a = 101.6
Teclas de calculadora:
y a = 39.81
b) a = e004
Teclas de calculadora:
r l
m(m
Debido a que el resto del anlisis de este captulo emplea el logaritmo comn, revisemos
ahora unas cuantas propiedades de los logaritmos empleando solamente el logantmo comn.
Por lo ~eneral,las mismas relaciones son ciertas para los logaritmos de cualquier base.
Como lo muestra mejor la tabla 11.1, debido a que 100 = 1,
1-
log,, - = lo:,,
-l
~ g , ~
que para el caso especial de a = 1 se conviene en

(11.7)
revelando que para cualquier b mayor de 1 el Iogantmo de un nmero menor que 1 siempre es
negativo.
En cada caso, las ecuaciones que empleen logaritmos naturales tendrn el mismo formato.
f
EJEMPLO 11.4
Usando una calculadora determine el logaritmo de los siguientes nmeros:

a) 1og1,0.5.
4000
b) Iog,,
250
C) Iog1, (0.6 x 30).
Solucin
1og1,4000 - log,, 250 = 3.602 - 2.398 = 1.204
4000
= 10% 16 = 1.204
Verificacin: lag,,
250
c) logl00.6 + 1ogl030 = -0.2718 + 1.477 = 1.235
Verificacin: log,, (0.6 x 30) = log,, 18 = 1353
b)
--
,,
El uso de escalas logarftmicas puede expandir significativamente el rango de variacin de

una variable particular en una grfica. La mayora del papel para grficas disponible es de la
variedad semilogaritmico o logaritmico (105-10:). El trmino semi (que significa la mitad)
indica que solamente una de las dos escalas es logartmica y. en cambio, lo~artmicoindica que
ambas escalas son logaritmicas. En la figura 11.1 apzrece una escala semilogm'tmica. Obsrvese que la escala vertical es lineal con divisiones iguales. El espaciado entre las lneas de la
grfica logantmica se muestra en la grfica.
r 30%
1 0 g , ~2 = 0.3010
log,, 9 = 0.9543
log,, 8 = 0.9031
loa,,, 7 =0.8451
Figura 11.1 Papel para grfica sernilogaritrnica
Capitulo 11 Respuesta en frecuencia de transistores BJT y JFET
El logaritmo de 2 en base 10 es aproximadamente 0.3. La distancia de 1 (Iog,, 1 =O) a 2 es por

tanto el 30% de la distancia. El logaritmo de 3 en base 10 es 0.477 1, o casi el 48% de la distancia
(casi la mitad de la distancia entre los incrementos de potencias de 10 en la escala logatmica).
Debido a que log,, 5 G 0.7. est marcado en un punto al 70% de la distancia. Ntese que entre
cualquier de los dos dgitos aparece la misma compresin de lneas conforme se avanza de
izquierda a derecha. Es importante observar el valor numrico resultante y el espaciado, ya que
las srficas tendrn, por lo general. solamente las marcas indicadas en la figura 11.2 debido
a la falta de espacio. Debe notar que las barras ms largas de esta fisura tienen los valores
numricos 0.3. 3 y 30 asociados a ellas. las siguientes barras ms cortas tienen valores de 0.5.
5 y 50 y las barras ms cortas 0.7. 7 y 70.
casi
id
( 5 ) (7)
(3)
mitad ( 0 3 )
(30)
l
O.1
0.7
50)70)
I
1O
IW
lo.
i_y-i
Figura 11.2 identificacin de las valores numricos de las marcas en una escala logaritmica.
Fjese cmo la graficacin de una funcin en una escala logaritmica puede cambiar la apariencia general de la forma de onda. comparada con una graficacin en una escala lineal. La
grfica de una lnea recta en una escala lineal puede producir una curva en una escala logartmica,
y una grfica no lineal en una escala lineal puede tomar la apariencia de una lnea recta en una
grfica logartmica. El punto imponante es que los resultados extrados a cada nivel deben
estar comectamente etiquetados. desarrollando una familiaridad con el espaciado de las figuras 11.1
y 1 1.2. Esto es muy cierto para algunas de las grficas 10%-lo2que aparecen ms adelante en el libro.
1 1.3 DECIBELES
El concepto de decibel (dB) y los clculos asociados sern cada vez ms importantes en las
secciones restantes de este captulo. El fondo que rodea al trmino decibel tiene su origen en el
hecho establecido de que la potencia y los niveles de sonido estn relacionados con la base
logartmica. Esto es, un incremento en el nivel de potencia. digamos de 4 a 16 W, no resulta un
incremento del nivel de audio por un factor de 1614 = 4. Se incrementar por un factor de 2, que
se deriva de la potencia de 4 de la siguiente manera: (4)? = 16. Para un cambio de 4 a 64 W, el
nivel de audio se incrementar por un factor de 3, debido a que (4)j = 64. En forma logartmica,
la relacin puede escribirse como Iog, 64 = 3.
Para efectos de estandarizacin, se defini al be1 (B) mediante la siguiente ecuacin que
relaciona los niveles de potencia P , y P?:
11.3 Decibeles
El trmino be1 se deriv del apellido de Alexander Graham Bell.

Sin embarpo. se encontr que el be1 era una unidad de medicin demasiado grande para
propsitos prcticos y, se defini el decibel (dB), de forma que 10 decibeles = 1 bel. Por tanto,
I
]
G,,
= lOlog,,
La clasificacin nominal de los equipos de comunicaciones electrnicas (amplificadores.

micrfonos. etc.) est medido con frecuencia en decibeles. Sin embargo. la ecuacin (11.10)
indica que la medicin de decibeles es una medida de la diferencia en magnitud entre dos
niveles de potencia. Para una potencia final (de salida) especificada (P,) debe haber un nivel
de potencia de referencia ( P , ) . Por lo general se acepta que el nivel de referencia sea de 1 mW.
aunque en ocasiones se aplica el estndar de aos anteriores de 6 mW. La resistencia que se
asocia con el nivel de potencia de 1 mW es de 600 Q, elegida porque es la impedancia caracterstica de las lneas de transmisin de audio. Cuando se emplea el nivel de 1 mW como nivel
de referencia. el smbolo de decibel aparece con frecuencia como dBm. En forma de ecuacin,
Existe una segunda ecuacin para los decibeles que se aplica frecuentemente. Puede
describirse mejor mediante el sistema de la figura 11.3. Siendo V, igual a algn valor V,, P, =
V ;IRr. donde R; es la resistencia de entrada del sistema de la figura 11.3. Si V, debiera aumentarse (o disminuirse) a algn otro nivel, V,, entonces P2 = VgIR,. Si sustituimos en la ecuacin
(1 1.10) para determinar la diferencia resiltante en decibeles entre los niveles de potencia.
Figura 11.3 Configuracin empleada en el anlisis de la ecuacin (1 1.12).
Es frecuente que se ignore el efecto de diferentes impedancias (R, t R2) y se aplique la

ecuacin 11.12 slo para establecer una base de comparacin entre niveles, voltajes o comentes.
Para situaciones de este tipo la ganancia en decibeles se le debe nombrar ms correctamente
como la ganancia de volraje o corriente en decibeles para diferenciarla del uso comn de los
decibeles, como se aplica a los niveles de potencia.
Una de las ventajas de la relacin logaritmica es la forma en que puede aplicarse a las
etapas en cascada. Por ejemplo, la magnitud de la ganancia de voltaje general de un sistema en
cascada es dada por
Captulo 11 Respuesta en frecuencia de transistores ELJT y JFET
Aplicando la relacin logartmica adecuada. da como resultado:
TABLA 11.2
Gononaa en
~;olroje
"dv,
Nivel de dB
En palabras. la ecuacin establece que la sanancia en decibeles de un sistema en cascada es

slo la suma de ganaricia en decibles de cada etapa. esto es.
Se elabor la tabla 11.2 como un esfuerzo para desarrollar alguna asociacin entre los
niveles dB y Its ganancias de voltaje. Obsrvese primero que una ganancia de 2 resulta
un nivel dB de + 6 dB. y una cada de + resulta un nivel de -6 dB. Un cambio en V,,Nide 1 a
10. 1 O a 100 o 100 a 1000 da como resultado el mismo cambio de 20 dB en el nivel. Cuando V,,
= 1'). V,,N= I y el nivel de dB es O. En una ganancia muy alta de 1000. el nivel de dB es 60 y.
en cambio. en una ganancia mucho ms alta de 10.000 el nivel de dB es de 80 dB. significa que
el incremento es de solamente 70 dB como resultado de la relacin logartmica. La tabla 11.2
revela que las sanancias de voltaje de 50 dB o mayores deben reconocerse inmediatamente
como demasiado altas.
Encuentre la magnitud de la sanancia que corresponde a una ganancia de decibeles de 100.
EJEMPLO 11.5
Solucin
Por la ecuacin (1 l . 101,
por tanto.
p2 = 10'" = 10,000,000,000
Pl
Este ejemplo muestra muy bien el rango de valores que deben esperarse de los dispositivos prcticos. Es cierto que, un clculo futuro que d un resultado en decibeles cercano a 100.
debe ser por tanto cuestionado de inmediato.
La potencia de entrada a un dispositivo es 10,000 W a un voltaje de 1000 V. La salida de

potencia es de 500 W y la impedancia de salida es de 20 R.
a) Encuentre la ganancia de potencia en decibeles.
b) Obtenga la ganancia de voltaje en decibeles.
c) Explique por qu concuerdan o difieren los incisos a y b.
Solucin
11.3 Decibeles
EJEMPLO 11.6
f
EJEMPLO 11.7
Un amplificador de 40 W de potencia nominal de salida se conecta a una bocina de 10 Q.

a) Calcule la potencia de entrada que se requiere para una salida a potencia total si la ganancia de potencia es de 25 dB.
b) Deduzca el voltaje de entrada para la salida especificada si la ganancia de voltaje del
amplificador es de 40 dB.
Solucin
a) Por la ecuacin (11.10): 25 = 10 loglo
40W
40 W
3 P; =
pi
antilog(2.5)
40W
3.16X10*
VO
= antilog 2 = 100
vi
v, = fi= g(40 W)(IO n)= 20 v
1 1.4 CONSIDERACIONES GENERALES SOBRE
LA FRECUENCIA
La frecuencia de la seal aplicada puede tener un efecto pronunciado sobre la respuesta de un
circuito simple o de varias etapas. Hasta ahora, el anlisis se hizo para el espectro de frecuencias
medias. A bajas frecuencias encontraremos que los capacitoresde acoplamiento y de desvo ya
no pueden reemplazarse por la aproximacin de corto circuito, debido al incremento de reactancia
de estos elementos. Los parmetros dependientes de la frecuencia de los modelos de pequea
seal, y las capacitancias parsitas asociadas con el dispositivo activo del circuito. limitarn la
respuesta en alta frecuencia del sistema. Un aumento en la cantidad de etapas de un sistema en
cascada tambin limitar la respuesta en las altas y bajas frecuencias.
La magnitud de las curvas de respuesta de ganancia de un sistema de amplificador con
acoplamiento RC, directamente acoplado, y acoplado por transformador, se proporcionan en la
figura 11.4. Obsrvese que la escala horizontal es logm'tmica para permitir una grfica que se
extienda desde las regiones de baja frecuencia hasta las de alta. Para cada grfica se defini
una regin de frecuencia baja, media y alta. Adems, la principal razn de la cada en ganancia
a las frecuencias baja y alta tambin se indic entre parntesis. Para el amplificador con
acoplamiento RC, la cada a bajas frecuencias se debe a la reactancia cada vez mayor de C
,, C,
oC
:, y su lmite de alta frecuencia est determinado por los elementos capacitivos parsitos
del circuito, y la dependencia en frecuencia de la ganancia del dispositivo activo. Una explicacin
de la cada de ganancia para el sistema acoplado por transformador requiere una comprensin
bsica de la "accin de transformador" y del circuito del transformador equivalente. Por el
momento, digamos que se debe slo al "efecto de corto" (entre las terminales de entrada del
transformador) de la reactancia inductiva magntica a bajas frecuencias (X,= 2@). La ganancia debe ser obviamente en f = O, debido a que en este punto ya no hay un flujo cambiante a
travs del ncleo para inducir un voltaje secundario o de salida. Como lo indica la figura 11.4, la
respuesta a alta frecuencia la controla principalmente la capacitancia parsita entre las vueltas de
las bobinas del primario y secundario. Para el amplificador acoplado directamente no hay
capacitores de acoplamiento o de desvo que causen una cada de la ganancia a bajas frecuencias.
Capitulo 11 Respuesta en irecuencia de transistores BIT y JFET
, ,,
A,-*"
(Las capacitanciar parisiias de
Ancho de banda
(CC C o CJ
0 707.4, mc,,
la red y los dispositivos activos

y la dependencia en frecuencia
de la ganancia del iranrirror
FET o bulbo)
\ \
Frecuencia media
Baja
frecuencia
IMX)
10,000
10
f1 l o a
1W.MX)
Alta frecuencia
V.
l MHz
f,
10 MHz /(escala lo,artmica)
(af
p
-
Ancho de bandaTransformador
0707A
vc,i
1
'i
\\/
--(Transformador)
Baja
frecuencia
Frecuencia media
l
10
IW
fi
, A 1-!
u
-1-1
Alta frecuencia
\
100.000
lo00
lO.OOD
v"1
, ", 1
J2
*
/(escala logantmca)
(Lascapacirancias
parniras de la red y los
dispositivos activos y la
dependencia en frecuencia
Ancho de banda
A*mcd
0707A, n ~ d
IO(f1)
1W
1 OOD
lO.oW
l
J2
IW.WO
l MHz
*
f (escala looatmica)
(C)
Figura 11.4 Ganancia en funcin de la frecuenciapara a) amplificadorescon acoplamiento RC b)
amplificadores acoplados por transformador:c) amplificadores acoplados directamente.
Como lo seala la figura, es una respuesta plana hasta la alta frecuencia de corre, por las cuales
se determinan las capacitancias parsitas del circuito o la dependencia en frecuencia de la
ganancia del dispositivo activo.
La magnitud de la ganancia es igual o muy cercana al valor de banda media. Para poner las
fronteras de frecuencia a una ganancia relativamente alta, se escogi que 0.707Avm,fuera la
ganancia a los niveles de corte. Las frecuencias f , y f 2 correspondientes son denominadas
generalmente como lasfrecuencias de esquina, corre, banda, o de media potencia. Se escogi
el multiplicador 0.707 debido a que en este nivel la potencia de salida es la mitad de la potencia
de salida en la banda media, esto es, a las frecuencias medias,
y a las frecuencias de media potencia
11.4
Consideraciones generales sobre la frecuencia
El ancho de banda de cada sistema se determina porf y f ?. esto es.

ancho de banda (BW) = A -,f,
Para aplicaciones de naturaleza de comunicaciones (audio. video) es ms til una grfica
en decibeles de la ganancia de voltaje en funcin de la frecuencia que aparece en la figura 1 I 4 .
Sin embargo, antes de obtener la grfica logantmica. por lo general se normaliza la curva.
como se seala en la figura 11.S. En esta figura, la ganancia para cada frecuencia est dividida
entre el valor de banda media. Obviamente. el valor de banda mediass 1. como se indica. A las
frecuencias de media potencia el nivel resultante es de 0.707 = 11'1 2. Ahora. puede obtenerse
una grfica en decibeles aplicando !a ecuacin 11.12 de la si~uientemanera:
Figura 11.5 Grfica de ganancia normalizada en funcin de la frecuencia.
,,
A las frecuencias de banda media. 20 log,, 1 = O y a las frecuencias de cone. 20 log 1h12
= -3 dB. Ambos valores estn indicados con claridad en la zrfica de decibeles resultante en la
figura 11.6. Entre ms pequea es larelacin de la fraccin. ms nesativo serel nivel de decibeles.
A
O dB
'0
fl
1
100
lo00
I0.W
lW.000
1 MHr
?,
10
/lescala looinirnlcal
Figura 11.6 Grfica en decibeles para la ganancia normalizada en funcin de la frecuencia
de la figura 11.5.
Para la mayor parte de la exposicin que viene a continuacin, se realizar una grfica de
decibeles para las regiones de frecuencias baja y alta. Recuerde la figura 11.6 para permitir una
visualizacin de la respuesta del sistema total.
Debe comprenderse que la mayona de los amplificadores introducen un desplazamiento
de fase de 180' entre las seales de entrada y salida. Ahora, este hecho debe ampliarse para
indicar que slo ocurre en la regin de la banda media. A bajas frecuencias. hay un
desplazamiento de fase tal que Vo se retrasa de V2 por un ngulo cada vez mayor. A altas
frecuencias el desplazamiento de fase caer a menos de 180'. La fisura 11.7 es una grfica de
fase estndar para un amplificador con acoplamiento RC.
Captulo 11 Respuesta en frecuencia de transistores BSI y JFET
,X (fase de V u V J
I
1
,360 C
Figura 11.7 Grfica de fase para un sistema amplificador con acoplamiento RC.
1 1.5 ANLISIS A BAJA FRECUENCIA,

GRFIcA DE BODE
En la resin de baja frecuencia de un amplificador con BJT o FET de una sola etapa. la combinacin R-C. se forma por los capacitores Cc. C, y C, del circuito y los parmetros resistivos
del circuito, y es la que determina las frecuencias de corte. Puede establecerse un circuito R-C
similar al de la figura 11.S para cada elemento capacitivo y determinar la frecuencia en que el
voltaje de salida cae a 0.707 de su valor mximo. Una vez que se determinan las frecuencias de
corte debidas a cada capacitor. pueden compararse para establecer cul determinar la frecuencia de corte en baja frecuencia del sistema.
Nuestro anlisis comenzar con la serie de combinaciones R-C de la fisura 1 1 .E y el desamollo de un procedimiento que resultar una en srfica de la respuesta a la frecuencia con el
mnimo de tiempo y esfuerzo. A frecuencias muy altas,
y el equivalente de cono circuito puede sustituir al capacitor. como se muestra en la figura

11.9. El resultado es V,, V, a altas frecuencias. En f = O Hz.
y la aproximacin de circuito abierto puede aplicarse como se ve en la fisura 11.10 con ei

resultado de V<,= O V.
Entre los dos extremos, la relcin A v = V 0 N ivariar como lo indica la figura 11.11
Conforme aumenta la frecuencia, disminuye la reactancia capacitiva, y aumenta el voltaje de
entrada. porque aparece entre las terminales de salida.
Figura 11.11 Respuesta a baja frecuencia para el circuito R-C d e la figura 11.8.
11.5
Anlisis a baja frecuencia, grfica de Bode
Figura 11.8 Combinacin

R-Cque definir una baja
frecuencia de corte.
Figura 11.9 CircuitoRCdr.

la figura 11.8 a frecuencias
muy altas.
Figura 11.10 Circuito R-Cde la

figura 11.8 a f = O Hz.
Los voltajes de salida y entrada se relacionan por la regla de divisor de voltaje de la

si~uientemanera:
,
v, = R R+VXc
estando determinada la magnitud de Vo por
Para el caso especial cuando Xc = R.
RV,
RV,
1
RVi
RV,
.\/mc.-m=x=ip"'
-
"o=
cuyo nivel se indica en la figura 11.11. En otras palabras, a la frecuencia en la que X,. = R, la
salida ser el 70.7% de la entrada para el circuito de la figura 11.8.
La frecuencia a la que esto ocurre est especificada por
En trminos de loga~itmos.
G, = 20 loglo A,
= 20 lag,, -J= - 3 dB
mientras A" = VJVi = 1 o Vo = V j(el valor mximo),
G, = 20 lag,,, 1 = 20(0) = O dB
En la figura 11.6 podemos reconocer que hay una cada de 3 dB en la ganancia desde el
nivel de banda media cuando f = f,.En un momento encontraremos que un circuito RC determinar la frecuencia de corte a baja frecuencia para un transistor BIT. y f,se determinar por
la ecuacin (11.20).
Si la ecuacin de ganancia es escrita como
y se usa la frecuencia definida antes.
En la forma de magnitud y fase,
magnitud de A , fase 5X de Vn a V ,
Para la magnitud, cuando f = f,
En forma logartmica, la ganancia en dB es
Para las frecuencias donde f
f,o V;/f)'S 1, la ecuacin anterior puede calcularse por
y finalmente,
A,,,
= -20 lag,,
(1 1.23)
i f,
Ignorando la condicin f ef , por un momento, una grfica de la ecuacin (1 1.23) en una

escala logantmica de frecuencias producir un resultado de naturaleza muy til para futuras
grficas en decibeles.
A f = f . fl
- = 1 y -20 loglo 1 = 0 dB
"
Una grfica de estos puntos se muestra en la figura 11.12,desde 0.1f, af,.Ntese que esto
resulta una lnea recta cuando se grafica en una escala logm'tmica. En la misma figura tambin
Figura 11.12 Grfica de Bode
A,,,8i
para la regin de baja frecuencia
(escala lineal)
f (escala logm'imica)
Rerpuerra en frecuencia real
se traza una lnea recta para la condicin de O dB para f 9f,.

Como se dijo antes. los segmentos
de lnea recta (asntotas) son solamente exactos para O dB cuando f 9 f,y la lnea con pendiente cuando f,5 f Sin embargo, sabemos que cuando f =f , , hay una cada de 3 dB desde el nivel
de banda media. Empleando esta informacin junto con los segmentos rectos. permite una
grfica l o suficientemente exacta de la respuesta de frecuencia. como se indica en la misma
figura. La grfica de segmentos lineales formada por las asntotas y puntos de corte asociados
se le llama grfica de Bode de la maanitud en funcin de lafrecuencia.
Los clculos anteriores y la curva misma muestran que:
Un cambio en frecuencia por un factor de 2, equivalente a 1 octava, resulta un
cambio de 6 dB en la relacin, tal como se observa por el cambio en ganancia de
f," a f , .
Como se indica por el cambio en ganancia def,/2 a f,
Para un cambio de 10:I en frecuencia, equivalente a 1 dcada, hay un cambio de 20
dB en la relacin, como se seala entre las frecuencias de f,ll0 y f , .
Por tanto, en el futuro puede obtenerse con facilidad una grfica en decibeles para una
funcin que tenga el formato de la ecuacin (1 1.23). Primero obtenga f,. slo a partir de los
parmetros del circuito, y luego trace dos asintotas. una a lo largo de la lnea de O dB y la otra
a panir de f,y con una pendiente de 6 dBloctava o 20 dB1dcada. Luego encuentre el punto de
3 dB que corresponda a f , y trace la curva.
EJEMPLO 11.8
Para el circuito de la figura 11.13:

a) Determine la frecuencia de corte.
b) ' Trace las asntotas y localice el punto de -3 dB.
C) Dibuje la curva de respuesta en frecuencia.
So!ucin
v,
5k!2V0
-c--
1
a) f , = --
1 (6.28)(5
= 318.5
x l o 3 fl.0.1
lo-. F)
Hz
b) y c) Ver la figura 11.14.
31.$
Hz)
fJ10
(318.5 Hz) (637Hz)

f,i2
f,
2/,
3fl
(3185 Hz)
IOf,
1
-6
-9
Figura 11.14 Respuesta en irecuencia para el circuito R-Cde la fisura 11.13
Captulo 11 Respuesta en frecuencia de transistores BJT y JFET
La zanancia a cualquier frecuencia puede determinarse a partir de la grfica de frecuencia

de la siguiente manera:
Por ejemplo. si A,(de, = -3 dB,

vo
A = - = 10(-320) = 10(-0.15) 1 O 707 como se espera
vi
La cantidad 1 0 n ' j se determina usando la funcin l o yque se encuentra en la mayona de las

computadoras cientficas.
Apartir de la figura 11.l4, A,(da, - 1 dB en f =2fi = 637 HZ.La ganancia en este punto es
o V,, es 89.1% de V, a f = 637 Hz.

El nsulo de fase de 0 se determina de
E
l
0 = tan-' -
a partir de la ecuacin (1 1.22).

Para frecuenciasf 4 f,,
fi
0 = tan-' --* 90"
Por ejemplo. si j; = 130f.
8 = tan-'
f
f
= tan-'(100) = 89.4"
Para f = f,,
6 = tan-'
b = tan-'l
= 45"
Para f 9f,,
6 = tan-' f
'40"
Por ejemplo, si f = 100fl.
0 = tan-'
'
tan-'0.01 = 0.573"
11.5
Anlisis a baja frecuencia, grfica de Bode
f
f
En la figura 11.15 se proporciona una grfica de 8 = tan-' (f,f). Si aadimos el desplazamiento de fase de 180' introducido por un amplificador, se obtendr la grfica de fase de la
figura 11.7. La respuesta en magnitud y fase de cada combinacin R-C se ha establecido. En
la seccin 11.6 se volver a graficar la frecuencia de cada capacitar importante para la regin
de baja frecuencia en una combinacin R-C y, se determinarn las frecuencias de corte para
cada uno a fin de establecer la respuesta a baja frecuencia del amplificador BJT.
Figura 11.15 Respuesta de fase del circuitoRCde la figura 11.8
1 1.6 RESPUESTA A BAJA FRECUENCIA,

AMPLIFICADOR BJT
El anlisis de esta seccin emplear la configuracin de polarizacin del BJT a divisor de
voltaje, pero los resultados pueden aplicarse a cualquier configuracin BJT. Slo ser necesan o encontrar la resistencia equivalente adecuada para la combinacin R-C. Para el circuito de
la figura 11.16, los capacitores C,, Cc y C, determinarn la respuesta a baja frecuencia. Ahora,
examinaremos el impacto de cada uno en forma independiente y el orden listado.
Figura 11.16 Amplificador BJT cargado con capacitores que afectan la respuesta a baja frecuencia.
cs
Debido a que C, est conectado casi siempre entre la fuente aplicada y el dispositivo activo, la
forma general de la configuracin R-C se establece por el circuito de la figura 11.17.
La resistencia total es ahora R, + R, y la frecuencia de corte, como se dijo en la seccin 11.5 es
Captulo 11 Respuesta en frecuencia de ransistores BJT y JFET
(11.26)
A frecuencias medias o altas. la reactancia del capacitor ser lo suficientemente pequea

para permitir una aproximacin de corto circuito para el elemento. El voltaje Vi estar relacionado a Vs por
fi
('
A f L , el voltaje Vt ser el 70.7% del valor determinado por la ecuacin (1 1.27). suponiendo que C>es el nico elemento capacitivo que controla la respuesta a baja frecuencia.
"-4

electo de C, en la respuesta en
baja frecuencia.
Para el circuito de la figura 11.16. cuando analizamos los efectos de C,?debemos suponer
que C, y C, estn realizando su funcin de diseo o el anlisis ser muy difcil de controlar; es
decir, que la magnitud de las reactancias de C, y C, permite emplear un equivalente de cono
circuito al comparar con su magnitud con la de las otras impedancias en serie. Usando esta
hiptesis, el circuito equivalente de ac para la seccin de entrada de la figura 11.16 aparecer
I
F
Figura 11.18 Equivalente en ac para C,.
El valor de R;para la ecuacin (11.26) se determina mediante

(11.28)
El voltaje V, aplicado a la entrada del dispositivo activo puede calcularse si se usa la regla de
d:visor de voltaje:
Ya que el capacitor de acoplamiento est conectado con frecuencia entre la salida del dispositivo
activo y la carga aplicada, la configuracin R-C que determina la frecuencia de corte debida a Cc
aparece en la figura 11.19. A partir de la figura 11.19 la resistencia en serie total es ahora
Ro + R,, y la frecuencia de corte debida a C, se determina por
Si se &nora los efectos de C , y C,, el voltaje de salida Vo ser el 70.7% de su valor de banda
media a f,. Para el circuito de la figura 11.16, el circuito equivalente de ac para la seccin de
salida con Vi = O V aparece en la figura 11.20. El valor resultante para R, en la ecuacin (1 1.30)
es simplemente
Determinacin del
efectode Ccen la respuesta en

baja frecuencia.
--
--
Figura 11.20 Equivalente en ac
paraC,con V, = OV.
11.6 Respuesta a baja frecuencia, amplificador BJi
525
Para determinar fL debe obtenerse el circuito "visto" por Cr. como se muestra en la figura
1i 21. una vez qu;'w establece e! nivel de R~,.!a frecuencia de c a t e debida a C, puede deter
minarse con la siguiente ecuacin:
- fC'
SLSY~~A
L.-/

efecto de CEen la respuesta en
baja frecuencia.
.
8:
-
'
K,
(11.32)
Para el circuito de la figura 11.16, el equivalente de ac que "ve" C, aparece en la figura 11.22.
El valor de R<,se determina por tanto.
(11.33)
j
1
donde R: = Rs11 R , 1 R,.

El efecto de CE6 b r e la ganancia se describe mejor en una forma cuantitativa. recordando
que la ganancia para la configuracin de la figura 11.23 se da por
Figura 11.22 Equivalente en ac

para C,?
Figura 11.23 Red empleada para

describir el electo de CL en la
Oanancia del amplificador
EJEMPLO 11.9
La ganancia mxima est disponible obviamente cuando Rc es cero ohms. A bajas frecuencias.
coa el capacitor de desvo CE en su estado equivalente a "circuito abierto'.. RE aparece en la
ecuacin de Zanancia anterior y resulta la ganancia mnima. Conforme la frecuencia aumenta,
la reacrancia del capacitor C, disminuye, reduciendo la impedancia en paralelo de R , y C,
hasta que el resistor REes efectivamente "puesto en corto-' por C,. El resultado es mximo o la
ganancia de banda media determinado por Av = -Rclrc. EnfL la ganancia ser 3 dB menor que
'
el valor de banda media determinado con RE "en corto".
Antes de continuar, no olvide que C.>,C, y CEafectarn slo la respuesta a baja frecuencia. Al nivel de las frecuencias de la banda media pueden insertarse los equivalentes de corto
circuito para los capacitores. Aunque cada uno afectar la ganancia A, = \f,/Vj en un rango de
frecuencia similar, el mayor punto de corte a baja frecuencia determinado por C$. Cc o C,
tendr el mayor impacto, ya que ser el ltimo localizado antes del nivel de banda media. Si las
frecuencias estn relativamente distantes. la frecuencia de corte ms alta determinar en esencia la frecuencia de corte baja para el sistema completo. Si hay dos o ms frecuencias de corte
"altas", el efecto elevar la frecuencia de corte baja y reducir el ancho de banda resultante del
sistema. En otras palabras, hay una interaccin entre los elementos capacitivos que puede
afectar la frecuencia baja de corte resultante. Sin embargo. si las frecuencias de corte establecidas por cada capacitor est.dn lo suficientemente separadas. puede ignorarse el efecto de uno
sobre el otro con un alto grado de precisin. un hecho que se demostrar en el siguiente ejemplo.
a)
Determine la frecuencia de corte inferior para el circuito de la figura 11.16, usando los
siguientes parmetros:
b)
Grafique la respuesta de frecuencia con una grfica de Bode.
Capitulo 11 Respuesta en kecuencia de transistores BJT y JFET
Solucin
a)
Determinar r,, para las condiciones de dc:
PRE = (100)(2 kO) = 200 kR % 10R2= 100 kR

El resultado es:
por tanto.
Ganancia en la banda media:
La impedancia de entrada
y d e la figura 11.24.
por tanto.

efecto de Rssobre la ganancia A, ,.
11.6
Respuesta a baja frecuencia, amplificador FiJT
Para verificar el resultado que se calcul. el circuito se analizar usando PSpice y los nodos
definidos en la figura 11.25. El archivo de entrada de la figura 11.26 revela que la respuesta se
debe slo a Cs.con Cc y C , puestos a niveles muy altos de 1 Farad para asegurarse que puedan
aproximarse mediante equivalentes de corto circuito. El nivel de V, fue puesto a 1 mV para
proporcionar un nivel para V,,que sea comparado con facilidad con la ganancia del sistema.
La respuesta de PROBE de la figura 11.27 revela que la frecuencia de corte determinada
por C, es muy cercana a 7 Hz. El nivel de corte se determin en (0.707)(5 1.21 mV) = 36.21 mV.
Obsrvese que la respuesta PROBE usa una escala logantmica para la frecuencia y una escala
lineal para el voltaje de salida Va = V(7, 0).
Figura 11.25 Determinacin de los nodoc de la red de la figura 11.16 para un anlisis PSpice.
F r e q u e n c y rasponse of BJT circuit

**t.
- Tig.
11.25
(Effect
oi C s o n l y )
CIRCUIT D E S C R I F T I O N
VCC 4 O 20v
RE1 4 3 40R
RB2 3 O 10K
*CE and CC made very largelso they have no e f f e c t )

3 lOUF
CE 6 O 1F
cs 2
Ql 5 3 6 QN
.HODEL QN N P N ( B F = l O O I S r 5 E - 1 5 )
Y S 1 O AC 1M
. A C L I N 100 1 x 2 IOOHZ
PROBE
.OFTIONS NOPAGE
EN0
.
.
Figura 11.26 Determinacin del efecto d e C, en la respuesta a baja frecuencia d e un

amplificador BJT.
BJT
Freqoency response o f
.jOmV
40mV
... . ..
circui t
F i g . 11.25 ( E f f e c t o f CS o n l y )
/------......+....................
- -- - - - - - - - - --- - -7"
,/:
30mV
,'
/'
/
2OmV
'
/"
I'
10mv 7
Frequency
Figura 11.27
Para investigar los efectos de C , se modifica el archivo de entrada de la figura 11.26 para que
CC = 1 pF con CS = 1 F y C E = 1 F. El resultado es el archivo de salida de la figura 11.28,
que comprueba los resultados que se obtuvieron antes.
C:,
R.: =
R,,~IR,IIR~
= 1 kO(140 kOIIl0
ka
0.889 k n
Para CEse modifica el archivo de entrada de la figura 11.26, de manera que CE = 20 pF con CS
= 1 F y CC = 1 F. La respuesta de PROBE de la figura 11.29 confirma el resultado terico. El
hecho de que f, sea significativamente mayor quef, of, sugiere que ser el factor predominante en la detrminacin de la respuesta a baja frAcueIicia para el sistema completo. Para
11.6 Respuesta a baja frecuencia, amplificador BJT
Frequency response of BJT c i r c u i t - Fig. 11.25 ( E f f e c t o f Cc o n l y l

5&,v +......................c- .................. .....+...................... +........................
I
I
I f,, I
26Hz
Figura 11.28 Efecto de Ccen la

respussta a baja frecuencia del
amplificador BJT d e la figura
11.25.
0,"v 1
1.0h
V(7.0)
1.-
3.0h
10h
-...........
.................+....
30h
lOOh
F requency
F r e q w n c y response of BJT c i r c u i t
&jOrnV+.........
F i g . 11.25 ( E f f e c t o f Ce onl y)
.........+
Figura 11.29 Efecto d e C,en la

respuesta a baja frecuencia del
amplificador BJT de la figura
11.25.
10h
V(7.01
30h
lOOh
300h
Frequency
Captulo 11 Respuesta en irecuencia de transistores BIT y JFET
1.OKh
probar la precisin de nuestra hiptesis, se obtuvo el circuito completo y la grfica de la figura

11.30. Obsrvese la fuerte similitud con la grfica de la figura 11.29; la nica diferencia visible
es la mayor zanancia a ms bajas frecuencias de la figura 11.29.
b) Se mencion antes que las grficas dB se normalizan. por lo general. si se divide la ganancia de voltaje A, entre la masnitud de la ganancia a banda media. Para la figura 11.16, la
magnitud de la ganancia a banda media es 5 1.21 y naturalmente, la relacin IA ,/Avm*?ser
1 en la regin de banda media. El resultado es una asntota de O dB en la regin de banda
media, como se muestra en la figura 11-31. Definiendo a f como lo indica la frecuencia
Li.
Frequency response o f BJT c i r c u i t - F i g . 11.25

.--.
.......... ..+......................
* .........................
sum" ................... ...-..
O n V t ...d...*
1Ch
..
..
+..l..!'..<.:
30 h
lOCh
< ?..
iH
..<........
7
3C0h
1.OKh
Figura 11.30 Efecto neto de C,,

C, y C, en la respuesta a baja
c..........
J.,
.--,:':--A--n,T2-
Figura 11.31 Grfica de baja

irecuencia para la red del eiernplo
11.9.
11.6
Respuesta a baja frecuencia,amplificador BJ7
---
de corte inferior f,, puede dibujarse una asntota a -6 dBIoctava, como se seiala en la
figura 11.31, para hacer la grfica de Bode y nuestra envolvente para la respuesta real. A
f, la curva real est a -3 dB por abajo del nivel de la banda media, como lo define el nivel
de 0.707Avm,,permitiendo, por tanto, el trazo de la grfica de la curva de respuesta en la
frecuencia real, como se muestra en la figura 11.31. Se traz una asntota a -6 dB1octava a
cada frecuencia definida en el anlisis anterior para demostrar que para ese circuito. fLces el
que determina el punto de-3 dB. No es sino basta cerca de-24 dB quefLccomienza a afectar
la forma de la envolvente. La grfica de magnitud muestra que la pendiente de la asntota
resultante es la suma de las asntotas que tienen la misma direccin dependiente en el mismo
intervalo de frecuencia. Obsrvese en la figura 11.31 que la pendiente ha cada a
-12 dB1octava para frecuencias menores de fLc, y puede descender a -18 dBIoctava, si las
ties frecuencias de corte definidas en la figura 11.31 estuvieran mucho ms cerca.
=A,/AvmJ,,, recorUsando PROBE puede lograrse una grfica de 20 logiolA~/Avm~l
dando que si Vs = 1 mV, y la magnitud de M,/A vmcd I es la misma que IVo/A,dI, ya que Vo
tendr el mismo valor numrico que Av.La griica resultante de la figura 11.32 revela el
cambio en pendiente de la asntota enfLc,y cmo la curva real sigue la envolvente creada
por la grfica de Bode. Adems, obsrvese la cada de 3 dB en f,.
Frsguency r e s f s n x of BJT c i r c u i t
- Fig.
11.25 (DB P l o t )
Figura 11.32 Grfica dB de la respuesta a baja frecuencia del amplificadorBJT de la figura 11.25
Recuerde mientras pasamos a la siguiente seccin, que el anlisis de esta seccin no se

limita al circuito de la figura 11.16. Para cualquier configuracin de transistor es necesario
simplemente aislar cada combinacin R-C formada por un elemento capacitivo y determinar
las frecuencias de corte. Las frecuencias resultantes precisarn si hay una interaccin fuerte
Captulo 11 Respuesta en irecuencia de irausistores BJT y JFET
entre elementos capacitivos para la determinacin de la respuesta general, y cul elemento

tendr el mayor impacto para establecer la frecuencia de corte inferior. El anlisis de la siguiente
seccin ser muy similar al de esta seccin. cuando delimitemos las frecuencias de corte inferior
para el amplificador a FET.
11.7 RESPUESTA A BAJA FRECUENCIA,
AMPLIFiCADOR FET
El anlisis del amplificador FET en la regin de baja frecuencia ser muy parecido al del
amplificador BJT de la seccin 11.6. Tenemos otra vez tres capacitores de inters, como se
muestra en el circuito de la figura 11.33: CG,CCy Cs. Aunque la figura 11.33 se usar para
establecer las ecuaciones fundamentales, el procedimiento y conclusiones pueden aplicarse a
la mayora de las configuraciones a FET.
Figura 11.33 Elementos capacitivos que afectan la respuesta a baja frecuencia de un

amplificador JFET.
cc
P u a el capacitor de acoplamiento entre la fuente y el dispositivo activo, el circuito equivalente
de ac aparecer igual que en la figura 11.34. La frecuencia de corte determinada por CGser
que es un equivalente exacto de la ecuacin (11.26). Para el circuito de la figura 11.33,

(11.35)
Sistema
efecto de C, sobre la respuesta a

baja frecuencia.
11.7 Respuesta a baja Erecuencia, amplificadorFET
Por lo general, R, S Rse,y la baja frecuencia de corte se determinar principalmente por R, y

C,. El hecho de que R, sea tan grande, permite un nivel relativamente bajo de C,. mientras se
mantiene un nivel de frecuencia de corte bajo para f
LI'
Para el capacitor de acoplamiento entre el dispositivo activo y la carga, el circuito de la figura

11.35 dar resultado, pero tambin es una copia exacta de la figura 11.19. La frecuencia de
corte resultante es
Para el circuito de la figura 11.33,

(11.37)
Figura 11.35 Determinacin del efecto
Figura 11.36 Determinacin del efecto de
de C,en la respuesta a baja frecuencia.
C,
en la respuesta a baja trecuencia.
cs
Para el capacitor de fuente, Cs. el nivel de resistencia importante se puede ver definido en la
figura 11.36. La frecuencia de corte es
Para la figura 11.33 el valor resultante de Re":
que para r,
R llega a ser
(11.40)
EJEMPLO 11.lo
a)
Determine la frecuencia de corte inferior para el circuito de la figura 11.33 con los si
guientes parmetros:
C, = 0.01 pF,
Cc=0.5pF,
CS - -7/ ' F
R s e n = l O k n , R , = l M R , RD=4.7kR, R , = l k R ,
IDss= 8 mA,
V, = -4 V,
r,=mR,
RL=2.2kQ
VD, = 20 V
b) Grafique la respuesta en frecuencia usando una grfica de Bode.

Solucin
a) Anlisis DC. Graficando la curva de transferencia de I, = 1,,,(1 - V,dV,)z y sobreponiendo la curva definida por Vti, = -I$, resultar una interseccin en VGSp= -2 V e IDO= 2
mA. Adems.
Ecuacin (1 1.34):
f ~=, 27r(IO kfl
+ 1 Mfl)(O.Ol pF)
15.8 Hz
C,:
1
Ecuacin (1 1.36):
C,:
f'-c
= 2x(4.7
ki2
+ 2.2 kfl)(0.5 pF) = 46.13 Hz
1
1
R,, = Rx//- = 1 kfl/I-= 1 knliO.5 k n
fii
2 rnS
Ecuacin ( 1 1.38):
'L'
2 ~ ( 3 3 3 . 3 3C1)(2 pF)
333.33
= 238.73 Hz
Debido a que fL,es la mayor de las tres frecuencias de cone. 2s entonces la que define la
frecuencia de cone inferior para el circuito de la figura 11.33.
h) La ganancia en la banda media del sistema est determinada por
Si se usa la ganancia de la banda media para normalizar la respuesta del circuito de la figura
1 1.33 resultar la grfica de frecuencia de la fi_oura 11.37, verificada a su vez por la respuesta
de PROBE de la fisura 11.38.
Figura 11.37 Respuesta a baja

frecuencia para la configuracin
JFET del ejemplo 11.10.
1
O
-3
Grific de Bode
O. 1
-6 -Y
-12
-15
-18 -
-21 L
2 0 dBldcada
Respuesta en frecuencia real
4 0 dB1dcida
LOi frequency response oc JFET a m p l i f i e r

VDD 4 O 2 O V
RG 3 O l U E G
RSIG 2 1 1 0 K
RS 6 O 1 K
RD 4 5 4 . 7 K
RL 7 O 2 . 2 K
CG 2 3 0 . O l U F
Fiq. 11.33
CC S 7 0.5UF
CS 6 O 2UF
51 5 3 6 J N
.MODEL J N N J F ( V T O = - 4 V B E T A - 5 0 0 E - 6 )
CW1 3 O 5 P F
CW2 7 O 6 P F
V S I G 1 O AC 1W
.AC DEC 10 l O H Z lOKLiZ
OP
PROBE
. O P T I O N S NOPAGE
END
.
.
.
Lov freqwncy response o f JFET a m p l i f i e r
-mi ......-....... ...............

+
1Oh
a
FI-
30h
DB(V(7)/3E-31
11.38
:133
/--
-------
-3
-5
- Fig
~..~
.. .. . ~ ~ ~ ~ ~ .
lOOh
300h
1.OKh
* .....-...--....
i
3.OKh
lOKh
F requency
Anlisiz PSpice del amplificadorJFET del ejemplo 11.10.
1 1.8 CAPACITANCIA DE EFECTO MILLER

En la regin de alta frecuencia los elementos capacitivos de importancia son las capacitancias
interelectrdicas (entre terminales) internas del dispositivo activo. y la capacitancia del
alambrado entre las terminales del circuito. Los grandes capacitores del circuito que controlar.
la respuesta a baja frecuencia fueron reemplazados por sus equivalentes de corto circuito debido
a sus bajos niveles de reactancia.
Para amplificadores inversores (un desplazamiento de fase de 180' entre la entrada y la

salida. da como resultado un valor negativo para A,), la capacitancia de entrada y salida aumenta debido a un nivel de capacitancia sensible a la capacitancia interelectrdicas que hay
entre las terminales de entrada y salida del dispositivo y la ganancia del amplificador. En la
figura 11.39 dicha capacitancia de "retroalimentacin" est definida por C,.
-o
I
Figura 11.39 Red empleada en La

kderivacin de una ecuacin para
la capacitancia Miller a e entrada.
Aplicando las leyes de corriente de Kirchhoff se tiene que
Usando la ley de Ohm se obtiene
Sustituvendo. obtenemos
pero
estableciendo el circuito equivalente de la figura 11.40. El resultado es una impedancia de

entrada equivalente a la del amplificador de la figura 11.39, que incluye lamismaRi que hemos
manejado en los captulos anteriores; pero se le aadi un capacitor de retroalimentacin
v,
~igura11.40 Demostracin del

impacto de la capacitancia Por
efecto Miller.
11.8
Capacitancia de efecto Miller
masnif~cadopor la ganancia del amplificador.Cualquier capacitanciainkrelectrdicaen las terminales de entrada del amplificador se aadir en paralelo con los elementos de la figura 11.40.
Por tanto. el efecto Miller de la capacitancia de entrada se define por
Esto nos muestra que:
Para cualquier amplificador inversor, la capacitancia de entrada ser incrementada

por una capacitancia de efecto Miller sensible a la ganancia del amplificador, y la
capacitancia interelecfrdica estar conectada entre las terminales de entrada y
sal& del dispositivo activo.
El dilema de una ecuacin como la ecuacin ( 11.41) es que a altas frecuencias la ganancia
Av ser una funcin del nivel de CM,. Sin embargo, ya que la ganancia mxima es el valor de banda media, usar el valor de banda media resultar el nivel ms alto de CM,y un escenario de peor
caso. Por tanto, se emplea por lo general el valor de la banda media para A, en la ecuacin
(11.41).
La razn ms importante sobre la restriccin de que el amplificador sea de la vanedad
inversora, es ahora ms aparente cuando se examina la ecuacin (1 1.41). Un valor positivo de
A", resultara una capacitancia negativa (para Av > 1).
El efecto Miller tambin incrementarel nivel de la capacitancia de salida, el cual tambin
debe considerarse cuando se determine la frecuencia de corte a alta frecuencia. En.la figura
11.41 estn en su lugar los parmetros importantes para precisar el efecto Miller. Si se aplican
las leyes de comente de Kirchhoff resultar
con
1, =
V O
I2 =
v', - vi
RO
1
.
x
La resistencia Ro por lo general es lo suficiente grande para permitir que se ignore el primer
trmino de la ecuacin, comparado con el segundo, y suponiendo que
Sustituyendo Vj = VJAv en Av = Vo/Vi dar como resultado
Red empleada en la
derivacin de una ecuacin para
la capacitancia Miller de salida.
Figura 11.41
- - -
y da como resultado la siguiente ecuacin para la capacitancia de salida Miller:
Para la situacin comn donde Av 9 1, la ecuacin (1 1.42a) se reduce a
En las siguientes dos secciones aparecern ejemplos del uso de la ecuacin (11.42) cuando
investiguemos la respuesta en alta frecuencia de los amplificadores BJT y FET.
1 1.9 RESPUESTA EN ALTA FRECUENCIA,

AMPLIFiCADOR BJT
En el extremo de alta frecuencia, se encuentran dos factores que definirn el punto de -3 dB: la
capacitancia de circuito (parsita e introducida) y la dependencia en frecuencia de hfe(P).
Parmetros de la red
En la regin de alta frecuencia el circuito RC que nos preocupa tiene la configuracin que
aparece en la figura 11.42. Si las frecuencias son cada vez ms altas, 1area~tanciaX~disminuir
en magnitud, y dar como resultado un efecto de cono a la salida; por lo mismo, disminuir la
ganancia. La derivacin que lleva a la frecuencia de esquina para esta configuracin RC sigue
lneas similares a las que se localizan en la regin de baja frecuencia. La diferencia ms
significativa est en la forma general de Av que aparece a continuacin:
(11.43)
que resultar una grfica de magnitud como lo muestra la figura 11.43, y que tiene una cada de
6 dBioctava con la frecuencia en aumento. Obsrvese que f, est en el denominador de la
relacin de frecuencia, en lugar que en el numerador como sucede con f,en la ecuacin (1 1.2 1).
Figura 11.43 Grfica asinttica,
como lo define la ecuacin (11.43).
En la figura 11.44 las diversas capacitancias parsitas (Cbe, Cbc y Cce) del transistor se
incluyeron con las capacitancias del alambrado (C,, , C,,,) introducidas durante la constniccin. En la figura 11.45 aparece el modelo equivalente de alta frecuencia para el circuito de la
figura 11.M.Ntese la ausencia de los capacitores CJ,Cc y CE,que se supone, estn en estado de
11.9 Respuesta en alta frecuencia, amplicador BJT
",
ngura 11.42 Combinacin R-C

que definiruna alta frecuencia
de corte.
Figura 11.44 Red de la figura

1l.lti con los capacitores que
afedan la respuesta en alta
frecuencia.
". 'L
-
c, = c,
cj= CWj+ ChC= CM;

'b
R,
+
Y
. .
Figura 11.45 Modelo equivalente

de a<:para alta frecuencia para la
red de la iigura 1144.
= c_ =
R,/R?
=e $
PL
ri
R,.
",.
?; Co
-L
-corto circuito en estas frecuencias. La capacitancia C, incluye la capacitancia del alambrado de
entrada C,v,,la capacitancia de transicin Cb,y la capacitancia Miller CM,.La capacitancia Co
incluye lacapacitancia del alambrado de salida C,,,. la capacitancia parsita Ccey la capacitancia
Miller de salida CM;, En general, la capacitancia Cbces la mayor de las capacitancias parsitas,
y Ccela ms pequea. La mayora de las hojas de especificaciones proporcionan slo los niveles de Cbey Cbc,pero no incluyen a C,,, a menos que afecte la respuesta de un tipo particular de
transistor en un rea especfica de aplicacin.
La determinacin de! circuito equivalente Thvenin para los circuitos de entrada y salida
de la figura 11.45 resultarn !as configuracionesde la figura 11.46. Para el circuito de entrada la
frecuencia de -3 dB se define por
R~~,=R,IIX,IIR~IIR,
R ~ =~R(.
R,.
r,,
+
Figura 11.46 Circuitos Thvenin
para las redes de entrada y salida
al
(b)
de la red de la figura 11.45.
A muy altas frecuencias, el efecto de C, reduce la impedancia total de la combinacin en

paralelo de R , . R,. RI y C, en la figura 11.45. El resultado es un nivel reducido de voltaje a
travs de C,. una reduccin en lby una zanancia para el sistema.
Para la red de salida,
A muy altas frecuencias, la reactancia capacitiva de C, disminuir y, por consecuencia, se

reducir La impedancia total de las ramas en paralelo de salida de la figura 11.45. El resultado
neto es que y, tambin declinar hacia cero conforme lareactanciaXc sea cada vez ms pequea.
Cada una de las frecuenciasj,, y f ,,definen una asntota de -6 dBioctava, como se muestra en
la figura 11.43. Si los capacitores parsitos fueran los nicos elementos que determinaran la
alta frecuencia de corte, la frecuencia ms baja podna ser el factor determinante. Sin embargo,
la disminucin de hc (o /7) con la frecuencia tambin debe considerarse para ver si su frecuencia de cone es menor que la de j,, o j,,,, .
Variacin de h, (o p)
La variacin de hfi (o p ) con la frecuencia se aproximar con algn grado de precisin a la
siguiente relacin:
El uso de hfi en vez de p e n alguna pane de este material descriptivo se debe en principio
ai hecho de que los fabricantes emplean, por lo general, los parmetros hbndos cuando tratan
este parmetro en sus hojas de especificacin o en otros lugares.
La nica cantidad indefinida fp,se determina por un conjunto de parmetros empleados en
el modelo n hbrido o Giacolerto; y se aplica con frecuencia para representar mejor al transistor en la regin de alta frecuencia, y aparece en la figura 11.47. Los diversos parmetros merecen una explicacin. La resistencia r,,. incluye las resistencias de contacto, el volumen y de
propagacin de la base. La primera se debe a la conexin real de la base, la segunda incluye la
resistencia de una terminal externa con la regin activa de los transistores y la ltima es
Figura 11.47 Circuito
equivalente de ac Giacoietto
(o n hbrido) de transistor en
alta frecuencia y pequea seal.
11.9 Respuesta en alta frecuencia, amplificadorBIT
54 1
la resistencia real dentro de la regin activa de la base. Las resistencias rbre,

icey rUc
son las que
se encuentran entre las terminales indicadas cuando el dispositivo est en la regin activa. Lo
mismo se aplica para las capacitancias C<
., y CUe,aunque la primera es una capacitancia de
transicin y la ltima es de difusin. Una explicacin ms detallada de la dependencia de la
frecuencia sobre cada uno puede encontrarse en vanos textos fcilmente disponibles.
En trminos de estos parmetros,
fp (que aparece a veces comof,, ) =
li
81i~
2ir(CVc + C,;)
o debido a que el parmetro hbrido hJese relaciona con gve mediante g m = h ,emd gv,,
Si vamos un paso ms adelante, encontraremos que
y si usamos las aproximaciones
dar como resultado la siguiente forma para la ecuacin (1 1SO):
La ecuacin (11.53) revela que debido a que re est en funcin del diseo de la red:
fp est en funcin de las condiciones de polarizacin.
El formato bsico de la ecuacin (11 SO) es exactamente el mismo al de laecuacin (1 1.43);
y si extraemos el factor multiplicante hfemcd,
revelamos que hJe caer de su valor de la banda
media con una pendiente de 6 dBIoctava, como se muestra en la figura 11.48. La misma figura
tiene una grfica de hP (o a ) en funcin de la frecuencia. Obsrvese el pequeo cambio en hfi
para el rango de frecuencia seleccionado, lo que descubre cmo la configuracin de base comn
presenta mejores caractersticas de alta frecuencia que la configuracin de emisor comn. Ntese tambin la ausencia de la capacitancia por efecto Miller, debido a la caracterstica no inversora
de la configuracin de base comn. Por esta razn, los parmeuos de alta frecuencia de base
comn en lugar de los parmetros de emisor comn se especifican con ms frecuencia para un
transistor, en especial para aquellos diseados especficamente para operar en las regiones de
alta frecuencia.
La siguiente ecuacin permite una conversin directa para determinar fp si estn
especificadas f a y a .
Una cantidad llamada producro de ganancia-ancho de banda se define para el transistor

por la condicin
Captulo 11 Respuesta en frecuencia de transistores BIT y J E T
0.1MHz
1.0MHz
10.0 MHz
IW.0MHr
I kMHr
Figura 11.48 h , y h, en funcinde la frecuencia en la regin de alta frecuencia
por lo que
La frecuencia a la cual Ih1Jd8 =,O dB se indica por fTen la figura 11.48. La magnitud de h,?
en el punto definido por la condicion (fT f&est dada por
por lo que
(produao ganancia-ancho de banda)
Sustituyendo con la ecuacin (1 1.53) a fa en la ecuacin (1 1.55) se obtiene:
(11.58)
11.9 Respuesta en alta frecuencia, amplikdor BJT
EJEMPLO 11.11
Para la red de la figura 11.44, con los mismos parmetros que los del ejemplo 11.9, es decir,
R , > = l k R , R , = 4 0 k R , R,=IOkR, R,=2kR,
C, = 10 pF,
C,= 1 pF
C, = 20 pF
b = 100.
ro = R.
V,, = 20 V
R,=4kR,
RL=2.2kR
con la adicin de
Determinef,, y f,
Encuentrefpy fr "
c) Grafique la respuesta en frecuencia para las regiones de baja y alta frecuencia con los
resultados del ejemplo 11.9 y los resultados de los incisos a y b.
d) Obtenga una respuesta PROBE para el espectro de frecuencia completo y comprelo con
los resultados del inciso c .
a)
b)
Solucin
a) Del ejemplo 11.9:
Y
con
R T ~= R T l ~ i I l ~ 2=1 1/ ~
kR140
,
k n / \ l Okn111.32 kR
0.53 1 kS1
c, = cw, + c,,,+ (1 - A,)Ch,

= 6 pF
= 406
+ 36 pF + [1 - (-90)14
pF
pF
1
= 27rRThC,
2NI.531 k0)(406 pF)
= 738.24 kHz
R T ~=
. RcllRL = 4 ka12.2 kS1 = 1.419 kS1
C, = Cw,,+ C,,
+ Cy
= 8 PF
+ 1 PF + (1 - -Ig0)4p~
b) Aplicando la ecuacin (1 1.53) se obtiene
C) Vase la figura 11.49. Tanto fD como f,, bajarn la alta frecuencia de corte por abajo del
nivel determinado p o r f , . fo est cercano a f H y, por tanto, tendr un mayor impacto que
f , ; En cualquier caso, el ancho de banda ser menor que el definido slo por f H , . Para los
parmetros de este circuito. la alta frecuencia de corte estar relativamente cercana a
los 600 kHz.
Figura 11.49 Respuesta en

irecuencia completa para ia red
de la figura 11.44.
Por tanto, la ms baja de las frecuencias superiores de corte define el ancho de banda
mximo posible de un sistema.
d) En la figura 11.50 aparece el archivo de entrada para obtener la respuesta PROBE usando
PSpice. Los niveles de las capacitancias parsitas no se incluyen en el enunciado del modelo,
k u i i lrequeric'y responsc of BJ'I circuit

7CC 4 O 2OV
Fiq. 11.44
( Q cap. b wirinq cap.)
Re1 4 3 4 O K
RD2 3 O 1OK
RC 4 5 4 K
R E 6 O 2K
CC 5 7 1UF
CDE 3 6 36PF
CBC 5 3 4PF
CCE 5 6 1PF
Q1 5 3 6 QN
.ODEL QN NPN(BF=100 15=5E-15)
CW1 3 O GPF
CW2 7 O BPF
V S 1 O AC lnv
.AC DEC 10 lOHZ lOOHEGHi
PROBE
.OPTIONS NOPAGE
END
.
.
11.9 Respuesta en alta frecuencia, amplificador E

U
i
Figura 11.50 Anlisis PSpice d e la

respuesta en frecuencia completa
d e la red de la figura 11.44.
545
debido B que ste pide niveles de capacitancia con polarizacin cero. Los niveles que
aparecen en el ejemplo son slo en las condiciones de polarizacin establecidas para la
red, y por tanto se consideran como parmetros de la red. El comando DEC en el enunciado de anlisis .AC especifica que la frecuencia se lleve de manera logartmica de 10 Hz a
100 MHz en intervalos de dcadas, para proporcionar unacantidad suficiente de puntos de
datos para una buena grdicacin logartm~ca.
La respuesta de salida de la figura 11.S 1 no incluye los efectos defp, pero apoya el
anlisis realizado en los incisos a a c para la regin de alta frecuencia. La bala frecuencia
de corte est cerca de los 327 Hz definida porfLc, y la frecuencia de corte alta est cercana
a los 600 kHz. En otras palabras, aunquefH,,est ms de una dcada arriba def,, ,tendr un
impacto en la frecuencia de corte de -3 dB.
Full frequency respanse o f BJT circui t
--------------
-3 c
-51:
T...
. .
. .
F i g . 11.44
1---
Figura 11.51 Respuesta en frecuencia completa de la red de la figura 11.44.
1 1.10 RESPUESTA EN ALTA FRECUENCIA,
AMPLIFICADOR FET
El anlisis de la respuesta en alta frecuencia del amplificador FET se har en forma muy
similar a la que se hizo para el amplificador BJT.Como se seala en la figura 11.52, existen
capacitancias interelectrdicas y de alambrado que determinarn las caractersticas de alta
frecuencia del amplificador. Los capacitores C
,, y C varan de 1 a 10 pF, mientras que la
Ed
capacitancia C
,, por lo general es bastante ms pequena con valores entre 0.1 y 1 pF.
Captuio 11 Respuesta en -ecuencia de hansistores BJT y JFXI
Figura 11.52 Elementos
Capacitivos que afectan la

respuesta en alta frecuencia
de un amolificador JFET.
Debido a que la red de la figura 11.52 es un amplificador inversor, aparecer una capacitancia
por el efecto Miller en el circuito equivalente de ac para alta frecuencia que aparece en la
figura 11.53. A altas frecuencias, Cise aproximar a un equivalente de cono circuito, y Vgs
caer en valor y reducir la ganancia general. En las frecuencias donde C se acerque a uno
igual que el cono circuito, el voltaje de salida paralelo Vo caer en magnitud.
R,,
"*
Z
Fwra 11.53 Circuito
equivalente de ac en alta
frecuencia para la figura 11.52
Las frecuencias de corte definidas por los circuitos de entrada y salida pueden obtenerse
encontrando primero los circuitos Thvenin equivalentes para cada seccin, como se muestra
en la figura 11.54. Para el circuito de entrada,
+u
(al
(b)
11.10 Respuesta en alta frecuencia, amplificador FET
Figura 11.54 Los circuitos

Thvenin equivalentes para
a) el circuito de entrada
y b) el circuito de salida.
547
Y
y para el circuito de salida,
con
EJEMPLO 11.12
- --
a) Determine la alta frecuencia de corte para la red de la figura 11.52 usando los mismos
parmetros que los del ejemplo 11.10:
con la adicin de
b) Revise una respuesta PROBE para el rango completo de frecuencia y obsrvese si soporta
las conclusiones del ejemplo 11.10 y los clculos anteriores.
Solucin
a) Rn = R,, R, = 10 k R 11 1 MR = 9.9 kR
Del ejemplo 11.10, Av= -3.
Ci= Cw,+ C,, + (1 - A,)C,d

= 5 pF
+ 4 pF + (1 + 3)2 pF
=9pF+8pF
= 17 pF
Captulo 11 Respuesta en frecuencia de bansistores JT y JFET
Los resultados anteriores indican que la capacitancia de entrada con su capacitancia de efecto
Miller determinar la alta frecuencia de corte. Este caso es muy tpico debido al pequeo valor
de CdAy los niveles de resistencia localizados en el circuito de salida.
b) El anlisis PROBE de las figuras 11.SS y 11.S6 soporta con facilidad los resultados del
ejemplo 11.10 y los clculos anteriores.
Full I r e q u e n c y respanse of J F E T amplifior

VDD 4 O 20V
RG 3 O lHEG
RSIG 2 1OK
Fig. 11.52
C S 6 O ZUF
CGD 3 5 2PF
CGR
.
.
- I. h. 4PF
...
CDS 5 6 0.5PF
J1 5 3 6 J N
.UODEL J N NJF(VTO=-4V BETA=500E-6)
m 1 3 o 5PF
-2 7 O 6PF
V S I G 1 O AC 1HV
.AC DKC 10 lOHZ lOWEGHZ
OP
PROBE
.OPTIONS NOPAGE
END
..
.
Figura 11.55 Anlisis PSpice

completo en frecuencia. del
amplificador JFET d e la figura
11.52.
F u l l frequency response of JFET a m p l i f i e r
- Fig.
. ..
-30 ...--..-.......
+
1Oh
lOOh
0 DB (V (?)/E-3)
+..
. .
11.53
..
..-..--.....+...-.--..----..
+-...-.------.+.-.-..------.
-4
1.OKh
1GKh
lOOKh
1.0riK
lOnh
Frequency
11.10 Respuesta en alta frecuencia, amplificadorFET
-----
Figura 11.56 Respuesta en

frecuencia d e la red d e la figura
11.52.
Aunque el anlisis de las secciones anteriores se limita slo a dos configuraciones, la

exposicin del procedimiento general para la determinacin de las frecuencias de corte, debe
soportar el anlisis de cualquier otra configuracin a transistor. No olvide que la capacitancia
Miller se limita a los amplificadores inversores y que fa es significativamente mayor que fp si
se encuentra la configuracin de base comn. Hay mucha ms literatura sobre el anlisis de
amplificadores de una sola etapa que va ms all de la cobertura de este captulo. Sin embargo,
el contenido de este captulo debe proporcionar una base h e para cualquier anlisis futuro
de los efectos de la frecuencia.
1 1.1 1 EFECTOS DE FRECUENCIA EN MULTIETAPAS

Para una segunda etapa de transistor conectada directamente a la salida de una primera etapa,
habr un cambio significativo en la respuesta general de frecuencia. En la regin de alta frecuencia, la capacitancia de salida Codebe ahora incluir la capacitancia de alambrado (Cw,
), la
y la capacitancia Miller (CM)de la siguiente etapa. Adems, habr
capacitancia parsita (ebe)
niveles de baja frecuencia de corte adicionales, surgidos de la segunda etapa que reducirn
todava ms la ganancia general del sistema en esta regin. Para cada etapa adicional, la alta
frecuencia de corte estar determinada principalmenteporla etapa que tengalamenor frecuencia
de corte. La baja frecuencia de corte est determinada principalmente por la etapa que tiene la
mayor frecuencia de corte a baja frecuencia. Obviamente,una etapa con un diseo pobre puede echar a perder un sistema en cascada bien diseado.
El efecto del aumento del nmero de etapas idbnticas puede mostrarse con facilidad considerando las situaciones indicadas en la figura 11.57.En cada caso, las frecuencias superiores
e inferiores de corte de cada una de las etapas en cascada son idnticas. Para una sola etapa, las
frecuencias decorte son f,y f,,como se indica. Para dos etapas idnticas en cascada la tasa de
cada en las regiones de alta frecuencia e inferior $e increment a -12 dBioctava o -40 dBi
dcada. Por tanto, en f, y fi la cada en decibeles es ahora de -6 dB, en vez del nivel de
ganancia de la banda de frecuencia definida de -3 dB. El punto de -3 dB se ha desplazado a
f y f ;, como se indica con una cada resultante en el ancho de banda. Una cada de -18 dBi
octava o 6 0 dBIdcada resultar para un sistema de tres etapas idnticas con la reduccin
indicada del ancho de banda Ify f;).
Suponiendo que las etapas son idnticas, puede determinarse una ecuacin para cada banda de frecuencia en funcin del nmero de etapas (n) de la siguiente manera: para la regin de
baja frecuencia
f, f ; f",
(n = 1) ( n = 2) (n = 3)
Figura 11.57 Efecto de incremento en el nmero de etapas sobre las frecuencias de corte y el ancho
de banda.
Caphdo 11 Respuesta en frecuencia de uansistores BIT y JFET
pero debido a que cada etapa es idntica, A%, = A v

lb.,
2%
= etc., y
'4%),8c"c,a,, = (AvJn
(general)
Al,m6
1
(1 -1fdf)"
Al hacer la magnitud de este resultado igual a lidT(nive1 de -3 dB) da como resultado
por lo que
con el resultado de
En forma parecida puede mostrarse que para la regin de alta frecuencia,
Obsrvese la presencia del mismo factor d 211n - 1 en cada ecuacin. A continuacin se

enumera la magnitud de este factor para diversos valores de n.
n
.im
Paran = 2, ntese que la alta frecuencia de corte esf; = 0.64f2 o 64% del valor que se obtuvo
parauna sola etapa, mientras que f; = (110.64)f, = 1.56fl. Para n = 3,f; = 0.51 f2 o aproximadamente & del valor de una sola etapa con f; = (110.51)fl = 1.96f, o ms o menos el doble del
valor de una sola etapa.
Para el amplificador a transistor con acoplamiento RC, si f2 = fD o, si son lo suficiente
cercanos en magnitud para que ambos afecten la alta frecuencia de 3 dB, el nmero de etapas
debe aumentarse por un factor de 2 cuando se determine&, debido al nmero incrementadode
factores 1/(1 +Lflf,).
Una disminucin en el ancho de banda no est siempre asociada con un incremento en el
nmero de etapas, si la ganancia de la banda media puede permanecer fija e independiente de
la cantidad de etapas. Por ejemplo, si un amplificador de una sola etapa produce una ganancia
de 100 con un ancho de banda de 10,000 Hz,el producto ganancia-ancho de banda que resulta
es lo2 x lo4= lo6. Para un sistema de dos etapas puede obtenerse la misma ganancia teniendo
dos etapas con una ganancia de 10, ya que (10 x 10 = 100). El ancho de banda de cada etapa se
incrementar entonces por un factor de 10 a 100,000, debido a los requerimientos menores de
ganancia y al producto ganancia-ancho de banda fijo de 106. Por supuesto, el diseo debe ser
tal que permita aumentar el ancho de banda y establecer un nivel de ganancia.
11.11
Efectos de frecuencia en rnultietapas
1 1.12 PRUEBA DE ONDA CUADRADA

Se puede tener una muy buena idea acerca de la respuesta en frecuencia de un amplificador si
se aplica una seal de onda cuadrada al amplificador y si se observa la respuesta en la salida.
La forma de la onda de salida revelar si las frecuencias altas o bajas estn amplificndose
adecuadamente. El uso de laprueba de onda cuadrada consume mucho menos tiempo que la
aplicacin de una serie de seales senoidales a diferentes frecuencias y magnitudes para probar
la respuesta en frecuencia de un amplificador.
La razn de la seleccin de una seal de onda cuadrada para el proceso de prueba. se
describe mejor cuando se examina la expansin en serie de Fourier de una onda cuadrada
compuesta de una serie de componentes senoidales de diferentes magnitudes y frecuencias. La
suma de los trminos de la serie resultar la forma de onda original. En otras palabras. aunque
una forma de onda pueda no ser senoidal, puede reproducirse mediante una serie de trminos
senoidales de diferentes frecuencias y magnitudes.
La expansin en sene de Fourier de la onda cuadrada de la figura 11.58 es
-v,
------
+
*T
-
1
f, = 7
Figura 11.58 Onda cuadrada.
El primer trmino de la serie se denomina trminofundamental, y en este caso tiene la

misma frecuencia& de la onda cuadrada. El siguiente trmino tiene una frecuencia igual al
triple de la fundamental y se le conoce como tercera armnica. Su magnitud es un tercio de la
magnitud del trmino fundamental. Las frecuencias de los siguientes trminos son mltiples
. nones del trmino fundamental, y la magnitud disminuye con cada armnica superior. La figura
11.59 muestra cmo la suma de trminos de una serie de Fourier puede resultar una forma de
onda no senoidal. La generacin de la onda cuadrada de la figura 11.58 requiere entonces de una
cantidad infinita de trminos. Sin embargo. la suma de la fundamental y la tercera armnica en la
figura 11.59a ofrece con ms detalle como resultado una forma de onda que est comenzando a
tomar la apariencia de una onda cuadrada. La inclusin de la quinta y sptima armnicas. como
se ve en la figura 11.59b. nos acerca ms a la forma de onda de la figura 11.58.
Debido a que la novena armnica tiene una magnitud mayor que el 10% del trmino
fundamental [+(100%) = 11.1%], desde el trmino fundamental hasta la novena armnica son
las contribuyentes principales a la expansin en sene de Fourier de la funcin de la onda
cuadrada. Por tanto, es razonable suponer que si la aplicacin de una onda cuadrada de una
frecuencia particular da como resultado una "buena y 1impia"onda cuadrada a la salida, entonces
4"
Fundamental
Fundamental + 3", 5"
Figura 11.59 Contenido
armnico de una onda cuadrada
552
Capituio 11 Respuesta en frecuencia de transistores B J i y JET
desde la fundamental hasta la novena armnica se amplifican sin la distorsin debido al

amplificador. Por ejemplo. si se va a probar un amplificador de audio con un ancho de banda
de 20 kHz (el rango de audio es de 20 Hz a 20 kHz), la frecuencia de la seal aplicada debe ser
por lo menos de 20 kHz19 = 2.22 kHz.
Si la respuesta de un amplificador ante la onda cuadrada aplicada es una rplica sin distorsin
de la entrada. la respuesta en frecuencia (o BW) del amplificador es obviamente suficiente
para la frecuencia que se aplic. Si la respuesta es como la que se muestra en las figuras 1 l.60a
y b. las bajas frecuencias no se amplifican adecuadamente. y se tiene que investigar la baja
frecuencia de corte. Si la forma de onda tiene la apariencia de la figura 11.60~.los componentes
de alta frecuencia no estn recibiendo la suficiente amplificacin y tiene. por lo mismo, que ser
revisada la alta frecuencia de cone o ancho de banda.
-2
:$$7
La alta frecuencia de corte real (o BW) puede determinarse a partir de la forma de onda d e
salida midiendo con cuidado el tiempo de subida definido entre el 10 y 90% del valor pico,
como se muestra en la figura 11.61. L a sustitucin en l a siguiente ecuacin proporcionar la
la ecuacin tambin dar una
alta frecuencia de corte, y debido a que BW = f,, -fLu z f
indicacin del amplificador.
Figura 11.61 Definicin del

---4
1,
C-
tiempo de subida e inclinacin de

la respuesta a onda cuadrada.
11.12 Prueba de onda cuadrada
b) respuesta
pobre
Figura
en
11.60
bajamuy
frecuencia:
a) Respuesta
pobre en
baja frecuencia;c) respuesta
pobre en alta frecuencia;
d) respuesta muy pobre en alta
frecuencia.
La baja frecuencia de corte puede determinarse a pacir de la respuesta de salida, midiendo

con precaucin la inclinacin de la figura 11.61 y sustituyndola en alguna de las siguientes
ecuaciones:
% inclinacion = P% =
/l
inclinacin = P =
-x 100%
---
(forma decimal)
La ba;a frecuencia de corte se determina a partir de
50nv/7
1 +
EJEMPLO 11.13
La aplicacin de una onda cuadrada de 5 1<Hzy de 1 mV a un amplificador resulta la forma de

onda de salida de la figura 11.62.
a) Escriba la expansin en serie de Fourier para la onda cuadrada hasta la novena armnica.
b) Determine el ancho de banda del amplificador.
Calcule la baja frecuencia de corte.
C)
Solucin
a)
lo%,
0 >ps'18p>
+-
1
= -(un2 n ( 5 x i03)t + -.en
?T
3
1
100
8
PS
-4
1
2 i l 5 x 103)t + -sen in(2.5 x 1o3)t
5
1
-sen2n(35 X 103)t + - s e n 2 i 4 5 X 1O3)t
b) t , = l S p s - 2 p s = 1 6 p s
0.35
0.35
BW=---=
21,875 Hz 4.4f,
t,
16ps
V - V'
50mV - 4 0 m V
c) p=-= 0.2
v
50 mV
1 1.13 ANLISIS POR COMPUTADORA

El anlisis por computadora de este captulo se integr al captulo para enfatizar y demostrar el
poder del paquete PSpice. La respuesta en frecuencia completa de un sistema de una sola o
mltiples etapas puede fijarse en un periodo relativamente corto para verificar los clculos
tericos o proporcionar una indicacin inmediata de las frecuencias superiores e inferiores de
corte del sistema. Los ejercicios de este captulo darn una oportunidad para aplicar el paquete
PSpice en una variedad de redes.
Capituio 11 Respuesta en frecuencia de iransistores B J i y JFET
11.2 Logantmos
PROBLEMAS
1. a ) Determine el logaritmo comn de los siguientes nmeros: 103, 5 0 y 0.707.

b) Calcule el 1o;aritmo natural de los mismos nmeros que aparecen en el inciso a .
C ) Compare las respuestas de los incisos a y h.
2, a) Determine el logaritmo comn del numero 2.2 x 10'.
b) Seale el lo;aritmo natural del nmero del inciso a con la ecuacin (1 1.4).
c ) Obtenga el logaritmo natural del nmero del inciso a usando logaritmos naturales y comprelo con la respuesta del inciso h.
3. Especifique:
a) 20 loglo con la ecuacin (11.6) y comprelo con 20 lo:,, 5.
b) 10 log,, & empleando la ecuacin (1 1.7) y cotjelo con 10 log,, 0.05.
c) lo:,,, (40)(0.125) usando laecuacin (11.8) y equiprelo con log,, 5.
4. Calculc la ganancia de potencia en decibles para cada uno de los siguientes casos:
a) P,, = 100 W. P, = 5 W.
bl P, = 100 mW. P, = 5 mW.
c) P<,= 100 pA: P, = 20 pW.
5. Determine Gd,, para un nivel de potencia de salida de 25 W.
6 . Dos medidas de i,oltaje hechas a travs de la misma resistencia son V, = 25 V y V2= 100 V. Calcule
la ganancia de potencia en decibeles para la segunda lectura respecto a la primera.
7. Se realizan las medidas de voltaje de e n t r d a y salida V, = 10 mV y V,,= 25 V. Cul es la ganancia

de voltaje en decibeles?
8. a) La ganancia total en decibeles de un sistema de tres etapas es de 120 dB. Determine la ganan
cia en decibeles de cada etapa si la segunda etapa tiene el doble de Zanancia en decibeles
de la primera y la tercera tiene 2.7 veces la ganancia en decibeles de la primera.
b) Calcule la ganancia de voltaje de cada etapa.
9. Si la potencia de ac aplicada a un sistema es de 5 pW a 100 mV y la potencia de salida es de 48 W.
determine:
a) La ganancia de potencia en decibeles.
b) La ganancia de voltaje en decibeles si la impedancia de salida es de 4 0 kn.
cj La impedancia de entrada.
d j El voltaje de salida.
11.4
Consideracionesgenerales sobre la frecuencia
10. Dada las caractensticas de la figura I 1.63, grafique:

a) La ganancia normalizada.
b) La ganancia en dB normalizada y determine el ancho de banda y las frecuencias de corte.
Problemas
--
11, Para la red de la figura 11.61:

a) Determine la expresin matemtica para la magnitud de la relacin VJV:.
b) Con el resultado del inciso a, resuelva V,,V, a 100 Hz, 1 kHz, 2 kHz, 5 kHz y 10 kHz. ).
grafiquela curva resultante para el rango de frecuencia de 1OOHz a 10 kHz. Use una escala
OOhX pF
11.5 Anlisis a baja frecuencia,grfica de Bode
C) Determine la frecuencia de corte.

d) Trace las asintotas y localice el punto a -3 dB.
e) Grafique la respuesta en frecuencia para V,/V, y comprela con ios resultados del inciso b.

y 32.
12. Para La red de la fisura 11.64:

. a) Determine la expresin matemtica del npulo por el cual Vc,se desfasa respecto a V,.
b) Obtenga el ngulo de fase a f = 100 Hz, 1 kHz. 2 kHz. 5 kHz y 10 kHz y grafique la curva
resultante para el rango de frecuencia de 100 Hz a 10 kHz.
c) Determine la frecuencia de corte.
d) Dibuje la respuesta en frecuencia de 0 para el mismo espectro de frecuencias del inciso h y
compare los resultados.
13. a)
b)
c)
d)
Qu frecuencia est a 1 octava arriba de 5 kHz?

Qu frecuencia est a 1 dcada abajo de 10 kHz?
Qu frecuencia est a 2 octaws abajo de 20 kHz?
Qu frecuencia est a 2 dcadas arriba de 1 kHz?
i i .6 Respuesta a baja ihcuencia, amplificador

14. Repita el anlisis del ejemplo 11.9 con ro = 40 kR. Cul es el efecto sobre A,m ~ i
fL,,
f,<,f,# y la
frecuencia de corte resultante?
15. Para la red de la figura 11.65

a)
b)
C)
d)
e)
f)
g)
h)
Determine re.
Encuentre A v d ~=d Vo/V,.
Calcule Z.
Encuentre A
= V,,/V,.
Obtenga F L s ,FLcy F LE.
Determine la baja frecuencia de corte.
Trace las asntotas de la grfica de Bode definida por las frecuencias de corte del iiiciso e .
Dibuje la respuesta a baja frecuencia del amplificador usando las resultados del inciso f.
C,
C;
5pF
= XpF
C,, = \ 2 p F
C,, = 40 pF
C,, = 8 p F
Figura 11.65 Problemas 15.22 y 23.
* 16.
Repita el problema 15 para la red estabilizada en emisor de la figura 11.66.
L
,
= iupr
* 17.
Vuelva a hacer el problema 15 para el circuito emisor-seguidor d e la fisura 11.67.
* 18.
Repita el problema 15 para la configuracin de base comn de la figura 11.68. No olvide que la
configuracin de base comn es un circuito no inversor cuando se considera el efecto Miller.
-16V
C, = 1 8 p F
C
, = 24 pF
C,, = 12pF
1.2kR
p= 80
4.7 kR
--t
- I
Figura 11.68 Problemas 18. 25 y 34.
Problemas
11.7 Respuesta a baja frecuencia, amplificador FET

19. Para la red de la figura 1169:
a) Determine V,,,> e 1 , .
b) Encuentre fi,,,,, Y g,,.
c ) Calcule la ganancia en la banda media para A, = V,/V,.
d) Resuelva Z,
e) Calcule A , , = V,/Vs.
f) DetenninefL,:fLc,yfL;
g) Especifique la baja frecuencia de corte.
h) Trace las asntotas de la grfica de Bode definida en el inciso j:
i) Grafique la respuesta a baja frecuencia del amplificador usando los resultados del inciso,f
l8
"
C , - 3pF
(i*' 5 pF
CqJ= 4pF
CI., = h pF
C,,, = 1 pF
3 kR
Figura 11.69 Problemas 19.20,

26 y 35.
* 20.
Repita el anlisis del problema 19 con rd = 100 IrQ. ;Tiene algn impacto de alguna consecuencia
sobre los resultados? De ser as, jcules elementos?
* 21.
Repita el anlisis del problema 19 para la red de la figura 11.70. Qu efecto tuvo la configuracin
de divisor de voltaje sobre la impedancia de entrada y la ganancia A, .comparada con el arreglo de
polarizacin de la figura 11.69?
C.
= 4 pF
c,,:,=
+
v.
6 pF
8 pF
C,, = 12 pF
C, = 3 pF
C,,
1.2 k I 1
&
Y
11.9 Respuesta en alta frecuencia, amplificador BJT

a) Detennine fH, yfH,
b) Suponierido que C = C,,, y C,,,,= C,, encuentre fa y,$
c) Grafique la respuesta en frecuencia de la reain de alta frecuencia usando una grifica de Bode
y determine la frecuencia de corte.
,.,
Captulo 11 Respuesta en irecuencia de transistores W i y JET
* 23.
* 24.
Repita el anlisis del problema 22 para la red de la figura 11.66.
* 25.
Vuelva a hacer el anlisis del problema 22 para la red de la figura 11.68.
Repita el anlisis del problema 22 para la red de la figura 11.67.
11.10 Respuesta en alta frecuencia, amplificador FET

a) Determine gmoy s , ~ .
b) Encuentre A, y A, en el rango de frecuencia media.
C) Determine fH y&,.
d) Grafique la respuesta en frecuencia para la regin de alta frecuencia usando una grfica de
Bode y determine la frecuencia de corte.
* 27.
Repita el anlisis del problema 26 para la red de la figura 11.70
11.11 Efectos de frecuencia en multietapas
28. Calcule la ganancia de voltaje general de cuatro etapas idnticas de un amplificador. teniendo cada
una ganancia de 20.
29. Calcule la alta frecuencia de 3 dB general de un amplificador de cuatro etapas que tenga un valor
de etapa individual de f,= 2.5 MHz.
30. Un amplificador de cuatro etapas tiene una baja frecuencia de 3 dB para una etapa !ndividual de
f , = 40 Hz.Cul es el valor de f,para este amplificador completo?
3
* 31.
11.12 Prueba de onda cuadrada
La aplicacin de una onda cuadrada de 100 kHz y de 10 mV a un amplificador resulta la forma de

onda de salida de la figura 11.71.
a) Escriba la expansin en serie de Fourier para la onda cuadrada hasta la novena armnica.
b) Determine el ancho de banda del amplificador a la precisin que permita la forma de onda de
la figura 11.71.
C) Calcule la baja frecuencia de corte.
V., lmV>
&S)
32. a) Escriba el archivode entrada parael anlisis PSpice de la respuesta en frecuencia de V,JV, para
el filuo de pasa altas de la figura 11.64.
b) Ejecute el anlisis del inciso a y comprelo en funcin del valor terico de la frecuencia de
corte.
33. a) Escriba el archivo de entrada para el anlisis PSpice de la respuesta en frecuencia de V,JV,$
para el amplificador BJT de la figura 11.65.
b) Ejecute el anlisis del inciso a y comprelo con la solucin terica.
34. Repita el problema 33 para lared de la figura 11.68.
35. Vuelva a realizar el problema 33 para la configuracin JFET de la figura 11.69.
'El asrensco indica problemas ms difciles
12
Configuraciones
compuestas
En el presente captulo presentaremos vanas conexiones de circuito que, aunque no son los
estndares de emisor comn, colector comn o base comn, son muy imponantes, porque
todava se usan mucho tanto en circuitos discretos como integrados. La conexin en cascada
proporciona etapas en serie, pero en cambio. la conexin cascode pone un transistor sobre otro.
Estas formas de conexin se localizan en circuitos prcticos. La conexin Darlington y la
conexin de par retroalimentado proporcionan varios transistores conectados para operar como
un solo transistor para un mejor funcionamiento, por lo general con mucha mayor ganancia de
corriente.
Si se usa la conexin CMOS. junto con transistores MOSFET incrementales, tanto tipop
como tipo n , resulta un circuito que opera con muy poca potencia. mismos que tambin se
presenta en este captulo. Muchos de los ms recientes circuitos digitales utilizan circuitos
CMOS para permitir operaciones porttiles con muy poca potencia de bateras, o para permitir
una densidad muy alta en circuitos integrados con la ms baja disipacin de potencia en el
pequeo espacio usado por un circuito integrado.
Los circuitos discretos y los integrados utilizan la conexin de fuente de comente. La
conexin de espejo de comente proporciona comente constante a otros diversos circuitos. y es
muy importante en circuitos integrados lineales.
El amplificador diferencial es la parte bsica de los circuitos de los amplificadores
operacionales (que se tratarn por completo en el captulo 14). En este apartado se presenta la
conexin del circuito diferencial bsico y su operacin. Un circuito bipolar-JFET usado en los
IC es la conexin BiFET, y a la conexin bipolar-MOSFET se le denomina una conexin
BiMOS. Ambas se utilizan en los circuitos integrados lineales.
12.2 CONEXINEN CASCADA

Una conexin popular de etapas de amplificador es la conexin en cascada. Bsicamente una
conexin en cascada es una conexin en serie con la salida de una etapa aplicada como entrada a
la segunda etapa. La figura 12.1 muestra una conexin en cascada de dos etapas de amplificador
a FET. La conexin en cascada proporciona una multiplicacin de la ganancia de cada etapa
para una mayor ganancia general.
La ganancia general del amplificador en cascada es el producto de las ganancias A > ,y A,
de las etapas.
1'
Etapa 1
Etapa 2
Figura 12.1 Amplificador FET en cascada
La impedancia de entrada del amplificador en cascada es la de la etapa 1,
y la impedancia de salida es la de la etapa 2.
La funcin principal de las etapas en cascada es una mayor ganancia global. Debido a que la
polarizacin de dc y los clculos de ac para un amplificador en cascada siguen a aquellos
derivados de las etapas individuales. un ejemplo mostrar los diversos clculos para deteminar la polarizacin de dc y la operacin de ac.
- -
Calcule la polarizacin, la ganancia de voltaje. la impedancia de entrada, la impedancia de

salida y el voltaje de salida resultante para el amplificador en cascada que se muestra en la
figura 12.2. Calcule el voltaje de carga si se conecta una carga de 10 kR a la salida.
Figura 12.2 Circuito de amplificador en cascada para el ejemplo 12.1.

12.2
Conexin en cascada
EJEMPLO 12.1
Solucin
Ambas etapas de amplificacin tienen la misma polaizacin. Usando las tcnicas de polaizacin
del captulo 6, resulta que
IDO= 2.8 mA
VGsy = -1.9 V,
Ambos transistores tienen
y el punto de polarizacin en dc
La ~ananciade voltaje de cada etapa es

A v , = Av? = -g,R,
= -(2.6 mS)(2.4 kR) = -6.2
La ganancia de voltaje del amplificador en cascada es

Ecuacin (12.1):
Av = Ay, Ay? = (-6.2)(-6.2)
= 38.4
El voltaje de salida es entonces

V,, = AvVj = (38.4)(10 mV) = 384 mV
La impedancia de entrada del amplificador en cascada es

Z, = R, = 3 3 M R
La impedancia de salida del amplificador en cascada (suponiendo que r, = m) es
Z, = R, = 2.4 kQ
El voltaje de salida a travs de una cxga de 1 0 kR sena
Amplificador en cascada BJT

En la figura 12.3 se muestra un amplificador en cascada con acoplamiento RC usando BIT.
Izual que antes. la mejor ventaja de las etapas en cascada es la mayor ganancia de voltaje. La
+"cc
c,
rI
Figura 12.3 Amplificador BJT en

cascada (con acoplamiento RC).
562
Captulo 12 Configuraciones compuestas
polarizacin en dc se obtiene usando los procedimientos del capitulo 4. La ganancia de voltaje

de cada etapa es
1;.
La impedancia de ent~ddadel amplificador es la de la etapa 1,
Z,= RIIIR2IiPrc
(12.5)
y la inipedancia de salida del amplificador es la de la etapa 2.

Z,, = R,llr,,
(12.6)
El siguiente ejemplo seala el anlisis de un ampiificador BIT cn cascada mostrando la gran

ganancia de voltaje que se obtiene.
Calcule la ganancia de voltaje. voltaje de salida. impedancia de entrada e impedancia de salida

para el amplificador BJT en cascada de la figura 12.4. Calcule el voltaje de salida resultante si
se conecta una carga de 10 kR a la salida.
Figura 12.4 Amplificador BJT con acoplamiento RC para el ejemplo 12.2.
Solucin
El anlisis de la polarizacin da como resultado
V, = 4.7 V.
VE = 4.0 V,
V, = 1 1 V.
1, = 4.0 mA
En el punto de polarizacin,
La ganancia de voltaje de la etapa 1 es,
12.2 Conexin en cascada
~-
~--
EJEMPLO 12.2
mientras que la ganancia de voltaje de la etapa 2 es
para una ganancia de voltaje de

Ay = A v ,Av? = (-102.3)(-338.46)
= 34,624
El voltaje de salida es,

Vo = AvVz = (34,624)(25 @V) = 0866 V
La impedancia de entrada del amplificador es
y la impedancia de salida del amplificador es

Zo = R, = 2 2 kR
Si se conecta una carga de 10 kR a la salida del amplificador, el voltaje resultante a travs de la
carga es
Tambin puede usarse una combinacin de etapas con FET y BJT para proporcionar una
ganancia alta de voltaje, y una alta impedancia de entrada, como se seala en el siguiente
ejemplo.
EJEMPLO 1 2 3
Para el amplificador en cascada de la figura 12.5, utilice la polarizacin calculada en los ejemplos 12.1 y 12.2 para deducir la impedancia de entrada, impedancia de salida, ganancia de
voltaje y el voltaje de salida resultante.
+?O v
Y
I ",m V
;[
+Lr~;l$
8=200
I,,=imA
V,=AV
0.05 pF
3.3 MI3
Figura 12.5 Amplificador JFET-BJT

en cascada para el ejemplo 12.3.
Solucin
Debido a que Ri (etapa 2) = 15 kR114.7 kR11200(6.5 R)= 953.6 R. la ganancia de la etapa 1

(cuando est cargada con la etapa 2) es
Del ejemplo 12.2, la ganancia de voltaje de la etapa 2 es Av. = -338.46. La ganancia de voltaje
global es.
A, = A r , A , , = (-1.77)(-338.46)
= 599.1
El voltaje de salida es por tanto

V,, = A, V, = (599.1)(1 mV) = 0.6 V
La impedancia de entrada del amplificador es la de la etapa 1.
Z, = 3 3 M R
y la impedancia de salida resulta de la etapa 2.
z,,
= R,
= 2.2 kR
12.3 CONEXINCASCODE
Una conexin cascode tiene un transistor encima de (en serie con) otro. La figura 12.6 muestra
una configuracin cascode con una etapa de emisor comn (CE) que alimenta a una etapa de
base comn (CB). Este arreglo est diseado para proporcionar una alta impedancia de entrada
con una baja ganancia de voltaje, y para asegurar que la capacitancia Miller de entrada (vase
el captulo I l ) est a un mnimo, en tanto la etapa CB proporciona una buena operacin a alta
frecuencia. En la figura 12.7 se proporciona una versin BJT prctica de un amplificador cascode.
"cc
F i n 12.6 Coniiguracin cascode
Figura 12.7 Circuito cascode prctico

12.3 Conexin cascode
565
EJEMPLO 12.4
Calcule la ganancia de voltaje para el amplificador cascode de la figura 12.7.

Solucin
El anlisis de la polarizacin usando los procedimientos del captulo 4, da como resultado
V , = 4.9 V.
V B l= 10.8 V.
1 , = Ic = 3.8 mA
La resistencia dinmica de cada transistor es
La ganancia de voltaje de la etapa 1 (emisor comn) es aproximadamente
La ganancia de voltaje de la etapa 2 (base comn) es
dando como resultado una ganancia total del amplificador cascode de

Av = Av Av = (-1)(265) = -265
Como se esperaba, la etapa CE con una ganancia de -1 proporciona la mayor impedancia

-de entrada de una etapa CE (superior a la de la etapa CB). Con una ganancia de voltaje de
solamente -1, la capacitancia Miller de entrada se mantiene muy pequea. Luego se proporciona una ganancia de voltaje ms grande con la etapa CB, que da como resultado una ganancia total grande (Ay = -265).
12.4 CONEXINDARLINGTON
Una conexin muy popular de dos transistores de unin bipolar para que operen como un
transistor con "superbeta" es la conexin Darlington, mostrada en la figura 12.8. La principal
caracterstica de la conexin Darlington es que el transistor compuesto acta como una sola
unidad, con una ganancia de comente, que es el producto de las ganancias de comente de los
transistores individuales. Si la conexin se hace cuando se utilizan dos transistores separados
que tengan ganancias de corriente B, y &, la conexin Darlington proporcionar una ganancia
de comente de
Figura 12.8 Conjunto de transistor Darlington
Si los dos transistores estn pareados para que

ganancia de corriente de
P, = /3? = P, la conexin Darlington da una
&= P'
(12.8)
Una conexin Darlington de transistores proporciona un transistor que tiene una

ganancia de corriente muy grande, casi siempre de unos cuantos miles.
Qu ganancia de corriente proporciona una conexin Darlington con dos transistores idnticos cada uno de los cuales tiene una ganancia de comente de p = 200?
EJEMPLO 12.5
Solucin
P,
Ecuacin (12.8):
P?
= (200)' = 40,000
Transistor Darlington encapsulado

Debido a que la conexin Darlington es popular, puede obtenerse un solo encapsulado que
contenga en su interior dos BJT conectados como transistor Darlington. La figura 12.9 facilita
algunos datos de la hoja de especificaciones de un tpico par Darlington. La ~ananciade comente listada es la del transistor conectado en configuracin Darlington. El dispositivo externo proporciona slo tres terminales (base, emisor y colector). Puede considerar la unidad como
un solo transistor Darlington, la cual tiene una ganancia de comente muy alta cuando se compara con otros transistores tpicos solos.
Tipo 2N999
N-P-N con conexin Darlinmon
Transistor encapsulado de silicio
Parrnetro
Condiciones de prueba
Mn.
Mx.
1
Figura 12.9 Iniorrnacin de
especificaciones sobre el transistor
Darlington en un encapsulado
l c =l O m A
I r = 100mA
(2N999).
Polarizacin dc de un circuito Darlington

En la figura 12.10 se muestra un circuito Darlington bsico. Se utiliza un transistor Darlington
que posee una ganancia de comente muy alta, pD. La comente de base puede calcularse a
partir de
d+vc
c
A pesar de que esta ecuacin es la misma que para un transistor normal, el valor de 0, es
mucho mayor, pero tambin el valor de V,, es alto, como lo indican los datos en la hoja de
especificaciones de la figura 12.9. La comente de emisor es entonces
IE =
(Po
(12.10)
l)lB = PDIB
Los voltajes de dc son

(12.11)
VE = IPE
VB = VE + VBE
(12.12)
12.4
Conexin Darlington
Figura 12.10 Circuito de

polarizacin bsico Darlington.
567
EJEMPLO 12.6
Calcule los voltajes de polarizacin y las comentes del circuito de la figura 12.11.
Solucin
La comente de base es
+18 v
Ecuacin (12.9):
18V - l.6V
1, =
3.3 M R
= 256.~~4
8000(390 R)
La comente de emisor es entonces

Ecuacin (12.10):
Po
= 8000
v,,
= 1.6 v
El voltaje de dc del emisor es

Ecuacin (12.11):
VE = 20.48 mA(390 R ) = 8 V
y el voltaje de la base es
390 R
1, = SOOO(2.56 pA) = 20.48 mA = 1,
Ecuacin (12.12):
Va = 8 V
1.6 V = 9.6V
El voltaje del colector es el valor de alimentacin de
V, = 18 V

ejemplo 12.6.
Circuito equivalente en ac
En la figura 12.12 se muestra un circuito Darlington emisor-seguidor. La seal de entrada se
aplica a la base del transistor Darlington a travs del capacitor C,, as como con la salida V<>
que se obtiene del emisor a travs del capacitor Cr En la figura 12.13 est el circuito equivalente. El transistor Darlington se reemplaz por un circuito equivalente que comprende una
resistencia de entrada, ri,y una fuente de comente de salida, &ib.
+
F i r a 12.12 Circuito Darlington emisor-seguidor
568
Figura 12.13 Circuito ac equivalente del emisorseguidor

Darlington.
IMPEDANCIA DE ENTRADA
La comente de base a travs de r, es
", - "<,
l), = rc
Debido a que
L/C> = (1, + Pdb)RE
Podemos usarla ecuacin (12.13) en la ecuacin (12.14) para obtener

Ibr, = V , - V,) = V j - Ib(l
&)RE
Resolviendo para V,,

V, = I,[r, + (1
PD)REl= Ih(l-, + PDRE)
La impedancia de entrada que se ve en la base del transistor es entonces
y vindola desde el circuito es

Z, = R,ll(r, +
(12.15)
Calcule la impedancia de entrada del circuito de la figura 12.12 si r, = 5 kR.
Solucin
Ecuacin (12.15): Z = 3.3 MRII[5 kR
(8000)(390R)] = 1.6 MR
GANANCIA DE CORNENTE
La comente de salida a travs de RE es (vase la figura 12.13)
1, =
PDJb = (BD +
l)lb = PDIb
La ganancia de comente del transistor es entonces
'b
La ganancia ac de comente del circuito es

0
1
1" = 6
A. = 1;
lb 1;
Podemos usar la regla del divisor de comente para expresar IbiIc
por lo que la ganancia de comente del circuito es
12.4 Conexin Darlington
EJEMPLO 12.7
'-3.
EJEMPLO 12.8
Calcule la ganancia en corriente del circuito de la figura 12.12.

Solucin
Ecuacin (12.16):
44% --
A, =
R, + &RE
(8000)(3.3 MQ)
4112
3.3 MQ + (8000)(390 Q >
IMPEDANCIA DE SALIDA
La impedancia ac de salida puede determinarse mediante el circuito que se muestra en la
figura 12.11a. La impedancia de salida vista por la carga R, se determina aplicando un voltaje,
V,,. y midiendo la corriente l,, (con la entrada V >igual a cero). La figura 12.14b muestra esta
situacin. Cuando se resuelve para 1 , se obtiene
Resolviendo para Z,, se tiene
z = - v=
I,,
llRE
llr,
Figura 12.14 Circuito ac equivalente para determinar zG
&ir,
G
EJEMPLO 12.9
Calcule la impedancia de salidadel circuito de la figura 12.12.

Solucin
Z,>
= 390 Q((5knll--
Ecuacin (12.17):
5 kR
5 kn
8000
-- -
0.625
so00
GANANCIA DE VOLTAJE
La ganancia de voltaje para el circuito de la figura 12.12 puede determinarse usando el
circuito equivalente de la figura 12.15. Dado que
Y>=
S
(1,
V, = [i$-,
P,I,)R,
+ (lb+
= /,(RE +
O#,)
PJ,)R,
a partir de las cuales obteneinos

V, = I,r, + RE + &RE)
v,
Y, =
por lo que
(RE
ri + (RE +
A
RE
(RE
="=
7, +
PDRE)
Pd<E
+
PBRF)
+FF!y;,
'b
",
Figura 12.15 Circuito ac equivalente

para determinar A,.
Calcule la ganancia de voltaje Ar para el circuito de la figura 12.12.
EJEMPLO 12.10
Solucin
390 O
.
As =
(8000)(390 R)
+ ~ 3 9 0R + (8000)(39o n)j
= 0.998
12.5 PAR RETROALIMENTADO

La conexin del par retroaiimentado (vase la figura 12.16) es un circuito de dos transistores
que operan en forma similar al circuito Darlinston. O b s e ~ que
e el par retroalimentado usa un
transistorpnp que excita a un transistor npn; ambos dispositivos actan de manera efectiva en
forma muy parecida a un transistor pnp. Como sucede con una conexin Darlington, el par
retroalimentado proporciona una ganancia en corriente muy alta (el producto de las ganancias
de corriente de los transistores). Una aplicacin tpica (vase el captulo 16) usa una conexin
Darlington y una conexin de par retroalimentado para proporcionar operacin complementana de los transistores. En la figura 12.17 se ilustra un circuito prctico que utiliza un par
retroalimentado. Algunas consideraciones sobre la polarizacin y la operacin en ac facilita
una mejor comprensin sobre cmo trabaja la conexin.
12.5 Par retroalimentado
Figura 12.16 Conexin del par
retroalimentado.
Figura 12.17 Operacin del par
retroalimentado.
Polarizacin
Los clculos de polarizacin que vienen a continuacin utilizan cada vez que es posible simplificaciones prcticas. para proporcionar resultados ms simples. Para el lazo emisor base Q,
se obtiene
La comente de base es entonces
ID,=
"CC
R,
"E!?,
P,aRC
La corriente de colector de Q, es
' c = PI'B, = '8:
que es tambin la corriente de base de Q,. La comente de colector del transistor
1,: = P?l/il =
Q2
es
/E:
por 10 que la comente a travs de R, es
EJEMPLO 12.11
Calcule las comentes y voltajes de polarizacin de la fisura 12.17 para que V,]sea de la mitad
del voltaje de alimentacin (IcRC = 9 V).
Solucin
La comente de base de Q, es entonces
IB2 = IC,= /3,1B,= 140(4.45 ,uA) = 0.623 mA

dando como resultado una corriente de co1c;tor de Q, de
IC2= &I,' = lSO(0.623 mA) = 112.1 mA

Capitulo 12 Configuracionescompuestas
y la corriente a travs de R,. es entonces

Ecuacin(l2.20):
1, = I E i + Ic. = 0.623 mA
+ 112.1 mA
Ir, = 112.1 mA
El voltaje dc a la salida es por tanto

V,,(dc) = V,,
lp, =
18 V - 112.1 niA(75 R) = 9.6 V
V,(dc)= V,,(dc)- 1 ' l , , = 9 . 6 V - 0 . 7 V = S . 9 V
Operacin en ac
El circuito equivalente en ac para el circuito de la figura 12.17 est dibujado en la figura 12.18. El
circuito est dibujado primero en la figura 12.18a para mostrar con detalle cada transistor y
la co~acacinde las resistencias de base I, colector. El siguiente paso es volver adibujarlo en la
fisura 12.18b para pzrmitir el anlisis.
'
6
I
.c
(a)
'hi
c,
t
"'t 1
figura 12.18 Equivalente ac de la figura 1 2 l T .
IMPEDANCIA DE ENTRADA, Zi
La impedancia de entrada vista en la base del transistor Q , se determina (vase la figura
12.18b) de la manera siguiente:
donde
= -
por lo que
l1,,rjr = ":
,+
c=
V,,
@zlh?Rc = (&lI,i)Rc
V,
P21,,>Rc
(debido a que 1,! = lc,= P,I,,)
12.5 Par retroalimentado
-~.
~~
-~-
---
~~
~-
Incluyendo la resistencia polarizacin de base,
GANANCIA DE CORRIENTE, Ai
La ganancia de comente puede determinarse de la manera siguiente:
I<>= P21& - PIII, , - ll?,
= P?(P,I,,) - (1 + P l ) I b , = P,P?I,,
Incluyendo R,. la ganancia de corriente es
IMPEDANCIA DE SALIDA, Zo
Puede obtenerse Z aplicando un voltaje, Vo, con V; igual a O. El anlisis que resulta
prueba que
lo que da como resultado una baja impedancia de salida.

GANANCIA DE VOLTAJE, Av
El voltaje de salida V,, es
V,, = -I$,
Debido a que
EJEMPLO 12.12
Ii, , =
= P:P?lh F C
v, -
"0
r
,,
Calcule, a partir del circuito ac, los valores de Z,, Z", A, y A, para el circuito de la figura 12.17.
Suponga que r, , = 3 kR.
Solucin
Z, = R,ll(r,,
=
+ P l P 2 R c ) = 2 MQll3
974 kR
(140)(180)(75 Q>l
El ejemplo 12.12 muestra que la conexin del par retroalimenrddo proporciona una operacin
con ganancia de voltaje muy cercana a 1 (al igual que con un emisor seguidor Darlington).
muy alta ganancia de corriente. muy baja impedancia de salida y alta impedancia de entrada.
.A
12.6 CIRCUITO CMOS
pMOS
Una forma popular de circuito en los circuitos digitales utiliza transistores MOSFET
incrementales de canal n y canal p (vase la figura 12.19). Este circuito MOSFET complementario. o CMOS. usa estos transistores de tipo opuesto (o complementario). La entrada, Vi,se
aplica para ambas compuertas, y la salida se toma de los drenajes conectados. Antes de pasar
a la operacin del circuito CMOS. revisemos la operacin de los transis:ores MOSFET
incrementales.
1,
nMOS
i
7
La caractenstica del drenaje de un transistor MOSFET incremental canal n o nMOS se muesIra en la figura 12.20a. Con O V aplicados a la compuerta-fuente no hay comente de drenaje.
No hay ninzuna corriente hasta que VGsse eleva ms all del nivel de umbral del dispositivo
V,. Con una entrada de. digamos + 5 V. el dispositivo nMOS est completamente encendido
con la corriente I D presente. Resumiendo:
Una entrada de O V deja al nMOS apagado, mientras que una entrada & + 5 V
enciende al nMOS.
1,
"\
AVGS = +5 V
1 AVGs=-5
=0 V
1, = eiti presente (el
1" = estj prescnre
dispositivo esti encendido)
(el dirporirivo
1, = O (el dirpositlvo
erti enceiidido)
crii ipacado)
(a)
--':
D
Q,
Operacin encendido/apagado de nMOS
AVGS=OV
i,, = 0 (el dispositi\oe s i j usado)
<Ir
ih)
Operacin encendido/apagado del pMOS

Las caractersticas del drenaje de un transistor MOSFET canal p. o pMOS, se muestran en la
figura 1220b. Cuando se aplica O V. el dispositivo est apagado (no hay comente de drenaje).
y en cambio para una entrada de -5 V (mayor que el voltaje de umbral) el dispositivo esti
encendido con la corriente de drenaje presente. Resumiendo:
VGS = O V deja al pMOS apagado; VGs= -5 V enciende al pMOS.
12.6
Circuito CMOS
'
Figura 12.19 Circuito inversor
~ ~ 0 s .
Figura 12.20 Caracteristicas del

MOSFET incremental indicando
las condiciones d e encendido y
apagado: a) nMOS: b) pMOS.
Operacin de un circuito CMOS

Considere a continuacin cmo opera el circuito real CMOS de la figura 12.21 con una entrada
de O V, o una entrada de +5 V.
VDD
"DD
(+S V)
V, =
(+5 V )
ov
V,, = +5
v,=+5v
v,, = o v
Apagado
--
VGS = t5 V
(b)
(a)
Figura 1221 Operacin del circuito CMOS: a) salida +5 V: b) salida O V.
ENTRADA DE O V
Cuando se aplica O V como entrada al circuito CMOS, proporciona O V a ambas compuertas nMOS y pMOS. La figura 12.21a muestra que
Para el nMOS (Q,):
VGS = Vi - O V = O V - O V = O V
La entrada de O V al transistor nMOS Q, deja a ese dispositivo apagado. Sin embargo, la

misma entrada de O V da como resultado que el voltaje compuerta-fuente del transistorpMOS
Q2 sea -5 V (la compuerta a O V est a 5 V menos que la fuente a + S V). dando como resultado
que ese dispositivo se encienda. La salida. V,>,es entonces +5 V.
ENTRADA DE +5 V
Cuando y = +5 V proporciona +S V a ambas compuertas. La figura 12.21 b muestra que
Para el nMOS (Q,):
VGS = Vi - O V = +5 V - O V = +5 V
Para elpMOS (QJ:
VGr = V, - (+5 V) = +5 V
5V = OV
Gracias a esta entrada el transistor Q, est encendido y el transistor Q2 permanece apagado,

con la salida cercana a O V aunque el que conduzca sea el transistor Q2. La conexin CMOS de
la figura 12.19 proporciona una operacin con un inversor lgico con Vo opuesto a V,, como se
describe en la tabla 12.1.
TABLA 12.1 Operacin del circuito CMOS
", Oi,
O
+S
Qi
Q2
Apasado
Encendido
Encendido
Apagado
Capitulo 12 Configuracionescompuestas
Va
03
+5
O
12.7 CIRCUITOS DE FUENTE DE CORRIENTE

El concepto de una fuente de alimentacin proporciona un inicio en nuestra consideracin
de los circuitos de fuente de corriente. Una fuente de voltaje prctica (vase la figura 12.22a)
es una fuente de voltaje en serie con una resistencia. Una fuente de voltaje ideal tiene R = 0.
pero una fuente prctica incluye una resistencia pequea. Una fuente de corriente prctica
(vase la figura 12.22b) es una fuente de comente en paralelo con una resistencia. Una
fuente de corriente ideal tiene R = -, pero una fuente de corriente prctica incluye una
resistencia muy srande.
Fuente de
uolcaje prchca
Fumtc de
voltaje ideal
(a)
Fuente de
corriente prctica
Fuente de
comente ideal
Figura 12.22 Fuentes de voltaje

y corriente.
(b)
Una fuente de comente ideal suministra una comente constante, sin importar la carsa que
est conectada a ella. Existen muchos usos en electrnica para un circuito que proporciona una ccrriente constante a una impedancia muy alta. Los circuitos de corriente constante pueden
construirse si se utilizan dispositivos FET, dispositivos bipolares y una combinacin de estos componentes. Hay circuitos que se usan en forma discreta y otros ms adecuados para
operacin en circuitos integados. Consideraremos algunas formas de ambos tipos en esta
seccin y en la seccin 12.8.
Fuente de corriente J E T
Una fuente de comente JFET simple es la de la figura 12.23. Con VGSigual a O V, la coniente
de drenaje est fija en
Por tanto, el dispositivo opera como una fuente de comente con un valor de 10 m.4. Aunque el
JFET real tiene una resistencia de salida, la fuente de comente ideal sena una fuente de 10mA,
Fera 12.23 Fuente de corriente
constante JFET.
12.7
Circuitos de fuente de comente
EJEMPLO 12.13
Determine la corriente de carga ID y el voltaje de salida V,, para el circuito de la fisura 12.24
para:
a) R, = 1.2 kR.
b) R, = 3.3 kR.
p+l!Do(i8V)

JFET para el ejemplo 12.13.
Solucin
Debido a que VGS= 0 V , ID = IDSS = 4 mA.

= 18 V - (4 mA)(l.2 kR) = 13.2 V
a) V(, = VD, - I$,
b) V,,= VDD- IDRD = 18 V - (4 mA)(3.3 kn) = 4 8 V
Observe que el voltaje de salida cambia con R,. pero la corriente a travs de R , es 4 mA.
debido a que el JFET opera como una fuente de corriente constante.
Fuente de corriente constante con transistor bipolar

Los transistores bipolares pueden conectarse de vanas maneras en un circuito que acta como
una fuente de comente constante. La figura 12.25 seala un circuito que utiliza unas cuantas
resistencias y un transistor npn para operar como un circuito de corriente constante. La comente a travs de 1, puede determinarse de la manera siguiente. Suponiendo que la impedancia
de entrada de la base es mucho ms g a n d e que la de R , o R,.
"
4. w
con
1,
= VE -
-i'~f
RE

constante discreta.
EJEMPLO 12.11
donde Ices la comente constante proporcionada por el circuito de la fi,aura 12.25.
Calcule la corriente constante 1 en el circuito de la figura 12.26.
.
1 1' Solucin

constimte para el ejemplo 12.14.
578
= Ic
2 kR
(12.25)
Fuente de corriente constante transistorJZener

Si se reemplaza la resistencia R. con un diodo Zener. como se muestra en la figura 12.27, da
una fuente de comente constante mejor que la de la figura 12.25. El diodo Zener da como
resultado una corriente constante calculada. si se usa la ecuacin de la LVK en la unin baseemisor. El valor de I puede calcularse usando
Un punto principal a considerar es que la corriente constante depende del voltaje del diodo
Zener. el cual permanece constante y la resistencia del emisor RE. El volraje de la alimentacin
V,, no tiene efecto sobre el valor de l .
i
=
Figura 12.27 Circuito de corriente
constante usando diodo Zener
-VH
EJEMPLO 12.15
Calcule la comente constante I en el circuito de la figura 12.28.
b.?
2.2 kR
1.8 kR
&
Figura 12.28 Circuito de corriente
constante para el ejemplo 12.15.
-18V
Solucin
Ecuacin (12.26):
= V
- V E
6.2 V
R~
0.7 V
= 3.06 mA = 3 mA
1.8 kn
12.8 ESPEJO DE CORRIENTE

Un circuito de espejo de comente (vase la figura 12.29) proporciona una comente Constante
y se utiliza principalmente en circuitos integrados. La corriente constante se obtiene apartir de
una comente de salida que es el reflejo o espejo de una comente constante que se desarroll en
12.8 Espejo de corriente
-I
Figura 12.29 Espejo de corriente.
un lado del circuito. El circuito es en panicular adecuado para la fabricacin de IC. debido a
que requiere que los transistores utilizados tensan idnticas cadas de voltaje base-emisor e
idnticos valores de beta. Los mejores resultados se lozran cuando los transistores se forman al
mismo tiempo en la fabricacin del 1C. En la figura 12.29 la corriente 1, del transistor Q , y el
resistor R, se refleja en la corriente 1 a travs del transistor Q,.
Las comentes 1, e 1 pueden obtenerse utilizando las corrientes de circuito listadas en la
figura 12.30. Suponemos que la corriente de emisor (1,) para ambos transistores es la misma
( Q , y Q2, siendo fabricados uno junto a otro en el mismo microcircuito). Las dos corrientes de
base del transistor son aproximadamente
La corriente de colector de cada transistor es entonces
Jc = 16
Por ltimo, la comente a travs del resistor R,, 1, es
Resumiendo, la comente constante proporcionada en el colector de Q2 es un reflejo de la de

Q,. Debido a que
la comente 1, que fijan Vc, y R, se refleja (o es un "espejo") en la comente del colector de Q,.
Se dice que el transistor Q , es un transistor conectado como diodo, debido a que la base;
el colector estn conectados juntos (en corto).
Figura 12.30 Corrientes del circuito
de espejo de corriente.
--
-~
EJEMPLO 12.16
Calcule la corriente reflejada, l. en el circuito de la figura 12.31.
Figura 12.31 Circuito espejo de corriente

para e, ejempio 12.1,
Solucin
Ecuacin (12.27):
1 = 1, =
V,
Rx
V,
12V
- 0.7 V
= 1037mA
1.1 kQ
Calcule la corriente, 1, a travs de cada uno de los transistores Q,- y Q3 en el circuito de la figura
12.32.
*1
Figura 12.32 Circuito espejo de corriente

Solucin
La comente 1, es
Por tanto.
EJEMPLO 12.1 7
La figura 12.33 muestra otra forma de reflejo de corriente para proporcionar mayor
impedancia de salida que la de la figura 12.29. La comente a travs de R, es
Suponiendo que Q , y QZ estn bien pareados, la corriente de salida, 1,se mantiene constante en
De nuevo. vemos que la corriente de salida 1es un "reflejo" del valor de la corriente que se fij
a travs de R,.
La figura 12.34 muestra otra forma de reflejo de corriente. El JFET proporciona una comente constante de valor IDss Esta comente se refleja, dando como resultado una comente a
travs de Q, del mismo valor:
Figura 12.33 Circuito reflejo d e corriente

con impedancia d e salida ms alta.
Figura 12.34 Conexin de espejo d e corriente.
12.9 CIRCUITO DE AMPLIFICADOR DIFERENCIAL

El circuito de amplificador diferencial es una conexin muy popular y se utiliza en circuitos
integrados. Esta conexin puede describirse considerando al amplificador diferencial bsico
que se muestra en la figura 12.35. Observe que el circuito tiene dos entradas separadas, dos
salidas separadas y que los emisores estn conectados juntos. Aunque la mayora de los circuitos de amplificador diferencial utilizan dos alimentaciones de voltaje separadas. el circuito
tambin puede operarse con una sola alimentacin.
Son posibles varias combinaciones de la seal de entrada.
Si se aplica una seal a alguna entrada, estando la otra entrada conectada a tierra, a dicha
operacin se le llama con una sola terminal.
Si se aplican dos seales de entrada de polaridad opuesta. a la operacin se le llama de
doble terminal.
Si se aplica la misma entrada a ambas entradas, a la operacin se le llama de modo comn.
En la operacin de una sola terminal se aplica una sola seal de entrada. Sin embargo,
debido a la conexin de emisor comn, la seal de entrada opera en ambos transistores dando
como resultado una salida en ambos colectores.
Figura 12.35 Circuito de amplificador
diferencial bsico.
En la operacin de doble terminal se aplican dos seales de entrada, y la diferencia de las

entradas tiene como resultado salidas en ambos colectores, que son la diferencia de las seales
aplicadas en ambas entradas.
En la operacin en modo comn. la seal de entrada comn da como resultado seales
opuestas en cada colector, cancelndose estas seales, debido a que la seal de salida resultante
es cero. Desde un punto de vista prctico. las seales opuestas no se cancelan completamente. pero dan como resultado una seal pequea.
La caracterstica principal del amplificador diferencial es la gran ganancia cuando se aplican seales opuestas a las entradas, en comparacin a la pequea ganancia resultante de las
entradas comunes. La relacin de esta ganancia diferencial respecto a la ganancia en modo
comn se llama rechazo en modo comn. Estos conceptos se analizarn con detalle en el captulo 14. En este momento se tratar con mayor rigor la operacin del circuito del amplificador
diferencial.
Polarizacin
Consideremos primero la operacin de polarizacin del circuito de la figura 12.35. Con entradas de ac que se obtuvieron de fuentes de voltaje. el voltaje dc en cada entrada est esencialmente conectado a O V. como se muestra en la figura 12.36. Con cada voltaje de base a O V. el
voltaje de polarizacin del emisor comn es
Figura 12.36 Polarizacin de un circuito

de amplificador diferencial.
12.9 Circuito de amplificador diferencial
VE =
o v - v,,
= 4.7v
La comente de polarizacin del emisor es entonces
Suponiendo que los transistores estn bien pareados (como sucedera en IC),
dando como resultado un voltaje de colector de
EJEMPLO 12.18
Calcule los voltajes y comentes de dc del circuito de la figura 12.37.
"E
3.3 kR
Figura 12.37 Circuito de amplificador

diferencial para el ejemplo 12.18.
-9 V
Solucin
Ecuacin (12.28):
1, =
VE
0.7 V
--
9 V - 0.7 V
RE
3.3
= 2 5 mA
La comente de colector es entonces

Ecuacin (12.29):
1, =
1,
-=
2.5 mA
= 135mA
da como resultado un voltaje de colector de

Ecuacin (12.30):
Vc = Vcc
- IpC=
9V
(1.25 mA)(3.9 kCl) = 4.1 V
El voltaje del emisor comn es entonces -0.7 V y, en cambio, el voltaje de polarizacin del
colector est cerca a 4.1 V para ambas salidas.
Operacin en ac del circuito

En la figura 12.38 se indica una conexin de ac para un amplificador diferencial. Se aplican
seales de entrada separadas como Vi, y Vi>con salidas separadas, resultando como V, y Vos
Para analizar en ac el circuito vuelve a dibujarse en la figura 12.39. Cada transistor se reemplaza por su equivalente en ac.
Figura 12.38 Conexin de ac del
ampliiicador diferencial.
Figura 12.39 Equivalente de ac del circuito de amplificador diferencial.
GANANCIA DE VOLTAJE EN UNA SOLA TERMINAL

Para calcular la zanancia de voltaje de ac en una sola terminal. Vcz/Vcse aplica la seal a
una entrada, en tanto la otra est conectada a tierra, como se muestra en la figura 12.40. El
equivalente en ac de esta conexin est dibujado en la fizura 12.41. La comente en ac de la
Figura 12.40 Conexin para

calcular A,, = V,JV,,.
Figura 12.41 Equivalente de ac del

circuito de ia figura 12.40.
base puede calcularse utilizando la ecuacin de la LVK (ley de voltaje de Kircbhoff) en la base
1 de la entrada. Si se supone que los dos transistores estn bien pareados
Con R, muy grande (idealmente infinito), el circuito para obtener la ecuacin de la LVK se
simplifica al de la figura 12.42, del cual podemos escribir
V,,
- Ibri -
Ibr, = O
Si tambin suponemos que
P,
82 = P
y la magnitud del voltaje de salida en ambos colectores es
por lo que la magnitud de la ganancia de voltaje de una sola terminal en uno u otro colector es
A =-=-
vi,
25
~p
--
Calcule el voltaje de salida en una sola terminal, VcJ,,para el circuito de la fi,aura 12.43.
Figura 12.43 Circuito para los ejemplos 12.19 y 12.20.
Solucin
Los clculos de polarizacin proporcionan
La comente del colecror es entonces
por lo que
V , = V,, - l$,
= 9 V - (96.5 pA)(47 kRj = 4.5 V
El valor de r<,es
La magnitud de la ganancia de voltaje ac puede calcularse utilizando la ecuaci6n (12.311:
la cual proporciona un voltaje ac de salida de magnitud

V(>= A,V, = (87.4)(2mVj = 174.8 mV = 0.175V
GANANCIA DE VOLTAJE DE DOBLE TERMINAL

Podna usarse un anlisis similar para mostrar que para la condicin de seales aplicadas a
ambas entradas, la magnitud de la ganancia de voltaje diferencial seria
donde Vd = V , - Vi.? .
EJEMPLO 12.19
Operacin en modo comn del circuito

Mientras un amplificador diferencial proporciona una gran amplificacin de la seal diferencial aplicada a ambas entradas, tambin debe proporcionar una pequea amplificacin de la
seal comn a ambas entradas. En la figura 12.44 se muestra una conexin ac que describe una
entrada comn para ambos transistores. El circuito equivalente se dibuj en la fisura 12.45, a
partir del cual podemos escribir
pero puede escribirse tambin como
La magnitud del voltaje de salida es entonces
proporcionando una ganancia de voltaje de magnitiid de
'"cc
?
""
Q2
"'
"E
Figura 12.44 Conexin en modo
"EE
comn.
*
Figura 12.45 Circuito en ac en modo comn.
Calcule la ganancia en modo comn para el circuito amplificador de la figura 12.43.

Solucin
Uso de una fuente de corriente constante

Un buen amplificador diferencial tiene una ganancia diferencial muy grande. A,. que es mucho
mayor que la ganancia en modo comn. La habilidad del rechazo en modo comn del circuito
puede mejorarse considerablemente. si se permite que la ganancia en modo comn sea lo ms
pequea posible (idealmente a O). Apanir de la ecuacin (12.33) podemos ver que entre mayor
sea R, menor es A<. Un mtodo popular para incrementar el valor en ac de R, es utilizando un
circuito de fuente de comente constante. La figura 12.46 muestra un amplificador diferencial
con una fuente de comente constante para proporcionar un gran valor de resistencia del emisor
comn a la tierra de ac. La principal mejora de este circuito sobre el de la figura 12.35 es la
impedancia ac mucho ms grande para RE, que se obtuvo mediante el uso de la fuente de
comente constante. La figura 12.47 muestra el circuito ac equivalente para el circuito de la
figura 12.46. Una fuente de comente constante prctica se considera como una alta impedancia
en paralelo con la comente constante.
Figura 12.46 Amplificadordiferencial
con fuente de corriente constante.
1
i
.
R 5 r a 12.47 Equivalente en ac del circuito

de la figura 12.46.
EJEMPLO 12.20
EJEMPLO 1221
Calcule la ganancia en modo comn para el amplificador diferencial de la figura 12.48

+9 V
Figura 12.48 Circuito para el ejemplo 12.21.
Solucin
Usando RE = r,] = 200 kR da
12.10 CIRCUITOS DE AMPLIFiCADOR

DIFERENCIAL BiFET, BiMOS
Y CMOS
Aunque la seccin anterior proporcion una introduccin al amplificador diferencial utilizando dispositivos bipolares, las unidades que se encuentran disponibles en el mercado, tambin
usan transistores JFET y MOSFET para constmir estos tipos de circuitos. A una unidad de 1C
que contenga un amplificador diferencial usando transistores Dipolares (Bi) y de unin de
efecto de campo (FET) se le llama circuito BiFET A una unidad fabricada utilizando transistores bipolares (Bi) y MOSFET (MOS) se le llama circuito BiMOS. Un circuito constmido con
transistores MOSFET de tipo opuesto es un circuito CMOS.
Los circuitos que se van a usar a continuacin para poder mostrar los diversos circuitos de
varios dispositivos son principalmente simblicos, debido a que los circuitos reales utilizados
en los IC son mucho ms complejos. La figura 12.49 muestra un circuito BiFET con transistores JFET en las entradas y transistores bipolares para proporcionar la fuente de corriente (utilizando un circuito espejo de comente). El espejo de corriente asegura que cada JFET est
operado a la misma comente de polarizacin. Para la operacin en ac el JFET proporciona una
alta impedancia de entrada (mucho mayor que la que se emplea cuando se usan solamente
transistores bipolares).
La figura 12.50 muestra un circuito que utiliza transistores de entrada MOSFET y transistores bipolares para las fuentes de comente, proporcionando con esto a la unidad BiMOS
impedancias de entrada todava ms altas que la BiFET, debido al uso de transistores MOSFET.
Capitulo 12 Configuraciones compuestas
Figura 12.49 Circuito amplificadordiferencial BiFET,
Figura 12.50 Circuito amplificador
diferencialBiMOS.
Puede constmirse un circuito de amplificador diferencial utilizando transistores MOSFE'T

complementarios. como el que se describe en la figura 12.51. Los transistores pMOS proporcionan las entradas opuestas y los transistores nMOS operan como fuente de corriente
constante. Se toma una sola salida del punto comn entre los transistores nMOS y pMOS en
un lado del circuito. Este tipo de amplificador diferencial CMOS est particularmente bien
adecuado para la operacin por bateras, debido a la baja disipacin de potencia de un circuito CMOS.
Figura 12.51 Amplificador
diferencialCMOS.
12.1 1 ANLISISPOR COMPUTADORA

El anlisis por computadora de diversos circuitos compuestos puede obtenerse con facilidad
usando PSpice. Todava debe describir el circuito individual, pero unos cuantos minutos son
suficientes para producir un listado del circuito y los resultados deseados.
12.1 1 Anlisis por computadora
Se pueden usar vanas lneas de PSpice para especificar los detalles del anlisis en ac
deseado.
Para esp8cificar la seal ac de entrada:
VI
N1
N2
AC
VOLTAGE
p. ej.,
VI
AC
IOMV
V,=lOmV(ac)
Para especijicar lafrecuencia de la seal de entrada:
.AC
LIN
NS
FS
FE
p. ej.,
.AC
LIN
IOKH
lOKH
( f j = 10kHz)
Para especificar la salida: Habiendo solicitado el anlisis en ac, se puede incluir una
lnea de impresin que liste los voltajes o corrientes del circuito deseados. La forma de la lnea
de impresin es
.PRINT AC VOLTAGE-LIST
p. ej.,
.PRINT AC V(l)
V(6)
I(RD)
V(3.4)
L~NEASDE MODELO
1. Para un dispositivo BJT la lnea de modelo incluye la beta del dispositivo.
.MODEL
DEV-NAME
NPN
(BF=-)
p. ej.,
.MODEL
TRANl
NPN
(BF=200)
2. Para un dispositivo J E T , la lnea de modelo incluye Vp e IDss

.MODEL
DEVNAME
NJF
BETA = -
VTO=-
p. ej.,
.MODEL
FET3
NJF
VTO= -4
BETA=0.625&3
J E T canal n: VTO = V, = 4V, BETA = IDsdVs, por lo que IDss = 10 mA
3. Para un MOSFET incremental, la lnea del modelo incluye Vr

.MODEL
DEV-NAME
PMOS o NMOS
(VTO = )
p. ej.,
.MODEL
MOSA
PMOS
(VTO = -2V)
pMOS con VT= -2 V
Programa 12.1. Amplificador a JFET en cascada

En la figura 12.52 se ofrece un listado PSpice para proporcionar el anlisis del amplificador
JFET en cascada de la figura 12.2. Vase la figura 12.53 para el circuito que muestra todos los
puntos de nodo usados. Si observa el listado PSpice, primero se describe el voltaje de alimentacin, los elementos de resistencia y los elementos capacitivos. Se aade unacarga RL = 1 MQ
para completar la trayectoria desde el capacitor de salida C, a la tierra. Se considera que los
dos F E T tienen el mismo modelo, con los valores especificados de
VTO = V p= 4 V, e ID, = 10 mA (a panir de BETA = 0.625 E-6)
..................t*
VDD 8 O 20"
RC1 2 O 3.31EC
RD1 3 S 2.4K
RS1 4 O 6 8 0
CS: 4 O 10OCF
.-.
.PRIIFT AC V ( 1 ) VI31 V ( 6 ) VI91
.OPIIIONS ROPACE
....
3unction fri KODEL PUlhXLTFRS

NJF
YTO
BETA
s.+*
NODE
(
(
(
-4
625.000000E-06
SUALL SIGNIL BIAS SOUTION

NODE
VOLTAGE
0.0000
(
2 ) 50.28E-06
5150.28~-o6 (
6)
13.3270
9)
0.0000
VOLTAGE
MLTAGE S W C E
u m
TPI>PUiTURE
NWE
VOLTACE
l
3
13.3270
(
71
1.8908
2 7 . 0 0 0 DEC C
IMLTICE
1.8908
(
20.0000
-E
(
Bj
NRRMT
VDD
-5.5611-03
TOTAL PDWU DISSIPATION
1.11E-O1
WATFS
nwn
XD
VCS
VDS
QI
Rgura 12.52 Salida del PSpice

para el circuito de la figura 12.53
Figura 12.53 Circuito para el programa 1 de PSpice.
La seal de entrada es V j= 10 mV a f = 10 kHz.La lnea .OP pide la salida de la informacin

del punto de operacin, los valores de polarizacin y los parmeuos de operacin del transistor. La salida tambin proporciona el listado de los voltajes en las entradas y salidas de cada
etapa. A continuacin se facilita un resumen de los resultados obtenidos.
Resultados de polarizacin dc (para cada transistor):
Parmetros JFET (para cada transistor):
ID, = 2.78 mA,
VGsa = - 1.89 V,
gm = 2.64 mS
(gm = 2.6 mS en el
ejemplo 12.1)
Resultados ac:
Av, =
Av! =
V(3)
6.323 x lo-?
V(1)
1x10-
V(6)
3.992 x lo-'
V(3)
6.323 x 10-2
- ---
= 6.3
( 4 . 2 en el ejemplo 12.1)
= 6.3
( 4 . 2 en el ejemplo 12.1)
V,, = V(9) = 3.992 x l e ' = 399 mV
(V,]= 384 mV en el ejemplo 12.1)
La ganancia de voltaje ac y el voltaje ac de salida que se obtuvieron en el ejemplo 12.1, y

los clculos utilizando PSpice se comparan muy bien. Recuerde que PSpice usa un modelo
ms sofisticado que el del ejemplo 12.1; y que todos los pasos en PSpice se ejecutan con ms
cifras decimales, haciendo que los resultados sean un poco diferentes.

El circuito de la figura 12.53 puede dibujarse usando el programa para Windows Schematics
de MicroSim. A continuacin se presenta una breve descripcin para el dibujo del circuito que
se muestra en la figura 12.54:
1. Obtenga la parte J2N3819 de la biblioteca evalslb
Edit, Model: Edit Instance Model
cambie Beta = 0.625E-3 y
cambie Vto = 4.
Copie y pegue el segundo JFET en el esquema.
2. Obtenga la parte R de la biblioteca analog.slb.
Ponga el valor y nombre de las diversas resistencias conforme se requiera.
3. Obtenga la parte C de la biblioteca analog.slb.
Ponga el valor y nombre de los diversos capacitores conforme se requiera.
4. Obtenga la parte VSRC de la biblioteca source.slb para la fuente de alimentacin de dc
(usando Ver. 6.0) o batena (usando Ver. 6.1 o posterior).
Haga Name(Vss) y Value(+20 V).
5. Obtenga la parte VSIN de la biblioteca source.slb.
Ponga VAMPL = 10 mV y FREQ = 10 kHz.
6. Obtenga la parte VIEWPOINT de la biblioteca special.slb y pngala en las terminales de
fuente y drenaje de ambos transistores.
7. Obtenga la parte VPRINTl de la biblioteca special.slb y pngala en la entrada, en ambos
drenadajes y en la salida.
Haga doble "click" en cada objeto y ponga TRAN = ok y MAG = ok para que ambos
conceptos queden seleccionados para ser desplegados.
Ejecute una simulacin para obtener el archivo de salida FIGI 2-54.OUT En la figura 12.55 se
proporciona una versin editada. Compare los valores de polarizacin usando el esquema con
los de la figura 12.52 obrenidos cuando se utiliza la versin de DOS de PSpice (Ver. 6.0).
Compare tambiin las magnitudes de la seal localizadas mediante el uso de ambos mtodos.
Los resultados se comparan bien.
VDD +
3.05uf
RG2
Figura 12.54 Circuito del centra
3.3MEG
de diseto para analizar un

amplificador JFET de dos etapas.
Figura 12.55 Listado de salida del circuito de la figura 12.54 (editado)
Programa 12.2. Amplificador BJT en cascada

El amplificador BJT en cascada del ejemplo 12.2 se analiza por el listado PSpice de la fisura
12.56 (el circuito se muestra en la fisura 12.57). El modelo BJT se proporciona para transistores idnticos
.MODEL BIT NPN (BF = 200 IS = 7E - 15)
***S
WDE
5.)
9)
*e..
?%+O3
8LILW. SICYILL BI1iS SLmlDM

U W E MLTICE
O.OWD
1
4.7004
4.7004
(
11.2430
0.0000
WDX
VDLTAGE
1
3)
11.1430
WLTAGS
AC
AUALXSIS
V(11
P.5DDX-05
'7)
4.0003
mQuTUIIX
V(3)
2.5-B-03
Y161
8.615E-01
FiguII 12.56 Salida PSpice para el circuito de la figura 12.57.
Fwra 12.57 Circuito para el programa 2 de PSpice
V(9)
1.625E-01
27.000 DEG C
NODE
WLTUE
(
4.0003
(
20.0000
27.000 DEG C
donde P = 200 e Is = 7 x lCk7 causan VBE= 0.7 V e n el modelo PSpice. La seal de entrade es
V;= 25 pV, a una frecuencia de 1 kHz [.AC LIN 1 1 M lKH]
A continuacin se proporciona un resumen de los resultados obtenidos.
Polarizacin dc (cada transistor):
Parmerros BJT (cada transistor):
Resultados de ac:
= 102.3
(-102.3 en el ejemplo 12.2)
= 337.2
(-338.46 en el ejemplo 12.2)
Otra comparacin de los resultados que se obtuvieron con los dos mtodos con los que se
puede hacer. involucra a re a partir del listado PSpice
RPI = 1.3
103 = 1.3 kQ
Esta es la impedancia de entrada viendo hacia la base del BIT. Debido a que
RPI = r, = pre
podemos escribir

El circuito de la figura 12.57 puede dibujarse utilizando el programa para Windows Schematics
de MicroSim. A continuacin presentamos una breve descripcin para dibujar el circuito que
se muestra en la figura 12.58.
1. Obtenga la parte Q2N3904 de la biblioteca eval.slb.
Edit, Model: Edit Instance Model
cambie Beta = 200
cambie 1s = 100E-15
Copie y pegue el segundo BJT en el esquema.
2. Obtenga la parte R de la biblioteca analog.slb.
Ponga el valor y nombre de los diversos resistores como se requiera
3. Obtenga la parte C de la biblioteca analog.slb.
Ponga el valor y nombre de los diversos capacitores como se requiera.
4. Obtenga la parte VSRC de la biblioteca source.slb para la fuente de alimentacin de dc

(usando la Ver. 6.0) o la batena (utilizando la Ver. 6.1 o posterior).
Ponza Name(Vcc) y Value(+20 V).
5. Obtenga la parte VSIN de la biblioteca source.slb.
Ponga VAMPL = 25 uV y FREQ = 1 kHz.
6. Obtenga la parte VIEWPOINT de la biblioteca special.slh y colquela en las terminales de

fuente y drenaje de ambos transistores.
7. Encuentre la parte VPRINTl de la biblioteca special.slb y colquela en la entrada. en la
base del segundo BJT y en la salida. Haga doble "click en cada objeto y ponga TRAN = ok
y MAG = ok, para que ambos conceptos estn seleccionados para desplegarlos.
Ejecute una simulacin para obtener el archivo de salida FIG12-59.OUT. En la figura 12.59 se
proporciona una versin editada. Compare los valores de polarizacin que se obtuvieron gracias al uso del esquema y a los de la figura 12.57. utilizando la versin del DOS de PSpice (Ver.
6.0). Compare tambin las magnitudes de seal que se encontraron usando ambos mtodos.
Los resultados se comparan bien.
&
Figura 12.58 Circuito del centro de diseo para analizar un amplificador BIT de dos etapas
NODE
VOLTACE
Figura 12.59 El listado Fig. 12-58.

OUT (editado).
598
Captulo 12 Configuracionescompuestas
Programa 12.3. Circuito Darlington

El circuito Darlington de la fisura 12.12 se analiza mediante el prosrama PSpice de la figura
12.60. (Vase tambin la figura 12.61.) Dos dispositivos BJT idnticos estn conectados como
un dispositivo Darlington. Se usa un valor de BF = 89.4. por lo que
Darlington hplifier
CIRCUIT DESCRIPTIOQ
.*.~+*.
*
.
.
*
.
*
*
.
.
.
.
.
*
*
"
*
.
*
.
*
.
~
.
.
.
t
l
.
+
~
.
.
.
*
.
.
*
*
.
.
.
.
.
*
,
.
.
.
.
.
.
.
.
.
.
*
.
*
.
VCC 6 O 18Y
Ra 6 2 3.3HEG
C l : 2 0.5CE
RI: 4 O 390
C2 i 5 0.5UE
RL 5 O in=
Q l 6 2 3 BJT
Q2 6 3 4 EJT
.MODEL BP NPN(BF-89.4)
V I 1 O AC 1001N
.AC LIN 1 iom 1 0 m
.PRINT AC V l i ) VI41 V ( 5 )
.OPTIONS NOPRGE
.END
..
aR
1
1
SMLL SIGNAL BIAS SOLLTION

NODE
VOLTACE
HODE
VOLTAGE
(
11
0.0000
(
21
9.6513
1
5)
0.0000
(
61
18.0000
NODf
TMPERPi?'LE =
VOLTAGE
3)
8.9155
2 7 . 0 0 0 DEG C
NODE
VOLTAGE
(
1)
8.0632
VOLTAGE SOURCE CrmRENTS

LIME
CURREN?
VCC
-2.068E-02
TUTAL PWER DISSIPATIO>i
AC LNALYSIS
FREQ
V(l1
1.000Ei04
1.000E-01
3.i2E-01
*.e*
Figura 12.60
Salida PSpice
para
V(i1
9.936E-02
el circuito
FilTS
TEYPERITGRE =
VI51
9.936s-02
27.000
DEG C
de l a f i g u r a 12.61
RE
3.3 Nln
1
Cl 2
11
0.5 WF
e,
P, =
= 89.4 (OD = 8000)
1WmV
RE
390
=
Figura 12.61
Circuito
para el programa 3 de P S p i c e .
12.11 Anlisis p o r, computadora
Polarizacin:
proporcionando VBE(Darlington) = 1.59 V

Parmetros del transistor:
IRl=2.53pA, Ic,=0.23mA
I,> = 229 pA,
(P,=0.23mA/2.53pA=90.9)
(4 = 20.4 m.41229 pA
I,? = 20.4 mA
= 89.1)
para una beta Darlington de
0,
p,p,
(90.9)(89.1) = 8100
Es difcil forzar el modelo de transistor PSpice para que coincida exactamente con el
modelo de transistor ideal usado en la figura 12.12. Observe que los resultados de PSpice
proporcionan
VE,, = 0.736 V.
VRE1= 0.852 V
mientras que el modelo utilizado en la figura 12.12 especifica VBE(D)= 1.6 V (casi lo
mismo que 0.736 V + 0.852 V).
Operacin en ac: para una entrada de Vi = 100 mV, la salida en el listado del PSpice es
Vo = V(5) = 9.936E-2 = 99.36 mV
proporcionando una ganancia de amplificador de
en tanto que los resultados del ejemplo 12.10 ofrecen Av = 0.998. que est bastante cerca.
Programa 12.4. Circuito inversor CMOS

En la figura 12.62 se analiza un circuito inversor CMOS en el listado (vase tambin la figura
12.63). Un MOSFET incremental de canal p, MI, y un MOSFET incremental de canal n, M2,
son operados como un circuito inversor CMOS. Con una entrada que vara desde un valor dc
W D S O N
nls125PI(
M z 1 1 0 0 m
.WXL Pn -8
.IIIDKZ a
YIlOSV
*a**
Figura 12.62 Salida PSpice para

el circuito de la figura 12.63.
600
VI
mos
lv1D.-ZV)
(v1~.2vj
DC TRIHSlW
V(2)
O.OOOE+OO
5.000E+OO
5.000E+00
8.3508-08
Figura 12.63 Circuito para el programa 4

de PSpice.
de O V a un valor dc de +S V. el voltaje de salida calculado se lista con el progama PSpice. Esta

variacin de voltaje de entrada la proporciona la lnea
que vara VI desde O a 5 V con un valor final de 5 V. El listado ofrece los datos de salida
se demuestra que el circuito opera como un inversor lgico, ya que proporciona el voltaje de
salida opuesto.
PROBLEMAS
12.2 Conexin en cascada

1. Para el amplificador en cascada JFET de la figura 12.64,calcule las condiciones de polarizacin
dc para las dos etapas idnticas, usando JFET con IDss
= 8 mA y V , = 4 . 5 V.
Figura 12.64 Problemas 1-5.30-31
2. Para el amplificador en cascada JFET de la figura 12.64. utilizando JFET idnticos con ID,,=
8 mA y V , = 4 . 5 V. calcule la ganancia ue voltaje en cada etapa. la ganancia general del amplificador
y el voltaje de salida V<,.
Problemas
3. Si ambos JFET del amplificador en cascada de la figura 12.64 son cambiados por otros que tengan
las especificaciones ID,,= 12 mA y V, = -3 V, calcule la polarizaci6n resultante de cada etapa.
4. Si ambos IFET del amplificador en cascada de la figura 12.64 son cambiados por otros que tengan
= 12 mA y V , = -3 V y y,,, = 25 pS, calcule la ganancia de voltaje
las especificaciones IDss
resultante para cada etapa, la ganancia de voltaje general y el voltaje de salida V,,.
5. Para el amplificador en cascada de la fisura 12.64. utilizando JFET con especificaciones ID,,= 12
mA y V p =-3 V y S, = 25 &S, calcule la impedancia de entrada del circuito (2,)y la impedancia de
salida (2").
6 . Para el amplificador en cascada BIT de la figura 12.65. calcule los voltajes de polarizacin dc y la
comente de colector para cada etapa.
12.65 Problemas 68,32.
7. Calcule la ganancia de voltaje de cada etapa y la ganancia de voltaje en ac total para el circuito
amplificador en cascada BIT de la figura 12.65.
8, Para el circuito de la figura 12.65 calcule la impedancia de entrada (2,)y la impedancia de salida
(Z,,).
9. Para el amplificador en cascada de la fisura 12.66 deduzca los voltajes de polarizacin y la comente de colector de cada etapa.
+lOV
P
1.8kn
24 k32
2.7 kR
0.1 pF
11
---I+
- +I
0.05 pF
"
ID, = 6 m A
10 Mn
8.2 k32
330 0.
Figura 12.66
602
o= 150
vp=-3v
2 mV
Problemas 9-1 l .
V"
10. Para el circuito de amplificador de la figura 12.66. calcule la ganancia de voltaje de cada etapa y la
~ a n a n c i ade voltaje general del amplificador.
11. Calcule la impedancia de entrada (Z,) y la impedancia de salida (Z,,) para el circuito amplificador
de la figura 12.66.
12.3 Conexin cascode

12. En el circuito amplificador cascode de la figura 12.67. calcule los voltajes de polarizacin V,,.
"&Y "c..
*
* 13.
&
Figura 12.67 Problemas 12-14.
Para el circuito del amplificador cascode de la figura 12.67. deduzca la ganancia de voltaje.A3,.y el
voltaje de salida, V,,.
14. Calcule el voltaje de ac a travs de unacarga de 10 kRconectada a la salida del circuito de la figura
12.67.
12.4 Conexin Darlington
15. Para el circuito d e la figura 12.68. calcule el voltaje de polarizacin dc, VE,. y la corriente de
emisor. b,.
(PO
= m)
Va,= 1.6V
IZO mV
&
Figura 12.68 Prqblemas 15-16. 33.
* 16.
Pata el circuito de la figura 12.68, calcule la ganancia de voltaje del amplificador.
Problemas
17. Para el circuito del par retroalimentado de la figura 12.69. calcule los valores de polarizacin dc de
v,;
Vc2e',.
* 18.
Figura 12.69 Problemas 17-18.
Calcule el voltaje de salida para el circuito de la figura 12.69.
12.6 Circuito CMOS

19. Determine cules transistores estn apagados y cules estn encendidos en el circuito de la figura
12.70 para una entrada de:
a) V, = O V, V, = O V.
b) VI = +5 V, V2 = +5 V.
c) VI = o v. v2= +5 v.
/ i
Figura 12.70 Problemas 19-20, 34.
20. Para el circuito de la figura 12.70, complete la tabla de voltajes a continuacin
12.7 Circuitos de fuente de corriente
21. Calcule la comente a travs de la c q a de 2 kQ en el circuito de la figura 12.71.

22. Para el circuito de la figura 12.72. calcule la comente 1.
* 23.
Calcule la comente 1 del circuito de la figura 12.73.
=
2 kC2
-1.3 kR
4.3 kR
1.5 kR
1,,=6mA
v,=-3V
F
5.1 V
1.8kR
-12 V
-18V
Calcule la comente reflejada 1 en el circuito de la figura 12.74.

Calcule las comentes de colector para Q, y Q2 en la figura 12.75
26. Calcule los valores de polarizacin de Ic y V , para los transistores pareados de la figura 12.76
Problemas
27. Haga un clculo de los valores de polarizacin dc de Ic y Vc para los transistores pareados de la
figura 12.77.
(Ti
* 28.
Calcule V,, en el circuito de la figura 12.78.
* 29.
Realice un clculo de Vc,en el circuito de la figura 12.79.
18 LO
p=zw
L',
1
d
",?
R.? kL2
2mA
-IRV
' j ' mV
=
10
/L
--
4
* 30.
Escriba un programa PSpice para calcular el voltaje de polarizacin del amplificador JFET en
cascada de la figura 12.64, usando ID,, = 12 mA y V p= -3 V.
* 31.
Escnba un programa PSpice para calcular el voltaje de salida, V,,, para el circuito JFET en cascada
de la figura 12.64, empleando ID, = 12 mA, V p= -3 V y y,,, = 25 !AS.
* 32.
Escnba un programa PSpice paracalcular el voltaje de salida de cada etapa del amplificador a BIT
en cascada de la figura 12.65.
* 33.
Escriba un programa PSpice para calcular la informacin del punto de operacin del transistor y el
voltaje de salida para el circuito amplificador Darlington de la figura 12.68.
* 34.
Escriba un programa PSpice para listar los voltajes de dc para los siguientes juegos de entradas
para el circuito CMOS de la figura 12.70.
a) V , = O V. V2= O V.
b) V , = O V y V2= +5 V.
C) V , = +5 V. V2= +5 v.
*El asterisco indica problemas ms difciles.
Captulo 12 Configuracionescompuestas
Tcnicas de Eabricacin
de circuitos discretos
e integrados
Las tcnicas aplicadas a la fabricacin de dispositivos semiconductores estn siendo
continuamente revisadas, modificadas y mejoradas. En aos recientes, se ha hecho nfasis
principalmente en aumentar la tasa de rendimiento (cantidad de elementos buenos en un lote),
expandir los niveles de automatizacin (menor necesidad de mano de obra) y aumentar los
niveles de densidad. La secuencia de pasos para la fabricacin de unidades discretas (elementos
solos) o circuitos integrados (IC) (microcircuitos de alta densidad con millones de elementos)
no ha cambiado dramticamente. Sin embargo, la forma de hacer cada paso ha experimentado
un cambio radical en la ltima dcada.
Este captulo est diseado simplemente para desarrollar una imagen general del ciclo de
produccin para los circuitos discretos e integrados (IC); presenta algunas de las fases ms
importantes de produccin y la terminologa que se aplica. Un anlisis ms detallado de cualquier
paso del ciclo requerira de todo un libro.
13.2 MATERIALES SEMICONDUCTORES,

Si, Ge y GaAs
El primer paso en la fabricacin de algn dispositivo semiconductor es obtener materiales
semiconductores del nivel de pureza deseado. como el silicio, germanio y arseniuro de &o.
En la actualidad se requieren niveles de impureza de menos de una parte por mil millones (1 en
1,000,000,000) para la fabricacin de la rnayona de los dispositivos semiconductores.
Las materias primas se sujetan primero a una serie de reacciones qumicas y a unproceso de
reflnacin por zona para formar un crisral policristalino del nivel de pureza que se desea. LOS
tomos de un cristal policristalino estn acomodados en forma aleatoria, mientras que en el cristal
nico, los tomos estn acomodados en una red cristalina geomnica, simuica y uniforme.
El aparato para refinacin por zona de la figura 13.1 consiste de un recipiente (bote) de
grafito o cuarzo, para tener la contaminacin mnima, un tubo contenedor de cuarzo y un juego
de bobinas de induccin de RF (radiofrecuencia). Las bobinas o el bote deben ser movibles a lo
largo de la longitud del tubo de cuarzo. Se obtendr el mismo resultado en cualquier caso,
aunque aqu se presenta el mtodo de las bobinas mviles porque parece ser el ms comn. El
interior del tubo contenedor de cuarzo est lleno con un gas inerte (con poca o ninguna reaccin
qumica) o al vaco, para reducir ms la posibilidad de contaminacin. En el proceso de
refinacin por zona se pone en el bote una barra de silicio con las bobinas en un extremo de la
barra, como se muestra en la figura 13.1. Luego se aplica la seal de radiofrecuencia a la bobina,
la cual induce un flujo de carga (corrientes parsitas) en el lingote de si1icio:Se aumenta la
13
.
Fasr.
ciaic Kilby. invcnroi
r:ircuiio
inreorado y coinvenior de la calculadora
clecrrbnica de pilar. (Cortesa de l ~ r a i
Instr~ments.I n c )
Clair Kilby naci en Jefierson. Missouri.
1923.
M.S.de La Universvddd de Wiwonsin.
Director de 1n;enieru y Tecnoloqiu.
Gmpo de componentes. Teras
Instiuments.
Miembro de la IEEE.
Tiene mis de 60 patente3 en Estados
Unidos.
El primer circuito intexrado. un osi:iludor

de corrimiento de fase inventada par
Jack S. Kilby en 1958. (Cortesa de
Teras InstNmenrs. Inc.)
Bobinas de
calentamiento
por induccin
Tubo contenedor de cuarro

Gas inene o vaco
Re;in fundida
Bote de grafito
Silicio de
alta pureza
MovimienIo
de lar bobinas
\ L i n s t e de silicio (nivel de baja pureza)
Figura 13.1 Proceso de refinacin por zona.
magnitud de estas comentes hasta que se desarrolla suficiente calor para fundir esa regin del
material semiconductor. Las impurezas del lingote entrarn en un estado ms lquido que
el material semiconductor que las rodea. Si las bobinas de induccin de la figura 13.1 se mueven
lentamente hacia la derecha para inducir la fusin de la regin vecina. las impurezas "ms
fluidizas" "seguirn" a la regin fundida. El resultado neto es que un gran porcentaje de las
impurezas aparecern al extremo derecho del lingote cuando las bobinas de induccin hayan
llegado a ese extremo. Este lado de la pieza con impurezas puede despus cortarse y se repite
el proceso completo hasta que se llega al nivel de pureza deseado.
El siguiente paso en la secuencia de fabricacin es la formacin de un solo cristal de
germanio o silicio. Esto se logra. por lo general, usando la tcnica Czochralski: la figura 13.2a
muestra el aparato empleado por esta tcnica. El material policristalino primero se transforma
en un estado fundido por medio de bobinas de induccin. Luego se sumerge una "semilla" de
'
Lienado con arzn

despns de la cvacuacih
Bani de estiramiento
' 1 ,c u a
- Semilla
sopone
Mtrilla
Crisol de siiice
Camisa
snfnadv
par agua
Bobinas de calentamiento
Susceptor dc carbn
Silicio
'fundido''
Eje del iuscepior
w 13.2 a) Horno Czochralsk
b) "cuello"del lingote: c) lingote
enfrindose enfrente de un horno

Czoclirdski. (Cortesa de Texas
instrriments. inc.)
608
la)
(cJ
Captulo 13 Tcnicas de fabricacin de circuitos discretos e integrados
cristal nico del nivel de pureza deseado en el silicio fundido, y se retira gradualmente mientras gira despacio el eje que sostiene la semilla. Conforme se va retirando la "semilla", sobre
ella crece una estructura monocristalina de silicio. como se muestra en el "cuello" del lingote
en la figura 13.2b. Los lingotes de monocristal resultantes son por lo general de 6 a 36 pulgadas de longitud, y de 1 a 8 pulgadas de dimetro, y se cree que tendrn para 1997 dimetros de
12 pulrddas. En la figura 1 3 . 2 ~
aparece un lingote y un horno Czochralski.
13.3 DIODOS DISCRETOS

Los diodos semiconductores son con frecuencia de alguno de los siguientes cuatro tipos:
crecimiento de la unin, aleacin, difusin o crecimiento epitarial. En los si~uientesprrafos
se proporciona una breve descripcin de cada proceso.
Crecimiento de la unin
Los diodos de este tipo se forman durante el proceso de estiramiento de cristal Czochralski. Se
pueden aadir altemadamente impurezas tipo p y n al material semiconductor fundido en el
crisol, y da como resultado una unin p-n cuando el cristal se estira como se indica en la figura
13.3. Despus de rebanar, el dispositivo de rea grande puede cortarse en grandes cantidades
(a veces miles) de diodos semiconductores de rea ms pequea. El rea de los diodos de unin
por crecimiento es lo suficientemente grande para manejar altas comentes (y por tanto tener
valores nominales de potencia altos). Sin embargo, el rea grande introducir efectos capacitivos
indeseables en la unin.
Aleacin
El proceso de aleacin dar como resultado un diodo semiconductor del tipo de unin que
tambin tendr un alto valor nominal de comente y PIV grande. Sin embargo, la capacitancia
de la unin es tambin grande. porque el rea de unin tambin es grande.
La unin p-n se forma poniendo primero una impureza tipo p en un sustrato tipo n y
calentando ambos hasta que sucede la licuefaccin y los dos materiales se juntan (figura 13.4).
El resultado es una aleacin que cuando se enfra produce una unin p-n en la frontera entre la
aleacin y el sustrato. Los papeles que desempean los materiales tipo n y p pueden
intercambiarse.
Matcnal
Susirato upo n
Figura 13.4 Diodo por el proceso de aleacin.
Difusin
El proceso de difusin para formar diodos semiconductores de unin puede emplear difusin
slida o gaseosa. Este proceso requiere ms tiempo que el proceso de aleacin, pero es
relativamente barato y puede controlarse con mucha ms precisin. La difusin es un proceso
por el cual una alta concentracin de partculas se "difunde" en una regin que la rodea con
menor concentracin. La principal diferencia entre los procesos de difusin y aleacin es el
hecho de que no se llega a la licuefaccin en el proceso de difusin. Solamente se aplica calor
en el proceso de difusin para incrementar la actividad de los elementos involucrados.
13.3
Diodos discretos
I
Fundida
ngura 13.3 Diodo de

de unin,
El proceso de difusin slida comienza con el "depsito" de impurezas aceptoras en un

sustrato tipo n y se calientan los dos hasta que la impureza se difunde en el susirato hasta
formar la capa tipop (figura 13.5~1).
En el proceso de difusin gaseosa, un material tipo n se sumerge en una atmsfera gaseosa
de impurezas aceptoras y luego se calienta (figura 13.5b). La impureza se difunde en el sustrato
para formar la capa tipop del diodo semiconductor.Tambin pueden intercambiarse los papeles
de los materiales tipop y n. El proceso de difusin es el que seatiliza ms en la actualidad para
la fabricacin de diodos semiconductores discretos.
Se aplica calor
Sr apiicv calor
Depsito
de Indio
Sustrato
Atmsfera gaseosa
con particulas de
Indio
Indio
"removido"
Proceso
de cone
Proceso
de fone
(b)
F~gura
13.5 Diadas par el QrCKeSo
de difusin:a) difusin slida: b)
difusingaseosa.
Crecimiento epitaxial
El trmino epirnxial se deriva de las palabras griegas epi, que significa "sobre", y raris, que
significa "arreglo". Una oblea base de material n+ se conecta a un conductor metlico, tal como
se muestra en la figura 13.6. La n+ indica un nivel de dopado muy alto para una caracterstica
de resistencia reducida. Su propsito es actuar como una extensin semiconductora del conductor y no como el material tipo n de la uninp-n. La capa tipo n se depositar sobre esta capa
usando un proceso de difusin, como lo indica la figura 13.6. Esta tcnica de utilizar una base n+
da al fabricante ventajas definitivas de diseo. Luego se aplica el silicio tipo p usando una tcnica de difusin y se agrega el conector metlico del nodo, tal como se muestra en la figura 13.6.
Conductor
. 7
Figura 13.6 Diodo semiconductor de

Ctodo
crecimiento epitaxial.
13.4 FABRICACINDE TRANSISTORES

La mayona de los mtodos que se usan para fabricar transistores son simplemente extensiones de
los mtodos usados para elaborar diodos semiconductores. Los mtodos que con ms frecuencia
se emplean actualmente incluyen unin por aleacirl, crecimienro de la unin y difirsin. El
estudio de cada mtodo ser breve, pero se incluirn los pasos fundamentales de cada uno.
Unin por aleacin

La tcnica de unin por aleacin es una extensin del mtodo de aleacin para la fabricacin
de diodos semiconductores. Sin embargo, se depositan dos puntos de la misma impureza a
cada lado de la oblea semiconductora que tiene la impureza opuesta. como se muestra en la
figura 13.7. Luego se calienta toda la estructura hasta que se funde y cada punto se une en
aleacin a la oblea de la base, dando como resultado las unionesp-n indicadas en la figura 13.7
como se describi para los diodos semiconductores.
El punto de colector y la unin resultante son ms grandes para soportar la comente. y la
disipacin de potencia ms alta en la unin colector-base. Este mtodo no se emplea tanto
como la tcnica de difusin que se describir brevemente, pero todava se usa mucho en la
fabricacin de diodos de alta potencia.
Figura 13.7 Transistor de unin
por aleacin.
Crecimiento de la unin
Se usa la tcnica Czochralski para formar las dos uniones p-n en un transistor de unin por
crecimiento. El proceso, como se muestra en la figura 13.8, requiere que el control de laimpureza
y la relacin de retiro sean tales que aseguren el ancho adecuado de la base y los niveles de
dopado de los materiales tipo n y p. Los transistores de este tipo estn limitados por lo general
a un valor nominal menor de;W.
Difusin
El mtodo de fabricacin que ms se utiliza en la actualidad es la tcnica de difusin. El
proceso bsico se present en el anlisis de la fabricacin de diodos semiconductores. La
tcnica de difusin se emplea en la produccin de transistores en meseta y planares, donde
cada uno de ellos puede ser de tipo de difusin o epiraxial.
En el transistorpnp en meseta de difusin, el primer proceso es una difusin tipo n en una
oblea tipo p. como se aprecia en la figura 13.9, para formar la regin de la base. Luego, se
difunde o se une en aleacin el emisor tipo p a la base tipo n. Despus se hace una coi+osin
para reducir la capacitancia de la unin del colector. El trmino "meseta" se deriva de su
similitud con la formacin geogrfica. Como se dijo anteriormente en el estudio sobre la
fabricacin de diodos, la tcnica de difusin permite un control muy preciso de los niveles de
dopado y el espesor de las diversas regiones.
Barra
,
de estiramiento
del cristal
L;i
'
Fundido
Figura 13.8 Transistor de
crecimiento de la unin.
Aim6rfera gaseosa
con impurezas ripon
Figura 13.9 Transistor en
meseta: a) proceso de diiusin;

b) proceso de aleacin:
c) proceso de corrosin.
Se aplica calor
13.4 Fabricacin de transistores
Figura 13.10 Transistor epitaxial

en mf:seta.
La principal diferencia entre el transistor de meseta epitaxial y el transistor de meseta es

una capa epitaxial adicional sobre el sustrato de colector original. El sustrato tipop original (el
colector de la figura 13.10) se pone en un recipiente cerrado que contiene vapor de la misma
impureza. Mediante un control adecuado de temperatura, los tomos del vapor caern y se
acomodarn por s mismos sobre el sustrato tipo p original, dando como resultado la capa
epitaxial indicada en la figura 13.10. Una vez que se ha establecido esta capa, contina el
proceso, igual que para el transistor en meseta, para formar las regiones de base y emisor.
El sustrato tipop original tendr un nivel de dopado mayor y una resistencia menor que el de
la capa epitaxial. El resultado es una conexin de baja resistencia con la terminal de colector
que reducir las prdidas por disipacin del transistor.
Los transistores planar y planar epitaxial son fabricados con dos procesos de difusin
para formar las regiones de base y emisor. El transistor planar. como se muestra en la figura
13.11, tiene una superficie plana y de ah el trmino planar. Se aade una capa de xido.
igual que en la figura 13.11, para eliminar las uniones expuestas, lo cual reduce sustancialmente
las prdidas por fugas superficiales (corrientes de fuga en la superficie, en vez de a travs
de la unin).
13.5 CIRCUITOS INTEGRADOS

Figura 13.11
Transistor planar.
Durante la dcada pasada el circuito integrado (IC) ha llegado a ser por su uso cada vez mayor
y por los diversos medios de difusin, un producto cuya funcin y objetivo bsicos son comprendidos por cualquier persona. La caracterstica ms notable de un IC es su tamao, porque
es miles de veces ms pequeo que una estructura semiconductora constmida de la forma ms
usual con componentes discretos. Por ejemplo, el circuito integrado que se muestra en la figura
13.12 tiene 275,000 transistores, adems de muchos otros elementos, aunque solamente es de
280 x 250 mils o de cerca de
por
El MC68030 es un microprocesador y es el corazn
de las rnicrocomputadoras fabricadas por compaas como Apple, Hewlett-Packard, Motorola
y otras.
Los circuitos integrados rara vez necesitan de alguna reparacin. esto es, si un solo componente del IC falla, se reemplaza la estructura completa (circuito completo); por tanto. resulta
un mtodo mucho ms econmico. En la actualidad, existen tres tipos de IC disponibles comercialmente a gran escala; incluyen los circuitos integrados monolticos, los de pelcula delgada (o gruesa) y los hbridos. Cada uno de ellos ser presentado en este captulo.
y.
Figura 13.12 El rnicroprocesadoi

MC68030 y sus dimensiones
txternas reales. (Cortesa de

Motorola. Inc.)
Captulo 13
fabricacin de circuitos d i i r e t o s e integrados
---
Desarrollos recientes
Durante la ltima dcada la cantidad de pasos en el proceso de fabricacin se ha incrementado
dos o tres veces. y cada proceso es ms sofisticado. En los primeros das el fabricante de IC
diseaba, construa y mantena el equipo empleado en el ciclo de produccin. Sin embargo,
hoy da han aparecido nuevas industrias que han asumido la responsabilidad de introducir
los ltimos avances tecnolgicos en el equipo de proceso. El resultado es que el fabricante
puede concentrarse en el diseo, control de calidad, mejor funcionamiento y caractersticas
de confiabilidad y una mayor miniaturizacin. El equipo disponible de las compaas
perifricas tiene un precio muy alto (no es raro que el costo de las unidades sea mayor a 1
milln de dlares) y la operacin a 21 horas es casi una necesidad para asegurar una buena
poltica econmica. En un esfuerzo para asegurar la operacin continua, los mayores
fabricantes de IC tienen su propio personal de servicio, en vez de apoyarse en la respuesta
inmediata del fabricante del equipo.
La automatizacin est llegando a ser cada vez ms importante en el ciclo de produccin.
Una gran cantidad de controles basados en microprocesador. introducidos en forma de
"direccionamiento por casete", ha reducido significativamente la posibilidad de errores debidos a transferencia incorrecta de informacin a la unidad de procesamiento. Tambin tiene una
sensibilidad al proceso que se est desarrollando que no est disponible por medio de la curva
de respuesta humana. Para un control de proceso mayor y un mejor seguimiento, la mayor
parte de la fabricacin ha pasado a operaciones de computadora sin papel, con terminales junto
al equipo de procesamiento o hasta con el equipo conectado directamente a la computadora
anfitrin. El mayor nivel de automatizacin tambin reduce la cantidad de "manejo" y contacto
con la oblea, reduciendo, por tanto, la cantidad de fuentes contaminantes y aumentando el
factor de produccin.
Una de las reas de preocupacin permanente es el nivel de produccin. Cada vez est
mejorando la cantidad promedio de dados."buenos" que se obtienen de una oblea, pero todava
permanece en un nivel del 60 al 80%. Sin embargo, uno debe darse cuenta que conforme el
tamao de la "pieza" disminuye y se aumenta la densidad, el nivel de produccin no puede
cambiar de manera significativa, pero la cantidad de componentes producidos en la misma
rea de oblea se est incrementando a una velocidad impresionante. En otras palabras, si
hubiramos utilizado los procedimientos actuales de produccin mejorados en los IC fabricados
desde hace cinco aos, el nivel de rendimiento probablemente habra excedido el 95%.
Los avances de la ltima dcada han dado como resultado una aceptacin general por la
industria de que la densidad de los IC casi se duplica cada dos aos. En un tiempo, las
dimensiones se proporcionaban en mils y mils cuadrados. Ahora, es el micrn o micrmetro
(on millonsimo de un metro, mm) la medida estndar, siendo 1 mil = & = 25.4 pm.
El incremento de ladensidad y los mejores niveles de produccin se deben a una maquinaria
ms sofisticada en el ciclo de produccin, mtodos mejorados para detectar y corregir fallas,
mayores niveles de limpieza, mayores niveles de pureza en los materiales de procesamiento,
mejores materiales de fabricacin y una cantidad mayor de pasos de procesamiento.
Hace cinco aos eran comunes los cuartos clase 100; ahora el estndar de la industria son
clase 1 (o menor). Un cuarto clase 1 es 100 veces ms limpio que un ambiente de hospital
tpico. El nmero de clase indica la cantidad de partculas de 1 p n o mayores por pie cbico.
El costo del establecimiento de dicho ambiente es en verdad inmenso. Se establece un flujo
laminar continuo de aire filtrado entre el piso y el techo para mantener el alto nivel de limpieza.
Los "trajes de conejito" que aparecen en algunas de las fotografas de este captulo, se necesitan
en las reas de produccin. El control es tan estricto que las mujeres que trabajan en muchas de
estas reas no pueden utilizar maquillaje; con esta medida se puede eliminar cualquier posible
introduccin de panculas extraas en el ambiente.
El agua que se emplea en las operaciones de enjuague y limpieza est filtrada a 0.2 pm y
tiene un nivel de resistividad de 18 MS;!(recuerde el anlisis sobre resistividad del captulo 1).
Tambin est tan libre de contaminantes orgnicos que no soporta un crecimiento de cultivo.
Adems, la pureza de los materiales de procesamiento, como los productos qumicos,
recubrimientos y otros materiales que "tocan" a la oblea, se han mejorado para que concuerden
con los niveles de densidad incrementados.
13.5 Circuitos integrados
Los anchos de lnea de las tcnicas de fabricacin actuales son de 0.5 pm, y dentro de dos o tres
aos tendrn 0.35 pm. Actualmente, la investigacin y desarrollo est en 0.25 pm o menos.
El silicio ha sido el soporte principal de la industria, desde su nacimiento hasta el ciclo de
produccin actual. Conforme continan aumentando los niveles de densidad y disminuyendo
los anchos de lnea, tal vez haya necesidad de cambiar a materiales como el GaAs (arseniuro
de galio) con su mejor rango de caractersticas de funcionamiento.
Debido a las grandes inversiones, es una necesidad absoluta que el procesamiento del
producto pase por un control de calidad muy rgido. controlado por medio de un fuerte sistema
de administracin. La computadora est desempeando un papel muy importante porque
proporciona los datos necesarios que requieren para tal supervisin continua del ciclo de
produccin. Algunas mejoras en el proceso de fabricacin se describen a continuacin conforme
se describe cada paso de produccin.
13.6 CIRCUITOS INTEGRADOS MONOL~TICOS

El trmino monoltico se deriva de una combinacin de palabras griegas, monos, que significa
solo, y lithos, que significa piedra, lo que en combinacin da como resultado una traduccin
literal de piedra nica o, ms adecuadamente, una estructura slida. Como lo implica este trmino descriptivo, el IC monoltico est construido con una sola oblea de material semiconductor.
Se pueden obtener obleas tan delgadas como 111,000 pulgadas (=un quinto del espesor de esta
pgina) usando un proceso de corte o rebanado, como se puede ver en la figura 13.13. La
mayor parte de la oblea actuar simplemente como estructura de soporte para el IC resultante
muy delgado. En la figura 13.14 se proporciona una vista general de las etapas involucradas en
la fabricacin de IC monolticos. La cantidad de pasos necesarios para llegar a un producto
terminado son muchos ms que los que aparecen en la figura 13.14. Sin embargo, la figura destaca las fases principales de produccin de un IC monoltico.
Desde principios de los ochenta existe un mayor cambio de los IC bipolares a los IC MOS.
Aunque muchos pasos son los mismos, hay algunas diferencias importantes, como la implantacin de iones en la mayora de los pasos del dopado. Como se indica en la figura 13.14. es
necesario disear primero un circuito que satisfaga las especificaciones. Luego debe distribuirse
el circuito para asegurar el uso ptimo del espacio disponible y el mnimo de dificultad en la
realizacin de los procesos de difusin que vienen a continuacin. La apariencia de la mascarilla
y su funcin en la secuencia de etapas indicadas se presentar dentro de poco. Por el momento.
basta decir que una mascarilla tiene la apariencia de un negativo por medio del cual pueden
implantarse las impurezas mediante iones (a travs de las reas claras) en la oblea de silicio. El
Borde aplanado del lingote
(4
(b)
Figura 13.13 Rebanado del lingote monocristal en obleas. (Cortesa d e Texas Instruments, Inc.)
Direio del
clrcullo
Fubticacion de mascanllar
Pniebur
Come y
fra~mcntrcin
Ensarnblc en Soldadura del

~ncaprulado encapsulado
Pmebr
final
Figura 13.14 Fabricacin de circuitos integrados monoliticos. (Cortesa de Robert Hibberd.)
actual proceso de implantacin de iones para cada fase es similar al que se aplica en la fabricacin de transistores por difusin. La ltima mascarilla de la serie controlar la colocacin del
patrn conductor que interconecta los diversos elementos. Luego la oblea pasa por varios procedimientos de prueba, es fragmentada y separada en microcircuitos individuales, encapsulada
y ensamblada como se indica. En la figura 13.15 aparece una oblea de silicio procesada. La
oblea orizinal puede ser de 4 a 8 pulgadas de dimetro. El tamao de cada microcircuito deter-
:kk,'
. . ,..2* J.&.'.-
k z! k: k:.:
2 1 . 2 1 1 -A
10 pm
Transistor
25 mils.
Resistencia de i kQ
.. -8 ~m
Diodo
Oblea de IC
Oblea de silicio procesada con IC
Dimensiones
tipicas de elementos
difundidos
Figura 13.15 Oblea de IC monolitico procesada con las dimensiones relativas de los diversos
elementos.
13.6 Circuitos integrados rnonolticos
minar. por supuesto, la cantidad de circuitos individuales que resulte de una sola oblea. Las
dimensiones de cada microcircuito de la oblea de la figura 13.15 son 25 mils X 25 mils. Para
resaltar el tamao microscpico de estos microcircuitos, considere que 40 de ellos pueden
alinearse a lo largo de una pulgada. El tamao promedio relativo de los elementos de un IC
monoltico aparece en la figura 13.15. Observe la gran rea que se requiere para la resistencia
de 1 M, en comparacin con los otros elementos sealados.
Un anculo reciente indica, en porcentaje, el costo relativo de las diversas etapas de la
produccin de IC monoliticos comparados con transistores discretos. Las zrficas resultantes
aparecen en la figura 13.16. La fase de procesamiento incluye todas las etapas que llevan hasta
los IC individuales de la figura 13.15. Observe la diferencia en costo de las diversas fases de
produccin determinadas por el tamao y la densidad del microcircuito.
LSI (ms
pequeas.
unidades
menor densas)
Transistores
di~cretos
VLSl (ms
~randes,
unidades ms
densas)
Figura 13.16 Divisin de costos para
transistores discretos
y circuitos integrados en gran escala

(i5IJ y circuitos integrados a muy alta
Pniebas (10%)
La difusin selectiva necesaia en la formacin de los diversos elementos activos y pasivos de un circuito integrado se logra mediante el uso de mascarillas, como la que se muestra en
la figura 13.17. Las reas claras son las nicas por las que pueden pasar las impurezas donoras
y aceptoras. Las reas oscuras bloquean la difusin de impurezas, en forma parecida a una
sombra que impide que la luz del sol cambie el pigmento de la piel.
-..? '
. ..
Figura 13.17 Mascarilla. (Cortesa de

Motorola. Inc.)
Captuio 13 Tcnicas de fabricacin de circuitos discretos e integrados
La secuencia de pasos que llevan a la mascarilla final se controla por el ancho en micrones
de las caractersticas ms pequeas de la oblea. La litografa por rayo de electrones a 0.5 pm
(0.25 pm en el futuro) es la ms comn que se usa en la secuencia de produccin con masczullas.
Hace tiempo la fabricacin de una mascarilla requera primero un trazo en estabilene a gran
escala de todas las capas. Luego el diseo se transfera a Mylar claro recubierto con un plstico
rojo llamado Rubylira. Se hacen cortes muy precisos en el material rojo y se retiran las secciones
para revelar las regiones donde se llevar a cabo la difusin de impurezas. El patrn resultante
se fotografa y se reduce en 500 x (500 veces el tamao deseado para produccin) en una serie
de pasos hasta que se obtiene el patrn maestro (reticula) deseado. Hoy da, todo se hace en
una estacin de trabajo de computadora. Los datos son transferidos directamente al sistema de
rayos de electrones que se usa para dibujar los patrones necesarios en la reticula. Este mtodo
de "escritura directa" usa un sistema como el que aparece en la figura 13.18. Ahorra muchos
pasos intermedios "cortando" directamente el patrn de la mascarilla desde la estacin de
trabajo, con la ayuda de un rayo de electrones como "herramienta de exposicin". El disminuir
la cantidad de pasos y la exposicin directa de la mascarilla reduce la cantidad de fallas y
omisiones que pueden aparecer en el producto final. Para unidades VLSI. el tiempo involucrado desde el diseo inicial hasta la disponibilidad de la mascarilla puede extenderse desde unos
cuantos das hasta uno o dos meses.
Figura 13.18 Sistema Direct Write E-beam. (Cortesa de Perkin-Elmer Corporation.)
13.7 EL CICLO DE PRODUCCIN

Las prioridades no permiten un estudio detallado de cada paso del ciclo de produccin, pero se
describirn varias de las fases ms importantes para desarrollar alguna apreciacin de la
secuencia de fabricacin.
Despus de haber "rebanado" el lingote por crecimiento. una oblea de silicio tipo p es
rectificada y pulida (figura 13.19aj y revisada (figura 13.19b) para producir la estructura de la
figura 13.19~.Tambin se le aplica un proceso de corrosin qumica para alisar todava ms la superficie y eliminar una capa de la oblea que pueda haber sido daada durante la secuencia de
rectificacin y pulido.
Luego se hace crecer una rezin epitaxial tipo n sobre el sustrato tipo p. como se muestra
i forma que resulte una estructura de monocristal, con la
en la figura 13.20. Se deposita e ~tal
misma estructura y orientacin cristalina que el sustrato, pero con un nivel de conductividad
13.7 El ciclo de produccin
Figura 13.19 a) Etapa de

rectiiicado y pulido en la
preparacin de obleas: b j revisin
de la oblea con computadora; c)
Oblea de iliicio
tipo i>
oblea de silicio tipo p. (Cortesa

de lexas Instruments,1nc.j
diferente. Es en esta capa epitaxial delgada en donde seran difundidos los elementos activos y
pasivos. El rea tipo p es esencialmente una estructura de soporte y aade algn grosor a la
estructura para aumentar su resistencia y permitir un manejo ms fcil.
Figura 13.20 Oblea de silicio tipo

Rr;in epitaxial tipo ri
p. despus del proceso
de difusin
epitaxial tipo n.
El aparato que con ms frecuencia se utiliza en el proceso de depsito es el reactor cilndrico
de calentamiento por radiacin de la figura 13.21. El suscepror (grafito recubierto de silicio) es
una estnictura de seccin transversal hexagonal sobre la cual se colocan vanas obleas en cada
cara. Los gases con las impurezas deseadas se inyectan en la cmara y se extraen por la parte
superior. Las obleas se calientan mediante lmparas de cuarzo enfriadas con agua. Sosteniendo
las obleas en una posicin casi vertical (solamente 2.5' de la vertical) hay menos probabilidad
de contaminacin.
Luego, se tiene que definir la regin de estructura monoltica que va a ser dopada. Se hace
crecer una capa de dixido de silicio (SiO?) en la superficie de la oblea, tal como se muestra en
la figura 13.22. Esta capa superficial impedir que se introduzca cualquier impureza al silicio
tipo p. Sin embargo, la corrosin selectiva de esta capa de SiOz permitir la implantacin de
iones y la difusin de las impurezas adecuadas en las reas indicadas del material tipo p.
Captulo 13 Tcnicas de fabncaci6n de circuitos discretos e integrados
Venliiador
de nuio Iamhnar
M a r a
Escape
de aplanado
Ventilador
piinclp~l
Figura 13.21 Reactor cilindrico

calentado por radiacin: a)
esquema; b) colocacin de obleas
no contaminadas; c) control
externo. (Cortesa de Applieci
Materials. Inc.)
. .,.
. -
, .,. .. -1..
. .
Rezin epitarial t t p n
SIIIC~O
tlpop
~igura13.22 Oblea d c la figura

13.20 a continuacin del
e s t a b l e c ~ m ~ e ndt oe la capa de S102
El aparato empleado en el proceso de oxidacin es similar al que se utiliza para depositar

la capa epitaxial en que las obleas son colocadas en el bote (ahora hecho de cuarzo), e insertadas
en un tubo de cuarzo; por lo general, se introducen cerca de 200 obleas al mismo tiempo. Sin
embargo, en este caso una resistencia de calentamiento alrededor del tubo eleva la temperatura
entre 900" y 1,100"C. Se introduce oxgeno hmedo o seco hasta que se establece la capa de
SiO, deseada. Recientes avances incluyen la elevacin de la presin atmosfrica en el recipiente
para permitir una reduccin considerable en la temperatura de procesamiento. Para cada aumento
de 1 atm (atmsfera) de presin, hay una reduccin de 30C en la temperatura requerida. A 10
atm, la temperatura puede ser reducida en 300'C. A menores temperaturas de procesamiento,
tambin hay una mejor calidad de xido, una reduccin de los esfuerzos introducidos y una
disminucin o eliminacin de varias limitaciones en el diseo del dispositivo. El tiempo necesario
para el proceso de oxidacin puede ir desde unas cuantas horas hasta 24, dependiendo del
espesor del xido y la calidad deseada.
La corrosin selectiva de la capa de S i 0 2 se logra mediante el uso de un proceso
fotolitogrfico. La oblea primero se recubre con una capa delgada de material fotosensible,
conocido comofotoresist, por medio del sistema que aparece en la figura 13.23. La aplicacin
delfororesist se controla completamente por computadora. Se deposita un grupo de obleas
dentro de las bandejas receptoras que aparece en la parte izquierdade la fisura 13.23. El equipo
aplica automticamente un lavado a alta presin, un proceso de deshidratacin, la capa resistiva
y un homeado suave. Un equipo similar revela y endurece las obleas.
Figura 13.23 Mdulo de aplicacin de fotoresisr controlado por microprocesador

(Cortesa de Motorola. Inc.)
El siguiente paso es usar una mascarilla para determinar las reas de la capa de SiO, , que
deben eliminarse en la preparacin para el proceso de difusin del aislamiento usando un
proceso fotolitogrfico. Se aplica luz ultravioleta usando un sistema de proyeccin por pasos,
que expondr aquellas regiones del material fotosensible que no estn cubiertas por el patrn
de la mascarilla (figura 13.24).
La oblea resultante se somete luego a una solucin qumica o una corrosin por iones
reactivos para eliminar el material fotosensible no expuesto. Una seccin transversal de un
microcircuito (s-s en la figura 13.24) aparecer entonces como se indica en la figura 13.25.
Una segunda solucin corroer luego la capa de SiO, que no est cubierta por el material fotorresistivo (figura 13.26).
Captulo 13 Tcnicas de fabricacin d e circuitos discretos e integrados
Pairn de enmascarado
Mascanila de vidrio
\
/
SiO,
Fororrsiri
t
I
Esmienira de silicio t i p p original
Figura 13.24 Proceso fotoiitogrfico: la aplicacin de luz ultravioleta despus de que la mascarilla
se coloca de manera correcta: la estructura puede ser solamente una de cientos de miles de circuitos
de compuertas NAND que se estn formando en una sola oblea.
SlO,
F m r a 13.25 Corte transversal
Regi6n epitaxial tipo n
del microclrcuito de la figura

13.24, despus de la eliminacin del
fotoresistno expuesto.
(S-S)
Esmichira de silicio tipop ori-
sio,
.L.-
!
Rcgidn cpitaxial lipo n
E s m i m a de siiicio tipop original
sio,
~...
Figura 13.26 Corte transversal de
la figura 13.25 despus de la

eliminacin de las regiones de SiOz
no cubiertas.
Se elimina despus el jororesist (paso innecesaxio si se usa el proceso de implantacin

de iones) y luego se somete la eshuctura a una difusin tipop o a un proceso de implantacin de
iones, dando como resultado las islas de regiones tipo n indicadas en la figura 13.27. El proceso asegura una regin tipo p altamente dopada (indicada por p+) entre las islas tipo p. Las
regionespi darn como resultado mejores propiedades aislantes entre los componentes activos
y pasivos que sern formados en las islas tipo n.
Sio,
Esmicaira de Ulicio tipop original
Figura 13.27 Seccin transversal de la figura 13.26 despus del proceso de difusin del aislamiento
El aparato empleado incluye un bote y un tubo contenedor de cuarzo (para minimizar la

posibilidad de contaminacin del ambiente del proceso) que se calienta mediante una resistencia
de alambre enrollada alrededor del tubo. La operacin de difusin sucede normalmente a una
temperatura cercana a los 12WC. El sistema que aparece en la figura 13.28 es controlado
Figura 13.28 Operacin de
diiusin controlada por

microprocesador (con obleas de 5
pulgadas). (Cortesa de Motorola.
inc.)
totalmente por un microprocesador. Tres o cuatro personas pueden operar 16 hornos y toda la
operacin, desde meter y sacar los botes en los hornos hasta monitorear la temperatura y nivel
de dopado, es controlada por computadora.
Una alternativa al proceso de difusin a alta temperatura es la implanracin de iones. Un
rayo de iones dopantes (de un tamao similar a un lpiz) es dirigido hacia una oblea a muy alta
velocidad por medio de un acelerador de iones. Los iones penetrarn el medio a un nivel que
puede ser controlado a menos de 0.1 pm. Adems de un mejor control, la temperatura de
procesamiento es mejor y se dispone ahora de un rango ms amplio de parmetros elctricos.
El proceso de difusin o implantacin de iones se repetir en una cantidad de ciclos usando un
juego de mascarillas, tales como las que aparecen en la figura 13.29,hasta que resulte la estructura
de la figura 13.30. En la seccin transversal de la figura 13.30puede apreciarse que se constmy
un transistor npn.
Una mascarilla con el patrn final expone aquellas regiones de cada elemento sobre las
cuales se debe hacer un contacto metlico. Luego, la oblea completa se recubre con una capa
delgada de aluminio (oro u otras aleaciones para aplicaciones especiales) que, despus de
haber sido atacada adecuadamente, dar como resultado el patrn de conduccin o interconexin
deseado. El proceso de metalizacin terminado aparece en la figura 13.31.
Capitulo 13 Tcnicas de fabricacin de circuitos discretos e integrados
Difusin de uiilamiento
Difusi"n de emisor
Difusin de base
Figura 13.29 Mascarilias empleadas en los ciclos de difusin (o implantacin de iones) de

aislamiento. emisor y base.
Difusin de base
Diiuqiiin de emisor
/ Regi6n cpitarial tipo
ii
Figura 13.30 Corte transversal del

Eitnictuni original de silicio tipo p
transistor despus de los ciclos de

difusinde base y emisor.
Los dos mtodos que se aplican ms para establecer la capa uniforme de material conductor son la disqersin y la evaporacin
Un sistema de dispersin automatizado que emplea unidades robticas, como las que se muestran en la figura 13.32, pone el metal fuente (a un potencial negativo muy alto) enfrente. pero sin
tocar a una placa de nodo a un potencial positivo. Un gas inerte como el w n , introducido entre
las placas. liberar iones positivos que bombardearn la placa negativa y dispersarn algo del metal
fuente. El metal "libre" luego ser depositado en lai obleas sobre la supeicie del nodo.
Figura 13.31 Proceso de
metalizacin terminado. (Cortesa

de Motorola Monitor.)
Figura 13.32 Equipo de dispersin
automtico. (Cortesa de PerkinElmer

Corporation.)
En el sistema de evaporacin el metal se funde mediante el uso de bobinas calentadoras o

bombardeado con una "pistola" de electrones a fin de obtener la evaporacin del metal fuente.
El material de metalizacin es, por tanto, dispersado sobre las obleas que estn sostenidas
mediante sujetadores en un tambor o estructura hemisfnca, como se muestra en la figura 13.33.
Placa
supenor
Fuente de:
Orbitador
(a)
24.. da.
-4
Figura 13.33 Depsito del metal

de interconexin mediante
evaporacin de metal. (Cortesa
de Motorola. Inc.)
(b)
Con frecuencia se prefiere la tcnica de dispersin sobre el mtodo de evaporacin, debido

a que el recubrimiento es menos visible. Por tanto. existe una capa ms uniforme de depsito
sobre uniones abruptas.
En la figura 13.34 aparece el circuito completo y la distribucin para una compuerta NAND
construida en la secuencia anterior. Trate de relacionar las rutas metlicas de interconexin con
el diseo original.
Salida
(C)
I
Indica regi6n aislada
0 Indica metalizacin
Figura 13.34 Compuerta NAND: a) circuito; b) distribucin para fabricacinmonolitica: c)
estructura monolitica.
Pasivacin
Una capa de SiO, que se deposit sobre la superficie de la estructura completa ser una capa de
proteccin efectiva ante el vapor de agua y algunos contaminantes. Sin embargo, ciertos iones
metlicos pueden emigrar a travs de la capa de SiO, y perturbar las caractensticas del
dispositivo. En un esfuerzo para mejorar el proceso de pasivacin, se aplica una capa de vidrio
dopado con fsforo (2,000 a 5,000 A) para atrapar iones, balancear los esfuerzos y reducir an
ms el problema de degradacin.
Pruebas
Antes de cortar la oblea en dados individuales, se realiza una pmeba elcuica de cada dado
mediante el sistema de inspeccin que aparece en la figura 13.35. Para reducir an ms el
grado de "manejo", el sistema carga y descarga automticamente las obleas con la ayuda de
canuseles. Este proceso. al igual quela mayora del ciclo de produccin, tambin est controlado
por computadora. Hay una tarjeta de pmeba para cada IC que permitir no slo el rechazo, sino
la categorizacion del tipo de falla (abierto, corto. ganancia, etc.). El dado malo puede identificarse
por un punto rojo que deposita automticamente el sistema de inspeccin.
Figura 13.35 Prueba elctrica de los dados individuales. [a) estacin de prueba con varios
probadores. cortesa de Electroglas inc.; b) inspeccin manual. cortesa de Texas Instruments, Inc.;
c) contactos multiprueba sobre los microcircuitos, cortesa de Autonetics, North American Rockwell
Corporation.]
Encapsulado
Una vez que se han terminado los procesos de metalizacin y pnieba, la oblea debe ser
fragmentada en sus microcircuitos individuales. Esta se hace por medio del proceso de cone.
Luego puede encapsularse cadamicrocircuito individual en alguna de las formas que se muestran
en la figura 13.36.
13.8 CIRCUITOS INTEGRADOS DE PEL~CULA

DELGADA Y PEL~CULAGRUESA
Las caracteristicas, propiedades y apariencia generales de los circuitos integrados de pelcula
delgada y Zruesa son similares, aunque ambos difieren en muchos aspectos de los circuitos
integrados monolticos. No se forman dentro de una oblea semiconductora, sino sobre la
superficie de un sustrato aislante, como vidrio o un material cermico adecuado. Adems,
solamente se forman elementos pasivos (resistencias, capacitores) por medio de tcnicas de
pelcula delgada o gmesa en la superficie aislante. Despus de que se forman los elementos
pasivos, los elementos activos (transistores, diodos) se aaden como elementos discreros sobre
la superficie de la estructura. Los dispositivos activos discretos se producen la mayona de las
veces gracias al proceso monoltico.
La principal diferencia entre las tcnicas de pelcula delgada y ,mesa es el proceso empleado
para formar los componentes pasivos y el patrn de conduccin metlica. El circuito de pelcula
delgada aprovecha una tcnica de evaporacin o de dispersin por ctodo, y el circuito de
pelcula ,mesa emplea tcnicas de serigrafa. Aqu, las prioridades no permiten una descripcin
detallada de estos procesos.
En general, los componentes pasivos de los circuitos integrados de pelcula pueden formarse con un amplio rango de valores y tolerancias, en comparacin a los IC monolticos. El
uso de elementos discretos tambin incrementa la flexibilidad del diseo de circuitos integraCapiulo 13 Tcnicas de fabricacin de circuitos discretos e integrados
Figura 13.36 Tcnicas de encapsulado monoltico. (Cortesa de Motorola, Inc.)

$
do de pelcula, aunque el circuito resultante ser mucho ms grande. El costo de los circuitos
integrados de pelcula con una glan cantidad de elementos es tamb'ln considerablemente mayor que el de los circuitos integrados monolticos.
".
,')
:*
-i .-
-I
13.9 CIRCUITOS INTEGRADOS HBRIDOS

El trmino circuiro integrado hibrido se aplica a una amplia variedad de circuitos integrados
formados por varios microcircuitos, y tambin en aquellos formados por una combinacin de
las tcnicas de pelcula y de IC monoltico. Un circuito integrado por varios microcircuitos
emplea las tcnicas monoltica o de pelcula para crear los diversos componentes, o juegos de
circuitos individuales, que luego se interconectan sobre un sustrato aislante y son encapsulados
juntos. En la figura 13.37 aparecen circuitos integrados de este tipo. En un tipo ms sofisticado
de circuito integrado hbrido, primero se forman los dispositivos activos dentro de una oblea
semiconductora, cubierta despus con una capa aislante, como el SOz. Despus se emplean
las tcnicas de pelicula para formar los elementos pasivos sobre la superficie de SiO?. Las
conexiones se hacen de la pelcula hacia la estmctura monoltica a travs de "ventanas" cortadas en la capa de SiO,.
13.9 Circuitos integrados hbridos
64
8 :i
24 32 40 48 56
!~~&II~/II~III~II,!,:,
pigura 13.37 circuitos inti:grados
hibridos. (Cortesa de Texas

Instruments,Inc.)
627
14
Amplificadores
operacionaies
Un amplificador operacional, u op-amp, es un amplificador diferencial con una ganancia muy

alta, con una elevada impedancia de entrada y una impedancia de salida baja. Los usos ms
tpicos del amplificador operacional son proporcionar cambios de amplitud de voltaje (amplitud y polaridad), osciladores, circuitos de filtros y muchos otros tipos de circuitos de
instrumentacin. Un op-amp contiene varias etapas de amplificador diferencialpara lograr una
ganancia de voltaje muy alta.
La figura 14.1 muestra un op-amp bsico con dos entradas y una salida, como podra
resultar con el uso de una etapa de entrada diferencial. Recuerde lo que se explic en el captulo 12, que cada entrada da como resultado una salida de la misma polaridad (o fase) o de la
opuesta, dependiendo de si la seal se aplica en la entrada con el signo de ms (+) o a la del
signo de menos (-).
---- Salida
Enuada 2
Figura 14.1 Opamp bsico.
Entrada en una sola terminal

La operacin con la entrada en una sola terminal resulta cuando la seal de entrada se conecta
a una terminal de entrada, mientras la oua terminal de entrada se conecta a la tierra. La figura
(a)
Figura 14.2 Operacin en una sola terminal.
14.2 muestra las seales conectadas para esta operacin. En la figura 14.2a la entrada se aplica
a la terminal de entrada con un signo ms (con la terminal de entrada con signo menos a tierra).
lo que da como resultado una salida que tiene la misma polaridad que la de la seal aplicada a
la entrada. La figura 14.2b muestra una seal de entrada aplicada a la terminal de entrada con
un signo menos, siendo la salida opuesta en fase con la seal aplicada.
Entrada en doble terminal (diferencial)

Adems de usar una sola entrada, es posible tambin aplicar seales en cada terminal de entrada, por lo que se convierte en una operacin de dos terminales. La figura 14.3a muestra una
entrada, Vd,aplicada entre las dos terminales de entrada (ntese que ninguna terminal de entrada est conectada a tierra). con la salida resultante amplificada en fase con la aplicada entre las
teminales de entrada con signo ms y con signo menos. La figura 14.3b muestra la misma
accin que resulta cuando se aplican dos seales separadas a las terminales de entrada, siendo
la seal diferencial V, ,- V,
figura 14.3 Operacin en doble terminal (diierencial).
Salida en doble terminal

Aunque la operacin tratada hasta ahora ha tenido una sola salida, el op-amp tambin puede
operar con salidas opuestas, como se indica en la figura 14.4. Una entrada aplicada a cualquier
terminal de entrada dar como resultado salidas en ambas terminales de salida, siendo estas
salidas siempre opuestas en polaridad. La figura 14.5 muestra una entrada de una sola terminal
con una salida en dos terminales. Como se muesua, la seal aplicada a la terminal de entrada con
signo ms, da como resultado dos salidas amplificadas de polaridad opuesta. La figura 14.6
"'1
"'1
V,
p
.
Figura 14.4 Salida en doble
terminal.
Figura 14.5 Salida en doble terminal con entrada en una sola terminal.
v.,
Figura 14.6 Salida en doble terminal.

14.1
Inroduccin

Electrónica Teoría de Circuitos 6° Edición Autores Robert L. Boylestad

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Electrónica Teoría de Circuitos 6° Edición Autores Robert L. Boylestad

Cargado por

Copyright:

Formatos disponibles

6 Polarizacin de FET Polarizacin fija: VGS = -VGG.

7 Modelaje de transistores bipolares Z, = ifjl;,1,= (Vs - V,)/R senwr,lo= (Vf - Vo) IR

10 Aproximacin a los sistemas: efecto de R"y R,

= VD/lD,r,, = AV,,/Al,, = 26 mV1 -

VBE= VD = 0.7 V; media onda: Vdc = 0.318Vm;onda completa: Vdc= 0.636Vm

I c o . , 1, = IE.VBE= 0.7 V. ffdc = Ic/lE,

En general: VBE= 0.7 V. 1, = IE, 1, = PIE;polarizacin fija: IB= (VCC- VBE)IRB,VCE=

Juan Purn Mier y Tern

Sergio Luis Mara Ruiz Faudn

M. en C. Agustin Surez Fernndez

MXICO -ARGENTINA BRASIL COLOMBIA COSTA RICA CHILE

Editor: Dave Garza

BOYLESTAD 1 ELECTRNICA: TEORA DE CIRCUITOS, 6a.Ed.

Miembro de la Cmara Nacional de la Industria Editorial, Reg. Nm. 1524.

EISE MARIE, ERIC, ALISON, MARK y KELCY; STACEY y DOUGLAS; JOHANNA

KATRIN, KIRA, LARREN, TOMMY, JUSTlN y PA'ITY

TRANSISTORES DE EFECTO DE CAMPO

MODELAJE DE TRANSISTORES BIPOLARES

ANLISIS A PEQUENA SENAL

ANLISIS A PEQUEA SERAL DEL m

APROXIMACINA LOS SISTEMAS:

APLICACIONES DEL AMPLIFICADOR

Introduccin: definiciones y tipos de amplificadores 701

CIRCUITOS CON RETROALIMENTACI~N

Circuitos prcticos con retroalimentacin 780

OTROS DISPOSITIVOS DE DOS TUUlINALES 83'2

APNDICE A: PARMETROS HBRIDOS:

APNDICE B: FACTOR DE RIZO

Ernest Lee Abbott

Napa College, Napa, CA

San Diego Mesa College, San Diego, CA

1.2 EL DIODO IDEAL

Fwra 1.1 Diodo ideal: a)

En la descripcin de los elementos que se presentan a continuacin es importante que se

-5, -20, o cualquier potencial de polarizacin inversa

1, (Limitado por ei circuito)

por la polarizacin aplicada.

Es la resisiencia inversa parcial lo suficientemenre grande como para permitir una

1.3 MATERIALES SEMICONDUCTORES

De hecho, si el rea de la figura 1.4 es de 1 cm2 y la longitud de 1 cm, la magnitud de la

1.3 Materiales semiconductores

Figura 1.4 Definicion de las

TABLA 1.1 Valores ipicos de reaistivldad

Fiwm 1.5 Estructura de un solo

Capitulo 1 Diodos semiconductores

Figura 1.6 Estructura atmica: a) germanio;

F e r a 1.7 Unin covalente del tomo de

Un incremento en la temperatura de un semiconductorpuede generar un incremento

Nivel de valencia (capa ms externa)

Ttccer nivel (e<c.)

Banda & valmcia

Capiho 1 Diodos semiconductores

1.S MATERIALES EXTR~NSECOS:

Un material semiconductor que haya sido sujeto alproceso de dopado se denomina

Nivel de magia del donor

Figure 1.10 Efecto de las impurezas del donor sobre la estructura

Captulo 1 Diodos semiconductores

Figura 1.11 Impureza de boro en

Flujo de electrones comparado con flujo de huecos

Figura 1.12 Flujo de electrones en funcin de flujode huecos

Materiales extrnsecos:tipo n y tipo p

Portadores mayoritarios y minoritarios

Figura 1.13 a) material tipo n ; b) material tipop.