Teora simplificada En los Flip-Flops tambin se pueden encontrar con entradas asncronas, estas son entradas que pueden

variar el estado del Flip-Flop independientemente del reloj. Se denominan de inicializacin (PRE) y borrado (CLR) de activacin directa. Un nivel activo en la entrada de inicializacin (preset) pone a SET el dispositivo, y un nivel activo en la entrada de borrado (clear) lo pone en estado RESET. Si queremos que el Flip-Flop funcione sncronamente, debemos desactivar estas entradas colocndolas en un nivel ALTO. Por ejemplo, para determinar la salida Q del Flip-Flop J-K si tenemos las siguientes entradas:

Tales estn operando de acuerdo a la siguiente tabla de verdad: J 0 0 1 1 X X X X K 0 1 0 1 X X X X CLK X X X X PRE 1 1 1 1 1 1 0 0 CLR 1 1 1 1 1 0 1 0 Q No cambia 0 1
Se complementa

No cambia 0 1 Invalido

Objetivos 1. Disear un reloj cuya frecuencia sea la mitad de la salida Q. 2. Comprobar la tabla de verdad del Flip Flop J-K usando las entradas asncronas con J-K puestas a 1. Conclusiones

1. El reloj para el Flip Flop fue diseado con un periodo de 1 segundo, es decir, un ciclo por segundo. 2. Se comprob la tabla de verdad del Flip Flop J-K, usando las entradas asncronas cuando J-K estn puestas a 1.