Universidad Autónoma de Baja California Facultad de ingeniería

Circuitos digitales Profesor Rogelio Ramos Irigoyen “Tipos de Flip-Flop´s”

Alberto Linares Serna

Mexicali, B.C. a 4 de Noviembre del 2011

SR (Set-Reset). Actualmente. La unidad mas básica de memoria se le llama flip-flop o multivibrador biestable. gran parte de los dispositivos electrónicos poseen una pequeña unidad de memoria. los cuales generalmente están formados por compuertas NAND. NOR y NOT. A continuación describiremos las características de los 4 principales tipos de FlipFlop’s: JK (master-slave). desde los relojes despertadores hasta las computadoras que pueden llegar a tener una memoria “infinitamente” grande. .Introducción Se dice que una de las ventajas de los dispositivos digitales es la capacidad que estos poseen para almacenar información. T (Toggle) y D (Delay).

Para pasar de uno a otro estado se precisa un pulso de tensión. de una señal de reloj. se caracterizan por admitir dos estados eléctricos. es decir. Las basculas o flip-flop´s. procedente de una fuente de excitación. se clasifican en: • FF síncronos o sincronizados • FF asíncronos o no sincronizados En los FF´s síncronos los cambios de estado del conjunto del circuito solamente se realizan cuando este recibe en una de sus entradas una señal de cambio estado simultáneamente con la recepción. Los FF´s se consideran elementos de memoria o de almacenamiento. Desde el punto de vista de las entradas de información. el cual es completamente independiente del circuito en cuestión. Para pasar de un estado a otro es necesario aplicarle al circuito una o varias señales de mando. es decir. ya que permanecen en el estado correspondiente a la ultima instrucción que se les da. ambos estables. que tiene dos estados estables de funcionamiento. en otra entrada. razón por la cual pertenecen al grupo de los multivibradores biestables. Los FF´s síncronos se subdividen en los siguientes grupos: • FF sincronizado sencillo • FF sincronizado por flancos ( edge triggered) • FF maestro esclavo (master slave) .Desarrollo Un flip-flop es un operador lógico biestable. los FF´s se clasifican en cuatro grupos: • S-R (Set-Reset) • T (Toggle) • D (Delay) • J-K (Master-Slave) Desde el punto de vista de la relación con el pulso de control (clock pulse). “recuerdan” cuál fue la última instrucción recibida.

. al ir la entrada C de 1 a0 el flip-flop J-K tomará el estado Q=1 independientemente del estado en el que se encontraba anteriormente. al ir la entrada de la terminal de reloj C (clock) de 1 a 0 nada ocurre y el flip-flop J-K retiene el estado que poseía anteriormente. En un primer tiempo la información de las entradas pasa al FF principal y en un segundo pasa al secundario.Los FF´s sincronizados sencillos las entradas solo tienen influencia sobre las salidas cuando esté presente un pulso de control o reloj. Estas transiciones pueden estar controladas por la presencia de un pulso de control (reloj) o por la subida o bajada de los pulsos de control. pero el paso de la información de las entradas a las salidas se realiza exclusivamente durante la subida o bajada del pulso de control o reloj. Cuando J=1 y K=1. las salidas solamente cambian de estado cuando reciben las señales de mando. los llamados FF´s maestro esclavo pueden descomponer internamente en dos sistemas interconectados: el FF principal (maestro) y el FF secundario (esclavo). Las características del flip-flop J-K son las siguientes: este posee dos 1. Cuando J=1 y K=0. En los FF´s asíncronos los cambios de estado del conjunto del circuito no están sincronizados por los pulsos de un reloj. Los sincronizados por flancos son similares a los anteriores. Flip-Flop J-K Es FF se representa de la siguiente manera: Como puede verse en el símbolo del flip-flop J-K. Finalmente. salidas complementarias Q y Q al igual que el flip-flop R-S. 2.

4. en otras palabras opera sincronizadamente. Es igual a un flip-flop RS añadiéndole una entrada de reloj. Únicamente la transición de 1 a 0 es la que puede producir efecto alguno. al ir la entrada C de 1 a 0 el flip-flop J-K tomará el estado Q=0 independientemente del estado en el que se encontraba anteriormente. Cuando J=0 y K=1. entonces tomará el estado Q=1 después de la transición. Asimismo. En las siguientes ilustraciones vemos primero como se añaden dos puertas NAND al flipflop RS para construir un flip-flop RS síncrono. No opera en conjunción con un reloj o dispositivo de temporización.3. FLIP-FLOPS RS El flip-flop RS es un dispositivo asíncrono. Su símbolo lógico se muestra a continuación. Obsérvese que la transición de 0 a 1 en la terminal C no produce efecto alguno en la salida Q. El flip-flop RS síncrono puede implementarse con puertas NAND. Las puertas NAND 3 y 4 añaden la característica de sincronismo al cerrojo RS. La tabla de la verdad nos muestra la operación del flip-flop RS síncrono. Esto quiere decir que si antes de la transición en la terminal C de 1 a 0 el flip-flop J-K se encontraba en el estado Q=1. Si la entrada en la terminal C permanece constante. Estos flip-flop’s J-K son conocidos en el mercado como flip-flop’s accionados por una señal de reloj positiva. entonces tomará el estado Q=0 después de la transición. . si se encontraba en el estado Q=0 antes de la transición. al ir la entrada C de 1 a 0 el flip-flop J-K tomará un estado opuesto a aquél en el cual se encontraba anteriormente. este flip-flop J-K es reconocido como uno accionado por una señal de reloj negativa en la terminal de "reloj" (clock). cualesquier variación en las terminales J y K no podrá producir efecto alguno en la salida Q del flip-flop J-K. Existen también en el mercado flip-flop’s J-K en los cuales la transición que produce la acción en la terminal de salida Q es una transición positiva de 0 a 1 y no la transición negativa de 1 a 0 (precaución: aquí no hay voltajes negativos involucrados). El flip-flop RS síncrono opera en conjunción con un reloj. Puesto que es una caída de 1 a 0 o una transición negativa la que produce esta acción. Cuando J=0 y K=0. Obsérvese cuidadosamente que es únicamente una transición en la terminal C la que puede producir acción alguna a la salida del flip-flop J-K.

La salida normal Q se borrará cuando un nivel ALTO active la entrada R y un pulso de reloj active la entrada de reloj CLK. por tanto. se emplean mucho y son bastante útiles para trabajar con flip-flop y circuitos lógicos secuénciales. . la entrada de set se activa en el nivel ALTO. Un nivel ALTO activa la entrada S (con R=0 y un pulso de reloj en el nivel ALTO). la salida se pone a 1. y entonces se pone a 0. pero no tiene efecto en Q porque las entradas R y S están en el modo de mantenimiento. y por lo tanto la salida no cambia. Este modo también puede llamarse de "inhabilitación" del FF. Cuando un pulso de reloj llega a la entrada CLK (con 0 en las entradas R y S). no se utiliza porque activa ambas salidas en el nivel ALTO. En el punto C la entrada de reset se activa con un nivel ALTO. Las 3 líneas superiores representan las señales binarias de reloj. Comenzando por la izquierda. Modo de operación Mantenimiento Reset Set Prohibido ENTRADAS S 0 0 1 1 SALIDAS Q Q No cambia 1 1 1 1 0 1 CLK R 0 1 0 1 Tabla de verdad de un flip-flop SR síncrono Las formas de ondas. la salida Q permanece a 0. permanecen igual que antes de la llegada del pulso de reloj. set y reset. llega el pulso de reloj 1. Mirar que el flip-flop ha esperado a que el pulso 2 pase del nivel BAJO a ALTO antes de activar la salida Q a 1. En el punto e está activada la entrada de set. A continuación mostraremos un diagrama de tiempo del flip-flop RS síncrono. Un instante posterior en el punto d la salida Q se borra ó se pone a 0. las salidas no cambian. lo cual hace que la salida Q vaya al nivel BAJO o a la condición de reset. La línea 3 de la tabla describe el modo set del flipflop. el FF no se pone a 0 inmediatamente. El pulso está presente cuando las entradas R y S están en modo de mantenimiento. La línea 2 es el modo de reset.El modo de mantenimiento se describe en la primera línea de la tabla de la verdad. esperará hasta que el pulso del reloj pase del nivel BAJO al ALTO. Después de cierto tiempo en el punto b. La línea 4 de la tabla de verdad es una combinación "prohibida" todas las entradas están en 1. En el punto a del diagrama del tiempo. Si R=1 y S=0. poniendo la salida Q a 1. o diagramas de tiempo. Una sola salida Q se muestra en la parte inferior. por ello se pone a 1 la salida Q en el punto f del diagrama de tiempos. lo cual ocurre durante la transición del nivel BAJO a ALTO del pulso del reloj. La entrada S se desactiva y la R se activa antes del pulso 6.

la entrada de set (S) va a nivel ALTO y la salida Q alcanza también el nivel ALTO. Después la entrada S va a nivel BAJO. La entrada R entonces vuelve al nivel BAJO. Observar que entre los pulsos 5 y 6 ambas entradas R y S están a 1. se considera un estado prohibido para el flipflop. Diagrama de pulsos Flip-Flop´s D Es el tipo de entrada de reloj que producirá un cambio en la salida. Eso hace que la salida Q vaya al estado de reset. o nivel BAJO. porque el pulso de reloj está en el nivel BAJO y el flip-flop no está activado.El pulso 7 muestra que la salida Q sigue a las entradas R Y S todo el tiempo que el reloj está en ALTA. Cuando en nivel del reloj es alto se lee la entrada del flip-flop (D) y se pone en la saluda Q el mismo dato En este caso habrá un cambio en el estado del flip-flop tipo D cuando en la entrada de reloj se detecte un nivel negativo. En el punto g del diagrama de tiempos. . En este caso es aceptable que R y S estén en el nivel ALTO. Cuando en nivel del reloj es alto se lee la entrada del flip-flop (D) y se pone en la saluda Q el mismo dato. La condición de ambas entradas R y S en el nivel ALTO. normalmente. y finalmente el pulso de reloj finaliza con la transición del nivel ALTO al BAJO. Durante el pulso de reloj 7. la salida estuvo en el nivel ALTO y después en el BAJO. En este caso habrá un cambio en el estado del flip-flop tipo D (ver la salida Q) cuando en la entrada de reloj se detecte un nivel positivo. A continuación en el punto h. la entrada de reset (R) se activa por un nivel ALTO.

Cuando en nivel del reloj cambia de alto a bajo se lee la entrada del flip-flop (D) y se pone en la saluda Q el mismo dato. Tabla de verdad del flip-flop tipo D Diagrama temporal del flip-flop tipo D .En este caso habrá un cambio en el estado del flip-flop tipo D cuando en la entrada de reloj se detecte el momento en que el nivel pase de bajo a alto (flanco ascendente o anterior). Cuando en nivel del reloj cambia de bajo a alto se lee la entrada del flip-flop (D) y se pone en la saluda Q el mismo dato En este caso habrá un cambio en el estado del flip-flop tipo D cuando en la entrada de reloj se detecte el momento en que el nivel pase de alto a bajo (flanco descendente o posterior).

tiene sólo dos condiciones. Su unidad básica se dibuja a continuación que. Su ecuación y tabla de funcionamiento son Q=T⊕q A partir del FF-RS-AN puede diseñarse este FF-T-AN siguiendo los pasos mostrados anteriormente. pero no tiene sentido ya que al ser activado por nivel no tiene utilidad. como actúa por "niveles" de amplitud (0-1) recibe el nombre de Flip-Flop T activado por nivel (FF-T-AN). Cuando T = 0 (J = K = 0) una transición de reloj no cambia el estado del flip-flop. El flip-flop T.Flip-Flop´s T El flip-flop T se obtiene del tipo JK cuando las entradas J y K se conectan para proporcionar una entrada única designada por T. por lo tanto. . Cuando T = 1 (J = K = 1) una transición de reloj complementa el estado del flip-flop. Cuando no se especifica este detalle es del tipo Flip-Flop T maestro-esclavo (FFT-ME).

es capaz de almacenar un bit. los síncronos. • T: te permite dividir la frecuencia de la señal entrante en dos. Existen dos tipos de FF.Conclusión El flip-flop es la unidad más pequeña de memoria. que es el que le indica al FF el tiempo que retendrá la información. un reloj. es decir. • D: te permite obtener información con una cierto retraso de tiempo. • SR: este FF se utiliza para fijar un valor. en el cual la información de salida es controlada por el FF principal. Los cuatro principales tipos de FF´s son los siguientes: • JK: este se constituye básicamente de dos FF´s interconectados (principal y secundario). Estos necesitan de una fuente externa de excitación. . es decir este tipo de FF se le conoce como divisor de frecuencia. si en la entrada introduces un 1 lógico la salida también generara un 1 lógico pero saldrá un tiempo después. es decir. ya sea el valor de Set (1logico) o el de Reset (0 lógico). que son aquello que dependen de un circuito externo (reloj) para su funcionamiento y los asíncronos los cuales dependen de una fuente de mando para su funcionamiento.

blogspot.com/dig_FF_D_disparo_tabla_verdad_diagrama_tempo ral.com/2007/11/el-flip-flop-j-k-contadores.unicrom. Francisco Vasallo. 1er edición.Bibliografía • “Electrónica digital fácil”.html • http://ladelec.com/teoria/electronica-digital/193-flip-flop-flip-flop-rs • http://www. Paginas 251-253 • http://logica-digital.monografias.asp • http://www.shtml . Editorial Alfa omega.com/trabajos14/flipflop/flipflop.

Sign up to vote on this title
UsefulNot useful