Modos de disparo del Flip Flop tipo D

Dependiendo del tipo de entrada de reloj se producirá un cambio diferente en la salida.

En los diagramas siguientes se muestran los diferentes tipos de entradas de reloj del flip
flop tipo D.

- En el caso del gráfico de la derecha habrá

un cambio en el estado del flip-flop tipo D
(ver la salida Q) cuando en la entrada de
reloj se detecte un nivel positivo.

Cuando en nivel del reloj es alto se lee la entrada del flip-flop (D) y se pone en la saluda
Q el mismo dato

- En este caso habrá un cambio en el estado

del flip-flop tipo D cuando en la entrada de
reloj se detecte un nivel negativo. Ver la
pequeña bolita o burbuja.

Cuando en nivel del reloj es alto se lee la entrada del flip-flop (D) y se pone en la saluda
Q el mismo dato

- En este caso habrá un cambio en el estado

del flip-flop tipo D cuando en la entrada de
reloj se detecte el momento en que el nivel
pase de bajo a alto (flanco ascendente o
anterior). Ver el pequeño triángulo.

Cuando en nivel del reloj cambia de bajo a alto se lee la entrada del flip-flop (D) y se
pone en la saluda Q el mismo dato

- En este caso habrá un cambio en el estado

del flip-flop tipo D cuando en la entrada de
reloj se detecte el momento en que el nivel
pase de alto a bajo (flanco descendente o
posterior). Ver el pequeño triángulo y bolita o burbuja

Cuando en nivel del reloj cambia de alto a bajo se lee la entrada del flip-flop (D) y se
pone en la saluda Q el mismo dato
Tabla de verdad del flip-flop tipo D

Diagrama temporal del flip-flop tipo D

<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<

Flip-Flop tipo D con entrada de control Un problema con el flip-flop set-reset con
compuertas NAND con entrada de control es que puede haber una salida no valida
cuando las entradas set y reset son ambas 1. Éste es el estado no utilizado y debe
evitarse en lo posible. Para evitar esto se coloca un inversor entre las entradas set y
reset. Esto crea una nueva entrada que se llamará D. Nótese que las entradas set y reset
nunca pueden tener el mismo valor debido a la presencia del inversor. Esto significa
que nunca existirá el estado no valido.

La salida Q es igual a la entrada D cuando la entrada de control (CK) está a nivel alto.

Nota: El flip-flop tipo D tiene la característica de almacenar la información, se utiliza

para las memorias.

La tabla de verdad del flip-flop tipo D es la siguiente:

Ejemplo: Suponga que inicialmente la salida del flip flop Q es igual a cero. Determine las
formas de onda para la salida. Si las entradas son las siguientes:

Señales de Reloj Los sistemas digitales pueden funcionar de manera asíncrona o síncrona. En
los sistemas asíncronos las salidas de circuitos lógicos pueden cambiar de estado en cualquier
momento en el que alguna de las entradas varie.
En los sistemas síncronos los tiempos exactos en que alguna salida puede cambiar de estado se
determina por medio de una señal que comúnmente se denomina reloj. Esta señal de reloj es
una serie de pulsaciones rectangulares o cuadradas. La transición de la señal de reloj entre un
nivel bajo y un nivel alto se denomina flanco positivo.
La transición de la señal de reloj entre un nivel alto y un nivel bajo se denomina flanco
negativo.

La acción de sincronización de las señales del reloj se logra a través del uso de flip-flops
sincronizados por reloj que están diseñados para cambiar de estados en una u otra de las
transiciones del reloj.

Las entradas de control de un flip-flop hacen que las salidas del mismo estén listas para
cambiar, durante la transición que activa y se sitúa en la entrada del reloj. Esta
transición es la que dispara el cambio.