PRÁCTICA # 1

1. TEMA. El transistor FET 2. OBJETIVOS. Diseñar, calcular y comprobar el funcionamiento de los siguientes circuitos de polarización con el transistor Fet. 1. 2. 3. 4. 5. Polarización con doble fuente. Auto polarización con Auto polarización sin Polarización con divisor de tensión. Polarización con fuente doble

→ Punto de trabajo al centro de la recta de carga 3. MARCO TEÓRICO.
El TRANSISTOR FET Los transistores más conocidos son los llamados bipolares (NPN y PNP), llamados así porque la conducción tiene lugar gracias al desplazamiento de portadores de dos polaridades (huecos positivos y electrones negativos), y son de gran utilidad en gran número de aplicaciones pero tienen ciertos inconvenientes, entre los que se encuentra su impedancia de entrada bastante baja. Existen unos dispositivos que eliminan este inconveniente en particular y que pertenece a la familia de dispositivos en los que existe un solo tipo de portador de cargas, y por tanto, son unipolares. Se llama transistor de efecto campo. Entre las principales aplicaciones de este dispositivo podemos destacar: APLICACIÓN Aislador o separador (buffer) PRINCIPAL VENTAJA USOS Impedancia de entrada alta y Uso general, equipo de medida, de salida baja receptores Sintonizadores de FM, equipo para Amplificador de RF Bajo ruido comunicaciones Baja distorsión de Receptores de FM y TV, equipos para Mezclador intermodulación comunicaciones Facilidad para controlar Amplificador con CAG Receptores, generadores de señales ganancia Instrumentos de medición, equipos de Amplificador cascodo Baja capacidad de entrada prueba Amplificadores de cc, sistemas de Troceador Ausencia de deriva control de dirección Resistor variable por Amplificadores operacionales, órganos Se controla por voltaje voltaje electrónicos, controlas de tono Amplificador de baja Capacidad pequeña de Audífonos para sordera, transductores

Ecuación de Shockley: Donde:   Vp es la tensión de puerta que produce el corte en el transistor FET. Desventajas que limitan la utilización de los FET:    Los FET presentan una respuesta en frecuencia pobre debido a la alta capacidad de entrada. la puerta debe tener una tensión más . y en general son menos lineales que los BJT.10. En la figura 1. la tensión de drenador debe ser mayor que la de la fuente para que exista un flujo de corriente a través de canal. computadores. receptores Integración en gran escala. cuando la polarización de la puerta es VSG= 0v. Los FET se pueden dañar debido a la electricidad estática. o NJFET. al aumentar VDS.a se describe un esquema de un JFET de canal n.frecuencia Oscilador Circuito MOS digital acoplamiento Mínima variación de frecuencia Pequeño tamaño inductivos Generadores de frecuencia patrón. Los FET presentan una linealidad muy pobre. Además. Es un elemento tri-terminal cuyos terminales se denominan drenador (drain). fuente (source) y puerta (gate). En un JFET de canal n. para que la única variable que me controle la cantidad de corriente que pase por el drenador sea la tensión de puerta. La polarización de un JFET exige que las uniones p-n estén inversamente polarizadas.c el símbolo de un JFET de canal P. memorias Siempre nos va a interesar estar en la región de saturación. en la 1.b el simbolo de este dispositivo y en la 1.10.10. IDSS es la corriente máxima de drenador que circula por el transistor. Características eléctricas del JFET El JFET de canal n está constituido por una barra de silicio de material semiconductor de tipo n con dos regiones (islas) de material tipo p situadas a ambos lados.

Sin embargo. lineal. CANAL N. El circuito de salida → D . en el JFET intervienen como parámetros: ID (intensidad drain o drenador a source o fuente). saturación y ruptura. Existen dos tipos de FET Canal N y Canal P. los JFET son dispositivos controlados por tensión a diferencia de los bipolares que son dispositivos controlados por corriente.S .negativa que la fuente para que la unión p-n se encuentre polarizado inversamente. CANAL P. Las curvas de características eléctricas de un JFET son muy similares a las curvas de los transistores bipolares. Se definen cuatro regiones básicas de operación: corte. Tipos de FET. VGS (tensión gate o puerta a source o fuente) y VDS (tensión drain o drenador a source o fuente).S. D = drain drenaje S = source fuente G = gate compuerta Tenemos dos circuitos: El circuito de entrada → G . Ambas polarizaciones se indican en la figura 1. Por ello.11.

IDss = ImaxFET . el BF245A tiene una VGS (off)=-2V. ID = IS VG < VS ID = 0 VGS = . VG > VS 𝑉𝐺𝑆 𝐼𝐷 = 𝐼𝐷𝑆𝑆 × 1 − 𝑉𝑃 2 Se definen cuatro regiones básicas de operación: corte. saturación y ruptura. Por ejemplo.Vp voltaje de pinch off Apagado del transistor Si VGS = 0 ID = Imáx depende de la RD.. En las hojas técnicas se denomina a esta tensión como de estrangulamiento o pinch-off y se representa por VGS(off) o Vp. la tensión entre puerta y fuente es suficientemente negativa que las zonas de inversión bloquean y estrangulan el canal cortando la corriente entre drenador y fuente. En este caso. Región de corte En esta región la intensidad entre drenador y fuente es nula (ID=0). A continuación se realiza una descripción breve de cada una de estas regiones para el caso de un NJFET. Canal N.es la corriente máxima que soporta el FET Canal P. Resistencia de drain Se polariza el transistor inversamente. lineal.Diferencias existentes entre un NJFET y PJFET. .

Región lineal En esta región. Las tensiones de polarización nunca deben superar estos valores para evitar que el dispositivo se deteriore. el JFET tiene unas características lineales que son utilizadas en amplificación. Las especificaciones de los fabricantes indican la tensión de ruptura entre drenaje y fuente con la puerta cortocircuitada con la fuente. Región de saturación En esta región. La ecuación que relaciona la ID con la VGS se conoce como ecuación cuadrática o ecuación de Schockley que viene dada por Región de ruptura Una tensión alta en los terminales del JFET puede producir ruptura por avalancha a través de la unión de puerta. LISTADO DE MATERIALES / PRESUPUESTO # 1 1 1 1 1 1 1 $ Equipo o Material Resistencias Transistores FET (MPF102) Proto-board Fuente de alimentación Multímetro Banco de Trabajo Cables de conexión 1. En esta región el transistor JFET verifica las siguientes relaciones. Se comporta como una fuente de intensidad controlado por la tensión VGS cuya ID es prácticamente independiente de la tensión VDS. esta tensión se designa por BVDSS y su valor está comprendido entra 20 y 50 V. de similares características que un BJT en la región lineal. El fabricante proporciona curvas de resistencia drenador-fuente (rds(on)) para diferentes valores de VGS tal como se muestra en la figura 1.00 . el JFET se comporta como una resistencia no lineal que es utilizada en muchas aplicaciones donde se precise una resistencia variable controlada por tensión.12. 4.

GRÁFICAS Y SIMULACIONES CÁLCULOS. calcular y comprobar las diferentes polarizaciones del transistor fet.5.8kΩ RD 2 Q2 Idss=10mA Vp=-4v 2N3821 1 R2 4. MEDICIONES. DESARROLLO.8kΩ RS 0 =− = = = = 2 1 × − =− = 1− − − 2 =1 1− = . CÁLCULOS. La práctica del transistor FET consistió en cumplir con los objetivos propuestos es decir diseñar. Polarización con doble fuente (fuente gate source) 1 R2 2kΩ RD V2 12 V VDD 0 4 = =− =− 2 5 R1 1MΩ 2 V1 2V E 0 Q2 Idss=12mA Vp=-4v 2N3821 = 1− − − 2 =1 1− = = × − = 1 − =− =1 =1 = = = Polarización Auto polarización con =1 =1 ⁄ = = 3 V2 12 V VDD 0 R1 4.

2kΩ V1 20 V =− = = =1 ⁄ =1 = = .2kΩ 0 3 2 Q1 Idss=10mA Vp=-3.5v 2N3821 4 R2 371kΩ 0 RS 1.= = = = − = = ×( ×( = 1 × ) ) = − × = × = Polarización Auto polarización sin ⁄ = 7 V1 12 V VDD 0 =− = R3 600Ω RD 6 Q1 Idss=10mA Vp=-4v 2N3821 0 = = − 1− = 2 2 =1 = = − 1− − =1 × = 1 1 − =1 =1 = Polarización con divisor de tensión 1 R1 1.63MΩ RD 1.

2 = 1− √ =1− = − (√ − 1) × = − (√ 1 2 − 1) × − = −1 =− 1 2 = =1 1− 1− −1 − − 2 = = =1 − = −1 − = = =1 1 = = = −1 1 = × 2 2 = 2 = × = = 1 = 1 = × 2 2 = 2 − − 2 = =1 1 .

2 R1 4kΩ RD 3 Q1 Idss=12mA Vp=-4v 2N3821 5 R2 9.33kΩ RS 1 V2 4V E 0 0 V1 12 V VDD =− =− = =1 =1 = = = = − = − =− 2 = =1 1− 1− − − 2 = − = = × = − − (− = = ) = = − 1 1 − − − = = − (− )− = .Polarización con fuente doble (gate a ).

96v -3v 0.88v -3v 0.29v -1.62mA 0. Valores Calculado Medido Simulado -3v -2.56v -1.11v 6v Polarización Auto polarización sin Valores Calculado Medido Simulado 0v 0v 0v 10mA 11.4mA 6v 5.47mA 4mA 10v 9.4mA 10.05v -2v 3mA 3.MEDICIONES Polarización con Doble fuente (fuente gate source) Valores Calculado Medido Simulado -2v -2.2v 6v .04mA 3mA 6v 6.75mA 0.5v 4mA 4.44v 6v Polarización con divisor de tensión Valores Calculado Medido Simulado -1.6mA 6v 6.05v 6v Polarización Auto polarización con Valores Calculado Medido Simulado -3v -2.61mA 0.46v 10v Polarización con fuente doble (gate a ).7mA 6v 6.75mA 0.

 Polarización con Doble fuente (fuente gate source)  Polarización Auto polarización con  Polarización Auto polarización sin .GRÁFICAS Graficas calculadas y medidas se asumió que son las mismas ya que los datos fueron iguales .

594m - U1 DC 1e-009 W 0 3 Q2 Idss=12mA Vp=-4v + + 5 R1 1MΩ 2 V1 2V E 4.812 - V U2 DC 10M W -1.818 - V 2N3821* U3 DC 10M 0 W . Polarización con divisor de tensión  Polarización con fuente doble (gate a ). SIMULACIONES  Polarización con Doble fuente (fuente gate source) 1 R2 2kΩ RD 6 + V2 12 V VDD A 3.

993 - V U7 DC 10M W 0 + 0.8kΩ 2N3821* 7  Polarización Auto polarización sin 4 R1 600Ω 5 + 0.000 - V U4 DC 10M W R2 4.627m - A U8 DC 1e-009 W 3 V3 12 V Q3 + 8.010 - A U2 DC 1e-009 W 6 V1 12 V Q1 + 5.8kΩ 2 + 0.000 - V U3 DC 10M W 0 .957 - V U1 DC 10M W 2N3821** + 0. Polarización Auto polarización con 1 R6 4.

2kΩ 5 + V2 20 V 0 4.751m - A U1 DC 1e-009 W 6 Q1 0 2N3821* 2 + + 5.33kΩ 1 V2 4V 6.920 - V U5 DC 10M W R4 390kΩ 4 R5 1.2kΩ 0  Polarización con fuente doble (gate a ). 3 R1 4kΩ 5 + V1 12 V 0.000 - V U5 DC 10M W R2 9.921 - V U1 DC 10M W -0.845 - V U3 DC 10M W + 14. CONCLUSIONES .5MΩ R3 1. Polarización con divisor de tensión 2 R2 1.230m - A U4 DC 1e-009 W 3 Q2 + 1 2N3821* + 9.991 - V U2 DC 10M W 0.

 Should take into account when polarizing a transistor Jfet.  The maximum current in this type of transistors is defined by IDss and it happens when VGS=0.es http://www.  The minimum current of a JFET happens in the narrowing defined by VGS=VP.Observaciones y Recomendaciones  Para un correcto funcionamiento de cualquier circuito tener en cuenta los terminales del transistor FET. Boylestad.  For all the levels of VGS between 0v and the narrowing level the you GO it was in the range IDss and 0A. the VP. Libro Robert L. in the characteristics of each transistor which are given in the NTE or the ECG these data to take into account are the IDSS.clubdediagramas. 7.  And for a bigger precision we should take out the characteristic curve to obtain their actual values since in the specification leaves they are not so appropriate.  La corriente máxima en este tipo de transistores se encuentra definida por IDss y ocurre cuando VGS=0. we would save this way ourselves time and money. http://thales.  To polarize a transistor correctly JFET the voltage in the gate it should be but negative that the voltage in the source.cica.  Se debe tomar en cuenta al polarizar un transistor Jfet.  La corriente mínima de un JFET ocurre en el estrechamiento definido por VGS=VP.com/ .  El transistor JFET no necesita corriente en el gate solo necesita una diferencia de potencial. summations and recommendations  For a correct operation of any circuit to keep in mind the terminals of the transistor. el VP.  Para polarizar correctamente un transistor JFET el voltaje en el gate debe ser mas negativo que el voltaje en el source. en las características de cada transistor las cuales están dadas en el NTE o el ECG estos datos a tomar en cuenta son la IDSS.  Durante el transcurso y desarrollo de esta práctica.  Para todos los niveles de VGS entre 0v y el nivel de estrechamiento la ID se encontrara en el rango IDss y 0A.  Y para una mayor precisión debemos sacar la curva característica para obtener sus valores reales ya que en las hojas de especificación no son tan adecuadas. así nos ahorraríamos tiempo y dinero. al hacer los cálculos.  The transistor JFET doesn't need current in the alone gate needs a potential difference. BIBLIOGRAFÍA. se comprobó su funcionamiento y el comportamiento del transistor FET y de cada circuito obteniendo resultados casi exactos. when making the calculations.  Se debe revisar muy cuidadosamente cada circuito para evitar posibles contratiempos  Para obtener valores más aproximados es necesario utilizar un multímetro de gran precisión y los materiales.

Sign up to vote on this title
UsefulNot useful