UNIVERSIDAD AGRARIA

DEL ECUADOR
INGENIERÍA EN CIENCIAS DE LA COMPUTACIÓN

Asignatura: Digitales II

ING. MARIO IBARRA

INTRODUCCIÓN
En la academia, para su estudio, los sistemas digitales suelen dividirse en dos:
 Circuitos Combinacionales
 Circuitos secuenciales sincrónicos y asincrónicos.

 Los circuitos digitales están construidos con compuertas lógicas interconectadas

entre sí de alguna manera.

 Los valores lógicos de las salidas de estos circuitos están dados por ecuaciones
booleanas.

Ing. Mario Ibarra M.

INTRODUCCIÓN
En todo circuito digital, cada compuerta lógica tiene un retardo de
propagación. Este retardo es el tiempo que tarda en cambiar el valor del nivel lógico
que se encuentra en la salida de una compuerta cuando alguna de sus entradas ha
cambiado.
Cuando no se considera el retardo de propagación, se asume que este es igual a cero y,
en tal caso, la compuerta es ideal.

Circuito Combinacional Simple

Ing. Mario Ibarra M.
INTRODUCCIÓN
Un circuito secuencial tiene realimentación, y debe esquematizarse de la mejor
manera para evitar confusiones.

Circuito secuencial difuso Circuito secuencial claro

Ing. Mario Ibarra M.

INTRODUCCIÓN
¿Cuántos caminos de realimentación existen?

Sistema A

Sistema C

Sistema B
Ing. Mario Ibarra M.
SISTEMA DIGITAL SECUENCIAL
Un sistema digital secuencial:

 Puede tener varios caminos de

retroalimentación.

 Está dividido en 3 partes: Bloque de entradas,

elemento de memoria, bloque de la lógica de las
salidas.

Diagrama de Bloques de un Sistema Digital

Ing. Mario Ibarra M.

SISTEMA DIGITAL SECUENCIAL
DIFERENCIAS DE SISTEMAS COMBINACIONALES Y DIGITALES

Sistemas Combinacionales Sistemas Digitales Secuenciales

Ausencia de memoria Presencia de dispositivo de memoria
Ausencia de retroalimentación Presencia de retroalimentación
Valores de salida dependen solo de entrada Valores de salida dependen de entrada y
retroalimentaciones

La salida depende del instante t La salida depende del historial de t

Ing. Mario Ibarra M.

LATCH BÁSICO - ¿Qué es?
Es un circuito construido con dos compuertas lógicas en acople cruzado, es
realimentado y su función es almacenar un solo bit de información en su salida, ya sea
un “uno lógico” o un “cero lógico”.

DIAGRAMA DE UN LATCH BÁSICO

Ing. Mario Ibarra M.

LATCH BÁSICO - APLICACIONES
Los Latch Básicos tienen diferentes aplicaciones entre ellas:

 Elementos de Memoria

 Eliminador de Rebotes

 Latch asincrónicos

Ing. Mario Ibarra M.

LATCH BÁSICO – Elementos de memoria
Las figuras 1.13 a) y b) muestran un latch
básico construido con compuertas
NAND en acople cruzado y con
compuertas NOR, también en acople
cruzado. Cada latch básico es
realimentado.

Ing. Mario Ibarra M.

LATCH BÁSICO – Eliminador de rebotes
En la figura a) se puede observar a un interruptor cerrado y en la b) la forma de onda que
se genera al cerrar el interruptor. Debe observarse que el interruptor en el instante en que
se cierra genera un tren de niveles de voltajes altos y bajos que luego de unos pocos
milisegundos se estabiliza en el nivel deseado, en este caso en el nivel alto, a esta etapa en
donde se ha generado ese tren de pulsos se llama rebote de la señal.

Ing. Mario Ibarra M.

LATCH ASINCRÓNICO – FLIP FLOP
Un latch básico almacena un bit en su salida Q. El
valor de la salida Q de- pende de los valores que
tengan sus entradas SET y RESET. Hay dispositivos
que trabajan en una forma parecida a un latch básico,
pero con una gran diferencia, y esta diferencia está en
que estos dispositivos, actualizan y guardan un bit en
su salida Q, si y solamente si, una señal especial de
control les da la orden de actua- lizar y guardar. Vale
recalcar que, si esta señal de control no da la orden, la
salida Q no se actualiza pero mantiene guardado el bit
antiguo en su salida Q.

Ing. Mario Ibarra M.

Tipos de Flip Flop

 Flip-flop tipo D

 Flip-flop tipo T

 Flip-flop tipo J K

 Flip-flop tipo S R

Ing. Mario Ibarra M.

El reloj o CLK
Un reloj es una señal de voltaje formada por niveles altos y bajos alternados. Como se
observa el reloj tiene una frecuencia en Hz y un período en segundos.

Ing. Mario Ibarra M.

Tipos de reloj
Los tipos dependerán en qué instante del reloj se almacena el bit:

 Verdadero con nivel alto (CLK.H)

 Verdadero con nivel bajo (CLK.L)

 Verdadero con el flanco de subida (CLK.)

 Verdadero con el flanco de bajada (CLK.)

Ing. Mario Ibarra M.

Reloj CLK.H
La acción de actualizar y almacenar un bit se produce con la señal del reloj en alto.

Ing. Mario Ibarra M.

Reloj CLK.L
La acción de actualizar y almacenar un bit se produce con la señal del reloj en bajo.

Ing. Mario Ibarra M.

Reloj CLK.
La acción de actualizar y almacenar un bit se produce cuando la señal del reloj está
haciendo su transición de nivel bajo a nivel alto.

Ing. Mario Ibarra M.

Reloj CLK.
La acción de actualizar y almacenar un bit se produce cuando la señal del reloj está
haciendo su transición de nivel alto a nivel bajo.

Ing. Mario Ibarra M.

Flip flop tipo D

Su función es tomar el valor que tiene en la entrada D y transmitir a la salida Q

ese valor, es decir, la salida es igual a la entrada cuando el reloj es verdadero.
Flip flop tipo D
El flip flop tipo D, es análogo a un interruptor común (Figura A), o puede ser elaborado a
través de un multiplexor (Figura B).

Figura A. Figura B

Investigue: Qué es un multiplexor?

Flip flop tipo T

Su funcionamiento depende tanto de la entrada T como del reloj, al igual que el

tipo D la salida Qn+1 se mantiene cuando el reloj es falso, sin embargo, cuando
el reloj es verdadero la salida Q no cambia mientras la entrada T sea igual a
cero, por su parte cuando la entrada T es igual a uno, el estado siguiente Qn+1,
es opuesto al estado presente Q.
Flip flop tipo JK
Su funcionamiento depende tanto de las entradas JK como del reloj, al igual que
los tipos D y T la salida Qn+1 se mantiene cuando el reloj es falso, por su parte
siempre que JK=00 la salida Q no cambia, es decir, Qn+1=Q, a su vez cuando
JK=10 el valor Qn+1=1, y cuando JK=01 el valor Qn+1=0, finalmente para JK=11 el
valor de Qn+1 cambia de valor, es decir, Qn+1 = /Q.
Flip flop tipo SR
Su funcionamiento es similar al JK, tomando en cuenta que las entradas de este
son SR en su lugar. Si se analiza la tabla característica se puede notar que la
única diferencia es que cuando SR=11, la salida Qn+1 es indeterminada.
Ejercicio
A. Transforme un latch asincrónico tipo D, en uno tipo T.
B. Transforme un latch asincrónico tipo JK, en uno tipo T.
Transformación de un tipo D a uno tipo T
Transformación de un tipo JK a uno tipo T