Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Practica 7
Practica 7
INGENIERÍA ELECTRÓNICA
INFORME DE PRÁCTICA
DE LABORATORIO
Diodos y Transistores/Diseño Digital con VHDL
PRÁCTICA NÚM. 7
“Flip-Flop tipo D con VHDL”
OBJETIVO:
El objetivo de la practica trata de entender el uso del Flip Flop tipo D y aprender su programación con el lenguaje de alto
nivel VHDL.
EQUIPO:
INTEGRANTES DEL EQUIPO:
RESUMEN DE LA PRÁCTICA:
Esta practica trata de programar el F.F.D con VHDL, eso se hace basándose en su tabla de verdad, y utilizando parte del
programa de la practica 6 que era la activación del reloj interno de la placa MAX II.
FUENTES DE INFORMACIÓN:
1 Morris Mano M. (2005) Fundamentos de Diseño Lógico y de Computadoras, Tercera edición, Pearson, México.
2. Tocci R. J. (2007), Sistemas digitales Principios y Aplicaciones, 10a edición, Pearson, México.
INSTITUTO TECNOLÓGICO DE LERMA
INGENIERÍA ELECTRÓNICA
INFORME DE PRÁCTICA
DE LABORATORIO
Diodos y Transistores/Diseño Digital con VHDL
4. Wakerly, J. F. (2002), Diseño Digital Principios y Aplicaciones, segunda edición, Pearson, México.
6. Pardo. F. Boluda, J. A. (2003), VHDL Lenguaje para Síntesis y modelado de Circuitos. Segunda Edición. RA-MA,
México.
7. Brown S. y Vranesic Z.G. (2006), Fundamentos de lógica digital con diseño VHDL, Segunda Edición, Mc Graw Hill,
México.
8. Ciletti, M. D. Advanced Digital Design with the Verilog HDL, Segunda edición, Ed. Prentice Hall.
9. Ashenden, P. J. (2008), The Designer's Guide to VHDL, Volume 3, Third Edition, Morgan Kaufmann Publishers,
Australia.
10. Chu P. P. (2008), FPGA Prototyping by VHDL Examples: Xilinx Spartan-3, Primera Edición, Wiley & Sons.
11. Douglas P. L, (2002), VHDL Programming by example, Cuarta Edición, McGraw Hill, USA.
Una vez teniendo la tabla de verdad, toca analizar el comportamiento del F.F.D
En este caso el F.F.D cuando la entrada D este en 0 lógico lo que hará es mantener la salida Q(t+i)
en 0 lógico, aunque el pulso de reloj siga, solo se hará el cambio cuando la entrada D se cambie a
1 lógico, en está posición la salida Q(t+i) se encenderá y de igual forma no tendrá cambios, aunque
el CLK este oscilando.
Una vez hecho el análisis procedí a realizar el código en Quartus.
INSTITUTO TECNOLÓGICO DE LERMA
INGENIERÍA ELECTRÓNICA
INFORME DE PRÁCTICA
DE LABORATORIO
Diodos y Transistores/Diseño Digital con VHDL
CONCLUSIÓN:
Para concluir puedo decir que el F.F.D es uno de los FF mas sencillos que hay al momento de
interpretar su tabla de verdad y su programación en VHDL es relativamente sencilla, he de agregar
que al inicio me dio problemas el propio Quartus al momento de compilar el programa, el problema
era al momento de terminar la arquitectura, al momento de cerrar la arquitectura al parecer en
esta versión del Quartus es necesario poner arquitectura y el nombre de dicha arquitectura para
que Quartus no lo detecte como un error de cierre.