Año 2021

Facultad regional La Rioja

Electrónica Aplicada I

Trabajo Practico de laboratorio N° 3

Titulo

Transistores unipolares: Amplificador surtidor común

J. T.P:

Ing. Rodolfo H. Asinari

Alumno

Cáceres Manuel Facundo

1
 1. Objetivo

Diseñar un amplificador básico utilizando un transistor J FET en modo surtidor común y

comprobar las consignas de diseño en el laboratorio.

2. Material Necesario
✔Generador de señales senoidales
✔Fuente de alimentación regulada de CC
✔Osciloscopio
✔Multimetro digital, cantidad 2 para poder medir tensión y corriente.
✔Transistor BF245A, cantidad 2 unidades
✔Resistores: según diseño
✔Capacitores de 4,7µFa 50 V, cantidad 2, de 47µF a 50V, cantidad 1

3. Circuito propuesto

Se propone el circuito mostrado en la figura donde se pretende obtener una

excursión simétrica máxima de 5V p-p y una ganancia de tensión Av=10

4. Procedimiento
a. Calcular valores de R1, R2, RD, RS, VDD,
b. Armar el circuito en placa experimental
c. Realizar las mediciones del punto de funcionamiento estático del transistor (punto
Q).
d. Conectar el generador de señales y aplicar la mínima señal de entrada que
genere una señal de salida sin distorsión.
e. Analice resultados según la especificación brindada en el apartado anterior.

5. Preguntas y conclusiones
A la vista de los resultados:
Analizar valores obtenidos y compararlos con el análisis de diseño analítico. Aportar
conclusiones sobre la experiencia

2
Desarrollo
1) Como primera instancia procedo a calcular los valores de R1, R2, RD, RS, VDD. Haciendo uso de
condiciones de diseño y de la hoja de datos del transistor BF245A.

De la hoja de datos extraigo los siguientes

valores:
VpMax=-0.25V
Vpmin=-8V

IDSSMax=6.5mA
IDSSmin=2mA

Con estos datos analizamos la función de

transferencia para la entrade de este circuito.
Y además con unos valores típicos
proporcionado por la hoja de datos. Entonces
tenemos.
Vptip=-2V
IDSStip=4mA

Para diseñar el valor de VDD procedo a utilizar un

criterio de diseño el cual necesito el valor de VDSMax
que soporta el transistor para con el decir que el
VDD nunca supere a VDSMax. De la hoja de datos
VDSMax =30 V. Entonces mi VDD va a ser un 70% de
VDSMax

VDD =21 V.

Ahora enfocándome en la curva de transferencia

típica en donde con ella podemos tener un punto Q
centrado entonces elijo el punto Q= (-0.27,3) en
donde admito una variación del 10% en IDQ.

Entonces:

IDSQ = 3mA ±10% IDSQMax =3,3 mA y IDSQmin =2,7 mA.

Haciendo uso de estas variaciones y de la ecuación de la entrada cálculos los valores
correspondientes para VGS1 y VG2, para así con los puntos A (VGS1, IDSQmin) y B(VGS2, IDSQMax)
encontrar la ecuación de la recta que pasa por estos puntos y que me va a ayudar a encontrar el
valor de VGG y a RS.
2
𝑉𝐺𝑆2
𝐼𝐷𝑠𝑄𝑀𝑎𝑥 = 𝐼𝐷𝑆𝑆𝑀𝑎𝑥 (1 − 𝑉 ) Despejando a VGS2 y remplazando valores tenemos que:
𝑝𝑚𝑖𝑛

3,3
VGS2 = (√ − 1) 8 = −3V
6,5

3
 2
𝑉
𝐼𝐷𝑠𝑄𝑚𝑖𝑛 = 𝐼𝐷𝑆𝑆𝑚𝑖𝑛 (1 − 𝑉 𝐺𝑆1 ) Despejando a VGS1 y remplazando valores tenemos que:
𝑝𝑀𝑎𝑥

2,7
𝑉𝐺𝑆1 = (√ − 1) 0,25 = −0,04 ≅ 0 𝑉
2

Con estos valores podemos calcular el valor de RS sabiendo que:

∆𝑉𝐺𝑆 3−0,04
𝑅𝑆 = = = 4,93≈5k
∆𝐼𝐷𝑆 3,3-2,7

Con los puntos A y B procedo a calcular la ecuación de la recta para así encontrar VGG

3,3−2,7
𝑝(𝑥) = 𝐼𝐷𝑆 = −3+0.04 (𝑉𝐺𝐺 + 3) + 3,3 = −0,2𝑉𝐺𝐺 + 2,67

Cuando 𝐼𝐷𝑆 =0 VGG es:

VGG=13,5V

Una vez encontrado estos valores procedo a realizar el análisis estático para calcular el divisor
resistivo.
Realizando un Thévenin en la entrada
donde:

𝑉𝐷𝐷 𝑅 .𝑅
𝑉𝐺𝐺 = 𝑅 𝑅2 𝑦 𝑅𝐺 = 𝑅 1+𝑅2
1 +𝑅2 1 2
Suponiendo que R2= 1MΩ entonces:

21𝑥106 −13,5𝑥106
𝑅1 = = 555,5𝑘Ω
13,5

4
Ahora analizando la salida para en contar el VDSQ y para garantizar que el punto Q en la salida
ente en la zona de saturación decimos que:

𝑉𝐷𝑆𝑚𝑖𝑛 = 𝑉𝐷𝑆𝑄 − 𝑉𝐿𝑀𝑎𝑥 Siendo 𝑉𝐿𝑀𝑎𝑥 =2,5 V

𝑉𝐷𝑆𝑚𝑖𝑛 = 𝑉𝐷𝑆𝑄 − 2,5

A su vez cuando 𝑉𝐷𝑆𝑚𝑖𝑛 la corriente ID es máxima entonces

𝑉𝐿𝑀𝑎𝑥 𝑉𝐿𝑀𝑎𝑥
𝐼𝐷𝑆𝑀𝑎𝑥 = 𝐼𝐷𝑄 + donde 𝑒𝑠 𝑒𝑙 𝐼𝐷𝑆 𝑑𝑒 𝑒𝑥𝑐𝑢𝑟𝑐𝑖𝑜𝑛 𝑚á𝑥𝑖𝑚𝑎
𝑅𝐷 𝑅𝐷
Y como suponemos que hay excursión simétrica máxima el 𝐼𝐷𝑆𝑀𝑎𝑥 = 2 𝐼𝐷𝑄 con 𝐼𝐷𝑄 =3mA
Ahora usando la ecuación de la característica de la entrada y sabiendo que cuando
𝐼𝐷𝑆𝑀𝑎𝑥 y nos movemos hacia los valores menos negativos de 𝑉𝐺𝑆 𝑒𝑛𝑡𝑜𝑛𝑐𝑒𝑠 𝑉𝐺𝑆 𝑒𝑠 𝑡𝑎𝑚𝑏𝑖𝑒𝑛 𝑚𝑎𝑥𝑖𝑚𝑜
2
𝑉𝐺𝑆𝑀𝑎𝑥 2𝐼𝐷𝑄
𝐼𝐷𝑠𝑄𝑀𝑎𝑥 = 𝐼𝐷𝑆𝑆𝑡𝑖𝑝 (1 − ) ⇒ −𝑉𝐺𝑆𝑀𝑎𝑥 + 𝑉𝑝𝑡𝑖𝑝 = √ . (−𝑉𝑝𝑡𝑖𝑝) ⇒
𝑉𝑝𝑡𝑖𝑝 𝐼𝐷𝑆𝑆𝑡𝑖𝑝

6
𝑉𝐺𝑆𝑀𝑎𝑥 − 𝑉𝑝𝑡𝑖𝑝 = √ . (2) = √6 = 2,45𝑣
4
Ahora recordando la desigualdad

𝑉𝐷𝑠𝑄 ≥ |𝑉𝑝 | − |𝑉𝐺𝑆 | podemos decir que 𝑉𝐷𝑠𝑚𝑖𝑛 = 𝑉𝐺𝑆𝑀𝑎𝑥 − 𝑉𝑝𝑡𝑖𝑝

Entonces remplazando esta ecuación podemos encontrar que

𝑉𝐷𝑆𝑄 = 𝑉𝐺𝑆𝑀𝑎𝑥 − 𝑉𝑝𝑡𝑖𝑝 + 𝑉𝐿𝑀𝑎𝑥 = 2,45 + 2,5 = 4,95 𝑣 donde este valor cumple con la desigualdad.

Entonces el 𝑉𝐷𝑆𝑄 = 4,95 𝑣

Planteando la ecuación de la salida es posible encontrar un valor para RD tenemos que:

VDD -VDSQ -IDQ R S

VDD -VDSQ IDQ R S > IDQ R D1 ⟹ R D1 > ⟹ R D1 > 86,6Ω
IDQ

Ahora del análisis dinámico puedo encontrar otro valor para RD sabiendo que:

𝑉𝐿𝑀𝑎𝑥 = IDQ R d Donde R d = R D2 Por lo tanto

𝑉𝐿𝑀𝑎𝑥
R D2 = = 833,3Ω entonces nuestro RD tiene que estar entre:
IDQ

R D1 < R D ≤ R D2 = 86,6 < R D ≤ 833,3

El valor que elegiremos para RD será el que verifique la ganancia para el circuito de señal débil.
Para ello recordamos que:

VGsM I
Av = -g m R d Siendo g m = g m0 (1- ) y g m0 = 2 ( DSStip )
VPtip Vptip

5
 I 4,45
g m0 = 2 ( DSStip ) = -4 y g m = -4. (1- ) = -12,9 Con lo cual la ganancia es:
V ptip -2

Av = -12,9 . 0,833 ≅ -10,7

2) Como Segundo paso procedo a armar el circuito en Proteus y a realizar las mediciones.

Las mediciones del punto en funcionamiento estático me dieron:

IDSQ≅ 2,75mA
VDSQ = 4,98 V
VGsQ=-0,25V

6
Conectando el generador de señales y aplicando la mínima señal de entrada que
genere una señal de salida sin distorsión y analizando los resultados temos que:

Señal de entrada 3mV pico a pico

Señal de salida 8,6mV pico a pico

5)
Parámetros Datos analíticos Datos medidos

VGSQ -0.27V -0.25V

VDSQ 4.9V 4.98V
IDQ 3mA 2.75mA
VGG 13.5V 13.5V

7
Conclusión
Como conclusión pude observar que al diseñar este tipo de amplificador en base a los criterios de
diseño que vistos en clase y luego de varios errores al encontrar un punto de reposo adecuado para
garantizar el funcionamiento en zona de saturación para así cumplir con los requerimientos del
problema. Vi que para poder obtener la amplificación deseada se debe trabajar un voltaje de entrada
que sea la mitad del valor que comprende el rango de voltaje en saturación además del valor de la
resistencia RD que permite variar el valor de voltaje de salida y por ende la ganancia.