Tema 8: Registros

Curso 2022-2023
GII 21714084

PROFESOR: Dr. Diego Sales Lérida

Despacho 4.13.01.072 (pasillo de Dirección)
Tutorías mixtas - cita previa Martes 11:30 a 13:30.

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida.

 Índice
 Registros
 Registros paralelo/paralelo
 Registros serie/serie
 Registros serie/paralelo
 Registros paralelo/serie
 Registros bidireccionales
 Registros universales
 Aplicación registros: transmisor por línea serie

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida. 2

 Registros

 Un registro es un circuito digital con dos funciones básicas: almacenamiento de datos

y movimiento de datos.
 La capacidad de almacenamiento de un registro le convierte en un tipo importante de
dispositivo de memoria.
 Los diversos tipos de registros pueden clasificarse de acuerdo con la forma en que
pueden introducirse datos en el registro para su almacenamiento y la forma en que se
envían los datos de salida desde el registro.
 A continuación se muestra una lista de las diversas clasificaciones.
1. Entrada en paralelo/Salida en paralelo (PIPO).
2. Entrada en serie/Salida en serie (SISO).
3. Entrada en paralelo/Salida en serie (PISO).
4. Entrada en serie/Salida en paralelo (SIPO).
 Cada uno de estos tipos y algunas variaciones de los mismos están disponibles en
forma de CI para que un diseñador de lógica digital pueda encontrar con exactitud lo
que se requiere para cierta aplicación.

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida. 3

 Registros paralelo/paralelo
 El registro tipo entrada en paralelo/salida en paralelo es un grupo de flip-flops (FFs)
que puede almacenar varios bits al mismo tiempo.
 En este tipo de registros todos los bits del valor binario almacenado están disponibles
de manera directa.
 Se utiliza para la transferencia síncrona de datos en paralelo
 Esquema:

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida. 4

 Registros serie/serie
 Un registro de desplazamiento del tipo entrada en serie/salida en serie cargará los datos
un bit a la vez.
 Los datos se desplazarán bit por bit con cada pulso de reloj, a través del conjunto de
flip-flops y hacia el otro extremo del registro.
 Con los pulsos de reloj continuos, los datos saldrán del registro uno por uno en el
mismo orden en el que se cargaron.

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida. 5

 Registros serie/serie
 Ejercicio 8.1: Obtener los estados del registro de 5 bits de la figura para las señales de
entrada de datos y la señal de reloj indicadas. Suponer que, inicialmente, el registro se
ha borrado (su contenido es todo ceros).

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida. 6

 Registros serie/paralelo
 En este tipo de registro los bits de datos se introducen en serie y se extraen de forma
paralela.
 De esta forma los bits pasan a estar disponible de forma paralela en lugar de bit a bit,
tal y como se encontraban.

 Para el circuito de la figura, observe que un

dato de 4bits no estará disponible para su
extracción en paralelo hasta pasados 4 ciclos
de reloj.

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida. 7

 Registros serie/paralelo
 Ejercicio 8.2: Mostrar los estados del registro de 4 bits (SRG 4) para las formas de
onda de entrada y de reloj de la figura. Inicialmente, el contenido del registro es todo
1s.

 Ejercicio 8.3: Del ejercicio anterior ¿Cuáles son las salidas Q después de dos impulsos
de reloj?
 Ejercicio 8.4: ¿Puede utilizarse un registro con entrada serie-salida paralelo como
registro con entrada y salida serie? Razone su respuesta.

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida. 8

 Registros paralelo/serie
 La figura ilustra un registro de desplazamiento de 4 bits con entrada paralelo salida
serie y su símbolo lógico típico.

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida. 9

 Registros paralelo/serie
 La figura ilustra un registro de desplazamiento de 4 bits con entrada paralelo salida
serie y su símbolo lógico típico.

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida. 10

 Registros paralelo/serie
 Ejercicio 8.5: Determinar la forma de onda de la salida de datos de un registro de 4 bits
para las formas de onda de entrada paralelo de datos, de reloj y 𝑆𝐻𝐼𝐹𝑇/𝐿𝑂𝐴𝐷
mostradas en la figura.

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida. 11

 Registros bidireccionales
 Son registros que tienen la capacidad de transmitir los datos en serie en ambos
sentidos, izquierda y derecha.

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida. 12

 Registros bidireccionales
 El equivalente al circuito de la figura mostrada en la página anterior es:

* DSL: Data Shift Left

* DSR: Data Shift Right

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida. 13

 Registros bidireccionales
 Ejercicio 8.6: Determinar el estado del registro de desplazamiento bidireccional de la
página anterior, después de cada impulso de reloj, para la forma de onda de la entrada
de control 𝑅𝐼𝐺𝐻𝑇/𝐿𝐸𝐹𝑇. Suponer que 𝑄0 = 𝑄1 = 𝑄3 = 1 y 𝑄2 = 0 y que DSR y
DSL están a nivel BAJO.

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida. 14

 Registros Universales
 Un registro universal es aquel que tiene capacidad de entrada y salida serie y paralelo,
además de desplazamiento bidireccional. Un circuito integrado muy usado es el
74HC194:

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida. 15

 Registros Universales
 El circuito equivalente al circuito integrado 74HC194 es el que se muestra a
continuación.

S1S0 00 01 10 11
Mantiene el Desplazamiento Desplazamiento Carga el dato en
Operación dato a la derecha a la izquierda paralelo

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida. 16

 Registro Universal 74HC194
 Símbolo lógico del Registro Universal 74HC194

 En la parte común de control se puede observar que el registro universal tiene 4

modos de funcionamiento según S0 y S1 (M0/3).

 Se puede deducir del etiquetado que el modo 1

hace el desplazamiento en serie a la derecha por
cada flanco de reloj, y el modo 2 el
desplazamiento en serie a la izquierda.
 Es posible reconocer los biestables D por la
etiqueta. Se deduce que el modo 3 es para la
carga en paralelo de los datos (D0 a D3) y que
son síncronos, de ahí la etiqueta de ‘4’.
 Por descarte, el modo ‘0’ será el de mantener el
dato.
 Para el desplazamiento a la izquierda el dato que
entra al registro es DSL y para la derecha el DSR.

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida. 17

 Registro Universal 74HC194
 74HC194  Para evitar ambigüedades, el fabricante aporta tablas y
diagrama de tiempos típico.

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida. 18

 Registro paralelo/paralelo 74LS273
 Símbolo lógico del CI 74LS273:

 Es conocido como Registro Paralelo de 8 bits con reset.

 El símbolo ANSI muestra el bloque común de control, con una señal de EN y otra
de reloj, puesto que no dice lo contrario.
 EN se aplicaría a todos los biestables del registro.
 La señal de control C1 indica que controla el acceso de la entrada de dato ‘1D’ y
del resto también ya que se consideran igual (al no indicarse lo contrario).

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida. 19

 Registro serie/paralelo 74HC164
 Símbolo lógico del CI 74HC164:
 Observe que este dispositivo dispone de dos entradas
serie mediante una puerta AND. Una de las dos se
suele usar de ENABLE.

 Estaría usando B como

ENABLE.

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida. 20

 Registro paralelo/serie 74LS165
 Símbolo lógico del CI 7LS165:

 Como se puede observar, el registro no tiene una

señal de ENABLE dedicada.
 Para dicho cometido está la señal CLK_INH
(inhibition), que observando el símbolo de OR (≥
1), cuando está a CLK_INH=1 hace que la suma
lógica entre ella y CLK siempre sea 1, evitando que
se produzcan flancos.
 Cuando la entrada 𝑆𝐻/𝐿𝐷 = 0, activa la carga del
dato en paralelo (aplica C2 a todas las 2D).
 Cuando la entrada 𝑆𝐻/𝐿𝐷 = 1, habilita el CLK
(G1 es una AND con la etiqueta 1) y para cada
flanco de subida del reloj se realizará
desplazamiento en serie desde la entrada serie
(marcada con 3D).

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida. 21

 Registros
 Aplicación típica: Transmisor por línea serie.
 En temas anteriores veíamos el ejemplo de una transmisión serie.
 Este modo de transmisión es muy común cuando tenemos que enviar datos entre dos
puntos muy alejados, ya que, en lugar de tirar n líneas para n bits, utilizamos
únicamente una y ahorrar costes.
 Una vez vistos los tipos de registro, podríamos optado a la solución que se observa
mediante el uso de los registros 165 (PISO) y 164 (SIPO).

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida. 22

 Registros
 Aplicación típica: Transmisor por línea serie.

 Cuando 𝐿𝑂𝐴𝐷 es activo a nivel

BAJO:
 Los datos D0 a D7 se cargan en los
registros del CI 165.
 Como G1=0, se interpreta que la AND
con RJ es 0 y no se producen flancos.
 Se desactiva la señal de reloj 𝑅𝐽2
manteniéndola a 1, por lo que no se
producen pulsos en el 164.
 Cuando 𝐿𝑂𝐴𝐷 se inactiva (nivel ALTO):
 Permite el paso de RJ por C3 en el 165 que hace que los datos se desplacen a la derecha desde D0
con el primer flanco de subida. En ese mismo instante el registro saca el valor D7 a la línea serie.
 La señal de reloj 𝑅𝐽2 es la inversa de RJ, por lo que su flanco de subida se produce medio período
después del flanco de subida de RJ. Esto es propicio para que el 164 active el desplazamiento a la
derecha del contenido de sus biestables y le dé tiempo de cargar el dato procedente de SER en 1D.
 En siguientes ciclos, el funcionamiento se repite hasta que LOAD cambie de modo. Esto debería
producirse tras el octavo ciclo de reloj que es lo que dura la información significativa.

Sistemas Digitales (2022/2023) Prof. Dr. Diego Sales Lérida. 23