Asignatura: Sistemas Digitales

1º Grado en Ingeniería Informática

Prof. Dr. Diego Sales Lérida Curso: 2022/2023

Tema 7. Problemas

Problema 7.1: Diseñar un contador con biestables T que cuente de 0 a 7.

Problema 7.2: Diseñar un contador de 0 a 3 con una señal de control S que detenga la cuenta con S=0
(detener, no resetear) o la habilite (S=1). Use biestables J-K.

Problema 7.3: Diseñar un contador de 0 a 3 con una señal de control que decida si la cuenta es creciente
(C=0) o decreciente (C=1). Usar biestables J-K.

Problema 7.4: Diseñar un contador que realice la secuencia de cuenta binaria 1-2-5-7 mediante el uso de
flip-flops J-K. Tome como estado inicial el “001”.

Problema 7.5: Diseñar un contador que realice la secuencia de cuenta binaria 0-2-5-7 mediante el uso de
flip-flops J-K. Si por cualquier error se produjera un valor no contemplado en el proceso de cuenta, el estado
volvería a cero.

Problema 7.6: Indicar la secuencia del siguiente contador suponiendo que el estado inicial es Q0=1 y
Q1=Q2=0. Dibujar las formas de ondas para 9 ciclos de reloj. Resuelva usando tablas de transiciones.

Problema 7.7: Para el siguiente circuito secuencial suponiendo que el estado inicial es 000 (Q0=Q1=Q2=0)
Dibujar el cronograma durante los ciclos de reloj que sean necesarios para mostrar la secuencia completa.
En el cronograma se deben incluir al menos las señales CLK, Q0, Q1 y Q2. Indicar la secuencia de salida.
 Asignatura: Sistemas Digitales
1º Grado en Ingeniería Informática
Prof. Dr. Diego Sales Lérida Curso: 2022/2023

Problema 7.8: Implemente un divisor de frecuencia para obtener frecuencias de 100 kHz, 10 kHz y 1kHz a
partir de un reloj de frecuencia básica de 1 MHz.

Problema 7.9: Determinar el módulo global de las dos configuraciones de contadores en cascada de la
figura:

Problema 7.10: Utilizar contadores 74F162 para obtener una señal de 10 kHz a partir de una señal de reloj
de 1 MHz. Dibujar el diagrama lógico.

Problema 7.11: Utilizar contadores 74F162 para obtener una señal de 20 kHz a partir de una señal de reloj
de 1 MHz. Dibujar el diagrama lógico.

Problema 7.12: Mediante el uso de contadores 74F162, realizar el diagrama lógico de un contador divisor
por 60.

Problema 7.13: Mediante el uso de contadores 74F162, realizar un contador que realice la cuenta desde el
número 35 al 89.

Problema 7.14: Mediante el uso de contadores 74F162 conectados en cascada, diseñe un contador divisor
por 24 de las 3 formas siguientes:

1. Contador 1 de módulo 6 (divisor por 6) + Contador 2 de módulo 4.

2. Contador 1 de módulo 8 + Contador 2 de módulo 3.
3. Contadores en cascada con secuencia truncada de 0 a 23.