UNIVERSIDAD DEL VALLE – SEDE ZARZAL

FACULTAD DE INGENIERÍA
ESCUELA DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA
Programa Académico de Ingeniería Electrónica
Diseño Lógico Combinacional
Periodo académico: 2023-1

LÓGICA COMBINATORIA MODULAR

EL SEMI-SUMADOR
Recordemos las reglas básicas de la suma binaria:

Un semi-sumador admite dos dígitos binarios en sus entradas y genera dos dígitos binarios en sus salidas:
un bit de suma y un bit de acarreo.

Los semi-sumadores se representan mediante el símbolo lógico:

EL SUMADOR COMPLETO

El segundo tipo de sumador es el sumador completo. Un sumador acepta dos bits de entrada y un acarreo
de entrada, y genera una salida de suma y un acarreo de salida.

La diferencia principal entre un sumador completo y un semi-sumador es que el sumador completo acepta un
acarreo de entrada. El símbolo lógico de un sumador completo se muestra en la Figura 6.3, y la tabla de
verdad mostrada en la Tabla 6.2 describe su funcionamiento.

1
 UNIVERSIDAD DEL VALLE – SEDE ZARZAL
FACULTAD DE INGENIERÍA
ESCUELA DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA
Programa Académico de Ingeniería Electrónica
Diseño Lógico Combinacional
Periodo académico: 2023-1

2
 UNIVERSIDAD DEL VALLE – SEDE ZARZAL
FACULTAD DE INGENIERÍA
ESCUELA DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA
Programa Académico de Ingeniería Electrónica
Diseño Lógico Combinacional
Periodo académico: 2023-1

SUMADORES EN PARALELO

3
 UNIVERSIDAD DEL VALLE – SEDE ZARZAL
FACULTAD DE INGENIERÍA
ESCUELA DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA
Programa Académico de Ingeniería Electrónica
Diseño Lógico Combinacional
Periodo académico: 2023-1

Sumador en paralelo de 4 bits

4
 UNIVERSIDAD DEL VALLE – SEDE ZARZAL
FACULTAD DE INGENIERÍA
ESCUELA DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA
Programa Académico de Ingeniería Electrónica
Diseño Lógico Combinacional
Periodo académico: 2023-1

SUMADORES PARALELO DE 4 BITS 74LS283

EXPANSIÓN DE SUMADORES

5
 UNIVERSIDAD DEL VALLE – SEDE ZARZAL
FACULTAD DE INGENIERÍA
ESCUELA DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA
Programa Académico de Ingeniería Electrónica
Diseño Lógico Combinacional
Periodo académico: 2023-1

Ejercicios

1. Para el sumador en paralelo de la siguiente figura, determinar la suma completa mediante el análisis del
funcionamiento lógico del circuito. Comprobar el resultado sumando manualmente los dos números de
entrada.

2. Repetir el problema anterior para el circuito y las condiciones de entrada de la figura siguiente:

3. Las formas de onda de entrada de la siguiente figura se aplican a un sumador de 2 bits. Determinar, mediante
un diagrama de tiempo, las señales correspondientes a la suma y a la salida de acarreo, en función de las
entradas.