Síntesis de Circuitos Combinacionales Con Compuertas

Síntesis de Circuitos Combinacionales
con Compuertas
Debo agradecer los textos e imágenes que fueron

tomadas del libro Técnicas Digitales, Dispositivos,
Circuitos, Diseño y Aplicaciones del Ing. Jorge
Sinderman Ing. Daniel Acerbi ©
Marzo 2021
Indice
Introducción
Circuitos lógicos electrónicos
Compuertas
– Clasificación:
Básicas
Universales
Especiales
Buffer
Disparador Schmitt
Diseños de circuitos lógicos
– Implementación de SdP y PdS, con compuertas básicas y universales .
– Riesgos :
Estáticos
Dinámicos
Compuertas Discretas e Integradas
– Generalidades
– Clasificación de los CI, por su densidad de compuertas
– Pinouts
– Lista de integrados de LSI, TTL y CMOS
Ing. Daniel Acerbi © - 2021 2

Introducción
Los circuitos lógicos mas tradicionales son los basados
en llaves y relés, los mismos se utilizaban en telefonía
a principio del siglo XX .
Al avanzar la tecnología los circuitos de conmutación
se hicieron electrónicos, primero se construyeron con
válvulas, luego con transistores y posteriormente con
circuitos integrados .
Los circuitos de conmutación pasaron a llamarse
circuitos lógicos .
El avance tecnológico produjo circuitos lógicos cada
vez mas pequeños, mas rápidos, mas confiables y de
menor costo .

Llaves y pulsadores
Se utilizan para introducir datos a los Ctos. Lógicos.
Llaves y pulsadores de uso frecuente hoy en los circuitos lógicos :
Llaves Pulsadores
4
Relés

Circuito eléctrico con relés
Circuito de alta corriente
Circuito de baja corriente

Puertos de entrada y salida de datos
Detalle de los
puertos de entrada y
salida de datos de
equipos digitales y
analógicos:
7
Circuitos lógicos electrónicos
Los circuitos lógicos son circuitos electrónicos que
podrán tener una o mas entradas y una o mas
salidas, cada una de las cuales solo podrá tener un
nivel de tensión que sea uno de 2 niveles
predeterminados.
Los circuitos lógicos suelen clasificarse en 2 tipos:
* Circuitos Combinacionales
* Circuitos Secuenciales (se estudian en el 2do.
cuatrimestre)

Circuitos lógicos combinacionales
Los circuitos lógicos combinacionales, el estado de la salida
(es decir sus niveles de tensión) es, en cada momento,
una función lógica dependiente de las entradas .
Z = f ( D, C, B, A )
IN ( D,C, B, A ) OUT
Circuito
Lógico Z
4 1
Z = f ( D, C, B, A )

Manejo de información paralelo
Los circuitos combinacionales manejan, mayoritariamente, datos
que se mueven en paralelo.
Es la manera mas rápida de manejo de información.
Todos los bits llegan, a un receptor de información, en el mismo
momento.
10
Circuitos lógicos secuenciales
En los circuitos secuenciales, el estado de la salida es, no
solo función del valor que tomen las entradas, sino
también de la historia previa de las mismas, es decir son
circuitos con memoria de él o los estados anteriores .
Z = f ( D, C, B, A, Estado Previo )
Estos circuitos los estudiaremos en detalle en la segunda

parte del curso .

Manejo de información serie
Los circuitos secuenciales manejan datos que se mueven
mayoritariamente en serie, pero hay casos de manejo de datos en
paralelo ambos casos sincronizados por una señal de reloj.
La transmisión de datos en serie es mas lenta que si el movimiento es
paralelo.
Los bits llegan secuencialmente al ritmo de la señal del reloj.

Compuertas
Son circuitos electrónicos, de una o mas entradas y
una única salida y que son capaces de tomar
decisiones .
Las compuertas son los componentes básicos de los
circuitos combinacionales .
Las compuertas las podemos clasificar en:
* Compuertas Básicas
* Compuertas Universales
* Compuertas Especiales
* Buffers

Clasificación
AND
Básicas OR
Inversor
NAND
Universales
NOR
XOR
Especiales
Compuertas XNOR
Comp. de Transmisión
Sin Inversor
Buffer
Con Inversor
Buffer Buffer
Sin Inversor
3 - Estados Con Inversor
Sin Inversor
Disparador Schmitt Con Inversor 14
Compuertas Básicas
Las compuertas básicas son :
– AND
– OR
– INVERSOR
Las mismas forman un grupo lógico completo y me van a

permitir implementar cualquier circuito lógico expresado como
una Suma de Productos (SdP) o Productos de Sumas (PdS).
Para construir circuitos lógicos con compuertas básicas,
seguramente voy a necesitar 3 tipos distintos de circuitos
integrados, unos que contengan compuertas AND, otros con OR
y otros con Inversores .

Compuerta AND
Símbolo :
A X
B
Tabla de Verdad :
B A X
0 0 0
0 1 0
1 0 0
1 1 1
Las compuertas AND integradas, se

Ecuación => X = B . A
pueden adquirir en el comercio con 2; 3;
4 u 8 entradas .

Compuerta OR
Símbolo :
A X
Tabla de Verdad :
B A X
0 0 0
0 1 1
1 0 1
1 1 1
Ecuación => X = B + A Las compuertas OR integradas, se

4 entradas .

Inversor
Símbolo :
A Z Z A Z
A
B B
Tabla de Verdad :
Símbolo alternativo del inversor para
A Z la entrada y salida de las compuertas
0 1
1 0
Ecuación => Z = A
Los inversores vienen en

circuitos integrados que
contienen habitualmente 6
por cada uno

Ejemplo de Implementación
Diseñar un circuito, al que le ingresará un código binario
de 3 bits y la salida Z valdrá 1 para los números mayores e
iguales a 2 y menores que 7 .
IN - Código OUT
Binario
Circuito
Lógico Z
1
3

Procedimiento para implementar Compuertas Básicas
Simplificando “1”
– Obtengo, del mapa, la función mínima Suma de Productos
(SdP) .
– A partir de ella obtengo un circuito construido con compuertas
básicas que es AND seguido de OR. Los productos son
representados con compuertas AND y la suma con una
compuerta OR .
– Obtengo, del mapa, la función mínima Productos de
– Suma. Debemos recordar que partimos de Z y debemos
obtener Z, operando con el Algebra de Boole .
– A partir de ella obtengo un circuito construido con compuertas
básicas que es OR seguido de AND. Las sumas son
representadas con compuertas OR y el producto con la
compuerta AND .

Tabla de verdad del problema y Mapa de Karnaught (1)
BA
C B A Z C 00 01 11 10
0 0 0 0 0
0 0 1 1
0 0 1 0
1
1 1 0 1
0 1 0 1
0 1 1 1 Parto de los “1”, y luego de simplificar obtengo :
1 0 0 1 Z = C.B + B.A + C.B => SdP
1 0 1 1 C.B
C
1 1 0 1
B Z
1 1 1 0 B.A
A
Puedo implementar un circuito
con compuertas básicas AND C.B
seguido de OR .
21
Tabla de verdad del problema y Mapa de Karnaught
BA
C B A Z C 00 01 11 10
0 0 0 0 0
0 0 1 1
0 0 1 0
1
1 1 0 1
0 1 0 1
0 1 1 1 Partiendo de los “0”, y luego de simplificar :
1 0 0 1 _ __
1 0 1 1 Z = C.B.A + C.B => Niego en ambos miembros
1 1 0 1 _ __ __
1 1 1 0 Z = C.B.A + C.B = (C.B.A) . (C.B) =

Z = (C+B+A) . (C+B) => PdS
Puedo implementar un circuito con compuertas

básicas OR seguido de AND
22
Implementamos la función Productos de Sumas
Z = (C+B+A) . (C+B) => OR seguido de AND
C+B
C
B Z = (C+B+A) . (C+B)
A
C+B+A

Conclusiones - Sobre Implementación con
Compuertas Básicas
Las 2 funciones Suma de Productos y Productos de Sumas son
iguales ( tienen idéntica tabla de verdad ) .
Z = C.B + B.A + C.B

Ambas funciones son iguales
Z = (C+B+A) . (C+B)
Ambas funciones implementan circuitos que tienen la misma función

pero distinta forma o sea son equivalentes.
Al implementar con compuertas básicas utilizamos 3 tipos
distintos de circuitos integrados :
– Compuertas AND
– Compuertas OR
– Inversores

Descripción de una función lógica
Describiremos, en VHDL, la siguiente función mínima,
simplificada por ceros y verificaremos su TV:
Descripción:

Simulación
Realizamos la Simulación Funcional de la función (sin
tiempo de demora).
C B A Z
0 0 0 0
0 0 1 0
0 1 0 1
1
0 1 1 1
1 0 0 1
1 0 1 1
Se verifica toda la 1 1 0 1
tabla de verdad
1 1 1 0

Compuertas Universales
Las compuertas universales son :
– NAND
– NOR
Para construir circuitos lógicos con compuertas universales,

voy a necesitar 1 solo tipo de circuito integrado.
Esta es una importante ventaja desde el punto de vista del
ahorro de espacio en los Circuitos Impresos, también
bajaremos los costos de los proyectos .

Compuerta NAND
Símbolo :
A X
B
Tabla de Verdad :
B A X
0 0 1
0 1 1
1 0 1
1 1 0
Ecuación : X = B.A
Las compuertas NAND integradas, se

4; 8 y 13 entradas . 28
Compuerta NOR
Símbolo :
A X
Tabla de Verdad :
B A X
0 0 1
0 1 0
1 0 0
1 1 0
Ecuación : Z=B+A
Las compuertas NOR integradas, se

pueden adquirir en el comercio con 2;
3; 4; 5 y 8 entradas .
Propiedades de las Compuertas Universales
NAND
Como Inversor
Como Inversor Controlado
Con ellas pueden construirse cualquiera de las
compuerta básica .
– Compuertas AND
– Compuertas OR
Puedo implementar funciones que sean Sumas de
Productos (SdP) .

Propiedades de las Compuertas Universales NAND (1)
Compuerta NAND como Inversor
A Z B A Z
0 0 1 Uno las entradas, por
0 1 1 lo tanto, B = A
1 0 1 yZ=A
1 1 0
Para que la compuerta NAND se comporte como un

inversor debo unir todas sus entradas, su comportamiento
lo puedo verificar en la Tabla de Verdad de la compuerta .

Compuerta NAND como Inversor Controlado
C A Z
Si C = 0 => Z = 1;
A Z 0 0 1
C 0 1 1
Si C = 1 => Z = A
1 0 1
1 1 0
Pata que actúa como “control”
Para que la compuerta NAND se comporte como un

inversor controlado, una de sus patas se debe utilizar
como “control “, su comportamiento lo puedo verificar en
la Tabla de Verdad de la compuerta .

A B.A Z = B.A = B.A
B
Se Comporta como AND
A A
_ _ _ _
Z=A.B=A+B=A+B
B
B
Se Comporta como OR
Puedo implementar funciones que sean Suma de Productos
(SdP) .
A B.A Z = ( B.A ) . ( D.C ) =

B Elimino la barra de negación
C
D Z = ( B.A ) + ( D.C ) =
C.D
Z = ( B.A ) + ( D.C ) SdP
La gran ventaja es que implemento funciones SdP, con

compuertas del mismo tipo, compuertas NAND, lo que hace
que utilice circuitos integrados de una sola clase.
34
Propiedades de las Compuertas Universales
NOR
Como Inversor
Como Inversor Controlado
Con ellas pueden construirse cualquiera de las
compuerta básica .
– Compuertas AND
– Compuertas OR
Puedo implementar funciones que sean Productos
de Sumas (PdS) .

Propiedades de las Compuertas Universales NOR (1)
Compuerta NOR como Inversor
B A Z
A Z 0 0 1 Uno las entradas, por
0 1 0 lo tanto, B = A
1 0 0 yZ=A
1 1 0
Para que la compuerta NOR se comporte como un inversor

debo unir todas sus entradas, su comportamiento lo puedo
verificar en la Tabla de Verdad de la compuerta .

Compuerta NOR como Inversor Controlado
A Z C A Z
Si C = 0 => Z = A;
0 0 1
C 0 1 0
Si C = 1 => Z = 0
1 0 0
1 1 0
Pata de la compuerta que actúa
como “control”
Para que la compuerta NOR se comporte como un inversor

controlado, una de sus patas se debe utilizar como “control
“, su comportamiento lo puedo verificar en la Tabla de
Verdad de la compuerta .

Con compuertas NOR se pueden implementar compuertas
básicas .
– Compuerta OR
A B+A Z = B+A = B+A
B
Se Comporta como OR
– Compuerta AND
A A _ _ _ _
Z=A+B=A.B=A.B
B
B
Se Comporta como AND

Puedo implementar funciones que sean Productos de
Sumas (PdS) .
A A+B Z = ( B+A ) + ( D+C ) =

B Elimino la barra de negación
C
D Z = ( B+A ) . ( D+C ) =
D+C
Z = ( B+A ) . ( D+C ) PdS
La gran ventaja es que implemento funciones PdS, con

compuertas del mismo tipo, compuertas NOR, lo que hace
que utilice una sola clase de circuitos integrados .
39
Procedimiento para implementar Compuertas Universales
– Obtengo, del mapa, la función mínima Suma de Productos .
– Niego, dicha expresión, 2 veces y elimino la barra inferior de negación
obteniendo una ecuación que me permitirá implementar un circuito
con compuertas NAND seguidas de NAND .
– Ejemplo : Niego 2 veces Comp. NAND
_ _ _ _ _ _ _ _ _
– Z = C.B + B.A + C.B = C.B + B.A + C.B => Z = C.B . B.A . C.B
– Obtengo, del mapa, la función mínima Productos de Suma .
– Niego, dicha expresión, 2 veces y elimino la barra inferior de negación
obteniendo una ecuación que me permitirá implementar un circuito
con compuertas NOR seguidas de NOR .
– Ejemplo :
Niego 2 veces
_ _ _ _ _ _ _ _ _
– Z = (C+B+A) . (C+B) = (C+B+A) . (C+B) => Z = (C+B+A) + (C+B)
Comp. NOR
Implementación con compuertas NAND
Tomamos la ecuación calculada en la pantalla anterior :
_ _ _ La ventaja que encontramos al
Z = C.B . B.A . C.B implementar con compuertas
NAND es que puedo utilizar
compuertas del mismo tipo,
incluso, con ellas, puedo construir
inversores.
C.B
C Esto va a permitirme ahorrar
espacio en el circuito impreso y
también me va a permitir
B optimizar el uso de los circuitos
B.A Z integrados .
A Estas mejoras no se
presentaban con las compuertas
básicas .
C.B

Descripción de una función lógica
Describiremos, en VHDL, la siguiente función mínima,
simplificada por '0' y verificaremos su TV:
Recuerde que la compuerta NAND
_ _ _ y en algunos casos la compuerta
Z = C.B . B.A . C.B NOR, no puede describirse
directamente en VHDL. Dicha
Descripción: descripción se hace de forma
indirecta (not And).

Implementación con compuertas NOR
Tomamos la ecuación calculada en la pantalla 34 :
_ _ _ La ventaja que encontramos al

implementar con compuertas
Z = (C+B+A) + (C+B) NOR es que puedo utilizar
compuertas del mismo tipo,
incluso, con ellas, puedo
construir inversores.
C+B
C Esto va a permitirme ahorrar
espacio en el circuito impreso y
también me va a permitir
B optimizar el uso de los circuitos
Z
integrados.
Estas mejoras no se
presentaban con las compuertas
básicas .
C+B+A
A

Diseño de circuitos lógicos
A partir del enunciado del problema, obtener la Tabla de Verdad .
Construir el, o los, Mapas de Karnaught uno por cada salida que el
circuito requiera.
Utilizar el mapa para minimizar la o las funciones, y se puede
obtener, por cada mapa, 2 funciones mínimas SdP y PdS.
Implementar el, o los circuitos, con compuertas lógicas, a partir de
las funciones obtenidas en el punto anterior, intentando alcanzar
los siguientes objetivos :
– Utilizar el menor numero de compuertas posibles .
– Implementar circuitos con un solo tipo de compuertas, para
ello utilizar compuertas universales.
– Implementar el circuito mas económico, siempre que sea
posible.
– Implementar con circuitos integrados que utilicen la menor
cantidad de patas.

Compuertas Especiales
Las Compuertas Especiales son :
– Compuertas OR Exclusiva : responde a la
operación Suma Modulo 2
– Compuertas NOR Exclusiva : responde a la
operación Suma Modulo 2 negada .

Compuerta OR Exclusiva (XOR)
Símbolo :
Z
A
B
Tabla de Verdad :
B A Z Tomo los “1”de la TV :
0 0 0 _ _
0 1 1
Z = B.A + B.A
1 0 1
1 1 0
Ecuación :
Z=B + A
Las compuertas OR Exclusivas integradas, se pueden adquirir en el
comercio solo con 2 entradas, aunque hoy en los Lenguajes Descriptivos
de Hardware ( HDL ), la cantidad de entradas podría no tener límites .
Circuito interno :
_ _
Partimos de => Z = B.A + B.A
B
B.A
A Z
B.A

Compuerta NOR Exclusiva (XNOR)
Símbolo :
Z
A
B
Tabla de Verdad :
B A Z Tomo los “1”de la TV :
0 0 1 _ _
0 1 0
Z = B.A + B.A
1 0 0
1 1 1
Ecuación :
Z=B + A
Las compuertas NOR Exclusivas integradas, se pueden adquirir en el
comercio solo con 2 entradas, aunque hoy en los Lenguajes Descriptivos
de Hardware ( HDL ), la cantidad de entradas podría no tener límites .

Circuito interno :
__
Partimos de => Z = B.A + B.A
A B.A
B Z
B.A

Ejemplos de Implementación
Inversor controlado
C A Z
Z
A 0 0 0
Z=A
C 0 1 1
1 0 1
Z=A
La pata “C” actúa como control, si: 1 1 0
C = 0, el circuito no invierte
C = 1, el circuito invierte

Generador de bit de paridad par (Pp) para un código
binario de 3 bits .
Pp = C ⊕ B ⊕ A
Para implementar este circuito necesitaré 2
compuertas OR Exclusivas, ya que en el comercio solo
las podré encontrar compuertas de 2 entradas .
A Pp = C ⊕ B ⊕ A
B

Generador de bit de paridad impar ( Pi ) para un
código binario de 3 bits .
Pi = C ⊕ B ⊕ A
Para implementar este circuito necesitaré una
compuerta OR Exclusivas y otra NOR Exclusiva, ya
que en el comercio solo las podré encontrar
compuertas de 2 entradas .
A
B Pi = C ⊕ B ⊕ A
C

Generador de bit de paridad par ( Pp ) para un código binario de
4 bits .
Pp = D ⊕ C ⊕ B ⊕ A
Este circuito tendrá 2 maneras distintas de implementarse,
analicemos ambas formas :
Implementación 1
A
B Pp = D ⊕ C ⊕ B ⊕ A
D
tp = 3.tp
t
tp, tiempo de propagación de la compuerta
El tiempo de demora total, del circuito, será igual a la suma de los

tiempos de demora de cada compuerta, ya que las entradas A y B
deben recorrer 3 niveles de compuertas .
Pp = D ⊕ C ⊕ B ⊕ A
Implementación 2
Pp = D ⊕ C ⊕ B ⊕ A
A
B
tp = 2.tp
C t
D
Vemos que este circuito cumple también con la función Pp,

implemento también con 3 compuertas OR Exclusivas, pero el
mismo tiene la ventaja que es mas rápido. Su tiempo de demora
es de 2 tp .
Si debo implementar la función de referencia debo elegir la
Implementación 2, ya que cumple con una de las premisas
básicas que es minimizar los tiempos de demora .

Descripción en VHDL de un generador de paridad par
Describiremos un generador de paridad par, para
palabras de 4 bits que responde a la siguiente
función:
Pp = D ⊕ C ⊕ B ⊕ A

Simulación Funcional del Generador de Paridad
Pp = D ⊕ C ⊕ B ⊕ A

Detector de Fase
– Este circuito entregará un “1”en su salida cuando la fase
de la seña A y B sean distintas
B A X
0 0 0 Circuito en fase
0 1 1 Circuito fuera
1 0 1 de fase
1 1 0 Circuito en fase
Contrafase
Fase
57
Símbolos s/estándar IEEE 91
Tradicional IEEE 91

Símbolos alternativos de las diferentes
compuertas
B.A A B+A
A
Compuerta AND Compuerta OR
B
B
A B.A
A A Compuerta NAND
Inversor
B
A B+A A A
Compuerta NOR Buffer
B
A A B⊕A
B⊕A
B Compuerta XNOR
B Compuerta XOR

Obtención de distintos circuitos lógicos
Por cada mapa de Karnaught, podemos sintetizar 8
circuitos lógicos.
Cuatro de ellos los obtendremos partiendo de los “1”.
– PURAS
1) AND - OR
2) NAND - NAND
Forma habitual en PLD
– MIXTAS
3) OR - NAND
4) NOR - OR
Otros cuatro los obtendremos partiendo de los “0” .
– PURAS
1) OR - AND Forma habitual en PLD
2) NOR - NOR
– MIXTAS
3) AND - NOR
4) NAND - AND Ing. Daniel Acerbi © - 2021 60
Partiendo de los “1”
Dado el siguiente mapa de Karnaught, comenzamos
simplificando los “1”, del mapa obtendremos la función
mínima .
BA __
C 00 01 11 10
Z = B.A . C.A => NAND - NAND
0 0 0
1 0 Elimino las barras internas de negación
_ _
1 1 1 0
1
Z = (B+A) . (C+A) => OR - NAND
__
Elimino la barra de negación
Z = B.A + C.A => AND - OR
_ _
Niego 2 veces
Z = (B+A) + (C+A) => NOR - OR
__
Z = B.A + C.A
Elimino una barra de negación
61
Partiendo de los “0”
Dado el siguiente mapa de Karnaught, comenzamos
simplificando los “0”, del mapa obtendremos la función
mínima .
_ _
BA
C 00 01 11 10 Z = (C+A) . (B+A) => elimino una
barra
0 0 0
1 0 _ _
1 1 1 0 Z = (C+A) + (B+A) => NOR - NOR

1
_ _ _ elimino las barras internas
Z = C.A + B.A => Niego en ambos _ _

miembros y opero
Z = (C.A) + (B.A) => AND - NOR
_ _
Z = (C+A) . (B+A) => OR - AND elimino la última barra
Niego 2 veces la función _ _

Z = (C.A) . (B.A) => NAND - AND 62
Ing. Daniel Acerbi © - 2021
Buffers
Las compuertas buffer son circuitos lógicos de una única
entrada y una única salida que actúa de manera
transparente, existen también buffer con su salida negada .
Los buffers se clasifican en :
– Compuertas de Transmisión
– Buffer sin ganancia de corriente, ya no se utilizan
– Buffer con ganancia de corriente
– Buffer 3-estados
– Disparador Schmitt

Compuerta de transmisión
Símbolo : A Y
A ≡
Y
E E Z∞
Tabla de verdad :
E A Y
Z∞ = Estado de alta impedancia
0 X Z∞
1 0 0
1 1 1
Características :
– Maneja señales analógicas y digitales.
– Es bidireccional ( única compuerta con esta propiedad ).
– Si la compuerta está deshabitada se comporta como una llave abierta.

Ejemplo de uso
Se utiliza para manejar señales de bajo nivel, analógicas y digitales,
por ejemplo señales de audio y vídeo .
ICs. típicos CD4066 o 74HC4016.
En el esquema podemos visualizar, un circuito que conmuta a las
salidas X e Y una señal analógica presente en su entrada.
Las Resistencias de
10 KΩ, son necesarias
para la funcionalidad
del los circuitos
conectados en X e Y.
E A Y
0 X Z∞
1 0 0
1 1 1
65
Compuerta buffer
Símbolo :
A Y Con Inversor A Y
Sin Inversor
Tabla de verdad :
A Y A Y
0 0 0 1
1 1 1 0
Características :
– Maneja solo señales digitales .
– No es bidireccional .
– Ideal para separar circuitos, que manejan distintos niveles de
corrientes o tensiones .
– Manejan corrientes, en sus salidas de 25mA a 500 mA .

Ejemplo de uso
Los buffer se pueden usar en estos casos :
– Cuando se necesitan características de entradas especiales.
– Cuando se necesitan características de salidas especiales.
– Cuando se desea sacar provecho de su unidireccionalidad. Si bien la
señal de entrada influye sobre la salida, la condición reciproca no es
válida.
+V
C
o
m
p
u
n bits Circuito que maneja
t
+V corrientes > 50 mA
a
d
o
r
Bus paralelo - 8
a
líneas salida Coloco buffer para proteger los circuitos de la
conector DB25 computadora ( uno por cada línea )
67
Compuerta 3 - estados
Símbolo : A Y Con Inversor A Y
Sin Inversor *
E Indica 3-estados
E
Tabla de verdad :
* E A Y
0 X Z∞ Z∞ = Estado de alta impedancia
1 0 0
1 1 1
Características :
– Maneja solo señales digitales .
– No es bidireccional .
– Si la compuerta está deshabitada se comporta como una llave abierta .
– Ideal para manejar las señales de entrada a un bus
Ejemplo de uso
Manejo de señales de entrada y salida a un bus. Para que no
existan conflictos de información, las entradas a los buses deben
ser manejadas por buffers .
Bus bidireccional de 1 bit
A
B
Lógica de control Flujo de señales por el bus
D
Lógica de control
Etapa de buffers
Componentes de MSI con salidas 3 - estados
Compuerta NOR, que puede estar a la salida de un multiplexor y
que presenta salida 3 - estados .
– Se la puede utilizar para conectar un circuito lógico a un bus,
ahorrando el uso de un buffer 3 - estados .
Bus bidireccional de 1 bit
A Z
E B A Z
B
0 X X Z∞
1 0 0 1
E
1 0 1 0
1 1 0 0
E = Enable, señal de habilitación
1 1 1 0

Salidas bidireccionales (In / Out)
Muchas veces los dispositivos PLDs presentan salidas bidireccionales.
Se indican In / Out
Dichas salidas pueden sacar un dato al exterior de un dispositivo
electrónico o incorporar un dato del exterior al interior del PLD.
Para ello se requiere el uso de un Buffer 3-estados, cuyo
funcionamiento es el siguiente:
Buffer habilitado Buffer deshabilitado

Flujo de datos hacia la salida
In / Out
A
A In / Out
E = '0'
E = '1' Flujo de datos
entrante
hacia el PLD
Hacia el interior
Hacia el interior del PLD
del PLD
Disparador Schmitt
Ciertos circuitos digitales tienen fuentes de entrada que no
proveen señales cuadradas, y estas señales no es
conveniente utilizarlas en circuitos digitales. Requieren de
una conversión .
Esas fuentes de señal, provienen generalmente de
sensores, entregan señales que pueden ser sinusoidales,
triangulares, señales con formas no cuadradas .
Para utilizar estas señales en circuitos digitales debo
convertirlas, para ello utilizo un tipo especial de compuerta
que se denomina Disparador Schmitt .
Hay compuertas básicas y universales que tienen en sus
entradas un disparador Schmitt ( 74HC132 ).
Otro uso de los Disparadores Schmitt es que con ellos se
pueden realizar multivibradores astables .
También se las utiliza para disminuir el nivel de ruido en
señales digitales .
Símbolo y Funcionamiento
Los símbolos lógicos de un buffer DS con o sin inversor, son los siguiente :
DS, con inversor

es el mas usado
Características:
La tensión del
No tiene zona de incertidumbre estado alto coincide
(Banda Prohibida) con la tensión de
alimentación del
Tolerante a tensiones, en la dispositivo (VDD o
entrada, mayores que VCC VCC)
Tiene una zona de biestabilidad
flanqueada por dos tensiones de
umbral: VT+ y VT-
Tiene histéresis en su
comportamiento La diferencia entre
ambos umbrales se
Admite que la señal de entrada denomina histéresis
varíe lentamente
73
Formas de onda E/S de un DS
Entradas
Salidas
a) Forma de onda de entrada de señal no cuadrada y salida

de señal cuadrada.
b) Señal de entrada cuadrada con ruido superpuesto, a la
salida el ruido queda eliminado .
74
Hoja de datos CD40106
75
Nivel de un circuito lógico
Se denomina nivel de un circuito lógico al numero de compuertas
que debe atravesar una señal de entrada, hasta alcanzar la
salida del mismo. Se debe considerar la cantidad máxima de
compuertas y no se deben contar los inversores .
Sintetizando por Karnaught, se obtienen circuitos lógicos de 2
niveles .
Ejemplos :
Se considera, un
A circuito de 2 niveles
Z lógicos
B
C La señal C, recorre un
solo nivel, pero siempre
debe considerarse el
camino mas largo, en
este caso el de las
señales B o A .
1er. nivel 2do. nivel
76
Nivel de un circuito lógico (2)
Las compuertas OR Exclusiva o NOR Exclusiva se las considera
circuitos lógicos de 2 niveles.
Ejemplo :
_ _
A
Z = B.A + B.A = B + A
B
Z
A
B
1er. nivel 2do. nivel

Nivel de un circuito lógico (3)
Circuito de 3 niveles lógicos .
Ejemplo :
A
Z
B
Los inversores no se
cuentan
1er. nivel 2do. nivel 3er.. nivel
La señal C recorre 3 niveles de compuertas

Riegos en circuitos combinacionales
Los riesgos son señales espurias transitorias ( no deseadas ) que aparecen
en las salidas de los circuitos lógicos. Los mismos son pulsos de muy corta
duración.
La corrección de estas señales inesperados, dependerá de las
características de los circuitos que utilicen las señales lógicas, generadas
por un circuito con riesgos .
El costo de eliminar estos riesgos en los circuitos será utilizar, en la
mayoría de los casos, mayor numero de compuertas .
Si las señales van a ser utilizadas por circuitos que en sus entradas
manejan señales de alta velocidad ( contadores, registros, etc. ) en estos
casos debo si o si eliminar los riegos que puedan surgir en el diseño
combinacional .
Si las señales lógicas las utilizaré para :
– Prender o apagar un led
– Manejar un relé
– Manejar un motor
Puedo no eliminar estos riesgos, ya que los dispositivos mencionados son
lentos y no “verán” los estos pequeños cambios temporales .

Clasificación de los riesgos
Riesgos estáticos
– Es cuando una salida que, en teoría debe permanecer
constante, en la práctica cambia transitoriamente para
luego retornar al valor correcto .
– Los riesgos estáticos se dividen en :
* Riesgos estáticos de los unos : la señal debe permanecer
en 1 y no lo hace .
* Riesgos estáticos de los ceros : la señal debe permanecer
en 0 y no lo hace. Caso analizado en el 1er. ejemplo
Riesgos dinámicos
– Es cuando una salida que, en teoría debe cambiar de “0” a
“1” o viceversa y en la práctica lo hace pasando por varios
estados intermedios hasta alcanzar el valor correcto .

Riesgos Estáticos
Analicemos el siguiente circuito lógico, teórica y
prácticamente :
A
A _ Z
A
Análisis teórico :
– La salida Z, de la compuerta AND valdrá siempre “0” ya que
en las entradas de la misma tendré A y A .
_
– Z=A.A=0

Riesgos Estáticos
Análisis práctico :
-Inyecto en A una señal cuadrada periódica y analizo lo que ocurre en
la salida .
Vemos que sobre la salida
_ F, aparece un pulso cada
vez que la señal A pasa
A y A están
desfasadas un
de “0”a “1”. En ese
tiempo tp = 2 ns momento ambas entradas
/A de la compuerta AND
valen “1”, debido a la
demora introducida por el
inversor. El ancho del
pulso espurio es igual al
tiempo de demora del
inversor ( tp).
La señal de salida F
aparece desplazada 1 ns
por el tiempo de demora
de la comp. AND
Riego estático 82
Riesgos Estáticos en circuitos combinacionales
Simplifiquemos la función utilizando el siguiente mapa de
Karnaught :
BA 00 01 11 10
C _ SdP
0 1 1 0
0
Z = C.A + C.B
1 0 0 1 1
Obtenemos Z, a partir de los “1”, como función mínima y

realizamos el circuito con compuertas básicas .
El circuito teóricamente funciona
A
Z correctamente, pero analicemos
C el mismo dinámicamente en la
siguiente condición :
B = A = 1 y la variable C
B
pasando de 0 a 1 y viceversa,
teóricamente Z=1 siempre.
83
Analicemos las señales que intervienen :
A
Z BA 00 01 11 10
C C
0 0 1 1 0
B
0 0 1 1
1
A=1
Paso de C=0 a C=1
B=1
y viceversa
C
_ El inversor introduce
C una demora td
Están desplazadas las

B.C señales un tiempo de
demora igual al de la
compuerta AND
C.A
Aparece un pulso no deseado
Z en la salida Z, de un ancho
igual al td del inversor,
cuando esta debería
permanecer constante, Z=1
84
El pulso no deseado se genera en la salida Z cuando la entrada C
cambia de “1” a “0” .
Para solucionar el problema del “glich, deberíamos asegurar un “1”
en el momento que Z pasa de “1” a “0”, esto lo lograremos, en este
ejemplo, agregando una compuerta mas al circuito .
Este “glich” aparece debido a la existencia de un inversor en el
camino de la señal C. El mismo introduce un desfasaje temporal en
esa señal cuando entra a las compuertas AND .
El hecho de solucionar el “glich”, agregando una compuerta hará
que la función deje de ser mínima .
A
Z BA 00
C 01 11 10
C
0 0 1 1 0
B
0 0 1 1
1
Agrego una compuerta obtengo una función

Libre de Riesgos Estáticos
Z = B.A + C.A + C.B

Analicemos las señales que intervienen en el nuevo circuito,
cuando C transiciona :
A=1
B=1
C
_
C
B.C
C.A Sumo las 3

señales
B.A
Z Nivel “0”
Ahora Z permanece constante en 1

Riegos estáticos - Eliminación
Al simplificar por Karnaught, pueden quedarme grupos simplificables
adyacentes sin unir, se producirá en ese caso un riesgo .
BA 00 01 11 10
C
0 0 1 1 0 Grupos simplificables
0 0 1 1 desunidos
1
Para eliminar los riesgos debo unir ambos grupos. La función entonces
dejará de ser mínima .
Puedo eliminar riesgos simplificando por los “0” o por los “1”.
Pueden existir riesgos simplificando “1” y por los “0”no existir o
viceversa .
Pueden darse, al simplificar, los siguientes casos :
– Que todos los grupos simplificables estén unidos, y la expresión será
mínima y libre de riesgos estáticos .
– Que existan riesgos estáticos y que los pueda eliminar
– Que existan riesgos estáticos y que no los pueda eliminar, por lo
tanto deberé tomar precauciones cuando utilice ese circuito.

Riesgos Dinámicos
Analizando un circuito su salida debe cambiar teóricamente
como se ve en el dibujo :
Señal a la salida de un circuito,
pasa limpiamente de “1” a “0”
Analizando el circuito prácticamente, con un osciloscopio,

vemos que la salida cambia como lo muestra el dibujo :
La señal a la salida del circuito,

pasa “1” a “0”, por una serie de
estados intermedios no deseados.
Si este circuito actúa sobre un
contador, provocaría que el mismo
Cambio no cuente eventos de mas .
esperado
88
Riegos dinámicos - Eliminación
Los riesgos dinámicos se generan en circuito

de 3 o mas niveles. Debo evitar trabajar con
este tipo de circuitos.
Para eliminar los riesgos dinámicos debo
implementar circuitos utilizando mapas de
Karnaught, los circuitos implementados de
esta manera son siempre circuitos de 2
niveles.

Conclusiones
Simplificando por Karnaught puede ocurrir lo siguiente:
– Uniendo todos los grupos simplificables, puedo afirmar que mi
función estará libre de Riesgos .
– Puede existir que la función tenga riesgos estáticos, y que no
los pueda eliminar, pero no así los dinámicos .
La función que analizamos en las primeras diapositivas
está Libre de Riesgos, por los “0”y por los “1” .
BA BA
C 00 01 11 10 C 00 01 11 10
0 1 0 0 1 0
0 0 0 0
1
0 1 1 1 1
0 1 1 1

Ejemplo - Libre de riesgos
En este caso la función que obtenemos del mapa es mínima y
además Libre de Riesgos ( ni estáticos ni dinámicos ).
La función es Libre de Riesgos por los '0' y por los '1'.
BA 00 01 11 10
C Por los '1'
0 1 0 0
0 Z=C+B.A
1 1 1 1
1
Por los '0'
Z=C.A+C.B
Z = (C + A) . (C + B)
Se puede inferir que la función mínima, que dará un circuito

mínimo, o sea utilizando mínima cantidad de compuertas, es la
función implementada a partir de los '1'
Ejemplo - Salvar riesgos
En este caso la función que obtenemos del mapa es mínima pero no
es Libre de Riesgos Estáticos, para poder lograr que sea Libre de
Riesgos, agrego el grupo simplificable en rojo. Elimino el riesgo
estático pero pago el precio que la función deja de ser mínima .

Ejemplo - Puedo eliminar riesgos
En este ejemplo vemos que si simplificamos por los “1”,
tendremos Riesgos Estáticos y no lo puedo resolver, pero
simplificando por “0”, si puedo conseguir una función libre
de riesgos .
BA BA
00 01 11 10
DC
00 01 11 10 DC
00 0 0 1 00 0 0 0 1
0
01 0 1 0 1 01 0 1 0 1
11 0 1 0 1 11 0 1 0 1
10 0 0 0 1 10 0 0 0 1
Vemos que no puedo unir Vemos que por los “0”puedo

ambos grupos unir todos los grupos y la
función que obtengo es LR . 93
Ejemplo - No puedo salvar riesgos
En este caso se ve fácilmente que la función tiene riesgo

estático, pero no puedo solucionarlo ya que no puedo unir los
grupos simplificables. Además tiene riesgos por los “0”y por los
“1”.
BA 00 01 11 10
C
0 0 1 0 1
0 1 0 1
1

Detalles importantes a tener en cuenta
Todos los IC tienen tensiones de alimentación (Vcc o VDD), no se las
indica para no complicar el dibujo del circuito
Nunca una entrada de una compuerta puede quedar desconectada .
– Induce a que la compuerta o el dispositivo digital funcione mal.
Entrada sin
conectar
Puedo solucionar de 2 maneras :

– Unir la entrada libre con otra entrada .
– Poner en dicha entrada un “1” (porque es una compuerta NAND).

Compuertas Discretas e Integradas
Las compuertas discretas, eran aquellas
construidas por los usuarios, con transistores,
diodos y resistores. Las mismas ya casi no se
utilizan, salvo en diseños muy particulares. Se
analizaran en el próximo capítulo.
Las compuertas integradas, son aquellas que

vienen dentro de los circuitos integrados. Los
CI son dispositivos que tienen todos los
elementos necesarios para cumplir distintas
funciones lógicas.
Clasificación de los CI, por su nivel de integración
A medida que fue aumentando la complejidad de la

problemática en el diseño digital, fue necesario
implementar, dentro de los IC, funciones lógicas cada
vez mas complejas. Esta necesidad llevó aparejado el
aumento del numero de componentes dentro de cada
IC.
A su vez para poder aumentar el numero de compuertas
dentro de los mismos fue necesario perfeccionar las
tecnologías de fabricación .
El siguiente cuadro ilustra lo explicado en el párrafo
anterior:

Cuadro de los Niveles de Integración

Otros
parámetros
importantes
Evolución del Costo

por Compuerta y del
Tiempo de
Propagación en
función del tiempo
Evolución del Area

integrada y del
Tamaño de los
Componentes en
función del tiempo
Pinouts de los CI de compuertas

Pinouts de los CI de compuertas (2)

Código de las compuertas Básicas y
Universales
TTL CMOS
74LS08 - Compuerta AND de 2 entradas MC14081B - Compuerta AND de 2 entradas
74LS32 - Compuerta OR de 2 entradas MC14071B - Compuerta OR de 2 entradas
74LS00 - Compuerta NAND de 2 entradas MC14075B - Compuerta OR de 3 entradas
74LS10 - Compuerta NAND de 3 entradas MC14072B - Compuerta OR de 4 entradas
74LS20 - Compuerta NAND de 4 entradas MC14011B - Compuerta NAND de 2 entradas
74LS30 - Compuerta NAND de 8 entradas MC14023B - Compuerta NAND de 3 entradas
74LS133 Compuerta NAND de 13 entradas MC14012B - Compuerta NAND de 4 entradas
74LS02 - Compuerta NOR de 2 entradas
MC14068B - Compuerta NAND de 8 entradas
MC14001B - Compuerta NOR de 2 entradas
74LS04- Sextuple Inversor
MC14069 - Sextuple Inversor
102
Código de los Buffers
TTL CMOS
74LS240 - Octal buffer inversor 3-estados MC14049 - Sextuple Inversor buffer
74LS241 - Octal buffer No inversor 3-estados MC14050 - Sextuple No Inversor buffer
MC14503 - Sextuple buffer 3 estados
CD4066 - Compuerta de transmisión
103
Código de las compuertas
XOR y XNOR
TTL CMOS
74LS86 - Compuerta XOR de 2 entradas MC14070B - Compuerta XOR de 2 entradas
MC14077 - Compuerta XNOR de 2 entradas
CI con compuertas de 2 tipos

Hay algunos circuitos integrados que poseen 2 tipos de
compuertas internamente, ellos son :
74LS51 -- 2 - 2/3 entradas AND seguido de NOR
74LS54 -- 3-2-2-3 AND seguido de NOR

Fin de la presentación
Síntesis de Circuitos
Combinacionales con
Compuertas

Síntesis de Circuitos Combinacionales Con Compuertas

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Síntesis de Circuitos Combinacionales Con Compuertas

Cargado por

Copyright:

Formatos disponibles

Síntesis de Circuitos Combinacionales

Debo agradecer los textos e imágenes que fueron

Ing. Daniel Acerbi © - 2021 2

Ing. Daniel Acerbi © - 2021 3

Ing. Daniel Acerbi © - 2021 5

Circuito de baja corriente

Ing. Daniel Acerbi © - 2021 8

Ing. Daniel Acerbi © - 2021 9

Estos circuitos los estudiaremos en detalle en la segunda

Ing. Daniel Acerbi © - 2021 11

Ing. Daniel Acerbi © - 2014 12

Ing. Daniel Acerbi © - 2021 13

Las mismas forman un grupo lógico completo y me van a

Ing. Daniel Acerbi © - 2021 15

Las compuertas AND integradas, se

Ing. Daniel Acerbi © - 2021 16

Ecuación => X = B + A Las compuertas OR integradas, se

Ing. Daniel Acerbi © - 2021 17

Los inversores vienen en

Ing. Daniel Acerbi © - 2021 18

Ing. Daniel Acerbi © - 2021 19

Ing. Daniel Acerbi © - 2021 20

1 0 0 1 Z = C.B + B.A + C.B => SdP

1 0 1 1 Z = C.B.A + C.B => Niego en ambos miembros

1 1 1 0 Z = C.B.A + C.B = (C.B.A) . (C.B) =

Puedo implementar un circuito con compuertas

Z = (C+B+A) . (C+B) => OR seguido de AND

Ing. Daniel Acerbi © - 2021 23

Z = C.B + B.A + C.B

Ambas funciones implementan circuitos que tienen la misma función

Ing. Daniel Acerbi © - 2021 24

Ing. Daniel Acerbi © - 2021 25

Ing. Daniel Acerbi © - 2021 26

Para construir circuitos lógicos con compuertas universales,

Ing. Daniel Acerbi © - 2021 27

Las compuertas NAND integradas, se

Las compuertas NOR integradas, se

Ing. Daniel Acerbi © - 2021 30

Compuerta NAND como Inversor

Para que la compuerta NAND se comporte como un

Ing. Daniel Acerbi © - 2021 31

Compuerta NAND como Inversor Controlado

Para que la compuerta NAND se comporte como un

Ing. Daniel Acerbi © - 2021 32

A B.A Z = B.A = B.A

A B.A Z = ( B.A ) . ( D.C ) =

Z = ( B.A ) + ( D.C ) SdP

La gran ventaja es que implemento funciones SdP, con

Ing. Daniel Acerbi © - 2021 35

Compuerta NOR como Inversor

Para que la compuerta NOR se comporte como un inversor

Ing. Daniel Acerbi © - 2021 36

Compuerta NOR como Inversor Controlado

Para que la compuerta NOR se comporte como un inversor

Ing. Daniel Acerbi © - 2021 37

A B+A Z = B+A = B+A

Se Comporta como AND

A A+B Z = ( B+A ) + ( D+C ) =

Z = ( B+A ) . ( D+C ) PdS

La gran ventaja es que implemento funciones PdS, con

Ing. Daniel Acerbi © - 2021 41

Ing. Daniel Acerbi © - 2021 42

_ _ _ La ventaja que encontramos al