Wuolah Free 0TOTS JUNTS

0TOTS-JUNTS.
pdf
sitoEEBE
Tecnología Electrónica
3º Grado en Ingeniería Electrónica Industrial y Automática
Escuela de Ingeniería de Barcelona Este (EEBE)

Universidad Politécnica de Catalunya
Reservados todos los derechos.

No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.
_____________________________________________________________________________
1) Tenemos una bombilla de 60 W a 220 Vef de incandescencia. Calcular el coeficiente de
temperatura del hilo conductor (wolframio) a las temperaturas de 20 oC y de 0 oC si la
resistencia del filamento en frío (sin conectar), a una temperatura ambiente de 20ºC, es de 81 ,
y adquiere una temperatura de 200ºC al conectarse.
_____________________________________________________________________________
a64b0469ff35958ef4ab887a898bd50bdfbbe91a-6421400
2) Disponemos de un cable conductor (2 hilos) de cobre de 250 m de longitud, 1 mm 2 de sección y 1,6
.cm de resistividad. En un extremo conectamos un generador de 220 V RMS (eficaces), 50 Hz, y en el
otro extremo una resistencia de carga (RL). Contestar a las cinco cuestiones siguientes.
1) Qué resistencia presenta cualquiera de los dos hilos que forman el cable.
2) Si la resistencia de carga RL tiene un valor de 100 , determinar la densidad de corriente en valor
eficaz que circula por el hilo del cable. (la densidad de corriente por un material conductor se define como
el cociente entre el valor de la intensidad que circula por el material y su sección: J = I/S)
3) ¿Para qué valor de la resistencia de carga R L se alcanza una densidad de corriente máxima por el hilo
de 3 A/mm2 ?
4) El cable, por ser dos conductores separados una cierta distancia con un dieléctrico (plástico) entre
ellos, presenta una capacidad parásita distribuida de valor 1pF/cm de cable. ¿De qué valor es la capacidad
total del cable?
5) ¿De qué valor será la corriente de fugas, en valor eficaz, que aparece en el cable debido al anterior
efecto parásito descrito?
_____________________________________________________________________________________
1)

2)
3) ;
si lees esto me debes un besito

4)
5) ¿Intensidad de fugas del cable?

¿Capacidad total del cable?

____________________________________________________________________________________
5) En el circuito amplificador de la figura que trabaja en clase A el generador de señal Vb(t) es un
generador de señal débil que suministra una señal sinusoidal de 12 mV de valor de pico y cuya resistencia
interna Rg tiene un valor de 100 Ω , siendo VCC = + 10 V, R1 = 22 k, R2 = 1,3 k y R3 = 1,6 k, y en
que el transistor Q se modeliza en continua con una V BE = + 0,6 (V) y una ganancia hFE = 80, siendo VT =
25,87 (mV).
Contestar a las cuatro cuestiones siguientes:
VT I CQ
[Recordatorios: r   gm  ]
I CQ VT
1) Calcular el punto de trabajo Q del transistor (VCEQ, ICQ).
2) Calcular el valor de la resistencia dinámica rπ y de la transconductancia gm del transistor.
3) Dibujar el circuito equivalente con señal débil del circuito de la figura a frecuencias medias, adoptando
un modelo en π del transistor como amplificador de transconductancia.
4) Calcular el valor de pico a pico de la señal de salida Vout (tensión colector-emisor).

_____________________________________________________________________________________
1) ¿ICQ , VCEQ?

4)
3)
2) ¿rπ, gm?

Es decir, la señal de salida tiene un valor de 1,98 V de pico con un desfase de 180 o
respecto a la señal de entrada.
La señal de salida tendrá por tanto un valor de pico a pico de:

___________________________________________________________________________
- En el circuito amplificador de la figura que trabaja en clase A el generador de señal Vb(t) es
un generador de señal débil que suministra una señal sinusoidal, siendo Vcc = +10 (V), RB = 82
(k), RC = 150 () y RE = 100 ( ) y en que el transistor Q se modeliza en continua con una
VBE = + 0,6 (V) y una ganancia hFE = 100, siendo VT = 25,87 (mV). Contestar a las cuatro
cuestiones siguientes:
VT I CQ
[Recordatorios: r   gm  ]
I CQ VT
1) Calcular el punto de trabajo Q en continua del transistor (VCEQ, ICQ) y calcular la potencia que
disipa en continua.
2) Calcular el valor de la resistencia dinámica rπ y de la transconductancia gm del transistor con

señal débil.
3) Dibujar el circuito equivalente con señal débil del circuito de la figura a frecuencias medias,
adoptando un modelo en π del transistor como amplificador de transconductancia.
4) Si el generador Vb(t) suministra una tensión sinusoidal de 17 (mV) de pico, calcular el valor
de pico a pico de la señal de salida Vo(t).
_____________________________________________________________________________________

2)
1)

3)
4)

Es decir, la señal de salida tiene un valor de 1 V de pico con un desfase de 180 o respecto a la
señal de entrada.
_________________________________________________________________________________
6) En el circuito de la figura en que VDD = + 20 V, RD = 4,7 kΩ, RS = 2,2 kΩ y RG = 1 MΩ, la corriente de
drenador del transisor presenta un valor de 1,34 mA y el transistor presenta un valor de la tensión de
pinzamiento Vpo = 5 V.
Contestar a las dos cuestiones siguientes:
1) Determinar la tensión puerta-fuente VGS del transistor.
2) Determinar la zona de trabajo del transistor.

____________________________________________________________________________________
1) ¿VGS?

2)

El transistor se encuentra en la zona de saturación o activa

____________________________________________________________________________________
7) El circuito amplificador de la figura trabaja en clase A y presenta un valor de R D = 4700 Ω y de RG = 1
MΩ, siendo VDD = + 10 V y VGG = + 4 V. El transistor presenta un valor de la intensidad de saturación
IDSS = 10 mA y una tensión de pinzamiento Vpo = 6 V. Si el generador de señal V(t) genera una señal
sinusoidal de 0,5 V de valor de pico Contestar a las cuatro cuestiones siguientes:
1) Determinar el punto de trabajo del transistor.
2) Determinar la transconductancia del transistor
3) Dibujar el circuito equivalente con señal débil del circuito amplificador a frecuencias medias.
4) Calcular el valor de pico a pico de la señal de salida Vout (tensión drenador-fuente).

______________________________________________________________________
1) ¿ID, VDS?
Comprobación zona activa:
2) ¿ gm ?

3)

4)
Es decir, la señal de salida tiene un valor de 2,61 V de pico con un desfase de 180 o
respecto a la señal de entrada.
_____________________________________________________________________________________
9) Un determinado equipo presenta un MTTF de 30000 horas. Contestar a las dos cuestiones
siguientes:
1) ¿Cuántos equipos se encontrarán en funcionamiento después de 8000 horas?

2) ¿Cuánto tiempo puede transcurrir para tener un 95 % de los equipos funcionando?
_____________________________________________________________________________
1)
2)

___________________________________________________________________________________
10) Tenemos un sistema formado por dos equipos, tal como muestra la figura siguiente:
De forma que si falla un equipo se produce el fallo del sistema. Si sabemos que el MTTF del
equipo A es de 3000 horas y el MTTF del equipo B es de 2000 horas, determinar la fiabilidad
del sistema después de 500 horas de funcionamiento.
_____________________________________________________________________________
CONFIGURACIÓN SERIE:

Para sistemas que requieran de una fiabilidad muy elevada, se utilizan varios equipos
conectados en paralelo que aseguran el funcionamiento del sistema mientras uno de los
equipos que forman el sistema funcione (redundancia activa y pasiva o secuencial):

N
P
P
TRANSISTOR PNP

MODELO LINEALIZADO EN CONTINUA


____________________________________________________________________________________
1) En el circuito de la figura, el Op.Amp. presenta los siguientes parámetros:
IB = 100 nA
IOS = 40 nA
Si vi = 0, determinar el valor máximo que puede adoptar la tensión de salida debido al error introducido
por las corrientes de polarización y de offset.
Solución: Vout = 12 (mV)
Nota de ampliación: Puede comprobarse que para anular el efecto no deseado de las corrientes de
polarización se puede colocar una resistencia en el terminal no inversor de valor igual al del paralelo de

las resistencias R1 y R2, no obstante, si las corrientes de polarización I B+ e IB- no son iguales, es decir, la
corriente de offset no es nula, esta tercera resistencia no cancela el efecto de la corriente de offset.
____________________________________________________________________________________
- Aplicaremos el teorema de la superposición:
Ioff = 0:

IB = 0:
- Si aplicáramos una señal de entrada vin :
- Compensación:
- Elimina el efecto de las corrientes de polarización.

- No elimina el efecto de la corriente de offset.

____________________________________________________________________________________
2) Dado el circuito de la figura en que el Op. Amp.se considera inicialmente ideal, contestar a las dos
1) Si el amplificador está alimentado con una tensión simétrica de ± 12 (V). Calcular los valores límite
que puede adoptar la tensión de entrada sin que se sature la salida del amplificador.
2) Si el Op.Amp. presenta un PSRR = 90 dB, siendo el rizado presente en la tensión de alimentación de

100 mV de amplitud y consideramos que la tensión de entrada v i = 0, determinar el valor máximo que
puede adoptar la tensión de salida provocado por el rizado en la tensión de la fuente de alimentación.
_____________________________________________________________________________________
1)

Suponiendo que es ideal:
Por tanto:

2)

_____________________________________________________________________________________
6) En el circuito de la figura R1 = R2 =10 kΩ, R3 = 47 kΩ, R0 = 100 kΩ y RL= 470 Ω, el Op.
Amp. está alimentado con una tensión simétrica de ± 12 V. Contestar a las dos cuestiones
siguientes:
1) Si V1 = V2 = 0, calcular el valor máximo de la tensión de salida VO si el Op. Amp. presenta
una tensión de offset VOS = 10 (mV).
2) Si V1 = 1 V y suponiendo ahora despreciable el efecto de VOS. Calcular el valor extremo

positivo y el valor extremo negativo que puede presentar la fuente V2 sin que la tensión de

salida VO se sature debido al límite impuesto por las tensiones de alimentación del amplificador.
____________________________________________________________________________
6.1)

6.2)
Para resolver este apartado aplicaremos el teorema de la superposición:
V2 = 0
V1 = 0

V2 = + 2,45 (V)
V2 = - 0,22 (V)
Nota aclaratoria: En la práctica los amplificadores saturan con una tensión de salida sobre 1
(V) inferior a la tensión de alimentación, aunque tomaremos en estos problemas, salvo que no se
indique lo contrario, los valores de la tensión de alimentación.
Existen en el mercado amplificadores operacionales cuya tensión de salida máxima alcanza

aproximadamente los valores de la tensión de alimentación, se denominan amplificadores
operacionales Rail to Rail.

8) El circuito de la figura
corresponde a la etapa diferencial de
entrada de un determinado Op. Amp.
El diodo zener DZ presenta una VZ de
1,2 (V) y Q3 una VBE(LIN) = + 0,6
(V). Las alimentaciones Vcc = + 15
(V) y Vee = - 15 (V), y los resistores
R1 = R2 = 20 (k), R3 = 600 () y
R4 = 15 (k).
Para simplificar el análisis suponer
las intensidades de base de los BJT
despreciables y una ganancia  = 1
(IC = IE), siendo VT = 25 (mV).
Contestar a las cuatro cuestiones
siguientes.
[ Recordatorio: Vd = Vi1 − Vi2
I EE I EE
I Q1  Vd IQ 2  Vd
1 e VT
1 e VT
1) Calcular el valor de la corriente de

colector de Q3 (IQ3).
2) Determinar la corriente de colector

del transistor Q1 (IQ1) cuando Vi1 =

Vi2 = 0.
3) Determinar la tensión de salida Vo1

de la etapa, cuando se aplican unas
tensiones de entrada Vi1 = 0 (V) y Vi2
= 25 (mV).
4) Determinar el valor máximo y el valor mínimo que puede adoptar dicha tensión de salida Vo1.
_____________________________________________________________________________________
8.1)
Si observamos que la corriente de colector de Q3 es la misma que la corriente que circula por la
resistencia R3, una forma en la que podemos determinar la corriente por esta resistencia es a partir de la
tensión que queda aplicada en sus bornes:

VZ  VBE 3 0,6
I R 3  I Q3    1(mA)
R3 600
8.2)
8.3)

La malla que nos proporciona la tensión de salida vendrá dada por:
8.4)
En la malla que nos proporciona el valor de la tensión de salida, podemos ver que el valor máximo de la
tensión de salida se producirá cuando la corriente por el transistor Q1 sea cero:
En esta malla podemos ver también que el valor mínimo de la tensión de salida se producirá cuando la
corriente por el transistor Q1 sea máxima:
1) Un semiconductor de silicio es dopado con 1,4.10 16 (átomos/cm3 ) de boro y 1.1016 (átomos/cm3 ) de
fósforo, siendo la concentración intrínseca del silicio de ni = 1,5.1010 (portadores/cm3 ) y la movilidad de
los electrones de 900 (cm2/V∙s) y la de los huecos de 300 (cm2/V∙s). Calcular:
1) Las concentraciones de electrones y huecos.

2) Si se realiza una barra semiconductora con dicho material de 2 cm de longitud y 0,02 cm 2 de sección,
calcular la resistencia de la misma.
1.1)
NA – ND = 1,4·1016 – 1·1016 = 4·1015
p = 4·1015 (h+/cm3)

1.2)
Como vemos en los valores de las concentraciones de electrones y huecos calculados en el

apartado anterior, el término correspondiente a la conductividad aportada por los electrones
es despreciable:

2) Calcular las concentraciones de electrones y huecos en un semiconductor de silicio dopado con 1.10 15
(átomos/cm3 ) de boro, siendo la concentración intrínseca del silicio de ni = 1,5.1010 (portadores/cm3).
p = 1·1015 (h+/cm3)
3) Calcular las concentraciones de electrones y huecos en un semiconductor de silicio dopado con 5.10 10
(átomos/cm3 ) de boro, siendo la concentración intrínseca del silicio de ni = 1,5.1010 (portadores/cm3).

Con lo que sustituyendo valores y si despreciamos la solución negativa que no tendría sentido
físico, obtenemos una concentración de huecos de:
En este caso, si realizáramos una barra semiconductora con este material, en la expresión de la
conductividad no sería despreciable ni el término de conductividad correspondiente a los
electrones ni el término de conductividad correspondiente a los huecos.

____________________________________________________________________________________
3) En el circuito de la figura, R1 = 10 k, R2 = 270 k y se aplica una determinada tensión de entrada vi
continua que se desea amplificar y que puede variar en un margen comprendido entre 0 y -40 mV.
El Op. Amp. utilizado presenta un PSRR = 90 dB, una tensión de offset V OS = 5 mV @ 25 oC con una
VOS  V 
deriva  150 O  y el rizado en la tensión de alimentación es de 200 mV de amplitud. Sabiendo
T  C
que el circuito trabaja en un margen de temperatura comprendido entre 20 y 50 oC, calcular el valor
máximo de la tensión vo que podemos tener a la salida del circuito.
Nota aclaratoria: El signo real de la tensión de offset y del valor de los catálogos puede ser positivo o
negativo. En cuanto al signo del valor de pico de la tensión de rizado reflejado en la entrada, podemos

adoptar el valor de pico positivo o negativo en función del problema que consideremos. Por tanto, para
encontrar los valores límite de las tensiones de salida de los circuitos en estos problemas en que sólo
consideramos un solo amplificador, los errores generados por estos efectos no ideales siempre se
considera que presentan el mismo signo.
_____________________________________________________________________________________
En primer lugar, vamos a calcular el valor de las componentes no ideales que afectan al
amplificador:
- Provocado por el PSSR:
- Debido a la tensión de offset considerando la deriva por temperatura en los valores extremos
de su temperatura de trabajo de 20 oC y 50 oC y sabiendo que a 25 oC presenta una tensión de
offset de 5 (mV):
El caso más desfavorable es el que hemos obtenido a la temperatura de 50 oC, como

comprobaremos a continuación.

El circuito, considerando las componentes no ideales del amplificador operacional queda de la
siguiente forma:
Aplicaremos el teorema de superposición para determinar la tensión de salida:

ΔVio = VOS = 0
En este caso el circuito queda reducido a un montaje inversor, y si consideramos el valor

extremo de la tensión de entrada de -40 (mV):
Vi = 0
En este caso, el circuito queda reducido a un montaje no inversor:
La tensión máxima de salida pedida tendrá un valor de:
_____________________________________________________________________________
- Tenemos un transistor que disipa una potencia de 5 W y que trabaja a una temperatura
ambiente de 30 oC, su resistencia térmica unión-ambiente es de 40 oC/W (dato de catálogo) y
la temperatura de la unión máxima TjMAX es de 200 oC. Comprobar si puede trabajar sin
radiador.
_____________________________________________________________________________
A partir de la Ley de Ohm térmica podemos determinar la temperatura de la unión

(temperatura del material semiconductor):
Dado que:
230 oC > TjMAX
Vemos que el transistor no puede trabajar sin radiador.
Podríamos determinar qué potencia máxima podría disipar sin radiador:

Lógicamente en la práctica deberemos aplicar un margen de seguridad a este valor en función
de las condiciones de trabajo del transistor.

____________________________________________________________________________________
1) Calcular la máxima resistencia térmica del radiador que debemos utilizar en un transistor bipolar cuya
temperatura de la unión máxima es de 125 oC , por el que circula una corriente continua de 5 A y presenta
una caída de tensión entre colector y emisor de 2 V. El transistor trabaja a una temperatura ambiente de
25 oC y su resistencia térmica unión-cápsula es de 2 oC/W y la resistencia térmica cápsula-radiador es de
1,22 oC/W (mica).
_____________________________________________________________________________________
La potencia que disipa el transistor vendrá dada por:
A partir de la Ley de Ohm térmica podemos calcular la resistencia térmica máxima que
podemos tener entre la unión y el ambiente:
El circuito térmico es el siguiente:

Y se tiene que cumplir:
Por lo que la resistencia térmica del radiador a utilizar deberá cumplir la siguiente desigualdad:
Es decir, que la máxima resistencia térmica del radiador que podríamos utilizar sería de 6,78
(oC/W), aunque en la práctica deberíamos dejar un margen de seguridad y tomar un valor
menor.

_____________________________________________________________________________
- Un diodo de germanio presenta a una temperatura de 300 K las siguientes concentraciones
de impurezas:
En la zona P: NA = 3·1017 (átomos/cm3)
En la zona N: ND = 1·1016 (átomos/cm3)
La unión se considera abrupta y las longitudes de difusión tienen un valor de Lp = Ln = 0,01
(cm), los coeficientes de difusión DP = Dn = 50 (cm2/s), siendo la concentración intrínseca del
germanio ni = 2,5·1013 (portadores/cm3) y el factor empírico λ = 1. La sección transversal del
monocristal empleado en su fabricación es de 2 (mm2). Determinar:
1) Corriente inversa de saturación del diodo.
2) La corriente que circula por el diodo cuando se polariza directamente con una tensión de 0,2
V.
_________________________________________________________________________
1) La corriente inversa de saturación del diodo vendrá dada por la expresión:

Para calcular la concentración de electrones en la zona P (npo) primero comprobaremos si se
puede aplicar la aproximación ppo = NA :
npo·ppo= ni2
Por lo que:
Para calcular la concentración de huecos en la zona N (pno) primero comprobaremos si se

puede aplicar las aproximación nno = ND :
nno·pno= ni2
Por lo que:

La corriente inversa de saturación tendrá por tanto un valor de:
2) La corriente que circula por el diodo viene dada por:
Siendo VT =25,87 mV a 300 K, por lo que la intensidad tendrá un valor de:
4) El punto de trabajo de un diodo de silicio en un determinado circuito es I D = 1 mA y VAK = 0,5 V. Del
diodo también se conocen las siguientes características tecnológicas:
 la constante empírica del diodo es  = 1,

 la temperatura de trabajo es de 300 K y la constante de Boltzman k=1,380662.10 -23 J/K,
 la sección del diodo es de 0,01 mm2 ,
 la constante de difusión de los electrones (Dn) es de 10 cm2/s y la Dp = 1 cm2/s,
 la longitud de difusión de los electrones (Ln) es de 1 m y la Lp = 0,3 m,
 la concentración intrínseca del silicio a 300K es ni=1,5.1010 cm-3.
1) Determinar la corriente inversa de saturación del diodo (Io).
2) Determinar la relación que ha de existir entre las concentraciones de minoritarios en el lado P y el lado
N del diodo.
3) Si el diodo se dopa en su zona P con una concentración de impurezas aceptoras de valor N A=1016cm-3,
determinar qué concentración de impurezas donadoras ND se ha de efectuar en el lado N.
_____________________________________________________________________________________
4.1)

4.2)
La relación la podemos obtener de la expresión de la corriente inversa de saturación del diodo:
Si trabajamos en cm:
Ln = 1 μm = 1·10-4 cm
Lp = 0,3 μm = 0,3·10-4 cm
A = 0,01 mm2 =1·10-4 cm2
Que podemos poner como:

4.3)
npo·ppo= ni2
A partir de la expresión del apartado anterior que relaciona los portadores minoritarios de
ambas zonas podremos calcular la concentración de huecos en la zona N:

Por tanto, la concentración de átomos de impurezas donadoras en la zona N pedida será:

8) En la Figura 1 se presenta un mismo transistor
bipolar que es sometido a ensayo. Se observa en el
primer ensayo (caso 1) que sólo se utiliza la unión PN
base-emisor del transistor como un diodo, mientras que
en el segundo ensayo (caso 2) todo el transistor se hace
trabajar como un diodo.
En la Figura 2 se presenta el comportamiento del

transistor (característica estática) trabajando como
diodo en cada uno de los dos casos del ensayo.
Figura 1
Contestar a las siguientes preguntas:
Nota aclaratoria: Con

los datos disponibles en
el enunciado, sólo es
posible obtener una
aproximación a la
solución del problema
gráficamente. Por tanto
no se va a obtener una

solución numérica
exacta en los
resultados.
Figura 2
1) Determinar el punto de trabajo del diodo en el Caso 1.

2) Determinar el punto de trabajo del diodo en el Caso 2.
3) Sabiendo que en el Caso 2 el transistor presenta una  = 68, determinar la IB e IC del transistor.
4) En cuál de los dos casos el diodo implementado con el transistor presenta un comportamiento más
ideal.
A) En el Caso 1, pues se trata de una unión PN equivalente a la de un diodo discreto.
B) En el Caso 1, pues la RF (resistencia en directa) del componente es más pequeña.
C) En los dos Casos el comportamiento es idéntico, pues disipan igual potencia.
D) En el Caso 2, pues la RF (resistencia en directa) del componente es más pequeña.
_____________________________________________________________________________________
8.1)
La ecuación de la recta de carga del circuito lineal viene dada por:
Para representar gráficamente la recta de carga de una forma directa buscamos los puntos de
corte con los ejes de corriente y tensión:

- Para ID = 0 la VD = E = 2 (V)
- Para VD = 0 la ID = 2 (A)

Gráficamente, y por tanto de una forma aproximada, vemos que para este caso 1 la solución
viene dada por:
ID = 1,13 (A)
VD = 0,87 (V)
8.2)
De la misma figura anterior, dado que la ecuación de la recta de carga del circuito lineal no ha
cambiado, obtenemos:
ID = 1,25 (A)
VD = 0,74 (V)
8.3)
La corriente ID vendrá dada por:
8.4)
El comportamiento más ideal se da en el caso 2, pues si intentamos conseguir que el transistor

se comporte de la forma más aproximada posible a un diodo ideal, se observa que la
resistencia directa RF en la zona de conducción, y que viene dada por la expresión:

Es más pequeña en el segundo caso.

______________________________________________________________________
Dado el circuito de la figura en que E = 10 (V), R = 4700 Ω y el transistor NMOS
presenta los siguientes parámetros:
Kn = 2,5.10-4 (A/V2)
VT = 2 (V)
Calcular la corriente de drenador y la tensión drenador-fuente del transistor.
______________________________________________________________________
El transistor no está en corte dado que se cumple que:
VGS > VT
4 (V) > 2 (V)
En estos transistores, cuando no se puede determinar directamente por el conexionado

de los terminales del transistor en el circuito en qué zona de trabajo se encuentra, la
forma más rápida de resolver el problema es suponer que el transistor se encuentra en la
zona de trabajo de saturación, pues la expresión de la intensidad de drenador es de
mucho más cómodo manejo que la expresión de la zona óhmica.
Si establecemos la hipótesis de que el transistor se encuentra en zona de saturación o

activa, la corriente de drenador vendrá dada por:
La tensión drenador-fuente vendrá dada por la malla del circuito de drenador:
El transistor se encontrará en zona de saturación si se cumple la condición:
5,3 > 4 – 2

Luego la hipótesis queda confirmada y por tanto:
ID = 1 (mA)
VDS = 5,3 (V)
Si no se hubiera cumplido la condición y el transistor se encontrara trabajando en zona

óhmica, habríamos tenido que resolver el sistema formado por las expresiones
siguientes:
I D  K n .2.VGS  VT .VDS  VDS2 

Dado el circuito de la figura en que E = 10 (V) y el transistor PMOS presenta los
siguientes parámetros:
KP = 2,5.10-4 (A/V2)
VT = - 2 (V)
Determinar la condición a cumplir por el resistor R para garantizar el funcionamiento

del transistor en la zona activa.

______________________________________________________________________
El transistor no está en corte dado que se cumple que:
VGS < VT
- 4 (V) < - 2 (V)
Si el transistor se encuentra en la zona activa la corriente de drenador vendrá dada por:
I D = K (VGS − VT ) 2
I D = 2,5.10 −4 [− 4 − (− 2)] = 1(mA)

2
La condición que tiene que cumplir el transistor para encontrarse en zona activa es:
VDS < VGS - VT
La tensión entre drenador y fuente la obtendremos a través de la malla del circuito de

drenador, tal como se indica en la figura siguiente:
E = −VDS + R.I D
VDS = R.I D − E
VDS = R.1.10 −3 − 10
con lo que obtenemos finalmente la condición a cumplir por el valor de la resistencia:
R.1.10 −3 − 10 < −4 − (−2)

R.1.10 −3 < 8
8
R<
1.10 −3
R < 8 (kΩ)

11) Dado el circuito de la figura, en que el
generador VG es un generador de onda cuadrada de
0 a 5 V de pico y cuya resistencia interna presenta
un valor de RG=50. El transistor Q1 es un
transistor NMOS y tiene una tensión umbral VT =2
V con una metalización de puerta que presenta una
superficie correspondiente a un cuadrado de 0,3
mm de lado, siendo el espesor del óxido de 0,1 m
con una constante dieléctrica  =1.10-10 F/m.
Contestar a las cuatro cuestiones siguientes.
1) Determinar la capacidad puerta-fuente del transistor.

2) Constante de tiempo  del circuito puerta-fuente.
3) Intervalo de tiempo (retardo) que se produce desde que la tensión puerta-fuente del transistor aumenta
hasta alcanzar la tensión umbral del transistor.
4) Intervalo de tiempo (retardo) que se produce desde que la tensión puerta-fuente del transistor
disminuye hasta alcanzar la tensión umbral del transistor.
1)

2)
3)
La tensión entre la puerta y la fuente seguirá la ecuación de la carga de un condensador:
Cuando dicha tensión se iguale a la tensión umbral del transistor obtendremos el intervalo de tiempo
pedido:
Resolviendo la ecuación:
t = 2,29 (ns)
4)
La tensión entre la puerta y la fuente seguirá la ecuación de la descarga de un condensador:
Cuando dicha tensión se iguale a la tensión umbral del transistor obtendremos el intervalo de tiempo
pedido:

Resolviendo la ecuación:
t = 4,12 (ns)

9) Un transistor Darlintong tipo NPN presenta una
estructura interna como la indicada en la figura, estando
constitutidos por dos transistores bipolares idénticos
NPN (Q1 y Q2). Contestar a las dos preguntas
siguientes.
1) Deducir el valor de la beta total en función de las betas parciales (1 y 2).
2) Deducir los valores de VBE (LIN), VBE Q1 y Q2
(SAT) y VCE (SAT) del transistor Darlington VBE (LIN) 0,6 V
si se conocen los siguientes valores VBE (SAT) 0,8 V
correspondientes a los transistores internos

VCE (SAT) 0,2 V
que lo forman: Q1 y Q2.
______________________________________________________________________
9.1)
IC
IC1 I C  I C1  I C 2
IB1
I C  1 I B 1   2 I B 2
IC2
Q1 I C  1 I B 1   2 I E 1
Q2 Considerando que en un BJT:
IB2
I E  I B   1
I C  1 I B1   2 I B1 1  1
I C  1 I B 1  1  2 I B 1   2 I B 1
I C  I B 1  1  1  2   2 
Por lo que la ganancia total del conjunto viene dada por:
T  1  12  2
Como vemos, la principal ventaja de estos transistores es el alto valor de la ganancia

resultante que obtenemos, por lo que son muy adecuados para la amplificación de
señal débil.
2
9.2)
- Podemos suponer como hipótesis de partida que las tensiones de saturación pedidas
se obtendrán cuando los dos transistores Q1 y Q2 se encuentren saturados. Para
confirmar esta hipótesis nos valdremos de las tensiones base-emisor y colector-emisor
del modelo linealizado de los transistores que nos proporciona el enunciado:
HIPOTESIS: Q1 Y Q2 SATURADOS
1
Q1 0,2
Q2
1 (V) > 0,2 (V): HIPOTESIS INCORRECTA
0,8

Si tomamos como punto de referencia (masa) el emisor del transistor Q2, podemos ver
que sumando la tensión base-emisor de saturación de Q2 y la tensión colector-emisor
de saturación de Q1 en el colector de Q2 tenemos una tensión de 1 (V), hecho que
contradice nuestra hipótesis, ya que si Q2 estuviera saturado su tensión colector-
emisor debería ser de 0,2 V.
Podemos concluir por tanto que nuestra hipótesis de partida es incorrecta.
- La segunda hipótesis que plantearemos es suponer que Q1 se encuentra en la zona

activa y Q2 saturado.
HIPOTESIS: Q1 EN ACTIVA Y Q2 SATURADO
HIPOTESIS INCORRECTA
1,4 0,2
1,2
Q1
0,6 Q2 0,2
0,8

3
En este caso, si sumamos la tensión base-emisor de saturación de Q2 y la tensión base-

emisor en zona activa de Q1 encontramos que la tensión en la base de Q1 es de 1,4 V.
Por otro lado, en el colector del transistor Q2 tendríamos una tensión de 0,2 V al estar
Q2 saturado, por lo que la tensión base-colector del transistor Q1 es de + 1,2 V.
Un transistor NPN en zona activa debe tener una tensión base-emisor positiva (unión
base-emisor polarizada en sentido directo) y una tensión base-colector negativa (unión
base-colector polarizada en sentido inverso).
Por tanto se contradice nuestra hipótesis de suponer al transistor Q1 en zona activa, ya
que si Q1 se encontrara en zona activa la unión base-colector del transistor debería
estar polarizada en sentido inverso, la hipótesis es incorrecta.
- Finalmente plantearemos la hipótesis de suponer al transistor Q1 saturado y al

transistor Q2 en zona activa. En este caso la tensión en la base de Q1 tiene el mismo
valor que encontramos en el caso anterior de 1,4 V.
La tensión en el colector de Q1 es la suma de la tensión base-emisor de Q2 más la

tensión colector-emisor de saturación de Q1, y tiene un valor de 0,8 V. Por tanto

vemos que la tensión base-colector de Q1 es positiva, y en un transistor NPN en
saturación las dos uniones deben quedar polarizadas en sentido directo como en este
caso.
Por otro lado, la tensión colector-emisor del transistor Q2 es de 0,8 V, que es un valor
mayor que la tensión colector-emisor de saturación de 0,2 V, por lo que queda
confirmado también que Q2 se encuentra en la zona activa. Nuestra hipótesis es
correcta.
HIPOTESIS: Q1 SATURADO Y Q2 EN ACTIVA
0,8
1,4
0,6
Q1 0,2
0,8 Q2 0,8 (V) > 0,2 (V)
0,6
HIPOTESIS CORRECTA
VBE (SAT) = 1,4 V
VCE (SAT) = 0,8 V

4
- La tensión base-emisor en zona activa vendrá dada cuando Q1 y Q2 se encuentren

ambos en zona activa, por tanto tendrá un valor de 1,2 V.
HIPOTESIS: Q1 Y Q2 EN ACTIVA
1,2
Q1
VBE (LIN) = 1,2 V

0,6 Q2
0,6

12) En el circuito de la figura el generador VG es un
generador de onda cuadrada de 0 a 12 V.
El transistor Q1 es NMOS de enriquecimiento con
una tensión umbral VT = + 3 V y una capacidad de
puerta de 2 nF.
Contestar a las cuatro cuestiones siguientes:
1) Se desea que el retardo en la entrada en

conducción (tON) del transistor Q1 sea inferior a 0,1
s. ¿Qué valor de la resistencia puede presentar
como máximo RG?
2) Se desea que el retardo en la salida del estado de conducción (tOFF) del transistor Q1 sea también
inferior a 0,1 s. ¿ Qué valor de la resistencia puede presentar como máximo R G ?
3) Se elige una resistencia RG = 33 .

El comportamiento del circuito de puerta en la

activación/desactivación del transistor es
equivalente al de la carga/descarga de un
condensador (capacidad CGS). Las formas de
onda de la corriente en la puerta (iG) son las
indicadas en la figura. ¿ De qué valor son los
picos máximos de corriente que se producen en
los instantes de conmutación ?
4) Si RD = 4  y la RDS(ON) de Q1 es de 0,85  determinar la corriente de drenador del transistor (i D) en

los instantes de conducción estacionarios.
5) Si el tON del transistor tiene un valor de 180 ns y el tOFF de 90 ns, calcular la derivada de la corriente
 di i 
respecto del tiempo    para ambos intervalos de tiempo.
 dt t 
[Recordatorios: vc(t)= E.(1-e-t/); vc(t)=E.e-t/ ]
12.1)
La evolución de la tensión entre la puerta y la fuente del transistor seguirá la ecuación que
define la carga de un condensador:
A partir de ella podemos determinar el valor de la constante de tiempo τ del circuito necesaria
para que el tiempo que tarde la tensión de puerta en alcanzar la tensión umbral del transistor sea
de 0,1 μs:
Dado que la constante de tiempo τ del circuito de carga de la capacidad de la puerta del
transistor viene dada por:
Podemos determinar el valor de la resistencia de puerta:
Que se corresponde al valor máximo pedido, pues valores de la resistencia de puerta más
elevados provocarían constantes de tiempo del circuito de carga más grandes y por tanto
intervalos de tiempo necesarios para la carga del condensador más elevados.
12.2)
La evolución de la tensión entre la puerta y la fuente del transistor seguirá en este caso la
función que define la descarga de un condensador:
A partir de ella podemos determinar el valor de la constante de tiempo τ del circuito necesaria
para que el tiempo que tarde la tensión de puerta en alcanzar la tensión umbral del transistor sea
de 0,1 μs cuando se está produciendo la descarga de la capacidad de puerta del transistor:

Sabiendo que:
Podemos determinar el valor de la resistencia de puerta:
Que se corresponde también al valor máximo pedido, pues valores de la resistencia de puerta
más elevados provocarían constantes de tiempo del circuito de descarga más grandes y por tanto
intervalos de tiempo necesarios para la descarga del condensador más elevados.
12.3)
El valor máximo o de pico de la corriente de carga y descarga de la capacidad de puerta del

transistor vendrá limitado por la resistencia de puerta RG:
12.4)
Cuando el transistor NMOS se encuentra en conducción la corriente de drenador viene limitada

por la resistencia del canal RDS(ON) y la resistencia de drenador RD.

12.5)
Si tomamos la simplificación propuesta en el enunciado, en el intervalo de tiempo definido por

tON obtenemos un valor aproximado de la derivada de la corriente de drenador respecto al
tiempo de:
En el intervalo de tiempo definido por tOFF obtenemos un valor aproximado de la derivada de la
corriente de drenador respecto al tiempo de:

16) Para dos transistores MOSFET de enriquecimiento, dada la máscara de diseño del
transistor N-MOS (Figura 1) se pretende diseñar la máscara del transistor P-MOS, tal
que ambos suministren la misma corriente para idénticas condiciones de polarización.
Como parámetros de diseño se ha escogido Ln = Wn = Lp = 1,5 m , por lo que queda
por determinar el parámetro de diseño Wp.
Figura 1: Diseño propuesto para el N-
Mosfet. Figura 2: Recordatorio aspectos de diseño
de un MOSFET (por ejemplo caso N-
MOS)
Datos:
 Condiciones de polarización: VGS  5V y VDS  4,5V

 Tensiones umbral de conducción: VTn = +0,7 V y VTp = -1,1 V
2
 Movilidad de los electrones y de los huecos:  n  500 cm y
V .s
2
 p  180 cm
V .s
o o
 Espesor del Oxido: tox  200 A (Recordatorio factor de conversión 1 A  1010 m ).
 Constante dieléctrica del Oxido:    r   o  3,9  8,85 1014 F
cm
   W  A
 Constante K de la ecuación de corriente del transistor: K   
2  tox  L  V2

La zona de trabajo en la que se encontrarán los dos transistores cuando se encuentren en
conducción es la de saturación, según las condiciones de polarización suministradas en
el enunciado, ya que se cumplen las siguientes condiciones:
NMOS: VDS > VGS - VTn 4,5 > 5 - 0,7

PMOS: VDS < VGS - VTp 4,5 < 5(1.1)
En esta zona de trabajo las corrientes de drenador de ambos transistores vendrán dadas
por:
I Dn  kn VGS  VTn   kn (5  0,7) 2

2
I Dp  k P (VGS  VTp ) 2  k p  5  (1,1)

2

Para que las corrientes sean iguales se debe cumplir la siguiente condición:
I Dn kn .18,49
 1
I Dp k P .15,21
Por lo que:
kn 15,21

k p 18,49
Teniendo en cuenta que la relación entre ambas constantes tecnológicas kn / kp vendrá

dada por:
 n .  Wn 
 
kn 2.tox  Ln 

k p  p .  Wp 
 
2.tox  Lp 
tenemos que:
 Wn 
 n  
kn
  Ln 
kp W 
 p  p 
 Lp 
Es decir:
15,21 500

18,49 W 
180 p 
 LP 
El transistor PMOS a diseñar deberá cumplir con la siguiente relación:
 WP 
   3,3768
 LP 
Con lo que obtenemos que:
Wp = 5,065 (m)

___________________________________________________________________________________
17) En la figura 1 se representa el diagrama de bloques de un sistema de alimentación fotovoltaico aislado
de la red. La salida del regulador de carga de las baterías proporciona una tensión continua estabilizada de
100 (V) y la carga es resistiva de un valor de 10 ().
Figura 1
El circuito del ondulador se representa en la figura 2 y las señales de control de los transistores en la
figura 3. Como se observa en la figura 3 los transistores Q1 y Q4 saturan de forma simultánea desde t=0
hasta t=tON en el intervalo de 0 a T/2, mientras que Q2 y Q3 saturan de forma simultánea desde t=T/2
hasta t=t’ON. A efectos simplificativos supondremos un modelo ideal de los transistores.
Contestar a las cuatro cuestiones siguientes.

Figura 2 Figura 3
1) Determinar el valor de catálogo de IDM (valor de pico) que deberán cumplir los transistores a
seleccionar para el circuito.
2) Determinar el valor de catálogo de ID (valor medio) que deberán cumplir los transistores a seleccionar
para el circuito.
3) Calcular el valor de catálogo de VDSM que deberán cumplir los transistores a seleccionar para el
circuito.
4) ¿Cuál es el valor máximo de potencia que puede disipar el resistor RL en el circuito?.
_____________________________________________________________________________________

1) Determinar el valor de catálogo de IDM (valor de pico) que deberán cumplir los
transistores a seleccionar para el circuito.
Las configuraciones del circuito en función del estado de los transistores son las
siguientes:
0 ≤ t ≤ T/2:
T/2 ≤ t ≤ T :
El valor de catálogo de la IDM de los transistores seleccionados deberá de cumplir la

siguiente desigualdad:

2) Determinar el valor de catálogo de ID (valor medio) que deberán cumplir los
transistores a seleccionar para el circuito.
El peor caso se producirá cuando los transistores conduzcan todo el semiperiodo:

3) Calcular el valor de catálogo de VDSM que deberán cumplir los transistores a
seleccionar para el circuito.
Las configuraciones del circuito en función del estado de los transistores son las
siguientes:
0 ≤ t ≤ T/2:
T/2 ≤ t ≤ T :
4) ¿Cuál es el valor máximo de potencia que puede disipar el resistor RL en el circuito?
La corriente que circula por la carga es la que muestra la figura siguiente:
La potencia que disipa la carga vendrá dada por: Reservados todos los derechos.
Siendo Ief el valor eficaz de la corriente y que viene dado por la expresión:
El valor de la intensidad eficaz al cuadrado vendrá dado por:

Con lo que la potencia disipada en la carga tendrá un valor:
También se podría haber resuelto considerando que la potencia que entrega la fuente
será igual a la potencia que disipa la carga dado que los transistores son ideales.

____________________________________________________________________________________
18) Dado el circuito de la figura en que v(t) = 325sin(100πt) (V), RL = 10 (Ω) y donde el tiristor T se
puede considerar ideal. Sabiendo que el ángulo de disparo del tiristor se puede situar entre 0o y 180o
contestar a las dos cuestiones siguientes.
1) Determinar los valores de catálogo de VDWM y de VRWM que deberá cumplir el tiristor a seleccionar
para el circuito.
2) Determinar el valor de catálogo de IFAV que deberá cumplir el tiristor a seleccionar para el circuito.
_____________________________________________________________________________________
1)
En este tipo de problemas con fuentes de tensión periódicas sinusoidales nos será mucho más

cómodo trabajar en función del ángulo α en lugar de trabajar en función del tiempo. Recordar la
relación:
Este circuito presenta tres configuraciones posibles en función del estado del tiristor y de la
polaridad de la tensión de la fuente:
- Semiperiodo positivo de la fuente con el SCR en bloqueo directo: 0 ≤ α ≤ φ :
Siendo φ al ángulo de disparo del SCR.
Si el tiristor se puede considerar ideal se comportará como un interruptor abierto cuando esté en
el estado de bloqueo y como un interruptor cerrado cuando esté en el estado de conducción, por
lo que el circuito equivalente en este intervalo es el siguiente:

- Semiperiodo positivo de la fuente con el SCR conduciendo: φ ≤ α ≤ π :
- Semiperiodo negativo de la fuente con el SCR en bloqueo: π ≤ α ≤ 2π :

Como podemos deducir de los circuitos equivalentes anteriores, la tensión que soporta el tiristor
es la que proporciona la fuente cuando se encuentra en el estado de bloqueo, y es nula cuando se
encuentra en conducción.
Por lo tanto deberemos seleccionar un SCR cuyo valor de catálogo de tensión de pico máxima
directa de trabajo cumpla la relación:
VDWM > 325 (V)
Como podemos deducir también del análisis anterior, el valor de catálogo de tensión de pico
máxima inversa de trabajo del SCR debe cumplir la relación:
VRWM > 325 (V)
2)
Cuando el SCR bloquea la corriente por el circuito es nula, y cuando el SCR conduce, la
corriente de ánodo vendrá dada por:
La forma de onda de la corriente para un cierto ángulo de disparo φ se muestra como ejemplo en
la figura siguiente:

El valor medio de la corriente que circula por el tiristor vendrá dado por:
El valor medio máximo de la corriente que circula por el SCR vendrá dado para un ángulo de
disparo φ = 0o:
En este circuito, el valor máximo de la corriente vendrá dado por:
Por lo que el valor de la corriente media máxima que circularía por el SCR:
Por lo tanto deberemos seleccionar un SCR cuyo valor de catálogo del valor medio de corriente
máxima cumpla la desigualdad:
IFAV > 10,34 (A)

1) Dado el circuito de la figura en que los
transistores se modelizan con una VBE=0,8V, una
VCE=0,2V y una ganancia hFE(min)=40, y en que
se toman como niveles de tensión de entrada
Vi(1)=4V y Vi(0)=0V. Contestar a las cuatro
1) Función lógica que realiza la puerta.

2) Si la entrada A=”1” y la entrada B=”0”.
Determinar la corriente de colector del transistor
Q1.
3) Si la entrada A=”1” y B=”1”. Determinar la
corriente de colector del transistor Q1.
4) Calcular el valor de R que permite la
saturación de los transistores.
5) Supongamos que adoptamos un valor de R = 2200 () y tenemos en la entrada A=”0” y en la entrada
B=”1”. Determinar la máxima corriente que puede absorber la salida Y de la puerta sin que peligre la
saturación del transistor Q2.
_____________________________________________________________________________________
1)
1.1) Como vemos en el circuito, si uno de los dos transistores satura impondrá a la salida Y su
tensión colector-emisor de saturación de 0,2 V. Solamente tendremos un nivel alto en la salida

si los dos transistores cortan, por tanto la tabla de la verdad de la puerta queda de la siguiente
forma:
B A Y
0 0 1
0 1 0
1 0 0
1 1 0
Que corresponde a la función lógica NOR.
1.2) Si la entrada A = ”1” y la entrada B = “0” el transistor Q1 estará saturado y el transistor Q2

estará en corte, quedándonos el siguiente circuito equivalente:

La intensidad que circula por el colector del transistor Q1 es su intensidad de colector de
saturación, que es la misma que la que circula por la resistencia R1 y que vendrá dada por:
1.3) Si la entrada A = ”1” y la entrada B = “1” los dos transistores estarán saturados,
quedándonos por tanto el siguiente circuito equivalente:
La intensidad por la resistencia R1 será la misma que la del apartado anterior:
Esta intensidad se reparte por igual entre los dos transistores, con lo que solución vendrá dada
por:
1.4) Vamos a entrar ahora en un concepto muy importante, que es cómo determinar las
condiciones de diseño para que un transistor bipolar sature. Hay varias formas de enfocarlo,
nosotros lo analizaremos realizando un análisis de las intensidades del transistor.
Para ello establecernos lo que definiremos como la condición de saturación, que define la
condición que se debe cumplir en el transistor en un determinado circuito para que se encuentre
en el estado de saturación, y que es la siguiente:
Es decir, si suponemos al transistor en su zona activa y la corriente de colector en esa zona (que
vendrá dada por el producto de la ganancia β del transistor por la corriente de base) es mayor
que la corriente de colector de saturación, se deduce que el transistor no puede estar en la zona
activa, pues es sabido que la máxima corriente que puede circular por el colector de un
transistor es la corriente de saturación.
El límite entre las dos zonas de trabajo del transistor (activa y saturación) se dará cuando el
producto de la ganancia β del transistor por la corriente de base se iguale a la corriente de

colector de saturación, y en ese límite tan correcto es considerar que el transistor se encuentra en
la zona activa como considerar que el transistor se encuentra en la zona de saturación.
Deducimos por tanto que si se cumple la condición de saturación que hemos definido podemos
considerar que el transistor está saturado. La elección del valor de la ganancia β mínima viene
dado porque ese valor es el caso más desfavorable del valor de la ganancia que puede presentar
el transistor para cumplir la desigualdad.
Por tanto, la intensidad de base necesaria para que el transistor sature vendrá dada por:
El peor caso para que se cumpla la desigualdad es el caso en que la intensidad de colector sea
máxima, esto se produce como hemos visto en los apartados anteriores cuando sólo a una de las
dos entradas se aplica un nivel alto, es decir, cuando toma un valor de 48 (mA).

El circuito de base de los transistores queda de la siguiente forma:
Luego la intensidad de base vendría dada por:
Quedando finalmente la desigualdad como:
Y podemos obtener el valor de la resistencia pedido:
1.5) Si la entrada A = ”0” y la entrada B = “1” y la puerta absorbe corriente por su terminal de
salida tenemos el siguiente circuito equivalente:
Por tanto la corriente de colector del transistor vendrá dada por:
Con lo que la condición de saturación:
Queda como:

De aquí podemos determinar la corriente que puede absorber la salida:
Es decir, para el valor de la resistencia de base R adoptada de 2200 (Ω):
(mA)
Este dato viene expresado en los catálogos de las puertas como IOL(máx), y su valor indica la
máxima corriente que puede absorber una puerta por su terminal de salida cuando su salida se
encuentra a nivel bajo.
A partir de este valor y el valor de catálogo IIL(máx), que es el máximo valor de corriente que
puede circular por la entrada de una puerta cuando se le aplica a dicha entrada un nivel bajo, se
define el FAN-OUT estático de una familia lógica, que es el máximo número de puertas N que
se pueden conectar al terminal de salida de una puerta, tal como se indica por ejemplo en la
figura siguiente:

5

2) La siguiente figura presenta una puerta
lógica de tecnología TTL estandar con dos
entradas (A y B) y una salida (Y).
Si un transistor está en condiciones de
conducir lo hace saturado con una
VBE=0,8V y una VCE=0,2V. Los diodos en
conducción presentan una caida de tensión
de V = 0,6 V.
Los niveles de tensión de entrada
esperados son VIH=5V y VIL=0V.
Contestar a las siguientes preguntas.
1) Función lógica de la puerta.

2) Tensión de salida de nivel bajo.
3) ¿La tensión de salida de nivel alto como máximo será de valor?
4) ¿Qué tensión habrá en la base del transistor Q5 respecto a GND cuando la salida esté
a nivel bajo?
5) ¿Para qué función son incluidos los diodos D2 y D3 en las entradas A y B?

1)
Si aplicamos a alguna de las entradas un nivel bajo, por ejemplo en la entrada A:
El transistor Q2 se encontrará en corte, ya que los 0,2 V que pueden imponer el transistor Q1
a la base de Q2 son insuficientes para que pueda saturar el transistor Q2, con lo que queda
confirmado que si llevamos una entrada a masa, la A o la B, los transistores Q2 o Q3 se
encontrarán en el estado de corte.

Por tanto, si aplicamos un nivel bajo en las dos entradas A y B, Q2 y Q3 quedarán cortados,
con lo que Q5 conducirá y Q6 estará en corte, pues no llega corriente al terminal de base de
Q6. En la salida Y tendremos por tanto un nivel alto.
De forma resumida:
A=0 y B=0
Q2 y Q3 OFF
Y=1
Si aplicamos a alguna de las entradas un nivel alto, por ejemplo a la entrada A:
Los transistores Q2 y Q6 saturarán e impondrán en la base de Q5 una tensión de 1 (V),

insuficiente para que sature el transistor Q5 y conduzca el diodo D1, por lo que la salida se
encuentra a nivel bajo sin que existan caminos directos a masa.
De forma resumida:
Por lo que podemos completar la tabla de la verdad de la puerta:
Que se corresponde con la función lógica NOR.
2) La tensión de salida a nivel bajo viene impuesta por el transistor Q6 cuando se encuentra
saturado, por lo que será de 0,2 (V)
3) La condición más restrictiva para la tensión de salida a nivel alto viene dada por el
circuito de base del transistor Q5:
Si recorremos la malla indicada en la figura siguiente:

Tenemos que VY viene dada por :
Por lo que la tensión de salida como máximo podría presentar un valor de 3,6 V si la
caída de tensión en la resistencia R fuera despreciable.
Esto lo podemos escribir de una forma más compacta como:
4) La tensión en la base de Q5 cuando la salida se encuentre a nivel bajo la hemos

analizado en el primer apartado, y tenía un valor de 1 (V).

5) La función de los diodos D2 y D3 es evitar que queden aplicadas tensiones negativas
a la entrada de la puerta.

Dado el circuito de la figura:
1) Deducir la función lógica que realiza.
2) Realice la tabla de la verdad señalando el estado

de los transistores.
SUSTRATO COMÚN VT IDÉNTICA PARA T1N Y T2N

1)
BLOQUE PMOS: YAB
BLOQUE NMOS: Y  A.B Y  A.B
2)
B A T1N T1P T2N T2P Y

0 0 OFF ON OFF ON 1
0 1 ON OFF OFF ON 1
1 0 OFF ON ON OFF 1
1 1 0N OFF ON OFF 0

3) El cuerpo de la figura está fabricado con un
material de resistividad 1,6.10-3 .cm, con dos
partes bien diferenciadas. Una parte cilíndrica cuyo
diámetro es de 0,5 mm y cuya longitud es de 4 cm,
y otra parte rectangular que presenta las siguientes
dimensiones: a = 14 cm, b = 0,2 cm y c = 0,1 cm.
1) Determinar la resistencia del cuerpo.

2) Si la densidad de corriente máxima de dicho material es de 100 A/cm 2. ¿Cuál puede ser la tensión
máxima aplicable por el generador V?
3) Se sustituye la parte cilíndrica del cuerpo por otra de idénticas dimensiones pero de diferente material,
si se le aplica una diferencia de potencial de 1 V al cuerpo, la intensidad que circula es de 0,2 A.
Determinar la resistividad del nuevo material.
4) Si la intensidad de campo eléctrico máxima que puede tener aplicada la nueva parte cilíndrica del
cuerpo es de 500 V/m, determinar la tensión máxima V que puede tomar el generador.

_____________________________________________________________________________________
1) ¿RT?:
2) JMAX = 100 (A/cm2) ; ¿VMAX generador?
La sección mínima la presenta la parte 1, por lo que:
3) V = 1(V); I = 0,2 (A): ¿ρ?
4) EMAX1 = 500 (V/m): ¿VMAX generador?
Pero debemos comprobar la limitación que presenta la parte 2 del cuerpo: JMAX = 100 (A/cm2)

4) Dado el circuito de la figura, en el que los 4
resistores son de 100 k cada uno y del mismo
tipo, contestar a las 3 cuestiones siguientes.
1) La lectura del amperímetro suponiendo efectos

parásitos despreciables.
2) Si la lectura del amperímetro es de 73 A,

determinar el tipo de pérdidas y su valor para cada
resistor.
3) Determinar la frecuencia máxima de trabajo de
dicho componente.
1)
2) IA = 73

Dado que la intensidad que indica el amperímetro es menor que la intensidad que indicaría si los
resistores fueran ideales, podemos deducir que las pérdidas son de tipo inductivo, dado que
provocan un aumento de la impedancia, por tanto:
3)


Wuolah Free 0TOTS JUNTS

Cargado por

Información del documento

Descripción original:

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Wuolah Free 0TOTS JUNTS

Cargado por

Copyright:

Formatos disponibles

0TOTS-JUNTS.

3º Grado en Ingeniería Electrónica Industrial y Automática

Escuela de Ingeniería de Barcelona Este (EEBE)

Reservados todos los derechos.

Reservados todos los derechos.

Reservados todos los derechos.

si lees esto me debes un besito

5) ¿Intensidad de fugas del cable?

si lees esto me debes un besito

Contestar a las cuatro cuestiones siguientes:

1) Calcular el punto de trabajo Q del transistor (VCEQ, ICQ).

2) Calcular el valor de la resistencia dinámica rπ y de la transconductancia gm del transistor.

4) Calcular el valor de pico a pico de la señal de salida Vout (tensión colector-emisor).

si lees esto me debes un besito

Reservados todos los derechos.

La señal de salida tendrá por tanto un valor de pico a pico de:

si lees esto me debes un besito

2) Calcular el valor de la resistencia dinámica rπ y de la transconductancia gm del transistor con

si lees esto me debes un besito

si lees esto me debes un besito

Reservados todos los derechos.

La señal de salida tendrá por tanto un valor de pico a pico de:

Contestar a las dos cuestiones siguientes:

2) Determinar la zona de trabajo del transistor.

Reservados todos los derechos.

si lees esto me debes un besito

si lees esto me debes un besito

Reservados todos los derechos.

1) Determinar el punto de trabajo del transistor.

2) Determinar la transconductancia del transistor

Reservados todos los derechos.

Comprobación zona activa:

si lees esto me debes un besito

Reservados todos los derechos.

La señal de salida tendrá por tanto un valor de pico a pico de:

1) ¿Cuántos equipos se encontrarán en funcionamiento después de 8000 horas?

Reservados todos los derechos.

si lees esto me debes un besito

Reservados todos los derechos.

si lees esto me debes un besito

si lees esto me debes un besito

Reservados todos los derechos.

Reservados todos los derechos.

Reservados todos los derechos.

- Aplicaremos el teorema de la superposición:

si lees esto me debes un besito

- Elimina el efecto de las corrientes de polarización.

si lees esto me debes un besito

2) Si el Op.Amp. presenta un PSRR = 90 dB, siendo el rizado presente en la tensión de alimentación de

Reservados todos los derechos.

si lees esto me debes un besito

Reservados todos los derechos.

2) Si V1 = 1 V y suponiendo ahora despreciable el efecto de VOS. Calcular el valor extremo

Reservados todos los derechos.

si lees esto me debes un besito

Para resolver este apartado aplicaremos el teorema de la superposición:

Reservados todos los derechos.

Existen en el mercado amplificadores operacionales cuya tensión de salida máxima alcanza

si lees esto me debes un besito

1) Calcular el valor de la corriente de

2) Determinar la corriente de colector

Reservados todos los derechos.

3) Determinar la tensión de salida Vo1