Del diagrama que se muestra en la siguiente figura, determinar las direcciones de todos los

puertos de E/S de las interfaces periféricas programables y hacer el mapa de memoria.

Dirección en Binario 8+4+2+1 Dirección en Dispositivo

23 22 21 20 23 22 21 20 23 22 21 20 23 22 21 20 Hexadecimal
A15A14A13A12 A11A10A9A8 A7 A6 A5 A4 A3 A2 A1 A0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000
… …
0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFF
0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 4000 Puerto1A (1)
0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 4001 Puerto1B
0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 4002 Puerto1C
0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 4003 /A15A14/A13
0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 6000 Puerto2A (2)
0 1 1 0 0 0 0 0 … 0 1 0 0 6004 Puerto2B
0 1 1 0 0 0 0 0 1 0 0 0 6008 Puerto2C
0 1 1 0 0 0 0 0 1 1 0 0 600C /A15A14A13
0 1 1 0 0 0 0 0 0 0 0 0 1 1 0 1 600D Sin
… dispositivo
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFF

Entradas–Selectoras del 74139 Salidas Dispositivo

G - A15 B - A14 A - A13 Y0 Y1 Y2 Y3
0 0 0 0 1 1 1

0 0 1 1 0 1 1
0 1 0 1 1 0 1 Puertos (1)
0 1 1 1 1 1 0 Puertos (2)
Ejercicio
BUS DE DATOS

U2
BUS DE DIRECCIONES 10 11
/RD 9 A0 D1 12
8 A1 D2 13
7 A2 D3 15
6 A3 D4 16
5 A4 D5 17
/WR 4 A5 D6 18
3 A6 D7 19
25 A7 D8
24 A8
21 A9
23 A10
2 A11
A15 A14 A13 A12
22
1 U 3A 27 G
2 12 20 W
13 74H C 10 26 C E1 6064
C E2

VC C _BAR

U1

10 11
9 A0 D0 12
8 A1 D1 13
5
1

U 4A U 4B U 4C 7 A2 D2 15
6 A3 D3 16
74H C 04 74H C 04 74H C 04 5 A4 D4 17
4 A5 D5 18
3 A6 D6 19
A7 D7
6

25
2

24 A8 1
21 A9 R EAD Y
23 A10
2 A11
A12
22
3 U 3B 27 OE
4 6 20 WE 2864
5 74H C 10 CE

VC C _BAR

Dirección en Binario 8+4+2+1 Dirección en Dispositivo

2 2 2 2
3 2 1 0
2 2 2 2
3 2 1 0
2 2 2 2
3 2 1 0
2 2 2 2
3 2 1 0
Hexadecimal
A15A14A13A12 A11A10A9A8 A7 A6 A5 A4 A3 A2 A1 A0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000 2864 (1)
… … /A15/A14/A13
0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFF
0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000
… …
1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 DFFF
1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 E000 6264
… A15A14A13
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFF
Determinar en el siguiente diagrama el rango de direcciones en el cual es seleccionada cada una de las
memorias, así como las terminales del microprocesador 8051. Que se deben conectar en los buses y
conexiones etiquetadas con signo de interrogación.

Dirección en Binario 8+4+2+1 Dirección en Dispositivo

23 22 21 20 23 22 21 20 23 22 21 20 23 22 21 20 Hexadecimal
A15A14A13A12 A11A10A9A8 A7 A6 A5 A4 A3 A2 A1 A0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000
… …
1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 BFFF
1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 C000 2816(1)
… … A15A14 /A13/A12/A11
1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 C7FF
1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 C800 2816(2)
… … A15A14 /A13/A12A11
1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 CFFF
1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 D000
… …
1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 DFFF
1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 E000 6116
… … A15A14 A13/A12/A11
1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 E7FF
1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 E800 6116
… … A15A14 A13/A12A11
1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 EFFF
1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 F000
…
1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 FFFF
 Tabla del 74138

Entradas - Selectoras Salidas

G1 A14 /A15G2 C A13 B-A12 A-A11 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

1 0 0 0 0 0 1 1 1 1 1 1 1

1 0 0 0 1 1 0 1 1 1 1 1 1

1 0 0 1 0 1 1 0 1 1 1 1 1

1 0 0 1 1 1 1 1 0 1 1 1 1

1 0 1 0 0 1 1 1 1 0 1 1 1

1 0 1 0 1 1 1 1 1 1 0 1 1

1 0 1 1 0 1 1 1 1 1 1 0 1

1 0 1 1 1 1 1 1 1 1 1 1 0
1100 0 c0
1100 1 c8
1110 0 e0
1110 1 e8
;******************************************************************************
; *
; Files required: P18F4550.INC *
; *
;******************************************************************************

LIST P=18F4550, F=INHX32 ;directive to define processor

#include <P18F4550.INC> ;processor specific variable definitions

;******************************************************************************
RESUL EQU 0X00
VAR1 EQU 0X01
VAR2 EQU 0X02
SELECT EQU 0X03
;******************************************************************************
RESET_VECTOR ORG 0
goto Main
ORG 0x1000
Main
CALL CFGPTOS

INICIO
CALL MENU
CLRF PORTE
CLRF PORTA
CLRF PORTC
GOTO INICIO
;********************************************************************
MENU
MOVFF PORTE,SELECT
MOVFF PORTA,VAR1
MOVFF PORTC,VAR2

SUM
MOVLW 0X01 ; ASIGNA VALOR DE 1 A W
CPFSEQ SELECT ;compara W con SELECT, si es igual salta
CALL MULT ; llama la sig. surrutina
MOVF VAR1,W ; si fuera una variable aux
ADDWF VAR2,W ; var2 se va a sumar, a w
MOVWF RESUL ; resul va a tener el valor de w
MOVWF LATD
RETURN

MULT

MOVLW 0X02 ; ASIGNA VALOR DE 2 A W

CPFSEQ SELECT ; la siguiente intruccion
CALL REST ; llama la sig. surrutina
MOVF VAR1,W ;w va a tomar lo que tiene var1
MULWF VAR2 ; a w se le multiplica var2
MOVFF PRODL,RESUL ;
MOVWF LATD
RETURN

REST

MOVLW 0X03
CPFSEQ SELECT
CALL AND
MOVF VAR1,W ; w va a tomar lo que tiene var1
SUBWF VAR2,W ;
MOVWF RESUL ;
MOVWF LATD
RETURN

AND

MOVLW 0X04
CPFSEQ SELECT
CALL OR
MOVF VAR1,W ; w va a tomar lo que tiene var1
ANDWF VAR2,W
MOVWF RESUL ;
MOVWF LATD
RETURN
OR
MOVLW 0X05
CPFSEQ SELECT
CALL XOR
MOVF VAR2,WREG ; w va a tomar lo que tiene var1
IORWF VAR1,WREG
 MOVWF RESUL
MOVWF LATD
RETURN

XOR
MOVLW 0X06
CPFSEQ SELECT
CALL NOT
OVF VAR2, W
XORWF VAR1, W ;
MOVWF RESUL ;
MOVWF LATD
RETURN

NOT

MOVLW 0X07
CPFSEQ SELECT
MOVF VAR1, WREG ;
NEGF WREG ;
MOVWF RESUL ;
RETURN
;********************************************************************
CFGPTOS
movlw 0x0F
movwf ADCON1
movlw 0x07
movwf CMCON
movlw 0x0F
movwf TRISA
movwf TRISC
movwf TRISE
movlw 0x00
movwf TRISD
movwf TRISB
return
;******************************************************************************
;End of program

END
1.- ¿Circuito encargado de seleccionar y habilitar a cada uno de los periféricos en el
espacio de memoria que le es asignado?

a) Microprocesador.
b) Microcontrolador.
c) Decodificador de direcciones.
d) Memoria
Respuesta correcta c
2.- ¿Arquitectura de computadora que utilizaban dispositivos de almacenamiento
físicamente separados para las instrucciones y para los datos?
a) Von Newmann
b) Harvard
Respuesta correcta b
3.- ¿La señal para la lectura de instrucciones almacenadas en EPROM o EEPROM
externa es?
a) La señal de /PSEN
b) La señal de /CS
c) La señal de /WR
d) La señal de /CE
Respuesta correcta a
4.- ¿La señal para escritura de datos en RAM externa es?
a) La señal de /WR
b) La señal de /CS
c) La señal de /PSEN
d) La señal de /RD
Respuesta correcta a
22.- ¿Componente que se puede utilizar para una comunicación con el exterior?
a) 8055
b) 74373
c) 8259
d) 8255
d) 74139

Respuesta correcta d

23- ¿Cuántos puertos tiene el componente 8255?

a) Puerto 1, 2, 3 y 4
b) Puerto a, b, c, d
c) Puerto a, b, c
d) Puerto 0,1, 2 y 3

Respuesta correcta c
Memoria dinámica debemos constantemente cargar por medio de controlador de memoria

Arquitectura Von newman cada vez que se hacía programa alambrado. No necesita cableando
con cada programa. Arquitectura de programa almacenado .Sus partes CPU, memoria principal,
periféricos de entrada salida básica.

Bus líneas que interconectan cada bloque

Arquitectura Harvard trae datos e instrucciones de memoria de forma simultanea

Trabaja con dos tipos de memorias a través de dos grupos de canales

RAM Memoria dispositivo que guarda la información puede leer y escribir escritura.

DRAM Dinámicas son dispositivos que requieren restaurar la información para evitar pérdidas.

DDR4 SDRAM

son memorias que están montadas en un encapsulado DIMM de

288 pines. A pesar de que la frecuencia aumenta de forma considerable, estas memorias son aún
más eficientes, ya que trabajan a 1,35 V en PC de escritorio y a 1,05 en los casos de portátiles.
Las versiones más potentes de hasta 4600 MHz trabajan a 1,45 V.
Otra de las novedades que implementan las DDR4, es que son capaces de funcionar en triple y
cuádruple canal (Triple Channel y Quad Channel). Además, ya tenemos posibilidad de montar
módulo de hasta 16 y 32 GB en un solo encapsulado.

De igual forma, estas memorias se dividen en 4 tipos distintos en función de su uso:

DDR4: son las que se utilizan en los equipos de escritorio, vienen en un módulo DIMM de 288
contactos y operan a voltajes de entre 1,35 y 1,2 V.

DDR4L: Estas memorias están diseñadas para portátiles y servidores y están montadas en
unmódulo So-DIMM a 1,2 V.

DDR4U: Al igual que ocurre con las anteriores, se utilizan para servidores fundamentalmente
ytambién operan a 1,2 V. Su uso es escaso y están más extendidas las DDR4L.

LPDDR4: Están diseñadas para dispositivos móviles y trabajan a 1,1 o 1,05 V, aunque son menos
veloces que las DDR4 de escritorio como es normal. Trabajan a unos 1600 MHz, aunque también
existe otra versión llamada LPDDR4E que alcanza los 2133 MHz.