TP 10_Resumen Biestables – Flip Flops

Biestable R-S con compuerta NOR:

Posee 2 entradas R (Reset) que se activa con un 1, y S (set) que se activa con un 0. Si ambas
salidas están en 1 el circuito no funciona. Y si ambas salidas están en 0 entra en estado de
memoria.

Biestable R-S con compuerta NAND:

Este se creó para resolver el problema de las dos entras en 1 del biestable anterior. Se
compone por las mismas salidas solo que ahora las dos entradas en 1 corresponden a la
memoria, y R se activa con 0 y S se activa con 1.

Latch R-S:

Este posee tres entradas R (Reset), S (set) y E (Enable). R y S se activan con un 1 pero no
importa cual este activa, si E no se activa (con un 1) no va a haber cambios en el circuito. E
permite habilitar o inhibir las acciones del resto de entradas.

Latch D:

Este posee las mismas entradas que el anterior pero se le agrega una nueva que es la D que
determina el valor de R y S. Es decir, cuando E esta activa la salida Q toma el valor de D, y
cuando esta desactiva la salida permanece en su estado anterior.

Flip Flop S-R:

Se asemeja al latch R-S excepto en que el circuito sólo responde a sus entradas el flanco
ascendente o descendente de la señal de reloj. En ausencia de la transición de reloj el Flip-flop
permanece en su modo de memoria.

Flip Flop D:

Su comportamiento es similar al del latch D, la salida del Flip-flop tipo D se igualará a la

entrada en el instante en el que se produzca el flanco ascendente o descendente (según el tipo
de Flip-flop) de la señal de reloj (CLK).

Flip-Flop JK:

Este se creó para resolver el problema de tener una salida sin usar cuando ambas entradas
están activas a la vez. Se comporta como un Flip-Flop R-S. La J equivale a la S y la K a la R.
Cuando ambas entradas están en 1 la salida cambia al estado opuesto del que estaba.

Flip-Flop T:

Tiene una única entrada T. Es igual que el Flip-Flop JK pero con sus entradas unidas. Si T está
en 0 es memoria, y si está en 1 el dispositivo cambia de estado (bascula).