Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Área personal - Mis cursos - IS603-1700-3-2021-653814 - TEMA 2: ESTRUCTURAS DE INTERCONEXIÓN - EXAMEN I UNIDAD III PAC 2021 IS-603 SECCIÓN 1700
IS603-1700-3-2021-
653814
1700-ARQUITECTURA DE COMPUTADORES
Participantes
TEMA 1: CONCEPTOS
INTRODUCTORIOS
21 22 23 24
Pregunta 1
TEMA 2: ESTRUCTURAS DE
Mostrar una página cada vez
INTERCONEXIÓN
Correcta Se puntúa 3 sobre 3 Marcar pregunta
Finalizar revisión
Área personal
El bus PCI Utiliza temporización asíncrona y un esquema de arbitraje centralizado.
Inicio del sitio
Calendario
Seleccione una:
Archivos privados
Verdadero
Mis cursos
Falso
FS200-0901-3-2020-
503927
Es síncrono
DQ102-0700-3-2021- La respuesta correcta es 'Falso'
685910
IS912-2000-3-2021-
653831
IS902-1900-3-2021-
653826
Pregunta 2
Verdadero
Falso
Pregunta 3
Verdadero
Falso
Pregunta 4
La Arquitectura del Conjunto de Instrucciones (ISA), es la interface entre el hardware y el software de alto nivel.
Seleccione una:
Verdadero
Falso
Pregunta 5
Seleccione una:
Verdadero
Falso
Pregunta 6
El ancho del bus de direcciones determina la máxima capacidad de memoria posible en el sistema.
Seleccione una:
Verdadero
Falso
Su respuesta es correcta.
La respuesta correcta es 'Verdadero'
Pregunta 7
Verdadero
Falso
Es la arquitectura
La respuesta correcta es 'Falso'
Pregunta 8
Seleccione una:
Verdadero
Falso
Son opcionales
La respuesta correcta es 'Falso'
Pregunta 9
Interconectando muchas puertas lógicas que controlan el flujo de los datos, podemos construir una computadora.
Seleccione una:
Verdadero
Falso
Pregunta 10
En la programación en hardware, para implementar un nuevo conjunto de instrucciones, el programador simplemente necesita un nuevo conjunto de señales de
control.
Seleccione una:
Verdadero
Falso
Pregunta 11
¿Cuál es el tiempo en nanosegundos requerido para transferir 1 MB desde el bus PCI hasta la memoria SDRAM, despreciar el retardo provocado por los interfaces de
bus (Host Bridge) en este caso.
a. 8.76 x 106
b. 7.51x106
c. 1.25x106
d. 4.38x106
Respuesta correcta
La respuesta correcta es:
8.76 x 106
Pregunta 12
a. Transistores
b. Tubos al vacío
d. Relevadores Electromagnéticos
Respuesta correcta
La respuesta correcta es:
Tubos al vacío y magnética
Pregunta 13
Un microprocesador tiene una instrucción de incremento de memoria directo que suma 1 al valor almacenado en una posición de memoria. La instrucción tiene cinco etapas: Búsqueda de la instrucción
de (8 ciclos de reloj), calculo de la dirección del operando (6 ciclos de reloj), Búsqueda del operando (6 ciclos de reloj), suma de 1 al operando (6 ciclos de reloj), y
almacenar el operando (6 ciclos de reloj). Cuantos ciclos de reloj requiere la instrucción al insertar un 1 ciclo de reloj de espera en cada operación de lectura o
escritura?
a. 24
b. 36
c. 40
d. 32
Respuesta correcta
La respuesta correcta es:
36
Pregunta 14
Disponemos de un computador con un bus de E/S que utiliza un protocolo de arbitraje Daisy Chaining. Existen cuatro (4) dispositivos periféricos conectados D1, D2, D3
y D4, siendo el dispositivo D1 el más cercano al árbitro y D4 el más alejado. En un determinado instante de tiempo D4 solicita el bus, 4 ns después lo solicita D2 y 4 ns
más tarde lo hace D1. Si las señales tardan 2 ns entre cada dispositivo. Qué dispositivo se hará con el control del bus y en qué instante de tiempo?
a. D1 en 60 ns
b. D4 en 6 ns
c. D3 en 18 ns
d. D2 en 6 ns
Respuesta correcta
La respuesta correcta es:
D2 en 6 ns
Pregunta 15
La siguiente Figura muestra el ciclo de lectura con sus señales y pasos para un protocolo de un determinado bus. Si la frecuencia de reloj es de 100 MHz, ¿cuál es el ancho de banda
alcanzado?
a. 66.66 MB/s
b. 133.32 MB/s
c. 266.66 MB/s
d. 33.33 MB/s
Respuesta correcta
La respuesta correcta es:
66.66 MB/s
Pregunta 16
Este método de arbitraje puede utilizar uno de cuatro protocolos para definir la prioridad de los dispositivos conectados al bus:
b. Centralizado Paralelo
d. Descentralizado
Respuesta correcta
La respuesta correcta es:
Centralizado Paralelo
Pregunta 17
La siguiente Figura muestra el ciclo de lectura con sus señales y pasos para un protocolo de un determinado bus. Si el ancho de banda es 600 MB/s. ¿Cuanto tiempo se
necesita para transferir 300 GB?
a. 536.87 segundos
b. 54.12 segundos
c. 218.43 segundos
d. 109.21 segundos
Respuesta correcta
La respuesta correcta es:
536.87 segundos
Pregunta 18
Es un ejemplo de Arquitectura:
a.
Interface entre la computadora y periféricos
b. Señales de control.
Respuesta correcta
La respuesta correcta es:
Pregunta 19
Si las instrucciones y operandos son 32 bits y conectamos entre el procesador y memoria un bus de 8 bits. Cuántos accesos a memoria se tendrán que realizar para
transferir un dato?
a. 2
b. 4
c. 8
d. 32
Respuesta correcta
La respuesta correcta es:
4
Pregunta 20
a. Decodificación de la instrucción
b. Búsqueda operandos
d. Búsqueda de instrucción
Respuesta correcta
La respuesta correcta es:
Decodificación de la instrucción
Pregunta 21
a. Decodificación
c. Ejecución
d. Búsqueda
Respuesta correcta
La respuesta correcta es:
Búsqueda
Pregunta 22
En la jerarquía de buses del sistema representado en la Figura, el número de dispositivos SCSI que se pueden conectar es:
a. 4
b. 8
c. 16
d. 2
Respuesta correcta
La respuesta correcta es:
4
Pregunta 23
c. Memoria Caché
Respuesta correcta
La respuesta correcta es:
Unidad de Control Microprogramada
Pregunta 24
Si la frecuencia del bus es de 200 MHZ y el ancho de banda es de 1600 MB/s. El número de líneas del bus de datos es:
a. 24
b. 32
c. 8
d. 64
Respuesta incorrecta.
La respuesta correcta es:
64
Finalizar revisión
Blog DEGT Repositorio T'zibal naah Dirección Ejecutiva de Gestión de Tecnología Ciudad Universitaria
Campus Virtual Derechos Reservados 2020 Universidad Nacional Autónoma de Honduras - UNAH