Documentos de Académico
Documentos de Profesional
Documentos de Cultura
EIE-449
“Demodulación en Frecuencia”
I. Introducción
Esta experiencia tiene por objetivo la aplicación y verificación de los conceptos de demodulación, a través
de señales moduladas en frecuencia mediante phase-locked loops (PLLs). Para tal efecto se deberá implementar
un diseño simple utilizando componentes semiconductores integrados.
El resto de este documento continúa con un resumen teórico del funcionamiento de los PLLs., donde
posteriormente, se incluye una descripción de los componentes y circuitos a utilizar. Finalmente, se entrega la
guía específica para confeccionar el pre-informe, realizar la experiencia y escribir el informe final.
Introducción
El PLL (phase locked loop) es un circuito electrónico de amplia aplicación en sistemas de comunicaciones. Su
función es identicar la frecuencia principal de una señal de entrada, generar un voltaje de salida proporcional a
esta frecuencia y, al mismo tiempo, generar una señal que oscila a la frecuencia principal de la señal de entrada.
En su forma analógica, consiste en un sistema de control en lazo cerrado que genera un voltaje proporcional al
error de fase, 𝑣𝑒 , entre la señal de entrada (𝑣𝑖 ) y la salida de un VCO local (𝑣𝑏 (𝑡)). Este voltaje es aplicado al
VCO con el objetivo de llevar el error de frecuencia a cero (ver Figura 1).
Entre las aplicaciones más conocidas de los PLL en comunicaciones se puede mencionar las siguientes:
Por su gran versatilidad, es común encontrar al PLL formando parte de sistemas tales como:
MODEMs.
Decodificadores de tono.
Receptores de FM, SCA.
Sincronizador de datos.
Detector de Fase
El detector de fase de un PLL normalmente opera amplificando y saturando cada una de las señales a comparar,
mediante un circuito como el mostrado en la Figura 2. Las señales 𝑣𝑖 (𝑡) y 𝑣𝑏 (𝑡) saturadas, denotadas por 𝑣̌𝑖 (𝑡)
y 𝑣̌𝑏 (𝑡), respectivamente, pueden expresarse como:
La salida del detector de fase, denominada 𝑣𝑝 (𝑡), se obtiene como el producto entre 𝑣̌𝑖 (𝑡) y 𝑣̌𝒃 (𝑡), es decir:
̌𝒑 (𝒕) ≜ 𝒗
𝒗 ̌𝒊 (𝒕)𝒗
̌𝒃 (𝒕) ( 3)
Dado que 𝑣̌𝑖 (𝑡) y 𝑣̌𝒃 (𝑡) son (prácticamente) ondas cuadradas. Este producto puede implementarse de manera
simple utilizando circuitos que operen binariamente (de manera semejante a una compuerta XOR).
La Figura 3 ilustra la generación de la señal 𝑣𝑝 (𝑡) para señales 𝑣̌𝑖 (𝑡) y 𝑣̌𝒃 (𝑡) de periodo T y desfase equivalente
a 𝜏[𝑠]. La relación entre la diferencia de fase en radianes y 𝜏 es:
𝝉
∆∅ = ∅𝒊 − ∅𝒃 = 𝟐𝝅 𝑻 [𝒓𝒂𝒅] ( 4)
En la Figura 3, se puede apreciar cómo el valor medio de 𝑣𝑝 (𝑡), que denominaremos 𝑣𝑝 (𝑡)1, queda determinado
por el retardo 𝜏 y por ende por el valor ∆∅ . Para valores de 𝜏 entre 0 y T/2, es decir, para ∅𝒊 − ∅𝒃 ∈ [0, 𝜋].
Figura 3.- Señales de compasión saturadas 𝑣̌𝑖 (𝑡), 𝑣̌𝒐 (𝑡) y resultado de su multiplicación, 𝑣𝑝 (𝑡). La diferencia de fase
∅𝒊 − ∅𝒃 = (𝜏⁄𝑇) ∗ 2𝜋 [𝑟𝑎𝑑] determina el valor medio de 𝑣𝑝 (𝑡), que viene dado por 𝐿(1 − 4𝜏/𝑇) para ∅𝒊 − ∅𝒃 ∈ [0, 𝜋].
𝑻⁄𝟐 − 𝝉 𝝉 ( 5)
𝒗𝒑 (𝒕) = 𝑳 [ − ]
𝑻⁄𝟐 𝑻⁄𝟐
𝟒𝝉 ( 6)
𝒗𝒑 (𝒕) = 𝑳 [𝟏 − ] , ∀ 𝝉 𝝐 [𝟎, 𝑻⁄𝟐]
𝑻
Equivalentemente,
La relación entre 𝑣𝑝 (𝑡) y ∅𝒊 − ∅𝒃 para valores de ∅𝒊 − ∅𝒃 dentro y fuera del rango [𝟎, 𝝅] como se muestra en
la Figura 4. En la Figura se observa 𝑣𝑝 (𝑡) es una función periódica del error de fase ∅𝒊 − ∅𝒃 .
1
Más precisamente, 𝑣𝑝 (𝑡) corresponde a la señal que se obtiene al remover de 𝑣𝑝 (𝑡) todas sus componentes
espectrales de frecuencia mayor que 2/𝑇 [𝐻𝑧]. Por esta razón escribimos 𝑣𝑝 (𝑡) como una señal que puede
variar en el tiempo.
Filtro Pasa-bajos
Sea 𝑔(𝑡) la respuesta a impulso del filtro pasa bajos. Si su respuesta en frecuencia rechaza las componentes de
doble frecuencia y superiores, entonces la tensión de error de fase viene dada por:
Donde ∗ denota convolución. Por lo tanto, 𝑣e (𝑡) “seguirá” al valor medio de 𝑣p (𝑡).
Suponiendo que la ganancia del amplificador de la Figura 1 es negativa y que la frecuencia del VCO local
aumenta al aumentar 𝑣𝑢 (𝑡), el PPL, al “engancharse”, logrará una diferencia de fase ∅𝒊 − ∅𝒃 que se mantiene
acotada y dentro de algún intervalo en que 𝑣𝑝 (𝑡) decrece linealmente con ∅𝒊 − ∅𝒃 . Dentro de cualquiera de
estos intervalos, si 𝑓𝑖 (𝑡) aumenta, el aumento de ∆∅ reducirá la tensión de error 𝑣𝑒 (𝑡), ocasionando un aumento
en la frecuencia a la salida del VCO local, lo que hace que ∅𝒊 − ∅𝒃 disminuya. Es esta acción correctiva lo que
permite que el PLL no sólo pueda engancharse a la frecuencia de 𝑣𝑖 (𝑡), sino que también seguir las variaciones
de frecuencia de 𝑣𝑖 (𝑡).
En el análisis sucesivo, consideraremos, sin pérdida de generalidad, que el PLL se encuentra enganchado en el
rango ∅𝒊 (𝑡) − ∅𝒃 (𝑡) 𝜖 [0, 𝜋]. En dicho rango, el valor medio de 𝑣𝑝 es igual a cero cuando ∅𝒊 (𝑡) − ∅𝒃 (𝑡) =
𝜋⁄2, es decir, en la mitad del intervalo de enganche. Esta situación, en la que 𝑣𝑖 (𝑡) y 𝑣𝑏 (𝑡) están en cuadratura,
es la condición de enganche ideal del PLL. Resulta conveniente definir el error de fase respecto de este punto
de operación como:
Donde,
𝟐𝑳 (12)
𝑲𝒅 ≜ [𝑽⁄𝒓𝒂𝒅]
𝝅
Con 𝐾𝑑 definido como la ganancia del detector de fase. Sustituyendo en (8), obtenemos:
Donde -A es la ganancia del amplificador. Por otro lado, la frecuencia instantánea a la salida del VCO local
está dada por:
Donde 𝐾0 corresponde a la sensibilidad del VCO local, medido en [rad/(s ∙ V)], y 𝜔0 a la frecuencia de la
oscilación libre del mismo dispositivo.
Para expresar ∅𝑏 en términos de 𝑣u, supóngase que 𝑣e (𝑡) = 𝑉𝑏 cos(𝝎𝟎 𝑡 + ∅𝒃 (𝑡)). La frecuencia instantánea
de 𝑣b (𝑡), en [𝑟𝑎𝑑/𝑠], corresponde a la rapidez de cambio del argumento del coseno en la expresión anterior,
es decir,
Por lo tanto,
𝒕 (16)
∅𝒃 (𝒕) = ∫ (𝝎𝒃 (𝒙) − 𝝎𝟎 (𝒙))𝒅𝒙
𝟎
𝒕 (17)
𝝍𝒊 (𝒕) = ∫ (𝝎𝒊 (𝒙) − 𝝎𝟎 (𝒙))𝒅𝒙
𝟎
𝒕 (18)
∅𝒃 (𝒕) = 𝑲𝟎 ∫ 𝒗𝐮 (𝒕)𝒅𝒙
𝟎
𝟏 (19)
𝚽𝒃 (𝒔) = 𝑨𝑲𝟎 𝑲𝒅 𝑮(𝒔)(𝝍𝒊 (𝒔) − 𝚽𝒃 )
𝒔
Donde las mayúsculos representan las transformadas de Laplace de las funcionas respectivas.
La ecuación anterior releva que la relación entre las fases de entrada y las tensiones al interior del lazo PLL
puede representarse mediante el diagrama de bloques de la Figura 5.
Figura 5.- PLL visto como un sistema de control integrativo en lazo cerrado, con la frecuencia
de la señal de entrada, 𝝎𝒊 (𝑡) [𝑟𝑎𝑑/𝑠], como referencia.
Donde,
𝑲𝒗 ≜ 𝑲𝟎 𝑨𝑲𝒅 (21)
Es la ganancia total del lazo (para corriente continua). A partir de (20) es posible analizar el comportamiento
estacionario del error de fase frente a distintas variaciones en la señal de referencia 𝒗𝐢 (𝒕).
En este caso, la fase de entrada salta de un valor inicial 𝜓𝑖1 a un valor final 𝜓𝑖2 en t = 0. Tenemos que Ψ𝑖 (𝑠) =
𝜓𝑖2 /𝑠. Luego, aplicando el Teorema del Valor Final a (20), se encuentra que el valor estacionario de ∆Φ (𝑡) es
en este caso:
En vista de (15), concluimos que para 𝜔𝑖 (𝑡) = 𝜔0 , con 𝜓𝑖 (𝑡) siendo cualquier valor constante, el error de fase
∆𝚽 (𝑡) en estado estacionario es cero y el PLL termina enganchado con 𝜔𝑏 (𝑡 → ∞) = 𝜔0 y Φ𝑏 (𝑡 → ∞) =
Φ𝑖 (𝑡) − 𝜋⁄2.
Escalón de Frecuencia
En este caso, la frecuencia de referencia salta de 𝑡 = 0 desde un valor 𝜔𝑖1 hasta 𝜔𝑖2 . Por lo tanto, a partir de
(16), Ψ𝑖 (𝑠) = [𝜔𝑖2 − 𝜔0 ]/𝑠 2. Aplicando el Teorema del Valor final a (20), se encuentra que el valor
estacionario de ∆Φ es en este caso:
𝝎𝒊𝟐 − 𝝎𝟎 (23)
∆𝚽 (𝒕 → ∞) = 𝐥𝐢𝐦 𝒔∆𝚽 =
𝒔→𝟎 𝑲𝒗
Donde hemos asumido que 𝐺(0) = 1, es decir, que el filtro pasa-bajos tiene ganancia unitaria a frecuencia cero.
Se deduce de (23) que el error de fase en estado estacionario puede reducirse aumentando la ganancia del lazo.
Además, deben recordar que para mantener el PLL enganchado es necesario que |∆Φ | < 𝜋⁄2.
Siendo el error de fase estacionario un valor constante, se deduce de (14) que 𝜔𝑏 (𝑡 → ∞) = 𝜔𝑖 (𝑡), es decir, si
el PLL se engancha, lo hace con error de frecuencia igual a cero.
A partir de (23), la tensión a la salida del filtro pasa-bajos en estado estacionario es:
𝑲𝒅 (24)
𝒗𝒆 (𝒕 → ∞) = [𝝎 − 𝝎𝟎 ]
𝑲𝒗 𝒊𝟐
Esto revela como el PLL puede ser utilizado para demodular señales de frecuencia modulada: la salida
del filtro pasa-bajos presenta una tensión proporcional a la desviación de frecuencia de 𝒗𝒊 (𝒕) respecto de
𝒗𝟎 . El PLL es además insensible a las variaciones de amplitud de la señal, lo que vuelve a la modulación y
demodulación de FM una técnica eficaz para reducir el ruido de amplitud.
Y su transformada de Laplace como ∆Ω𝑖 (𝑠) = 𝑠Ψ𝑖 (𝑠), obtenemos de (20) que:
Filtro Ideal
En este caso, el filtro pasa-bajos se comporta como una ganancia unitaria para toda frecuencia de interés. Dentro
de este rango, podemos aproximar 𝐺(𝑠) = 1. Note, sin embargo, que debe existir suficiente rechazo de la
componente de doble frecuencia a la salida del detector de fase (de lo contrario, 𝒗𝒆 (𝒕) tendría un ripple de alta
frecuencia que forzaría al VCO local a seguir las oscilaciones de 𝒗𝒑 (𝒕)). Con la sustitución de 𝐺(𝑠) = 1, (26)
toma la forma:
𝟏 (27)
𝑽𝒆 (𝒔) = ∆ (𝒔)
𝒔 + 𝑲𝒗 𝛀𝒊
Es decir, un sistema de primer orden. En la práctica, la implementación del filtro pasa-bajos dará lugar a un
𝐺(𝑠) que necesariamente variará con la frecuencia. El caso más simple corresponde a un filtro pasa-bajos de
primer orden.
Este filtro puede implementarse fácilmente como un filtro RC. En este caso:
𝟏 (28)
𝑮(𝒔) = , 𝒄𝒐𝒏 𝝉𝟏 = 𝑹𝟏 𝑪
𝟏 + 𝒔𝝉𝟏
𝟏⁄𝝉𝟏 (29)
𝑽𝒆 (𝒔) = ∆ (𝒔)
𝒔𝟐 + 𝒔/𝝉𝟏 + 𝑲𝒗 /𝝉𝟏 𝛀𝒊
𝐻(𝑠)
Donde:
(31a)
𝑲𝒗 𝑲𝒗
𝝎𝒏 = √ = √
𝝉𝟏 𝑹𝟏 𝑪
El valor de 𝜔𝑛 determina el ancho de banda del lazo cerrado y, por ende, su capacidad de responder rápidamente
a variaciones en la frecuencia de 𝑣𝑖 (𝑡). Por su parte, 𝝃 determina la estabilidad del lazo cerrado y, en particular,
el overshoot de la respuesta a escalón del sistema.
Note de (31) que con este filtro (tipo RC) no es posible escoger 𝜔𝑛 y 𝜉 de manera independiente.
Rango de Enganche: Es la medida de la máxima desviación de frecuencia respeto a 𝝎𝒐 para la cual el PLL,
una vez enclavado, permanece enganchado frente a variaciones lentas de la frecuencia de entrada.
El rango de enganche, 𝝎𝓵 [𝒓𝒂𝒅/𝒔], es tal que, para que 𝜔𝒊 = 𝜔0 + 𝝎𝓵, el valor del error de fase ∆∅ en estado
estacionario es igual 𝜋⁄2 (para 𝜔𝒊 = 𝜔0 + 𝝎𝓵 el error estacionario es − 𝜋⁄2).
𝑲𝒗 (33)
𝒇𝓵 = [𝑯𝒛]
𝟒
Como se puede apreciar, el rango de enganche depende sólo de la ganancia total del lazo a frecuencia cero.
PLL LM565/NE565
𝒇𝒄 = 𝟏𝟎𝟎[𝑲𝑯𝒛] (34)
∆𝒇 = 𝟐𝟓 [𝑲𝑯𝒛] (35)
La configuración interna del LM/NE 565 se muestra en la Figura 7. Según se puede observar, el LM 565 tiene
una conexión interna de tipo resistiva (𝑅𝑖𝑛 ) que junto con alguna configuración externa, elegida por el
diseñador, constituirá´ el filtro pasa bajos del lazo. Para este PLL, 𝑅𝑖𝑛 = 3,6 [Kohm]. Para esta experiencia no
se usará la resistencia R (junto al condensador C del pin 7).
La frecuencia de oscilación libre del VCO local, 𝑓0 , queda determinada por los componentes externos (𝑅0 , 𝐶0 )
de acuerdo a:
𝟏 (36)
𝒇𝟎 =
𝟑, 𝟕 ∙ 𝑹𝟎 𝑪𝟎
Para este caso se sugiere diseñar un circuito PLL con configuración de filtro simple para una frecuencia central
de 𝑓0 y coeficiente de amortiguamiento igual a 𝜉. Para calcular los componentes R y C y lograr la frecuencia de
oscilación libre del VCO local, se recurre a la fórmula dada por el fabricante (36):
𝟏 𝟎, 𝟑 (37)
𝒇𝟎 = ≃
𝟑, 𝟕 ∙ 𝑹𝟎 𝑪𝟎 𝑹𝟎 𝑪𝟎
Se sabe que 𝑅0 debe estar en el rango de 2 [Kohm] a 20 [Kohm]. Se puede elegir, por ejemplo: 𝑅0 =
10 [Kohm], lo que implica 𝐶0 = 0,8 [𝑛𝐹] o 𝐶0 = 1 [𝑛𝐹] con 𝑅0 = 8 [𝐾𝑜ℎ𝑚].
Ahora, para calcular el rango de enganche se usa la siguiente relación dada por el proveedor del circuito
integrado:
𝟖𝒇𝟎 (39)
𝒇𝓵 =
𝑽𝑪
En donde 𝑽𝑪 = 2𝑉𝑐𝑐 = 12 [𝑉]. Reemplazando los datos se llega a una frecuencia de enganche 𝑓ℓ =
26666,7 [𝐻𝑧]. Con esto se calcula el rango de enganche, determinado por: 2𝑓ℓ ≃ 53 [kHz]. Luego, se debe
lograr un coeficiente de amortiguamiento 𝜉 = 0,25. Se recurre a la relación:
𝟏 𝟏 (40)
𝝃= √
𝟐 𝑹𝟏 𝑪𝑲𝟎 𝑲𝑫
Evaluando para 𝑲𝟎 = 4,1 ∗ 𝑓0 = 164000 y 𝑲𝑫 = 0,68 se llega a la siguiente expresión, que en este caso
relaciona 𝑅𝑖𝑛 y 𝐶 (condensador de salida del pin 7, conectado a tierra):
Dado que 𝑅𝑖𝑛 es la impedancia de salida del pin 7, que es de 3 [KΩ], se obtiene 𝐶 = 10 [𝑛𝐹].
Ahora, con los parámetros determinados hasta el momento se puede calcular la frecuencia natural del lazo, 𝑓𝑛 ,
a partir de la ecuación siguiente:
(42)
𝟏 𝑲𝟎 𝑲𝑫
𝒇𝒏 = √
𝟐𝝅 𝑹𝟏 𝑪
En el laboratorio se evaluará el comportamiento del PLL integrado LM 565 utilizando para ello un módulo de
prueba, cuyo diagrama de bloques, junto al PLL, se muestra en la Figura 9.
El VCO externo (LM-566) permitirá´ también generar señales de FM que el PLL podrá demodular. Los bloques
“Circuito PLL” y “Circuito VCO Externo” corresponden a las configuraciones sugeridas por el fabricante y
deben polarizarse como se específica para cada uno de ellos. El circuito RC serie “Malla de adaptación” adapta
niveles de señal de los elementos y bloquea componentes continuas (¡no usar condensador electrolítico!).
Mediante el módulo de prueba será posible observar el rango de enganche y el rango de captura barriendo en
un rango de frecuencias mayor que el rango de enganche. El barrido debe ser lo suficientemente lento como
para dar un tiempo adecuado para la captura. En la práctica esto significa barrer a unos pocos [Hz], lo cual
dificultará observar las señales en el osciloscopio. Adicionalmente, al aplicar señales de frecuencia baja al
osciloscopio, deben acoplarse las entradas en modo DC, ya que el acoplo AC produce atenuaciones y desfases
significativos de las componentes de baja frecuencia. Los osciloscopios con retención de imagen facilitan el
trabajo. Utilizando el osciloscopio en modo X-Y, podrá obtenerse la característica de transferencia frecuencia-
voltaje de error del
PLL y medir así su comportamiento dinámico en frecuencia: rangos de enganche y captura. La Figura siguiente
muestra el resultado de realizar este tipo de conexión en un circuito simulado mediante Simulink.
Para determinar la respuesta voltaje de control del VCO vs. frecuencia de entrada (linealidad), es preferible
realizar mediciones estáticas: se varía paso a paso la frecuencia de entrada y en cada caso se mide el voltaje
continuo a la entrada del VCO.
Describa los siguientes conceptos asociados al PLL y explique el procedimiento para medirlos en una
eventual experiencia práctica:
- Rango de enganche.
- Rango de captura.
- Ancho de banda (-3[dB]).
- Respuesta a escalón de frecuencia.
Simule la configuración del conjunto VCO/PLL (modulador / demodulador) según se muestra en la imagen
a continuación (deben instalar el complemento Communications Toolbox) e inserte al sistema una señal
modulante de 10 [kHz], considerando el valor de frecuencia de portadora utilizada en la experiencia anterior,
junto a la constante de desviación que trabajaron en el mismo informe.
Analice y obtenga los parámetros correspondientes al rango de enganche y captura (utilizando la información
investigada en la pregunta 1, junto con la respuesta al escalón de frecuencia.
Explique de qué depende el nivel residual de la componente de doble frecuencia, de la característica del
filtro del lazo.
Simule el caso en que el objetivo del PLL es la recuperación de portadora. Para ello aplique una señal
sinusoidal de entrada sin modulación de frecuencia (en frecuencia de señal portadora), pero contaminada por
ruido aditivo. En este caso se debe comparar la señal de entrada al detector de fase con la señal que genera el
VCO del PLL. Esta última señal debería exhibir mucho menos ruido que la señal de entrada y debiera estar
enganchada en fase con ella.
Explique cómo diseñará el módulo de prueba y con qué criterio elegirá la resistencia R y el condensador C
de la Figura 8. Además, escoja valores para los componentes involucrados en el diseño de los módulos de VCO
y PLL respectivamente).
Arme el circuito PLL sin VCO externo, en configuración con filtro simple; aplique una sinusoide
directamente de un generador de señales a la entrada del circuito PLL y determine el rango de enganche y de
captura variando (paso a paso) la frecuencia de entrada.
a. Para determinar si el PLL está enganchado observe la señal de entrada y la salida del VCO del PLL.
Ambas señales deben tener la misma frecuencia; mientras ello no ocurra, no tiene sentido continuar.
b. Tome nota del desfase entre la señal de entrada y la salida del VCO y del cambio que este desfase sufre
al variar la frecuencia de entrada.
c. Observe además el residuo de componente de doble frecuencia presente en el pin 7 del PLL. Este se
debe a que el filtro pasa bajos no elimina completamente la doble frecuencia generada en el detector
de fase, particularmente si la frecuencia de entrada está cerca del límite inferior del rango de enganche.
e. Mida linealidad del PLL (voltaje continuo de salida del pin 7 vs. frecuencia de entrada al PLL).
Pruebe distintos valores de capacitores para evaluar cómo cambia la salida del VCO, producto del
cambio de la frecuencia de corte del filtro, analizando la reducción tanto de la estabilidad ante
transiente como del residuo de doble frecuencia.
Obs: Recuerde que para una visualización correcta de los puntos a) y b) usando el modo X-Y del
osciloscopio, es necesario barrer lentamente y acoplar las señales DC ya que los condensadores atenúan
y desfasan las señales a frecuencias tan bajas.
Aumente la frecuencia de modulación de la señal que entra al PLL y observe la señal demodulada. Cuando
se aumenta gradualmente la frecuencia de modulación del VCO externo se observará que a partir de algún valor
de frecuencia el voltaje alterno en el VCO del PLL (pin 7) comienza a crecer hasta alcanzar un máximo. Esto
es el “peak de resonancia” del lazo de control que constituye el PLL. Al seguir aumentando la frecuencia
modulante, la amplitud de la señal en el pin 7 comienza a decaer rápidamente. Cuando la amplitud de decae en
3[dB] respecto del valor a frecuencias muy bajas, se ha llegado a la frecuencia de corte y de ahí en adelante el
PLL seguirá cada vez menos la modulación de la señal de entrada.