EJERCICIOS DE DISEÑO CON L.T.R.

EJERCICIO No. 1:
Elegir e interconectar adecuadamente la plataforma de hardware que satisfaga la ejecución de la
siguiente sentencia en L.T.R.

LINEA 1: T1: A B, C D

Donde:
 T1 es una señal de tiempo provenientes de un contador Johnson
 A,B,C,D son registros de “n” bits

EJERCICIO No. 2:
Elegir e interconectar adecuadamente la plataforma de hardware que satisfaga la ejecución de
siguiente sentencia en L.T.R.

LINEA 1: T1: A B + C

Donde:
 T1 es una señal de tiempo provenientes de un contador Johnson
 A,B,C son registros de “n” bits
 Ejecute la suma aritmética en un ALU de “n” bits por operando

Nota;
 No olvide capturar un posible acarreo de salida

EJERCICIO No. 3:
Elegir e interconectar adecuadamente la plataforma de hardware que satisfaga la ejecución de
siguiente sentencia en L.T.R.

LINEA 1: T1: A  B xor C

LINEA 2: T2: D  E and F
LINEA 3: T3 B D

Donde:
 T1, T2,T3 son señales de tiempo provenientes de un contador Johnson
 A,B,C,D,E y F son registros de “n” bits
 Ejecute las operaciones lógicas pedidas en un solo ALU de “n” bits por operando
EJERCICIO No. 4:
Elegir el hardware necesario para que la siguiente sentencia en L.T.R. sea ejecutada
satisfactoriamente

LINEA 1 T1.(A =B) : C  D xor E

FRAGMENTACION:

T11: QA=B , TMP  A-B

T12.Q : C  D xor E

DONDE:
 A,B,C,D,E son registros de “n” bits
 T1 es una señal de tiempo proveniente de un contador JOHNSON
 Y la operación lógica “xor” debe ser ejecutada en un ALU

A D B E

0 1 0 1

S0 MUX 2X1 S0 MUX 2X1

OP1 OP2
CJ 1 CJ 2 T10
T1 T11 OP1-OP2 Bin
T12 OP1 xor OP2 0
RELOJ 1
A.L.U.

RELOJ 2
D Bout
RESULTADO

D C
EJERCICIO No. 5:
Elegir la plataforma de hardware y la electrónica discreta asociada, de tal forma que se puedan
implementar las siguientes sentencias en L.T.R. :

LINEA 1 T1 : A  B + M [IP]

Donde:
 A & B son registros de “n” bits
 IP es un registro de “k” bits
 T1 es una señal de tiempo asociada a un contador JOHNSON
 “M” es una memoria RAM de capacidad 2k X n
 Y la denotación M[IP] significa: el acceso a la celda existente dentro de la matriz de
información de “M” direccionada por IP (la cual funciona como variable Index)
 Que la operación “+” es una suma aritmética y debe desarrollarse en un ALU

IP

A0…..Ak-1
CS´
RAM 2K X n
RD/WR´
B
Do …D n-1

T0 OP1 OP2
T1 OPI+OP2 Cin 0 Volt
ALU
Contador
Johnson Cout R

CLK D
D A
Q
EJERCICIO No. 6:
Elegir la plataforma de hardware y la electrónica discreta asociada, de tal forma que se puedan
implementar las siguientes sentencias en L.T.R. :

LINEA 1 T1 : A  B and M [IP]

LINEA 2 T2: B  C or M [PC]

Donde:
 A, B, C son registros de “n” bits
 IP & PC son registros de “k” bits
 T1 & T2 son señales de tiempo asociada a un contador JOHNSON
 “M” es una memoria RAM de capacidad 2k X n
 Y la denotación M[IP,PC] significa: el acceso a la celda existente dentro de la matriz de
información de “M” direccionada por IP o PC (las cuales funcionan como variables Index)
 Las operaciones “and” & “or” deben ser ejecutadas por un mismo ALU