CIRCUITOS LÓGICOS DIGITALES (EL169)

Examen Final
Ciclo 2015-2

Profesor : Javier Barriga Hoyle, Kalun Lau Gan

Secciones : EL32, EL33, EL34
Duración : 170 minutos
Indicaciones :
• No se permite el uso de apuntes de clase, ni material de consulta.
• Pueden utilizar calculadora simple, NO PROGRAMABLE (NI CELULAR).
• Prohibido intercambiar materiales. Utilice solamente lapicero azul o negro.
• Resolver las preguntas de manera ordenada, clara y sin borrones. Justificar respuestas.

Pregunta 1: (4.0 puntos)

Marcar verdadero (V) o falso (F) para las siguientes preguntas. (0.5 puntos c/u)

1.1 Un contador con reloj en flanco negativo tiene la cuenta en descendente ( )

1.2 El 74LS193 es un contador que puedo configurarlo para que sea BCD. ( )
1.3 Si la entrada de reloj (CLK) es de 4KHz, el contador síncrono es más
rápido que un contador asíncrono. ( )
1.4 Un contador de 0 hasta 16, tiene un MOD17. ( )
1.5 Un conversor serie-paralelo es igual a un registro de desplazamiento. ( )
1.6 Una memoria Flash EEPROM 32KB posee 16 líneas de direcciones. ( )
1.7 En una MEF Mealy las entradas se sitúan en la transición. ( )
1.8 Un contador se comporta como un divisor de frecuencia. ( )

Pregunta 2: (4.0 puntos)

Desarrollar un contador binario tipo síncrono de cuatro bits de cuenta personalizada “→0, 2,
7, 3, 6, 1, 11, 5, 14” con entrada de CLK de flanco descendente y entrada asíncrona negativa
de RST, donde Q3 es el más significativo.

CONT_EF
Q0
Q1
Q2
Q3
RST

Tener en cuenta que al energizar el circuito y en RESET la cuenta debe de empezar en el

valor cero. Desarrollar la máquina de estados en modelo Moore (incluyendo la entrada de

1
RESET), la tabla de transiciones, obtención de las funciones lógicas de las entradas de los FFs
y su implementación empleando FFJK y compuertas lógicas básicas de hasta dos entradas.

2
3
Pregunta 3: (4.0 puntos)
El grupo de desarrollo del curso de Sistemas Digitales de UPC se encuentra desarrollando un
Microcontrolador basado en ARM y requiere el diseño de un dispositivo prescaler para la
entrada de reloj del MCU, mostrado a continuación:

PRESCALER_UPC MCU_UPC
F
I/O

SEL2
RST
SEL1
SEL0

Dicho dispositivo posee una entrada de reloj y una salida que representa un factor de división
de la entrada de reloj definido por tres entradas de selección y dada por la tabla, las opciones
NA no están disponibles. Desarrollar el circuito a detalle empleando circuitos MSI
combinacionales y secuenciales.

4
5
Pregunta 4: (4.0 puntos)
En el siguiente sistema digital basado en P. Determine el rango de direcciones de cada
módulo de para la cual se activan. Fundamente su respuesta.

CPU

A15 A B C E3 5V NOTA: A es el más

A14 E1 significativo
76 5 43 210 E2
A13
A12
A11
BUS DE DIRECCIONES
A0

ALE 4K x 8 ROM 4K x 8 ROM 4K x 8 RAM 4K x 8 RAM

módulo 3 CS módulo 2 CS módulo 1 CS módulo 0 CS
R/W' R R R/W' R/W'
DATOS DATOS DATOS DATOS

D7
BUS DE DATOS
D0

6
Pregunta 5: (4.0 puntos)
Dado el circuito secuencial de la figura, determine la secuencia de salida serie por QD si el
estado inicial de los F/F es QA=1, QB=0, QC=1 y QD=1. Considere a QA como más
significativo y que los bits se desplazan desde QA hacia QD. Fundamente su respuesta.

ES Registro de
desplazamiento

CK
QA QB QC QD

Salida
serie

7
ANEXO:

Datos importantes de los F/F.

Q Q(t+1) J K Q Q(t+1) T Q Q(t+1) D

0 0 0 X 0 0 0 0 0 0
0 1 1 X 0 1 1 0 1 1
1 0 X 1 1 0 1 1 0 0
1 1 X 0 1 1 0 1 1 1

Q(t+1) = J.Q' + K'.Q Q(t+1) = T.Q' + T'.Q Q(t+1) = D

Datos del Timer 555:

Tiempo de carga de T1: (0 voltios a 2/3 de Vcc): Periodo de oscilación T:

T1 = 1.1 (R1 + R2). C1 T = 0.693 (R1 + 2R2). C1
Tiempo de descarga T2: (2/3 a 1/3 de Vcc): Duty cycle (ciclo de trabajo):
T2 = 0.693 R2. C1 D = [(R1 + R2) / (R1 + 2R2)]100%
Tiempo de carga de T3: (1/3 Vcc a 2/3 de Vcc):
T3= 0.693 (R1 + R2). C1

Monterrico, 19 de noviembre de 2015