Documentos de Académico
Documentos de Profesional
Documentos de Cultura
ARQUICTECTURA DE COMPUTADORES
Introducción………………………………………………………………………………3
objetivos …………………………………………………………………………4
objetivo general……………………………………………………………………………5
objetivo específico…………………………………………………………………………5
Consolidado de los mapas conceptuales del enfoque funcional y estructural de una
computadora ___________________________________________________________
Consolidado de los ensayos descriptivos presentados, indicando el autor del aporte. ___7
Conclusiones------------------------------------------------------------------------------------------.9
referentes bibliográficos__________________________________________________ 10
INTRODUCCIÓN
3.1 Convertir los cuatro (4) últimos números de su identificación a binario y hexadecimal,
explicando el procedimiento.
11 10 9 8 7 6 5 4 3 2 1 0
1 ×2 +1 ×2 +1 ×2 +1 ×2 +1 ×2 +0 ×2 + 0× 2 + 1× 2 +1 ×2 +1× 2 + 0 ×2 +1× 2 =3997
3997 en Hexadecimal=F 9 D 16
3.2 Convertir los dos (2) primeros y los dos (2) últimos números de su identificación a
numeración binaria
y con ellos realizar las siguientes operaciones suma, resta y multiplicación explicando
el procedimiento.
10
EN BINARIO ES 1010
1×2^3 + 0x2^2 + 1×2^1 + 0x2^0 = 10
3 2 1 0
1 ×2 +0 ×2 +1 ×2 +0 ×2 =10
97 El binario para 97 es 1100001
Como cualquier otro número entero, el 97 puede ser escrito como la suma de
potencias elevados
a la potencia de 2, conocido como el código binario
1×2^6 + 1×2^5 + 0x2^4 + 0x2^3 + 0x2^2 + 0x2^1 + 1×2^0 = 97
6 5 4 3 2 1 0
1 ×2 +1 ×2 +0 ×2 + 0 ×2 +0 ×2 +0 ×2 +1 ×2 =97
Compuerta AND
Para la compuerta AND, La salida estará en estado alto de tal manera que solo si las
dos entradas se encuentran
+
en estado alto. Por esta razón podemos considerar que es una multiplicación binaria.
Operación Q=A.B
Compuerta OR
la compuerta OR, la salida estará en estado alto cuando cualquier entrada o ambas estén en
estado alto. De tal manera que sea una suma lógica.
Operación Q=A+B
Compuerta NAND
Para la compuerta NAND, cuando las dos entradas estén en estado alto la salida
Operación Q= (A.B)
NOR
En la compuerta NOR, cuando las dos entradas estén estado bajo la salida estará en estado alto.
La compuerta XOR Su salida estará en estado bajo cuando las dos entradas se encuentren en estado bajo o alto.
Al mismo tiempo podemos observar que entradas iguales es cero y diferentes es uno.
Operación Q= A.B+A.B
XNOR
Su salida de hecho estará en estado bajo cuando una de las dos entradas se encuentre en estado alto.
Operación Q=A.B+A.B
El estudiante elabora una tabla donde exprese en
forma clara y amplia los registros de un procesador
8086
Registro Tipo
Descripción
AX ada uno).
R
e
g
i
s
t
r
o
a
c
u
m
u
l
a
d
o
r
,
d
i
v
i
d
i
d
o
e
n
A
H
A
L
(
8
b
i
t
s
c
Es utilizado para aritmética. Por ejemplo,
operaciones que implican las i
entrad mayor parte de la
para
multi
plicar,
dividi
ry
traduc
ir
supon
en el
uso de
BX Registro base, dividido El BX
es conocido como el registro base ya que
en BH y BL.
registro de propósitos generales
que pueden ser u
para
direcc
ionam
iento
index
ado
CX Registro contador, dividido El CX
es conocido como el registro contador. Pue
en CH y CL. un valor para
controlar el
número de veces
que repite o un
valor para
corrimiento de
bits, hacia l
hacia la
izquierda.
DX Registro de datos, dividido El DX
es conocido como el registro de dato
en DH y DL.
operaciones
de
entrada/salida
requieren
su
u
opera
ciones
de
multi
plicac
ión y
divisi
ón
con
cif
supon
en al
DX y
al AX
trabaj
ando
juntos
.
SP Puntero de pila El apuntador de pila IP
(no se puede de 16 bits está asociado
subdividir). co SS y proporciona un
valor de desplazamiento
BP que s palabra actual que
Puntero base está siendo procesada en
(no se puede la pila. El registro BP de
16 bits facilita la
referencia de par
subdividir).
cuales son datos y direcciones
transmitidos vía lapid
SI Puntero índice El registro índice de 16
(no se puede bits es requerido por
subdividir). alguna operaciones con
cadenas (de caracteres).
En este co está asociado
con el registro DS. Los
DI procesadores posteriores
Puntero destino permiten el uso de un
(no se puede registro ampliado ESI.
El registro índice
destino también es
requerido
subdividir) operaciones con cadenas
de caracteres. En este con
está asociado con el
registro ES. Los
procesador posteriores
permiten el uso de un
registro ampliado EDI.
Conclusiones
La arquitectura de Neumann está inspirada en los actuales computadores.
La arquitectura de Harvard es más costosa y menos práctica
referencias bibliográficas