Universidad de Santiago de Chile - Facultad de Ingenierı́a

Departamento de Ingenierı́a Eléctrica

Ingenierı́a Ejecución en Electricidad
Sistemas Lógicos & Computadores
Profesor: Ricardo López Escobar.

1 Circuitos combinacionales tı́picos - Anexo

1.1 Sumadores básicos
Un semi-sumador admite dos dı́gitos binarios en sus entradas y genera dos dı́gitos binarios en sus salidas: un bit
de suma y un bit de acarreo.

Figure 1: Tabla de verdad y diagrama lógico del sem-sumador.

Las funciones lógicas que describen las salidas Cout y S a continuación:

Cout = A ⊕ B (1)

S = AB (2)
A partir de las ecuaciones 1 y 2, se puede desarrollar la implementación lógica del funcionamiento de un semi-
sumador. La salida de acarreo se produce mediante una puerta AND, siendo A y B sus dos entradas, y la salida de
la suma se obtiene mediante una puerta OR-exclusiva, como muestra la Figura .

Figure 2: Diagrama lógico de un semi-sumador.

1.2 Sumador completo

Un sumador acepta dos bits de entrada y un acarreo de entrada, y genera una salida de suma y un acarreo de salida.
El sumador completo tiene que sumar dos bits de entrada y un acarreo de entrada. Del semi-sumador sabemos
que la suma de los bits de entrada A y B es la operación OR-exclusiva de esas dos variables, A ⊕ B. Para sumar el
acarreo de entrada Cin a los bits de entrada, hay que aplicar de nuevo la operación OR-exclusiva, obteniéndose la
siguiente ecuación para la salida de suma del sumador completo:

S = (A ⊕ B) ⊕ C (3)

1
 Figure 3: Tabla de verdad y sı́mbolo lógico del sumador completo.

El acarreo de salida es 1 cuando las dos entradas de la primera puerta XOR están a 1 o cuando las dos entradas
de la segunda puerta XOR están a 1. Puede comprobar esto revisando la Tabla de verdad. El acarreo de salida del
sumador completo se obtiene por tanto del producto lógico (AND) de la entradas A y B, y del producto lógico de
A ⊕ B. y C . Después se aplica la operación OR a estos dos términos, como muestra la Ecuación 4. Esta función
se implementa y se combina con la lógica de la suma para formar un circuito sumador completo, como se muestra
en la Figura 4 y su correspondiente circuito lógico.

Cout = AB + (A ⊕ B) · Cin (4)

Figure 4: Dos semisumadores para formar un sumador completo.

Figure 5: Circuito lógico de un sumador completo (cada semi-sumador se representa por un área sombreada).

2
1.3 Sumador binario en paralelo
• Un único sumador completo es capaz de sumar dos números binarios de 1 bit y un acarreo de entrada.
• Para sumar números binarios de más de un bit, se tienen que utilizar sumadores completos adicionales.
Cuando se suman dos números binarios, cada columna genera un bit de suma y un 1 ó 0, correspondiente al
bit de acarreo, que se añade a la columna inmediata de la izquierda, como se muestra a continuación en la
figura 6 con dos números de 2 bits.

Figure 6: Suma de binarios de dos digitos.

Para sumar dos números binarios, se necesita un sumador completo por cada bit que tengan los números que se
quieren sumar. Ası́, para números de dos bits se necesitan dos sumadores, para números de cuatro bits hacen falta
cuatro sumadores, y ası́ sucesivamente.

Figure 7: Diagrama de bloques de un sumador paralelo de 2 bits básico utilizando dos sumadores completos.

1.4 Sumadores en paralelo de cuatro bits

• Un grupo de cuatro bits se denomina nibble.
• Un sumador básico en paralelo de 4 bits se implementa mediante cuatro sumadores completos.
• Los bits menos significativos (A1 y B1 ) de cada número que se suma, se introducen en el sumador completo
que está más a la derecha.

• Los bits de orden más alto se introducen sucesivamente en los siguientes sumadores, aplicando los bits más
significativos de cada número (A4 y B4 ) al sumador que está más a la izquierda.

3
 • La salida de acarreo de cada sumador se conecta a la entrada de acarreo del siguiente sumador de orden
superior. Estos acarreos se denominan acarreos internos.

Figure 8: Diagrama de bloques de un sumador de 4 bit en paralelo.

En la mayorı́a de las hojas de caracterı́sticas suministradas por los fabricantes (data sheet), se denomina C0
al acarreo de entrada del sumador del bit menos significativo; C4 , en el caso de cuatro bits, serı́a el acarreo de
salida del sumador del bit más significativo; Σ1 (LSB) hasta Σ4 ( MSB) son las sumas de salida. El sı́mbolo lógico
correspondiente se muestra en la Figura 9 junto a la descipcion de pines del circuito integrado modelo SN74283.

Figure 9: Sı́mbolo lógico de sumador en paralelo de 4 bits y diagrama de pines de circuito integrado SN74283.