CIRCUITOS DIGITALES I


MAQUINAS DE ESTADO

CAPITULO III
SINTESIS Y PRUEBA DE MÁQUINAS DE
ESTADO SINCRÓNICAS
Síntesis:
Compiladores Electrónicos. Se encargan de realizar
automáticamente la fase de síntesis, obteniendo y minimizando las
ecuaciones que realizan la máquina de estados.
✦ABEL de FutureNet
✦CUPL de Assited Technology.

Pruebas:
Simuladores. Aplican vectores de prueba en un ambiente simulado
del circuito en diagrama esquemático.

✦OrCAD de Hillsboro
✦X-BLOQX de Xilinx
✦Verilog HDL de Cadence Design Systems
 CLASES DE MAQUINAS SINCRÓNICAS.

✦CLASE 0: Máquinas combinacionales

✦CLASE 1: Máquinas de retardo
✦CLASE 2: Transición de estado directa y salida de estado
(máquinas sin entradas primarias)
✦CLASE 3: Transición de estado condicional y salida de
estado incondicional
✦CLASE 4: Transición de estado condicional y salida de
estado condicional
 MÁQUINAS CLASE 0: COMBINACIONALES

x
z
g(x,y) M f(x)

Z = f(X)
 EJEMPLO: MAQUINA CLASE 0

DESCRIPCION DE UNA MAQUINA CLASE 0

 EJEMPLO: MAQUINA CLASE 0

Para S1: Para S2:

E2 E2
1 1 1 1 1 1
E1 1 E1
E3 E3
S1 = E2E3 + E1E2 S2 = E1
 ASIGNACION DE ESTADOS
Es el proceso mediante el cual cada uno de los estados definidos en la máquina
reciben un código binario asignado. Este código puede ser arbitrario o predefinido
por el problema dependiendo del tipo de máquina de estados
DECLARACION DE ESTADOS
Es la definición del orden de las variables de estado presente. Usualmente estas
variables se denotan por las letra “y” en minúscula y al hacer la asignación de
estados también se declara el orden de las variables. Por ejemplo para cuatro
estados la declaración puede ser y1y2 o bien y2y1

MAPA DE ASIGNACIÓN DE ESTADOS

El Mapa de Asignación de Estado se obtiene de un Mapa de Karnaugh de dimensión reducida

donde las variables ingresadas son los estados para cada combinación de las variables de estado.
 TABLA DE EXCITACIÓN DE FLIP-FLOPS
La función vectorial de próximo estado g(x,y) está compuesta por un
conjunto de funciones combinacionales que dispondrán a la entrada
de los flip-flops, de la Memoria de Estados, los valores apropiados
para la transición al próximo estado con la llegada de la señal activa
del RELOJ. Para diseñar esta función vectorial se requiere conocer
cuáles son los valores de las entradas en los distintos tipos de FF
que producen transiciones de salida. Estos valores se tabulan en la
Tabla de Excitación de los Flip-Flops
 MÁQUINAS CLASE 1
MAQUINAS DE RETARDO

El próximo estado no depende del estado presente

 ESTRUCTURAS DE MÁQUINAS CLASE I

x Y y z
g(x) M f(y)

Reloj

x Y y
f(g(x)) M
z
Y=g(x) y
Reloj
z= f(y)
x Y y Entonces z=f(g(x))
z retardada un ciclo de reloj
M f(g(x))

Reloj
Ejemplo: Diagrama ASM. Máquina Clase I
 SELECCIÓN DE LA ESTRUCTURA

a) Memoria de salidas: El número de FF es igual al número de

salidas. No se requiere hacer asignación de estados puestos los FF
memorizan las salidas

x Y y
f(g(x)) M
z
Reloj

b) Memoria de entradas: El número de FF es igual al número

de salidas. No se requiere hacer asignación de estados
puestos los FF memorizan las salidas

x Y y z
M f(g(x))

Reloj
c) Memoria de estados: Se requiere hacer una asignación de estados y
es igual al número distinto de combinaciones de salida que están
presentes en el diagrama ASM de manera simultánea. La máxima
cantidad de variables de estado será el número de salida (pudiendo ser
menos).

x Y y z
g(x) M f(y)

Reloj

✦En la estructura de Memoria de Estados la asignación de estados es

arbitraria y siempre conviene asociarla con las salidas, es decir, que
tomen los mismos valores de un subconjunto de ellas
✦Usualmente se construye un Mapa de Asignación de Estados a partir
de los códigos de salida
✦La estructura de Memoria de Estados se eligirá solo si conduce a un
diseño con menor número de estados que de entradas o salida siempre
que se minimice la cantidad de FF a utilizarse.
 Procedimiento de Síntesis. Máquinas Clase 1

1. Con base en el número de entrada, salidas y estados, se

selecciona la estructura a utilizar
2. Se selecciona el número de FF requeridos y su tipo, esto es, FF
D, J-K o T
3. Si fuera el caso se debe realizar una asignación de estados
adecuada
4. Del diagrama ASM se obtienen los mapas de K requeridos, de
acuerdo a la estructura de realización seleccionada, es decir, f, g o
fg
5. Se obtienen las ecuaciones y se construye el circuito
Entradas Salidas Ejemplo
IJKL MNO

0000 001

0001 000
Se desea realizar una máquina digital que
satisfaga la lógica combinacional de la tabla
0010 110
adjunta, de modo que las salidas se actualicen
0011 010
con la llegada de una transición decreciente en
0100 000
la señal de entrada denominada CARGAR y
0101 110
permanezcan en ese estado,
0110 010
independientemente de las entradas, hasta el
0111 001 nuevo arribo de un borde decreciente en
1000 001 CARGAR
1001 001

1010 000

1011 010

1100 110

1101 110

1110 010

1111 000
SOLUCION a): ESTRUCTURA CON MEMORIA DE ESTADOS

Entradas Salidas Estado: AB

IJKL MNO Nombre Código
0000 001 a 10
0001 000 b 00 Tabla de
0010 110 c 11 asignación de
0011 010 d 01 estados
0100 000 b 00
0101 110 c 11
0110 010 d 01
0111 001 a 10
1000 001 a 10
1001 001 a 10
1010 000 b 00
1011 010 d 01
1100 110 c 11
1101 110 c 11
1110 010 d 01
1111 000 b 00
 Variables de estado: DA y DB
DA=1
DB=0

DA=0
DB=0

DA=1
DB =1
A

CARGAR
Funciones de próximo estado g(x) MAPA DE ASIGNACION DE ESTADOS
K
A
1 1
1 1
b a
J
1 1
B d c
I 1 1

L
K FUNCIONES DE SALIDA f(y)
1 1

1 A A A
1

1 1 1 J 0 0 0 0 0 1

I 1
B 0 1 B 1 1 B 0 0

L M=AB N=B O=AB

IMPLEMENTACION DE CIRCUITO
SOLUCION b): ESTRUCTURA CON MEMORIA DE SALIDAS

1
Entradas Salidas
1
J
IJKL MNO 1 1
0000 001 I
0001 000
0010 110 L K
0011 010
0100 000 1 1
0101 110
1 1
0110 010
1
J
0111 001 1 1
1000 001 I 1
1001 001
1010 000 L
1011 010 K
1100 110
1101 110 1
1110 010 1
1111 000 J
I
1 1

L
IMPLEMENTACION DEL CIRCUITO
 CASO ESPECIAL DE MÁQUINAS CLASE1:
REGISTROS DE DESPLAZAMIENTO

✦Desplazamiento en ambos sentidos

✦Entradas de carga paralelo
✦Salidas de estado paralelo

✦Entradas y salidas en paralelo

✦Universales, con todas las capacidades anteriores

Diagrama típico de un registro desplazante simple

EJEMPLO: Diseñar un registro desplazante de 4 bits con entradas A,
B, C, D y salidas QA, QB,QC y QD en paralelo. La entrada serie se
denomina S y se dispone de una señal de modo C/D que permite
seleccionar entre Cargar (C/D=1) y Desplazar (C/D=0)
sincrónicamente con la señal de reloj CK. Las salidas en paralelo
tienen capacidad de tercer estado mediante la señal de control CS
activa en estado alto.

A B C D
C/D
S
CLK
CS QA QB QC QD
 Tabla de verdad del registro desplazante

ENTRADAS SALIDAS

C/D S A B C D QA QB QC QD

0 S X X X X S QA QB QC

1 X A B C D A B C D

Si se utiliza FF tipo D, note que cuando C/D=0 QA debe ser igual a S

y QA debe ser igual a A cuando C/D =1, entonces :

Procediendo de manera similar para las otras salidas se tiene:

IMPLEMENTACION DEL CIRCUITO
 MAQUINAS
CLASE 2, CLASE 3 Y CLASE 4

üDETERMINACION DE LA FUNCIÓN DE PRÓXIMO

ESTADO

üDETERMINACION DE LA FUNCION DE SALIDA

 MAQUINAS SINCRONICAS CLASE 2, 3 Y 4
Se van a desarrollar cuatro herramientas:

1. Función de próximo estado incondicional {g(y)}.

2. Función de próximo estado condicional {g(x,y)}.
3. Función de salidas incondicionales {f(y)}.
4. Función de salidas condicionales {f(x,y)}.
l

l
x
Lógica Memoria de Lógica
Y Combinacional
z
Combinacional Estado
k m
g(x,y) M f(x,y)
y
k
Reloj

Posteriormente se desarrollarán otras herramientas complementarias:

1. Método heurístico para la asignación de estados.

2. Acondicionamiento de salidas.
DETERMINACION DE LA FUNCION DE PROXIMO ESTADO

Las máquinas clase 2, 3, y 4 tienen uno de dos tipos de transición de

estados :
a) Incondicionales.
b) Condicionales.

a) FUNCION DE PROXIMO ESTADO INCONDICIONAL:

La Función de Próximo Estado mínima se obtiene aplicando el

Mapa de Asignación de Estados para la determinación de gi con
base en la tabla de excitación del FF que se utilice.
Ejemplo: Diseñar un contador (secuenciador) de números
primos en tres bits.

Solución:
001
a 1. Partiendo del diagrama ASM.

010
2. Se realiza la declaración de estados: CBA.
b 3. Se hace el Mapa de Asignación de Estados,
011
con las variables de estado en el mapa.
c 4. Se selecciona el tipo de FF a utilizar, en este
caso, FF tipo T.
101 B
d
x a c b
111

e C x d e x
A
Máquina Clase II
 5. Función de cálculo del próximo estado

Para la variable C: TC =AB

Para la variable B: TB =A

Para la variable A:
TA =A + C B
6. Diagrama esquemático de g(y)
 b) FUNCION DE PRÓXIMO ESTADO CONDICIONAL

La Función de Próximo Estado mínima se obtiene aplicando el

Mapa de Asignación de Estados para la determinación de gi con
base en la tabla de excitación del FF que se utilice. Además los
cambios de estados están condicionados a las variables de
entrada que aparecen como variables ingresadas en los mapas
de Karnaugh de las funciones de próximo estado.
Ejemplo: Determinar la función de próximo estado para la
máquina del siguiente diagrama ASM

Solución:
1. Declaración de estados : AB
2. Mapa de Asignación de Estados

a d

A
c b

3. Selección del tipo de FF: D

 4. Función de cálculo de próximo estado:

Para la Variable A:

B B

E1 0 E1 0

A
E1E2 E2 A E1E2 E2E1+E2E1
 4. Función de cálculo de próximo estado:

Para la Variable B:

E1 0

A
E1+E1E2 E2
5. Diagrama esquemático
 DETERMINACION DE LA FUNCION DE SALIDAS

Se realiza obteniendo la expresión de cada una de las salidas

de la máquina, el procedimiento difiere si las salidas son tipo
Moore o de tipo Mealy.

a) PARA SALIDAS INCONDICIONALES (Moore).

La función para una salida incondicional , también llamada de

estado o de Moore, es la O-lógica de los mintérminos que
forman los códigos de los estados donde esta se activa.
 EJEMPLO: SALIDAS INCONDICIONALES

Determinar la función de salidas para el siguiente diagrama ASM.

 Mapa de Asignación de Estados

B
a g b f
A e d h c
C

Para S1: Para S2:

B B
1
1 1 1
A 1 A
C C

S2=AB+AC
Implementación del circuito de salidas
 CALCULO DE LA FUNCION DE
SALIDAS CONDICIONALES
f(x,y)

La función de próximo estado condicional se obtiene de los mapas

de Karnaugh obtenidos del diagrama ASM. Estos mapas de
Karnaugh son de dimensión reducida, donde las variables
ingresadas son las variables de entrada.
Ejemplo: Determinar la función de salidas para la máquina
descrita por el siguiente ASM

Mapa de asignación de estados

A
a b
B d c

Para S1:
A
1
B E2

(
S1 = A B + E 2 )
 A
Para S2: 1
B 1

A
Para S3: E2

B 1

S3=A(B+E2)
Implementación del Circuito
 CÁLCULO DE FUNCION DE SALIDAS
f(x,y)
PARA SALIDAS ACTIVAS
EN ESTADO BAJO

Una salida activa en nivel bajo se representa como una variable

negada para manifestar esta condición. Al igual que una variable
activa en nivel alto, se indica en aquellos estados del diagrama ASM
en que se va a activar, esto es, en los estados donde se pone en
cero. Para obtener su función, se ingresan los ceros en un mapa de
Karnaugh y se simplifican como si se tratara de unos. Dado que lo
que se está obteniendo es el complemento de la función, el resultado
se complementa para que sea expresado correctamente.
Ejemplo: Salidas activas en estado bajo

A A
a c 0 E

B x b B x
 MAQUINAS SINCRONICAS CLASE 2, 3 Y 4

Temas complementarios.

a) Método heurístico para la asignación de estados.

Determinación del tipo de Flip-Flop.

b) Acondicionamiento de salidas.
 a) Selección del tipo de Flip-Flop

✦El diseño de una máquina clase 2, clase 3 o clase 4 implica

determinar el número mínimo de estados requeridos, luego
asignar a cada estado un código diferente y determinar las
lógicas combinacionales de g y f, según el tipo de Flip-Flop
seleccionado.
✦ Aunque la asignación de estados es arbitraria existen
asignaciones de estados más convenientes que llevan a
expresiones para g y f de menor costo. Es decir, existen
asignaciones de estado más eficientes que otras. El objetivo,
por lo tanto, es hallar una asignación que lleve al diseño más
simple.
✦Esta búsqueda de la minimización de f y g considera,
necesariamente el tipo de FF a utilizarse, pudiendo ser D, JK
oT
 Un método heurístico.
Hipótesis de partida:

✦Es conveniente que todas las transiciones de estado iguales a 1

sean adyacentes en el mapa de Karnaugh de modo que puedan
formar implicantes primos que tiendan a minimizar la solución.

✦La adyacencia requerida depende de los códigos asignados a los

estados y del tipo de FF a utilizarse.

✦Se debe realizar, por lo tanto, una investigación del comportamiento

de los FF D, JK y T para una forma de onda general, que tenga
transiciones a 1 y a 0 y que permanezca en 1 o 0 por varios ciclos de
reloj.
 Diagrama de tiempos para una salida general

En la fila correspondiente a cada FF se muestra el valor que

debe existir a la entrada del mismo para producir la salida
indicada
 Flip Flop tipo D

Para que haya la mayor cantidad de unos que eventualmente

puedan formar implicantes primos se requiere la salida Q
tenga el menor número posible de transiciones . Por lo tanto, si
se busca una asignación de estados donde las variables de
estado cambien el menor número de veces posible, el
resultado será la mayor producción de unos posible, lo cual
conduce a la función más pequeña posible.
 Flip Flop tipo T

Para que haya el mayor número de unos en el mapa de

K de la función f, se requiere, para un FF tipo T, que
exista en la salida Q (variable de estado) el mayor
número de cambios posible
 Flip Flop tipo JK

Para J:
Conveniencia: Una secuencia de transiciones en Q es producida
por una secuencia 1X1X1X en J. Para permanencia de Q en 1 se
requiere X en J.
Inconveniencia : Un cambio a 1 luego de la permanencia en 0 por
más de un ciclo de reloj producen un 0 y un 1 adyacentes.
Para K: se tiene un comportamiento similar.

Conclusión: Un FF JK puede minimizar f para variables de estado

que tienen muchas o pocas transiciones.
Conclusión general:
Para producir el mayor número de unos en los mapas de variables de estado con el
fin de minimizar la función de próximo estado, deben usarse:
✦FF tipo D en variables de estado que tienen pocas transiciones.
✦FF JK en variables de estado con un comportamiento de forma de onda general.
✦FF T en variables de estado que presentan muchas transiciones.

Observaciones:
✦ Si se usan FF tipo D se debe realizar la asignación de estados de modo que
todos los FF tengan el menor número de transiciones, tal que, los códigos de un
par de estados relacionados de la forma estado presente-próximo estado son
adyacentes en el mapa de asignación de estados.
✦ Si se usan FF T se debe realizar la asignación de estados de modo que las
variables de estado tengan el mayor número de transiciones posible resultando que
un par de estados relacionados en la forma estado presente-próximo estado
presenten un cambio en todas las variables o en todas las variables menos una en
forma alternada de una cambio al siguiente
 Ejemplo 1: Máquina de 8 estados con asignación Gray

Tabla de asignación de estados

Mapa de Estados

La tabla muestra la relación de estado

presente a próximo estado a-b-c-d-e-f-g-h y
regresa al estado a
Implementación con FF tipo D:

TOTAL DE
COMPUERTAS: 8
 Implementación con FF tipo T:

Mapa de Asignación de estados

B Mapas de K, de las variables de estado:
a b c d TC B
A h g f e 1 1
C
A 1 1
Ecuaciones de transición de estado: C
TA B
1
A 1
C
TB B
1
TOTAL DE A 1
COMPUERTAS: 23 C
 Implementación con FF tipo JK:

JA B JB B JC B
1 1 X X 1 X X
A X X X X A X X A X X 1
C C C
KA B KB B KC B
X X X X X X X 1 X
A 1 A X X 1 A X 1 X
C C C

TOTAL DE
COMPUERTAS: 10
Ejemplo 2: Máquina clase 2 con ocho estados y asignación binaria

ESTADO
A B C

Mapa de estados
a 0 0 0

b 0 0 1
B
c 0 1 0 a b d c
d 0 1 1
A e f h g
e 1 0 0

f 1 0 1
C
g 1 1 0

h 1 1 1

Tabla de asignación de estados

 Implementación con FF tipo D

B DC B
a b d c 1 1
A e f h g A 1 1
C C
DB B DA B
1 1 1
A 1 1 A 1 1 1
C C

TOTAL DE
COMPUERTAS: 10
 Implementación con FF tipo T:
B TC B
a b d c 1 1 1 1
A e f h g A 1 1 1 1
C C
TB B TA B
1 1 1
A 1 1 A 1
C C

TOTAL DE
COMPUERTAS: 1
 Implementación con Flip-Flop tipo JK

JA B JB B JC B
1 1 1 X 1 1 1 1
A 1 A 1 1 X A 1 1 1 1
C C C
KA B KB B KC B
1 1 1 1 1 1 1
A 1 A 1 1 A 1 1 1 1
C C C

TOTAL DE
COMPUERTAS: 1
 MODOS DE ACTIVACION Y
ACONDICONAMIENTO
DE SALIDAS

MODOS DE ACTIVACIÓN

DE SALIDAS

Notación:
IE: Inicio del Estado
FE: Final del Estado EMPIECE EN
IRE: Inicio Retardado del Estado TERMINE EN
FRE: Fin Retardado del Estado
 Modo de Activación de Salidas Incondicionales (Moore).

Las Salidas Incondicionales se activan todo el tiempo en que la

máquina permanezca en el estado en que se indiquen. La lógica de
salidas depende solo de las variables de estado
 Modo de Activación de Salidas Condicionales.

Las Salidas Condicionales se activan todo el tiempo en que la máquina

permanezca en el estado en que se indiquen y se den las condiciones
de entrada. Estas salidas se activan en el semiciclo siguiente al
cambio de estado

No hay evidencia de que hubo un

cambio de estado
 ACONDICIONAMIENTO DE SALIDAS.
SALIDAS INCONDICIONALES
Las Salidas Incondicionales se pueden acondicionar para que
empiecen en IE y que terminen en IRE.
 ACONDICIONAMIENTO DE SALIDAS
PARA SALIDAS CONDICIONALES
ACONDICIONAMIENTO TIPO 1.

Un tipo de acondicionamiento de las salidas de Mealy logra que se activen solo en la
segunda parte del ciclo de reloj, es decir, que vayan a cero cada vez que se cambie de
estado y no se presente el efecto de continuidad en la señal al pasar por estados
sucesivos

Observe el cambio en el
comportamiento en la
salida Z5R al incluir el
acondicionamiento para
que empiece en IRE y
finalice en FE
 ACONDICIONAMIENTO TIPO II.
Otro tipo de acondicionamiento de las salidas de Mealy logra que la salida se extienda por
medio ciclo de reloj, hasta el primer semiciclo del estado siguiente denominado Fin
Retardado del Estado FRE.
 Acondicionamiento de Salidas y Diagramas ASM.
Debido a que el tipo de salidas no queda bien definido en el ASM y
a que este debe ser una descripción lo más completa posible de la
máquina de estado, se le debe indicar el modo de activación y
desactivación de aquellas salidas que llevan acondicionamiento.
Existen dos posibilidades:
✦Salidas con un solo tipo de acondicionamiento
✦Salidas cuyo acondicionamiento cambia en diferentes estados

Más de un tipo de
Un solo tipo de acondicionamiento
acondicionamiento
 Resumen: Acondicionamiento de salidas

1) Salidas Incondicionales IRE

2) Salidas retardadas “pulsante” FE

3) Salidas retardadas “extendidas” FRE

Ejemplo: Acondicionamiento de salidas de Moore.

Mapa de Asignación de Estados

B
a g b f
A e d h c
C
B

clk clk clk

A
C

(
S 2 = AB + AC CLK )
Implementación de la salida acondicionada S2

Línea de
acondicionamiento
Ejemplo: Acondicionamiento de salidas de Mealy

Mapa de asignación de estados

A
a b
B d c

A
E2Clk

Para S3:
B 1

S 3 = A( B + E 2CLK )
Implementación de la salida acondicionada S3

Acondicionamiento
de S3
 SINTESIS DE 

MAQUINAS CLASE 2
Modelo General de una Máquina Clase 2

✦Carecen de entradas primarias

✦El próximo estado depende solo del estado presente
✦Las salidas son incondicionales
Diagrama ASM de máquinas Clase 2

El diagrama ASM está formado por

una sucesión de estados de
transición incondicional, que forman
un lazo cerrado, en los que pueden
activarse salidas de Moore
 APLICACIONES DE MAQUINAS CLASE II

Secuenciadores: es una máquina que presenta una estructura de

salidas en cada pulso de reloj, es decir, es una máquina que produce
salidas temporizadas que se activan y se desactivan en lapsos
múltiplos del ciclo de reloj.

Contadores de Eventos: Sirven para contar los eventos reportados

por un sistema a través de una señal. Al arribo de esta señal la
máquina pasa de un estado a otro. La señal de eventos es utilizada
como señal de reloj de la memoria de estados y las variables de
estado se utilizan para almacenar el valor de conteo, de esta forma la
asignación de estados queda automáticamente definida por la forma
de la secuencia de conteo. Normalmente tiene al menos una salida
para indicar alguna condición especial, por ejemplo, cuando se ha
alcanzado el valor de conteo máximo (RCO).
 SÍNTESIS DE CONTADORES SINCRÓNICOS

Ejemplo: Diseñar un contador

ascendente en incrementos unitarios de
0 a 15. Se tendrá una salida I que se
pondrá en 1 cada vez que el número de
unos de la cuenta en binario es impar

DIAGRAMA ASM
Diseño de la Función de Próximo estado g(y)

I. Mapa de asignación de estados:

B
0 1 3 2

4 5 7 6
C
12 13 15 14
D 11 10
8 9

A
 Diseño de la Función de Próximo estado g(y)

II. Mapas de Karnaugh para la función de próximo estado:

B B
1 1 1 1 1 1
1 1 1 1
C 1 1
C
D
1 1 1 1
TA=1 1 1 TB=A
1 1 1 1
D
1 1
A A
B B
1
1 1
C
TC=AB C TD=ABC
1 1
D D
1
A A
 Diseño de la Función de Salida f(y)

La función de salida se puede obtener ingresando los unos en

el mapa de K, correspondientes a los estados donde la salida
se activa, sin embargo, esto no es necesario, ya que, por
especificación la función de salida viene dada por:
I=A ⊕B ⊕ C ⊕D
Implementación del circuito

Contador síncrono paralelo

 SINTESIS DE 

SECUENCIADORES

1. Obtener el diagrama ASM del diagrama de tiempos de las salidas.

2. Con base en el número de estados se determina el número de FF de
estado requeridos.
3. Se elige el tipo de FF y se busca una asignación de estados adecuada.
4. Se realiza la síntesis de la máquina calculando:
✦La función de próximo estado.
✦La función de salidas.
5. Se dibuja el circuito resultante.
 Ejemplo: Diseñar un secuenciador usando FF tipo D cuyas
salidas se activen como se indica en el diagrama de tiempos

Ciclo

Sa

Sb

Sc

Estado a b c d e f
1. Diagrama ASM
2. Declaración y Asignación de estados

Estados Variables de
Estado

A B C
a 0 0 0
b 0 0 1
c 0 1 1
d 1 1 1
e 1 1 0
f 1 0 0

3. Mapa de Asignación de estados

B
a b c x
A f x d e
C
 4. Tipo del tipo de Flip Flop: D
5. Determinación de la función de próximo estado.

Para DA: B
1 x
A x 1 1
C
Para DB: B DA = B
1 1 x DB = C
A x 1 DC = A
C
Para DC: B
1 1 1 x
A x
C
 6. Determinación de la función de salidas
B
1 1 1 x 7. Implementación del circuito
Sa = A
A x
C
B
1 1 x Sb = C
A x 1
C
B
x
Sc = AB
A 1 x
C
SINTESIS DE MAQUINAS CLASE 3 Y CLASE 4

x Y Memoria de y z
g(x,y) f(y)
Estado

Estructura de Máquinas Clase 3

x Y Memoria de y z
g(x,y) f(x,y)
Estado

Estructura de Máquinas Clase 4

Problema:
Diseñar un contador década que cuente en forma ascendente y
descendente en pasos unitarios. Se dispone de una entrada para el
control de conteo J/R que en estado alto cuenta hacia abajo y en bajo
cuenta hacia arriba. El contador tiene una entrada de conteo EC y
dispone de un acarreo de salida activo en estado bajo AS que se
pone en cero en IRE y se pone en uno en FE. Esta salida se valida
cuando se alcanza el valor de 9 en conteo ascendente y cuando se
alcanza el valor de cero en conteo descendente. El valor de cuenta
presente se tiene en las salidas A,B,C,D con A como el LSB
ARRIBA/ABAJO
J/R QA
QB
QC
ENTRADA
CONTADOR
QD
DE CONTEO
EC AS

Diagrama de Entradas/Salidas
Descripción ASM del contador a
diseñar.
Observe la denotación para el
acondicionamiento de la salida
activa en estado bajo AS:
AS : IER FE
Mapa de Asignación de Estados
B
a b d c
e f h g Se van a utilizar FF tipo T para
C la implementación del contador
x x x x
D
i j x x
A
Mapa de Karnaugh para TA Mapa de Karnaugh para TB
B B

1 1 1 1 0 J/R J/R J/R

1 1 1 1 J/R J/R J/R J/R

C C
x x x x x x x x
D D
1 1 x x J/R 0 x x
A
A
TA = 1
TB = J/R·AB + J/R·AC + JR·AD + JR·AD
 Mapa de Karnaugh para TC Mapa de Karnaugh para TD
B B
0 0 J/R 0 J/R 0 0 0
J/R 0 J/R 0 0 0 J/R 0
C C
x x x x x x x x
D D
J/R 0 x x J/R J/R x x
A A
TC = J/R·ABC + J/R·AD + J/R·AB TD = J/R ABC + J/R· ABC + J/R AD

Mapa de Karnaugh para la salida

B
CLK·J/R 0 0 0
0 0 0 0
C
x x x x
D
0 CLK·J/R x x
A
AS = CLK (J/R· A B C D + J/R· AD)
 FUNCION DE CARGA PARALELA: LOAD
Es posible adicionarle al contador anterior una entrada de carga en paralelo
denominada LOAD, para que los FF refresquen asincrónicamente su contenido. Si
se utilizan FF con entradas asincrónicas de puesta a cero (CLEAR) y puesta a uno
(PRESET) estas se interconectan con una compuerta NAND para obtener una
entrada asincrónica tipo D, la cual actúa como entrada paralelo bajo control de la
señal LOAD.

ENTRADA DE HABILITACION: ENABLE

Finalmente al contador se le puede adicionar una entrada de habilitación de conteo

denominada CE activa en estado bajo.
El resultado de estas modificaciones es un contador disponible comercialmente
bajo la especificación 74HC190
La salida TC es igual a AS (Ripple Clock para el 74HC190) pero sin acondicionar.
La entrada de carga se llama PL.
Además la entrada de conteo EP se llama CP y la entrada J/R se llama D/U en el
74HC190
74HC190

74LS190
 FIN
Prof. Ing. Geovanny Delgado M.Sc.E.E
Circuitos Digitales I
IE-323