Universidad Mayor de San Andrés

Facultad de Ingeniería - Ingeniería Electrónica

Laboratorio de Telecomunicaciones I – ETN-703L
Semestre I - 2021

ETN-703

LABORATORIO DE TELECOMUNICACIONES I

Guía de Laboratorio Nro.4

Principios de modulación PCM

Docente: Ing. Jhonny Wilder Cala Vargas

Auxiliar de docencia: Oscar Humberto Cornejo Guillen

La Paz, junio 2021

Universidad Mayor de San Andrés
Facultad de Ingeniería - Ingeniería Electrónica
Laboratorio de Telecomunicaciones I – ETN-703L
Semestre I - 2021
PRINCIPIOS DE MODULACIÓN PCM
1. Objetivo general del Laboratorio
❖ Aplicar los conceptos teóricos de modulación PCM, en la implementación de sistemas
de transmisión y recepción.

2. Objetivos específicos del Laboratorio

❖ Implementar un circuito modulador PCM (codificador) y un circuito demodulador
PCM (decodificador) a partir del software de automatización de diseño electrónico
Proteus Design Suite.
❖ Implementar un demodulador PCM a partir de Matlab.
❖ Identificar las ventajas y desventajas de la modulación PCM.

3. Fundamento teórico

La modulación por pulsos codificados PCM es una técnica de modulación por codificación
digital que se usa para transmisión digital. En PCM, los pulsos son de longitud y amplitud
fijas. Es un sistema binario en el que la presencia o ausencia de un pulso dentro de un
intervalo predeterminado de tiempo representa una condición de un “1” lógico o de un
“0” lógico.
La Figura 1 muestra un diagrama de bloques simplificado de un sistema PCM de un
solo canal o simplex (sólo de un sentido):

Figura 1. Diagrama de bloques sistema de transmisión PCM simplex.

• El filtro pasabanda limita la frecuencia de la señal analógica de entrada al intervalo

de frecuencias de banda de voz, de 300 a 3400 Hz.
• El circuito de muestreo y retención muestrea, en forma periódica y a través de un
periodo de muestreo, la señal analógica de entrada, y convierte esas muestras en
una señal PAM (señal modulada por amplitud de pulsos) de varios niveles.
Universidad Mayor de San Andrés
Facultad de Ingeniería - Ingeniería Electrónica
Laboratorio de Telecomunicaciones I – ETN-703L
Semestre I - 2021
• El convertidor Analógico a Digital (ADC, analog-to-digital converter) convierte las
muestras PAM (Pulse Amplitude Modulation) en códigos PCM paralelos.
• El convertidor de paralelo a serial convierte los códigos PCM en datos seriales, los
cuales, a continuación, salen a la línea de transmisión, el cual consta de repetidoras
regenerativas.
• A la salida de la línea de transmisión, para recuperar la señal original, el convertidor
de serie a paralelo, convierte los códigos PCM seriales en códigos PCM paralelos.
• El convertidor Digital a Analógico (DAC, digital-to-analog converter) convierte la
codificación paralela PCM, de las muestras recibidas, a niveles de tensión analógicos
que son directamente proporcionales a la tensión de referencia que se le inyecta al
DAC, es decir señales PAM de varios niveles.
• El circuito de retención y el filtro pasabajos regresan la señal PAM a su forma
analógica original.

3.1. Modulador PCM (Codificador)

Para el trabajo en laboratorio, se implementarán los circuitos de las Figuras 2, 3 y 4 para
el acondicionamiento de la señal analógica, la conversión analógica a digital y la serialización
de la información:
CIRCUITO DE ACONDICIONAMIENTO 1
V+
VALUE=9
V+ R4 R5
V-
1.2k 10k
VALUE=-9
V- V-

U1
4
1
5

2
ENTRADA 6
OFFSET=0
R1 3
Salida Acondicionamiento 1
PHASE=0
10k
THETA=0
7

PEAK=5
ENTRADA 741
PER=100m
R3 V+
MAS
VALUE=5
R2 1.2k

18k

Figura 2: Amplificador sumador no inversor que desfasa la señal en 2.5V por encima del nivel referencia.
 Universidad Mayor de San Andrés
Facultad de Ingeniería - Ingeniería Electrónica
Laboratorio de Telecomunicaciones I – ETN-703L
Semestre I - 2021
CLK Muestreo
INIT=LOW
CONVERSOR ANALÓGICO A DIGITAL
START=0
COUNT=-1
V+
WIDTH=0.000128
PER=256u U2
1 20 U3
CS VCC
2 18 3 2
C1 RD DB0(LSB) D0 Q0 b0
3 17 4 5
WR DB1 D1 Q1 b1
4 16 7 6
CLK IN DB2 D2 Q2 b2
5 15 8 9
INTR DB3 D3 Q3 b3
150pF 8 14 13 12
A GND DB4 D4 Q4 b4
10 13 14 15
D GND DB5 D5 Q5 b5
9 12 17 16
R6 19
VREF/2 DB6
11 18
D6 Q6
19
b6
CLK R DB7(MSB) D7 Q7 b7
10k
6 11
Salida Acondicionamiento 1 VIN+ CLK
7 1
VIN- MR
ADC0804 74LS273
C2
100nF 1

Figura 3: Conversor Analógico Digital más Registro de Retención de Datos.

CIRCUITO MULTIPLEXOR
U4
4 5
b0 X0 Y SALIDA MULTIPLEXOR
3
b1 X1
2 6
b2 X2 Y
1
b3 X3
15
b4 X4
14
b5 X5
13
b6 X6
12
b7 X7
11
A
10
B
9
C
7
E
74HC151

U5
14 3
Q0 D0
13 4
Q1 D1
12 5
Q2 D2
11 6
Q3 D3
15
RCO
7
ENP
10 CLK Multiplexor
ENT
2 INIT=LOW
CLK
9 START=0
LOAD
1 COUNT=-1
MR
WIDTH=5e-007
74LS161 PER=1u

1 2

74LS14

U6:A

Figura 4: Circuito con entrada en paralelo y salida en serie.

 Universidad Mayor de San Andrés
Facultad de Ingeniería - Ingeniería Electrónica
Laboratorio de Telecomunicaciones I – ETN-703L
Semestre I - 2021

3.2. Demodulador PCM (Decodificador)

Para el trabajo en laboratorio, se implementarán los circuitos de las Figuras 5, 6 y 7 para
la conversión de la información serial a paralela, la conversión digital a analógica y el
acondicionamiento final de la señal analógica: ? ? ? ?

CIRCUITO DE DESPLAZAMIENTO CON

ENTRADA SERIAL Y SALIDA EN PARALELO

U8
3 2 3 2
SALIDA MULTIPLEXOR D0 Q0 D0 Q0 Q0
4 5 4 5
D1 Q1 D1 Q1 Q1
7 6 7 6
D2 Q2 D2 Q2 Q2
8 9 8 9
D3 Q3 D3 Q3 Q3
13 12 13 12
D4 Q4 D4 Q4 Q4
14 15 14 15
D5 Q5 D5 Q5 Q5
17 16 17 16
D6 Q6 D6 Q6 Q6
18 19 18 19
D7 Q7 D7 Q7 Q7
CLK Registro Desplazamiento CLK Registro Final
INIT=LOW 11 INIT=LOW 11
CLK CLK
START=0 1 START=0 1
MR MR
COUNT=-1 COUNT=-1
WIDTH=5e-007 74LS273 WIDTH=0.000128 74LS273
PER=1u PER=256u
U7

Figura 5: Registro de Desplazamiento con Registro Final o de Almacenamiento.

CONVERSOR DIGITAL A ANALÓGICO

R9
U9 R7 3.9k
4.7k V-
5 14
Q0 A1 VREF+
6 U10
Q1
7
A2
15
R8
4
1
5

Q2 A3 VREF-
8 4.7k
Q3 A4
9 4 2
Q4 A5 IOUT
10 6
Q5 A6 Salida Acondicionamiento 2
11 16 3
Q6 A7 COMP
12 3
Q7 A8 VEE
100nF
7

DAC0808
C3 741

V- V+

Figura 6: Conversor Digital Analógico de 8 bits.

Universidad Mayor de San Andrés
Facultad de Ingeniería - Ingeniería Electrónica
Laboratorio de Telecomunicaciones I – ETN-703L
Semestre I - 2021 CIRCUITO DE ACONDICIONAMIENTO 2
R13 R14
1k 12k

V-

U11

4
1
5
2
6
R10 3
SALIDA FINAL
Salida Acondicionamiento 2
10k

7
741

R12 V+
MENOS
VALUE=-5
R11 1.2k

22k

Figura 7: Amplificador sumador no inversor que desfasa la señal en 2.5V y la ubica en el nivel de
referencia 0V.

4. Preinforme

P1. En función de sus hojas de especificaciones, explique las funciones de los circuitos
integrados: DAC0808, ADC0804. (Vea tutoriales)

P2. Analice y explique detalladamente el principio de funcionamiento de cada uno de los

circuitos a implementar.

P3. Analice y explique la función de cada una de las señales de reloj utilizadas en los circuitos
presentados para el laboratorio.

5. Trabajo en Laboratorio

Equipamiento necesario:

- Computadora u ordenador portátil, con los softwares Proteus Design Suite y

Matlab instalados.

Elementos electrónicos necesarios en Proteus Design Suite:

a) Modulador PCM (Codificador)

• 1 Fuente Simétrica DC
• 1 Señal moduladora
• 2 Señales de Clock
• 1 Amplificador Operacional LM 741
Universidad Mayor de San Andrés
Facultad de Ingeniería - Ingeniería Electrónica
Laboratorio de Telecomunicaciones I – ETN-703L
Semestre I - 2021
• Circuitos Integrados ADC 0804, 74LS273, 74LS151, 74LS161 y 74LS14
• Resistencias de 10 kΩ, 1.2 kΩ y 18 kΩ
• Capacitores de 150 pF y 100 nF

b) Demodulador PCM (Decodificador)

• 1 Fuente Simétrica DC
• 2 Señales de Clock
• 2 Amplificadores Operacionales LM 741
• Circuitos Integrados DAC 0808 y 74LS273
• Resistencias de 10 kΩ, 4.7 kΩ, 3.9 kΩ, 1 kΩ, 1.2 kΩ, 22 kΩ y 12 kΩ
• Capacitor de 100 nF

Actividades de Laboratorio

• Actividades en Proteus Design Suite

L1. Implemente el circuito modulador y el circuito demodulador PCM (Figuras 2, 3, 4, 5,

6 y 7) en Proteus Design Suite.

L2. Genere puntos de prueba:

MODULADOR: En la señal senoidal de entrada, la salida del Circuito de Acondicionamiento

1 y la salida del Circuito Multiplexor.

DEMODULADOR: En la salida del Conversor Digital a Analógico y la Salida del Circuito de

Acondicionamiento 2.

L3. Una vez implementados los circuitos, obtener y capturar las siguientes graficas:

Grafica 1: Señal de Entrada y Señal Grafica 2: Señal Acondicionada 2 y Grafica 3: Comparación de la Señal de
Acondicionada 1 (Fig. 2) Señal de Salida (Fig. 7) Entrada y la Señal de Salida

Grafica 4: Señal de Salida con 256 niveles Grafica 5: Señal de Salida con 128 Grafica 6: Señal de Salida con 64
de cuantificación niveles de cuantificación niveles de cuantificación
Universidad Mayor de San Andrés
Facultad de Ingeniería - Ingeniería Electrónica
Laboratorio de Telecomunicaciones I – ETN-703L
Semestre I - 2021

Grafica 7: Señal de Salida con 32 niveles Grafica 8: Señal de Salida con 16 Grafica 9: Señal de Salida con 8 niveles
de cuantificación niveles de cuantificación de cuantificación

L4. Considere los siguientes parámetros para los relojes:

• Periodos de CLK MUESTREO y CLK REGISTRO FINAL = 1µs

• Periodos de CLK MULTIPLEXOR y CLK REGISTRO DESP = 256µs, 512µs,….,8192 µs
• Señal de entrada= Señal Senoidal con 5 VPP y periodo 100ms

L5. Tomar en cuenta las distintas frecuencias utilizadas en el circuito, con conocimientos
adquiridos en materias previas implementar relojes de: 1us (para el CLK MULTIPLEXOR y
CLK REGISTRO DESP) y 256us, 512us, 1024us, 2048us, 4096us y 8192us (Para el CLK
MUESTREO y CLK REGISTRO FINAL); con el fin de conseguir los distintos niveles de
cuantificación.

L6. Exporte un archivo de datos “tiempo”,“tensión” de la Señal PCM (Salida

Multiplexor), ó, de los Bits de Salida Qo-Q7 del Circuito de Desplazamiento con
Entrada Serial y Salida en Paralelo, según usted vea conveniente para el trabajo de los
siguientes incisos, para un tiempo entre 0 y 300 [ms] y sólo para el caso específico de una
señal de salida de 16 niveles de cuantificación.

• Actividades en Matlab

L7. A partir de un Script (.m), implemente un sistema que demodule en PCM con las siguientes
características:

- En el Script, se debe tener como dato de entrada la Señal PCM (Salida Multiplexor),
ó, las señales de los Bits de Salida Qo-Q7 del Circuito de Desplazamiento con
Entrada Serial y Salida en Paralelo IMPORTADOS desde Matlab.
- Realice la demodulación a partir del dato o datos de entrada en PCM, dependiendo del
caso, considerando 16 niveles de cuantificación para la salida.
- Grafique la señal demodulada (decodificada) en PCM.

L8. Verifique y compare los resultados con lo obtenido a partir de Proteus Design Suite, y
en el caso específico con Gráfica 8 del punto L3.
Universidad Mayor de San Andrés
Facultad de Ingeniería - Ingeniería Electrónica
Laboratorio de Telecomunicaciones I – ETN-703L
Semestre I - 2021
6. Trabajo para Informe

I1. Realice un análisis crítico de la implementación realizada y los resultados obtenidos.

Apoyándose en imágenes de las señales de onda obtenidas.

I2. Una vez implementado el punto L1 de las Actividades de Laboratorio, calcule la

velocidad de transmisión, velocidad de modulación, tiempo de duración del pulso en nivel
alto, frecuencia del pulso, ancho de banda, frecuencia de muestreo, frecuencia de Nyquist,
número de niveles, error de cuantificación y codificación.

I3. Realice una conclusión general acerca de toda la práctica de laboratorio realizada.
Universidad Mayor de San Andrés
Facultad de Ingeniería - Ingeniería Electrónica
Laboratorio de Telecomunicaciones I – ETN-703L
Semestre I - 2021

CONSIDERACIONES EN LABORATORIO

- Durante la realización del Laboratorio se realizarán preguntas a cada integrante

del grupo razón por la cual se debe leer a detalle la guía de laboratorio.

Nota.- Para tener una mejor evaluación y seguimiento del trabajo realizado por cada grupo,
se define el siguiente horario de presentación y defensa del Laboratorio:

HORARIO GRUPO J4 JUEVES 17 DE JUNIO HORARIO GRUPO V3 VIERNES 18 DE JUNIO

17:00 APAZA ROQUE JOSÉ MANUEL 17:00 CHOQUE MAMANI JOSE ALVARO
a CORIZA CHOQUE RONALD ABEL a CHUQUIMIA CAMACHO VICTOR HUGO
17:20 LAURA MERCADO JHAIR RONALD 17:20 GIRONDA TRUJILLO RODOLFO
VILLCA MAMANI BETHZA MARIBEL GÓMEZ ORELLANA KAREL WALTER

GRUPO J2 JUEVES 17 DE JUNIO GRUPO V5 VIERNES 18 DE JUNIO

17:25 PATTY FLORES RIVALDO 17:25 CALDERON SELAEZ CARLOS GABRIEL
a PACOSILLO TICONA LIZBETH a MACHACA SEPÚLVEDA BRAYAN BISMAR
17:45 RAMOS QUESO EDITH ELVIRA 17:45 TAPIA ALCOCER JESUS ALEJANDRO
ROCASALVO SÁNCHEZ JÜRGEN ALEJANDRO VALENCIA SOTO LUIS FERNANDO
VASQUEZ MAMANI DIEGO ESTEBAN

GRUPO J5 JUEVES 17 DE JUNIO GRUPO V2 VIERNES 18 DE JUNIO

17:50 ALTAMIRANO PLATA ABRAHAM 17:50 CONDORI VERA HUASCAR RICARDO
a LINARES POMA GUIDO ALVARO a MAMANI SIRPA JUAN
18:10 MAMANI HUANCA RENAN JULIO 18:10 CALLISAYA UCHANI ABEL
TARIFA LIMACHI ALEJANDRO ANDRÉS NINA SANTOS DARIO

GRUPO J6 JUEVES 17 DE JUNIO GRUPO V1 VIERNES 18 DE JUNIO

18:15 DELGADO MIRANDA SERGIO HERBERT 18:15 ANTEZANA MONTOYA LUIS FERNANDO
a DURAN FLORES JOSE ANTONIO a CONDORI JIMÉNEZ GROVER
18:35 RODRIGUEZ MADUEÑO MARCOS JORGE 18:35 MARCA SARZURI RAMIRO
QUISBERT PATZI KARLA ALEXANDRA SALINAS VELEZ BRUNO FABRIZIO

GRUPO J1 JUEVES 17 DE JUNIO GRUPO V6 VIERNES 18 DE JUNIO

18:40 CANQUI IBAÑEZ ERICK 18:40 BERNAL CONDE FÉLIX ENRIQUE
a CALCINA CHOQUE JUAN CARLOS a ESPINAL LUQUE DIEGO
19:00 CHINAHUANCA PACOSILLO ÁLVARO ÁNGEL 19:00 YANA MAMANI GONZALO
VILLCA ARO WILMER JOVANI FERNANDEZ BLANCO VEIMAR

GRUPO J3 JUEVES 17 DE JUNIO GRUPO V4 VIERNES 18 DE JUNIO

19:05 POMA MACHICADO ISRAEL 19:05 MAMANI CONDORI JOSE LUIS
a MARCA SALVATIERRA GABRIEL a MAYTA NINA JOSE ANTONIO
19:25 HERRERA HUARANCA GALY HERNAN 19:25 VENTURA KONANVI JHERSON FERNANDO
INCA FERNÁNDEZ GROVER ALVARO RAMIREZ RODRIGUEZ MARCO DIEGO