Universidad Tecnológica del Perú

Circuitos Lógicos Secuenciales

Laboratorio Dirigido N°1
Reconocimientos de los Flip-Flops

Abril 2021
 Escuela de Electrónica

Reconocimientos de los Flip-Flops

Objetivo:
“Reconocimiento y familiarización con los Flip Flops”
En este laboratorio se va a explorar algunos circuitos electrónicos digitales centrándose
especialmente en los circuitos de flip-flop, pero también se mostrará la diferencia con los latch.

I. Pre-laboratorio
a. ¿Qué es un Latch?
b. ¿Qué es un Flip Flop?
c. Simulación de un circuito: La Figura 1, muestra un circuito LATCH del tipo SR,
con entradas activas en alta implementado con compuertas lógicas del tipo
NOR.

Figura 1 Latch del tipo SR.

Construir el circuito del circuito de la Figura 1 , utilizando el software Quartus y luego

realizar la simulación funcional del diseño del circuito, utilizando las señales de
estímulo de la Figura 2.

Figura 2 Señales de estímulo para el circuito.

Obtener la tabla de verdad del circuito experimentalmente y verificarlo con el

teórico, anotar los resultados en la tabla 1.

2
 Escuela de Electrónica

Tabla 1. Tabla de verdad del Latch tipo S-R

Entradas Salidas

S (Set) R
Q Qn
(Reset)

0 0

0 1

1 0

1 1

3
 Escuela de Electrónica

II. Introducción:
Hasta ahora se han experimentado con circuitos combinacionales, los cuales las
respuestas de las salidas, se reflejan directamente de las entradas. En muchos casos es
deseable tener la siguiente salida dependiendo de la salida de un estado anterior. Un
ejemplo simple es un contador, donde el valor del siguiente número, está en función del
número actual que se encuentra almacenado anteriormente.
Los circuitos que recuerdan su salida o estado actual a menudo se llaman circuitos
lógicos secuenciales. Evidentemente, la lógica secuencial requiere la capacidad de
almacenar el estado actual. En otras palabras, la memoria, es requerida por los circuitos
lógicos secuenciales, y esto puede ser creado básicamente con el uso compuertas booleanas
del tipo NOR y NAND, con una organización adecuada, con la finalidad de que pueda
recordar un valor.
Este concepto simple, es la base de la memoria RAM (memoria de acceso aleatorio) en
computadoras, y también hace posible crear una amplia variedad de otros circuitos útiles.

4
 Escuela de Electrónica

III. Desarrollo del laboratorio dirigido.

a) Experiencia 1. Implementación de un circuito LATCH tipo S-R con entradas activas en
alta
Armar el circuito de la figura 3 en Proteus utilizando las compuertas lógicas. Obtener la
tabla de verdad y anotar los resultados en la tabla 2, según la secuencia que allí se
determina.

Figura 3. Circuito para implementar en Proteus: Latch S-R

Tabla 2 Secuencia de entradas de datos en el Latch tipo S-R

Entradas Salidas
S R Q Qn
(Set) (Reset)
0 0
0 1
0 0
1 0
0 0
1 1
0 1
0 0
1 1
1 0
0 0
1 1

Realizarlo varias veces

0 0

5
 Escuela de Electrónica

Analizar los resultados de la tabla 2 y determinar la tabla de verdad del latch del tipo S-R y anotarlo
en la tabla 3.

Tabla 3. Tabla de verdad del Latch tipo S-R

Entradas Salidas

S (Set) R
Q Qn
(Reset)

0 0

0 1

1 0

1 1

b) Experiencia 2. Implementación de un circuito LATCH tipo S-R con entradas activas en

alta y entrada habilitadora
Armar el circuito de la Figura 4, en Proteus utilizando las compuertas lógicas, obtener la
tabla de verdad y anotar los resultados en la tabla 2, según la secuencia determinada.

Figura 4 Latch con habilitador de tipo S-R, activado por nivel alto.

6
 Escuela de Electrónica

Obtener los valores resultantes de Q y Qn y completar los valores en la tabla N°3.

Tabla 4. Tabla de verdad del Flip Flop síncrono tipo S-R
Entradas Salidas

R
EN S (Set) Q Qn
(Reset)

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

7
 Escuela de Electrónica

c) Experiencia 3. Implementación de un circuito Flip Flop del tipo S-R con flanco de
subida.
Armar el circuito de la Figura 5, en Proteus utilizando las compuertas lógicas, obtener la
tabla de verdad y anotar los resultados en la tabla 5, según la secuencia determinada.

Figura 5 Flip Flop del tipo S-R, activado por flanco de subida.

8
 Escuela de Electrónica

Usar el osciloscopio y conectarlo en el punto CLK y la salida EN.

Figura 6 Circuito detector de flancos de subida.

Presionar el pulsador S6 y dibujar la respuesta de salida del osciloscopio en el punto EN con
respecto a la señal en el punto CLK.

CLK
0v

EN
0v

Utilizando el circuito de la figura 7, realizar la simulación de los siguientes datos.

9
 Escuela de Electrónica

Figura 7 Circuito detector de flancos de subida.

10
 Escuela de Electrónica

Obtener los valores resultantes de Q y Qn y completar los valores en la tabla N°5.

Tabla 5. Tabla de verdad del Flip Flop síncrono tipo S-R
Entradas Salidas

EN S (Set) R (Reset) Q Qn

0 0

0 1

0 1

1 0

1 0

1 1

1 1

0 0

0 1

11
 Escuela de Electrónica

De las experiencias realizadas 1, 2 y 3, responda las siguientes preguntas:

a) ¿Cuáles son las diferencias entre el Latch tipo SR y el Flip Flop síncrono tipo SR?
……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….

b) ¿Qué es un detector de flanco?

……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….

c) ¿Cómo construiría un detector de flancos de bajada?

12
 Escuela de Electrónica

IV. Post-laboratorio.

Realizar la simulación funcional de los circuitos de las figura 8 y figura 9, y luego determinar
la tabla de funcionamiento de los Flip-Flops del tipo J-K y D utilizando el Quartus II.

Figura 8 Flip Flop tipo J-K

Tabla 6. Tabla de verdad del Flip Flop síncrono tipo JK

Entradas Salidas

PRESET CLEAR CLK J K Q Qn

13
 Escuela de Electrónica

Figura 9 Flip Flop del tipo D

Tabla 7. Tabla de verdad del Flip Flop síncrono tipo JK

Entradas Salidas

PRESET CLEAR CLK D Q Qn

14