Sumador Restador de 7 bits con visualización dinámica 1

Practica 8: Sumador Restador de 7 bits con

visualización dinámica
Alexandra Trujillo Moya
atrujillom@correo.udistrital.edu.co
Universidad Distrital Francisco José De Caldas
Facultad de Ingenierı́a
Proyecto Curricular Ingenierı́a Electrónica
Bogotá D.C. - Colombia

I. Introducción la derecha y se cuenta con un acarreo, que se suma en la

Para facilitar la realización de algunas tareas siguiente columna al cumplirse la última combinación
matemáticas, se busca la forma de diseñar circuitos
combinacionales que realicen operaciones de manera
efectiva. En esta práctica de laboratorio, se implementará
una opción de sumador-restador de 7 bits sin restricciones,
para obtener la suma o diferencia de dos números y
mostrarlo en una pantalla con visualización dinámica.
Imagen 1: Suma Binaria
II. Objetivos
Objetivo general Resta Binaria
Realizar un sumador - restador de 7 bits e implementarlo Combinaciones al restar dos bits: 0 − 0 = 0
con visualización dinámica. 1−0=1
1−1=0
0 − 1 >>> Sepideprestadoalpróximo
Objetivos especifico El algortimo de la resta binaria es similar al decimal, ya
• Implementar el complemento a 1 para la operaci on que toma la condición de la unidad prestada a la siguiente
de resta posición.
• Implementar un circuito de visualizaci on din amica
para la visualizaci on de las operaciones.

III. Materiales
• Tarjeta de Desarrollo PSoC 5LP

IV. Marco teórico Imagen 2: Resta Binaria

Los sistemas de numeración son conjuntos usados para
representar cantidades. Son clasificados como Binarios,
Decimal, Hexadecimal y Octal y se caracterizan por tener
su base:
Decimal(Base10) = 0, 1, 2, 3, 4, 5, 6, 7, 8, 9
Binario(Base2) = 0, 1
Octal(Base8) = 0, 1, 2, 3, 4, 5, 6, 7
Hexadecimal(Base16) = Es un código que se implementa para facilitar las opera-
0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F
Suma Binaria
Combinaciones al sumar dos bits: 0 + 0 = 0
0+1=1
1+0=1
1 + 1 = 1 >> +Acarreo
Al igual que en la suma decimal, su comienzo parte desde
Complemento a 1
Este resuelve signos de magnitud, ya que representa
a los números negativos, pues toma el número positivo
correspondiente e invierte todos sus bits.
A. Complemento a 2
ciones con signos en máquinas y consta de tomar el inverso
de un número y sumarle 1.
V. Descripción del proyecto
Realizar un circuito que por medio de un identificador
de operación ponga a funcionar un sumador-restador de
7 bits, que opere dos números sin ninguna restricción,
y muestre el resultado y su sı́mbolo correspondiente en
displays de 7 segmentos con visualización dinámica.
Sumador Restador de 7 bits con visualización dinámica
VI. Metodologı́a e Implementación
Sumador-Restador
Utilizando las bases de los laboratorios anteriores,
creamos el sumador de 8 bits (Img 4), conformado por
sumadores de 1 bit (Img 3).
Imagen 3: Montaje sumador de 1bit
Imagen 4: Sumador 8bits
A partir de este se realiza la parte del restador (Img 5),
que consta de colocar compuertas Xor a las entradas B del
sumador de 8 bits. Esto debido a que la compuerta Xor se
caracteriza por generar el complemento a 1 para la suma
cuando las entradas de la Xor están en 1.
Imagen 5: Sumador Restador 8bits
Complemento a 2
Para obtener este componente, negamos las entradas A
del sumador de 8 bits y mandamos las entradas B del
sumador a tierra, excepto la entrada B0, ya que esté tendrá
el 1 lógico que se sumará.
2
Imagen 6: Complemento a 2
Multiplexor 16 a 8
Bajo la lógica del multiplexor, se toma el multiplexor 2
a 1 (Img 7) para crear un multiplexor 16 a 8 (Img 8), con
el fin de tomar las entradas con y sin complemento a dos
y transmitir ocho salidas.
Imagen 7: Multiplexor 2a1
Imagen 8: Multiplexor 16 a 8
Sumador Restador sin restricciones
Para implementar la primera parte del circuito, uni-
mos los componentes anteriormente elaborados (Sumador
restador, Complemento a 2 y Multiplexor 16 a 8) con la
parte del comparador que identifica cuando A (entrada Cin
del sumador) es mayor que B (salida Cout del sumador)
y mandamos la salida al seleccionador del multiplexor 16
a 8.
Sumador Restador de 7 bits con visualización dinámica 3

Imagen 12: Montaje final

Imagen 9: Sumador Restador sin restricciones

Funcionamiento del sumador restador

Montaje final Con configuración pull up:

Para lograr que los resultados de las sumas y restas con

números binarios se muestren en los displays 7 segmentos,
unimos el sumador restador sin restricciones (Img 9),
con los decodificadores, multiplexores y la visualización
dinámica elaborados en el laboratorio 7 (Img 10) y de esta
forma obtenemos el montaje final (Img 15) que nos permite
lograr los objetivos del laboratorio.

Imagen 13: Suma 3+1

Imagen 14: Resta 3-1

Imagen 10: Decodificador Binario a BCD, Multiplexor 16
a 4, Decodificador 7 segmentos,

Imagen 15: Resta 3-7

Imagen 11: Visualización Dinámica

En el montaje final, las entradas A7 y B7 del sumador
de 8 bits están conectadas a tierra para tener un sumador
de 7 bits, que es el requerido por la práctica. Tiene 15
entradas, las primeras 7 corresponden al primer número,
las 7 continuas representa el segundo número y la entrada
15 es el interruptor que define la operación de ensamblaje
(0 representa la suma y 1 la resta). Las salidas se dirigen a
los 7 displays de la pantalla y la activación de cada parte.
VII. Conclusiones
• Se observa la maleabilidad del multiplexor en diseños
que requieren cierto tipo de identificación, porque
toma las entradas de selección y transmite una salida
que ayuda con la activación del circuito.
• Se comprueba la versatilidad de componentes como
el decodificador de binario a BCD o la visualización
dinámica, pues se vuelven ”reutilizables” en distintas
implementaciones.
Sumador Restador de 7 bits con visualización dinámica 4

VIII. Referencias
1) Calculadoras Online. (2021b, marzo 18).
Calculadora binaria - Realiza todas
las Operaciones con numeros binarios.
https://calculadorasonline.com/calculadora-
binaria/
2) Cesar Andrey Perdomo. Sumador Restador
de 7 bits con visualización dinámica.