Documentos de Académico
Documentos de Profesional
Documentos de Cultura
INGENIERÍA MECATRÓNICA
MT-4002 LABORATORIO DE ELECTRONICA DIGITAL
Profesor: Ing. Juan Carlos Jiménez
Laboratorio 7
Circuitos Aritméticos
Objetivos
1. comprender el principio de operación de los circuitos integrados MSI aritméticos
2. conocer los diferentes dispositivos MSI comerciales para realizar funciones aritméticas
3. continuar con el proceso de diseño de circuitos digitales
1. Equipo
1 modulo de circuitos KL-33002, KL-33005, KL-33004 y el KL 2100, 1 Punta lógica
2. Cuestionario previo
2.1 Cómo se lleva a cabo la suma binaria y la resta en complemento a2
2.2 Cómo se realiza la resta en complemento a2 mediante circuitos lógicos
2.3 Investigue sobre las características que posee el integrado 7485
2.4 Investigue sobre la tabla de verdad del comparador integrado 7485
2.5 Investigue sobre las características que posee el integrado 7483
2.6 Investigue sobre la tabla de verdad del integrado 7483
2.7 Traer impresas las hojas de datos del 7483 y 7485
3. Circuitos de Medición
4. Procedimiento
Comparadores de Magnitud
4.1 Construir el circuito de la figura 3.1, siga la secuencia de las entradas A y B para llenar la tabla 1
4.2 Utilice el diagrama de pines de la figura 3.2 para comprobar el funcionamiento del comparador de
magnitud. Colocar inicialmente Ai = Bi ; llene la tabla No. 2
4.3 Ponga las entradas A>B = 0, A=B = 1, A<0 = 1 y entonces verifique las salidas cuando Ai > Bi , Ai
= Bi y Ai < Bi
4.4 Compruebe el resultado del ejercicio que se resolvió al final de la última clase de teoría.
Sumador medio (half adder) y sumador completo (full adder) con compuertas lógicas
4.7 Con el circuito de la figura 3.5 asegúrese de que se va realizar la suma binaria; llene la tabla 5
conectando las salidas F8…F11 del sumador al decodificador BCD 7 segmentos del módulo KL-33005.
4.8 Cambie las entradas del decodificador BCD / 7 seg. de modo que se observe las salidas F4…F7 del
segundo sumador. Llene la tabla 6 y anote en cada caso el valor del acarreo en F3
Restador en complemento a 2
4.9 Utilice de nuevo la figura 3.5 para implementar un restador binario. Realice las conexiones necesarias
para que el sumador se convierta a restador. Llene la tabla 7