Circuitos Lógicos

MSc. Diana Fajardo Sua

CIRCUITOS LÓGICOS
 Circuito Digital

À  La forma como un circuito digital responde a una entrada se conoce como
Lógica del circuito.

Circuito Digital = Circuito Lógico

Constantes y variables Booleanas

0 Lógico 1 Lógico
Falso Verdadero
Desactivado Activado
Bajo Alto
No Si
Interruptor abierto Interruptor cerrado

Nivel lógico
Algebra Booleana
Tres operaciones básicas
Operaciones lógicas

Tabla de verdad:
Operación y Compuerta OR

X=A+B “X es igual a A o B”

1+1=1

1+1+1+1+…+1=1
 Ejercicio
À  Determine el diagrama de tiempo de la salida de la
compuerta OR
A

Y=A+B
 Operación y Compuerta AND

X=A.B=AB “X es igual a A and B”

 Ejercicio

À  Determine el diagrama de tiempo de la salida de la compuerta

AND B

Y=AB
 Operación y Compuerta NOT

X=A=A’ “X es igual a no A”
“X es igual a la inversa de A”
“X es igual al complemento de A”
 Descripción algebraica de circuitos
lógicos
1.
2.

3.
4. X=AB+BC

5. X=AC+BC+ABC
 Descripción algebraica de circuitos
lógicos

3.
Compuerta NOR
Compuerta NAND
 X

* Encuentre la expresión booleana

* Si A=1 B=0 X=?
 Teoremas de Boole

Teoremas con una sola variable

Teoremas Simplificatorios
 Compuerta OR Exclusiva

X=AB+AB X=A+B
 Compuerta NOR Exclusiva

X=AB+AB X=A+B
 Ejercicio

À  Determinar las formas de onda de salida de la compuerta XOR y XNOR,

dadas las formas de onda de entrada A y B
Teorema DeMorgan
 Ejercicios Teorema DeMorgan

Aplicar los teoremas a las expresiones

À  Una planta de fabricación utiliza dos tanques para almacenar un
determinado líquido químico que se requiere en un proceso de
fabricación. Cada tanque dispone de un sensor que detecta
cuándo el nivel del liquido cae al 25% del total. Los sensores
generan una tensión de 5V cuando los tanques están llenos por
encima del 25%. Cuando el volumen de líquido en el tanque cae
por debajo del 25%, el sensor genera un nivel de 0V.
Implemente un circuito que realice la función de encender una
alarma que indique que el nivel de ambos tanques está por
encima del 25%. (sólo compuertas NAND)
À  El supervisor del proceso de fabricación descrito anteriormente, ha decidido
que sería preferible disponer de una alarma cuando al menos el nivel de
líquido de uno de los tanques estuviera por debajo del 25%. (sólo
compuertas NOR)
 Formas estándar de las expresiones
booleanas

Suma de productos Producto de sumas

ABC+ABC+ABC (A+B+C)(A+B+C)(A+C)
 Suma de Productos (SOP)

B+ABC+AC

À Forma estándar de la suma de productos:

Todas las variables del dominio aparecen en cada uno de los términos de la
expresión

A+A=1
 Ejercicios
Convertir la siguiente expresión booleana al formato suma de productos
estándar:

Determinar los valores binarios para los que la siguientes SOP estándar sea
igual a 1
Producto de sumas (POS)
 Formas estándar de las
expresiones booleanas

Suma de productos Producto de sumas

SOP es igual a 1 si y sólo si uno o POS es igual a 0 si y sólo si uno

más de los términos producto que
forman la expresión es igual a 1.
o más términos suma de la
expresión son igual a 0.
al a 0 si y sólo si uno o más
términos suma de la expresión son
igual a 0.
 Conversión de una suma de productos
estándar a producto de sumas estándar

A B C
O

O
Expresiones a partir de la tabla de verdad
EJERCICIOS
Salida?
 Mapas de Karnaugh
Proporciona un método sistemático de simplificación de
expresiones booleanas.

Genera las expresiones de SOP y POS más simples posibles:

Expresiones mínimas.
 Mapas de Karnaugh

El número total de celdas necesarias en el mapa K es 2n, siendo n el

número de variables de entrada.
Mapa de K-Adyacencia entre celdas

0000 0100 1100

0001 0101 1101

0111
 Ejercicios

Transformar la siguiente suma de productos estándar en un mapa K

AB/C 0 1

00

01

11

10
 Ejercicios

Transformar la siguiente suma de productos estándar en un mapa K

AB/CD 00 01 11 10

00

01

11

10
 Ejercicios

Transformar la siguiente suma de productos estándar en un mapa K

AB/C 0 1

00

01

11

10
 Minimización mediante el mapa de K
de expresiones SOP

Procedimiento de simplificación
!  1.- Se dibuja el mapa de Karnaugh correspondiente al número de variables de entrada.

!  2.- Rellenamos con 1 las celdas correspondientes a las combinaciones que hacen que la
función valga 1, es decir, las casillas correspondientes a los mintermos de la función.

!  3.- Realizamos grupos, mediante una curva cerrada.

!  4.- Cada uno de los grupos obtenidos da lugar a un término simplificado. Se cogen las
variables que no cambian y se multiplican, teniendo en cuenta que si valen 0 se ponen
negadas.

!  5.- El resultado con la función simplificada se expresa como suma de los grupos obtenidos.
 Criterios formación grupos
! Los grupos han de ser términos adyacentes.
! El número de términos de cada grupo ha de ser potencia
de dos (1,2,4,8… términos)
! Han de realizarse agrupamientos del mayor número de
términos adyacentes posibles, teniendo en cuenta que
cada término puede pertenecer a varias agrupaciones
distintas cada vez.
! Han de hacerse el menor número posible de grupos.
Ejemplo

* Variable contradictoria: Se eliminan

f ( abcd ) = a d + a c + bcd + abcd

 Determinación de la expresión SOP a partir del
mapa
1 celda termino de 3 variables
2 celdas termino de 2 variables
Mapa de 3 variables
4 celdas termino de 1 variables
8 celdas la expresión vale 1

1 celda termino de 4 variables

Mapa de 4 variables 2 celdas termino de 3 variables
4 celdas termino de 2 variables
8 celdas termino de 1 variables

f ( abcd ) = a d + a c + bcd + abcd

 Ejemplos
Determinar la expresión SOP de los siguientes mapas K
AB / CD 00 01 11 10
00 1 1 0 0
a.
01 1 1 1 1
11 0 0 0 0
10 0 1 1 0

AB / C 0 1
b.
00 1 1
01 1 0
11 0 1
10 1 1
 Ejercicios
1. Determinar la expresión SOP mínima de los siguientes mapas K

AB / CD 00 01 11 10
00 1 0 0 1
a.
01 1 1 0 1
11 1 1 0 1
10 1 0 1 1

AB / C 0 1 AB / C 0 1
c.
b. 00 1 0 00 1 0
01 0 1 01 0 1
11 1 1 11 1 1
10 0 0 10 1 1
 AB / CD 00 01 11 10
00 1 0 0 1
d.
01 1 1 1 1
11 0 0 0 1
10 1 0 0 1

2. Mediante un mapa K, minimizar la expresión de SOP de

a.
x = ABC + ABC + ABC + ABC + ABC

b.

x = BC D + ABC D + ABC D + ABCD + ABC D + ABCD + ABC D + ABC D + ABC D

 Condiciones indiferentes
AB / CD 00 Decimal
01 11 10
00 0 0 0 0
Binario
01 0 0 1 0
Código BCD-Decimal Codificado en Binario
11 X X X X

10 1 1 X X
x = ABC + ABCD Sin condiciones indiferentes

x = A + BCD Con condiciones indiferentes

 Minimización mediante el mapa de K de
expresiones POS

À  Las mismas reglas vistas con anterioridad para SOP

excepto por que ahora se agrupan los ceros.
AB / C 0 1
00 1 0
C
01 1 0
11 1 0
A+B
10 0 0

X=C(A+B)
 Ejercicios

1. Determinar la expresión POS minimizada de:

x = (A + B + C)(A + B + C)(A + B + C)(A + B + C)(A + B + C)

AB / C 0 1
00
01
11
10
 Ejercicios

2. Determinar la expresión POS minimizada de:

AB / CD 00 01 11 10
00 0 1 1 0
01 0 1 1 1
11 0 1 1 1
10 0 0 1 1
 Ejercicios

3. Mediante un mapa K, convertir el siguiente POS estándar en: un producto

de sumas mínimo, un SOP estándar y una SOP mínimo.

x = ( A + B + C + D)( A + B + C + D)( A + B + C + D)( A + B + C + D)( A + B + C + D)( A + B + C + D)

 Características Básicas de los CI Digitales
Circuito INVERSOR TTL

•  Sustrato (típicamente de Silicio)

•  Encapsulado plástico o de cerámica
•  El tipo más común de encapsulado es de doble línea DIP
•  DIP encapsulado de 14, 16, 20, 24, 28, 40 y 64 terminales.
 Encapsulados comunes de CI

Encapsulado de Encapsulado de
DIP de 14 montaje en la
terminales montaje en la
superficie de 8 superficie de 32
terminales terminales
 Clasificación de CI Digitales según la
complejidad de su circuitería

Complejidad Número de Compuertas

Integración en pequeña escala - SSI ˂12
Integración en mediana escala - MSI 12 a 99
Integración de gran escala - LSI 100 a 9999
Integración de muy alta escala - VLSI 10000 a 99999
Integración de ultra alta escala - ULSI ˃100000

Contiene mucho mas circuitería en un encapsulado

Ventajas CI Disminución tamaño del sistema digital

Menor costo
Mas confiables al disminuir interconexiones externas

Reducción en el consumo de potencia

 Clasificación de CI digitales de
acuerdo al componente electrónico
Bipolares
À  CI Digitales Unipolares

Familias más
utilizadas: TTL CMOS
Alimentación - Tierra
 Familia Lógica TTL

Ejemplos: 7402,
7438, 74123, 74LS02,
74AS123

Diferencias: características eléctricas

No difieren
como en la distribución
la disipación de potencia,de los
terminales
tiempos de oretraso
en las yoperaciones
la velocidad de
lógicas
conmutación.
* CI 7402, 74S02, 74LS02, 74ALS02,
74AS02
 Familia Lógica CMOS

Series CMOS Prefijos

CMOS compuerta de metal 40 ó 140
CMOS compuerta de metal compatible con TTL 74C
Compuerta de silicio con TTL, alta velocidad compatible en 74HC
terminales
Compuerta de silicio, alta velocidad, compatible eléctricamente TTL 74HCT

Ejemplos: 4001 ó 14001, 74C02, 74HCT02

 Rango de voltaje para los niveles
lógicos

CMOS

TTL
 Entradas flotantes

À TTL: Una entrada flotante actúa como un nivel lógico 1

(Aunque cuando se mida es un Voltaje en cd de1.4 a 1.8)

No recomendable: Muy susceptible al ruido

À CMOS: Los resultados pueden ser desastrosos, puede

recalentarse.
 Terminología empleada en CI
Parámetros
VIH Voltaje de entrada de nivel alto
VIL Voltaje de entrada de nivel bajo
VOH Voltaje de salida de nivel alto
VOL Voltaje de salida de nivel bajo
IIH Corriente de entrada de nivel alto
IIL Corriente de entrada de nivel bajo
IOH Corriente de salida de nivel alto
IOL Corriente de salida de nivel bajo

Parámetros de corriente y voltaje

 Terminología empleada en CI

À  Fan-out: Factor de carga de salida

Se define como el numero máximo de entradas lógicas estándar que una salida puede
manejar confiablemente.

À Retrasos de propagación
tPLH
tPHL

tPHL tPLH