Tarea 2. Sistemas de Numeración y Simplificación de Funciones Lógicas.

Universidad Nacional Abierta y a Distancia UNAD

Escuela de Ciencias Básicas, Tecnología e Ingeniería

Ingeniería Electrónica

Elecgtrónica Digital 243004A_951

Bogotá, 05 de marzo de 2021

 Introducción

El presente trabajo corresponde al desarrollo de la actividad relacionada con laTarea 2

Sistemas de Numeración y Simplificación de Funciones Lógicas., referente al curso de
Electrónica Digital que imparte la Universidad Nacional a Distancia - UNAD, dentro del
pensum académico de la formación profesional de Ingeniería Electrónica.

El contenido del trabajo comprende los siguientes temas:

1. Ejercicios de conversiones de base 10 a la base indicada

2. Ejercicios de complemento a 2 con el número bits indicados
3. Ejercicio de función Booleana
4. Desarrollo con de mapas de Karnaught
5. Ejercicio de tabla de verdad, modelamiento y funcionamiento del circuito
6. Ejercicio de función Booleana
7. Conclusiones
8. Referencias bibliográficas.
 Objetivos

a. Emplear sistemas de numeración y métodos de simplificación mediante

conversiones matemáticas y mapas de Karnaugh respectivamente, para la solución
de circuitos lógicos y descripción de hardware.
b. Identificar las diferentes compuertas lógicas y sus respectivas tablas de verdad.
c. Participar activamente en el foro de discusión socializando el desarrollo de los
ejercicios y retroalimentando los aportes realizados por los demas compañeros del
grupo.
Actividades a Desarrollar.

Ejercicio 1.
Realice las siguientes conversiones de base 10 a la base indicada (Secciones 3.3 y 3.5 del
libro de Muñoz):
Procedimiento para convertir un número de Base 10 a Hexadecimal.

Parte Entera.

Se comienza dividiendo la parte entera en 16 y el cociente se divide nuevamente por 16 y

así sucesivamente hasta que el último cociente no permita ser dividido por 16. Luego se
toman los números del último cociente y los residuos de las divisiones anteriores y se
comparan con la tabla de conversión hexadecimal para convertirlos a base 16.

Parte Fraccionaria.

Se inicia multiplicando la parte fraccionaria por 16 y del resultado obtenido se toma

nuevamente la parte fraccionaria y se multiplica por16, y así sucesivamente hasta
idealmente llegar a cero. Luego se toman los números enteros del resultado de las
multiplicaciones anteriores y se comparan con la tabla de conversión hexadecimal para
convertirlos a base 16.

Tabla de conversión de Base 10 a Hexadecimal.

Base 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
10
Base 0 1 2 3 4 5 6 7 8 9 10 A B C D F
16

Tabla 1. Conversión de Base 10 a Hexadecimal

Procedimiento para convertir un número de Base 10 a Binario.

Se realiza el mismo procedimiento explicado anteriormente pero con la diferencia que la

parte entera se divide en 2 y la parte fraccionaria se multiplica por 2 y los resultados se
comparan con una tabla de conversión binaria para convertirlos a base 2.

a. 950,20 a Hexadecimal

3 126 ,3 3 ⇒3 B6.33
b. 500,600 a Binario

111110100.100
c. 90,385 a Hexadecimal

5 11 , 6 28 ⇒ 5 A .628

d. 110,111 a Binario.

1101110.000

Ejercicio 2.
Convierta los siguientes números a complemento a 2 con el número bits indicados (Sección
3.7.2 del libro de Muñoz).

Para convertir números a complemento a 2, se realiza el siguiente procedimiento:

 Se toma el número decimal y se convierte a binario y se colocan ceros a la izquierda

hasta completar el número de bits indicados.
 Si el signo es positivo se deja tal cual.
 Si el signo es negativo se aplica el complemento 2, el cual consiste en cambiar los
números de 1 a 0 o viceversa, después del primer número 1 hallado de derecha a
izquierda.

a. −13 con 6 bits.

001101 ⇒110011

b. 39 con 6 bits.
100111

c. −100 con 8 bits

01100100 ⇒10011100

d. −29 con 6 bits.

011101⇒ 100011

Ejercicio 3.
Sea la siguiente función Booleana (Secciones 2.3 y 2.4 del libro de Muñoz):

F ( A , B ,C , D ) =∑ (1,2,3,4,7,11)
a) Utilizando mapas de Karnaught encuentre la mínima expresión Suma de
Productos.

4 variables ⇒24 =16 celdas

A B C D F CD
0 0 0 0 0 0
1 0 0 0 1 1 AB 00 01 11 10
2 0 0 1 0 1
3 0 0 1 1 1 00 1 1 1 3 1 2
4 0 1 0 0 1
5 0 1 0 1 0
6 0 1 1 0 0
01 1 4 1 7
7 0 1 1 1 1
8 1 0 0 0 0 11
9 1 0 0 1 0
10 1 0 1 0 0
11 1 0 1 1 1 10 1 11

Tabla 2. Mapa de Karnaugh Ejercicio 3a

4 1,3 3,7 3,2 3,11

f Min =( A BC D ) + ( A B D ) + ( A C D ) + ( A BC ) +(B C D)

Tabla 3. Función de Suma de productos 1

de Ejercicio 3a
1

b) Utilizando mapas de Karnaught encuentre la mínima expresión Producto de

Sumas.

1
A B C D F
0 0 0 0 0 0
1 0 0 0 1 1 CD 1 1
2 0 0 1 0 1
3 0 0 1 1 1 AB 00 01 11 10
4 0 1 0 0 1
5
6
0
0
1
1
0
1
1
0
0
0
00 0 0
7 0 1 1 1 1
8
9
1
1
0
0
0
0
0
1
0
0
01 0 5 0 6
10 1 0 1 0 0 1 1 1
11 1 0 1 1 1 11 0 12 0 13 0 15 0 14
12 1 1 0 0 0
13 1 1 0 1 0 1
14 1 1 1 0 0 10 0 8 0 9 0 10
15 1 1 1 1 0

Tabla 4. Mapa de Karnaugh Ejercicio 3b

0,8 12,13,8,9 5,13 15,14 6,14 14,10

1 1

1
 f Max =( B+C+ D )∗( A+C )∗( B+C+ D )∗( A+ B+C )∗( B+C + D )∗( A +C+ D)

Tabla 5. Función de Suma de productos de Ejercicio 3b

c) Implemente en VHDL ambas expresiones usando el software EDAPLAYGROUND.
En el informe debe incluir una impresión de pantalla de la descripción en VHDL y la
simulación.

Suma de Productos.

Imagen 1. Pantalla de Suma de Productos VHDL Ejercicio 3b

Imagen 2. Pantalla de Simulación VHDL Ejercicio 3b

Productos de Sumas.

Imagen 3. Pantalla de Producto de sumas VHDL Ejercicio 3a

 Imagen 4. Pantalla de Simulación VHDL Ejercicio 3b
d) Construir el esquemático de la función simplificada para la suma de productos.

f Min =( A BC D ) + ( A B D ) + ( A C D ) + ( A BC ) +(B C D)

Imagen 5. Esquema de compuertas lógicas de Ejercicio 3a

Ejercicio 4.
Sea la siguiente función Booleana (Secciones 2.3 y 2.4 del libro de Muñoz):
F ( A , B ,C , D ) =∏ (1,2,3,4,7,11)

4 variables ⇒24 =16 celdas

a) Utilizando mapas de Karnaught encuentre la mínima expresión Suma de

Productos.

0
A
0
B
0
C
0
D
0
F
1
CD
1
2
0
0
0
0
0
1
1
0
0
1
AB 00 01 11 10
3 0 0 1 1 0
4
5
0
0
1
1
0
0
0
1
1
0
00 1 1 1 2
6 0 1 1 0 0
7
8
0
1
1
0
1
0
1
0
0
1
01 1 4
9 1 0 0 1 0
10 1 0 1 0 1
11 1 0 1 1 1 11 1 12 1 13 1 15
12 1 1 0 0 1
13 1 1 0 1 1
14
15
1
1
1
1
1
1
0
1
0
1
10 1 8 1 11 1 10

Tabla 6. Mapa de Karnaugh Ejercicio 4a

1,4,8,12 13,15 11,10 2 1

1
f Min =( C D )+ ( A B D ) + ( A B C )+ ( A B C D )

Tabla 7. Función de Suma de productos de Ejercicio 4a

1
1

b) Utilizando mapas de Karnaught encuentre la mínima expresión Producto de

Sumas.
1 1
1
 0
A
0
B
0
C
0
D
0
F
1
CD
1
2
0
0
0
0
0
1
1
0
0
1
AB 00 01 11 10
3 0 0 1 1 0
4
5
0
0
1
1
0
0
0
1
1
0
00 0 1 0 3
6 0 1 1 0 0
7
8
0
1
1
0
1
0
1
0
0
1
01 0 5 0 7 0 6
9 1 0 0 1 0
10
11
1
1
0
0
1
1
0
1
1
1
11 0 14
12 1 1 0 0 1
13
14
1
1
1
1
0
1
1
0
1
0
10 0 9
15 1 1 1 1 1

Tabla 8. Mapa de Karnaugh Ejercicio 4b

1,3,5,7 9 6,14 0
f Max =( A+ D )∗( A + B+C+ D )∗( B+C+ D )

Tabla 9. Función de Suma de productos de Ejercicio 4b

1 1
c) Implemente en VHDL ambas expresiones usando el software EDAPLAYGROUND.
En el informe debe incluir una impresión de pantalla de la descripción en VHDL y la
simulación.

Suma de Productos.
1
1
Imagen 6. Pantalla de Suma de Productos VHDL Ejercicio 4a

1 1
1
 Imagen 7. Pantalla de Simulación VHDL Ejercicio 4a

Producto de Sumas.

Imagen 8. Pantalla de Producto de Sumas VHDL Ejercicio 4b

 Imagen 9. Pantalla de Simulación VHDL Ejercicio 4b
Ejercicio 5.
En una central solar se dispone de 3 grupos de paneles y se desea monitorizar su
funcionamiento. Para ello cada grupo dispone de un sensor que se activa (1) si el grupo está
funcionando correctamente y se desactiva (0) en caso de que se detecte un fallo en el grupo.
Diseñe un circuito que a partir de la información proporcionada por estos sensores active
una señal cuando falle sólo uno de los grupos, otra cuando fallen dos o más grupos.

a) Encuentre una tabla de verdad que modele el funcionamiento del circuito. Esta
tabla tendrá tres entradas (una por cada sensor) y dos salidas (una cuando que indica
cuando falla un grupo y otra para indicar cuando está fallando más de un grupo).

A B C A1 A2
0 0 0 0 0 1
1 0 0 1 0 1
2 0 1 0 0 1
3 0 1 1 1 0
4 1 0 0 0 1
5 1 0 1 1 0
6 1 1 0 1 0 1
7 1 1 1 0 0

Tabla 10. De verdad de Ejercicio 5a

b) Simplifique dicha tabla de verdad usando Karnaught e impleméntela en VHDL.

3 variables ⇒ 23=8 celdas

Alarma 1. Suma Productos.

BC
A 00 01 11 10
0 1 3
1 1 5 1 6 1

Tabla 11. Mapa de Karnaugh Ejercicio 5a Alarma1 1

1 3 6
f Min =( A B C ) + ( A BC ) + ( A B C )

1 1 1
1
 Tabla 12. Función de Suma de productos de Ejercicio 5a Alarma1

Imagen 10. Pantalla de Suma de Productos VHDL Ejercicio 5a Alarma1

Imagen 11. Pantalla de Simulación VHDL Ejercicio 5a Alarma1

Alarma 2. Suma de Productos.

BC
A 00 01 11 10
0 1 0 1 1 1 2
1 1 4

Tabla 13. Mapa de Karnaugh Ejercicio 5a Alarma 2

0,1 0,4 2
f Min =( A B ) + ( B C ) + ( A B C )

Tabla 14. Función de Suma de productos de Ejercicio 5a Alarma 2

c) Simule su diseño en EDAPLAYGROUND para comprobar el correcto

funcionamiento de su circuito.

Imagen 12. Pantalla de Suma de Productos VHDL Ejercicio 5a Alarma 2

Imagen 13. Pantalla de Simulación VHDL Ejercicio 5a Alarma 2

 Figura 1. Representación gráfica del sistema.

Ejercicio 6.
Sea la siguiente función Booleana, en donde los primeros términos son los
mintérminos (m) y los segundos (d) son condiciones libres (Sección 2.4.3):

F ( A , B ,C , D ) =∑ (4,10,11,13)+∑ (1,2,5,7,8,9)
d

Para el desarrollo de este ejercicio los mintérminos se denotan con 1 y las salidas de
condiciones libres con X.

a. Encuentre la mínima expresión SOP, usando mapas de Karnaught.

4 variables ⇒24 =16 celdas

Suma de Productos.
 0
A
0
B
0
C
0
D
0
F
0
CD 1
1
2
0
0
0
0
0
1
1
0
X
X
AB 00 01 11 10
3 0 0 1 1 0
4 0 1 0 0 1 00
5 0 1 0 1 X
6 0 1 1 0 0
7
8
0
1
1
0
1
0
1
0
X
X
01 1 4
9 1 0 0 1 X
10
11
1
1
0
0
1
1
0
1
1
1
11 1 13
12 1 1 0 0 0
13
14
1
1
1
1
0
1
1
0
1
0
10 1 11 1 10 1
15 1 1 1 1 0

Tabla 15. Mapa de Karnaugh Ejercicio 6a

4 13 11,10
f Min =( A BC D ) + ( A B C D ) + ( A B C )

Tabla 16. Función de Suma de productos de Ejercicio 6a

1 1 11 11
b. Implemente en VHDL la expresión usando el software EDAPLAYGROUND. En el
informe debe incluir una impresión de pantalla de la descripción en VHDL y la
simulación

Imagen 14. Pantalla de Suma de Productos de Minterminos VHDL Ejercicio 6a

 Imagen 15. Pantalla de Simulación de mintérminos VHDL Ejercicio 6a

Suma de Productos.

A B C D F
0 0 0 0 0 0
1 0 0 0 1 X CD
2
3
0
0
0
0
1
1
0
1
X
0
AB 00 01 11 10
4 0 1 0 0 1
5
6
0
0
1
1
0
1
1
0
X
0
00 X 1 X 2
7 0 1 1 1 X
8 1 0 0 0 X 01 X 5 X 7
9 1 0 0 1 X
10 1 0 1 0 1
11 1 0 1 1 1
11
12 1 1 0 0 0
13
14
1
1
1
1
0
1
1
0
1
0
10 X 8 X 9
15 1 1 1 1 0

Tabla 17. Suma de productos Ejercicio 6a

0
1,5 5,7 8,9 2
f Min =( A C )+ ( A B D ) + ( A B C ) +( A B C D)

1 1 11 11
Tabla 18. Suma de productos Ejercicio 6a 0
 Imagen 16. Pantalla de Suma de Productos Condiciones libres VHDL Ejercicio 6a

Imagen 17. Pantalla Simulación de Condiciones libres VHDL Ejercicio 6a

7. Conclusiones.

Con el desarrollo de los ejercicios de la Guía de actividades y rúbrica de

evaluación, considero haber comprendido los conceptos relacionados con el
Empleo de sistemas de numeración y métodos de simplificación mediante
conversiones matemáticas y mapas de Karnaugh respectivamente, para la solución
de circuitos lógicos y descripción de hardware. y adquirido los conocimientos
previos en las siguientes competencias:

 Compuerta lógicas y su función en el diseño de los circuitos digitales

 Descripción del hardware HDL y lenguajes de descripción de hardware.
  Conocer los dispositivos FPGA que permiten describir un circuito digital
usando un lenguaje específico como el VHDL.
 Conocimiento y manejo del software EdaPlayGround.

8. Bibliografía.

 Muñoz, J. (2012). Introducción a los Sistemas Digitales: Un enfoque usando

Lenguajes de Descripción de Hardware. (Capítulos 1, pp. 19-66). Madrid.
Recuperado de https://openlibra.com/es/book/introduccion-a-los-sistemas-digitales

 Templates para los diferentes diseños https://drive.google.com/open?

id=1JjCgZSw1KY5fq99l8rOe9oNw4uPe83Ii

 OVA Unidad 1 - Fundamentos de sistemas digitales Sandra, S. (2018,

Noviembre 15), Fundamentos de Sistemas Digitales. Recuperado
de http://hdl.handle.net/10596/22561