Está en la página 1de 86

Disefio del circuito de restauraci6n

El disefio de un circuito dercstauracion debe considerar la restauracion automatica al memento de energizar al microprocesador (Power Oii Reset) por 10 que de acuerdo a las especificaciones del manual del fabricante (Intel) una vez que se alcanzo el voltaje minimo de alimentacion(5V+-10% parael 8088 y 5V+-5% para eI8088-2), el tiempo minimo de restauracion debe ser de 50 microsegundos, por 10 que si restauramos directamente en la terminal RESET, tenemos que considerar el voltaje de entrada alto minimo VIllinin = 2.0 volts y el voltaje bajo maximo V il.m.x.= 0.8 volts.

Vec .L

: t,.,·

Con la segunda Ley de Kirchoff, por suma de voltajes tendremos:

%Jidt+Ri=Vce 0

La .solucion de esta ecuaci6n sera:

. Vee -tIRC 1=R_-e

Sabemos que en un circuito serie la corriente es la misma para cualquier elemento, por 10 que podemos determinar el voltaje de restauracion a partir del voltaje del resistor, 0 sea:

V R = Ri = Veexe-tl RC

Ysi conocemos el voltaje de restauracion para el que se garantice que se reconoce C0fi10ll0 alto, es decir parael VlHmin-=2.Q tel1dremos:

Substituyendo Vcc=5 volts y t=50 microscgundos

V R '" 5e- 50useg I RC

V R _ -50useg/ RC S-e

R =-50useg ImFx In VR 5

Si proponemos un valor de I microfaradio, tenemos:

lnVR 5

InVR = -50useg

5 RC

Para un voltaje de restauracion = 0.8 volts

R = _2()__ = _22._ = 27.28 InO~ 1.8325

5

R '" ~ ~.-. 50-;;54.56 In:! 0.916

5

Para un voltaje de restauracion = 2 volts

Ahora bien si queremos utilizar un circuito con disparador de Schmitt como eI 74HC14, debido a que es un inversor, debemos conectar el circuito de la siguiente manera:

Vee k

R r Reset C

I

Ahora el voltaje de restauracion es .mas facil obtenerlo del voltaje del condensador, el cual se obtiene de la siguiente manera:

Vc=Vcc- VR

Y ahora tomamos el V oltaje de umbral positivo ~ 2.7 volts y el voltaje de umbral negativo = 1.8 volts para que se alcancen e,n 50mierosegundos.

-50useg/RC VC=S-5e

5··VC _ -SOuseg/ RC --S--e

5 - -SOuseg/RC

-VC-5e

In 5-VC =-50useg

5 RC

Para un voltaje de restauraci6n de 1.8 volts tenemos: -50useg Cxln~r_C 5

R

R = -50useg Cxln5-L~ 5

50 =112 ohms 0.446

R= -50useg =~=60 ohms Cxln5-2.7. 0.8329

5

50 In5-VG.-- 5

Voltaje de Restaeracicn sous VI Hmin=2V C=1 uf R:::66 ohms

, , ,

4.5 - - - - -f - - - - -: - - - - -: - --- - r- - - - -: - - - - - ~ - -- --:

I , " ,

4 - - - - - ~ - - - - t - - - - - t - - - - - f - - - - - t - - - - - i -_- - - - ~ - - - - -

, I I , I ,

" '" I

- - - - - ~ - - - - - , - - - - - + - - - - - + - - - - - + -'_ - - -1- - - - - + - - - --

, , , , I

I , I I

t , I , , I I

_____ L .. .. .. .. _' .1. '.1. _

,. I I , ,

o

~ 3.5

0:

-1: 3

!25-----l-----;-----;-~l-----j-----:----- 1.5 :::::t:::::;:::::::::::::-:::ts2J::::-

, " "

I " ,I I

Tjerrpo

Vcltaje de Restauracion 50us 1fT +=2. 1V C=1 uf R=60 ohms

3:fF:---f-----f-----t--"--i---};R

3 ---~-----~---.,-~-----~-- --~-----~-----

I I I I I

"'l:l I I I I I I

ro I I I I I

~ 2.5 ---- -~--- --}-----+-----!. ---_} - J. .! _

-g I I I

8 2 --- __ L ~ J,_ J,_ ~ A _

, , ,

- _. _ - - .. __ - - - ~ - -.- - ~-

I I I 1

- - -- - ~ - - - ~ ~ ~ --- - ~- - - - - r

useg 10 useg =·27 ohms

useg con VILmax=O. ,8V en uP

C=0.000001,; R~27 ;

t 0'0.00001,0.00008;

v ~ 5 * exp(-t/(R*C));

disp (V) ; disp (t) ; plot(t,V) ;

50usVILmax=0.8V C=lufR=27

xlabel ('Tiempo useg x 10 r) ylabel ('Voltaje de kes t s cor ")

%Programa para resolver laecuaci6n: % Vcond_= Vee * exp(-t/(R*C)}

%eon t=10 useg hasta 80 useg

con incrementos de 10useg C = 1 ufarad y R = 56 ohms

% Restauraci6n 50 useg con VIHmin=2 V en uP

C=O.OOOOOli R~S6 ;

t 0,0.00001,0.00008;

v ~ * exp(-t/ (R*C));

disp (t) plot grid ani

%colormap(hsv) i

t Lt.Le ti vo Lta j e de keat.aur-ac t on ohms' )

xlabel y l abe L

useg x 10')

de Resistor ')

R~56

C = 1 ufarad Restauraci6n.

C=O.OOOOOl; R=112 ;

0:0.00001:0.00008;

v = 5 - 5 * exp (-t/ (R*CI I ;

dd sp Ivj r

disp (t.) ;

plot (t., VI;

grid on; %eolormap (hev.l j

title('Voltaje de Restauraci6n SOUS _____ ohme.LL,..

xlabel ("Tiempo useg x 10') ylabel ('Voltaje de Conden s ado r " )

%Programapara resolver la ecuaci6n: % Vcond = Vee *exp(-t/(R*C»)

%con t=10 useg hasta 80 useg

con inerementos de 10 useg C = 1 uf a rad y R "'" 6 0 ohms

Restauraci6n 50 useg con VT+~2.7 V en 74HC14

C=O.OOOOOl;

R=60; 0,0.00001,0.00008;

v = 5 - 5 * exp (-t/ (R*C) ) ;

disp (VI;

d.i.ep.Lt ) ;

plot It, VI;

grid "On; %colormap (hsv) ;

title (IVoltaje. de Re s t au r ac i on SO us ohms I )

xlabel( 'Tiempo useg x '10 I) ylabel C'voltaje de. Condensador')

C=luf R=60

Cap. IV Ei microprocesador 8086/8088

Mtcroprocesadorcs 486 Y 386

Lasmicrucomputadoras han ida evolucionando en a los difercntcs

aspectos de tecnologia de fabricacion y otro

de su rnicroprocesador. .es decir. su conjunto de los recursos con que cue-ita. as! como la forma en que utiliza dichos recursos. El estudio de la arquitectura de cualquier microprocesador requierede la interaccion con su programaci6n, asi como su circuitcria para una mejor comprension.

Antes de explicar arquitccture del

8088 varncs a explicar a bloques la con el siguiente diegrama :

Fig. 4.1 DlAGRA.\1A DE BLOQl!ES DEL MI(:ROPROC<.SADOR i 486DX

UNlOAD D ;\lE!\10RL\ eACH

L:'\ID:\ D

PF .... TO nDT--\""T

L~IDA

D FJEClTION

LNlDAD

o DECODIFICACIO'\ [)

t: .... ·STRLCCIO:"oiE

L~1DA

D SEGME:'IIIACION

l,;\'ill.41J

D PAGL'iAOON

L~IDA

D PREBl"SQLEDA DE COOI(;O

t ..... --rDA

[) r"TERf_-\Z CO~ £L C-\.. '\A.L

Sc observe en el diagrarna que como en otros microprocesadores se cuenta con unidades basicas para su operacion

Lrudad de in terfaz con el canal.- Xos permite c! acceso con la memoria y qUt5--a-rtl"eiJida que se va haciendo mas la comunicacion se requiere de una unidad que coordine adecuadamente las acciones para este propos ito.

l'nidad de prebusqueda de codigo.. En \ irtud de contar con una arquitectura de procesamiento encadenado (Pipeline}, este microprocesador

135

puede llevar a cabo la busqueda en rremoria de los codigos de manera anticipada para que en cuanto este dispo . .ble 1a unidad de decodificacion se pueda enviar el siguiente codigo, alrnacc . ando varios codigos en una area de memoria Hamada cola de instrucciones.

Unidad de decodificacion de instrucciones.- Cuando los codigos de instruccion liegan a esta unidad, se tier-en que interpretar 0 decodificar ya que estas combinaciones de ceros y uno- corresponden a operaciones que se de sean realizar ; para este proposito se ..::uenta con una memoria ROM que perrnitira conocer los pasos 6 microinsr-ucciones a seguir para la ejecuci6n de una instruccion.

Unidad de ejecucion.- Esta unidad tier.e la circuiteria necesaria para poder lievar a cabo las operacicncs arii.neticas de enteros,logicasj de transferencia, etc,

Lnidad de segmentaci6n.- Esta unida.i oerrnite trabajar con el concepto de memoria segmentada, es decir, los ace c, '"os de informacion a la memoria se

realizan por media de bloques 0 dependiendo del tipo de. esta

informacion, datos, c6digo, pila y la en que se trabaja, es que se tiene

unregistro para cada segmento y otr. .. ' registro para un desplazamiento, debiendosc hacer el calculo para obtencr la direccion fisica, multiplicando el segmento por 16 y sumandole el despla,: .u-iiento.

L'nidad de pagtnacion ... Cuando se requjere trabajar con memoria virtual, el control del rnanejo e intercambio de bloques 0 paginas de memoria secundaria Y" principal se realiza en esta unidad.

Ln idad de punto flotante.- Cuenta con la circuiteria necesaria para trabajar can numeros de punta flotante. logar itmos y funciones trigonornetricas.

l.'nidad de memoria cache.- Lna de hs formas de hacer mas eficiente a un rnicroprocesador es agregandc!c memoria rapida entre el CPU y la memoria ____ .pnnciaal para no tener que gcnerar estudos de cspera. cuando se _encuentra (Hit cache) la informacion en la cache

A. continuacion vernos que como bloques funcionales el microprocesador 386 es similar al i486, con excepcion dc que se omiten 2 bloques:

136

_-- _--_--_~-----.-.-----

Fig. 4.2 DIAGRAMA DE BLOQU'S DEL ylICROPROCESADOR 38

UNIDAD

D

EJECUCION

UNIDAD

D

DECODlFICACION D INSTRUCCIONE

._---_ .. ---~-.-

L:\lDAD

D SEG~IENTACI6N

L'ilDAD

D PREBLSQLEDA DE CODIGO

UNIDAD

D PAGINACION

LNIDAD

D INTERFAZ CON EL CANAL

Descripcidn General de la arquitectura del microprocesador 8088 En base a los diagramas de los microprocesadores 486 y 386, podemos

en la figura 4.3 que e: 8088 se reduce a 2 bloques principalcs. que son ~ unidad de interfaz can el canal ~i la unidad de ejecucion,

Unidad de interfaz con el canaL- Se observa que se encarga de realizar accesos hacia afuera del microprocesador a traves de los canales _ie direcciones y de datos. Es irnportante mencionar que como en es;e microprocesador se trabaja con la memoria segmentada, se tiene "a circuiteria para haeer los calculos de la direccion fisica y por esta razon ::'TJ esta unidad se encuentran ubicados los registros de segmento }' el apuntacor de direcciones. Por otra parte, como este microprocesador es de arquitectu-a de procesamiento encadenado (Pipeline), se tiene una cola de instruccior es de 6 bytes para eJ 8086 y 4 para et 8088. La forma de cornunicarse a otra unidad es a traves de los canales internes.

Unidad de ejecucion.» En esta unidad se Ilcva 2. cabo la decodificacion de os ccdigos de instruccion, as! como la ejecucion correspondiente, para 10 c c al cuenta con launidad logica y aritmetica, asi como los registros de propos.to general que perrniten almacenar operandos 0 datos que se requieran,

I

__::::____,______,! I "'~~~ll

I

'.-~ ,,~

; SP I I

--~_l~___:~~-==:::<c:':A:;:;"A~L [l~ D .. TOS l~T~R~O

I

1---

'--' B~~DER.·'

D~Gk~-~,EffJiF~~

i\:.,

F' 4 3 Arquitectura del 808 .g ..

Cicio de canal basico de lectura/escritura

Como se observa en la primera linea de la figura 4.4, el tiernpo del ciclo d~ canal esta regido por la serial de reloj (Clock) con una duracion minima de - periodos, es decir, si un dispositive es Iento podemos agregar ciclos estados de espera para prclongarlo y dar ticmpo a que responda dichc dispositive.

En la segunda linea de la figura se tienen las lineas de habitaci6n de; candado de direcciones (ALE), que inicia en el primer serniperiodo dt:0.c. estado Tl y termina antes del segundo semiperiodo, pennitiendo qu;;~; mediante candados como el 74F373 capturen solo las direcciones de ADI!- , ADJ5 Y A16-A19/53- 57 en donde se encuentran tanto direcciones comc, datos multicanalizados, despues del primer ciclo, la sefial ALE permanecs. inactiva (en bajo).

En la tercera linea se tienc la sefial de habilitacion de memoria entrada/saiic.s, (MilO) en donde se observa un cruce de lineas que indica cuando cambia..., las sefiales del ciclo anterior al actual y la doble linea indica los dos niveies., posibles (alto y bajo) que puede tomar Ia serial .M!IO. Se observan cua4~,'D estados 0 ciclos de reloj del ciclo de canal.

En la cuarta linea se observan las lineas de direccion /estados Q'':';:k inician en el primer estado con direcciones (A16- A19) Y terminan casi h~A la mitad del segundo continuando con las sefiales de estados (53-57) casi -al final del cuarto ciclo.

La quinta linea nos muestra las lineas de direcciones/datos ADlS) que inician con el primer estado con direcciones (AO-AlS) la mitad del segundo estado y queda flotando el canal hasta que -el dispositive que se lee, proporcione los datos correspondieme-e permaneciendo casi hasta el final.

la-se;aa-line'Lcorresponde a la senal de lectura (RD) que perman"',e inactiva (nivel alto) casi hasta la mitad del segundo estaaoen-nonJ",,,act iva (nive! bajo) y pennanece hasta la mitad del ultimo estado, en donde se vuelve a desactivar para poder capturar el dato leido.

La septima linea nos muestra la sefial de transmision/recepcia-, (DT/R) que perrnanece en nivel bajo easi los euatro periodos de reloj I'\lra

!1,1 en C Roberto GaI'~la GaliCIa ComputaclOfl V

I<lQ

indicar a los transceptores que seconecten, ya que el microprocesador recibira datos.

La octava linea es de la sefial de habilitacion de datos DEN que inicia inactiva(nivel alto) y cambia a nivel activo (bajo) despues de la mitad del segundo cicIo, permaneciendo un poco despues del inicio del cuarto.ciclo en

donde cambia a nivel inactive. -

Como se observa en la figura 4.4 las siguientes lineas son para

escritura:

La novena linea de direcciones /datos (ADO-AD15) inicia can direcciones hasta casl 1a- mitad del segundo estado en donde cambia para proporcionar los datos que se escribiran, pennaneciendo casi hasta el finaldel cuarto estado.

La decima linea de transmision / recepcion (DT /R) de datos pennanece en nivel alto todo el tiernpo para indica! que los datos se transmiten.

Finalmente en la onceava linea se repite la serial de habilitacion de datos (DEN) para mostrar que inicia inactiva (nivel alto) y despues de la mitad del primer estado se habilita (bajo) para indicar que los datos de salida ya se pueden enviar y ser escritos en un dispositivo, permaneciendo casi hasta el final del cuarto estado.

141

I"___ O'l;EBnnCL£

j+-T __ I n I " i n I

u'l\--IllU-1. ~!LH\_

,,~\. I I I

I I'! ,

I , '

i

Fig 4.4 Ciclos de canal de Lectura/escritura

142

Descripcion de terminales

Antes de dar la descripcion de las tenninales del microprocesador 8088 mencionaremos las caracteristicas mas importante de este dispositivo.

EI microprocesador 8088 es un procesador INTEL fabricado can tecnologfa HMOS, el cual esta encapsulado en un paquete de 40 terminales. EI 8088 tiene caracteristicas tanto de un procesador de 8 bits como de uno de 16 bits,

entre sus caracteristicas principaJes se encuentran las siguientes. -

Arquitectura interna de 16 bits. Tiene 14 registros de 16 bits.

Interfase con un bus de datos de 8 bits.

Compatibilidad con el software del 8088 y hardware del 8088/8085. Capacidad de dircccionamiento de I Megabyte de memoria y 64 Kbytes de E/S.

Operaciones con bytes, palabras y bloques,

Puede operar con un reloj de 5 MHz para el 8088 y 8 MHz para el 8088-2 Puede llevar a cabo operaciones aritrneticas binarias o decimales, con signa y sin signo, entre cllas la multiplicacion y la division.

24 operandos de direccionamiento.

Terminal

Nivel activo

Entrada 'j/o Tercer Estado

Salida

AD7-ADO Canal de direccioues y de datos: Las direcciones son salida :. los datos entrada/salida. En el 8088 las terminales de dircccioncs menos significativas son. cornpartidas y canalizadasen tiempo con las terminales de datos (ADO- AD7), en un cicio de bus las direcciones son activas durante Tr. mientras que los datos son validos en T2, T3, Tw y T4.

Las cuatro direcciones rl1~s_ sign!fl<;:_~t'ascomp~~_!1_!~_I!0inll!_e~_ con las seriales de estados (A 19/56, A 18/S5, A 17/S4, A 16/S3). Las direcciones son validas (nivel alto) en TI y los estados en T2, T3, Tw y T4.

A15-A8 Canal de direcciones: Salidas y tercerestado. Estas lfneas establecen 8 bits de dirccciones a traves de 4 ciclos de canal completos (Tl-T4). Estas lineas no tienen que ser conectadas con el ALE para que sean validas. A IS-A8 Ilegan a tercer estado durante el

143

requierimiento de una interrupcion, canal local "hold acknowledge" y restauracion,

A19/S6,A18/S5, A17/S4, A16/S3 Direcciones/Estados e Salidas y tercer estado Durante T I, estas son las cuatro lineas de direcciones mas significativas para las operaciones de 1a memoria. Durante las operaciones de entrada/salida estas lineas estan en bajo. Durante las operaciones de memoria y de entrada/salida, la informacion de estados es llevada a cabo en estas lineas duranleT2,T3,Tw y T4. S6 esta siempre en bajo.

EI estado de interrupcion habilita el bit de bandera (S5) y 10 pone al corricnte al inicio de cada ciclo de reloj. 84 y S3 tienen las siguientes caracteristicas :

Tabla 4.1

I S4 ~3=~==---_~. ~_~ __ ~.~~..RACTEPJ:snCAS

i Otbajo) '0 I Segmento extra

F 0 Segmento de pila.

Il(altO)~-------~~---------~cse~gm~~==W~d~e~C~6~di~g~O~6~ru~·n~~~o~.-

Il(alto)

1 (alto)

Segmento de datos.

RD _ Lectura : Esta serial es de salida y es activa en nivel bajo - RD (READ). indica que se efectua un ciclo de lectura a memoria 0 a un dispositive de E!S (dependiendo del estado de la terminal lO/-M 6 S2). Esta serial es activa en T2,T3 y Tw.

eLK Reloj : Entrada. El microprocesador como cualquier circuito secuencial sincrono requiere de una serial de reloj que gobieme las operaciones intemas del mismo. Se requiere de una frecuencia minima de operacion (Consultar las hojas de especificaciones de CorrienteAlterna) debido a los registros dinamicos que contiene el microprocesador, en el caso de versiones CMOS se puede operar desde corriente directa. Los niveles requeridos son TTL y con ·,,1 filo de subida se generan dos fases internamente, normalmente se genera la scfial de reloj mediante el circuito integrado 8284.

M en C Roberto Galicia Gahcia Compuracron V

144

INTERRUPCIONES

RESET Restauracion : Entrada. Activa en nivel alto. Esta sefial provoca que se restaure el.microprocesador, provocando que despuesde la restauracion se °inicie la ejecucicn a partir de la dircccion FFFFOH y _ se inicialicen algunos registros. Esta serial es asincrona, sin embargo en algunos circuitos integrados que _ gene ran esta sefial la sincronizan con el reloj como en el caso del 8284 que debe rnantener habilitada la restauracion por un tiempo de 1 ms. cuando el Vee y eLK ya estan estables,

INTR Interrupcion mascarable : Entrada. Activa en nivel alto. Esta sefial le indica a! microprocesador que se solicita una interrupcion mascarable, - es decir que si la bandera de - interrupciones del registro de banderas (FLAGS) esta activada podra llevarse a cabo la interrupcion y en caso contrario no sera procesada. EL microprocesador 8086/88cuenta con 256 vectores de interrupcion posibles por lo que una vez aceptada, debe proporcionarse el numero en las 8 lineas menos significativas del canal de datos (DO-D7), mediante un controlador de interrupciones.

:NMI Interrupcion no mascarable : Entrada Activa en fila de subida, Esta serial Ie indica al microprocesador que se solicita una interrupcion no mascarable, es decir que sin condiciones al concluir el ciclo de canal actual se procedera a realizar Ia subrutina correspondiente a la interrupcion no mascarable, ubicada en el vector 2, Durante la ejecucion de la rutina de interrupcion se dcshabilitaran las interrupciones mascarables en caso de que estuvieran permitidas y volvcran a habilitarse cuando se retome de la interrupcion nornascarable mediante 1a instruccion IRET,

HOLD

Retencion : Entrada, Activa en nivel alto. Esta sefial de

requerimiento de los canales permite que otro control tome el mando de los canales del microprocesador, los cuales pasaran a tercer estado 0 alta impedancia si s_e.~c_~p~~~_!_e_!equ_:!!_~i_ento.

HLDA Reconocimiento de retencion : Salida. Activa en nivel alto. Esta serial indica que el microprocesador ha cedido sus canales a otro control maestro y sus canales estan en tercer estado, manteniendose en esta condicion hastaque se desactive 1a serial HOLD,

M. en C Roberto Galicia Galicia Computacion V

145

rif'O

RDY Listo : Entrada. Activo en nivel ~ Esta linea de listo para el caso de no usaf rafaga indica que el_ ciclo de canal actual se ha completado, es decir que si se lIeva a cabo una lectura el dato ya esta disponible 0 si se haee una escritura el dispositivo correspondiente ya capture el dato.

LOCK# Seguro : Salida Tercer estado, Activa en nivel bajo. Esta linea de segura permite saber que el cicio de canal actual esta asegurado, es decir que no se perrnitira una cesion de los canales a un dispositive externo.

TEST Prueba : Entrada. Esta entrada esexaminadapor la instruccion de espera para prueba Si la entrada TEST esta en oajo. la ejecucion continua, en otro caso el procesador espera en un est ado "ocioso". Esta entrada es sincronizada internamente durante cada ciclo de reloj.

MN I MX Modo minimo/Modo maximo: en que esta operando el procesador.

Entrada. Indica el modo

10 J M Estado d. las lineas : Salida. Es usado para

distinguir un acceso a memoria, de un acceso a entrada/salida.

Escritura :

Salida.

que el procesador esta de escritura de entrada/salida.

efectuando una escritura a memoria 6 un

ALE

Habilitaciiin del candado de direcciones :

Salida. Esta

serial es provista para habilitar un candado y capturar las direcciones que estan multicanalizadas con los datos.

DT JR T'rausmision/Recepciou de datos: Salida. Esta

serial permite habilitar un transceptor de datos para indicar Ia direcci6n.

DEN Habilitaci6n de datos: Salida. Esta serial permite

--~-fiablTitar un -transceptorae- datos para indicar que los datos ya estan presentes.

SSO Linea de estado: Salida. Permite conocer las caracteristicas

del cicio en conjunto con 101M y DTIR.

M en C Roberto Gal,cIa Gahcra Computacion \'

146

RDY Listo : Entrada. Activo en nivel bajo. Esta linea de listo para el caso de no usar rafaga indica que el cicIo de canal actual se ha completado, es decir que si so lleva a cabo una lectura el dato ya esta disponible 0 si se hace una escritura el dispositivo correspondiente ya captur6 el dato.

LOCK# Seguro : Salida Tercer estado. Activaen nivel bajo. Esta linea de segura pennite saber que el cielo de canal actual esta asegurado, es decir que no se permitira una cesi6n de los canales a un dispositive externo.

TES'f-- Prueba : Entrada. Esta entrada es examinada por la instrucci6n de espera para prueba . Si la entrada TEST esta en bajo, la ejecuci6n continua, en otro caso el procesador espera en un estado "ocioso". Esta entrada es sincronizada intcrnamente durante cada ciclo de reloj.

MN / MX Modo minime/Modc maximo: en que esta operando el procesador.

Entrada. Indica el modo

101M

Estado de las Iineas :

Salida. Es usado para

distinguir un acceso a memoria, de un acceso a entrada/salida,

WR Escritura : Salida. Indica que el procesador esta efectuando una escritura a memoria 6 un ciclo de escritura de entrada/salida.

ALE Hahilitacinn de: candado de direcciones : Salida. Est. sefial es provista para habilitar un candado y capturar las direcciones que estan multicanalizadas con los datos.

DT IR 'I'ransmision/Recepcion de datos: Salida. Esta

serial pennite habilitar un transceptor de datos para indicar la direcei6n.

DEN Habtlltaclen de datos: Salida. Esta sefial permite habilitar un transceptor<Ie datos-"para irirucar--'fue los datos ya Estan presentes.

SSO Linea de estado: Salida. Pennite conocer las caracteristicas

del cicIo en conjunto con 101M y DTIR.

M. en c. Roberto Galicia Galicia Computaci6nV

146

GND

- .,

:ffi

-~

~~ ~ L_J

-cd

AD7 8

ADS 6 ADS ~ AD4 I12l

::: ,~

AD1 S

ADO ~ NMI q

8086 CPU

INTR

CLK

GND

Fig. 4.5 Microprocesador 8086

M. en C Roberto Genera Galicia

Compctacron v

Vee Visto por arriba

A161S3

A171S4

A18/SS

A19/S6

If.

MN/MX

MODO

RD MINIMa MAXIM~

......._.. HOLD RQlGTO 1

............ HLDA ' RQ/GT1i

1_ i

.............. j WR I LOCK

........_.I. ~ 52

............ DTiR I 51

=~:::

......._.. INTA

. __ .L_~_,...J

50

Q50

Q51

TEST READY

RESET

147

GND

ADO NMI

INTR

elK

GND

8088 CPU

Visto por arriba

40 Vee

§

S A16/S3 [3 A171S4 ~ A18/S5 ~ A19/S6

34 i ~SO ~

[33l MNIMX

~r;;ITIl .. RD 1.'NI::ID~AXIMq

HOLD RQ/GTO I i

HlDA RQ/GT1 i

WR LOCK

~_....I

i~ 1_ p ............. IDT/R

G ,_",.,.I DEN t3 --.1 ALE

--.IINTA

QS1

52

S1

SO

QSO

TEST READY

RESET

Fig. 4.6 Microprocesador 8088

148

Generador de reloj del sistema (8284)

EI rnicroprocesador 8088 requiere de una senal de reloj con un rizo rapido y un tiempo de bajada menor delO ns. Niveles 16g1COS de 0 y I de "0 a 0.6 volts y 3.9 a 5.0 volts respectivamente, un cicio uti! de 33%. La sefial de RESET del procesador debe ser sincronizada a el reloj del sistema y debera pennanecer poi-los ultimos 4 ciclos de reloj, para que este sea aceptado.

Para cubrir con este requerimiento se utiliza el 8284/\ Intel.

El cual proporciona 3 frecuencias de salida siendo estas :

OSC.- Es una salida de nivel TTL con frecuencia igualal del crista! oscilador intemo.

PCLK.- Es una salida de nivel TTL con una frecuencia del 1 de ia frecuencia nccesaria para el 8086 adernas que permite la sincronizacion del sistema.

CLK.- Es una senal de reloj para el procesador , su frecuencia es una tercera parte de la frecuencia del oscilador con un ciclo uti] de 33~/o.

Lasefial eLK es la empleada para la sincronizacion del sistema.

La figura 4.7 a continuacion rnuestra como esta constituido el 8284A.

X1

,~-------r--

eLK

5101 D .•

~10 f X2

8284A

Fig. 4.7 Generador de reloj 8284

149

Restauracion (RESET) del sistema

E1 8088 requiere una restauracion activa en nivel alto con un pulso de duracion minimo de 4 period os de reloj, excepto cuando el sistema ya esta encendido. En tal caso requiere de un pulse de restauraci6n de 50 microsegundos. Ni las peticiones de canal (bus) nj interrupcionesson reconocidas durante la restauraci6n interna.

Fig. 4.8 Restauracion

i RESET

8284A

Durante la restauraci6n (reset), el microprocesador es inicializado de .la siguiente manera :

cornponente Banderas

11' CS

-------- -- DS - --------- -

SS

ES COLA'

'Cola de instrucciones del BIU.

contcnido iimpiadas

OOOOH FFFFH OOOOH OOOOH OOOOH VACIA

150

De aqui puede verse que despues de una restauracion (reset) el microprocesador iniciara su ejecucion a partir de la direccion FFFFOH, por 10 que los 16 bytes mas altos de la memoria, deben instalarse con memoria de s610 lectura que en esos ultirnos bytes contenga un' salto al inicio del programa.

Asimismo las lineas del 8088 son afectadas tomando a un estado detenninado como se especifica en la siguiente tabla.

SENAL

AOO-ADIS A19-16/S6-3 BHE/S12 S2iM/IO SliDT!R SOIDEN LOCK/ViR RD

INTA

ALE

HLOA RQ/GTO RQ/GTJ

QSO

QSl

CONOICION

3° EDO.

EOOo

3° EDO.

va a 1 ~,. luego a 3° EDO. va a ! y lucgc a 3° EDO. va a I y luego a 3' EOOo va a I y luego a 3° EDO . va a I y luego a 3° EOO . va a I y luego a 3° EOO 0 o

o

o o

El circuito mostrado en la figura 4.8 pennite al procesador ser restaurado en 2 formas. La mas obvia es la de presionar el contacto. La salida de Reset sera retenida en un nivel alto hasta que pasen los ciclos de reloj necesarios hasta que el contacto sea liberado. Entonces el procesador comenzara Ia

eiecucion en la direccion FFFFOR ~ 0 • _

El circuito tam bien proporcionara una restauracion (Reset) al momento de energizar, cargando el capacitor hasta 5 volts, con una suficiente constante

de tiernpo, la entrada de RES sera retenida a nivel bajo 10 suficiente para

restaurar al procesador,

M en C ROberto Galicia Galicia Computacson V

EI 8284 emplea un disparador Schmitt en la entrada RES para protegera! sistema en las oscilaciones, debilita al bajo rizo de voltaje que cruza por el capacitor. Este circuito tiene 0.25volt5 de histeresis, significando que los puntas de transicion 0 y I difieren por estas ultirnas cantidades.

EI pulso de salida no terminara antes de que la salida alcance 1.05 volts. pero garantiza la terminacion antes de que la entrada alcance los 2.6 volts.

La constante de tiempo RC podra ser elegida para conocer la minima constante de tiempo de SO ms de reset activo.

E1 diodo proporciona la trayectoria de descarga del capacitor a traves de Ia fuente, cuando la energia fall a 0 es quitada.

152

Fig, Microprocesador i486 con prccesaneenro encadenado v microarquitectura de 32 bit

Fig. 4.9 Microprocesador 486

M en C Roberto Gal,c,a GailCl3 Computacron V

153

Cap. V Disefio de un Sistema Minimo basico

En este capitulo se va a discfiar y arrnar un sisterr;a minima basico de microcomputadora en base al microprocesador 8088 ce la compafiia Intel 0 algun otro equivalente de segunda fuente, la razon de haber elegido el microprocesador 8088 es que su canal de datos es de S bits y la circuiteria se simplifica, siendo tambien mas econ6rnico.El sistema minimo . incluira 2kbytes de memoria EPROM en donde se tendran los programas, un puerto de entrada y un puerto de salida en forma independiente 0 individual, memoria RAM, puertos prograrnables, teclado e zndicadores de siete segmentos; otro aspecto a considerar sera el de verificar como operan los ciclos de canal, ejecutando por pasos los programas _y __ monitcreando con diodos emisores de !uz (LEDs) los canales de datos. Jirecciones y control, tambien se pretende verificar la forma en que ope-a la arquitccrura de procesamiento en cadena (pipeline Processing).

En las diferentes etapas del diseiio se mostraran varias opciones de circuitos, con objeto de el alumnopueda seleccionar, cornbinar 0 variar su disefio 0

agregar otros componentes, cuidando un orden la realizacion y

verificacion.del armado y funcionamiento de con e!

fin de poder facilitar la deteccion de algun problema, asi como su ccrrcccion con el usa adecuado de equipo de medicion.

Fig. 5.1 Oscilador 555

Reloj

I

( I_!=_, _

Como recordaremos el

microprocesador es un

circuito digital, . secuencial, sincrono, es decir, que requerimos de un oscilador para generar esta sefial llamda de reloj, cuidando la frecuencia minima de operacion, en virtud de tener

un microprocesador

tecnologia MOS (8088) el cual al consultar las hojas de datos se observa que tiene una frecuencia minima de operaci6n de 2 megahertz (Mhz.), sin embargo, para propositos de las practicas que se realizaran podria operar a una frecuencia menor par 10 que se da la opcion de un oscilador en base al

R.

MenCRobertoGaliciaGalicia Computaci6n V

154

temporizador en circuito integrado 555. Se deberan calcular los val ores de resistores y capacitor para 300 Khz.

Otra forma mas sencilla de generar la sefial de reloj es por medio de un oscilador controlado con cristal de cuarzo en un circuito integrado con encapsulado del tipo de doble linea (DIP), equivalente a un circuito de 14 patas, aunque s610 contiene 4 en los extremos, como semuestra en Ia figura 5.2; estos osciladores se encuentran en diferentes marcas y valores de frecuencia. Un inconveniente para utilizar estos osciladores, es el ciclo de trabajo (duty cicle) que se requiere del 33% para el 8088/8086, sin embargo, si se trabaja a la frecuencia minima de operaci6n de 2 Mhz. no importa que el cicio de trabajo sea del 50 % como normalmente se dispone en estos sciladores. EI costa de los osciladores integrados y su disponibilidad en el mercado nacional puede ser un inconveniente, por 10 que. se recomienda utilizar osciladores de 1.8432 Mhz. de deshecho, que se tienen en principales (mother boards) y que son usados para generar Ia transmision y recepcion del puerto sene, de las tarjetas principales se pueden aprovechar otros circuitos como cl microprocesador, puertos, manejadores, etc.

Los osciladores integrados son de bajo consume de potencia, apropiados para utilizarse can circuitos MOS y CMOS, con un encapsulado metalico para evitar la intereferencia electromagnetica y por 10 compactos y simples de conectar son una buena opcion.

Nota: No se olvide que las frecuencias de reloj de los microprocesadores caen dentro del espectro electrornagnetico, por 10 que debe ser considerado el efecto que provocan.

Vista par abajo

Pata 14

Fig. 5.2 Oscilador integrado

M_ eo C. Roberto Galici.a Galicia Compuracrcn v

155

Como se observa en la figura 5.2, la forma de identificar la pata # I es por medic de un punto negro en la parte superior 0 por la esquina de 90 grados, a diferencia de las esquinas redondeadas y las sefiales que maneja cada terminal es similar a los circuitos digitales de 14 patas:

. No conexi6n 1 habilitador

Tierra

Salida oscilador'--

+5 Volts (Vee)

Otra ope ion para generar el pulse de reloj es usando eJ circuito integrado 8284A, que es un circuito que contiene un oscilador controlado por cristal (externo), el eual fue hecho de manera .espccifica para los microprocesadores 8086/88, en este caso si se obtiene un ciclo de trabajo del 33% utilizando un divisor entre 3 por 10 que la frecuencia del cristal debe ser de tres veces la frecuencia de operacion, por ejemplo para un microprocesador de 8 Mhz., se debe utilizar un cristal de 24 Mhz., tambien cuenta can una salidaPCLK de la mitad de frecuencia de operacion del- microprocesador con 50?/O de ciclo de trabajo para poder sincronizar perifericos que asi 10 requieran.

EI 8284 incluye la funcion de restauracion con una entrada de disparador de Smith para la restauraci6n automatics con un circuito RC 0 en forma manual can un interrupter y un multivibrador biestable para sincronizar fa restauraci6n.

Asimismo sc incluyen en el circuito, dos senales de sistema listo (READY) que permiten agregar estados de espera al microprocesador para dispositvos lentos que tengan tiempo suficiente para tomar 0 enviar datos.

M en C Robeno Gahcia GaliCia Computacron v

156

Fig. 5.3 Circuito 8284A

Se tienen otras versiones de osciladores a cristal en logica TrL, sin embargo, el consumo de energia es mayor y los nivcles de voltaje lcgicos son diferentes alMOS y CIVIOS, par 10 que normalmente hay que agregar un manejador que. puede ser una compuerta inversora con tID resistor- de levantamiento a su salida de 330 duns para tener el nivel adecuado.

1-----+01-

I ~ ~ --L

I~----r-----f> I

_L ~ I ~ 1 44l:so. 'I

I'~I~ ~

-:- 1 Kotvn 1 kohm

-U---ng.-SA Osci1ador ,ccfisrat-con 2 irrversores

,\1 en C Roberto Gahcra Galicia Computacion V

157

Otra forma economica de generar el reloj es 'mediante osciladores con compuertas de bajo consumo como las CMOS de la serie 74HCXX, de las cuales se tienen varias versiones.

I~

i U?A I

'i"---I '"

I I <, I

r~~

I y, ,

I'D

Co I

r 62pF .r. cs 'T' 62pF

{-: 1

Fig, 5,5 Oscilador a cristalcon 1 mversor
RF
--~----,
i 10M I
I 01,
I I C3
I
I--c?c: ;51
VI
'01 I
I
I
Cl _L
-l_ 62pF C2
1 62pF Fig, 5,6 Oscilador a cristal con 1 inversor 2a version

M en C Roberto Gahcia Gahci2 Compusaoon V

158

El oscilador de la figura 5.7 csta fonnado nor tres inversores y genera una sefial de onda cuadrada con un c.iclo de trabajo aproximado del 50 %_ y el de calculo de la fecuencia se realiza con la siguiente formula:

f - (040':::R') \

2RICi _._-- .. --== + 0.693) I" Rl+R2

6

/ s 1 -:

2C(OA05Req + O.693R)

con

RIR2 Req::o Rl + R2

I~I

I -,- I

i : j

Lr~~0~~_j __ L/ V~--l/

74HC04

Fig. 5.7 oscilador con 3 inversores

Una de las formas mas simples de generar el reloj es mediante el circuito de lafigura 5.8 que usa una sola compuerta y un circuito RC, este circuito genera un ciclo de trabajo aproximado del 50%, que como ya se mencion6, si se trabaja a la frecuencia minima de operacion del microprocesador de 2 Mhz., no existe ningun problema y la frecuencia se puede calcular de la siguiente manera:

R1

f=

I ~

.1 __ J~.'"" 560 _-v I I . i~

~ C1· 74HCfF

1nf

I

Fig. 5.8 Oscilador de 1 inversor con disparador Schmitt

M_ en C Roberto Gaacra Gal,cla Computecson \

159

Una forma de calcular los componentes para una frecuencia de 2 megahertz es sugiriendo un valor de capacitancia, por ejemplo con 0.001 uF 0 1 nF Y entonces encontrar el valor de la resistencia que existe en valores muy variados, quedando de la siguiente manera:

R2 __ I_O.9xfxC

_~_~ __ ~ = I _ = 555 ohms

O.9x2xl06xlxlO-9 1.8xlO-3

El valor comercial mas aproximado es de 560 ohms y es conveniente que se verifique en un osciloscopio la calidad de la senal y en caso de no contar con este instrumento le sugerimos utilizar el circuito de la figura 5.9 que es un divisor de frecuencia en danae pucde observar el cintilar de un diode ernisor de luz para saber que esta funcionando su oscilador aunque es conveniente estar mas seguro de la forma de onda de su senal debido a posibles fallas-en su alambrado, componentes, la fuente de alirnentaci6n, etc.

Entrada dereloj

L_ ~~

lAST Q3 r--

~ :

- i as

aJ co

'"

01'

011 Q12

Fig. 5.9 Probador de reloj

Es posible simplificar el circuito de la figura 5.9 elirninando el transistor,

---. "p'e-ro---se dehe-culdarqiielit--c6rrlente de! resistor y diode emisor de luz no rebase los cuatro miliamperes.

Nota: se recomienda para reloj, el oscilador a cristal integrado 0 el circuito de la figura 5.8 por su simplicidad, econornia y bajo consumo, con la posibilidad de utilizar las 5 compuertas restantes como inversores.

160

Restauracion

El microprocesador incluye circuitos rnuy diversos, tales como registros, multivibradores biestables, contadores, etc., los cuales requieren de una inicializacion, para entender mejor la restauracion vamos a dar un ejemplo de un circuito digital de memoria que debe comenzarcon un valor de cero, esta accion se neva a cabo mediante un borrado (clear) 0 una prerestauraci6n (prereset) 0 en el caso contrario que se dcsea que la memoria empiece con un valor de uno, se realizara con la scnal de preactivacion (preset). Pues bien, el microprocesador para un funcionamiento adecuado tiene que poner sus circuitos bajo ciertas condicones electricas y logicas, debe asegurar ernpezar a ejecutar los programas a partir de una direccion de me-moria especifica (OFFFFH), 10 que se consigue inicializando los valores de los registros de segmento de codigo con valor FFFFH y el registro apuntador de

instrucciones can valor de cera, ya se vio al combinarse un

segrnento y un desplazamiento se 1a direccion restauracion.

Recuerde que el circuito de reloj 8284 incluve restauracion, pero requiere que extemamente se coneete un circuito RC para una restauraci6n autornatica y un boton para una restauracion manual. Es importante resaltar que la terminal de entrada de restauracion es act iva en nivel-bajo en el 8084 y si se va restaurar directamente en el rnicroprocesador, la terminal de restauraci6n es activa en nivel alto por 10 que el circuito RC se modifica en su conexi on, como se muestra en la figura .5.1 0 y se agrega un diodo para poder descargar rapidamente el condensador en caso de una faHa electrica, para garantizar la restauracion, Otro aspecto que hay que mencionar, es que el 8284 tiene una entrada con circuito disparador deScmitt que permite .una restauracion mas segura, sin embargo para un circuito de prueba, didactico, sencillo y econornico, es suficiente con un circuito Re. A este tipo de restauracion que se da desde el cncendido de la cornputadora-en forma autornatica 0 manual con el boton, se le llama restauraci6n 0 arranque en frio, asimisrno ia restauracion que se da con las teclas ALT+CTRL+DEL se le llama arranque 0 restauracion en, caliente porque: se da cuando la

computadora ya esta encendida y ornite algunas pruebas por 10 qu~ esmas _

nip ida su accion, aunque encomputadoras con sistema operativo Windows, puede suspender solamente 1a tarea que estc ejecutando 0 haeer un arranque en frio.

161

Para evitar un conflicto con la circuiteria extema al encen_der 0 conectar la alimentacion del microprocesador, se ponen en alta impedancia los canales mediante la restauracion automatica 0 manual. Los registros que taman un valor especifico en el momento de la restauracion se indican en la tabla 5.2.

Tabla 5.2 Registros en restauraci6n

! Apuntador deInstrucciones

Banderas

il

Borrado

¥alor~., I

I!

OOOOH

Segmentode Codigo CS FFFFH

Sezmento de Datos OS , , OOOOH

f-~S"'eC:f!lll=e"'nt:_o=d=-e--P='iC'la~S='S "-----+! T OOOOH

f-----c=--"S:.::e:;;gm""'e:onO"to"-"E:_xO"tr:.::a:___~.. OOOOH --J

~~C~o_!_a~d~e~i=n=st=ru=c=c~io=n=e=s_~' ! Vacio I

!,

Restauracien (Reset)

Fig. 5.10 Circuito de restauracion

M_ en C Robe-to Oancra Gahcra Computaciil_n_ V

]62

Circuito de iuicio/paro

La ejecucion de los prograrnas en un sistema de microcomputadora en base al microprocesador 8088 a la velocidad minima de operacion que es de 2:Mhz. requiere para un ciclo de canal de 4 estados 0 periodos de reloj, de un tiempo igual a:

T=l/frecuencia, 1'=1/2 Mhz, T=O.5 useg.

Si dejararnos que el microprocesador corriera sus program as . en forma continua a la velocidad de 2Mhz. ).' quisieramos monitorear los ciclos-dc canal mediante unos diodes emisores de luz, solo veriamos que permanecen encendidos 0 parpadean debido a la conrnutacion tan rapida, que para cuatro periodos de reloj se tendrian tiernpos de 2 microsegundos.

Cicio de lectura

Fig. 5.11

T1 T2 13 T4

cue ~ F-i /\Li /~," /.--~~

l\.__j i~ , _j l\____j i'~

DIRI -+--'~-. , . I' ,_~i , 1::--

OATOS___l_._}\._ Direcciones - --~\ DAf,' OS ENTRADP, / .. 1

I i T

iii

Al" j___J\' '!

- I I:... i

I I: __ ._j_

I

READY

Una forma de poder ejecutar por pasos la ejecucion de un programa es mediante un circuito de inicio/paro (start/stop), que nos permita detener la ejecucion cada ciclo de reloj. Para diseftar el circuito de inicio/paro-se

+reqeiere-cue-per-med-e-de. algunade Ias.senales generadas durante c! ciclo

de canal de I microprocesador se pueda detener 0 parar la ejecuci6n del cicio de canal dcsactivando alguna senal de entrada al microprocesador y que mediante un control externo con un interruptor se pueda continuar la ejecucion activando la senal correspondiente y nuevamente mediante 1a sefial del microproccsador detener la ejecucion y asi sucesivamente.

163

Serial del microprocesador para detener la ejecuclon

Serial hacia el microprocesador ,--------------, para detener 0 continuar 18

I ejecucion ~

I

Circuito de Inicio/Paro

__/

ejecuci6n

Fig. 5.12 Circuito de inicio/paro

La sefial que permite detener 0 prolongar la ejecucion de un ciclo decanal es la serial de listo (Ready) que normalrnente se utiliza para agregar estados o ciclos de reloj de espera para dar oportunidad a que los dispositivos icruos puedan ser accesados por el microprocesador, nos permitira agregar ciclos de espera en forma indefinida, hasta que se quiera continuar a] siguiente ciclo de canal.

Ahora bien, analizando el diagrama de tiempo del ciclo de canal observamos que hay varias sefiales que sc generarr en la lectura y la escritura, pero unade las sefiales que siempre se genera en el estado Tl a! principia del cicio de canal, es la sefial ALE, por 10 que sera la serial que se utilizara para detener la ejecucion del ciclo de reloj.

Cicio de lectura

Fig. 5.13 Ciclo de lectura con estados de espera

M, en c_ Roberto Galicia Galicia Computacion V

164

Una forma de disefiar un circuito digital secuencial es a partir de un diagrarna de estado en el que se presentan trayectorias con las entradasque provocan los cambios en la salida que se presentan en los estados como se muestra en la figura 5.14.

ALE,lnte

~- p~\

(Start) i (StOp) I

~~~

X,lnta

Fig. 5.14 Diagrama de estados inicio/paro

Ahora podemos proceder a realizar la tabla de excitacion:

Tabla 5.3 Excitacion

Al analizar la tabla de excitacion se observa que su comportamiento es el de un multivibrador biestable tipo R-S. sin embargo, hay que considerar que el interruptor provoca rebotes mecanicos que hacen que electricamente se

tenga ruido.que __ pr_Q_Y_O_CfLQfl funG_i_ffi'!,.rpj_t;P1Q _erroI}_t;Q,J2QI__!Q__g_ue se t~~_e _

agregar un circuito eliminador (debounce) de estos ruidos, tambien hay que considerar que comercialmente no se dispone de multivibradores tipo R-S.

salvo en la familia TTL que tiene entradas invertidas, 10 que obliga a utilizar

un inversor, Es importante mencionar que el circuito requerido - es de tipo asLncrono ya que el pulso de ALE ni siquiera dura un periodo de reloj y no

M_ en C. Roberto Galicia GaJi~ia Computacron V

165

seria conveniente _ utilizar un circuito sinerono como un tipo J-K y comercialmente la mayoria son sincronos par las ventajas de mayor velocidad que ofrecen estos circuitos. En la figura 5.15 se muesrra un circuito:

ALE READY

--c=~\c~- R Q

~L-=~ · 74LS279

~ ~'

i ~--. -''0-1

L_. __ , /'

47d --

Vee!

Fig. 5.15 Circuito 1 inicio/paro

Nota: recuerde que un circuito secuencial se puede realizar con cualquier tipo de multivibrador biestable, sin embargo, el diseno requiere la simplicidad del circuito, acompai'iada de su econornia.

Podemos tener otra opcion - de circuito, substituyendo el eliminador de rebotes par un segundo multivibrador R-S de los cuatro que tiene el circuito integrado 74LS279, quedando el circuito de la figura 5.16.

Otra forma de redisefiar el circuito de inicio/paro es utilizando circuitos CMOS gue consumen rnenos potencia, utilizando las entradas de tipo asincrono como las de borrado (clear) 0 de preactivacion (preset) y combinarlas can las funciones nonnales de los biestables, una opcion seria

"cofieJCircuito 74HC74 que es de tipo "D" y debido a que Iasentradasde tipo asincrono son activas en nivel bajo, todavia se requiere de un inversor para la sefial ALE, adem as se agrega una compuerta NO- Y como una Have para permitir que funcione el circuito inicio/paro 0 que se ejecute a la velocidad normal como se muestra en la figura 5.17.

M_ en C Roberto Galicia Galicia C~putaci<iriV

166

Vco 'Y

4 7~'----. ---'.

. !:

R Q

~ I 74LS279

"0 1-

4:r--S---v:cKl

Fig. 5.16 Circuito 2 inicio/paro

ALE -{=

Vee 1

47K~ I

_LJ

PRES D Q

C

Q ~EADY

,-/,

-~. i

i

i t.vcc

Lt:~READY

PRES Q----

'(i____""

./

74HCDD

C

CLR

4)

Vee I

74HC74

Fig. 5.17 Circuito 3 inicio/paro

M en C Roberto GahC'3 Galicia ComputaCI()fl V

74HC74

167

Nota: recuerde que un circuito MOS 0 CMOS requiere que las tenninales de entrada que no se utilicen, sean referidas a voltaje 0 tierra para que no produzcan ruido 0 consumo de energia.

Una forma de sirnplificar el circuito es mediante el uso de un multivibrador biestable que tenga sus entradas asincronasde borrado y preactivacion activas en nivel alto para evitar el USD del inversor por 10 queen la familia CDXX se encuentran circuitos con estas caracrensticas, como e! CD4013 0 el CD4027, que es en base al que se realiza el circuito de la figura 5.18.

ALE

READY

Fig. 5.18 Circuito 4 inicio/paro

Se observa en el circuito de la figura 5.18 que ya no aparece el inversorpara la senal ALE, sino que directamente actua en la terminal de restauracion

-·-para+l-e\"'"ar-+..rsen'ai·-'~-a-H-i-velinacti-¥-Q..-{G-ero)., para dctcner 1a ejecucion del ciclo de canal hasta que mediante un fila positivo 0 de subida generado por un eliminador de rebates (otro multivibrador D) cambie la salida del primer biestable para que pueda llevar la terminal READY a nivel "1" Y que el ciclo de canal pueda concluir y nuevamente al iniciar el siguiente ciclo de canal, la terminal ALE 10 pueda detener de nueva cuenta, tambien se observa

168

que ya no esta la compuerta NO- Y para permitir la ejecucicn por pasos 0 en corrida libre, ya que esta condicion de corrida libre se logra con el interruptor cerrado a voitaje Vee en la terminal de activacion (SET), que como se observa en la tabla 5.4 una vez que es Ilevada a nivel alto da una salida de uno logico en la salida Q que va a la tennina! Ready, sin importer 10 que hay en las otras entradas y en el easo de que el interrupter se abra, la terminal de activacion tom a un nive! bajopor medio del resistor de referencia a tierra (pull down) y el circuito funciona en ejecucion por pasos.

Tabla 5.4 Funcional del MY CD4013

R S
I __;-I 0 0
I __;-! 0 0 0
ii ~ .. --------~.--
:1
~~ X 0 0 Q Q
H-I X 0 0
X 0 I 0
X , X I. E!circuito de inicio/paro tambien se puede realizar por media de un PLD, sin embargo) se deja como ejercicio.

169

Demulticanalizacion de memoria

En el sistema minima basico se van a utilizar las memorias 2716 con 2Koctetos (Zkbvtes) de EPROM v/o la memoria 2016 can 2Koctetos de RA.M, que manejan en forma separada oindependiente sus canales de direcciones y datos, por 10 que recordando las seitales del microprocesador 8088, maneja en forma multicanalizada las direcciones y datos y se deben separar 0 demulticanalizar con ocho candados por medio del circuito integrado 74HC373 que ya contiene los ocho, como se muestra en la figura 5.19.

Fig. 5.19 Microprocesador can Demulticanalizador

170

Monitoreo de seiiales

Con el fin de comprender de una mejor manerael funcionamiento del sistema minimo basi co se tienen quemonitorear con diodosemisores de luz (LEDs) Jas scfiales de Jos canaJes de informacion como son Jos datos, las direcciones y las sefiales de control, considerando que las sefiales que nose utilicen 0 que tienen un nivel fijo no tiene caso monitorearlas.

Vamos a iniciar con el canal de datos (DO-D7) y verificando la corriente que proporciona eJ microprocesador, la memoria 0 el puerto, como se indica en la tabla 5.5 y una corriente de diodo emisor de luz de 10 mAo

Tabla 5.5 Corrientes de circuitos

~Illilto '. ·.JkI"'O!!lH'---+~ I'lL

I I\1icroprocesador!i 400 w\ 2 mA

I 8088 ii'

r2T.W'.!

------z-~

Memoria !i 400 uA
2716
Puerto de entrada Ii 6mA
74HC373
Memoria I 4mA
2016 II SmA ,

~~~~~L_.~~~ __ _j

Nos damos cuenta que para monitorcar los datos, debemos de tamar en cuenta el peor de los casosque para el nivel alto es de 400 micro amperes, aun sin tamar en cuenta la carga que alirnentara y que esta corriente no seria suficiente para alimentar a un diodo emisor de luz , par 10 que hay que utilizar un manejador para disponer de la corriente necesaria por 10 que se sugiere utilizar el circuito integrado 74HC245 que posee 8 transceptores que pueden ser usados como manejadores y proporcionan una corriente del orden de 6 rnA que ya puede alimentar a un diode emisor de luz y que en este caso que s610 se tiene monitoreo se puede incrcmentar a 8 mA. .

. El ealeulode-Iosresistores limitadores de corrientc a partir de laecuacion de la ley de ohm es de 1a siguiente manera:

f = _Ii R

ohms

171

De donde tomamos el valor comercial mas cercano que es de: .2 70 ohms y en caso de querer ahorrar espacio se pueden utilizer arrcglc.s de resistores integrados y diodos emisores de luz integrados, aunque a costa del precio.

En caso de trabajar con el nivel bajo en el canal de datos, la corriente minima de que se dispone es de 2 rnA, tampoco es suficiente para alimentar un diodo emisor de Iuz par 10 que queda justificada la neces idad de usar un manejador. En caso de utilizar un rnanejador tipo "FAST" como el 74F245 0 de baja potencia Schottky como el 74LS245 hay que hacer un analisis similar para el calculo del resistor limitador de corriente que se deja como ejercicio y se debe considerar que en caso de urilizar un manejador que invierta, al visualizar los datos se mostraran invertidos por to que debcmos referir los anodes de los diodos cmisores de luz a + V cc en sugar de tierra, para ver los niveies correctarnente, ya que en algunos circuitos se dispone de mas corriente en el nivcl bajo.

Nota: se recomienda el circuito integrado 74HC245 por tener aiineadas sus terminales de entrada en un lado del encapsuaJdo y las salidas en otro lado y facilitar las conexiones y el alarnbrado del circuito, auncue hay varies circuitos que sirven para el mismo proposito.

Ahora vamos a vel' 13 forma de monitorear las sefiales del canal de direcciones, iirnitandonos a 11 l ineas que son las que uriliza la memoria 2716, es decir, de AO-A lOy dado que son de tipo unidireccional, el microprocesador es el unico que proporciona estas senales par -10 que debernos de considerar 1a corriente que proporcionan estas Iineas, recordando que las prim eras 8 direccioncs estan multicanalizadas, por 10 que las direcciones se obtiencn a 1a salida del candado 74HC373. Asimismo sabernos que en el 8088 las direcciones A8-A 15 no estan rnulticanalizadas y se dispone de ell as directamente.

Tabla 5.6 Corrientes de direcciones

. Circulto

6mA

Candado

i (demulticanalizador)

74HC373 _ ___u____ __ -r-r-r--r-

Microprocesador AS-All II. 400 uA 2 rnA

\ ~8088. 1 _~ __ ___lj___

172

Debido a que la carga que ofrece la memoria al candado es de s610 10 microamperes, podemos utilizar tada la corriente disponib.e del candado Y' ya no usar manejador para los diodos emisores de luz, qucciando el calculo del resistor limitador de corriente de la siguiente manera:

1:::!i '. R = !i. = VON - VDiOdo' = 4.2 - 3._ :::: ~ :::: 366 ohms

R I 6mA 6xl0~3 6xlO-'

Siendo e! valor comercial mas cercano el de 390 ohms. en este caso no es conveniente demandar mas corriente debido a que en la mis.ua linea hay que garantizar el nivel correcto de voltaje alto.

En el caso de las lineas AS-A 11, no se dispone de la corrie=tc nccesaria por 10 que hay que utilizar 4 manejadores con resistores d:: 270 ohms para limitar 1a corriente a 8 rniliamperes.

Ahora vamos a considerar el monitorco de las lineas decontrol que seem salida y que sea util verificarlas, mostrandolas en la tabla f ."

Sefial de

Utilidad

control ______Jam monitoreo

Tabla 5,7 Senates de control

SSO No
S3 No
54 No
S5 No
S6 NO
RD s: ~
HLDA No
WR Si
10/,,1 Si ~ ---'--nTtJt-' ----'5i-~-----1-

• i

._ DE" ~i __ No___j

ALE . No '

INTA

No

173

Las sefiales de estado SSO, S3, S4. S5 y S6 para nuestro sistema minima basico no las utilizaremos ya que son utilizadas en sistemas mas complejos. La sefial HLDA es usada cuando hay un controlador maestro que toma control de los canales y tampoco la usaremos.

La sefial DEN nos permite saber cuando hay un dato disponi ble, pero al ejecutar nuestros programas porpasos siempre se dctiene el cicio de canal cuando hay un dato disponible, por 10 que no tiene caso rnonitorear esta sefial que siempre aparece a.ctiva.

La serial ALE es de una duracion muy corta y al detener el cicIo de canal siempre aparece inactiva y no tiene caso monitorearla.

La sefial ThTT A nos pennite saber cuando se acepto una inrerrupcion. perc en este sistema minima basico no se usaran interrupciones y tampcco es necesario monitorearla.

Quedando solo cuatro seiiales de control a mcnitorcar que son RD*. \VR ", IO!M:* y DT/R* Y que tienen las mismas caracteristicas decorriente de salida del microprocesador, por 10 que requieren de manejador con su resistor limitador de corriente para los diodos emisores de luz. de 270 oluns cuyo calculo ya se vio con anterioridad y que usando el mismo circuito integrado 74HC245 de las direcciones altas se puede aprovechar que quedaron cuatro compuertas disponibles.

M. en C. Roberto Gahcia Galicia Cornputacion V

174

Memoria EPROM

La memoria que se va a utilizar para los programas y datos es la 2716 de la compafiia Intel 0 de otra fuente, la cual contiene 2Koetetos (2Kbytes) de memoria EPROM que debe ser grabada con un programador de memorias EPROM y dado que es de tipo no volatil, podra guardar la informacion grabada aunque no tenga alimentacion, ademas de ser de tipo de acceso aleatorioso que permitira poder leer cualquier localidad de memoria en forma arbitraria, por ejemplo, la localidad can direccion 109H Y despues la 3F AH sin tener que pasar por las localidades con direeciones intermedias. Nota: se dispone cornercialmente de memorias 2716 con voltaje de programacion de 25 volts y con voltaje de 12.5 volts dependiendo de la marca y/o modelo como la 27CI6 que es de 12.5 volts que si fuera tratada de programar a 25 volts se dafiaria,

La memoria 2716 cuenta con 8 bits 0 lineas de datos que seran conecradas directamente de ADO a 00 hasta AD7 a 07 ya que por tener un sistema minimo basico y disponer de corriente suficiente no hay necesidad de manejadores ya que la corriente que proporciona el microprocesador es para sus niveles bajo y alto:

IOH=-400uA

Y la corriente que consume la memoria 2716 es de

ILI= 10 uA

Al manejar 2Koctetos de direcciones de memoria es facil deducir el numero de Eneas con el siguiente metodo de multiples de diez:

Tabla 5.8 Multiples

M. en C Roberto Galicia Galicia Computacion V

175

Nota: recuerde que los rnultiplos binarios en computo se toman de kc~'S valores mas cercanos en base decimal, por ejemplo, lK realmc!'!;'<1't corresponde a 1024.

Ahora bien, si la memoria 2716 es de 2Koctetos de capacidad, entonces numero de bits 0 Iineas de direction necesarias sera de II. ya .que _pot G<:l.\(ia bitse duplica ' el tamafio y dado que se empieza a contar a partir de la direccion cera, tendremos las lineas igual que en el microprocesador de la:

AD hasta la Al Dl que deberan ser conectadas en correspondencia uno a 1..;1.110 al igual que el canal de datos, aunque en el case de la memoriala abreviacion es de 00 hasta 07.

Se tiene una terminal de control que es Vpp, que se utiliza para la grah3.i..;:_l\bn de la memoria, sin embargo para el funcionamiento nonnalcorno mem0:t~ia se debe conectar permanentementc a +5 volts ya que de 10 contrario rHl~\(ie provocar tum falla, la terminal OE* permite que sea leida la memoria por 10 que sera conectada a la serial RD* del microprocesador, finalmente la st:!nal CE* que permite selcccionar una memoria especifica, en este caso qU¢''Se inicia con una sola memoria se puede conectar directamente a la s.....-~n.'il IOIM* e inclusive cuando no se tengan puertos podria ir directarnente a .su nivel activo que es tierra, pero existe ventaja de haber menos consume t;n~ ~l0-S tiempos en que es inactiva cuando se controla con IO!M'* como semU~tra en 01 circuito de la figura 5.20.

M en C Roberto Galicia Galicia Computacron V

DO--D7

8 o 8 8

ADO AD1 AD2 AD3 AD4 ADS

c

Fig. 5.20 microprocesador con memoria

M en C Roberto Gahcra Galicia Computacion Ii

AO

00

Ai M A2 E A3 M A4 0

i

I eEl

177

Puerto de entrada

La forma en que una microcomputadora se comunica con el exterior es fl traves de los dispositivos de entrada/salida 0 perifericos, que deben tener la circuiteria necesaria para poderlosinterconectar 0 interfazar coneI microprocesador. Una forma muy elemental de dispositivos de entrada/salida son los puertos que en el caso de Ser de entrada deben tener la caracteristica de tercer estado 0 alta irnpedancia, ya que el canal de datoses de tipo bidireccional y podria haber un conflicto al conectarlo al canal que comparten todos los dispositivos como la memoria, otro puertos 0 inclusive el mismo rnicroprocesador, asirnismo se tiene una forma de

cuando se hace un acceso a memoria y cuando a un dispositive entrada/salida, por media de la terminal IOII\1* que cuando roma un nive: bajo el acceso es a memoria y cuando toma un nivel alto el microprocesador hace referencia a un dispositivo de entrada/salida asimismo la forma -de saber cuando es un dispositive de entrada es a traves de la sefial de Iectura RD* y de un dispositivo de salida par media de una escritura con la sefial WR*,todavia se tiene otra seleccion que es detenninara cual de todoslos puertos de entrada se qui ere tener acceso, 10 que se lieva a cabo por medic de Ia decodificacion, sin embargo, en este caso solo se tendra un puerto de entrada y no se requerira de decodificaci6n, pero en el capitulo de perifericos se vera como realizarla.

El puerto de entradase realizara por medic de un circuito integrado que tenga ocho compuertas de tercer estado corno.el 74HC244 0 se puede aprovechar otro tipo de circuito como el 74HC373 que es un candado de tercer estado con su habilitador de can dado (LE) permanenternente activo llevandolo a +5 volts 0 tarnbien con el 74HC245 que es un transceptor tambien de tercer estado con la terminal de direcci6n (DIR) al nivel adecuado para conectar sus salidas al canal de datos.

Nota: la razon de aprovechar usar el minimo numero de circuitos integrados es el buscar los mas economicos, que estenvdisponibles ::/ poderlos imercambiar y para lineas de ensamble, sirnplificar la adquisicion, el control

---y dispornbilidacf,fe componenies.- ------- ---. --------

La forma de controlar el acceso a un puerto de entrada de manera sencilla es por medio de las serial de salida del microprocesador 101M' y RD' que par medio de un circuito logico se verificara cuando la sefial IOI1v1* sea activa para entrada/salida (IOfM'= 1) Y la sefial de lectira RD' tambien sea activa

M. en C Roberto GalICIa Galicia Computacion V

178

(RD*=O) y la salida de este circuito sera !levada a la entrada de control de salida (OC) de las compuertas de tercer estado, para que unicamente cuando se haga referenda al unico puerto de entrada, estc responda,

EI disefio del circuito 16gico es a partir de la tabia funcional del circuito:

Tabla 5.9 Selecci6n puerto de entrada

El metoda para resolver este problema es por media de maxterminos que solamente hay uno y no hay necesidad de aplicar algun metoda de simplificacion, quedando la funcion de la siguiente manera:

Dc =/(IO,RD)= JO +RD

quedando el siguiente circuito:

74HC32

101M

74HC04

~~~ Ro -i_____/

Fig. 5.21 Habilitaci6n de puerto de entrada

M. CIlC Roberto Galicra Gahcra Computacion V

179

Una forma diferente de presentar este circuito es por media de compuertas universales para utilizar menos circuitos integrados, manejando algebraicamente se tiene:

quedando el circuito con compuertas NO- Y de la siguiente manera:

74HCOO

74HCOO

Fig. 5.22 Habilitaci6n (2) de puerto de entrada

Existe una forma mas simple de realizar este circuito por medio de PLDs, sin embargo hay que evaluar esta opcion par el costa del dispositivo y considerar que otros circuitos pueden incluirse. Se deja como ejercicio realizar este circuito can PLDs.

La forma de introducir datos al puerto de entrada sera mediante ocho interruptores que daran un nivel alto 0 bajo como se ilustra en la figura 5.23.

M. en C Roberto Galicia Galicia Ccrcpcracion v

180

00--07

ADO AD1

8 o

l--_.. AS LE O<J--- A7

I----T-=f

ADS

c P

A16/S3

U A17/S4 A18/S5 A19/S6

74HCOO

Fig. 5.23 microprocesador con puerto de entrada

M. en C Roberto Galicia Galicia Computacron v

181

Puerto de salida

Al igual que el puerto de entrada, el puerto de salida es el medio para comunicarnos al exterior de la microcornputadora y tambien la entrada de este puerto se conectara al canal de datos, sin embargo, por ser entrada no hay conflicto X s610 debe considerarse la carga que presente a las Iineas de datos y la corriente disponible, que para el caso del microprocesador 8088 se tienen las siguientes corrientes:

IOH ~-400uA

y el consumo de cada compuerta CMOS 74HCXX es de:

A pesar de tener algunos circuitos conectados al sistema minima basico, se deduce que no existe problema de carga.

Existe otra particularidad en los puertos de salida que es 10 referente a que el microprocesador en un instante de tiempo, que es el de un ciclo de canal, escribe al puerto y para que dicho puerto pueda conservar esta informacion se requiere que tenga memoria y para ese proposito vamos a utilizar ocho multivibradores tipo candado (latch) en un circuito integrado que es el 74HC373

Tarnbien la forma de controlar el acceso a un puerto de salida de manera simple es por rnedio de las sefial de salida del microprocesador 101M'· y VIR '" que por media de un circuito logico tambien se verificara cuando la senal 101M' sea activa para entrada/salida (IO/M*=J) y la sefial de escritura ViR * tarnbien sea act iva (WR *=0) y la salida de este circuito sera Ilevada a la entrada de habilitacion del candado (LE) del circuito integrado, para que unicamente cuando se haga referencia a1 unico puerto de salida, este

-- responda.

El disefio del circuito logico es a partir de la tabla funcional 5,10,

M.enCRobertoGallciaGallcia Computaci6n V

182

Tabla 5.10 Seleccion de puerto de salida

El metodo para resolver este problema es por medio de rniniterminos ya que solamente hay uno y no hay necesidad de aplicar rnetodo alguno de simplificacion, quedando la funcion de la siguiente manera:

LE = /(JO,WR)= JO.WR quedando e1 siguiente circuito:

74HC08

74HC04. LE

WR-~D-

101M

Fig. 5.24 Habilitacion de puerto de salida

Tambien se puede representar este circuito por medic de compuertas universales para utilizar menos circuitos integrados, manejando algebraicamente se tiene:

quedando el circuito con compuertas NO-O de la siguiente manera:

M_ ell C Roberto Galicia Galicia Computacron V

183

Nota: considere que el circuito integrado 74HC02 tienc una configuracion diferente a la mayoria de las compuertas en los circuitos digitales.

74HC02 Cuatro compuertas 0 de 2 entradas Visto por arriba

Vee

Y4

84

A4

Y3 83 A3

[9i !sl

Y1

A1

81

Y2

A2

62 GND

Fig. 5.26 Circuito 74HC02

__ Tambien es mas simple realizar este circuito por medio __ 4_1; P_!,.Ds, sin __

embargo, hay que evaluar esta opcion por el costo del dispositivo y considerar que otros circuitos pueden incluirse. Se deja como ejercicio realizar este circuito con PLDs.

M. enC. Roberto Galicia Galicia Computacion V

184

Si el circuito se hiciera can compuertas, convendria utilizar un solo tipo de compuertas, siendo conveniente utilizar compuertas NO-O, quedando el circuito de la siguiente manera:

-n

101M

74HC02

I

~~,-----\~ OC

-------t____r ---L__J>--

RD

Fig. 5.27 Habilitacion de entrada y salida

Para una compuerta 74HC02 el tiempo de propagacion tipico es de 8 nanosegundos, por 10 que para el peor de los casos se tienen tres niveles y el tiempo de propagacion total es de 24 nanosegundcs y suponiendo que se requiriera un periodo de reloj en un acceso para un reloj de 2 megahertz, tenemos un periodo de reloj de 500 nanosegundos y tenemos un tiempo de respuesta muy bueno.

M_enCRobert<:oGaliciaGalicill Computacion V

185

-1

ADO DO OOr-- AD
AD11 D1 Q1~~ A1
AD2 02 Q2t=t;. A2
-174HC373 I --~ All
8 i-- A4
~ A5
0 AS
A7
8
8 Fig. 5.28 microprocesador con puerto de salida

Mven C. Roberto Galicia Gahcta Computaci()[l Ii

186

A continuacion se iran mostrando en secuencia los circuitos, integrando las diferentes etapas de la circuiteria basica y en varias versiones que nos permitira construir un sistema minima de computadora que como ya se ha mencionado consta de microprocesador, memoria,' puertos de entrada/salida y monitoreo de los canales.

Primeramente semuestra un circuito en el diagrama 5.1 que consta del microprocesador 8088, una version de oscilador can una comouerta inversora con histeresis 74HC14, el circuito de restauraci6n en base a un circuito RC y las terminales de entrada que no se utilicen por el momento, conectadas a un nivel inactivo.

El circuito de restauracion es muy simple por media del circuito .RC, .. en donde inclusive se puede omitir el diodo, ya que es utilizado para cl caso de que haya una variacion de energia electrica y' el diodo pueda descargar rapidamente al condensador y poder reszaurar.

Nota: recuerde que en un circuito MOS 0 CMOS las entradas siempre deben ser referidas a un nivel alto 0 bajo para evitar ruido y un mayor consumo de energia al tener variaciones en los niveles de voltaje intermedios de los nivelcs Iogicos, en este circuito se aplica tanto al microprocesador como a las terminales de entrada de las 5 compuertas restantes del circuito integrado 74HC14 que por el memento no se utilizan,

En esta parte del annada de su circuito se pueden ir haciendo algunas pruebas de voltajede alimentacion que aunque en este diagrama no se muestra para las compuertas, es importante no olvidar su conexion y en caso de medir voltajes de tierra, para mayor seguridad es conveniente medir los voltajes de tierra respecto a los +5 volts. En esta parte se puede verificar tambien la amplitud, la frecuencia y la forma de onda de la serial de reloj, asi como el circuito de restauracion.

Nota: cuando tenga duda de que algun circuito esta mal conectado, es recomendable quitar la alimentaci6n para revisar el alambrado y si requiere probar can --lao alimentacion es conveniente dejar._aL __ microprocesador restaurado en forma pennanente hacienda una conexi6n de la terminal de restauracion a + V cc, sin desconectar el circuito de restauracion ya que en esta condici6n los canales del microprocesador se ponen en alta impedancia y se puede proteger al microprocesador y en el momento de corregir la falla o haber revisado que todo esta correcto, quitar la conexion de restauracion permanente.

M en C. Roberta GaliCIa Ganem ccmputacron v

187

" o

c cr

" w

o " c,

c-

" V

E

z c

u " " " "

U'I 0

~ u: ~:~

G~~II'

U ~ I :::::

~ ?I. Ng

~~'~II'

I
I
I
" " I
w
. "
• >
z "
c
" 0
" 0
c; < I
0 ~
o
m
0
"
0
0
"
m
c
0
z I
"-
0
"-
o I
E
i
I
I
I
I
\
\
I
I
~ i
I
~ I
0 I
,
·
·
0
·
~ •

En el apendice C se muestra el diagram a C 1 en donde se utiliza un microprocesador 80C88 que es una version CMOS del 8088 (NMOS) que tiene como ventajas consumir menos energia y utilizar registros estaticos a diferencia del 8088 que usa registros dinarnicos por 10 que la frecuencia minima de operacion es de 2 Mhz. y en el 80C88 se puede trabajar a cero hertz 0 corriente directa, dando par resultado el circuito del diagrama C I que utiliza un eliminador de rebates para dar niveles logicos limpios que sirven de reloj al 80C88, como desventaja de este circuito se puede mencionar el costo del microprocesador y que no es muy comercia!. En la tabla 5.11 se muestra el consumo de energia en las versiones NMOS y CMOS.

Tabla 5.11 Consumo de energia

Se muestra en el diagrama C2 un circuito en base al microprocesador 8088 con un oscilador a base de tres compuertas inversoras 74HC04 que nos permitende una manera sencilla y econ6mica generar el reloj.

Finalmente en el diagramaC3 se da Ia version con oscilador en base a crista! que aunque no es econornico, permite operar el microprocesador a su maxima frecuencia, en virtud de que el oscilador a cristal es muy estable en su frccuencia y en el caso de osciladores con circuitos RC 0 de tipo tanque (bobina y condensador) ·la frecuencia puede variar con la temperatura, el voltaje de alimcntacion, el envejecimiento de cornponentes, etc.

\1 en C. Robertc Gahcta Gahcra Computacton Y

189

Recordemos que aun cuando el microprocesador opere a la frecuencia minima de 2 Ml-lz, las senales en los canales varian muy rapidamente que no seria posible monitorearlas, salvo que se trabajara en la version CMOS a una frecuencia muy baja como un hert, corriente directa a parar el reloj, EI circuito del diagrarna 5.2 en el cual se agrega el circuito de inicio/paro en base al circuito integrado CD4013 que contiene dos multivibradores tipo "D", en donde el primer multivibrador se usa solo como eliminador de rebates y el otro multivibrador para el inicio y para e incluye el interrupter 53 que en la posicion de cerrado permite ejecutar a Ia frecuencia del reloj y en la posicion de abierto, la ejecucion es par pasos controlada por el interruptor S2.

Los resistores de fijacion a tierra (pull down) se calculan de manera similar a los de levantamiento (pull up), suponiendo una corriente del orden de una carga TTL, par ejemplo un miliamper que de acuerdo a la ley de Ohm tendremos:

1= §_ R = £_ = 5volts = 5Konms

R I lmA.

De donde el valor comercial es de 4.7 Kohms.

Nota: se recomienda que el interruptor S2 sea de palanca con resorte que regresa automaticamente a. Sil posicion original, ya que facilita la ejecucion por pasos y un interruptor deslizable se debe sujetar y es mas lenta su

operacion.

En el apendice C se muestra el diagrarna C4 que tiene otra version del

circuito de inicio/paro con el circuito integrado CD4027 que contiene 2 multivibradores J-K y en estecaso se elimina S3 porloqueeste circuito 5010-----opera en ejecucion por pasos.

M. en C. Roberto Galicia Galicia Computaci6nV

190

Ahora el circuito del diagrama 5.3 tiene ademas el circuito integrado 74HC373 que es un conjunto de ocho candados y que en este caso funciona como un demulticanalizador para separar las direcciones bajas (AO-A 7) de los datos que aparecen a partir del segundo estado del ciclo de canal que se toman de las Jineas ADO- AD7. Asimismo en el apendice C se rnuestra el diagrama C5 qUi~ es el mismo disefio, pero con el circuito de inicio paro en version con el CD4027.

En caso de utilizar memoria con ·las direcciones multicanalizadas como el circuito integrado 2817 A que es una memoria ROM electricamente borrable y prograrnable (EEPROM) de 2 Kbytes, no se requerira de demulticanalizador, sin embargo, hay que mencionar que las mernorias y puertos con sefiales multicanalizadas por no ser tan comunes son de mayor costo .

. \1 en C Roberto Galie,a Galicia CompuracH)n v

192

muestra en el diagrama 5.4 el circuito con una memoria EPROM contienc 2Koctetos de memoria de s610 lectura. en donde se tendra muy simple de una instruccion y en el circuito se observa que el canal de datos, de direcciones v las sefiales de control 101M'

s~ de circuito integrado (CS), l~ serial RD' al habilitador de

salid= " 1\ c) y la terminal de voltaje de programacionfVpp) a +5 volts.

un

Nt'" frecuente olvidar 0 no dar importancia a la sefialde voltaje de pr~:_rfTilHILi6n debido a que se utiliza para grabar 0 programar la memoria EPR I I,! /I, 'i.in embargo, el no conectar esta serial a +5 volts provoca un mal funcifiliilmlcnto.

En e! d!/(:ndice C se ~ue~tra el .di.a~rama C6 que es una variante del disefio anterv" I pero con el crrcuito de trucro para en version con el CD4027.

E p.j ;Jf)endice C se muestra el diagrama C7 que es un sistema de

~ 'f!ii_l,mputadora muy simple con el rnicroprocesador (80C88)) memoria y mlC-HH (;S758) que consta ,basicamente de 2 circuitos integrados y uno P~~:julird que usa 2 compuertas para realizar un eliminadorde rebotes, Este siste«:" uriliza el microprocesador 80C88 que es en version CMOS, 10 que

rr I Ii.; 'iuese pueda operar el reloj a una frecuenciade cera hertz 0 perrjl'iiii.: directa (DC), ya que sus registros sonde tipo estatico y no requiere ~~rr uiltl frccuencia minima de operacion como en el caso de los mir".lij(,r;esadores 8088 que son de tecnologia NMOS, al grade de que

Odf,I/lli;; ejecutar los progr~as par semiperi?~os de ciclo de reloj. . .

En ,,,"',. .Iiagrama C7 de ejernplo no se utilizan los puertos del CITCUlto interj,,;I,dr) 8755, par 10 que solamente se cOl.Dcan. uno~ resistor~s de levr,HI;jlfjiento de 4.7 Kohms para que no queden SIn referencia 0 conexron.

i"il,KH'" Galicia Galicia

194

En el circuito del diagrama 5.5 se tiene agregado el rnonitoreo -en base a los circuitos integrados 74F245 que tienen ocho transceptores que en este caso se utilizan COlTID manejadores para los datos, las direcciones A8,_:"9, A.IO Y las sefiales de control DTiR', [O/M', RD' y \VR *; las direcciones bajas (AO-A7) se monitorean directamente del circuito integrado 74HC373 que funciona como candado.

Nota: es muy importante considerar el ruido provocado por la- conmutacion digital que requiere contrarcstarse par media de condensadores de paso de un valor de O.l microfaradios de ceramica 0 poliester conectados tan cerea como sea pos ible a la alimentaci6n de cada circuito integrado y con las terminales lo mas cortas posible, recuerde que los - condensadores electroliticos aunque son de mayor capacidad no responden a altas frecuencias.

En el apendice C-st- muestra el diagrarna C8, en el cual se quita la corrida libre, en el diagrarna C9 se tiene la version con CD4027 con corrida libre, en el CIO el circuito anterior sin corrida libre y en el diagrama ell se tiene la versi6n del diagrama 5 con oscilador a cristal, en base al circuito 8284.

M. en C Roberto Gahcta Galicia Computacron V

196

Para poder promar )' analizar los primeros circuitos vamos a grabar un programa rnuy sencillo en Ia memoria EPROlYf que consta de una sola instruccion CO!'.':10 se ilustra en el diagrama de flujo y programa a continuacion:

lN1CIO

ove; IMP

7FOH lN1CIO

.direccion de restauracion .salta a aqui mismo

Que en lenguaie de maquina al ensamblar 0 traducir se tienen dos octetos en 1a direccion 7F(JH con el siguiente valor:

07FOH

En FE

Que deb en ser grab ados en la memoria para poder probar el funcionarniento. Respecto a la ubicacion del mapa de memoria mencionaremos que por no tener decodificador. no depende de las direcciones altas y en consecuencia la memoria responde en todo el Megaocteto, reflejandose 0 repitiendo cada 2Koctetos, 10 que se vera en mas detalle en el capitulo de memoria.

En la ejecucion par pasos se observant que al encender elsistema 0 al

________ restaurarlo __ _m_,I_f_lualI11_~_n~_. ?~ getendrL~n .. el p~_i_Q1~!_ cicio q~ __ canal

comenzando en la direcci6n FFFFOH. sin embargo, dado que s610 monitoreamo'. las direcciones AO-A I 0 tendremos el equivalente en c6digo hexadecimal «FOH. asi como en el canal- de datos se rnostrara el primer c6digo que se grab6 en la memoria EPROM que es el EBH y dado que el primer ciclo de canal en una computadora es el ciclo de busqueda se activara la serial 10.0v1" en nivel bajo, se activara la sefial de Iectura RD* en nivel

198

bajo, se activara la serial de transmision/recepcion de datos DTlR * en nivel bajo y se desactivara la sefial de escritura ViR * en nivel alto.

Al pulsar el interruptor S2 de ejecucion par pasos para avanzar al segundo ciclo de canal, que es un ciclo de lectura de memoria, se observant que el valor de las direcciones se incrementa en uno, es decir que ahora aparece el valor 7F 1 H y el valor que aparece en el canal de datos esel segundo que se grabo en la memoria EPROM 0 sea el FEH que es un numero signado que representa el "-2" para indicarle al microprocesador que dado que debe hacer un salto a la etiqueta INICIO can direccion 7FOH debe regresar 2 localidades antes de la actual que es la de 7F2H en donde se eneuentra y respecto a las scfiales de control se repiten las condiciones.

Debido a que la instruccion de salto a inicic (JMP INICIO) eonsra de 2 octetos se podria pensar que solo se requieren dos ciclos de canal para la ejecucion total de la instruccion, sin embargo, bay que considerar que esta instruccion requiere hacer el calculo de la nueva direccion a donde va a saltar y para clio necesita hacer uso de la unidad aritmetica y logica (ALU) para sumar al registro apuntador de instrucciones el numero signado y esto requiere de tiempo, par 10 que la unidad de interfaz con el canal (BID) cumple can su trabajo que es que cuando se encuentren disponibles los canales, va a traer el siguiente codigo con 10 eual se realiza un tercer ciclo de canal y ubica dicho codigo en la cola de instrucciones que supone es 121 siguiente instruccion a ejecutar, perc al tener la nueva direccion hacia donde salta ya no toma en cuenta el codigo y vacia la cola de instrucciones; al proceso de adelantarse a traer los codigos de instrucci6n para hacer mas eficiente la ejecucion de un programa se le llama procesamiento en cadena (Pipeline Processing).

Nota: en microprocesadores recientes la unidad de interfaz can el canal es mas inteligente y sabe que si hay un salto.no hay que traer la siguiente c6digo de instruccion, sino el codigo de la direccion a donde saltara y si es un salto de tipo condicional puede predecir si salta 0 no.

Respecto al monitoreo es conveniente que se ponga un manejador en las lineas ADO--AD7 y que en un tiempo veamos las direeciones AO--A 7 y en -----otro instante-los datos D0---07, tambien se requiere ode un manejador para las direcciones AS-AlO y las senales de control RD', WR', 101M' Y DT/R*.

En el capitulo de interfaces de entrada y salida se mostraran circuitos con puertos de entrada y salida para alguna aplicacion 0 como prueba que tarnbien requerira de un prograrna mas grande que posterionnente se listara,

M. en C Roberto Galicia Genera Computacion V

199

Planeacion del arm ado

Antes de iniciar con el armada del sistema minima, vamos a cornentar sabre los aspectos. necesarios . para este proposito. En primer termino es conveniente hacer una lista del material necesario, aunque puede variar de acuerdo a la disponibilidad en el comercio 0 las opciones -que se tienen para cada etapa, sin embargo, esta lista es una buena referencia para el circuito especifico que se anne, asimismo se debe incluir la herramienta necesaria. Al final de este capitulo se sugiere una lista de material que faciiitara la adquisicion de 10 necesario.

EL aspecto siguiente es un calculo aproximado de la corriente que consumiran nuestros circuitos para poder disefiar nuestra fuente de alimentacion, que se muestra en la tabia 5.12.

Tabla 5.12 Consumo de corriente

Es conveniente dar una tolerancia a la fuente de alimentaci6n con objeto de considerar otros consumos como en el caso de resistores de levantamiento y circuitos que con la conmutaci6n digital consumen maS corriente, por 10 que recomendaremos una fuente de aiimentaci6n fija regulada de 5 volts con una

M. en c: Roberto Galicia Galicia Ccmpctacion v

200

corrientede 1 Amper y de ser posible de mas corriente. A continuacion se muestra en la figura 5.29 un circuito de fuente de alimentacion.

Fig. 5029 Fuente de alimentacion

Nota: un error frecuente que provoca que no haya regulacion y ruido es utilizar un transformador con derivacion central y rectificacicn de onda completa con 2 diodes 10 que haee que el voltaje rectificado sea Ia mitad de voltaje que rectificando en los extremes del transformador con cuatro diodos, por 10 que con dos diodos se debe usar un transformador de 2f~volts con derivaci6n central. Otra sugerencia es que adquiera una.fuente de 5 volts reguJada de deshecho, que se usaf"} en algunos videojuegos 0 en microcomputadoras cconomicas.

Es convcniente recordar la forma en que se tienen las conexiones en una tarjeta de prototipo (proto board) que permitira anticipar los errores, por ejemplo. se tienen tarjetas de prototipo en donde las Iineas para I. alimentacion no tienen continuidad a 10· largo de toda la linea. quiza con objeto de poder manejar otros voltajes, pero en este caso que solamente se uti lizan 5 volts se debe unir la linea que usa color rojo para el positivo que este electricarnente separada a cortada y 10 mismo se aplica para 1a linea de tierra que en algunos casas usa 01 color azul como identificacion y para mas seguridad, pruebe continuidad en las lineas para la alirnentacion ya que

~---eaml7iaoesta5it~n"'tras tarjetas de prototipo.

En 13 figura 5030 so presenta un ejemplo de Ia forma en que se encuentra el conexionado en una tarjeta de prototipo que puede ilustrar una referencia,

M en C Roberto Gal,c,. Gallc,a Ccmpctacrco v

201

M. en C Roberto Galicia GalICIa Computaci6n V

JIHGF EDCBA

Fig. 5.30 Tarjeta de prototipo (proto board) 202

Ahora que ya se mostro como esta el conexionado de la tarjeta de prototipo, se puede lIevar a cabo la planeacion del armado estableciendo una distribuci6n adecuada de los componentes del sistema minimobiisico ayudados par tres secciones de tabletas de alambrado de sus terminales sea posteriorrnente

acuerdo al tamafio y numero de patas de cada

tomando en 'cuenta que no se deben Iineiii,/'s6bre.!os·;icibEuitos

integrados sino reservar un espacio entre el usa de cable telefonico y verificando el numero

considerando que vayan en forma paralela sin encirnar los cables, salvo vaya otro grupo de lineas, ya que al momenta

probar una sefial0 conexion se facilitara distribucion tambien requiere hacer algunos diferentes, bus cando la posicion mas adecuada cortas y cercanas a las sefiales que se conectaran

distribuci6n que resulte satisfactoria ; de oreferencia,

colocacion y use una distribucion en la que todos

queden con una misma orientacion, ya sea con la

la derecha arriba 0 abajo. Para el caso de ensayos derivaron en la distribucion ilustradaen la una idea que se debe tamar como una referenda, para distribuci6n propia en el dibujo de tres tarjetas que componentes en la figura 5.32.

M. en G Roberto Galicia GaliCia Computaci6n V

2)@@e0@@00@0@@?§~g8€0@@@@@@@@@@0@@0@@@00@@@@@@@@@®®®®@@@®®®®@@@%g) ~@0@@@@@0@@@@:!;~',!::~,:oJ000@@@0@@@@@(O)@@®@@@G@@®®®®@®®@®®@®®®®®®@®@@@®» v@@@@@@0®0@S@3e:E3S:!:'&&®@@@@@@0@@@@@H!l@®®®®®®®®@®@®®®®®®®®®@@@®®@@!l

@®®@0 00@00 0000@ ®0@@0 ®@@@® @®@€l®

@@@00 000@@ @0®@@ ®@®@® ssees ®®®@@

@@®0® ®@®®@

0000® @®®0@ @@00@ @@@@@ @@®®@ 0@@e,""®®®"1il sesss

@@®®@ @®®®® 000®@ @@@@@ @@®®® @@®®® ssses OOOO®®S

!l@®®@®®@®@®00:;)®®0®®00®@@@®®®0®®®®®0®®®®@®®®®®®®®®®®®®®$®®®®®®®®" c:: !l000@®00®®0®0iJ@00@0OO0®®0OO0®00®®0000®®®®®OO®®®OO®OOOO®®®®®®®®®®®®®®®iJ -0

;l®OO@0®0@0®®®®iJ®®0®0®®@OO0®®®®®®®®®@ ®®®®®®®~ .<:)

;l30®®0OO00® ;l®00®0®®0®®I,0000@®®®0®®0® .• ®S3®®®33 ~

!IEE] . ~~i~~i4

~ ~**~~*~~~ ~~~~~~*~~~~:;~~~**~~~~~*~0®®oooooooo®oo®®®®®®®®®®®®J~i~:~~ is

;l3®®®00®0®;o®0@0®00®OO@I,®®OO®®®®®OO®®®®®®OOOO®®®®®®®®OO®®®00®®®SEl33®El33 _ iJ;o®000000®iJ00®®00®0OOOO"®OOOOOO®®0®0®®®®®®®®®0®®®®®00®®OO®0®1!l0®$33®®33 "'1

OO®®0® 00iJ00 ®®@oo® (j)1,OO0OO ®®®0® OO0OO0® 0OO®OO® oooo®®oo ®®®®@ Iiln®El V)

@®00® 0®;o®0 0OO00® ®I,oo®® ®®®0OO 00000000 ®oo®®® ®®®®8 000®® 83!l®®

oil ...... ., ~ IP<;) ... e go::!;:::! ~:: ~ ~:: ~ ~ ~ N ~~~l!a:l ~~~g;; [:t::l~:!:~~~~~;~~;~'~';~;;3a~3~~3:nl.~G;~_

.1J

o

'~ is

@000@ 0@0@@ 00000 00000 @@@@@ @@@®® ®®@@@

0@0@0 @@0@0 @@@00 @@@0® @0@00 0@@®€l €l@s@e

0000000€0@08@@@@000@@@000®@@(i)@@0@@@@@@@@@@@@@@@@i3@@@@@@@@@G®@@@€1 @CiJ@@@@@@@0@@@@@000@@@@@00@@@@@@@@00@00@@0000000@@@@00®@@0e@e@@®® @00@000@@@@@@@@.l''3@00@0000000000000000000000@00000@@@@(i)®®0®El@0@0@@ @000000@@@0000000@};!J@@®00000000000000@00000@@@000@@@@@@@@@E1@@0@@@ @00@000000@0@000000@0000000@000000000000@00@0®009@®®0®@@®®e013S9®

00@@00000@@00@0000000000@0000000000@000000000000080000®®0®®®®S80 @00000@@)@®@@@0000@@@000000000000000000000000®@0®@EH3®@@®SEle®@®0El® @@@@@@@0@0€@00@00@000000@@00@0@00000@@0000@000000S0®0€l®®S®®®®SSS @0@@00@@@@000@@0@@@0@00@@0@0@0@0@0@@0@000@@@00@08000®S38Se®®S3S® 0@@00@00@000@@00@000@@@0@0@0@000@000@@0000@00000SSS0Se38_@3S@

@00@@ 000@0

0@"0@ 00@@@ .. @0@00 SS0S@0@@@@0®®@9 8@®@3 0@@@@ @0@0@ @0000 @00@@0@@Se @EJEl38ses@3

@0@S@ 0@@@@ @0S@€) 00@38 @@Sge ge@3@ e€lge3

S@@@@ @@@@0 @0@0@ 00038 @0®@€) 190@'@ @@se3

@@@@@@®8@000@@@'-!';@B@€@000@®00@@00000000®®®®:!I®®®®®@8®S8@9@~H@ @0000(%:;0@@00€€0'380€·e@000®®0®0®0®0®®0®®®®®®~®®@®®8@®@@.@.9@@@@@@S®@ @®®®®@G@008000(~)0€e®0®®00000®®®®00®®®®®®®®®®®®®®®0E1®@®e:!}€J88@@@SS@ 000000@:'!!000®0300(~}3®®®00®®®00®000®00®0®®®0®:!l®®@®®@®@@@@H@@@@@$@@ 00000®€':!l@®000®'Z0:!}0®00000®0®®0®®0®®00®®®®®®S®®®®@@€!l~®8S@~H®

000®®®000@00003000<9®0000®G000000@@@@§@00®®.!1@®@®@@S®G®®HS8:M@M8 000@00@00000®\!\!J000000000®{i)0®00®®0@®0®®®0(i)®3E10®@®ge®088~$ff~Ml8 0000®®0000000®0@C!)0000®®®®®00000@00®@®®®0®®:!l®®®®®®8®0NM88~M@ 00000®00®0®®0®0000®00®®000®00000®0®00®®®®®~®®®@@@@®OM3@@@:M8~@@ _ 00 0®0000@®0(~000€h!ieG0®@0@0®000000®@0®@@®®@0®®:!l@@@00®@@(*>®Ji88eMSH8 ~

~~~~~ :~~~ ~~~~~ ~~~~~'~~~~~~::'~:::~~=~ - @

.. N <"l <t"' c ... cD 0> ~:: ~ ~:! ~:£::::: ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~g;;; ~ ~ ~ ~ ~::; ~ ~ ~; ~~: ~ ~!t ~~g"c ~~~~:li;a~:ia ~:; c~,_8.

J

00@0@ Ge@00 0000@ 00®0@ ®®00® @8®3® S@_ ses*, @_» Q.,

000@0 00S00 @®000 0®S00 000®e @@838 s@ses @8@3@ _3 Q

000@®:;l@@@@®0@00@0®00000®0000@00®0®@@@0®OO0S@@8®9se8<38S __ 3e8 "0

@@0®e0000®@@@00000®®®®090@00®@0®®®®0®®®®®0Se€OS0Sse .. .5

~~~~~~~ii~~~~~~~:~::~:~:~~~~~~~~~~: ::~::::=~==. 4)

@@@0@00"001l@01l1l®@])®®®®®®0®®00'001l00@1l®€380®@S@®@es®38SS __ .§'

0000@00('001l®01l1l0e3ei@gee®®®0@'®®30®@:%lE*,®e~8_&&"_ til 00@@0®0000®@0®30@3®®®@@@®®®@0'®@3®@@3®E3809_es8309S __ · ~

~~~~~~~:;~~~~~~~~~~::~~~:~~~~~i:~~~~ i~~~=:aa:~=~==·· E-<

00@0000"@01l0@1l1l®®'®90S®S®®®®®3®®30SS3®€38®9seeeseee 8 ~

~~~~& ~~~~~ ~~~i: =~ ~~~i~ :m :~:: =: =ii =: .,.;

.- N <"l _ ec ... ~ '"~:: ~ ~:!:? ~:: ~ ~ ~;; ~ ~ ~ ~ ~ ~ ~ ~ g;;; ~ ~ ~ ~~::; ~~ ~:; ~ ~:; ~,~, ~ ia~ I~ :1I:;:li ;a:; __ l

Una vez que se decide cual circuito construir v una vez hecha la- planeaci6n de la distribucion de componentes, se inicia la colocacion deIos elementos en su lugar y se procede a alarnbrar sus terminales. Es conveniente hacer estode una manera sistematica para no olvidar conectar ninguna terminal y de esta manera reducir la probabilidad de cometer un error.' En primer lugar, seconectan las terminales de aiirnentacion (Vee) y tierra (GND)de eadauno de los cireuitos integrados, as; como de aquellos elementos. que sedeban conectar a estos puntas, tales como los que forman "el circuitode restablecimiento (reset). Para conectar estas terrninales, se usan los colores rojo, para alimentacion, y negro, para tierra. Hecho.esto se.deben poner iriactivas aquellas entradasque no - sevana.usarvobien.: aquellas que si se usanpero que deben estar conectadas permaneruernente a tierra o a Vce. Nota: algo tan sencillo como respetar un ccdigo de colores le - permitira evitar errores que 10 lleven a dafiar - componentes y un mal funcionamiento de su sistema minimo y tambien debe ser aplicado a su fuente de alimentacion.

Para el caso de nuestro sistema rninimo, las entradas que no se usan y las que se usan con un valor permanente, en los diferentes integrados, son

8088

17 1'<1vfI

18 INTR

23 TEST

31 HOLD

M_ en C. Roberto Galicia Gelicil Computaci6n V

Interrupcion no enmascarable. El sisternarmnirrro-es-muy simple, y una de lascosas que no usa son i_riteITUpcioh~~_:_ par 10 que esta terminal debera permanecer inactiva (como esactiva en alto, debe permanecer en bajo); yse-conecta-

par 10 tanto, a tierra. '

Petici6n de interrupei6n. Igual que la anterior, esta' terminal debera conectarse a tierra.

Prueba. Esta terminal se usa junto can la instruccion WAlT del microprocesador. Como esta instruccionno sera " _ _usada_e_n~sle protQtipoLI~teIillinal ~e conectara a V cc (la

terminal es activa en bajo). -,

Suspension. Como solo existe un microprocesador en el sistema, este siempre llevara el control, par 10 que esta terminal debera coneetarse a tierra.

33 MN/MX

Modo Minirnc/Maximo. Esta terminal SI se usa, sin embargo sieznpre estara conectada a V cc debido a que el microprocessdor trabaja en modo minimo en el sistema minimo.

Nota: Las siguientes termircales sin usar son salidas, y no deben ser conectadas a ningun lade :

24 INTA

26 DEN

30 !-!LOA

34 SSO

A12-A19

2716

21 Vpp

M "en C Roberto Gahcia Gahcia ComputaclOOV

Reconocimientovde Interrupcion. Como interrupciones, no hay necesidad de esta terminzi'.

Datos Dispeoiblcs. Esta terminal normalmente se usa junto COn un integrado, como el 74HC245, para el manejo del canal de dasos , y nuestro sistema minimo no 1.0 utiliza,

Reconocimiento de Suspension. -Comovno se'---:~a suspension; !(HOLD), tampoco se usa su reconocimiento, 0

Linea de eszado. Se usa por el sistema para saberelestado del cicIo de canal actual. NQ es usadopor nuestro sistema minima.

El sistema minirno s610 usa las primeras 12 lineas direccion, q,'11edando las demas lineas sin usar,

Voltaje de programacion, Cuando la memoria se coloca en el sistema rninimo, esta ya viene grabada con el programa, por 10 que esta terminal no se usara, Las especificaciones

18 CE

4027

7 Set

10 J II K

13 CLK

5 J 6 K

74HC373

de la memoria indican que cuando no se use, esta terminal debera conectarse a V ce.

Habilitador del Integrado. como la 2716 es la unica memoria con sistema. siernpre debera estar activa, term inal se debera conectar a tierra.

En el FF2 (terminales I a 7) solo se que esta terminal debera ir conectada a tierra; -

Estas terminates si se usan, y sirven (terminales 1 a 7) presente unulto a reciba la serial de reloj ; para lograr la terminal J se conecte aVec y la K a tierra.

OC Control de Salida. Las direcciones AD a A 7. deberan.estar siempre disponibles, por 10 que esta terminal debera estar siempre activa. Conectese a tierra.

74HC245 (I) Y (2)

DIR Direccion .. EI 74HC245 es un manejador bidireccional, por 10 que debe indicarse la direcci6n en que trabaja, Segun las especificaciones del integrado, un alto en este pata haec que los datos pasen de las terminales 2 a 9 (canal A) a las

M_ en C Roberto Galicia G.helll ComputaCiOn V

19 G

tenninales 11 a 18 (canal B), Y en senti do inverso sila pata tiene un bajo. Dadala configuraci6n del circuito, esta pata debe conectarse a tierra en ambos integrados.

Habilitador. Los dos integrados sistema sirven para proporcion_ar los leds indicadores. Como estos funcionando, esta terminal 10 que se coneeta a tierra.

Lasconexiones anteriores se deberan identificar con naranja

para las tenninales conectadas a Vee y cafe para las conectadas a tierra.~ Despues de hacer dichas conexiones, el circuito debera tener el aspecto correspondiente,

La siguiente es conectar todas las terrninales decontrol con color morado ; dichas terminales se listan a continuacion :

Componente Pata

Tabla 5.13 conexiones De

Nombre

A

Componente Pata _Nombre

Capacitor

del circuito de Reset Oscilador Circuito de Reset Interruptor IP2T'

4027 FFI ~.-

8088

8088

2716

8

OUT

Resistencia del circuito de Reset

8088 19

8088 21

CLK RESET

4027 FFI 9,12 SET,RESE
T
15 Q 4027 FF2 3 CLK
I Q 8088 22 ~ READY- _________
25 ALE 4027 FF2 4 RESET
32 RD 2716 20 OE
20 OE 74HC245 (I) 15 B4
(8088 RD) M_mC Robcno GaliCIa GalICI. Computaci6nV

I E1 modo en que se conecte cada polo del interrupter a S 0 aRes irrelevante

4027 FF2 4 RESET 74HC373 II G
(8088 ALE)
8088 29 WR 74HC245 (I) 16 B3
S088 28 101M 74HC245
8088 27 DT/R 74HC245
74HC245 (I) 2-5 AI-A4 Nota: Las terminales entre estaconectando, pero que par comodidad cercana que tambien este conectada a la primera.

Posteriormente se alambran con azul las lineas ADO-AD7 del microprocesador (terminales 9- I 6) directamente hacia el protoboard inferior, esto con el fin de facilitar el posterior alambrado. Hecho-estoultimo, d

circuito debora tener el aspecto correspondiente, ,. -

A continuacion se usa el color amarillo para conectar el canal-de daroa.ra .. nto a la 2716 como al 74HC245(2), y luego de este ultin:\o.3: los leds correspondientes, y por ultimo se conectan, en color - verdevlas-lineaa.de direcciones, alambrando primero AD-A 7 al 74HC373, de este a.lai2716, yde esta a los leds correspondientes, y luego alambrando A8-AIOdel'8088 a.la. 2716, de ahi al 74HC245(l), y de ahi a los leds correspondientes. Hecho esto, . el alambrado del minima ha sido concIuidoy presenta el asP"cto correspondiente.

Nota: no olvide utilizar cables de colores para codificar los tipos de sefiales.

M~ en-e. Roberto uenc.e Galicia Computaculn V

Lista de material para el disefio y construcci6n del sistema minimo basico:

EI numero de componentes puede ser dividido entre 2 personas, sin embargo, 10 ideal es que se pueda armar un sistema minima por persona.

1 Microprocesador8Q88 0 8088-2

lMernoria EPROM 2716 0 27C16 (para 12.5 volts si cuenta programador correspondiente).

1 Memoria RAM 2016 (opcional)

1 Oscilador de cristal hfbrido de 2 Mhz, Modelo XO-53B de DALE 0 equivaiente.

1 c.r. CD4013

1 c.r. 74HCI4

3 c.r. 74HC373 0 74F373

2 C.1. 74HC245 0 74F245 o74LS245

24 Resistencias de I K Ohms a I;' de watt 1 Resistencia de 10 Kohms a v.. de watt

24 LED's (13 rojos, 9 amarillos, 1 verde, I naranja) 0 todos rojos 10 Capacitor de 0,1 microfarads ceramico 0 poliester >50 volts

1 mini Boron para computadora normal mente abierto ~',u-., I Microinterruptor de BOlon con palanca de 1 polo 2 tiros (3 '1llT

terminales) g--

20 em, de alarnbre telefonico estanado de varios colores , -

de 20 pares

3 Tarjeta 0 tablilla de prototipo (Protoboard) marca K AND H mod RH74K 0 similar

----r--t'm:r1te~reguta-oa--de-5-vclts\:on 'caimanes I pinza de corte chica

1 pinza de punta chica

I pinza pelacable

I multirnetro digital basico

M dI C Roberto Gallaa (»Ilea. ComputaclOfi V

z

r.

o -,

, ~ o

o ,

o "

i I

o •

c

j

r O .... N!"l<3'L~\ilr'-W$O Nt<\<I"l[It<J<tlfl<!J

II ClOaOOQOo<J:<! VIIJ1IJ'1U1

<I<I<! a: a: a: <I'J. a: c « <I <I-a: "-'"

I ' ...... 001}'>

I a: a:-::r <I

!