Cristian Navarro, Neil Gutiérrez López, Alexander Escobar Velásquez

PLL (Lazo amarrado por fase)

Cristian Navarro Muete, Neil Gutiérrez López, Alexander Escobar Velásquez
cjnm1994@hotmail.com, neilngl15@hotmail.com,alexescobarvlgmail.com
Universidad De Cundinamarca
Sede Fusagasugá

RESUMEN: mediante la práctica de laboratorio, se práctica y obtención de datos del mismo en el aula
realiza un circuito PLL (lazo amarrado por fase), de laboratorio.
con el fin de analizar su funcionamiento, su señal .
de salidas y sus tres modos de operaciones de
acuerdo a los estados de entrada del mismo; en II. OBJETIVOS
este informe de laboratorio se presentan sus
diversos resultados de los modos de operación  Diseñar y obtener la señal de salida del
tales como señales, valores de frecuencia y circuito PLL, la cual es una onda de tipo
amplitud; además de cálculos realizados para que cuadrada
el PLL pueda amarrarse a una frecuencia dada.  Analizar y entender de forma clara el
funcionamiento de un PLL en sus tres
Palabras clave: PLL (lazo amarrado por fase), modos de operación.
voltaje de error, comparador de fase, oscilador  Lograr señales de enganche, captura y
controlado por voltaje. desenganche de la frecuencia con el PLL
respecto a su entrada.
ABSTRACT: through the laboratory practice, its
performed a PLL circuit (phase-locked-loop), with
the purpose of analyze its operation, its signal III. MATERIALES Y EQUIPOS
outputs and its three operating mode according to
the input states of the same. In this lab report is  Cable, conectores, caimanes (necesarios).
present results of its various operating modes such  Multímetro digital.
as signals, frecuency and amplitude values;  Protoboard (1 unid).
besides calculations done for the PLL can be
 Osciloscopio digital.
locked to a given frequency.
 Fuente triple.
 Generador de ondas.
Keywords: PLL (Phase-Locked-Loop), error
voltage, Phase comparator, Voltage controlled  Software: ISIS proteus.
oscillator.
 Condensadores cerámicos de 4.7nF(1
I. INTRODUCCIÓN unid); 47pF (1 unid).

Los circuitos PLL fueron un gran avance en la  Condensador electrolítico de 10uF.

electrónica de procesamiento y control de señales  Resistencia de 10KΩ.
en las telecomunicaciones, aunque al comienzo su  LM 565CN.
popularidad y comercio eran bajos debido a su IV. MARCO TEÓRICO
complejo esquema circuital, a media que
evoluciono la electrónica a una escala de PLL (lazo amarrado por fase):
miniaturización en CI, los PLL fueron cada vez más
usados para una gran cantidad de aplicaciones, Es un sistema conformado por bloques electrónicos
una de estas fue la ayuda a mantener frecuencias que conectados entre si y con una
establecidas en un circuito para poder ser retroalimentación, con el fin de realizar un lazo
manipulados en la transmisión de datos y demás amarrado por fase.
esto da lugar a un mejor envió de datos sin en fin el PLL es un sistema de control retroalimen-
dañarse algunos datos debido a frecuencias tado de lazo cerrado en la que la frecuencia de la
elevadas las cuales eran propensas al ruido y señal de voltaje retroalimentada es el parámetro de
frecuencias no deseadas. interes, y no solamente el voltaje. El PLL
Mediante este documento se dará a conocer el proporciona una sintonía selectiva y filtrado de
funcionamiento teórico y técnico de un PLL, sus frecuencia, sin necesidad de componentes
modos de operación, diagrama de bloques y la externos como capacitores o bobinas.

1
Comunicaciones Análogas Carlos Humberto Montufar
 Cristian Navarro, Neil Gutiérrez López, Alexander Escobar Velásquez

Historia Breve: los lazos de fase cerrada se de entrada aplicado que es igual a cero 0.
usaron por primera vez en el año 1932 para la Esta frecuencia se conoce como
detección de síncrona de de señales de radio; “frecuencia central o frecuencia libre”, (fo).
sistemas se telemetría espacial y circuitos de 2) Modo de captura: una vez aplicada una
instrumentación; pero debido a su gran tamaño, frecuencia de entrada la frecuencia del
complejidad, ancho de banda angosta y coste su oscilador controlado por voltaje empieza a
uso disminuyo por varios años. Con la llegada de la cambiar, y se dice que el lazo amarrado
integración a gran escala en los circuitos por fase está en modo de captura.
integrados, los PLL debido a esta técnica de 3) Modo de amarre por fase: la frecuencia
fabricación redujeron espacio y fabricados en un del VCO cambia continuamente para
solo chip todo los bloques electrónicos que este coincidir con la frecuencia de la entrada.
poseía de esta manera se logro un mejor compacto Cuando la frecuencia de la entrada es
en sus circuitería logrando un fácil uso, conexión y igual a la frecuencia de la salida, se dice
configuración del mismo. que el lazo amarrado por fase está en
modo de amarrado por fase. El lazo ed
Aplicaciones: retroalimentación mantiene el amarre
 Detección de tono. cuando cambia la frecuencia de la señal
 Decodificación estereofónica. de entrada.
 Síntesis de frecuencias. La frecuencia central (fo) es la frecuencia libre del
 Generación de frecuencias. VCO. El “intervalo de amarre fL” se define como el
 Control de velocidad de motores. intervalo de frecuencias de entrada alrededor de la
 Decodificadores de FM estéreo. frecuencia central, para el cual el lazo puede
mantener el amarre. El “intervalo de captura fc” se
 Filtros de rastreo.
define como el intervalo de frecuencias de entrada
 Transmisores y receptores de frecuencia
alrededor de la frecuencia central para el cual el
sintonizada.
lazo se amarrará partiendeo de una condición sin
 Decodificadores FSK.
amarre.
Funcionamiento:
Cuando no hay señal externa entrada, el voltaje de
salida (Vsal) es igual a cero. El VCO funciona a
una frecuencia establecida, llamada su “frecuencia
natural o de funcionamiento libre (fn)”, que se
ajusta con un resistor Rt, y un capacitor Ct
externos. Si se aplica al sistema una señal de
entrada, el comparador de fase compara la fase y
la frecuencia de la señal de entrada con la
frecuencia natural del VCO y genera un voltaje de
error, Vd(t), que se relaciona con la diferencia de
fase y frecuencia entre las dos señales. Este
voltaje de error se filtra, amplifica y aplica a la Figura 1. Intervalo de enganche del PLL.
terminal de entrada del VCO. Si la frecuencia (fi) de
entrada es suficientemente cercana a la frecuencia
natural del VCO, (fn), la naturaleza de
retroalimentación del PLL hace que se sincronice o
amarre el VCO con la señal de entrada. Una vez
amarrada, la frecuencia del VCO es
idéntica a la de la señal de entrada, a excepción de
de una diferencia finita de fase, que es igual a la
fase de la señal de entrada menos la fase de la
señal de salidad del VCO.

Modos de funcionamiento del PLL:

1) Modo libre: durante el modo libre, no

existe una frecuencia (o voltaje) de Figura 2. Intervalo de captura del PLL.
entrada y el VCO funciona a una
frecuencia fija, correspondiente al voltaje

2
Comunicaciones Análogas Carlos Humberto Montufar
 Cristian Navarro, Neil Gutiérrez López, Alexander Escobar Velásquez

Figura 4. Caracteristica de la salida de frecuencia

de un VCO, en funcion del voltaje de polarización.

Figura 3. Intervalos de enganche y captura del

Figura 5. Intervalos de amarre fL, captura fc y
PLL.
frecuencia central o natural fo.

Bloques o partes del PLL:

 Comparador de fase.
 Filtro pasabajas.
 Amplificador de baja ganancia.
 Oscilador controlado por voltaje VCO.

Figura 6. Diagrama de bloques (1) de un PLL.

3
Comunicaciones Análogas Carlos Humberto Montufar
 Cristian Navarro, Neil Gutiérrez López, Alexander Escobar Velásquez

Figura 7. Diagrama de bloques (2) de un PLL.

V. PROCEDIMIENTO Y RESUTADOS

CIRCUITO PLL (Phase-Locked-Loop):

Para el montaje de laboratorio se utiliza un PLL en

circuito integrado llamado NE 565.

Figura 9. Diagrama de bloques y terminales del NE

565.

Figura 8. Diagrama de terminales del PLL NE 565.

4
Comunicaciones Análogas Carlos Humberto Montufar
 Cristian Navarro, Neil Gutiérrez López, Alexander Escobar Velásquez

Se procede a realizar la simulación del circuito PLL

montando los componentes con los valores que se
han calculado, se implementa el software ISIS
Proteus para elaborar la simulación.

Figura 10. Diagrama de bloques del PLL NE 565.

Cálculos:
Se diseña un PLL con una frecuencia central o
natural f 0=3 KHz .
Intervalo de captura f c =60 Hz.
Alimentación Vcc=−VEE=12 V .
Capacitor C 1=0.01uF .

1.2 1.2
R 1= =
4∗C 1∗fo 4∗( 0.01uF )∗( 3 KHz ) Figura 11. Circuito PLL en simulador ISIS proteus.
R 1=10 K Ω Montaje:

8∗fo 8∗ ( 3 KHz ) Luego de realizar la simulación, se procede con el

fL= = montaje en protoboard del circuito como puede
Vcc−(−VEE ) 10 V −(−10V )
observarse a continuación.

24000
fL= =1.2 KHz(Frecuencia de intervalo
20
de enganche)

fL 1.2 KHz
C 2= =
2 π∗3600∗fc 2 π∗3600∗60 Hz 2
2

1.2 KHz
C 2= =14.73 uF
81.43∗106

Normalmente C 3=0.001uF
Con los anteriores cálculos se garantiza que el
circuito PLL logre los tres modos de operación de
acuerdo a las frecuencias asignadas.
Simulación:
Figura 12. Montaje en protoboard del circuito PLL.
Pruebas y resultados:
Luego del montaje completo del circuito PLL,
finalmente se procede a visualizar la forma de onda
de la salida del circuito y sus modos de operación,

5
Comunicaciones Análogas Carlos Humberto Montufar
 Cristian Navarro, Neil Gutiérrez López, Alexander Escobar Velásquez

en osciloscopio, observando las características de

amplitud, frecuencia, ciclo útil entre otros.

La señal del PLL de salida es la amarilla, y la azul

es la entrada del osciloscopio. Para este primer
caso se observa que las señales están
enganchadas; y la frecuencia es de 3KHz y es
exactamente el valor fo que se realizó en los
cálculos.
Los cambios se observan respecto a la señal azul
de entrada por lo que se está variando.

Figura 15. Señal desengancha a una frecuencia

baja o mínima de fL.

Luego de esto se trata de buscar la frecuencia de

enganche máximo, es decir al contrario del caso
anterior que es el mínimo, para este caso se varía
la frecuencia de entrada aumentando su valor, y la
señal se desengancha en el valor de 4.405KHz.

Figura 13. Señal enganchada en la frecuencia

central.

Luego la señal de entrada es variada hasta una

frecuencia de 1.779KHz, en la cual todavía la señal
se encuentra ene enganche, esto quiere decir que
hasta estos valores existe y se cumple la
frecuencia de intervalo de enganche.

Figura 14. Señal desenganchada a una frecuencia

alta o máxima de fL.

VI. CONCLUSIONES

 Mediante la práctica de laboratorio, se

Figura 14. Señal enganchada variando a
frecuencias bajas.
Luego siguiendo la variación, hacia una frecuencia
más baja, la señal del PLL se desengancha, y la
frecuencia en la cual comienza a desengancharse
es 1.633KHz.
observaron las distintas señales de los
tres modos de funcionamiento del PLL,
modo libre, modo captura y modo de
enganche.
 Se observa un cambio o variación de fase
en la salida del PLL, esto quiere decir que
en el comparador se está logrando la
diferencia de fases y con buen
funcionamiento.
 Se determina que la señal de PLL se
desengancha a unas frecuencias mínimas
y máximas, y la frecuencia se captura
desde llevando las frecuencias desde los
puntos mínimos y máximos hacia la

6
Comunicaciones Análogas Carlos Humberto Montufar
 Cristian Navarro, Neil Gutiérrez López, Alexander Escobar Velásquez

frecuencia fc cercana a las 60Hz de la

frecuencia central de 3KHz, es decir a
2940Hz y 3060Hz.
 El PLL es un bloque integrado que tiene
muchas aplicaciones en la electrónica de
telecomunicaciones, control de datos,
control de dispositivos y muchos más,
ampliamente utilizado hoy en día.

VII. BIBLIOGRAFÍA

 [1] circuitos microelectrónicos análisis

y diseño (libro digital); Muhammad H.
Rashid.
 [2] Sistemas electrónicos de
comunicaciones (libro digital); Roy
Blake.
 [3] sistemas de comunicaciones
electrónicas (libro digital); Tomasi;
Prentice Hall.

7
Comunicaciones Análogas Carlos Humberto Montufar