Informe de Laboratorio 4 - PLL PDF

Universidad Militar Nueva Granada
Facultad de Ingeniería en Telecomunicaciones

Comunicaciones Digitales
Ing. José de Jesús Rugeles
LABORATORIO 4
Phase Locked Loop (PLL)
Juan David Cárdenas Acosta

Cód. 1400723
u1400723@unimilitar.edu.co
Abstract: In this lab report, we examined the Un PLL es un "lazo" de servo electrónico que
operation of a phase-locked loops (PLL), making consiste, básicamente, en un detector de fase, un
changes in the VCO (voltage controlled oscillator) filtro pasa bajas y un oscilador controlado por
to understand the frequency response of the input tensión. El hecho de poseer un oscilador
signal by changing the voltage. The PLL case of a controlado lo hace capaz de engancharse o
system in which the phase and frequency are fed sincronizarse con una señal entrante. Si la fase
back are experienced both in its static cambia, indicando que la frecuencia entrante está
characteristic and dynamic characteristic as in, that cambiando, la tensión de salida del detector de
to analyze the behavior of the PLL when changing fase aumenta o disminuye justo lo suficiente para
their configuration some components such as mantener a la frecuencia del oscilador igual a la
resistors and capacitors. frecuencia entrante, manteniendo la condición de
enganchado.
Resumen— En este informe de laboratorio, se
analizó el funcionamiento de un phase –locked
loops (PLL), realizando variaciones en el VCO II. OBJETIVOS
(oscilador controlado por voltaje) para entender la
respuesta en frecuencia de la señal de entrada al  Familiarizarse con el PLL y las partes
cambiar la tensión. El PLL tratándose de un fundamentales del subsistema.
sistema en el que la fase y la frecuencia son
realimentadas se experimentó tanto en su  Estudiar el comportamiento estático y
característica estática y como en su característica dinámico del PLL.
dinámica, esto para analizar el comportamiento del
PLL cuando se cambiaban algunos componentes
en su configuración como resistencias y III. MARCO TEORICO
condensadores.
PHASE LOOP LOCKED - Lazos Enganchados
Keywords: PLL, Oscilador, Frecuencia, voltaje, en Fase – (PLL)
dinámica, VCO.
El circuito PLL es un sistema realimentado cuyo
objetivo principal consiste en la generación de
I. INTRODUCCIÓN una señal de salida con amplitud fija y
frecuencia coincidente con la de entrada, dentro
Los PLL son una clase de circuitos monolíticos, de un margen determinado. Comprende tres
basados en la tecnología de feedback etapas fundamentales como se puede observar
(realimentación) de frecuencia, que data de la en el diagrama de bloques de la Imagen 1.
década de los sesenta. Se les utiliza en varias
aplicaciones como en la Demodulación de señales ● Comparador de fase (CF). Suministra una
en FM y FSK, también se aplican en salida que depende del valor absoluto del
demodulaciones QPSK. desfase entre las señales de salida y de
1
entrada. En algunos casos, esta etapa está BANDA DE CAPTURA (Capture Range): Es el
constituida por un multiplicador. rango de frecuencias próximas a FN dentro del
cual el PLL puede fijar o adquirir el enganche con
● Filtro pasa-bajo (PL). Destinado a la la señal de entrada. La misma depende sobre
transmisión de la componente de baja todo del filtro si en efecto |Fi-Fo| es superior a la
frecuencia de la salida de la etapa anterior. frecuencia de corte del filtro, la señal de error Ve
es cero, el PLL no engancha y el VCO
● Oscilador controlado por tensión (VCO). permanece en la frecuencia central FN.
Genera la tensión de salida, con frecuencia
dependiente de la tensión de salida del filtro
PL.
BANDA DE ENGANCHE (Lock Range): Es el

intervalo de frecuencias próximas a FN dentro del
cual, después del enganche, el oscilador puede
permanecer sincronizado en la señal de salida.
La banda de enganche es mayor que la banda de
captura y depende del campo de variación de la
Imagen 1. Diagrama de bloques de un circuito PLL. tensión de error producida por el detector de fase
Fuente: Schaum_Electronic_Communication_1.pdf y por el campo de frecuencia dentro del cual el
VCO puede operar. En efecto, después de la
realización del enganche, la tensión de salida del
Sin la señal aplicada a la entrada del sistema, la detector de fase es continua y por lo tanto la
tensión de control o error Vc aplicada al VCO es frecuencia de corte superior del filtro no influye en
igual a cero por lo tanto genera una frecuencia FN el comportamiento del sistema.
llamada en este caso, frecuencia central o
Frecuencia Natural.
Con una señal aplicada de entrada, el comparador En la Imagen 2. Podemos observar tanto el rango
de fase compara las fases de las señales de de captura como el rango de enganche del PLL.
entrada Vi y Vo genera una señal de error Ve,
función de la diferencia de fase de las dos señales.
La señal de error, después de haber sido filtrada

mediante el filtro pasa bajos, es aplicada al VCO y
obliga a variar su frecuencia de oscilación para
obtener una diferencia constante entre las dos
fases de entrada, lo que significaría tener Fo y
Fi.
El proceso continúa hasta cuando la frecuencia del

VCO coincide con Fi; Entonces la malla está
sincronizada o ENGANCHADA EN FASE.
Imagen 2. Rango de frecuencias de captura y de
La frecuencia del VCO es igual a Fi, pero existe enganche.
una diferencia de fase; esta es necesaria para Fuente: Schaum_Electronic_Communication_1.pdf
tener la tensión de error Ve para conseguir el
desplazamiento de la frecuencia libre del VCO
para igualarse a la frecuencia fi de la señal de
entrada y así mantener el PLL enganchado.
2
 Multímetro
Materiales Referencia Cantidad V. PROCEDIMIENTO
Circuito LM565 2
Integrado Se procedió a montar el circuito de la figura 4:
0.001µF 5
Condensadores 2.2nF 1 PRE-LABORATORIO
0.1µF 1
10µF 1 Se realizó el cálculo teórico de la frecuencia
680Ω 5 natural del pll, utilizando los componentes de la
imagen 4.
820 Ω 1
2.2 k Ω 1 De acuerdo a la hoja técnica del PLL para hallar
Resistencias 3.3k Ω 1 la frecuencia natural (FN) utilizamos la ecuación
4.7k Ω 2 (1):
10k Ω 1
33k Ω 2
NE 565 PLL IC
Los pines 8 y 9 del PLL corresponden a la
El NE 565, es un integrado conformado por 14 resistencia de tiempo y condensador de tiempo
pines y su alimentación está dada por una fuente respectivamente. Para la práctica, la frecuencia
dual operando entre rangos de (+)(-) 5 Voltios a (+)(- natural del circuito de la figura 4, será:
) 12 Voltios, conectando el voltaje positivo al pin 10
y el voltaje negativo al pin 1, como se observa en la
imagen 3.
Prueba VCO Estático
Se procede a alimentar el circuito con un voltaje

+/- 7 Vdc. Con el osciloscopio se observa la señal
de salida que durante el laboratorio siempre será
el punto TP2, se mide la frecuencia y la amplitud
de la señal resultante como se puede observar
en la imagen 5:
Imagen 3. Diagrama del C.I. NE565.
Fuente: Schaum_Electronic_Communication_1.pdf
De acuerdo al datasheet se extraen una serie de

fórmulas para tener en cuenta los límites del NE565,
que utilizaremos más adelante.
IV. MATERIALES
 Osciloscopio digital Tektronix

 Protoboard
 Generador de señales Rigol
 Fuente poder Instek
3
Imagen 5. Señal de salida del IC LM565
Imagen 4. Circuito de prueba del bloque VCO Estático y dinámico.

Fuente: Experimento 16 phase_locked loops: static and dynamic BEHAVIOR
4
En la figura 5 se observa la frecuencia Natural del Calculamos la frecuencia natural para R1=
PLL, al comparar el valor de esta frecuencia con 2.2KHz con la ecuación (1).
respecto a la frecuencia teóricamente calculada,
esta varia debido a la inexactitud de los
componentes utilizados en el circuito (resistencias
y condensadores).
Teniendo en cuenta estos valores, determinamos

el porcentaje de error:
(2) b. Incrementar el valor de C1 a 2,2 Nf
El capacitor es inversamente proporcional al valor

de la frecuencia natural, al cambiar el
condensador por uno de mayor capacitancia, el
valor de la frecuencia se reducirá con respecto al
inicial como se observa en la imagen 7. En este
Luego se modifican algunos de los componentes caso el cálculo estará dado por:
iniciales del circuito de la imagen 4 midiendo en
TP2 la frecuencia y observando los cambios en la
señal con el osciloscopio y regresando después de
cada modificación a su punto inicial de acuerdo a
los siguientes numerales:
a. Decrementar el valor del resistor R3 a

2,2KΩ
Se redujo la resistencia R3 (4.7KΩ) por una de

2.2 KΩ y se visualizó un aumento de la
frecuencia a 163.073 KHz, siendo esta la
frecuencia natural con R1= 2.2KHz, como se
observa en la imagen 6.
Imagen 7. Señal de salida del VCO (TP2)

Fuente: Juan David Cárdenas
En la imagen 7 observamos la reducción de

frecuencia, de 64.427 KHz a 41.9 KHz, pero
con respecto al frecuencia calculada, vemos
que hay un porcentaje de error alto.
c. Cargar a la salida del VCO con una

Imagen 6. Señal de salida del VCO (TP2) carga capacitiva por una serie RC entre TP2 y
Fuente: Jeison Sánchez tierra. El valor del resistor es de 680Ω y el
capacitor de 0,001uf.
5
Se conectó una resistencia R=680Ω y un

capacitor C=0,001 uf (condensador 102) y existió
una variación en la forma de la onda cuadrada
observada en la señal de salida inicial a una
señal similar a la carga y descarga de un
capacitor, esto quiere decir, que estos
componentes conectados actúan como un filtro
pasa bajo, obteniendo una frecuencia de 75,53
Khz como se puede observar en la imagen 8:
Imagen 9. Señal de salida del VCO (TP2)

Cuando se modificó el resistor R5 se observó un

aumento de la frecuencia aproximadamente a
115 KHz.
Imagen 8. Señal de salida del VCO (TP2) e. Decrementar la resistencia de carga
Fuente: Juan David Cárdenas del punto TP3 a 820Ω.
La frecuencia de la señal disminuyó a un

Hallamos la frecuencia de corte del filtro pasa valor de 71.12 KHz. Al aumentar la
bajos con la ecuación (3) resistencia de referencia el comportamiento
del circuito será más preciso. Como se
observa en la imagen 10.
(3)
Siendo Rf la resistencia interna del NE565 con un

valor de 3.6 KΩ, y Cf el condensador conectado al
pin 7.
d. Incrementar cada uno de los resistores

de entrada del detector de fase R4 y R5, uno a
la vez a 3,3KΩ. Imagen 10. Señal de salida del VCO (TP2)
Fuente: Jeison Sánchez
Cuando se cambió el resistor R4 se observó que
la frecuencia disminuyó aún más, en un valor de f. Reducir cada uno de los voltajes (+)
55, 34 Khz como se visualiza en la imagen 9: tanto como (-) en 2 Voltios, uno a la vez.
6
En la tabla 1 se observa diferentes niveles de

Al disminuir –Vcc la frecuencia natural voltajes a la entrada del VCO con la respuesta en
disminuye a diferencia que cuándo los frecuencia, se comprueba que estos valores son
voltajes de alimentación son iguales. Ocurre inversamente proporcionales, al graficar se
el mismo efecto al disminuir +Vcc pero la obtiene:
diferencia en la frecuencia natural es menor
con respecto a la calculada en el pre- Voltaje VS frecuencia
180
laboratorio, donde se destaca que a mayor
sea –Vcc y menor +Vcc se reduce las 160
interferencias en el pll
140
120
Frecuencia (Khz)
Luego de realizar las modificaciones del punto
100
anterior se regresa al estado inicial del circuito
con los valores de los componentes en la imagen 80
4. Luego se mide el voltaje de referencia en el
60
punto TP3 es decir a la salida del detector de
fase del NE565 con un multímetro arrojando un 40
valor de 5V y conectando una sonda de prueba

20
en una escala de 10:1. Después se aplica un
voltaje dc equivalente al voltaje de referencia en 0
2 2.5 3 3.5 4 4.5 5 5.5 6 6.5 7
el punto TP1A donde no hay acople con un voltaje (Volt.)
capacitor, se aplica el Vcc de alimentación y se
regula con un potenciómetro de 10 KΩ que Gráfica 1.Voltaje vs Frecuencia
actúa como un divisor de voltaje. La Fuente: David Cárdenas realizada en Matlab
implementación de este potenciómetro es para
determinar las frecuencias proporcionales a cada En la gráfica 1, observamos que la pendiente es
nivel de voltaje inducido desde el valor inicial 5v, negativa, que para esta práctica llamaremos K,
aumentar y disminuir en pasos de 0,5 V como se para comprobarlo se utiliza la ecuación de la
observa en la tabla 1: recta de la siguiente manera:
Voltaje (V) Frecuencia (kHz) (4)

7 3.86
6.5 24.03
6 43.12
⁄
5.5 62.22
5 82.61
Teniendo el valor de , un voltaje y su
4.5 98.29
respectiva frecuencia, se puede obtener el
4 115.6
punto de corte, con la ecuación de la recta (5)
3.5 132.67
3 148.43 (5)
2.5 162.08
2 170.41 Despejamos b:
Tabla1.Comparación de voltaje con su
respectiva frecuencia
( ⁄ )
7
b = 237.030 2. Luego se incrementó y decrementò el valor de la

frecuencia del generador ingresada de 2Hzy se
determina que la frecuencia de oscilación es aún
La siguiente ecuación determina la frecuencia de mayor a la del numeral uno y su ancho de banda
salida del VCO al aplicarle un nivel de voltaje (x): respectivamente también aumenta.
Después de realizar los anteriores numerales se
regresa al estado inicial.
En conclusión lo anterior simula una señal

Encontraremos la frecuencia de salida al aplicar modulada en FSK.
5V dc, dada por:
Prueba Detector de Fase Estático
Se construyó el circuito detector de fase con base

en la imagen 11.
( ⁄ )
Teniendo en cuenta los valores de la tabla 1 y el

resultado de la anterior ecuacion, determinamos el
porcentaje de error:
(2)
Prueba VCO Dinámico

Imagen 11. Circuito de prueba del bloque PHASE-
DETECTOR Estático y dinámico.
Ahora se procede con la prueba del VCO en
Fuente Del Experimento 16 PHASE_LOCKED LOOPS:
comportamiento Dinámico conectando un STATIC AND DYNAMIC BEHAVIOR.
generador de señales en el punto TP1 con una
frecuencia de 2 Hz y 4Vpp de una señal senoidal.
Luego de realizar el montaje se instalan los equipos
Se analizó la señal resultante en TP2 que de
de prueba de acuerdo al siguiente diagrama
acuerdo a la guía se observa una onda FM como
una oscilación de la señal cuadrada en un rango visualizado en la imagen 12:
determinado. A continuación se realizan
modificaciones y se analiza los cambios realizados
en la toma de datos:
1. Se incrementó la amplitud del Vpp y se observó

que la frecuencia de oscilación de FM
anteriormente explicada aumenta y se considera
que el ancho de banda aumenta respectivamente,
luego se disminuyó y se observa un proceso
inverso al mencionado.
8
Imagen 12. Circuito de prueba del bloque PHASE- iguales a la referencia del voltaje medido
DETECTOR Estático y dinámico configuración anteriormente y arrojando la imagen 14.
Fuente Del Experiment 16 PHASE_LOCKED
LOOPS: STATIC AND DYNAMIC BEHAVIOR.
Se conectó el equipo de prueba al detector de fase

del circuito mostrado en la imagen anterior.
Se conectó el canal A del osciloscopio en la

entrada TP1 y el canal B a la salida de tensión
VCO TP4. Entre TP2 y TP3 se midió la diferencia
de potencial entre TP2 y TP3 del detector de fase.
De nuevo se suministró una diferencia de potencial
de +- 7V DC
Al no aplicar voltaje en TP1, la medida

mostrada por el VOM entre TP2 y TP3 es
2.5V, Este valor es el nivel de referencia a la
salida del detector de fase. Además, la medida
de la frecuencia libre del VCO mostrada en el
osciloscopio es de 62.145 KHz, como se
observa en la imagen 13
Imagen 13. CHA (TP1) y CHB (TP4) del
osciloscopio
Fuente: Gonzalo Cotte
De la señal anterior se puede analizar que la

amplitud de la señal visualizada en el canal A
es mayor que la de la señal B que es la señal
ingresada debido a que es la señal de 0,5
Vpp.
Al aumentar la frecuencia de entrada

observamos la siguiente señal visualizada en
la imagen 14.
Imagen 13. Señal de salida de TP4

Luego se aplicó una onda cuadrada de

amplitud 0.5-Vpp a una frecuencia
aproximadamente igual a la obtenida de la
salida VCO en TP4. Se varió la frecuencia de
entrada y se observó un cambio en los voltajes
medidos por el VOM y la variación de la
frecuencia observada en el osciloscopio. Se
ajustó la frecuencia del voltaje de entrada de
manera que la diferencia de tensión fueran
9
Imagen 13. CHA (TP1) y CHB (TP4) del Imagen 14. CHA (TP1) y CHB (TP4), desfase
osciloscopio en la señal de salida.
Fuente: Gonzalo Cotte Fuente: Jeison Sánchez
Se incrementó la frecuencia de entrada al 5% por
encima del valor original. Se observó que existe un Observamos un desfase entre la salida del VCO y
desfase de la señal debido al aumento de el detector de fase, este desfase se va acercando
a π, entre menor sea la frecuencia de la señal de
frecuencia. Como se evidencia en la gráfica 14.
entrada del detector de fase con respecto al
También se realizan los cálculos teóricos para el 5%
VCO.
(5) de la señal ingresada y el 10 % (6):
Al aumentar la frecuencia Vin, a la frecuencia a la
cual pierde su bloque en la señal de salida del
VCO. Cuando se pierde su bloque, la señal de
salida del VCO vuelve a su funcionamiento
(5) natural y el voltaje existente entre TP2 y TP3
vuelve a su valor de referencia.
A continuación se determinarán los rangos de

captura y enganche realizando los cálculos
teóricos para hallarlos con las siguientes
(6) formulas.
Hallaremos la frecuencia de corte del filtro pasa

bajos.
10
(3) Teniendo el rango de enganche, hallamos (f1) y

(f2)
Siendo Rf la resistencia interna del NE565 con un

valor de 3.6 KΩ, y Cf el condensador conectado al
pin 7.
Hallamos la banda de captura (BL).
En conclusión los rangos de enganche y

captura, para su mejor compresión serian de
la siguiente manera
Teniendo el rango de captura, hallamos la

frecuencia máxima (f máx.) y la frecuencia mínima
(f min) en donde trabaja el PLL
Imagen 15. Rangos de Captura y enganche

VI. CONCLUSIONES
 Se determinó que los componentes

acoplados en la entrada y salida del VCO
ajustan las frecuencias de trabajo, es
Con la ecuación 10 encontramos el rango de decir varia la frecuencia de salida del
enganche del PLL PLL.
 Un circuito de lazo de seguimiento de

√ fase (PLL), contiene un detector de fase,
un filtro pasa-bajos y un oscilador
controlado por voltaje (VCO)
√  Se concluyó que los resistores y

capacitores ajustan la diferencia entre la
región de captura y enganche.
11
 La frecuencia del rango de captura

siempre va ser mayor que la frecuencia
del rango de enganche.
VII. REFERENCIAS
[1]
Electrónica: Teoría de circuitos y dispositivos
electrónicos. Robert L. Boylestad, Louis
Nashelsky - 2003 - 1020 páginas
[2]
Electronic Communication. Lloyd Temes, Mitchel
Schultz. Second edition - 1998 – 179 páginas
[3]
http://www.datasheetcatalog.com/datasheets_pd
f/L/M/5/6/LM565.shtml
[4]
http://www.profesores.frc.utn.edu.ar/electronica/
ElectronicaAplicadaIII/Aplicada/Cap02RedesPLL
.pdf
[5]
http://www.jcee.upc.es/JCEE2001/PDFs2001/pin
dado.pdf
12

Informe de Laboratorio 4 - PLL PDF

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Informe de Laboratorio 4 - PLL PDF

Cargado por

Copyright:

Formatos disponibles

Universidad Militar Nueva Granada

Facultad de Ingeniería en Telecomunicaciones

Juan David Cárdenas Acosta

BANDA DE ENGANCHE (Lock Range): Es el

La señal de error, después de haber sido filtrada

El proceso continúa hasta cuando la frecuencia del

Prueba VCO Estático

Se procede a alimentar el circuito con un voltaje

De acuerdo al datasheet se extraen una serie de

 Osciloscopio digital Tektronix

Imagen 5. Señal de salida del IC LM565

Imagen 4. Circuito de prueba del bloque VCO Estático y dinámico.

Teniendo en cuenta estos valores, determinamos

(2) b. Incrementar el valor de C1 a 2,2 Nf

El capacitor es inversamente proporcional al valor

a. Decrementar el valor del resistor R3 a

Se redujo la resistencia R3 (4.7KΩ) por una de

Imagen 7. Señal de salida del VCO (TP2)

En la imagen 7 observamos la reducción de

c. Cargar a la salida del VCO con una

Se conectó una resistencia R=680Ω y un

Imagen 9. Señal de salida del VCO (TP2)

Cuando se modificó el resistor R5 se observó un

La frecuencia de la señal disminuyó a un

Siendo Rf la resistencia interna del NE565 con un

d. Incrementar cada uno de los resistores

En la tabla 1 se observa diferentes niveles de

valor de 5V y conectando una sonda de prueba

Voltaje (V) Frecuencia (kHz) (4)

b = 237.030 2. Luego se incrementó y decrementò el valor de la

En conclusión lo anterior simula una señal

Se construyó el circuito detector de fase con base

Teniendo en cuenta los valores de la tabla 1 y el

Prueba VCO Dinámico

1. Se incrementó la amplitud del Vpp y se observó

Se conectó el equipo de prueba al detector de fase

Se conectó el canal A del osciloscopio en la

Al no aplicar voltaje en TP1, la medida

De la señal anterior se puede analizar que la

Al aumentar la frecuencia de entrada

Imagen 13. Señal de salida de TP4

Luego se aplicó una onda cuadrada de

A continuación se determinarán los rangos de

Hallaremos la frecuencia de corte del filtro pasa

(3) Teniendo el rango de enganche, hallamos (f1) y

Siendo Rf la resistencia interna del NE565 con un

Hallamos la banda de captura (BL).

En conclusión los rangos de enganche y

Teniendo el rango de captura, hallamos la

Imagen 15. Rangos de Captura y enganche

 Se determinó que los componentes

 Un circuito de lazo de seguimiento de

√  Se concluyó que los resistores y

 La frecuencia del rango de captura

También podría gustarte