BIESTABLES

FLIP FLOP ASINCRÓNICO SINCRÓNICO

S Q
inputs FF outputs
R Q
 Introducción
Un flip flop o basculador es un dispositivo que tiene dos estados de salida
estables, las salidas permanecen en un estado hasta que las entradas hacen que
la salida cambie.
Un flip flop o basculador es secuencial tienen un circuito de retroalimentación de
manera que su salida depende de las entradas anteriores asi como de las entradas
actuales
Usos principales de los flip flops
1. Para almacenar información (memorias)
2. Para contar (contadores)
3. Para alternar la forma de los datos (registro de cambio o desplazamiento)
4. Para controlar otros dispositivos
FLIP FLOPS JK
 Este tiene dos entradas de datos síncronas J y K y una
entrada de reloj CLK y dos salidas Q y 𝑄ത
 Los Biestables JK introducen una modificación en la lógica de
la RS para corregir o subsanar el estado que supone la
combinación de R = S= 1, para hacer conmutar el estado
precedente, es decir Q (t+1) = 𝑄ത (t).
 La entrada J hace el papel de SET o puesta en 1 y la entrada
K el de RESET o puesta en 0.
 En esencia el FLIP FLOP JK puede hacer cualquier cosa que
el RS además de operar en el modo conmutación, las
entradas son JK en honor al Jack Kilby quien invento este CI.
FLIP FLOPS JK
 El esquema lógico de un Biestable JK sincronizado es:
 Como se aprecia existe un lazo de realimentación de las salidas hacia la
puerta AND de entrada, para evitar la inestabilidad del RS. Cuando las
entradas J y K aparecen simultáneamente activas, la salida que en ese
momento se encuentre a 1 hace que la salida de la puerta AND
correspondiente se ponga a 1 (la otra permanecerá en 0), lo que hace
conmutar el biestable en cualquier caso)
 Siempre que la salida de reloj se mantenga en 1
FLIP DLOPS JK Sincronizado por reloj
 En el ejemplo se muestra el flip flop que se dispara por el flanco de
pendiente positiva de la señal del reloj las entradas controla el SET y RESET
solo considerando que la condición de J = K= 1, cambiara a su estado opuesto
en que ocurra la transición positiva de la señal. (solo con PGT)
FLIP DLOPS JK Sincronizado por reloj

ENTRADAS SALIDAS

J K CLK Q 𝑄ത NOMBRE
0 0 Δ Qo ത
𝑄o No cambio
0 1 Δ 0 1 Reset
1 0 Δ 1 0 Set
1 1 Δ Qo ത
𝑄o Conmuta
(Bascula)

Δ = Transición de reloj de nivel BAJO a nivel ALTO PGT

Qo = Nivel previo de la transición de reloj
FLIP DLOPS JK Sincronizado por reloj
 En el ejemplo se muestra el flip flop que se dispara por el flanco de
pendiente negativa de la señal del reloj las entradas controla el SET y RESET
solo considerando que la condición de J = K= 1, cambiara a su estado opuesto
en que ocurra la transición negativa de la señal.
 Considere la diferencia con el pequeño circulo en al entrada CLK que indica
que el disparo por pendiente negativa (NGT)
FLIP DLOPS JK Sincronizado por reloj

ENTRADAS SALIDAS

J K CLK Q 𝑄ത NOMBRE
0 0
Δ
Qo ത
𝑄o No cambio
0 1 0 1
Δ

1 0 1 0
Δ

1 1 Δ Qo ത
𝑄o Conmuta
(Bascula)

= Transición de reloj de nivel ALTO a nivel BAJO (NGT)

Δ
Qo = Nivel previo de la transición de reloj
FLIP FLOPS JK Disparado por Flanco
 Para evitar que el algún caso la señal de reloj siempre se
mantenga en 1 siempre que J=K=1, y que puede producir
transiciones de forma continua e incontrolable, para evitar
este proceso se puede usar un Flip Flop FK que en lugar de
activarse por transiciones de reloj se disparen o habiliten por
FLANCOS
 La ventaja de estos nuevos biestables radica en que es
mucho más fácil y fiable controlar la transición de una señal
(de 0 a 1, o viceversa) que la duración de un pulso (con la
precisión de decenas de nanosegundos necesaria).
FLIP FLOPS JK Disparado por Flanco
 La diferencia con el Flip Flop RS disparado por flanco es que las salidas Q
y 𝑄ത se alimentan de vuelta a las compuertas NAND de conducción de
pulso, esta retroalimentación es lo que proporciona al FLIP FLOP JK su
operación de conmutación en J=K=1
FLIP FLOPS JK Disparado por Flanco
 La operación de conmutación en J=K=1 considerando que Q se encuentra en
el estado BAJO cuando ocurre un pulso en CLK, con Q=0 y 𝑄ത =1 la compuerta
NAND 1 dirige a CLK* (invertida) hacia la entrada SET del Latch NAND para
producir Q=1, si asumimos que Q esta en ALTO cuando ocurre un pulso en
CLK, la compuerta NAND 2 dirigirá a CLK* (invertida) hacia 𝑅𝐸𝑆𝐸𝑇 del latch
para producir Q=0, entonces Q siempre terminara en el lado opuesto.
 Para que la operación de conmutación funcione el pulso CLK* debe ser muy
estrecho debe regresar a 0 antes que las salidas Q y 𝑄ത conmuten a sus
nuevos valores, de nos ser así los nuevos valores de Q y 𝑄ത harán que el pulso
CLK* conmute de nuevo las salidas del Latch.
FLIP FLOPS JK Disparado por Flanco

ENTRADAS SALIDAS

J K CLK Q 𝑄ത NOMBRE
0 0 Δ Qo ത
𝑄o No cambio
0 1 Δ 0 1 Reset
1 0 Δ 1 0 Set
1 1 Δ Qo ത
𝑄o Conmuta
(bascula)

Δ = Transición de flanco de BAJO a ALTO

Qo = Nivel previo de la transición de reloj
FLIP FLOP D
 Los Biestables D actúan como muestradores o retardadores (D de Delay) el
estado de este biestables coincide con el valor de la señal de entrada D. Por
tanto la ecuación de funcionamiento es Q(t+1) = D
 Esta compuesto de dos entradas D y de entrada de reloj CLK y dos salidas Q
salida Normal y 𝑄ത que es la salida complementada.
 En caso que la salida de reloj CLK este a su nivel de reposo esto es que
permanezca inactiva, independientemente del valor de la entrada D en ese
momento la salida mantiene el ultimo valor que recibió cuando CLK estaba
activa.
 Cualquier cambio que se cambio que se produzca en la entrada D en estas
condiciones no se verá reflejada en las salidas del biestable.
FLIP FLOP D Sincronizado por reloj
 Q cambiara al mismo estado que este presente en la entrada D se almacenara
en el flip flop en el instante en que ocurra la PGT
 La entrada D no tiene efecto entre las PGTs,
FLIP FLOP D Sincronizado por reloj

ENTRADAS SALIDAS

D CLK Q 𝑄ത NOMBRE
1 Δ 1 0 SET Almacena 1
0 Δ 0 1 RESET almacena 0

Δ = Transición de flanco de BAJO a ALTO

FLIP FLOP D Sincronizado por flanco
 Si se necesita almacenar un único Bit de datos (1-0).
 Cuando se aplica un impulso de reloj la entrada D a nivel de Alto el Flip Flop
se activa SET y almacena el nivel ALTO de la entrada D durante el flanco
positivo del impulso del reloj.
 Si existe un nivel BAJO en la entrada D cuando se aplicas el impulso del reloj
el flip lop se pone a cero REST y almacena el nivel BAJO de la entrada D
durante el Flanco de Bajada del impulso del reloj.
 En el estado SET el flip flop almacena un 1 mientras que en el estado RESET
almacena un 0
FLIP FLOP D Sincronizado por flanco
FLIP FLOP D Sincronizado por Flanco

ENTRADAS SALIDAS

D CLK Q 𝑄ത NOMBRE
1 Δ 1 0 SET Almacena 1
0 Δ 0 1 RESET almacena 0

Δ = Transición de flanco de BAJO a ALTO

FLIP FLOP D Sincronizado por flanco
 También es posible la implementación de un FLIP FLOP D sobre un flip flop RS
o JK, como se muestra a continuación uno disparado por flanco positivo
FLIP FLOP T
 Los biestables T (T de trigger o disparador) basan su lógica de disparo en
generarla directamente a partir de la JK imponiendo la condición de igualdad
J=K=T
 Está compuesto por dos entradas, entrada de datos T y entrada de reloj CK, y
dos salidas, Q y 𝑄ത que es la salida complementada.

ENTRADAS SALIDAS

T(J=K) Q (t+1) NOMBRE

0 Q(t) Mantenimiento
1 𝑄ത (t) Conmutación
FLIP FLOP T Sincronizado por Flanco
 Los biestables T deben sincronizarse por flanco, así pues tiene una entrada
denominada T activada por flanco de bajada por la que recibe la señal de
reloj o control. Su funcionamiento es muy sencillo, cada vez que recibe un
flanco activo, en este caso un flanco de bajada, a través de su entrada T
cambia el estado de sus salidas.
 un biestable T con sincronismo por flanco de subida, observamos que sólo
cambia de valor cuando se produce dicho flanco; por lo que cuando T = 1 y C
es activa conmutará el estado de Q.

ENTRADAS SALIDAS

T Q (t+1) NOMBRE
Δ 𝑄ത (t) Conmutación
Ejercicio por Puntos 1
 Considerando las Siguientes entradas de J K y CLK determine la salida Q,
donde Q al inicio esta en estado ALTO
Ejercicio por Puntos 2
 Considerando las Siguientes entradas de J K y CLK determine la salida Q,
donde Q al inicio esta en estado BAJO
Ejercicios por Puntos 3
 Considerando las Siguientes entradas de D y CLK determine la salida Q, donde
Q al inicio esta en estado ALTO
Ejercicios por Puntos 4
 Considerando las Siguientes entradas de D y CLK determine la salida Q, donde
Q al inicio esta en estado BAJO
Preguntas…
Gracias