Convertidores A/D y D/A: Funcionamiento y Tipos
Cargado por
Catalina Ramirez CarreraConvertidores A/D y D/A: Funcionamiento y Tipos
Cargado por
Catalina Ramirez CarreraCONVERTIDORES ANÁLOGO/DIGITAL Y DIGITAL/ANÁLOGO
El procesamiento digital de la señal convierte señales de
naturaleza analógica utilizando técnicas digitales para mejorar
y modificar los datos de las señales analógicas para distintas
aplicaciones. El proceso de modificar la señal analógica
original, obteniendo una aproximación “en escalera” de la
misma (Figura 1), se realiza mediante un circuito de muestreo
Figura 1. Una señal analógica original (onda sinusoidal) y su aproximación "en escalera".
y retención.
A continuación, la aproximación “en escalera” se cuantifica para obtener una serie de códigos binarios que
representan cada uno de los pasos discretos de esa aproximación, mediante un proceso denominado conversión
analógico-digital (A/D). El circuito que realiza la conversión A/D se denomina convertidor analógico digital
(ADC, Analog-to-Digital Converter).
Una vez convertida la señal analógica a formato con codificación binaria, se la aplica a un procesador digital de
la señal (DSP, Digital Signal Proccesor). El DSP puede realizar diversas operaciones con los datos entrantes.
Después de procesar una señal mediante DSP, la señal puede convertirse de nuevo a forma analógica,
obteniéndose una señal muy mejorada de la señal analógica original. Este paso se lleva a cabo mediante un
convertidor digital-analógico (DAC, Digital-to-Analog Converter) (Figura 2).
Figura 2. Diagrama de bloques básico de un sistema típico de procesamiento digital de la señal.
1. CONVERTIDORES ANÁLOGO/DIGITAL
La conversión analógica-digital (Figura 3) es el proceso por el que una magnitud analógica se convierte a
formato digital. Este proceso es necesario cuando las magnitudes medidas deben estar en formato digital para
poder procesarlas, mostrarlas o almacenarlas. Dos parámetros de gran importancia de los ADC son la
resolución, que es el número de bits y la tasa de transferencia, que es la frecuencia de muestreo que un ADC
puede aceptar, en número de muestras por segundo.
Figura 3. Función básica de un convertidor analógico-digital (ADC). Los códigos binarios y los números de bits se han elegido arbitrariamente con
propósitos de ilustración. La figura también muestra la forma de onda de salida del ADC, que representa los códigos binarios.
1.1 Convertidor analógico-digital flash (paralelo)
El método flash utiliza comparadores que comparan una serie de tensiones de referencia con la tensión de
entrada analógica. Cuando la tensión analógica sobrepasa a la tensión de referencia de un comparador
determinado, se genera un nivel ALTO (Figura 4). No se necesita comparador para el caso de que todas las
comparaciones sean cero.
En general, se requieren 2n−1 comparadores para la conversión a un
código binario de n bits. El número de bits empleado en un ADC es su
resolución.
La tensión de referencia de cada comparador se establece mediante un
circuito divisor de tensión resistivo. La salida de cada comparador se
conecta a una entrada del codificador de prioridad. El codificador se
habilita mediante un impulso aplicado a la entrada de habilitación EN,
y el código de tres bits que representa el valor de la entrada analógica
se presenta en las salidas del codificador. El código binario queda
determinado por la entrada de mayor orden que se encuentre a nivel ALTO. Figura 4. ADC flash de 3 bits.
1.1 Convertidor analógico-digital de pendiente doble
El ADC de pendiente doble utiliza un generador de rampa
(integrador) para generar la característica de pendiente doble
(Figura 5).
Cuando el contador está en estado RESET y la salida del
integrador es cero, si se aplica a la entrada una tensión de entrada
positiva por medio del interruptor (SW), comandado por la lógica
de control, circulará una corriente constante a través de la
resistencia de entrada R y, por tanto, a través del condensador C.
El condensador C se cargará linealmente ya que la corriente es Figura 5. ADC de pendiente doble básico.
constante y, como resultado, habrá una rampa lineal negativa de
tensión en la salida de A1, (Figura 6a).
Cuando el contador alcance un valor de cuenta especificado, se
pondrá a cero (RESET) y la lógica de control conmutará a la
tensión de referencia negativa (−VREF) aplicándola a la entrada
de A. En este instante, el condensador está cargado a una tensión
negativa (−V) proporcional a la tensión analógica de entrada,
(Figura 6b). Figura 6a. Ilustración de la conversión de pendiente doble.
A continuación, el condensador se descarga linealmente debido
a la corriente constante de −VREF. Esta descarga lineal produce
una rampa positiva en la salida de A1, cuyo valor inicial es −V y
que tiene una pendiente constante, independiente de la tensión
de carga. A medida que el condensador se descarga, el contador
avanza desde su estado de RESET. El tiempo que tarda el
condensador en descargarse hasta cero depende de la tensión
Figura 6b. Ilustración de la conversión de pendiente doble.
inicial −V (proporcional a Vin), puesto que la velocidad
(pendiente) de descarga es constante. Cuando la tensión de salida del integrador (A1) alcanza el valor cero, el
comparador A2 conmuta al estado BAJO e inhabilita la señal de
reloj aplicada al contador. La cuenta binaria se almacena en los
latches, completando un ciclo de conversión. La cuenta binaria
es proporcional a Vin, ya que el tiempo que tarda el
condensador en descargarse sólo depende de −V, y el contador
registra este intervalo de tiempo, (Figura 6c).
1.2 Convertidor analógico-digital por aproximaciones Figura 6c. Ilustración de la conversión de pendiente doble.
sucesivas
El método de conversión A/D de las aproximaciones sucesivas está formado por un DAC, un registro de
aproximaciones sucesivas (SAR, Successive-Approximation Register) y un comparador, (Figura 7).
Su funcionamiento básico es el siguiente: los bits de entrada al DAC
se habilitan (se ponen a 1) de uno en uno sucesivamente, comenzando
por el bit más significativo (MSB). Cada vez que se habilita un bit, el
comparador produce una salida que indica si la tensión analógica de
entrada es mayor o menor que la salida del DAC. Si la salida del DAC
es mayor que la señal de entrada, la salida del comparador está a nivel
BAJO, haciendo que el bit en el registro pase a cero. Si la salida es
menor que la entrada, el bit 1 se mantiene en el registro. El sistema
realiza esta operación con el MSB primero, luego con el siguiente bit
más significativo, después con el siguiente, y así sucesivamente. Figura 7. ADC por aproximaciones sucesivas.
Después de que todos los bits del DAC hayan sido aplicados, el ciclo
de conversión estará completo.
1.3 Convertidor analógico-digital sigma-delta
El método está basado en la modulación delta, en la que se cuantifica la diferencia entre dos muestras sucesivas
(es decir, se cuantifica el incremento o decremento sufrido por la señal. La modulación delta es un método de
cuantificación de un bit.
La salida de un modulador delta es un flujo de datos de un único
bit en el que el número relativo de 1s y 0s indica el nivel o
amplitud de la señal de entrada. El número de 1s a lo largo de un
cierto número de ciclos de reloj establece la amplitud de la señal
durante dicho intervalo. Un número máximo de 1s corresponde a la
tensión de entrada positiva más alta. Un número de 1s igual a la
mitad del máximo se corresponde con una tensión de entrada igual
a cero. Si no hay ningún 1 (si todos son 0s), lo que tenemos es una
Figura 8. Ilustración simplificada de la conversión analógico-digital
tensión de entrada negativa de máxima amplitud (Figura 8). sigma-delta.
Su funcionamiento básico es el siguiente (Figura 9): La señal analógica de entrada y la señal analógica
correspondiente al flujo de bits cuantizado resultante de la conversión en el DAC, dentro del bucle de
realimentación, se aplican al punto de suma (Σ). La señal diferencia (Δ) saliente de Σ se integra y el ADC de 1
bit incrementa o decrementa el número de 1s dependiendo de la señal diferencia. Esta acción trata de que la
señal cuantizada realimentada se asemeje lo más posible a la señal analógica entrante. El cuantizador de 1 bit es
esencialmente un comparador, seguido de un latch.
Para completar el proceso de conversión sigma-delta utilizando una técnica concreta, el flujo de datos de un
único bit se convierte en una serie de códigos binarios. El contador cuenta los 1s en el flujo de datos cuantizado
durante cada uno de los sucesivos intervalos. El código almacenado en el contador representa entonces la
amplitud de la señal analógica de entrada para cada intervalo. Estos códigos se enclavan en el latch para su
almacenamiento temporal. La salida del latch es una serie de códigos de n bits, que representan de manera
completa la señal analógica.
Figura 9. Un tipo de convertidor ADC sigma-delta.
2. Convertidores digital/análogo
La conversión digital-analógica es una parte importante de los sistemas de procesamiento de señales digitales.
Una vez procesados los datos digitales por el DSP, los convierte de nuevo a forma analógica.
2.1 Convertidor analógico-digital con ponderación binaria
Existe un método de conversión digital/analógica que utiliza una
red resistiva en la que los valores de las resistencias representan
los pesos binarios de los bits de entrada del código digital (Figura
10). Por cada una de las resistencias de entrada puede circular o no
corriente, dependiendo del nivel de tensión de entrada. Si la
tensión de entrada es cero (0 binario), la corriente también es cero.
Si la tensión de entrada es un nivel ALTO (1 binario), la cantidad
de corriente depende del valor de la resistencia de entrada y es Figura 10. DAC con ponderación binaria de 4 bits.
diferente para cada una de las resistencias.
Puesto que, prácticamente, no circula corriente por la entrada inversora (−) del amplificador operacional, la
suma de todas las corrientes de entrada pasa a través de Rf. Como la entrada inversora está a 0 V (tierra virtual),
la caída en Rf es igual a la tensión de salida, es decir, Vout = If Rf.
Los valores de las resistencias de entrada se seleccionan de modo que sean inversamente proporcionales a los
pesos binarios de los correspondientes bits de entrada. La resistencia de menor valor (R) corresponde a la
entrada ponderada más alta (23). Las restantes resistencias son múltiplos de R (2R, 4R y 8R) y corresponden a
los pesos binarios 22, 21 y 20, respectivamente. Las corrientes de entrada también son proporcionales a los pesos
binarios. Luego la tensión de salida es proporcional a la suma de los pesos binarios, ya que es la suma de las
corrientes de entrada por Rf.
Una de las desventajas de este tipo de DAC es el número de resistencias diferentes que utiliza y el hecho de que
los niveles de tensión deben ser exactamente iguales en todas las entradas.
2.2 Convertidor digital-analógico en escalera R/2R
Este método resuelve uno de los problemas del DAC con ponderación
binaria, ya que sólo requiere dos valores de resistencia (Figura 11).
Figura 11. DAC en escalera R/2R.
Asumiendo que la entrada D3 está a nivel ALTO (+5 V) y las demás a nivel BAJO (tierra, 0 V). Esta condición
representa el número binario 1000 (Figura 12a). A través de la resistencia equivalente 2R prácticamente no
circula corriente, ya que la entrada inversora
está a tierra virtual. Luego toda la corriente (I =
5 V/2R) que circula a través de R7 pasa también
por Rf, y la tensión de salida es −5 V. El
amplificador operacional mantiene la entrada
inversora (−) a casi cero voltios (≈ 0V) debido a
la realimentación negativa. Por tanto, toda la Figura [Link]álisis del DAC en escalera R/2R.
corriente pasa a través de Rf en lugar de por la
entrada inversora.
En el circuito equivalente cuando la entrada D2 está a +5 V y las demás están a tierra, esta condición representa
0100 (Figura 12b). Si se aplica el equivalente de
Thevenin mirando desde R8, se obtienen 2,5 V
en serie con R. Esto da lugar a una corriente a
través de Rf de I = 2,5 V/2R, lo que determina
una tensión de salida de −2,5 V. No circula
corriente por la entrada inversora ni por la
resistencia equivalente conectada a tierra, ya Figura [Link]álisis del DAC en escalera R/2R.
que caen 0 V en ella debido a la tierra virtual.
En el circuito equivalente cuando la entrada D1 está a + 5V y las demás están a tierra, esta condición representa
el código 0010 (Figura 12c). De nuevo,
aplicando el teorema de Thevenin al circuito a
la izquierda de R8, se obtienen 1,25 V en serie
con R. Esto da lugar a una corriente a través de
Rf de I = 1,25 V/2R, lo que genera una tensión
de salida de −1,25 V.
Figura [Link]álisis del DAC en escalera R/2R.
En el circuito equivalente para el caso en que
D0 está a + 5V y las demás entradas están a
tierra,esta condición representa el código 0001
(Figura 12d). Aplicando el teorema de Thevenin
desde R8, se obtienen 0,625 V en serie con R.
Esto da lugar a una corriente a través de Rf de I
= 0,625 V/2R, lo que genera una tensión de Figura [Link]álisis del DAC en escalera R/2R.
salida de −0,625 V.
Cada entrada de menor peso sucesiva produce una tensión de salida que es la mitad de la anterior, por lo que la
tensión de salida es proporcional al peso binario de los bits de entrada.
