TAREA 4 CIRCUITOS SECUENCIALES

PRESENTADO POR:

EDWIN SUAREZ
CC:1006697238

GRUPO: 243004_47

PRESENTADO A:

ANDRES DAVID SUARES

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD

CEAD ACACIAS-META

CURSO ELECTRONICA DIGITAL

ACACIAS- META

NOVIEMBRE 2020
 Actividades a desarrollar
Realizar el diseño a nivel de diagrama de bloques y la implementación en
VHDL de los siguientes circuitos digitales. Ejercicios a resolver.
1. Diseñe un flip-flop tipo D, con reset activo en alto y enable activo en alto.
a. Diagrama de bloques y tabla de verdad.

b. Una impresión de pantalla con la descripción en VHDL

c. Una impresión de pantalla con la simulación generada en EDA PLAYGROUND
2. Diseñe un registro de 8 bits con reset activo en alto.

a. Un diagrama de bloques, colocar la tabla de verdad.

b. Una impresión de pantalla con la descripción en VHDL

c. Una impresión de pantalla con la simulación generada en EDA PLAYGROUND.
 3. Diseñe un flip – flop tipo JK.

a) Un diagrama de bloques y colocar la tabla de verdad

Diagrama de bloques:

b)

Tabla de la verdad:

Tabla de verdad
J K CLK Q
0 0 ↑ Q 0 (sin cambio)
1 0 ↑ 1
0 1 ↑ 0
1 1 ↑ Q́ 0 (cambios)

B. Una impresión de pantalla con la descripción en VHDL.

C. Una impresión de pantalla con la simulación generada en EDA PLAYGROUND.
4. Diseñe un contador ascendente módulo N, donde N corresponde a
su edad.
A. Un diagrama de bloques diseñado por el estudiante

B. Una impresión de pantalla con la descripción en VHDL

c. Una impresión de pantalla con la simulación, en el cual se evidencie el correcto
funcionamiento del diseño.

5. Diseñe un contador descendente módulo M, donde M es su edad. El

diseño debe incluir:
a. Un diagrama de bloques diseñado por el estudiante.

b. Una impresión de pantalla con la descripción en VHDL

 c. Una impresión de pantalla con la simulación, en el cual se
evidencie el correcto funcionamiento del diseño.