Documentos de Académico
Documentos de Profesional
Documentos de Cultura
ETN-703
LABORATORIO DE TELECOMUNICACIONES I
3. Fundamento teórico
La modulación por pulsos codificados PCM es una técnica de modulación por codificación
digital que se usa para transmisión digital. En PCM, los pulsos son de longitud y amplitud
fijas. Es un sistema binario en el que la presencia o ausencia de un pulso dentro de un
intervalo predeterminado de tiempo representa una condición de un “1” lógico o de un
“0” lógico.
La Figura 1 muestra un diagrama de bloques simplificado de un sistema PCM de un
solo canal o simplex (sólo de un sentido):
U1
4
1
5
2
ENTRADA 6
OFFSET=0
R1 3
Salida Acondicionamiento 1
PHASE=0
10k
THETA=0
7
PEAK=5
ENTRADA 741
PER=100m
R3 V+
MAS
VALUE=5
R2 1.2k
18k
Figura 2: Amplificador sumador no inversor que desfasa la señal en 2.5V por encima del nivel referencia.
Universidad Mayor de San Andrés
Facultad de Ingeniería - Ingeniería Electrónica
Laboratorio de Telecomunicaciones I – ETN-703L
Semestre I - 2020
CLK Muestreo
INIT=LOW
CONVERSOR ANALÓGICO A DIGITAL
START=0
COUNT=-1
V+
WIDTH=0.000128
PER=256u U2
1 20 U3
CS VCC
2 18 3 2
C1 RD DB0(LSB) D0 Q0 b0
3 17 4 5
WR DB1 D1 Q1 b1
4 16 7 6
CLK IN DB2 D2 Q2 b2
5 15 8 9
INTR DB3 D3 Q3 b3
150pF 8 14 13 12
A GND DB4 D4 Q4 b4
10 13 14 15
D GND DB5 D5 Q5 b5
9 12 17 16
R6 19
VREF/2 DB6
11 18
D6 Q6
19
b6
CLK R DB7(MSB) D7 Q7 b7
10k
6 11
Salida Acondicionamiento 1 VIN+ CLK
7 1
VIN- MR
ADC0804 74LS273
C2
100nF 1
CIRCUITO MULTIPLEXOR
U4
4 5
b0 X0 Y SALIDA MULTIPLEXOR
3
b1 X1
2 6
b2 X2 Y
1
b3 X3
15
b4 X4
14
b5 X5
13
b6 X6
12
b7 X7
11
A
10
B
9
C
7
E
74HC151
U5
14 3
Q0 D0
13 4
Q1 D1
12 5
Q2 D2
11 6
Q3 D3
15
RCO
7
ENP
10 CLK Multiplexor
ENT
2 INIT=LOW
CLK
9 START=0
LOAD
1 COUNT=-1
MR
WIDTH=5e-007
74LS161 PER=1u
1 2
74LS14
U6:A
U8
3 2 3 2
SALIDA MULTIPLEXOR D0 Q0 D0 Q0 Q0
4 5 4 5
D1 Q1 D1 Q1 Q1
7 6 7 6
D2 Q2 D2 Q2 Q2
8 9 8 9
D3 Q3 D3 Q3 Q3
13 12 13 12
D4 Q4 D4 Q4 Q4
14 15 14 15
D5 Q5 D5 Q5 Q5
17 16 17 16
D6 Q6 D6 Q6 Q6
18 19 18 19
D7 Q7 D7 Q7 Q7
CLK Registro Desplazamiento CLK Registro Final
INIT=LOW 11 INIT=LOW 11
CLK CLK
START=0 1 START=0 1
MR MR
COUNT=-1 COUNT=-1
WIDTH=5e-007 74LS273 WIDTH=0.000128 74LS273
PER=1u PER=256u
U7
Q2 A3 VREF-
8 4.7k
Q3 A4
9 4 2
Q4 A5 IOUT
10 6
Q5 A6 Salida Acondicionamiento 2
11 16 3
Q6 A7 COMP
12 3
Q7 A8 VEE
100nF
7
DAC0808
C3 741
V- V+
V-
U11
4
1
5
2
6
R10 3
SALIDA FINAL
Salida Acondicionamiento 2
10k
7
741
R12 V+
MENOS
VALUE=-5
R11 1.2k
22k
Figura 7: Amplificador sumador no inversor que desfasa la señal en 2.5V y la ubica en el nivel de
referencia 0V.
4. Preinforme
P1. En función de sus hojas de especificaciones, explique las funciones de los circuitos
integrados: DAC0808, ADC0804. (Vea tutoriales)
P3. Analice y explique la función de cada una de las señales de reloj utilizadas en los circuitos
presentados para el laboratorio.
5. Trabajo en Laboratorio
Equipamiento necesario:
Actividades de Laboratorio
L3. Una vez implementados los circuitos, obtener y capturar las siguientes graficas:
Grafica 1: Señal de Entrada y Señal Grafica 2: Señal Acondicionada 2 y Grafica 3: Comparación de la Señal de
Acondicionada 1 (Fig. 2) Señal de Salida (Fig. 7) Entrada y la Señal de Salida
Grafica 4: Señal de Salida con 256 niveles Grafica 5: Señal de Salida con 128 Grafica 6: Señal de Salida con 64
de cuantificación niveles de cuantificación niveles de cuantificación
Universidad Mayor de San Andrés
Facultad de Ingeniería - Ingeniería Electrónica
Laboratorio de Telecomunicaciones I – ETN-703L
Semestre I - 2020
Grafica 7: Señal de Salida con 32 niveles Grafica 8: Señal de Salida con 16 Grafica 9: Señal de Salida con 8 niveles
de cuantificación niveles de cuantificación de cuantificación
L5. Tomar en cuenta las distintas frecuencias utilizadas en el circuito, con conocimientos
adquiridos en materias previas implementar relojes de: 1us (para el CLK MULTIPLEXOR y
CLK REGISTRO DESP) y 256us, 512us, 1024us, 2048us, 4096us y 8192us (Para el CLK
MUESTREO y CLK REGISTRO FINAL); con el fin de conseguir los distintos niveles de
cuantificación.
Actividades en Matlab
L7. A partir de un Script (.m), implemente un sistema que demodule en PCM con las siguientes
características:
- En el Script, se debe tener como dato de entrada la Señal PCM (Salida Multiplexor),
ó, las señales de los Bits de Salida Qo-Q7 del Circuito de Desplazamiento con
Entrada Serial y Salida en Paralelo IMPORTADOS desde Matlab.
- Realice la demodulación a partir del dato o datos de entrada en PCM, dependiendo del
caso, considerando 16 niveles de cuantificación para la salida.
- Grafique la señal demodulada (decodificada) en PCM.
L8. Verifique y compare los resultados con lo obtenido a partir de Proteus Design Suite, y
en el caso específico con Gráfica 8 del punto L3.
Universidad Mayor de San Andrés
Facultad de Ingeniería - Ingeniería Electrónica
Laboratorio de Telecomunicaciones I – ETN-703L
Semestre I - 2020
6. Trabajo para Informe
I3. Realice una conclusión general acerca de toda la práctica de laboratorio realizada.