UTN-FRA Cátedra Técnicas Digitales I TP6 –Lenguaje VHDL

TP 6 – Lenguaje Descriptivo de Hardware VHDL

1) a) Elabore una descripción en VHDL, del siguiente circuito combinacional.

b) Realice la simulaciones Funcional del circuito.
c) Con ayuda de la Simulación Funcional obtenga la Tabla de Verdad del circuito.
d) Calcule el tiempo de demora del circuito, utilizando la Simulación Temporal y suponiendo
que lo sintetizará en una FPGA Spartan 3E.
e) Indique el estilo de la descripción que utilizó.
f) Dar las vistas RTL y Tecnológicas, que provee el simulador.
g) Conclusiones de los resultados.

2) Dada la siguiente Tabla de Verdad, realice 3 descripciones distintas en VHDL de la misma:

D C B A

3) Dada la siguiente función expresada en un mapa de Karnaught

a) Dar la descripción en VHDL.
b) Realizar la simulación funcional de la función. Realice comentarios de los resultados.
c) Podría sintetizar la función en una FPGA Spartan 3E.

BA
00 01 11 10
C

0 X X 1 1

1 1 1 0 0

Autor: Ing. Daniel Acerbi - 2019

UTN-FRA Cátedra Técnicas Digitales I TP6 –Lenguaje VHDL

4) a) Utilizando la Instrucción GENERIC; dar la descripción en VHDL del siguiente diagrama

circuital.
b) Dar las simulaciones Funcionales y Temporales del circuito.
c) Dar las vistas RTL y Tecnológicas del mismo.
d) Indicar la máxima frecuencia de operación trabajando con una Spartan 3E.

3-0
3-0

3-0

5) Modifique la descripción anterior suponiendo que A y B son números expresados en Código

BCD Natural y la salida se muestra en uno de los display de 7 segmentos de la Placa Nexys
2. (se adjunta hojas de datos de la FPGA).

6) Dada la siguiente función :

X  C. A  B. A  C.B. A
Se pide; realizar en VHDL la descripción de la misma en diferentes estilos:
a) Descripción por Flujo de Datos
b) Descripción Algorítmica
c) Descripción Estructural (utilizando compuertas NAND)
d) Si simula las descripciones a; b y c que espera obtener del simulador.

7) Describir dos Test Bench para el problema 2 y verificar su funcionamiento.

a) Utilizando AFTER.
b) Utilizando PROCESS. y WAIT FOR.

8) El circuito descripto en VHDL, es un conversor de código programable. Por su entrada A de

4 bits ingresa un código BCD Exceso 3 y tiene una señal M que varia su modo de trabajo.
Se pide :
a) Simular el circuito y en base a la simulación decir como funciona el circuito descripto.
b) Implementarlo utilizando un MUX similar al del punto 4 y circuitos de MSI o lógica
combinacional.
c) Dar el tiempo de demora del mismo y la máxima frecuencia de trabajo.

Autor: Ing. Daniel Acerbi - 2019

UTN-FRA Cátedra Técnicas Digitales I TP6 –Lenguaje VHDL

Autor: Ing. Daniel Acerbi - 2019

UTN-FRA Cátedra Técnicas Digitales I TP6 –Lenguaje VHDL

Datos Placa NEXYS 2

Autor: Ing. Daniel Acerbi - 2019

UTN-FRA Cátedra Técnicas Digitales I TP6 –Lenguaje VHDL

Autor: Ing. Daniel Acerbi - 2019