GRADO ING.

ELECTRÓNICA INDUSTRIAL ELECTRONICA DIGITAL

PRACTICA Nº4: FAMILIAS LOGICAS

El objetivo de esta práctica es comprobar el funcionamiento, tanto en laboratorio como

mediante simulación con PSpice, del inversor básico CMOS, observando sus
características de transferencia y midiendo sus parámetros dinámicos. También se
comprobará el funcionamiento de diferentes puertas CMOS.

Sesión 4.1: simulación y medida de parámetros característicos del inversor

CMOS y las puertas NAND y NOR CMOS (NO PRESENCIAL).
Sesión 4.2: medida en laboratorio de parámetros característicos del inversor
CMOS y las puertas NOR y NAND CMOS.

SESIÓN 4.1: Simulación y medida de parámetros

característicos del inversor CMOS y las puertas NAND y NOR
CMOS (NO PRESENCIAL)

Instrumental de laboratorio:
• Software de simulación de circuitos electrónicos OrCAD® Capture/PSpice

4.1.1. OrCAD® Capture/PSpice

OrCAD® Capture es uno de los paquetes más utilizados para el diseño y

documentación de circuitos eléctricos y electrónicos. En esta sesión se utilizará el
diseño con esquemáticos, junto con la simulación con PSpice, que es un paquete para
la simulación de circuitos eléctricos y electrónicos. El uso de OrCAD® Capture y
PSpice permite definir circuitos a partir de los elementos y componentes básicos
(resistencias, condensadores, diodos, transistores, etc.), además de incorporar
diferentes librerías con componentes más complejos; PSpice permite realizar una gran
variedad de simulaciones: análisis DC y AC, análisis transitorio, análisis de
Montecarlo, etc.

4.1
GRADO ING. ELECTRÓNICA INDUSTRIAL ELECTRONICA DIGITAL

TIPOS DE PROYECTOS
Es preciso recordar que OrCAD® Capture permite crear diferentes tipos de proyectos,
ya que es posible abordar diferentes tipos de diseño con este paquete. Sin embargo,
la simulación posterior con PSpice del diseño requiere la creación de un proyecto de
tipo “Analog or Mixed A/D”, tal y como muestra la figura 4.1 que corresponde al cuadro
de diálogo “File  New  Project”. Es posible comprobar fácilmente si el proyecto
permite la simulación mediante PSpice, ya que ha de aparecer el ítem “PSpice” en el
menú principal de la ventana de OrCAD® Capture cuando la simulación sea posible.

INCORPORACIÓN DE LIBRERÍAS
En esta sesión se han de incorporar a la instalación de OrCAD® Capture/PSpice dos
librerías para poder trabajar con los transistores del circuito integrado MC14007UB.
Para ello, es necesario insertar en primer lugar la librería de símbolos (fichero
cd4007.olb, disponible en la web de la asignatura), que permite incorporar el símbolo
para los transistores NMOS y PMOS del MC14007UB. Es posible insertar una librería
en OrCAD® Capture a través del diálogo “Place Part”, que se muestra en la figura 4.2,
a través del botón “Add Library” (señalado mediante una flecha roja en la figura 4.2).
Con esta acción es únicamente necesario localizar en el sistema el fichero .olb
correspondiente, tras lo cual aparecerá en el listado de librerías disponibles la
CD4007, y los componentes (“Part List”) de la misma podrán ubicarse en el
esquemático. En este caso, han de aparecer dos nuevos componentes,
cd4007_NMOSy cd4007_PMOS, que corresponden a los transistores NMOS y PMOS,

Figura 4.1: selección del tipo de proyecto.

4.2
GRADO ING. ELECTRÓNICA INDUSTRIAL ELECTRONICA DIGITAL

respectivamente, del circuito

integrado.

Por otra parte, es preciso también

añadir a PSpice la librería de
modelos (fichero cd4007.lib,
también disponible en la web de la
asignatura), en la que se incluyen
los modelos de simulación
correspondientes a los transistores
del circuito integrado. Para ello, es
necesario incluir dicha librería en el
perfil de simulación, a través del
cuadro de diálogo “PSpice  “Edit
Simulation Profile”, en la sección
“Configuration Files”
Figura 4.2: inserción de librería de símbolos.
correspondiente, como se muestra
en la figura 4.3. En este cuadro de
diálogo sólo hay que localizar el fichero .lib a insertar, y añadirlo al diseño, al perfil de
simulación, o incluso a todo el sistema de manera global.

Figura 4.3: inserción de librería de modelos.

4.3
GRADO ING. ELECTRÓNICA INDUSTRIAL ELECTRONICA DIGITAL

Figura 4.4: configuración barrido DC.

SIMULACIÓN DE UN CIRCUITO
Para poder realizar una simulación con PSpice desde OrCAD® Capture, en primer
lugar es necesario configurar las diferentes simulaciones que se van a realizar, a
través del perfil o perfiles correspondientes, como se mencionó anteriormente. Así se
pueden seleccionar los diferentes tipos de análisis (barridos AC y DC, análisis
transitorio, etc.) que se realizarán en la simulación. En lo que se refiere al barrido DC,
cuya configuración se muestra en la figura 4.4, los principales parámetros a configurar
son:

• Swept variable: la variable sobre la que se va a realizar el barrido, que puede

ser una fuente de tensión o corriente, la temperatura de operación o un
parámetro de modelo o global; en el cuadro “Name” se puede introducir el
nombre de dicha fuente o parámetro en el circuito a analizar;

• Sweep type: determina el tipo de barrido, lineal, por décadas u octavas o una
lista de valores. Para cada tipo se han de fijar los valores inicial y final y el
incremento entre puntos (que determinará el número de puntos de la
simulación).

4.4
GRADO ING. ELECTRÓNICA INDUSTRIAL ELECTRONICA DIGITAL

Figura 4.5: configuración análisis transitorio.

Por otra parte, la figura 4.5 muestra el cuadro de configuración del análisis transitorio,
en el que los principales parámetros a configurar son:

• Run to time: intervalo de tiempo a simular (la simulación comienza e t=0);

• Maximum step size: distancia máxima entre los diferentes puntos de

simulación.

Una vez que se ha configurado la simulación adecuadamente, ésta se inicia con el

comando “Pspice  Run”. Esto lanzará el módulo PSpice AD, que llevará a cabo la
simulación, informará de las posibles causas de error si no es posible dicha simulación
y permitirá la visualización de los resultados de la simulación.

4.1.2. Inversor CMOS

OBJETIVO
Estudio, mediante simulación, de las características estáticas y dinámicas de un
inversor CMOS.

4.5
GRADO ING. ELECTRÓNICA INDUSTRIAL ELECTRONICA DIGITAL

PROCEDIMIENTO
Para proceder a la simulación del inversor CMOS se creará un esquemático como el
de la figura 4.6, utilizando los transistores cd4007_NMOS y cd4007_PMOS de la
librería cd4007.lib. Nótese que dicho inversor se alimentará con una tensión VCC=5V,
al igual que se hizo con el circuito real en el laboratorio, durante la sesión anterior. En
dicho esquemático se hace uso de una fuente VPULSE, que genera una tensión que
alterna entre dos niveles de tensión y cuyos principales parámetros son:

• DC: valor de la tensión de la fuente en las simulaciones DC;

• AC: valor de la tensión de la fuente en las simulaciones AC;

• V1: uno de los valores de tensión entre los que alterna la salida de la fuente;
puede emplearse como la tensión del 0 lógico;

• V2: el otro de los valores de tensión entre los que alterna la salida de la
fuente; puede emplearse como la tensión del 1 lógico;

• TD: tiempo que la salida permanece al valor V1 desde t=0 hasta generar el

Figura 4.6: esquemático del inversor CMOS.

4.6
GRADO ING. ELECTRÓNICA INDUSTRIAL ELECTRONICA DIGITAL

primer período de la salida;

• TR y TF: tiempos de subida y bajada en las transiciones;

• PW: tiempo que la señal permanece en el valor V2 en cada período;

• PER: período de la tensión de salida.

Para la simulación habrá de configurarse dicha fuente que genera la entrada del
inversor CMOS para que proporcione una señal de reloj con tensiones en 0V y 5V, y
frecuencia similar a la utilizada durante la sesión anterior en el laboratorio para el
análisis del inversor CMOS. De este modo, en la simulación se realizarán dos análisis
diferentes, que habrán de configurarse como sigue:

• barrido DC: se realizará un barrido de la fuente de tensión de entrada del

inversor entre 0V y 5V, con al menos 100 puntos de análisis;

• análisis transitorio: se simulará el circuito con una frecuencia de entrada

que permita visualizar su funcionamiento como inversor.

A partir de los resultados del análisis en DC será necesario:

• representar la tensión de salida frente a la de entrada (característica de

transferencia) e identificar las tensiones VIL, VIH, VOL y VOH a partir de los
puntos de pendiente –1;

• calcular los márgenes de ruido alto (NMH) y bajo (NML) según la definición de
la ecuación (4.1) :
NMH = VOH − VIH

NML = VIL − VOL

(4.1)

A partir de los resultados del análisis transitorio, habrá que medir los retardos tpHL
(tiempo de propagación del nivel alto al bajo: tiempo que transcurre desde que la
señal de entrada alcanza el 50% del valor alto al pasar del nivel bajo al alto hasta que
la señal de salida alcanza el 50% del valor alto en la transición de su nivel alto al bajo)

4.7
GRADO ING. ELECTRÓNICA INDUSTRIAL ELECTRONICA DIGITAL

Figura 4.7: tiempos característicos en un circuito digital.

y tpLH (tiempo de propagación del nivel bajo al alto: tiempo que transcurre desde
que la señal de entrada el 50% del valor alto al pasar del nivel alto al bajo hasta que la
señal de salida alcanza el 50% del valor alto en la transición de su nivel bajo al alto),
así como los tiempos de subida, tr, y bajada, tf, de la señal de salida, tal y como se
ilustraba en la figura 4.7.

4.1.3. Puertas lógicas CMOS

OBJETIVO
Comprobación, mediante simulación, del funcionamiento de las puertas NAND y NOR
CMOS de dos entradas.

PROCEDIMIENTO
A continuación se crearán esquemáticos en los que se simulará en análisis transitorio
el funcionamiento de sendas puertas NAND y NOR CMOS de dos entradas, cuya

4.8
GRADO ING. ELECTRÓNICA INDUSTRIAL ELECTRONICA DIGITAL

Figura 4.8: puertas NAND y NOR CMOS.

estructura se muestra en la figura 4.8, y utilizando para ellos los transistores

cd4007_NMOS y cd4007_PMOS. Para obtener la simulación de la tabla verdad
completa se pueden emplear como entradas dos fuentes VPULSE, una con frecuencia
doble que la otra; de este modo se generan todas las combinaciones de la tabla
verdad, que podrán examinarse con un análisis transitorio adecuado.

4.9
GRADO ING. ELECTRÓNICA INDUSTRIAL ELECTRONICA DIGITAL

SESIÓN 4.2: Medida en laboratorio de parámetros

característicos del inversor CMOS y las puertas NAND y NOR
CMOS

Instrumental de laboratorio:
• Osciloscopio Agilent 54622A
• Fuente de tensión continua Promax FAC-363B
• Generador de señal Agilent 33220A

Componentes electrónicos:
• 1 inversor integrado CMOS MC14007UB

4.2.1. Inversor CMOS

OBJETIVO
Estudio de la característica de transferencia y el comportamiento dinámico de un
inversor CMOS.

PROCEDIMIENTO EXPERIMENTAL
Se hará uso del circuito integrado MC14007UB (figura 4.9), que incluye tres parejas de
transistores nMOS y pMOS, una de ellas configurada como inversor. La figura 4.9
recoge su patillaje y disposición interna, y es importante reseñar que cuando se use

Figura 4.9: circuito integrado MC14007UB.

4.10
GRADO ING. ELECTRÓNICA INDUSTRIAL ELECTRONICA DIGITAL

este circuito siempre ha de conectarse

el pin 14 (Vcc) a +5V y el pin 7 (GND) a
la referencia de tierra del circuito. Para
la realización de la práctica se usarán
las salidas de +5V y regulable de la
fuente de tensión FAC-363B conectando
sus respectivas referencias. Se montará
el inversor CMOS de la figura 4.10
haciendo uso de los transistores
disponibles en el circuito integrado
MC14007UB y:
Figura 4.10: inversor CMOS.

• variando la tensión de la salida regulable de la fuente de alimentación, Vin,

entre 0 y 5V medir, al menos para 20 valores diferentes, la tensión en la
salida Vout del inversor CMOS;

• representar Vout frente a Vin e identificar las tensiones VIL, VIH, VOL y VOH a
partir de los puntos de pendiente –1;

• calcular los márgenes de ruido alto (NMH) y bajo (NML) según la definición de
la ecuación (4.1).

Una vez obtenidos estos parámetros estáticos, se medirán los parámetros dinámicos
del inversor CMOS:

• usando el generador 33220A se generará una señal cuadrada entre 0 y 5V;

para asegurar que dicha señal cuadrada varíe entre 0V y 5V, habrá de
ajustarse el nivel de OFFSET del generador, colocando el nivel inferior de
dicha señal sobre 0V y conectando entre sí las referencias necesarias;

• emplear dicha señal como entrada del inversor de la figura 4.10 y visualizarla
junto a la salida del mismo en el osciloscopio 54622A, dándole a esta señal la
máxima frecuencia posible que permita visualizar el funcionamiento correcto
del circuito como inversor;

4.11
GRADO ING. ELECTRÓNICA INDUSTRIAL ELECTRONICA DIGITAL

• medir sobre el osciloscopio los retardos tpHL (tiempo de propagación del

nivel alto al bajo: tiempo que transcurre desde que la señal de entrada
alcanza el 50% del valor alto al pasar del nivel bajo al alto hasta que la señal
de salida alcanza el 50% del valor alto en la transición de su nivel alto al bajo)
y tpLH (tiempo de propagación del nivel bajo al alto: tiempo que transcurre
desde que la señal de entrada el 50% del valor alto al pasar del nivel alto al
bajo hasta que la señal de salida alcanza el 50% del valor alto en la transición
de su nivel bajo al alto), ilustrados en la figura 4.7, así como el tiempo de
subida, tr, y el tiempo de bajada, tf.

CUESTIONES
1. Complete la tabla siguiente:

Valor (V)
VIL
VIH
VOL
VOH
NMH
NML

2. Complete la tabla siguiente.

Valor (ns)
tpHL
tpLH
tr
tf

4.12
GRADO ING. ELECTRÓNICA INDUSTRIAL ELECTRONICA DIGITAL

4.2.2. Puertas digitales CMOS

OBJETIVO
Observar y comprobar el funcionamiento de puertas lógicas CMOS.

PROCEDIMIENTO EXPERIMENTAL
Se hará uso de nuevo del circuito integrado MC14007UB (figura 4.9), que incluye tres
parejas de transistores nMOS y pMOS, en este caso haciendo uso de los transistores
que no están configurados en un inversor CMOS. Así, se construirán y se comprobará
el funcionamiento de las puertas NAND y NOR CMOS, cuya estructura se muestra en
la figura 4.8. Una vez montado cada uno de los circuitos, se procederá como se detalla
a continuación:

• emplear la señal cuadrada de entre 0 y 5V anterior, proveniente del generador

33220A, como una de las entradas de la puerta CMOS, se visualizará junto a
la salida de la puerta en el osciloscopio 54622A;

• usar la salida de +5V o su referencia para generar 1s y 0s, respectivamente,

en la otra entrada de la puerta digital;

• construir la correspondiente tabla verdad y comprobar si el circuito realiza

correctamente las funciones lógicas NAND y NOR, respectivamente.

CUESTIONES

1. Dibuje un cronograma del comportamiento de la puerta NAND CMOS

construida en el laboratorio, mostrando su correcto funcionamiento para toda la
tabla verdad.
2. Dibuje un cronograma del comportamiento de la puerta NOR CMOS construida
en el laboratorio, mostrando su correcto funcionamiento para toda la tabla
verdad.

4.13