Documentos de Académico
Documentos de Profesional
Documentos de Cultura
• 24 resolución de bits (no hay códigos que faltan) SDI0829 serie es un código que falta ninguna resolución de 24
• 20.7 Bits menos significativos bits analógico de baja tensión al convertidor digital. De bajo voltaje
(ENBO 128 Magnificación, 10Hz de salida, 3.0V) características SDI0829 puede asegurar alta exactitud y todavía mantener
• 18.2 Bit código fijo una fuerte rendimiento anti-jamming en tensión de alimentación de 1,5 V,
(ENBO 128 Magnificación, 10Hz de salida, 3.0V) bajo consumo de energía adecuados para su uso en una variedad de escenarios.
• ganancia programable integrada interna: Serie 3 SDI0829 orden interno estructura Sigma-Delta, integración
2 , 4 , 8 , 16 , 32 , 128 , 256 , 1024 , interna 2 veces - 2048 Una ganancia, se puede aplicar fácilmente a varios
2048 tiempo tipos de débil sistema de medición de señal, tales como: balanza
• tasa de salida opcional ( hz ): electrónica, sensor de presión digital, monitores de presión arterial.
• salida de voltaje de referencia interno: una temperatura interna sensor está conectado. Se puede medir
• Triple canales de entrada diferenciales SDI0829 Proporcionar una serie salida de la fuente de referencia ( VCOM
(En donde el tercer paso es un sensor de temperatura interna) exportación 1.5V ), También puede ser utilizado para hacer un interruptor de control simple ( VCOM
• adopción SPI interfaz de salida de datos ( 2 línea o 3 línea) exportación AVDD ). por VCOM , Puede suministrar energía a un sensor
• Baja tensión de funcionamiento : 1.5v - 3.0v externo, así como conveniente el suministro de energía.
• Sleep Consumo de energía: Mínimo < 0.1uA SDI0829 Serie de integración interna ( 2-2048 ) Ganancia del
amplificador. ¿Cuándo VREFP = 3.3V ( = 128 PGA Cuando los tiempos), que
aplicación: tiene 20.7 Bits menos significativos ( ENBO ), El ruido de entrada equivalente
• sensor de presión digital; SDI0829 por series IDE Pin, la configuración de chip
SDI0809AD-X1 DIP8 (No pines de configuración SDI, utilizan la configuración por defecto)
SDI0829AS-X1 SOP16
SDI0829TS-X1 SSOP20
_______________________________________________________________________________
www.solidic.net
Core-alemán de Ciencia y Tecnología (Shenzhen) Co., Ltd.
1- Pin Descripción
_______________________________________________________________________________
www.solidic.net
Core-alemán de Ciencia y Tecnología (Shenzhen) Co., Ltd.
VCOM salida analógica interna de la tensión de referencia integrado ( VCOM exportación 1.5V ), También puede ser utilizado como Jane
AIN1P canales de entrada analógica la Diferencial terminal de entrada analógica de la fase positiva
AIN2P canales de entrada analógica B Diferencial terminal de entrada analógica de la fase positiva
salida AVDD
Cerrar BUF
DRDY / DOUT salida digital SPI Interfaz: Salida de Datos (Salida de colector abierto)
_______________________________________________________________________________
www.solidic.net
Core-alemán de Ciencia y Tecnología (Shenzhen) Co., Ltd.
2- Parámetro Descripción
Aunque este IC con ESD Circuito de protección, pero aún dañado cuando las descargas electrostáticas en ciertas condiciones extremas. La descarga
electrostática puede causar todo el chip no funciona, puede afectar a algunos chips de circuitos de precisión, por lo que no se puede lograr en nuestra
información pública. Por lo tanto cuando se utiliza un contacto directo evitar apropiado con los pasadores, para evitar ESD El suceso.
Parámetros eléctricos:
Condiciones de prueba:
señal de entrada
VINN)
Rendimiento ADC
poder
despertar LF 2.5V 3 uA
2.0V 1.2 uA
_______________________________________________________________________________
www.solidic.net
Core-alemán de Ciencia y Tecnología (Shenzhen) Co., Ltd.
2.5V
baja frecuencia de sueño-vigilia 0.3 uA
2.0V 0.1 uA
rendimiento de ruido:
ganancia El ruido de entrada equivalente RMS pico de entrada equivalente pico de ruido bit válido Código fijo dígitos
módulo 3- función
fin se empleó núcleo parte 3 SDI0829 estructura ADC modulador sigma-delta se puede aplicar fácilmente a varios tipos de débil sistema de
medición de señal.
ADC Muestreo frecuencia fundamental de las señales diferenciales analógicas de entrada fs ( 76.8KHz ) , Puede ser configurado para ser
ajustado por: Frecuencia de muestreo: ACLK * Fs = Fs , 2Fs , 4Fs ( por defecto) , 8fs
_______________________________________________________________________________
www.solidic.net
Core-alemán de Ciencia y Tecnología (Shenzhen) Co., Ltd.
• Ganancia Programable interna ( SG_PGA ): 2 , 4 , 16 , 32 , 128 , 256 , 512 , 1024 , 2048 tiempo
GAMP : 1 , 64 tiempos;
SGAIN_CAP : 1 , 2 tiempos;
1 1 8 4 2
1 1 16 4 4
1 1 16 2 8
1 1 16 1 16
1 2 16 1 32
64 1 16 4 256
64 1 16 2 512
64 1 16 1 1024
64 2 16 1 2048
Proporciona tres de alta precisión analógica de canal de datos de canal conversor digital de medida por SG_CHA [1: 0] Para
controlar. Caracterizado porque el canal 1 y el canal 2 entrada diferencial ordinaria puede ser externo, conectado a un paso interno en los
01 canal 2
_______________________________________________________________________________
www.solidic.net
Core-alemán de Ciencia y Tecnología (Shenzhen) Co., Ltd.
ADC Los datos se convierten a través del filtro de dos muestreo: respectivamente, por SG_SPA [2: 0] , SG_SPB [1: 0]
Para controlar.
Tales como: una primera etapa hacia abajo 7680 Veces, la segunda etapa de descenso 4 Veces, la
caída global 30720 Si los tiempos ADC La velocidad de muestreo es: 4 Fs = 76.8K * 4
La primera relación de filtro etapa submuestreo La segunda relación de filtro etapa submuestreo
000 30720 00 4
de filtrado)
011 3840
100 1920
101 960
110 240
111 120
Por defecto:
ACLK = 4 ; SG_SPA [2: 0] = 3,840 ; Segundo filtro etapa no funciona, por lo ADC Última
'S complementan
0000000h 000000h
• BUF
Cuando se utiliza sin el amplificador pre-operativo ( GAMP = 0 ), Para ser aumentado en ADC impedancia de entrada equivalente del
El "Pin BUF "Flotante o se tira hasta el BUF Efectiva, cerca BUF Cuando el "pin BUF "Low.
BUF El uso de " Carril-a-Carril "Estructura, el rango de señal de entrada que es: AGND - AVDD
_______________________________________________________________________________
www.solidic.net
Core-alemán de Ciencia y Tecnología (Shenzhen) Co., Ltd.
serie SDI0829 incorpora un LDO interna, de entrada como AVDD, salida VCOM. El LDO 1.5V para proporcionar una salida de tensión de referencia
3.3 RC interno
Sleep, da salida a una señal de impulso de bajo nivel se suministra a través de la DRDY
serie SDI0829 SCLK alto para 100us A punto de dormir, SCLK BAJA inmediatamente salir de la inactividad.
el modo de suspensión completa, todo el circuito se detuvo y el consumo de energía es muy pequeña
del reloj
DRDY / DOUT Se da salida a un nivel alto, y cada 200ms Se emite un impulso bajo (menor tiempo de
_______________________________________________________________________________
www.solidic.net
Core-alemán de Ciencia y Tecnología (Shenzhen) Co., Ltd.
Interfaz de datos 4-
4.1 Resumen
SDI0829 Serie de tres hilos SPI interfaz: SCLK , DRDY / DOUT , IDE
• DRDY / DOUT : "Salida bandera Preparación de datos" y "datos de salida" señal multiplexada
Si utiliza la configuración por defecto, no se puede configurar SDI0829 En este momento no es necesario IDE , Que recibió un bajo nivel puede ser alto.
SDI0829 por series SPI conversión de salida de interfaz completó 24 Codificación de bits, MSB primero. Al tiempo que toma ventaja de IDE La señal
de entrada, la lectura ADC Al mismo tiempo de la terminación de los datos SDI0829 Configuración.
• ¿Cuándo SDI0829 Después de la llegada de nuevos datos de conversión, DRDY / DOUT Con efecto inmediato, pasa a nivel bajo. En este momento,
• DRDY / DOUT flanco de bajada MCU Interrumpido por este último SCLK Enviar a SDI0829 La señal de reloj.
ADC configuración: en el envío de SCLK antes de la primera IDE Datos sobre la lista, SCLK El flanco ascendente
IDE Los datos muestreados en el SDI0829 En el interior, una entrada total 25 datos de bits;
ADC leer: SDI0829 en SCLK El flanco ascendente de la transmisión de datos a DRDY / DOUT En. ahora
DRDY / DOUT Una señal de datos, una señal de datos es alta en el primero, una transmisión total 24 Para los datos.
• En el primer 25 más SCLK El flanco ascendente, DRDY / DOUT forzada de alto , Restauración de la señal de datos de marca válida, si
no hay nueva SCLK Llegada, entonces, en este estado hasta SDI0829 Los nuevos datos de conversión llega. ( 25 más SCLK Después,
A lo largo de tiempo
_______________________________________________________________________________
www.solidic.net
Core-alemán de Ciencia y Tecnología (Shenzhen) Co., Ltd.
configuración Bit
01 ACLK = 2
11 ACLK = 8
001 GCLK = 2
011 GCLK = 8
1xx GCLK = 16
Bits [11: 9] 000 30720 Configuración de una primera etapa de muestreo descendente filtro:
010 7680
_______________________________________________________________________________
www.solidic.net
Core-alemán de Ciencia y Tecnología (Shenzhen) Co., Ltd.
011 3840
100 1920
101 960
110 240
111 120
01 2 SG_SPA [1: 0]
1x (Por defecto) 1
Bits [16:15] 00 (Por defecto) canal 1 Selección del canal de configuración: SG_CHA [1: 0]
01 canal 2
1x Canal de temperatura
1 GCAP
SDI0829 en SCLK alto para 100us A punto de dormir, SCLK BAJA inmediatamente salir de la inactividad.
_______________________________________________________________________________
www.solidic.net
Core-alemán de Ciencia y Tecnología (Shenzhen) Co., Ltd.
5- paquete unidad: mm
5.1 DIP8L
5.2 SOP8L
_______________________________________________________________________________
www.solidic.net
Core-alemán de Ciencia y Tecnología (Shenzhen) Co., Ltd.
5.3 SOP16
5.4 SSOP20
_______________________________________________________________________________
www.solidic.net