ELECTRONICA DIGITAL

Tarea 3: Circuitos secuenciales

Presentado al tutor (a):

Édison Andrés Arteaga

Entregado por el (la) estudiante:

Oscar Ferney Cruz Vacca 1.115.914.174

Andrés Fabián Porras – Código:

Grupo: 243004_45

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA - UNAD

ESCUELA DE CIENCIAS BÁSICAS TECNOLOGÍA E INGENIERÍA

FECHA: 19 de ABRIL de 2020

CIUDAD: Tauramena
Actividades a desarrollar

Realizar el diseño a nivel de diagrama de bloques y la implementación en VHDL de

los siguientes circuitos digitales.

Ejercicios a resolver.

1. Diseñe un flip-flop tipo D, con reset activo en alto y enable activo en alto.

Oscar Ferney Cruz Vacca 1.115.914.174

a. Un diagrama de bloques.

Fig1. Diagrama de bloques flip-flop tipo D

b. Una impresión de pantalla con la descripción en VHDL

 Fig2. impresión de pantalla con la descripción en VHDL flip-flop tipo D

c. Una impresión de pantalla con la simulación generada en EDA

PLAYGROUND.

Fig3. simulación generada en EDA PLAYGROUND flip-flop tipo D

Andrés Fabián Porras – Código:

 a. Un diagrama de bloques.
b. Una impresión de pantalla con la descripción en VHDL

Fig2. impresión de pantalla con la descripción en VHDL flip-flop tipo D

c. Una impresión de pantalla con la simulación generada en EDA PLAYGROUND.

Fig3. simulación generada en EDA PLAYGROUND flip-flop tipo D

2. Diseñe un registro de 8 bits con reset activo en alto.

 Oscar Ferney Cruz Vacca 1.115.914.174
a. Un diagrama de bloques.

Fig4. Diagrama de bloques registro de 8 bits con reset

b. Una impresión de pantalla con la descripción en VHDL

Fig5. impresión de pantalla con la descripción en VHDL, registro de 8 bits con reset

c. Una impresión de pantalla con la simulación generada en EDA

PLAYGROUND.
 Fig6. simulación generada en EDA PLAYGROUND, registro de 8 bits con reset

3. Diseñe un flip-flop tipo T con enable.

Oscar Ferney Cruz Vacca 1.115.914.174

a. Un diagrama de bloques.

Fig7. Diagrama de bloques, flip-flop tipo T con enable

 b. Una impresión de pantalla con la descripción en VHDL

Fig8. impresión de pantalla con la descripción en VHDL, flip-flop tipo T con enable

c. Una impresión de pantalla con la simulación generada en EDA

PLAYGROUND.

Fig9. simulación generada en EDA PLAYGROUND, flip-flop tipo T con enable

4. Diseñe un contador ascendente módulo N, donde N corresponde a su edad.

 Oscar Ferney Cruz Vacca 1.115.914.174
27=11011=1b
En 1b vuelve a cero
Cuenta hasta 27 e inicia desde cero
a. Un diagrama de bloques diseñado por el estudiante.

Fig10. Diagrama de bloques, contador ascendente

b. Una impresión de pantalla con la descripción en VHDL

Fig11. impresión de pantalla con la descripción en VHDL, contador ascendente

c. Una impresión de pantalla con la simulación, en el cual se evidencie el
correcto funcionamiento del diseño.
 Fig12. simulación generada en EDA PLAYGROUND, contador ascendente

5. Diseñe un contador descendente módulo M, donde M es su edad. El diseño debe

incluir:

Oscar Ferney Cruz Vacca 1.115.914.174

a. Un diagrama de bloques diseñado por el estudiante.

Fig13. Diagrama de bloques, contador descendente

b. Una impresión de pantalla con la descripción en VHDL

 Fig14. impresión de pantalla con la descripción en VHDL, contador descendente
c. Una impresión de pantalla con la simulación, en el cual se evidencie el
correcto funcionamiento del diseño.

Fig15. simulación generada en EDA PLAYGROUND, contador descendente

6. Diseñe un contador ascendente/descendente módulo M, donde M es su edad. El

diseño debe incluir:
 Oscar Ferney Cruz Vacca 1.115.914.174
a. Un diagrama de bloques diseñado por el estudiante.

Fig16. Diagrama de bloques, contador ascendente/descendente

b. Una impresión de pantalla con la descripción en VHDL

Fig17. impresión de pantalla con la descripción en VHDL, contador

ascendente/descendente
c. Una impresión de pantalla con la simulación, en el cual se evidencie el correcto
funcionamiento del diseño.

Fig18. simulación generada en EDA PLAYGROUND, contador

ascendente/descendente

Conclusiones
 El estudiante comprende y analiza sistemas digitales secuenciales, a través de la
descripción en VHDL y herramientas computacionales para la construcción de
circuitos digitales con memoria

Referencias bibliográficas
 Muñoz, J. (2012). Introducción a los Sistemas Digitales: Un enfoque usando
Lenguajes de Descripción de Hardware. (Capítulos 7, 9 y 10, pp. 135-149,177-208).
Madrid. Recuperado de https://openlibra.com/es/book/introduccion-a-los-sistemas-
digitales
 Flórez, F. H. A. (2010). Diseño lógico: fundamentos de electrónica digital.
(Capítulos 5,6 pp. 109-145). Recuperado de
http://bibliotecavirtual.unad.edu.co:2460/lib/unadsp/detail.action?docID=3199073
 Fajardo, C. (2019, abril 15), Registro en VHDL en EDA Playground [Archivo de
video], Recuperado de: https://youtu.be/tGHL5FyOl1E?
list=PLju3wRXj0XQNofVFS5q0O6fRuIZruHXOx
 Fajardo, C. (2019, abril 15), Contador en EDAPlayground [Archivo de video],
Recuperado de: https://youtu.be/Iq7fB09cDO0?
list=PLju3wRXj0XQNofVFS5q0O6fRuIZruHXOx
 Fajardo, C. (2019, abril 15), Contador con Modulo en EDAPlayground [Archivo de
video], Recuperado de: https://youtu.be/qoMOf0kSMbk
 Fajardo, C. (2019, abril 15), Contador Descendente en EDAPlayground [Archivo
de video], Recuperado de: https://youtu.be/S_nmINyWOoQ
 Fajardo, C. (2016, Diciembre 17), Contadores Digitales [Archivo de video].
Recuperado de http://hdl.handle.net/10596/9852