Comunicación Digital

Comunicaciones Digitales:
Convertidores
Objetivo
 Exponer los esquemas básicos de la conversión
analógica-digital y digital-analógica.
 Describir las características de operación de los

esquemas más utilizados para la conversión de señales
continuas en muestras discretizadas y viceversa.
 El alumno deberá comprender los esquemas básicos de

funcionamiento así como las principales características de
dichos sistemas para obtener un óptimo aprovechamiento
de estos.
 Al finalizar esta unidad el alumno deberá ser capaz de

comprender, proponer, escoger o implementar sistemas
de adquisición de datos con base en los requerimientos
de la tarea a desempeñar.
2
Introducción
Fenómenos Físicos
Frio, Calor, lluvia, Movimiento, Altura, Sonido, Aceleración,
Inercia, Iluminación, Trabajo, Composición …
Variables Físicas
Temperatura, Humedad, Velocidad, Desplazamiento, Presión,
Frecuencia, Fuerza, Luminosidad, Tensión, Corriente, Acidez …
Medición Analógica
Transductores (Físico Eléctrico),
Muestreo (Variables Fijo),
Normalización (Arbitrario  Normalizado (4-20mA, 1-5V)),..
3
Introducción
Conceptos Básicos
Variable de entrada
●
Magnitud física a medir
Intervalo de operación
●
Físico : Valores posibles que la variable de entrada puede asumir
●
Analógico: Escala de valores que puede alcanzar el convertidor
Valor de conversión Cero (0):
●
Mínimo valor medible por el convertidor analógico.
Valor de conversión tope:
●
Máximo valor reportable por el convertidor.
Bit Mas Significativo (MSB) :
●
Bit de mayor “peso” (Binario)
Bit Menos Significativo (LSB) :
●
Bit de menor “peso” (Binario)
4
Introducción
Proceso de conversión AD y DA
10110 10110
01101 01101
00011 00011
11100 11100 Enhanced
Analog Anti-aliasing Sample-and- Reconstruction
signal filter hold circuit ADC DSP DAC filter analog
signal
Adquisición de la señal de entrada

●
Filtrado analógico: Filtro Pasa Bajos
●
Muestreo
●
Cuantización
Procesamiento digital (CPU)
Generación de la salida
●
Re-conversión a señal analógica
●
Filtrado analógico: Filtro Pasa Bajos 5
Proceso de Muestreo
Filtrado (pasa bajos)

Antes del muestreo, la Analog
input Sampling
entrada analógica se debe signal circuit
filtrar con un filtro anti-

aliasing (pasa bajas). Sampling
pulses
Dicho filtro elimina las
frecuencias que superan el
límite determinado por la
velocidad de muestreo del
sistema.
Sampled
version of
input signal
Proceso de Muestreo: Nyquist
Una señal analógica de banda limitada que ha sido muestreada puede ser
perfectamente reconstruida a partir de una secuencia infinita de muestras si
la frecuencia de muestreo fS es mayor que 2 veces que fMAX, siendo fMAX la
frecuencia más alta de la señal original.
– Si la señal análoga contiene componentes de frecuencia mayores a
(1/2)fs, entonces se producirán errores de muestreo «aliasing error».
– Aliasing es cuando una señal parece tener una frecuencia diferente a
la de la señal original.
Postulado de Valvano : si fMAX es la más alta componente de frecuencia

en la señal análoga, entonces la frecuencia de muestreo deberá ser al
menos 10 veces mayor a fmax in para que la señal reconstruida se parezca a
la señal original.
Proceso de Muestreo
Señal de 200Hz muestreada a 2000Hz

Proceso de Muestreo

Proceso de Muestreo
This is aliasing

Proceso de Muestreo

Proceso de Muestreo
Señal de DC, 100Hz y 400Hz muestreada a

1600Hz
Proceso de Muestreo
Esto es aliasing

Filtro pasa bajas «anti-aliasing»
Para entender la necesidad de un filtro anti-aliasing, se necesita
recordar el teorema de muestreo que establece que: Con la
finalidad de recuperar una señal, la frecuencia de muestreo
debe ser al menos 2 veces mayor que la frecuencia más alta
de la señal de entrada
fmuestreo > 2fa(max)
Donde fmuestreo = frecuencia con que se toman las muestras
fa(max) = máxima frecuencia (armónica) de la señal
Si la señal se muestrea menos que esto, el proceso de
recuperación producirá frecuencias que serán diferentes a la
señal original. Estas señales de "distorsionadas" se llaman alias.
El filtro pasa bajas debe ser calculado para dejar pasar las señales
de entrada que cumplan con los requisitos del teorema de
muestreo.
Espectro
Unfiltered
de la señal
analog Espectro de la
analógica
frequency
filtrada
spectrum frecuencia de muestreo
f
f fsample
Overlap causesc
aliasing error
Frecuencia de corte (fc) debe ser menor de la mitad que la del muestreo fmuestreo
La mayoría de las señales tienen componentes de frecuencia
armónicas mayores a la de muestreo. Para obtener la señal
deseada se diseñan filtros y determinan frecuencias de
muestreo que eviten dichos armónicos y/o ruidos.
Un ejemplo es la frecuencia de muestreo de un CD de audio.
Dicho muestreo se realiza a 44.1 kHz ya que frecuencias por
arriba de los 20 kHz no son detectables por el oído humano.
¿Que frecuencia de corte deberá

tener un filtro pasa-bajos si este se
diseña para un sistema de
reproducción de audio CD?
La mayoría de las señales tienen componentes de frecuencia
armónicas mayores a la de muestreo. Para obtener la señal
deseada se diseñan filtros y determinan frecuencias de
muestreo que eviten dichos armónicos y/o ruidos.
Un ejemplo es la frecuencia de muestreo de un CD de audio.
Dicho muestreo se realiza a 44.1 kHz ya que frecuencias por
arriba de los 20 kHz no son detectables por el oído humano.
¿Que frecuencia de corte deberá

tener un filtro pasa-bajos si este se
diseña para un sistema de
reproducción de audio CD?
Respuesta = menos de 22.05 kHz
Circuito de muestreo «Sample-And-Hold»
Después del filtro pasa bajas, en la siguiente estación y

antes del convertidos, se coloca el circuito de
muestreo; conocido en inglés como: sample-and-hold.
Samples held for

one clock pulse
0100 0101 1100 1010

ADC
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
Muchos de los actuales convertidores analógico-digitales
incluyen dicha etapa de muestreo (sample-and-hold.) en
su circuitería.
Circuito de muestreo «Sample-And-Hold»
S/H
La señal física (existente en el espacio en tiempo

continuo) es muestreada por un instante al cerrarse
un interruptor y permitir que se cargue un capacitor.
Este valor será mantenido por el capacitor cuando el
interruptor se abra. Finalmente, el valor almacenado
se transfiere a la salida del circuito mediante un
reforzador o seguidor de señal.
Cuantificación
●
El cuantificador es el bloque al que le corresponde
convertir la tensión analógica de entrada al formato
de valores discretos, mismos que varían en
incrementos fijos dentro su intervalo de operación.
●
La lectura resultante es el equivalente en escalones
cuánticos de la tensión Ve (voltaje de entrada).
●
El escalón cuántico « a » corresponde al
incremento o diferencia entre valores discretos
adyacentes y a la vez al valor del bit menos
significativo
Ve máx −Ve min
a= n
= Δ Ve = 1 LSB
2
Para cuantificar ...
1) La señal discreta en
tiempo pero continua en
amplitud se alimenta en el
cuantificador
2) Una función de
transferencia compara dicha
señal de entrada contra N
niveles de decisión.
3) A cada valor de entrada
se le asigna el valor
discreto fijo más cercano
y así se produce el valor de
salida.
La amplitud de los niveles suele ser constante, pero en algunos casos se
emplean transformaciones especiales (e.g. escalas logarítmicas)
Codificador
El codificador proporciona la traducción digital

(generalmente en formato hexadecimal)
correspondiente a la tensión analógica cuantificada
Vc.
La función del cuantificador y del codificador en

conjunto es lo que se conoce como convertidor
analógico–digital.
Tipos de convertidores A/D
Convertidores A/D
– Simultaneo o tipo Flash

– Secuencial
– Delta-Sigma
– Integrador o de doble pendiente (Integrator / Dual Slope )
– De aproximaciones sucesivas
Convertidor A/Digital simultaneo (flash)
●
Consta de una serie de comparadores, cada uno
hace una comparación de la señal de entrada con un
voltaje de referencia único.
●
A medida que la tensión de entrada analógica excede
la tensión de referencia en cada comparador, las
salidas del comparador se saturan secuencialmente.
●
Las salidas del comparador se conectan a las
entradas de un circuito codificador de prioridad, que
produce una salida binaria basado en la entrada activa
de orden más alto, haciendo caso omiso de todas las
demás entradas activas.
Convertidor AD simultaneo tipo flash
+VREF
Op-amp
El ADC tipo flash utiliza una R comparators
serie de comparadores de Input from

sample-
and-hold
+
–
alta velocidad junto al R

+ Priority
encoder
codificador que proporciona
–
R 7
+
las combinaciones binarias –
6
5
únicas para cada estado.

1 D0
R 4 Parallel
+
2 D1 binary
– 3 output
4 D2
2
R
+ 1
– 0 EN
El diseño de este circuito es R
+
bastante sencillo. Consta de R

–
2n-1 amplificadores
+
Enable
– pulses
operacionales funcionando R
como comparadores, donde n

es el número de bits de
salida.
Convertidor Análogo-Digital simultaneo
+VREF
Op-amp
R comparators
EJEMPLO: Input from +

sample-
–
and-hold
Si el intervalo de tensión analógica de

R
+ Priority
– encoder
entrada, va de 0 a 3 Vdc y Si el valor R

+
7
6
de n se escoge igual a 3, el escalón –
5
1 D0
cuántico tiene el valor de:
R 4 Parallel
+
2 D1 binary
– 3 output
4 D2
2
R
+ 1
– 0 EN
Ve máx −Ve ,min 3 V −0 V R
a= n = 3 =0, 375 V +
–
2 2 R
+
Enable
– pulses
R
Convertidor Análogo-Digital simultaneo
Vref1 = 0,375 V para 0,375 V ≥ Ve > 0V

Vref2 = 0,750 V para 0,750 V ≥ Ve > 0,375 V
Vref3 = 1,125 V para 1,125 V ≥ Ve > 0,750 V
Vref4 = 1,500 V para 1,500 V ≥ Ve > 1,125 V
Vref5 = 1,875 V para 1,875 V ≥ Ve > 1,500 V
Vref6 = 2,250 V para 2,250 V ≥ Ve > 1,875 V
Vref7 = 2,625 V para 2,625 V ≥ Ve > 2,250 V
En general:
Vrefmáx = Vref(2n-1) = Vemáx – 1 LSB
Tabla de funcionamiento del convertidor
A/D simultaneo
LINEAS DE CUANTIFICACION SALIDAS

CONDICIONES DE
COMPARACION C7 C6 C5 C4 C3 C2 C1 S2 S1 S0
0,375 V ≥ Ve > 0 V 0 0 0 0 0 0 0 0 0 0
0,750 V ≥ Ve > 0,375 V 0 0 0 0 0 0 1 0 0 1
1,125 V ≥ Ve > 0,750 V 0 0 0 0 0 1 1 0 1 0
1,500 V ≥ Ve > 1,125 V 0 0 0 0 1 1 1 0 1 1
1,875 V ≥ Ve > 1,500 V 0 0 0 1 1 1 1 1 0 0
2,250 V ≥ Ve > 1,875 V 0 0 1 1 1 1 1 1 0 1
2,625 V ≥ Ve > 2,250 V 0 1 1 1 1 1 1 1 1 0
3,000 V ≥ Ve > 2,625 V 1 1 1 1 1 1 1 1 1 1
Ventajas Desventajas
Operación simple y sencilla Baja resolución
de implementar
Altos costos para aquellos
El más rápido. de alta resolución
• Limitado sólo por los
retardos de propagación
de los comparadores y Para cada bit adicional el
compuertas lógicas. número de comparadores
se dobla (i.e. para 8 bits, se
requieren 255 comparadores)
Convertidor A/Digital semi-paralelo
Codificación en semi-paralelo
Entrada
(“Half Flash” ADC) analógica
4 bit
Flash ADC
(4 MSBs)
Es un proceso de dos pasos:
1) La señal es convertida a la mitad de la
precisión y un D/A interno convierte esta 4 bit Almacen
DAC ador
señal en un valor análogo. de 3
2) Con este valor se calcula la diferencia estados
entre la señal del DAC y la señal original.

La diferencia es convertida a valor 4 bit
Flash ADC
digital con un segundo convertidor flash (4 LSBs)
y con esto se obtienen los bits menos
significativos.
Convertidores de bajo costo y muy rápidos

Convertidor AD secuenciales
El convertidor A/D secuencial elimina la necesidad de

un número elevado de comparadores del convertidor
A/D simultáneos.
analogue input +
comparitor
D-A
Converter
clock and
Counter control logic
Convertidor AD contador de rampa
– Comprende un convertidor D-A, un único comparador, un

contador, un reloj y lógica de control
– Cuando una conversión es requerida
• Una señal de inicio de analogue input+
conversión « conversion -
request » es enviada al comparitor

D-A
convertidor y el contador Converter
es inicializado en ceros
Counter clock and
control logic
– Comprende un convertidor D-A, un único comparador, un

contador, un reloj y lógica de control
– Cuando una conversión es requerida
• Una señal de inicio de analogue input+
conversión « conversion -
request » es enviada al comparitor

D-A
convertidor y el contador Converter
es inicializado en ceros
Counter clock and
control logic
• Una señal de reloj incrementa el contador hasta que la

referencia de voltaje generada por el DAC es mayor
que la entrada analógica
• En este punto la señal analogue input +
del comparador se satura, -

lo que notifica a la comparitor
D-A
lógica de control que la Converter
conversión ha finalizado
• El valor en el contador clock and
Counter control logic
corresponde al valor
de la lectura digital
– Tenga en cuenta que el tiempo de conversión depende del

tamaño de la señal de entrada
analogue input
– Con el tipo de convertidor +
AD contador, si la señal -
está variando rápidamente, comparitor
el contador debe contar y D-A
Converter
reiniciar antes de comenzar
cada ciclo, por lo que le
resulta difícil seguir la Counter clock and
control logic
señal
– El tiempo entre el inicio y
final de la conversión se
conoce como el tiempo de conversion
request
conversión comparitor
output
– Un inconveniente del d.c input voltage

contador rampa es el
tiempo requerido para D-A converter
output
alcanzar grandes valores
de tensión 0 1 2 3 4 5 6 6 6 6 6 6 counter output
– En estos casos se debe clock
asumir el peor de los

escenarios para calcular
los tiempos de conversión
reloj
●
No requiere componentes ●
Tiempo de Conversión
(resistencias o capacitores) variable
●
Bajo tiempo de conversión ●
Conversión de datos
paralelo serial compleja
●
Simple (contador +
comparador)
Convertidores A/D continuos
Servo convertidor
El convertidor A/D continuo también llamado servo
convertidor « Up-Down Counter Type / Tracking ADC » se
basa en una estructura similar a la del convertidor A/D
secuencial, pero con la particularidad de que puede
alcanzar mayor velocidad de conversión.
Se dice que es continuo debido a que el circuito sigue a

las variaciones de la tensión de entrada, sin necesidad
de poner a cero al contador después de cada lectura.
Servo convertidor
Ventajas
●
Puede seguir a la
señal.
●
Tiempo de conversión
mucho menor
Desventajas
●
Dificultad para calcular
el tiempo de conversión
Convertidores A/D Sigma Delta
●
En esta conversión un modulador sigma-delta produce un
tren de pulsos cuya proporción entre pulsos positivos
(unos) y pulsos negativos (ceros) corresponde al valor
analógico de la señal de entrada.
●
Una mayor cantidad de 1's lógicos (azul) corresponden a
una señal de entrada de mayor amplitud, por el contrario, si
predominan los 0's (blanco) el valor de la señal será menor.
●
La trama de unos o ceros es entonces alimentada a un
filtro pasabajos, mismo que elimina las componentes de
alta frecuencia, dejando como resultado una suave señal
que es alimentada a un decimador.
●
El Decimador cuantizará la señal y entregará a la salida
una señal binaria codificada, correspondiente al valor de la
señal analógica de entrada.
MODULADOR SIGMA-DELTA
●
El modulador contiene un restador a la entrada, el cual
calculará la diferencia entre la señal analógica de entrada
y la producida por un convertidor DAC interno.
●
La diferencia (Δ) es alimentada a un integrador, el cual va
acumulado un valor analógico ciclo tras ciclo, lo que
resulta en valor positivo o negativo a su salida.
Summing
point
Analog + ∆ Quantized output
Integrator 1-bit
input Σ quantizer is a single bit
signal – data stream.
DAC
●
Un cuantizador de 1 bit convierte la señal positiva o
negativa del integrador en una trama de 1's o 0's, que
alimentan a su vez al convertidor DAC interno.
●
La salida del convertidor tratará de alcanzar y sobre pasar
al valor de la entrada analógica lo que producirá, en su
caso, el cambio de signo en el integrador.
Summing
point
Analog + ∆ Quantized output
Integrator 1-bit
input Σ quantizer is a single bit
signal – data stream.
DAC
En términos de circuitería analógica
el modulador se vería así:
●
La señal de entrada se
muestrea a una muy alta
velocidad, alimentando a
un integrador-restador cuya
salida se compara contra el nivel
de tierra (GND).
●
El Flip-Flop alimentado por el
comparador se encarga de
generar el flujo continuo de
valores binarios o «bit stream»
Sobre-Muestreo
●
La densidad del ruido de cuantización se distribuye a
lo largo de un espacio más amplio del espectro de
frecuencias, disminuyendo en consecuencia su nivel
en la zona que será aislada por el filtro pasobajo.
●
El primer bit de esa cadena
corresponde a la primera
muestra de la señal Vin .
●
Finalmente, la trama de bits
usada en el convertidor DAC
se comparte también desde el
modulador a los restantes
elementos del convertidor, i.e.:
el Filtro Pasa Bajos y el
Cuantizador.
Una de las opciones para el método de filtrado en sigma-delta

es contar el número de bits positivos dentro de un intervalo de
tiempo pre-establecido (Promediador). Al término de cada
periodo, la salida de dicho contador sera respaldada con lo que
se obtiene un código binario paralelo.
Summing
point
Analog + ∆ 1-bit n-bit Binary code
Σ Integrator Latch
input quantizer counter output
signal – . .
. .
. .
. .
. .
1-bit
DAC
Los convertidores sigma-delta pueden tener una alta resolución
y permiten, de manera eficiente, rechazar las señales de ruido
(por ejemplo, 60 Hz interferencia de línea de potencia). Están
disponibles en circuitos integrados con amplificadores
programables internos. Por estas razones son ampliamente
utilizados en aplicaciones de instrumentación.
Summing
point
Analog + ∆ 1-bit n-bit Binary code
Σ Integrator Latch
input quantizer counter output
signal – . .
. .
. .
. .
. .
1-bit
DAC
●
Alta resolución
●
Lentos debido al sobre-
●
No requieren muestreo
componentes de precisión
externos
●
Muy usados para medición
de señales continuas o DC.
Convertidores A/D de doble pendiente
El convertidor A/D de doble pendiente (rampa) difiere

sustancialmente de los convertidores anteriores. En este
convertidor se hace uso del principio de conversión de
tensión/voltaje a tiempo.
Tanto el voltaje análogo de entrada como la tensión de

referencia se convierten en intervalos de tiempo, de tal
manera que la relación entre ambos intervalos es igual a
la relación entre ambas tensiones.
Vin
tFIX tmeas
t
●
En primera instancia, la señal de entrada se usa para
cargar un capacitor durante un tiempo fijo predeterminado.
●
Ruidos y transitorios son eliminados gracias a la
integración sobre el tiempo que se realiza aquí.
●
En la segunda etapa, el capacitor se descarga a una tasa
fija y un contador convierte el tiempo que tarda en una
lectura. Correspondiendo un mayor valor a un tiempo de
descarga largo.
El circuito integrador funciona como integrador

negativo. Durante el tiempo Te preestablecido, el
condensador C se carga linealmente hacia la tensión
de entrada Ve con una pendiente igual a Ve/RC.
La tensión de salida del integrador es:
Te
1 Ve Ve Te Ve . Te
V I =−
C
∫ R
. dt=− . t∣ =−
RC 0 RC
0
Dado que R, C y Te son constantes, el valor de la

tensión de salida, disminuye proporcionalmente a la
tensión Ve; y al transcurrir el tiempo Te la tensión de
salida alcanza linealmente el valor de – Ve.
En correspondencia con los valores de entrada:
Ve1 > Ve2
el valor absoluto de la pendiente me cambia de forma
que
V e1 V e2
∣m e1∣= ∣me2∣= Por lo |me 1|>|me 2|
RC RC tanto
Una vez transcurrido el tiempo fijo Te, el circuito

combinacional de control pone a cero al contador
(reset) y ordena el cambio del conmutador de entrada
de la posición 1 a la posición 2. Ahora, la tensión de
entrada del integrador es la tensión de referencia cuyo
signo debe ser contrario al de la señal de entrada. En
este momento, el condensador C se descargará
linealmente hasta cero, desde el valor anterior de la
tensión Ve. La ecuación de la recta de carga es:
VI 
  V .Td
ref

Vref .Td
RC RC
La pendiente de descarga md = (Vref/RC) siempre es la

misma puesto que Vref, R y C no cambian.
Es evidente que el tiempo de descarga Td es mayor

cuanto mayor sea el valor de la tensión absoluto de la
entrada Ve.
Como la carga almacenada durante el tiempo Te es
igual a la carga removida del condensador, se cumple
que
[ ] [ ]
Ve V ref
. Te = .Td
R R
Despejando la tensión Ve  Vref 

Ve    .Td
 Te 
Como Vref y Te son constantes
Ve  K .Td
Esta expresión nos confirma que existe una relación directa

entre la tensión de entrada Ve y el tiempo de descarga.
Cuando VI pase por cero, finaliza la descarga, y el detector

de paso por cero lo indica haciendo a Vc = 1 y ordenando
la transferencia del estado del contador a la salida.
●
Se promedia la señal de ●
Lentos
entrada ●
Requieren componentes
●
Mayor inmunidad al ruido de precisión externos para
respecto a otros mejorar la exactitud
convertidores ADC
●
Alta precisión
Convertidor de aproximaciones
sucesivas (SAR)
sucesivas (SAR)
●
Este convertidor es más complejo que los anteriores, pero
se observa cierta similitud con los convertidores de tipo
secuencial.
●
El contador secuencial se sustituye por un circuito de
aproximación sucesiva «Successive Approximation Register
(SAR)»
●
En lugar de contar de manera binaria, este registro se
aproximar al valor deseado modificando, de uno por uno,
cada bit del DAC empezando por el MSB
●
El registro verifica la salida de los comparadores para ver si
la cuenta binaria es mayor o menor que la entrada de señal
analógica y ajusta los bits en consecuencia
sucesivas (SAR)
Proceso de Adquisición
−t / τ
V CSH (t)=V CSH (t0 )+[ V IN −V CSH (t 0)]×(1−e )
τ = R S 1×C SH
sucesivas (SAR)
1) El sistema se reinicia y el bit más
significativo del registro se establece
igual a 1
2) El convertidor D / A convierte los
dígitos binarios, generando el voltaje
Vr que va al comparador
3) En relación al resultado del
comparador:
●
Si Ve>Vr este dígito se deja 1
●
Si Ve<Vr el dígito cambia a cero
4) Continua con el siguiente bit más
significativo haciéndolo igual a 1
5) El proceso continúa con el paso 2 hasta comprobar el último bit
sucesivas (SAR)
La ventaja de este convertidor es la

velocidad de conversión.
Para un sistema de N bits ¡Sólo

requiere n ciclos de reloj!
sucesivas (SAR)
1
sucesivas (SAR)
Salida:
sucesivas (SAR)
Ejemplo:
ADC con 10 bits de

resolución (equivalente a
0.0009765625 V = valor del
LSB)
Vin= 0.6 volts

Vref=1volts
Encuentre el valor digital de
Vin
sucesivas (SAR)
MSB (bit 9)
– Se divide Vref entre 2
– Compare Vref /2 con el voltaje Vin
– Si Vin es mayor que Vref /2 , encienda el MSB con (1)
– Si Vin es menor que Vref /2 , asigne cero al MSB (0)
– Vin =0.6V y V=0.5
– Ya que Vin>V, MSB = 1 (on)
sucesivas (SAR)
Siguiente paso: calcular MSB-1 (bit 8)
– Compare Vin=0.6 V con V=Vref/2 + Vref/4= 0.5+0.25 =0.75V
– Ya que 0.6<0.75, a MSB-1 se le asigna un valor de cero
Calcular para MSB-2 (bit 7)
– Ahora compara el valor de Vin contra el voltaje Vref/8 y los
anteriores que hayan sido = 1
– Compare Vin contra (0.5+Vref/8)=0.625
– Y que 0.6<0.625 entonces MSB-2 = 0
sucesivas (SAR)
Calcular para MSB-3 (bit 6)
– Añadiendo el valor Vref/16 a la suma de aquellos bits cuyo
resultado de la comparación haya sido 1
– Compare Vin con V= 0.5 + Vref/16= 0.5625
– Debido a que 0.6>0.5625, MSB-3=1 (on)
sucesivas (SAR)
El proceso continua por todos los bits restantes.
sucesivas (SAR)
Ejercicio:
– Un convertidor A/D de aproximaciones sucesivas de 4 bits
tiene una entrada con intervalo de 0 a 15 V. Muestre cómo
el convertidor A/D podría convertir convertir los voltajes
analógicos 10.9V 3.1V y en sus equivalentes digitales
Tiempo de conversión total = n ciclos, donde n = el

número de bits en la palabra de código
sucesivas (SAR)
●
Confiable y capaz de medias
velocidades (~4Msps) ●
Lento para conversiones
●
Exactitud media (8-18 bits) de alta resolución
en comparación con otros ●
Velocidad limitada a
tipos de ADC menos de 5Msps
●
Buen compromiso entre
costo y desempeño
●
Fácil implementación de
salida de datos en formato
serial (1 bit a la vez)
Comparativo ADC
ADC Resolution Comparison
Dual Slope
Flash
Successive Approx
Sigma-Delta
0 5 10 15 20 25
Resolution (Bits)
Tipo Velocidad (relativa) Costo (relativo)

Dual Slope Lento Medio
Flash Muy rápido Alto
Successive Appox Rápido Bajo
Sigma-Delta Lento Bajo
Convertidores Digital / Analógico
Los convertidores digital-analógico (DAC) convierten números
discretos (por lo general en formato binario) en una señal
continua de voltaje o corriente.
De acuerdo con el teorema de muestreo de Nyquist - Shannon,

un DAC puede reconstruir la señal original a partir de los datos
muestreados, siempre y cuando su ancho de banda sea menor
al de la correspondiente frecuencia de Nyquist (El doble, pero
en la práctica se recomienda que sea de 5 a 10 veces mayor)
El Muestreo digital introduce un error de cuantización que se

manifiesta como ruido de baja intensidad en la señal generada.
Un filtro de reconstrucción se coloca a la salida de los DAC's
para rellenar los datos entre las muestras a manera de
interpolación
Clasificación
Formato :
●
Serie
●
Paralelo
Tecnología
●
Por resistencias ponderadas (obsoleto)
●
R-2R con fuente de tensión
●
R-2R con fuente de corriente
Características (Factores)
●
Resolución : No. de Bits, Voltaje de salida (LSB)
●
Intervalo de tensión/corriente de salida
●
Precisión (Calidad)
●
Linealidad (Voltaje de salida en todo el intervalo)
●
Estabilidad (temperatura, tiempo)
●
Precio
Características Analógicas
●
Resolución : Número de Bits, Voltaje de salida (LSB)
●
Tensiones de alimentación: V(+), V(-) y A-GND
●
Tensiones de referencia: Vref(+) y Vref(-)
●
Tensión de Salida Vout
Características Digitales
●
Tensiones digitales Vcc y D-GND
●
Señales de control SOC, EOC (Ready), OE y Strobe
●
Interface Serial/Paralela (# de Bits de Entrada)
DAC de entrada binaria ponderada
El convertidor sumador de entrada ponderada binaria es un arreglo
donde las entradas están ponderadas de acuerdo a los valores
binarios correspondientes de entrada. El circuito requiere resistencias
muy precisas y tensiones lógicas de nivel alto (TTL-High) idénticas
para asegurar su precisión.
LSB 8R
D0 Rf
El bit MSB está representado por + –
I0
4R If
la ganancia más grande, por lo que D1
le corresponde la resistencia de 2R
I1 – Vout
D2
entrada mas pequeña. I2
I=0
+ Analog
R output
D3
(Para el análisis, se asume que la MSB I3
corriente que entra al op-amp es

nula)
Ejemplo
Un convertidor DAC tiene una entrada 1101
Si TTL-High = +3.0Vdc 120 k
Rf
y TTL-Low = 0.0Vdc +3.0 V
60 k
encontrar el voltaje de 0V
10 k
–
salida Vout +3.0 V
30 k
Vout
+
15 k
Solución +3.0 V
Ejemplo
Rf
60 k
10 k
–
salida Vout +3.0 V
30 k
Vout
+
15 k
Solución +3.0 V
I out  ( I 0  I1  I 2  I 3 )
 3.0 V 3.0 V 3.0 V
  0 V    0.325 mA
 120 k 30 k 15 k
Ejemplo
Rf
60 k
10 k
–
salida Vout +3.0 V
30 k
Vout
+
15 k
Solución +3.0 V
I out  ( I 0  I1  I 2  I 3 )
 3.0 V 3.0 V 3.0 V
  0 V    0.325 mA
 120 k 30 k 15 k
Vout = Iout Rf = (−0.325 mA)(10 k) = −3.25 V
●
Económico ●
Dependencia de la
●
Simple estabilidad de las distintas
Resistencias
●
Rápido
●
Valores de R muy
diferentes al crecer el
número total de Bits (n)
●
Diferentes tecnologías de
fabricación producirá
resultados distintos
Convertidor DAC de escalera
Escalera : R-2R
Este convertidor requiere solamente dos valores de resistencias.
Mediante el cálculo de un circuito equivalente de Thevenin para
cada entrada, se puede demostrar que
Inputs
la salida es proporcional al peso
D D D D
binario de las entradas en alto. 0 1 2 3
R1 R3 R5 R7 Rf = 2R
2R 2R 2R 2R
Cada entrada en alto R2 R4 R6 R8
contribuye a la salida –
2R R R R Vout
VS +
Vout   n i
2
donde Vs = entrada de tensión en alto, i = número de bit y n = número total de bits
Para mayor precisión, las resistencias deben tener proporciones precisas,

lo que fácilmente se logra en circuitos integrados.
Resolución y precisión
El convertidor R-2R es relativamente fácil de fabricar y hay

disponibles en variedad tipos de circuitos integrados. Existen
en versiones de 8, 10, y de 12 bits.
La precisión del convertidor deriva de la comparación entre el

valor de salida real y el de la salida esperada. La precisión se
espera que sea igual a : ± ½ LSB.
Por su parte, la resolución se obtiene calculando el recíproco

del número de las etapas o pasos de la escalera R-2R. (e.g.
para 8 bits ( 28 = 256 ) la resolución es 1/256 = 0.3906%)
●
Económico ●
Dependencia de la
●
Pocos estabilidad de las
componentes Resistencias
distintos
●
Simple
●
Confiable
Filtro de reconstrucción
Resolución y precisión
Después de convertir una señal digital a analógico, se pasa a

través de un "filtro de reconstrucción" de paso bajo para suavizar
los niveles de la salida. La frecuencia de corte del filtro a menudo
se establece en el mismo valor que el filtro anti-aliasing, para
bloquear los armónicos más altos generados por el proceso de
digitalización.
Reconstruction
Filter
Output of the DAC Final analog output

Comunicación Digital

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Comunicación Digital

Cargado por

Copyright:

Formatos disponibles

Comunicaciones Digitales:

 Describir las características de operación de los

 El alumno deberá comprender los esquemas básicos de

 Al finalizar esta unidad el alumno deberá ser capaz de

Adquisición de la señal de entrada

Filtrado (pasa bajos)

filtrar con un filtro anti-

Postulado de Valvano : si fMAX es la más alta componente de frecuencia

Señal de 200Hz muestreada a 2000Hz

Señal de 1000Hz muestreada a 2000Hz

Señal de 2200Hz muestreada a 2000Hz

Señal de 100Hz muestreada a 1600Hz

Señal de DC, 100Hz y 400Hz muestreada a

Señal de 1500Hz muestreada a 1600Hz

¿Que frecuencia de corte deberá

¿Que frecuencia de corte deberá

Después del filtro pasa bajas, en la siguiente estación y

Samples held for

0100 0101 1100 1010

La señal física (existente en el espacio en tiempo

El codificador proporciona la traducción digital

La función del cuantificador y del codificador en

– Simultaneo o tipo Flash

serie de comparadores de Input from

alta velocidad junto al R

únicas para cada estado.

bastante sencillo. Consta de R

como comparadores, donde n

EJEMPLO: Input from +

Si el intervalo de tensión analógica de

entrada, va de 0 a 3 Vdc y Si el valor R

Vref1 = 0,375 V para 0,375 V ≥ Ve > 0V

LINEAS DE CUANTIFICACION SALIDAS

entre la señal del DAC y la señal original.

Convertidores de bajo costo y muy rápidos

El convertidor A/D secuencial elimina la necesidad de

– Comprende un convertidor D-A, un único comparador, un

request » es enviada al comparitor

– Comprende un convertidor D-A, un único comparador, un

request » es enviada al comparitor

• Una señal de reloj incrementa el contador hasta que la

del comparador se satura, -

– Tenga en cuenta que el tiempo de conversión depende del

– Un inconveniente del d.c input voltage

asumir el peor de los

Se dice que es continuo debido a que el circuito sigue a

Una de las opciones para el método de filtrado en sigma-delta

El convertidor A/D de doble pendiente (rampa) difiere

Tanto el voltaje análogo de entrada como la tensión de

El circuito integrador funciona como integrador

Dado que R, C y Te son constantes, el valor de la

Una vez transcurrido el tiempo fijo Te, el circuito

La pendiente de descarga md = (Vref/RC) siempre es la

Es evidente que el tiempo de descarga Td es mayor

Despejando la tensión Ve  Vref 

Esta expresión nos confirma que existe una relación directa

Cuando VI pase por cero, finaliza la descarga, y el detector

La ventaja de este convertidor es la

Para un sistema de N bits ¡Sólo

ADC con 10 bits de

Vin= 0.6 volts

Tiempo de conversión total = n ciclos, donde n = el

Tipo Velocidad (relativa) Costo (relativo)