Documentos de Académico
Documentos de Profesional
Documentos de Cultura
MultIee3 PDF
MultIee3 PDF
Amplificadores Multietapa
R. Carrillo, J.I. Huircan
Abstract–Los amplificadores multieetapa son circuitos de la componente continua del circuito (se dice que los cir-
electrónicos formados por varios transistores (BJT o FET), cuitos de cc se acoplan directamente). En la Fig. 2 se
que pueden ser acoplados en forma directa o mediante ca-
pacitores. Las configuraciones clásicas son el par Darlington muestra una aplicación de acoplamiento directo formada
(alta impedancia de entrada e incremento de la gnancia de por dos transistores, primero se hará un analisis en cc
corriente), el par diferencial (Relación de rechazo en modo para determinar el punto de operación y posteriormente
común elevada), el amplificador cascode (alta impedancia
de salida). Todas estas etapas amplificadoras pueden ser
un análisis para revisar su caracteristicas pequeña señal.
integradas y encapsuladas en un chip semiconductor lla-
mado Circuito Integrado (CI). En el CI las polarización de Vcc
las etapas se hace usando fuentes de corriente, debido a la Vcc
mayor facilidad de construcción (a través de transistores).
Vcc
La combinación de distintas tecnologías permitirá mejorar RC RC
la prestación de los sistemas diseñados. R1
h fe iB2
iB h ie
2
RC
De esta forma despejando iB2 de (7) y reemplazando en RC
R1
R1 C
(6) C Cc → ∞
C i→ ∞ vo
v Q Q
i
vo −hf e RC RE2 (1 + hf e )
= R2 R2
vi (hie + RC ) 1 + (h(1+h f e)
RE2 (hie + (1 + hf e ) RE1 ) RE RE
ie +RC )
RC vo1 h ie h fe i b2
+ vo
vo1 = −hf e ib1 RC +
+
vi Av1 vi R1 R2 i RC
b2
ib1
vi = _
hie + RE (1 + hf e )
Rin RE (1 + hfe )
Finalmente la ganancia será
V
CC
Así
R1
RL
IC2 = β 2 (β 1 + 1) IB1 (16)
v Q1
Lo que determina el efecto multiplicativo en la corriente.
i
R2 B. Análisis en ca
RE
1 CE
El circuito en ca de la Fig. 12a, se usará para determinar
las ganancias Av , Ai y la impedancia de entrada.
h fe i b
Vcc v Q1 1 h fe i b
i 2
ib ib
Q2 1 2
RB R v vo
B i
Ci vo h ie h ie
IC
1 v R R
IB i E E
1 IC Q
2 Co
vo
I
B2 I
E2 R
E
(a) (b)
vi − vo
Fig. 11. Par Darlington en cc. vo = (hf e1 + 1) (1 + hf e2 ) RE
hie1 + (hf e1 + 1) hie2
Finalmente se tiene
Zin = hie1 + (hf e1 + 1) (hie2 + (1 + hf e2 ) RE ) (26)
vo RC h2f e
=− (31)
Resulta ser un valor bastante grande si hf e1 , hf e2 >> 1. vi (hf e + 1) hie
• Cálculo de Ai La resistencia de entrada estará dada por RB ||hie , adi-
Dado que io = ib2 (1 + hfe2 ) e ib2 = ib1 (1 + hf e1 ) cionalmente la resistencia de salida Rout , estará dada por
RC .
io ib (1 + hf e2 ) ib (1 + hf e1 ) (1 + hf e2 ) V. A
Ai = = 2 = 1
ii ib1 ib1 Se define así al sistema indicado en la Fig. 15, el cual
= (1 + hf e1 ) (1 + hf e2 ) (27) es una configuración cuya señal de salida corresponde a la
diferencia entre dos señales de entrada.
Donde (27) es factor multiplicativo de la señal de corri-
ente. vi
1
vo
+ + 1
Amplificador vo
vi _ _
IV. C C 2 Diferencial vo
2
Vcc
vo1 = Ad (vi1 − vi2 ) (32)
v
R3 RC o vo2 = −Ad (vi1 − vi2 ) (33)
RC
v
o Si la salida se considera como vo = vo1 − vo2 , se dice
Q
CB
que corresponde a la salida balanceada, en cambio si vo =
R1 v
i
vo1 (ó vo = vo2 ), ésta será la salida asimétrica. En un
amplificador diferencial real se tiene
v Q
i RB
R2 vi2 + vi1
vo1 = Ad (vi2 − vi1 ) + Ac (34)
RE CE 2
Donde Ad es la ganancia diferencial y Ac es la ganancia
(a) (b) en modo común.
El amplificador sólo responderá a la entrada diferen-
Fig. 13. (a) Amplificador Cascode. (b) Equivalente en ca. cial si Ad >> Ac . Se define así la relación de rechazo
en modo común (RRMC ó CMRR- Common Mode Reject
El análisis en ca, se realiza usando el circuito equivalente Rate) dada por el cociente
de la Fig. 14.
Ad
CMRR = (35)
iB
Ac
hfe i B
v
Esta relación mide la calidad del amplificador diferen-
o
h ie cial, debido a que permite saber en que factor se atenua la
RC
señal en modo común, respecto de la señal diferencial.
hfe i B A. Configuración del Amplificador Diferencial
v 1
i
vo vo
1 + vo _ 2
v Q Q RC
i1 1 2 vi RC
RC
2
vo
vo vo 2
1 2 h fe i b h fe i b
1 2
RE Q Q
1 2
v v RC
i 1 i2
-V EE vi v
1 hie hie i2
RE ib ib
1 2
R
E
Fig. 16. Amplificador diferencial con transistores.
(a)
(b)
A.1 Análisis en corriente continua
Considerando el circuito equivalente en cc del amplifi- Fig. 18. (a) Amp. diferencial en ca. (a) Equivalente a pequeña
cador diferencial de la Fig. 17, se plantea la LVK en la señal.
malla de entrada
VCC
vo2 = −hf e ib2 RC
VCC
Pero en la entrada
RC RC
RE
ib1 + hf e ib1 + ib2 + hf e ib2 = iE
-V EE
iE
ib1 = −ib2 + (42)
(1 + hf e )
Fig. 17. Circuito equivalente en cc. Sea hf e >> 1, se despeja ib2 en función de ib1 , se tiene
RC VCC
RC VCC
h fe i b RC RC
1
vo ib h fe i b
2 1 h ie 2
RC RC vo
vi vo 2
v Q Q C 2
iC 1 2
RC Q Q
v 1 2 v
h ie vo i1 i2
ib R 2
2 C
R Q Q
RE E 1 2 IE RB
v v
i1 i2 3
Q
3
IE
(a) (b) RE
-V EE
Fig. 19. (a) Amplificador en modo común. (b) Circuito equivalente. -V EE
(a) (b)
Considerando que ib1 = ib2 = ib , se obtiene Fig. 20. (a) Esquema. (b)Fuente de corriente práctica.
vi = ib hie + iE RE (48)
(hf e + 1) 2ib = iE RE (49) VEE − VBE3
IE3 = (β + 1) (54)
RB3 + (β + 1) RE
Finalmente de (48) y (49) Seleccionando un RB3 adecuado se tiene que
vo2 hfe Rc VEE − VBE3
Ac = =− (50) IE3 = (55)
vi hie + 2RE (hf e + 1) RE
• Determinación de la RRMC Con el valor de IE3 se determina las corrientes de colec-
tor y los voltajes colector emisor de los transistores, esto
Ad hie + 2RE (hf e + 1)
RRM C = = (51) considerando que las corrientes de emisor de Q1 y Q2 son
Ac 2hie iguales.
Se observa que si RE → ∞, el CMRR se hace muy Note que IE es constante y RE no necesariamente es
grande por lo tanto la componente en modo común se elevada.
atenua, haciendo su comportamiento ideal.
VII. C
VI. A Como los amplificadores producen tensiones de cc en
la salida, aún si la entrada tiene valor medio cero, la sal-
Considerando que los transistores Q1 y Q2 del circuito ida tiene una tensión distinta de cero, debido a efectos de
de la Fig. 16 deben estar polarizados en cc, el valor de RE polarización (son desplazamientos indeseados).
debe ser limitado. Si RE se incrementa, el valor de −VEE , Los trasladores de nivel son amplificadores que suman o
también debe ser incrementado, para mantener la misma restan de la entrada una tensión desconocida, para com-
corriente de polarización en los dos transistores. pensar la tensión de desplazamiento en la entrada. Este
Esto implica que el incremento de RE no es posible sin circuito funciona como ganancia unitaria para ca y a la
un incremento en la tensión de polarización (−VEE ), luego, vez proporciona una salida ajustable para cc.
el circuito descrito se modifica usando una fuente de corri- La Fig. 21a, muestra un circuito desplazador de nivel el
ente constante ideal como se muestra en la Fig.20a . Esto cual se encuentra polarizado por fuente de corriente.
proveerá una corriente de polarización constante para Q1 y En corriente contínua se tiene
Q2 y una resistencia infinita entre los dos emisores y tierra.
En términos prácticos, la implementación típica de la VBB = IB RB + VBE + IE RE + Vo (56)
fuente de corriente puede ser en base a un transistor como
se indica en la Fig. 20b. Luego
Dado que IE = IC3 , se tiene que RB IC
Vo = VBB − − IC RE − VBE (57)
β
RB3 IB3 + VBE3 + IE3 RE = VEE (52)
Seleccionando RE , Vo se puede colocar en cualquier nivel
Como IE3 = (β + 1) IB3 se tiene de cc menor que VBB − VBE .
Si se desea desplazamiento positivo, se puede usar un
VEE − VBE3
IB3 = (53) circuito similar con un transitor pnp.
RB3 + (β + 1) RE Analizando en ca, el circuito en pequeña señal queda,
Por lo tanto luego, se puede determinar la relación vo /vi .
8
Planteando la ecuación en Q2
Luego ib2 = 0, así ic1 = 0, ib = 0, entonces
15[V ] = I · 5 [kΩ] + VCE2 − VBE2
vo = vi (61)
VCE2 = 10.99 [V ]
Dando el comportamiento como seguidor de emisor.
Por otro lado para Q3 se tiene
VIII. A I
A. Fuentes de corriente en la polarización de circuitos in- I · 5 [kΩ] − 0.7 [V ] = 15 [V ] − VE3
tegrados VE3 = 10.99 [V ] = VEC3
Los circuitos de polarización analizados con 4 resistores,
son adecuados para los circuitos discretos. Sin embargo, Note que los transistores están en zona activa.
en los circuitos integrados los resistores consumen un área
B. Espejos de Corriente
excesiva del chip, por lo que se debe usar otro método para
la polarización. Para este caso se recurre a la polarización Una forma simple de implementar fuentes de corriente
mediante fuentes de corriente. Así, usando transistores y para los circuitos integrados son los espejos de corriente,
una cantidad mínima de resistores es posible implementar los cuales permiten a partir de una corriente de referencia
dichas fuentes para polarizar los amplificadores integrados. Iref , generar múltiples fuentes de corriente. El circuito
Example 1: Sea el circuito de la Fig. 22, considerando básico se muestra en la Fig. 23.
Q1 y Q2 idénticos (no ocurre así para circuitos discretos),
se observa que el circuito contiene fuentes de corriente con VCC
distintos valores. Se examinará el punto de operación de- I ref R
IC
15[V] 2
I ref= I C
2
5 [mA]
RC Q Q
1 2
Q
3
β=100
Q Q
1 2 Q =Q= Q
1 2 3
Fig. 23. Espejo de corriente.
2[mA]
Considerando los transistores iguales, por ende las ten-
siones VBE iguales, se tiene que IB1 = IB2 , luego
Vcc
Vcc
I2
IC1 IC
Iref = IC1 + IB1 + IB2 = IC1 + + 2 Q
1
vo
β β Q2
RL
2 2 I1
= IC1 + IC1 = IC1 1+
β β -VEE
Finalmente
Fig. 26. Modificación de la polarización del seguido de emisor.
Iref
IC1 = IC2 = (63)
2
1+ β Por lo tanto vo = VE2 = VBE1 − VBE2 = 0.
En ca
Para β >> 1, se tiene que IC1 = IC2 ∼ = Iref .
Debido que IC1 = IC2 el circuito se llama espejo de vo = − (1 + hf e2 ) ib2 RL (67)
corriente e Iref es la corriente de referencia calculada de
−ib2 = ib1 (1 + hf e1 ) (68)
acuerdo a (64).
vi = ib1 (hie1 + hie2 ) + vo (69)
VCC − VBE
Iref = (64) Así
R
Esta fuente de corriente posee un margen de trabajo, el vi − vo
cual está delimitado de acuerdo a la curva del transistor vo = (1 + hf e2 ) (1 + hf e1 ) RL
(hie1 + hie2 )
que se muestra en la Fig. 24. Se observa qure la pendiente
(1+hf e2 )(1+hf e1 )RL
de la curva está dada por el inverso ro (resistencia de salida (hie1 +hie2 )
del transistor). En condiciones ideales ro → ∞. = vi (70)
(1+hf e2 )(1+hf e1 )RL
1+
(hie1 +hie2 )
iC
2
1 1
m= r
o = vi
(hie1 +hie2 )
+ 1
Margen de trabajo
(1+hf e2 )(1+hf e1 )RL
∼
= vi (71)
v CE
2
B.1 Espejo de corriente de Wilson
Fig. 24. Margen de trabajo. El circuito de la Fig. 27 se conoce como fuente de corri-
ente Wilson.
Example 2: Un circuito seguidor de emisor polarizado
por una fuente de corriente se muestra en la Fig. 25. Para Vcc
cc se tiene que
Iref R IC
2
VCC
VCC Q
VCC 2
vi
10k vo vi I ref= I C
2
vo Q Q
RL 1 3
Q Q2 I BIAS RL
1
-VEE
-VEE
Fig. 27. Espejo de corriente de Wilson.
Fig. 25. Seguidor de emisor polarizado por corriente. Para esta fuente de corriente se tiene que
2
VCC − VBE + VEE IC2 = 1 − 2 Iref (72)
IBIAS = IC2 = (65) β + 2β + 2
10 [kΩ]
Considerando β >> 1, entonces, IC2 ∼
= Iref , donde
Para ca se tendrá que vi ∼ = vo , sin embargo, debido a que
está acoplado directamente, puede considerarse la caída de VCC − VBE2 − VBE3
Iref = (73)
voltaje de 0.7 [V ] . Como para el voltaje de entrada cero, R
la salida vo = −0.7 [V ] , se plantea la opción de la Fig. 26. B.2 Espejo de corriente de Widlar
En cc se tiene que
El circuito de la Fig. 28 se conoce como espejo de corri-
VBE1 = VBE2 + VE2 (66) ente de Widlar.
10
Vcc Vcc
I ref R1 IC
2
Q
Q 2
1
Q Q I1
1 2
I ref I3
R I4
R2
I
2
Q
1 Q
2
Vcc − VBE1 ∼
Iref = = IC1 (77) vo
R1 2
Q1 Q
C. Polarización de Amplificadores mediante múltiples vi
1
2 vi
2
fuentes de corriente
Cuando se requiere polarizar varias etapas en un circuito IE
integrado, se puede reproducir el efecto de la corriente de
referencia conectando un tercer transistor en el espejo de -V EE
Vcc
Considerando que la ganancia diferencial dada por (45)
I ref
R depende de RC , un incremento en dicha resistencia (como
IC
IC
2 3 sería sustituir RC por h1oe ) incrementaría la ganancia.
Q • Análisis en ca
2
Q Q
1 3
1
vo2 = (hf e ib4 − hf e ib2 ) (78) RD RD
RD RD
hoe
vo
vo
Por LCK se tiene, ib4 + hf e ib3 + ib3 + ib3 hie hoe = hf e ib1 . Q
1
Q g v
m
gmv
GS2
v 2 GS1
Como ib4 hie = ib3 hie , entonces, ib4 = ib3 . Dado que i1 v
i2
v
i1 v
+
GS1
+
v
v
i2
_ _GS2
(1 + hf e ) ib1 + (1 + hf e ) ib2 = 0, entonces, ib1 = −ib2 .
Planteando la LVK en la malla de entrada se tiene
(a) (b)
1 hf e +
vp
Ad = g v gmv
hoe 2hie m GS1 GS2
_ _
Esto implica que si la resistencia de salida del transistor v GS1 vGS2
Q4 es grande, se incrementa la ganancia. + +
IX. A FET
El amplificador diferencial puede ser implementado con Fig. 35. Circuito equivalente para cálculo de Rout .
FET, en el circuito de la Fig.33, se han usado MOSFET
canal n (nMOS). Planteando la LCK en la salida se tiene
VDD
vp
ip = gm vGS2 +
RD
RD RD
IREF Io Q3 Q Q
4 3
vo = −RD gm vgs2
Q1 Q2
Planteando una LVK en la entrada Q
1 Q Q Q
2 1 2
V VCC
2 Q1
iD = K (vGS − VT ) Q
1
Q
vi Q2
2
1 ′W
= k (vGS − VT )2 (81) I BIAS vo
2 L I BIAS
RL
Para el circuito mostrado
VDD − VGS (a) (b)
ID1 = Iref = (82)
R vi
+
De acuerdo a la ecuación (81), se determinan Io e ID1 . vi
Q
1
Q vGS g m vGS h iB
2
fe
vo
_ h ie
1 ′ W vo
ID1 = k (vGS − VT )2 (83) RL
iB
2 L 1 RL
1 ′ W 2
Io = k (vGS − VT ) (84)
2 L 2 (c) (d)
X. C B CMOS
Debido a que el BJT tiene mejor transconductancia que gmv
GS h iB
fe
el MOSFET, para los mismos valores de corriente de po- h
ie ip
_
larización en cc, tendrán mejor ganancia. Por otro lado, v
GS iB +
el MOSFET tienen mejor impedancia de entrada, lo que + vp
lo hace ideal para circuitos con entrada de voltaje. La vi =0
V v v GS
CC GS1 2
v _ + _
i1 + vi
I 2
vo gmv
V GS 1 gmv
BIAS GS 2
Q
2
vo
2
v Q
i 1
1 1
hfe i B3 h ie hie hfe i B4
hoe hoe
i i
B3 B4
Fig. 39. Amplificador Cascode BiCMOS.
h fe iB h fei B
ii ip Fig. 42. Diferencial BiCMOS en ca.
vi vo
+ iB + iB +
v GS gmv GS RL v gmvGS h ie vp
h ie GS
_ _
gm vGS1 1
(a) (b) vo2 = gm vGS2 − hf e
2 + hf e + hie hoe hoe
Fig. 40. (a) Cascode con carga RL . (b) Determinación de Rout. 2 + 2hf e + hie hoe 1
= vGS2 gm (90)
2 + hf e + hie hoe hoe
Si hf e >> 1, se puede aproximar a
gm vi 1 gm
vo = −hf e iB RL = −hf e RL vo2 ≃ vGS2 gm 2 =− vi (91)
(1 + hf e ) hoe hoe
vo gm
= −hf e RL (88)
vi (1 + hf e ) Se puede realizar el cálculo de la resistencia de salida
considerando el circuito equivalente de la Fig. 38. Se
C. BiCMOS Diferencial observa que al anular las entradas vGS1 = vGS2 , y por
El circuito de la Fig. 41 es un amplificador diferencial LCK gm vGS1 + gm vGS2 = 0, de lo que se concluye que
construido con transistores pMOS con carga activa. Este vGS1 = vGS2 = 0.
será un circuito con muy alta impedancia de entrada y muy
v GS
alta ganancia de voltaje. _
1
vGS
2
_
+ +
gmv gmv
V GS 1 GS
DD 2 ip
I
+
1 1 vp
hfe i B3 h ie h ie hfe i B4
hoe hoe
Q i i
Q 2 v
B3 B4
v 1
i1 i2
vo
2
De esta forma
-V ss
vp
ip = hf e iB4 + 1 − gm vGS2
Fig. 41. Amplificador Diferencial BiCMOS. hoe
gm vGS1 = hf e iB3 + iB3 + iB4 + iB4 hie hoe
• Analizando en en ca iB4 hie = iB3 hie
1 Como vGS1 = vGS2 = 0 y iB4 = iB3 = 0 entonces
vo2 = (gm vGS2 − hf e ib4 ) (89)
hoe
1
Considerando que Q3 = Q4 , hie3 = hie4 = hie , Rout =
1 1 1 hoe
hoe3 = hoe4 = hoe , se tiene que iB4 = iB3 , entonces,
2iB4 + hf e iB4 + iB4 hie hoe = gm vGS1 . Despejando la corri- XI. C
g vGS1
ente iB4 = 2+hfme +h ie hoe
. Los circuitos multietapa son sistemas construidos a par-
Dado que vGS1 = −vGS2 , y por la malla de entrada se tir de varios transistores, estos pueden estar acoplados en-
tiene que vi1 − vi2 = vGS2 − vGS1 = −2vGS2 tre sí, ya sea en forma directa o a través de un capacitor.
14
R
[1] Savant, C. Roden, M, Carpenter, G. 1992. Diseño electrónico.
Adisson Wesley Iberoamericana.
[2] Sedra, A. Smith, K. 1998. Microelectronics Circuits. Oxford
Press.