See discussions, stats, and author profiles for this publication at: https://www.researchgate.

net/publication/331384879

Introducción a las FPGAs Usando el Chip CYCLONE II

Research · February 2019

DOI: 10.13140/RG.2.2.35331.55849

CITATIONS READS
0 323

1 author:

Pedro Landaeta
Universidad Politécnica Territorial del Estado Aragua
1 PUBLICATION   0 CITATIONS   

SEE PROFILE

Some of the authors of this publication are also working on these related projects:

Bulding Didactic Module using FPGA Tecnology View project

All content following this page was uploaded by Pedro Landaeta on 27 February 2019.

The user has requested enhancement of the downloaded file.

 1

Introducción a las FPGAs Usando el Chip CYCLONE II

Introduction to FPGAs Using CYCLONE II Chip

Pedro S. Landaeta, Profesor, UPT

Resumen — La tecnología FPGA, Field Programable Gate

Array – Arreglo de Compuertas programables en el Chip, no es I.- INTRODUCCIÓN
tan común como debería ser en los centros universitarios. De
hecho en algunos no se menciona nunca. La idea de esta
investigación es traer este tema a la mesa de discusión y
mostrar algunos aspectos básicos de estos dispositivos para que
sirvan de apoyo a los que quieran entrar en este interesante
E L presente trabajo nace por la necesidad de mostrar la
Tecnología FPGA y así conocer los pasos iniciales para
emprender un proyecto usando FPGA con lenguaje VHDL.
mundo. Todo lo anterior será apoyado con un Circuito El proyecto consiste en un hardware a describir usando
Integrado o chip FPGA CYCLONE II de la Empresa INTEL VHDL y conocer lo básico de la arquitectura de
FPGA y las descripciones se harán todas en VHDL, Very High construcción de los Circuitos Integrados o Chips FPGA.
Speed Hardware Description Language. Se resaltaran las
partes más importantes de la descripción en VHDL, se
Toda persona que se esté iniciando en éste mundo de las
mostrara un ejemplo de circuito lógico combinacional y uno FPGAs necesita definir la empresa con la que va a trabajar,
secuencial, se mencionaran otros lenguajes usados para FPGA, si es XILINX, INTEL o cualquier otra, luego elegir el
empresas fabricantes y su arquitectura. software. Si no se dispone de financiamiento necesario estas
empresas ofrecen un software de uso sin licencia con
Palabras claves — FPGA, cyclone II, VHDL, circuitos algunas limitaciones pero, para los proyectos de
lógicos principiantes que se van a ejecutar en esta investigación es
más que suficiente. Después viene elegir el lenguaje. Puede
ser VHDL o VERILOG. En esta investigación se eligió
Abstract — The FPGA technology, Field Programmable Gate VHDL [1].
Array, is not as common as it should be in the university La metodología de trabajo se enfoca en conocer los pasos
centers. In fact some are never mentioned. The idea of this para emprender un proyecto con FPGA de la empresa
research is to bring this topic to the discussion table and show INTEL FPGA (antigua ALTERA y de ahora en adelante se le
some basic aspects of these devices so that they can support llamará en esta investigación simplemente INTEL) usando
those interested in entering this interesting world. Everything
will be supported with an Integrated Circuit or FPGA
el lenguaje VHDL con apoyo del software QUARTUS II
CYCLONE II chip from the INTEL FPGA Company and the web edition 13.0 sp1 (sp:service pack) explicándolo desde
descriptions will be made all in VHDL, Very High Speed lo más elemental.
Hardware Description Language. The parts of the description La FPGA seleccionada es la CYCLONE II [2] y posee
will be shown in VHDL, one example of combinational and one todo lo necesario para emprender el proyecto que se aspira.
sequential logic circuit will be shown, other languages used for Posee 4608 LEs (Logic Elements) y la empresa ofrece la
FPGA, manufacturers and architecture will be mentioned tarjeta con un plug para alimentación +5V, puerto para
descargar la descripción que se haga en el software
Index Terms — FPGA, cyclone II, VHDL, logic circuits QUARTUS II, LEDs y Pulsadores. Todo dispuesto y listo
para comenzar con los proyectos iniciales.
Los LEs son la parte más pequeña de la arquitectura de
los FPGAs [3], se le llama así en INTEL, en XILINX se le
llama Logic Cell. Los LEs Están compuestos por las LUTs
(Look Up Tables), estas pueden ser de 2, 3, 4, 5, 6 u otro
número de entradas dependiendo del modelo de FPGA. En
las LUTs es donde se construyen o arman todo lo que es la
lógica de compuertas del diseño en cuestión. Los
Trabajo presentado el 28 de Febrero de 2019. Dirigido a apoyar la multiplexores (mux) son usados cuando haga falta diseñar
enseñanza de la Tecnología FPGA.
Autor: Esp Ing. Pedro Landaeta, Profesor Jubilado de la UPT Aragua
sistemas de múltiples entradas y una única salida. Y los Flip
“FBF” . (e-mail landaetabiz@gmail.com). – Flops que poseen todos los FPGAs son de tipo D, sea cual
sea el fabricante.
Se puede leer en el datasheet del fabricante del IC (del
 2
Inglés Integrated Circuit – Circuito Integrado en Español) El hardware mostrado en la figura 1 se complementa
CYCLONE II [4] en Internet que El Arreglo Lógico usando herramientas de simulación como QUARTUS II [8]
Consiste de LABs (Logic Array Block), con 16 LEs en cada que permite trabajar con el lenguaje VHDL [9] y también
LAB [5] donde se encuentra la información en la página hacer los montajes en modo esquemático. En la figura 2 se
número 2-1 del capítulo 2. puede ver la opción para trabajar con esquemáticos para
Al tener todo lo anterior toca elegir los tópicos que se van dejar a un lado el lenguaje VHDL, PROTEUS [10],
a trabajar. Para esta investigación se eligió Electrónica LOGISIM [11], BOOLE-DEUSTO [12] y el Simulador de
Digital por ser lo más sencillo y directo debido a la Construcción de Circuitos Digitales con Escenarios Virtuales
arquitectura de las FPGAs ya que ellos poseen en su interior [13] [14] para poder simular todos los circuitos de lógica
miles de compuertas y Flip- Flops en sus LEs. Se eligió un combinatoria y secuencial desde compuertas hasta Máquinas
circuito combinacional y uno secuencial para mostrar la de Estado .
tecnología. Se harán las descripciones de los ejemplos Todos los montajes que se harán en esta investigación
elegidos y se simularán con el software QUARTUS II. llevan consigo un elemento obligatorio y es el software de
Se usaran como libros de referencia para este trabajo el de simulación circuital para chequear la descripción hecha o
la Serie Schaum Principios Digitales de Roger L. Tokheim,
para probar el circuito digital que se desea describir.
del año 1988 [6]. No importa el año ya que los temas y
conceptos siguen vigentes a nuestro tiempo. Y el libro Haciendo la salvedad obligada de decir que todos son de uso
Introducción a los Sistemas Digitales de José Daniel Muñoz libre o versiones de prueba autorizadas por sus empresas
Frías. Donde se desarrolla muy bien el tema de Máquina de fabricantes [15].
Estados [7]. El libro se puede descargar libremente en
Internet.

II. MATERIALES Y MÉTODOS

El trabajo consiste en elaborar un material teórico -

práctico para que el que se está iniciando en el mundo de las
FPGAs pueda entender de manera más rápida y armoniosa
que se hace con esta tecnología y dar los primeros pasos
describiendo hardware sencillo de lógica combinatoria y
secuencial apoyado en el lenguaje VHDL usando la tarjeta
CYCLONE II de la empresa INTEL. Cuando se dice la
tarjeta se refiere a lo que se muestra en la figura 1. Donde se
puede ver el chip CYCLONE II ep2c5T144C8 con los
periféricos que la empresa fabricante coloca para aprovechar
al chip FPGA en los proyectos iniciales básicos.

Fig. 2. Pasos para trabajar quartus ii en modo esquemático

Para comenzar con el trabajo suponga que tiene el

siguiente circuito de la figura 3 [16] y se quiere ejecutar con
la FPGA. Esto implica usar VHDL para describir el circuito
y verificar que se cumpla la tabla de la verdad. En [17] se
encuentra un material teórico – práctico sobre compuertas
lógicas usando FPGA. Esto para orientar a los nuevos
lectores del tema porque cuesta entender que algo que se
hacía con 10 Circuitos Integrados o más, ahora se haga con
un único chip o IC FPGA. Es más que todo para poner en
Fig. 1. Circuito Integrado FPGA montado en la tarjeta con los periféricos.
contexto lo que significa usar las FPGAs y las ventajas que
ellas traen.
 3
Library IEEE punto y coma, luego viene el lote de
librerías que se usarán en la descripción, una que siempre
debe ir es use ieee.std_logic_1164.all punto y coma. El
punto y coma significa el cierre de esa línea de código.
Luego en la descripción viene la entidad – entity en Inglés -.
La entidad tiene que ver con las declaraciones de entradas y
salidas del sistema digital que se está desarrollando. Por
Fig. 3. Circuito lógico básico para describir usando VHDL
último, la arquitectura – architecture en Inglés – en este
espacio se coloca la codificación que indica lo que se quiere
Lo primero con lo que debe contarse es con un software hacer en el proyecto.
para realizar la descripción. En este caso se busca la
herramienta en la página del fabricante de la tarjeta con la
que se está trabajando [18]. Como se está usando una tarjeta
de la empresa INTEL, que era la antigua ALTERA comprada
por INTEL en 2016 se debe ir a la página dada por el
fabricante, en la figura 4 se observa la disponibilidad del
software QUARTUS II para ser descargado con el logo de
INTEL en la sitio web.

Fig. 5. Ventana inicial de trabajo del software QUARTUS II

Fig. 4. Página web donde se observa la versión del software a descargar

Luego de esto se descarga el software indicado y se

comenzará a trabajar en las descripciones del hardware
seleccionado. El software que se descarga es una versión
gratuita de la empresa. Tiene algunas limitaciones pero lo
importante es que para lo que se hará en ésta investigación
es más que suficiente. Ya se sabe que el chip FPGA es la
CYCLONE II de la empresa INTEL. Ahora también se debe
saber que el software que se está indicando para que se
descargue se llama QUARTUS II 13.0 sp1. Después de
descargado, instalado y ejecutado el software QUARTUS II
se ve en pantalla como muestra la figura 5.
Al tener el hardware a describir y el software instalado en
la PC (Personal Computer) toca ahora es hacer la
descripción en VHDL del hardware indicado en la figura 3.
Se debe estudiar lo básico de VHDL y en Internet se
encuentra mucho material relacionado con tutoriales que
sirven de apoyo para arrancar con éste lenguaje. El profesor
Carlos Fajardo de la Universidad Industrial de Santander en
Colombia tiene unos videos que ilustran muy bien todo esto
del VHDL y va enseñando en cada uno de ellos de menor a
mayor los grados de dificultad en la descripción [19].
Después de todo este estudio se podrá realizar una
descripción como se muestra en la figura 6. La descripción
de la figura 6 resalta los puntos de interés en VHDL.
Primero se observa las librerías con la que se está Fig. 6. Descripción en VHDL del hardware de la figura 3
trabajando. Todas las descripciones poseen el encabezado
 4
Después de tener el código listo viene la parte de (Register Transfer Level) [20] de la descripción hecha en
compilación. En el menú Processing o la barra de VHDL.
herramientas seleccionar la opción Start compilation, ver la
figura 7. En la figura 8 aparece el mensaje que arroja el
software en caso de que todo sea satisfactorio es decir, no
hay errores. Ya a este nivel se tiene la posibilidad de ver el
hardware descrito usando el software quartus ii y también se
puede ver la simulación.

Fig. 10. Hardware resultado de la compilación y síntesis.

La prueba definitiva que el circuito será exactamente el

que se quería montar originalmente consiste en hacer la
compilación que trae consigo automáticamente la síntesis
circuital. Luego llegando en la barra de menú hasta el RTL
Fig. 7. Pasos para ejecutar la compilación viewer se verá el circuito que arroja el software usado, sea
QUARTUS II o ISE WEBPACK de XILINX. Tal como
se ve en el circuito de la figura 10. Circuito que muestra
la interpretación dada por el software de la descripción
VHDL. Que a la postre fue el que originalmente se dibujó
más arriba en la figura 3.
Después de lo anterior toca ahora la simulación. Ya que se
trata de éste tema, se debe aclarar que no se usará el
software MODELSIM de la empresa INTEL. Por ser esta
una investigación de iniciación en el tema de los FPGAs se
va a arrancar simulando con la herramienta University
Program VWF (Vector Wave File). Se encuentra en File 
New, ver la figura 11. Se hace doble clic en University
Program VWF. Al hacer lo anterior aparecerá la ventana de
la figura 12
Fig. 8. si no hay errores se mostrará el siguiente mensaje.

Fig. 9. Ventana que muestra la ruta para ver el Hardware.

El proceso de compilación arroja la síntesis circuital.

Siguiendo la ruta dada en la figura 9 se llega a la vista RTL Fig. 11. Ruta de acceso al simulador del Quartus II.
 5

Fig. 15. Ventana para seleccionar las entradas y salidas.

Fig. 12. Ventana para la simulación.

Se chequea que esté la opción Pins All. Y se da clic en el

botón List y aparecerán todas las entradas y salidas
Dando doble clic en la parte en blanco a la izquierda de la
colocadas en la descripción hecha en VHDL
figura 12 aparecerá una ventana llamada Insert Node or
Bus, la cual prepara el camino para ir a las señales de
entrada y salida del proyecto en que se está trabajando, Dar
Clic en el botón Node Finder.

Fig. 16. Selección de las entradas y salidas para la simulación.

La figura 16 indica que hay que seleccionar las entradas

y salidas que se desea aparezcan en la simulación.
Fig. 13. Ventana para encontrar las entradas y salidas Luego de esto se da clic en el botón ok. Al hacerlo aparece
la ventana que se muestra a continuación en la figura 17
Luego de dar clic en el botón Node Finder se tiene la
siguiente ventana

Fig. 17. Variables de entrada y salida listas para la simulación .

Fig. 14. Ventana para ver el listado de entradas y salidas
 6

Fig. 21. Opción para ver los pines de entrada y salida de la FPGA.
Fig. 18. Ventana para la simulación.
Luego de simular la descripción hecha se pasa a la etapa
Después de lo anterior se llega a la siguiente ventana y para de grabación en el IC FPGA usando el USB Blaster. Lo que
la opción de ventana clock se da clic en éste icono de la barra de
se comenta a continuación a grandes rasgos. Primero se hace
herramientas. Esta opción permite asignar el valor al tiempo de
cada una de las señales de entrada la asignación de pines.

En el software Quartus II se puede ver la asignación de pines

usando Pin Planner

Fig. 19. Icono de la barra de herramientas para colocar el tiempo.

Entonces se seleccionan las entradas y se le asigna un

tiempo a cada una. En este caso que se estudia se le asignó
100 ms en alto y bajo a la entrada A. Y 200 ms en alto y
bajo a la entrada B.

Fig. 22. Opción para ver los pines de entrada y salida de la FPGA.

En esta ventana de la figura 22 se observa la asignación de

pines para el circuito propuesto en la figura 3. Después de la
Fig. 20. Señales de entrada y salida después de ejecutar la simulación. asignación se procede a grabar el FPGA usando el USB
 7
Blaster. En la figura 23 se muestran todas las partes del Tabla I.- Tabla de transición del contador de 0 a 1
conjunto USB Blaster: Cable USB que une al grabador con
el computador, Cable que une al grabador con la tarjeta t t+1
FPGA y lo que lleva el nombre como tal USB Blaster.
Estas tres partes son las básicas para grabar lo que se hace A A JA KA
en el Quartus II luego que la descripción es compilada satis-
factoriamente. 0 1 1 x

1 0 x 1

La forma tradicional de resolver el ejercicio anterior es

usar Diagramas de Karnaugh y construir la tabla de
transición, ver la tabla I. Finalmente hacer el contador con
un Flip Flop JK.
Como es una sola variable no se puede construir el mapa de
Karnaugh. No obstante, se puede observar en la tabla I de
transición que los datos existentes coinciden con el modo
Toggle del Flip Flop JK. Este modo resulta cuando las dos
entradas del Flip Flop son iguales a 1. Viendo los valores
resultantes para JA y KA según la tabla de transición se
Fig. 23. USB Blaster para proceder a grabar la descripción en la FPGA.
pueden tomar esos datos como si fuera un mapa de
Karnaugh donde todos los valores son 1. Al hacer eso se
Vistos ya estos aspectos básicos de lógica combinatoria se
puede considerar a JA = KA = 1. El diagrama de estados
comienza con Flip Flop [21], contadores [22], registros de
desplazamiento [23] y circuitos secuenciales [24] para
preparar el camino a las máquinas de estado. Aquí se
introdujo el diseño desde cero de los contadores aplicando la
herramienta de mapas de Karnaugh y las tablas de transición
de cada uno. En este trabajo se resalta la frecuencia de
trabajo de las FPGAs que puede llegar en algunos casos
hasta 250 MHz
El siguiente ejemplo se trata de circuitos secuenciales. En
él se intenta cubrir todos los aspectos de los temas desde lo
más básico y llegar hasta la descripción circuital en VHDL.
Ejercicio propuesto: se desea diseñar un contador de 0 a 1 de
1 bit sincrónico usando la FPGA en uso que es la
CYCLONE II de INTEL.

Fig. 25. Contador de 1 bit usando Flip Flop JK

de la figura 24 corrobora lo que se desea diseñar. En la

cuenta resultante debe verse como los datos pasan de 0 a 1
luego vuelve el valor a cero. Esto ocurre indefinidamente
Fig. 24. Diagrama de Estados del ejercicio propuesto
mientras esté alimentado el circuito.
 8
La figura 25 muestra la simulación hecha con PROTEUS,
una versión trial que se encuentra en Internet llamada
PROTEUS Demostration. Con este montaje queda
comprobado el diseño a nivel de electrónica. Todo lo
anterior se simplifica en el siguiente código en VHDL

Figura 28.- Circuito presentado por QUARTUS II resultado de la síntesis

Figura 29.- Modelo de circuito práctico usando la cyclone ii

Figura 26.- Código en VHDL del Contador de 1 bit usando QUARTUS II

Igualmente se debe grabar la descripción en el chip FPGA

usando el USB Blaster. La figura 29 tomada de [25]
muestra lo que sería el trabajo práctico usando además de la
FPGA un breadboard, pulsadpres, LEDs, resistores y cables
DUPONT

III. RESULTADOS

Los resultados vienen asociados a la construcción de un

material teórico – práctico que coadyuve al principiante
en la tecnología FPGA a entender como dar sus primeros
pasos en los proyectos iniciales de lógica combinatoria
y secuencial usando VHDL.

Se cuenta con una guía para el uso de softwares de

Figura 27.- Señales de salida del contador de 0 a 1 electrónica digital para apoyar el estudio de la tecnología
FPGA.
 9
Este material que se está presentando se diferencia de lo V.- CONCLUSIONES
que comúnmente se encuentra en libros y en la Internet ya
que trabaja con VHDL, Simulación de la descripción hecha Se pueden trabajar circuitos combinacionales y
usando QUARTUS II, Simulación de los montajes secuenciales sin usar gran cantidad de Circuitos Integrados
planteados como ejemplo a ser descritos, explicación breve disminuyendo en un alto porcentaje el número de errores
de la electrónica digital trabajada y el montaje práctico que puedan cometerse en un montaje práctico. Ya que basta
usando la tarjeta CYCLONE II de INTEL. un IC FPGA para hacer un proyecto que pueda contener
200 Flip Flops y 100 Compuertas ó más.
Aquí se ha presentado a grandes rasgos los resultados de
9 meses de trabajo. Profundizando en las referencias se Es necesaria la simulación de los circuitos digitales que
podrán ver más ejemplos de lógica secuencial. se deseen describir con el lenguaje VHDL. En ésta investi-
gación se usan varios de ellos y se puede resaltar aquí a
LOGISIM, Simulador de Construcción de Circuitos Digita-
IV. DISCUSIÓN les con Escenarios Virtuales y al BOOLE – DEUSTO.
Todos Open Source. BOOLE – Deusto adicionalmente
Aunque se trabaja en ésta investigación con software y puede entregar el código en VHDL del circuito lógico
hardware propietario no se deja de un lado planteado.
intencionalmente el software y hardware libre. La razón de
trabajar con hardware y software propietario tiene su
esencia básicamente porque fueron mis inicios y fue lo que
aprendí y vi cuando conocí a las FPGAs. En las versiones REFERENCIAS
libres se tiene VERILOG y myhdl del ecosistema Python.
Estas versiones libres necesitan una estructura Software [1] P. Landaeta. (2018). Introducción a las FPGAs
Libre (SL) y Hardware Libre (HL) para cerrar el ciclo del [online]. Available:
proyecto. Porque no es nada más programar en VERILOG, https://es.scribd.com/document/395392410/Introdu
se puede hacer también desde Quartus II y éste proviene de ccion-a-Las-FPGAs-UPT-de-Aragua
una empresa que NO trabaja con SL y HL. Ahí está el [2] P. Landaeta. (2018). Guía CYCLONE II. Available:
detalle y es donde lo libre no lo es tanto porque igual hay https://es.scribd.com/document/376833676/Guia-
que hacer una inversión inicial de unos cuantos Dólares Cyclone-II-pdf
(USD) en la tarjeta electrónica que se adapte a esta [3] P. Landaeta. (2018). Arquitectura de las FPGA
metodología que puede ir de 20 USD a 80 USD. Luego de [online]. Available:
ese gasto inicial es donde vienen las libertades de uso, https://es.scribd.com/document/394770039/Arquite
Estudio, distribución y modificación. Pero, no es el tema ctura-de-Las-Fpga
central de ésta investigación porque nada más conocer la [4] P. Landaeta. (2018). ¿Por qué CYCLONE II?
estructura de la nueva tarjeta con un chip distinto al que he [online]. Available:
usado ya que la mayoría de HL usa IC FPGA de la empresa https://es.scribd.com/document/392757507/Por-
LATTICE y después conocer los softwares asociados a ella Que-Cyclone-II
para cerrar el ciclo del proyecto correspondería a otra [5] INTEL. (2008, Febrero 22). Cyclone II Device
investigación. Handbook, Volume 1 [online]. Available:
https://www.intel.com/content/dam/www/program
Otro aspecto que quedó fuera de la investigación fue la mable/us/en/pdfs/literature/hb/cyc2/cyc2_cii5v1.pd
simulación de FPGA usando PROTEUS. En verdad lo que f
está disponible en PROTEUS es un SPLD, Simple [6] R. Tokheim, Principios Digitales. McGraw Hill,
Programmable Logic Device, GAL 22v10. Para poder 1988.
simular este dispositivo hace falta que el software de [7] J. Muñoz, Introducción a los sistemas digitales:
simulación del lenguaje VHDL genere una extensión .jed OPENLIBRA, 2012. [Online]. Available:
que QUARTUS II no lo entrega. Ahí es necesario otro https://openlibra.com/es/book/introduccion-a-los-
software. En este caso cumple con las características que se sistemas-digitales. .
desea el software ispLEVER de LATTICE. La empresa [8] D. Sevilla. (2017). Guía para realizar el primer
permite descargar una versión gratis con una licencia de 1 diseño con QUARTUS II Universidad de la
año de uso. Hay otros softwares que pueden generar el República. Paraguay [online]. Available:
archivo .jed pero la descripción ya no es en VHDL. Por eso https://eva.fing.edu.uy/file.php/508/laboratorio/guia
lo importante de usar ispLEVER. _Quartus_II_V5.pdf
[9] M. Sánchez, Introducción a la Programación en
 10
VHDL: Universidad Complutense de Madrid, [23] P. Landaeta. (2018). Registros de Desplazamiento
2014. [Online]. Available: usando FPGA [online]. Available:
https://eprints.ucm.es/26200/1/intro_VHDL.pdf. https://es.scribd.com/document/394116308/Registr
[10] LABCENTER. (2019). PROTEUS demostration. os-de-Desplazamiento-Usando-FPGA
Available: https://www.labcenter.com/downloads/ . [24] P. Landaeta. (2019). Circuitos Secuenciales usando
[11] UPTODOWN. (2019). Página web para descargar FPGA [online]. Available:
LOGISIM. Available: https://es.scribd.com/document/397363707/Circuit
https://logisim.uptodown.com/windows/descargar/3 os-Secuenciales-Usando-FPGA
5130 [25] A. Garcia. (2019). Placa de desarrollo Altera
[12] DEUSTO. (2019). BOOLE - DEUSTO. Cyclone II EP2C5T144 FPGA Mini. Available:
Universidad de Deusto. España [online]. Available: http://www.digilogic.es/altera-cyclone-ii-
https://boole-deusto.soft112.com/modal- ep2c5t144-fpga/
download.html
[13] A. d. Priego. (2014). Simulador de Construcción de
Circuitos Digitales con Es-cenarios Virtuales y
Tutoriales Interactivos. Available:
http://www.tourdigital.net/SimuladorTTLconEscen
arios.htm
[14] Canarias. (2014). Simulador de Construcción de
Circuitos Digitales con Escenarios Virtuales y
Tutoriales Interactivos. Gobierno de Canarias.
España. Available:
http://www3.gobiernodecanarias.org/medusa/ecoes
cuela/recursosdigitales/2014/11/12/simulador-de-
construccion-de-circuitos-digitales/
[15] P. Landaeta. (2019). Softwares usados en FPGA
[online]. Available:
https://es.scribd.com/document/398635756/Softwar
e-Usados-en-FPGA
[16] UNICROM. (2016). Compuerta XOR - O
Exclusiva. Available:
https://unicrom.com/compuerta-xor-o-exclusiva/
[17] P. Landaeta. (2018). Compuertas lógicas usando
FPGA. Available:
https://es.scribd.com/document/381908953/Compu
ertas-logicas-usando-FPGA-pdf Pedro S. Landaeta, Nació en el
[18] INTEL. (2019). Descargar software QUARTUS II. Estado Carabobo – Venezuela el 24
Available: de Marzo de 1963. Realizó sus estu-
https://www.intel.com/content/www/us/en/program dios de Técnico Superior Universita-
mable/downloads/download-center.html rio en Telecomunicaciones en el IUET
[19] C. Fajardo. (2013). Introducción a VHDL. Circuitos La Victoria en el año 1990. Se graduó
Secuenciales: Registros y Contadores. Universidad en la UPT de Aragua “FBF” como
Industrial de Santander Available: ingeniero en Electrónica en 2010.
https://www.youtube.com/watch?v=vTmBuR- Profesor de Electrónica básica con dos
JgvM trabajos de ascenso en el área. Tutor de Más de 100 proyec-
[20] FullChipDesign. (2019). Verilog - RTL Introduction tos de grado en el área de sistemas embebidos. Título de
[online]. Available: Magister por obtener. Con participación en eventos científi-
http://fullchipdesign.com/verilog_introduction.htm cos nacionales e internacionales mostrando su investigación
[21] P. Landaeta. (2018). Flip Flops con VHDL de Sistemas Inalámbricos para la Enseñanza. Docente jubi-
[online]. Available: lado de la UPT de Aragua “FBF”. Profesor Agregado Ads-
https://es.scribd.com/document/396832271/Flip- crito al Dpto. de Electricidad con 25 años en la citada uni-
Flops-Con-VHDL versidad.
[22] P. Landaeta. (2018). Contadores Digitales usando Áreas de interés: Sistemas embebidos y Manejo de
FPGA [online]. Available: Proyectos con énfasis en FPGA y las TIC’s en la docencia.
https://www.facebook.com/groups/3054356631522
52/?ref=bookmarks

View publication stats